JP2011250182A - 暗号処理装置 - Google Patents
暗号処理装置 Download PDFInfo
- Publication number
- JP2011250182A JP2011250182A JP2010121842A JP2010121842A JP2011250182A JP 2011250182 A JP2011250182 A JP 2011250182A JP 2010121842 A JP2010121842 A JP 2010121842A JP 2010121842 A JP2010121842 A JP 2010121842A JP 2011250182 A JP2011250182 A JP 2011250182A
- Authority
- JP
- Japan
- Prior art keywords
- encryption
- processing
- cryptographic
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/08—Randomization, e.g. dummy operations or using noise
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- General Health & Medical Sciences (AREA)
- Bioethics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Storage Device Security (AREA)
Abstract
【解決手段】実施形態の暗号処理装置1は、暗号化演算と復号化演算の暗号処理が実行可能な暗号演算処理部21,22と、制御部23を有する。制御部23は、暗号処理される入力データもしくは暗号処理中の中間データである第1の値を第2の値に変換する第1の演算と、第2の値を第1の値に変換する第2の演算とを少なくとも1回連続して行わせるように、暗号演算処理部21,22の実行を制御する。
【選択図】図2
Description
(構成)
まず、図1に基づき、本実施形態に係わる暗号処理回路が搭載される暗号処理装置の構成を説明する。図1は、本実施形態に係わる暗号処理装置1の構成を示す構成図である。
暗号回路モジュール15は、2つの暗号演算回路を含み、暗号化及び/又は復号化の演算を実行する。本実施形態の暗号演算回路は、AES(Advanced Encryption Standard)のラウンド関数を用いた回路である。AESのラウンド関数にはデータ入力の他に、各ラウンドに入力されるラウンド鍵(拡大鍵)が、鍵データとして入力される。
乱数発生回路18は、乱数を生成して出力する回路である。
I/F17を介して入力された初期値INdは、最初にレジスタ26に格納された後に、暗号化演算あるいは復号化演算が開始されると、セレクタ25では選択されない。暗号化演算あるいは復号化演算が開始されると、セレクタ25は、セレクタ24の出力を選択して、暗号化演算あるいは復号化演算の結果データを出力する。よって、レジスタ26には、暗号化演算あるいは復号化演算の途中データ、あるいは最終的に暗号化された結果データあるいは復号化された結果データが格納される。レジスタ26のその結果データは、暗号回路モジュール15から、出力データとして、I/F17を介してバス16に出力されて、CPU11により処理することができる。
図3から図5は、本実施形態の暗号処理回路の動作を説明するための図である。図3は、従来のダミー処理を含まない場合の処理状況を示すタイミングチャートである。図4は、従来のダミー処理を含む場合の処理状況を示すタイミングチャートである。図5は、本実施形態の逆演算処理を用いた場合の処理状況を示すタイミングチャートである。図3から図5は、演算サイクル毎の演算の種類とレジスタに保存されるデータを示す。ここでは、1ラウンドの演算が1サイクルで実行される。
所定回数の暗号処理が実行されて、最終的に暗号されたデータあるいは復号化されたデータが、所定のレジスタに格納される。
同様に、ステップ6から4に戻る2段の逆演算が、暗号処理中の中間データである第1の値を第2の値の変換する第1の演算であり、その逆演算に続くステップ4から6に戻る2段の通常演算が、第2の値を第1の値に変換する第2の演算である。すなわち、制御回路23は、暗号演算処理部において実行される暗号処理が暗号化演算の場合は、逆演算である復号化演算を複数の回数連続して実行した後に、その複数の回と同じ回数の暗号化演算を実行するように暗号演算処理部を制御する。
次に第2の実施形態について説明する。第1の実施形態では、暗号処理は、ハードウエアである回路により実行されているが、第2の実施形態は、暗号処理がソフトウエアプログラム(以下、単にソフトウエアという)により実行される点が、第1の実施形態と異なる。
このように、本実施形態では、CPU11は、第1の実施形態と同様に、乱数RNに基づいて、N回の処理ステップ中に逆演算処理とその逆演算処理に対応する通常演算を挿入する1以上の位置と段数を決定して、暗号処理の処理ステップを制御する。
次に第3の実施形態について説明する。第1及び第2の実施形態では、電力解析攻撃の耐性を有する暗号処理装置が開示されたが、本実施形態の暗号処理装置は、電力解析攻撃の耐性を有するだけでなく、故障印加攻撃の耐性も有する。すなわち、本実施形態によれば、暗号処理のステップすなわちラウンド中に、逆演算処理をランダムに挿入することによって電力解析攻撃の耐性を有すると共に、ICチップにレーザ照射、ノイズ供給等を与える故障印加攻撃の耐性を有する暗号処理装置が提供される。
なお、検出信号IDSは、CPU11への割り込み信号として供給するようにしてもよい。
本実施形態は、1つの暗号処理部を有する暗号処理装置の例である。ここでは、DESを用いた暗号処理部の例で説明する。
図12は、本実施形態の暗号処理装置の暗号回路モジュール15Cの構成を示すブロック図である。図12において、図10の暗号処理装置と同じ構成要素については同じ符号を付し説明は省略する。
暗号回路モジュール15Cは、制御回路23Cと、暗号処理回路51と、2つのレジスタ26,41と、比較器42とを含む。
次に上述した3つの実施形態の変形例を説明する。
上述した各実施形態では、入力された初期値INdに対する暗号処理を実行する場合に、その暗号処理の中に、1以上の逆演算が1以上の段数をもって挿入されている。しかし、本第1の変形例では、入力された初期値INdに対する暗号処理の前に、入力された初期値INdに対して、通常演算とその逆演算を組み合わせた前処理が挿入される。
図17から図19は、確率調整部18aからの確率調整信号Pcに基づいて、暗号処理の実行確率の変化を示す図である。図20は、本第2の変形例に係る暗号処理装置1Dの構成を示す図である。図20において、図1と同じ構成要素については、同じ符号を付し説明は省略する。図20では、確率調整部18aは、乱数発生回路18に接続されて、確率調整信号Pcを供給している。確率調整部18aからの確率調整信号Pcに基づいて、乱数発生回路18の発生する乱数RNの逆演算の発生確率あるいは暗号処理の実行確率が変更される。言い換えれば、確率調整部18aは、乱数発生回路18の発生する乱数RNによって決定される第1の演算(逆演算)及び第2の演算(その逆演算に対応する通常演算)の実行確率を調整する。
上述した各実施形態及び各変形例によれば、暗号処理中に逆演算処理を挿入することによって、ダミー演算を用いなくても電力解析攻撃への耐性を有する暗号処理装置を実現することができる。従って、従来のようなダミー演算のためのレジスタ回路を設けなくても、暗号処理時間が変化し、電力解析に対して耐性を持たせることが可能となる。
そのような場合には、ダミー演算用のレジスタ回路を設け、かつ上述した各実施形態及び各変形例に係る暗号処理にダミー演算も加えるようにすれば、より電力解析に対する耐性を高めることができる。
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
Claims (5)
- 暗号化演算と復号化演算の暗号処理が実行可能な暗号演算処理部と、
前記暗号処理される入力データもしくは前記暗号処理中の中間データである第1の値を第2の値に変換する第1の演算と、前記第2の値を前記第1の値に変換する第2の演算とを少なくとも1回連続して行わせるように、前記暗号演算処理部の実行を制御する制御部と、
を有することを特徴とする暗号処理装置。 - 乱数発生部を有し、
前記制御部は、前記乱数発生部において発生した乱数に基づいて、前記暗号処理において複数回実行される前記暗号化演算あるいは前記復号化演算の中に挿入する、前記第1及び前記第2の演算の位置を決定することを特徴とする請求項1に記載の暗号処理装置。 - 前記乱数発生部の発生する乱数によって決定される前記第1及び前記第2の演算の実行確率を調整する確率調整部を有することを特徴とする請求項2に記載の暗号処理装置。
- 前記制御部は、前記第1の値と、前記第2の演算の演算結果の値とを比較し、その比較結果、前記第1の値と前記演算結果の値とが一致しない場合は、前記暗号演算処理部における前記暗号処理の実行を中止することを特徴とする請求項1から3のいずれか1つに記載の暗号処理装置。
- 前記制御部は、前記暗号演算処理部において実行される暗号処理中にダミー演算処理を挿入することを特徴とする請求項1から4のいずれか1つに記載の暗号処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010121842A JP5433498B2 (ja) | 2010-05-27 | 2010-05-27 | 暗号処理装置 |
US13/033,671 US20110296198A1 (en) | 2010-05-27 | 2011-02-24 | Cryptographic processing apparatus and ic card |
US13/893,547 US20130268776A1 (en) | 2010-05-27 | 2013-05-14 | Cryptographic processing apparatus and ic card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010121842A JP5433498B2 (ja) | 2010-05-27 | 2010-05-27 | 暗号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011250182A true JP2011250182A (ja) | 2011-12-08 |
JP5433498B2 JP5433498B2 (ja) | 2014-03-05 |
Family
ID=45023128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010121842A Expired - Fee Related JP5433498B2 (ja) | 2010-05-27 | 2010-05-27 | 暗号処理装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20110296198A1 (ja) |
JP (1) | JP5433498B2 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105243313B (zh) | 2010-01-12 | 2018-12-25 | 维萨国际服务协会 | 用于对验证令牌的任何时候确认的方法 |
GB201105765D0 (en) | 2011-04-05 | 2011-05-18 | Visa Europe Ltd | Payment system |
US9160524B2 (en) * | 2011-05-02 | 2015-10-13 | George Mason University | Method and system for recovering cryptographic operations and/or secrets |
FR2984553B1 (fr) * | 2011-12-15 | 2015-11-06 | Proton World Int Nv | Procede et dispositif de detection de fautes |
US10304047B2 (en) | 2012-12-07 | 2019-05-28 | Visa International Service Association | Token generating component |
CA2919199C (en) | 2013-07-24 | 2020-06-16 | Visa International Service Association | Systems and methods for communicating risk using token assurance data |
CA2927052C (en) | 2013-10-11 | 2021-09-21 | Visa International Service Association | Network token system |
US11164176B2 (en) | 2013-12-19 | 2021-11-02 | Visa International Service Association | Limited-use keys and cryptograms |
US9922322B2 (en) | 2013-12-19 | 2018-03-20 | Visa International Service Association | Cloud-based transactions with magnetic secure transmission |
US10026087B2 (en) | 2014-04-08 | 2018-07-17 | Visa International Service Association | Data passed in an interaction |
US9942043B2 (en) | 2014-04-23 | 2018-04-10 | Visa International Service Association | Token security on a communication device |
CN103916236B (zh) * | 2014-04-25 | 2017-02-15 | 东南大学 | 面向aes算法的抗功耗攻击方法及电路实现 |
CN106462849B (zh) | 2014-05-05 | 2019-12-24 | 维萨国际服务协会 | 用于令牌域控制的***和方法 |
AU2015264124B2 (en) | 2014-05-21 | 2019-05-09 | Visa International Service Association | Offline authentication |
US11023890B2 (en) | 2014-06-05 | 2021-06-01 | Visa International Service Association | Identification and verification for provisioning mobile application |
US9775029B2 (en) | 2014-08-22 | 2017-09-26 | Visa International Service Association | Embedding cloud-based functionalities in a communication device |
US10187363B2 (en) | 2014-12-31 | 2019-01-22 | Visa International Service Association | Hybrid integration of software development kit with secure execution environment |
CA3199536A1 (en) * | 2015-04-14 | 2016-10-20 | Capital One Services, Llc | Systems and methods for secure firmware validation |
US10615959B2 (en) * | 2015-07-22 | 2020-04-07 | Megachips Corporation | Memory device, host device, and memory system |
CN105373738B (zh) * | 2015-10-16 | 2018-09-28 | 深圳国微技术有限公司 | 一种数据加/解密的处理方法和数据加/解密的处理装置 |
DE102015225651A1 (de) * | 2015-12-17 | 2017-06-22 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Übertragen einer Software |
CN105656619B (zh) * | 2016-02-02 | 2019-02-26 | 清华大学无锡应用技术研究院 | 一种aes加密方法和基于其的抗功耗攻击方法 |
SG10202110839VA (en) | 2016-07-11 | 2021-11-29 | Visa Int Service Ass | Encryption key exchange process using access device |
FR3059447A1 (fr) | 2016-11-28 | 2018-06-01 | Proton World International N.V. | Brouillage du fonctionnement d'un circuit integre |
FR3078464A1 (fr) | 2018-02-26 | 2019-08-30 | Stmicroelectronics (Rousset) Sas | Procede et circuit de mise en oeuvre d'une table de substitution |
FR3078419A1 (fr) * | 2018-02-26 | 2019-08-30 | Stmicroelectronics (Rousset) Sas | Procede et circuit de realisation d'une operation de substitution |
US11218291B2 (en) | 2018-02-26 | 2022-01-04 | Stmicroelectronics (Rousset) Sas | Method and circuit for performing a substitution operation |
FR3078463A1 (fr) | 2018-02-26 | 2019-08-30 | Stmicroelectronics (Rousset) Sas | Procede et dispositif de realisation d'operations en table de substitution |
US11074370B2 (en) * | 2018-03-09 | 2021-07-27 | Megachips Corporation | Information processing system, information processing device, and method for controlling information processing device |
US11308239B2 (en) * | 2018-03-30 | 2022-04-19 | Seagate Technology Llc | Jitter attack protection circuit |
CN108737067B (zh) * | 2018-04-04 | 2021-04-27 | 中国电子科技集团公司第三十研究所 | 一种基于s盒的分割方法 |
US11461505B2 (en) * | 2019-10-17 | 2022-10-04 | Arm Limited | Obfuscation of operations in computing devices |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10154976A (ja) * | 1996-11-22 | 1998-06-09 | Toshiba Corp | タンパーフリー装置 |
JP2001251294A (ja) * | 2000-01-31 | 2001-09-14 | Oberthur Card Systems Sa | 2つの電子的エンティティ間における暗号プロトコル実行方法 |
JP2003523549A (ja) * | 1999-02-25 | 2003-08-05 | エステーミクロエレクトロニクス ソシエテ アノニム | アルゴリズムを実行する過程で電子回路により遂行される一連の有効オペレーションの安全性を確保する方法 |
JP2004310752A (ja) * | 2003-03-12 | 2004-11-04 | Sharp Corp | データ処理装置における誤り検出 |
JP2005503069A (ja) * | 2001-09-04 | 2005-01-27 | エステーミクロエレクトロニクス ソシエテ アノニム | 秘密の量を保護する方法 |
JP2005340892A (ja) * | 2004-05-24 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 暗号回路 |
JP2009278576A (ja) * | 2008-05-19 | 2009-11-26 | National Institute Of Advanced Industrial & Technology | 誤り検出機能を備える、符号化又は復号処理のための回路構成 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3599153A (en) * | 1969-05-23 | 1971-08-10 | United States Banknote Corp | Magnetic authentication of security documents having varying ink level coding |
US5751955A (en) * | 1992-12-17 | 1998-05-12 | Tandem Computers Incorporated | Method of synchronizing a pair of central processor units for duplex, lock-step operation by copying data into a corresponding locations of another memory |
US20040128249A1 (en) * | 1994-11-28 | 2004-07-01 | Indivos Corporation, A Delaware Corporation | System and method for tokenless biometric electronic scrip |
US6192129B1 (en) * | 1998-02-04 | 2001-02-20 | International Business Machines Corporation | Method and apparatus for advanced byte-oriented symmetric key block cipher with variable length key and block |
GB2345229B (en) * | 1998-12-23 | 2003-12-03 | Motorola Ltd | Method for encrypting data |
JP3558025B2 (ja) * | 2000-09-06 | 2004-08-25 | 株式会社日立製作所 | 個人認証装置及び方法 |
US7155014B1 (en) * | 2001-07-26 | 2006-12-26 | Sca Promotions, Inc. | System and method for playing a lottery-type game |
GB2379587B (en) * | 2001-09-10 | 2003-08-20 | Simon Alan Spacey | A method and apparatus for securing electronic information |
EP1496641A3 (en) * | 2003-07-07 | 2005-03-02 | Sony Corporation | Cryptographic processing apparatus, cryptographic processing method and computer program |
US7257225B2 (en) * | 2003-12-29 | 2007-08-14 | American Express Travel Related Services Company, Inc. | System and method for high speed reversible data encryption |
KR100654446B1 (ko) * | 2004-12-09 | 2006-12-06 | 삼성전자주식회사 | 보안 부팅 장치 및 방법 |
US20060159260A1 (en) * | 2005-01-14 | 2006-07-20 | Eaton Corporation | Method and communication system employing secure key exchange for encoding and decoding messages between nodes of a communication network |
US7694152B2 (en) * | 2005-02-03 | 2010-04-06 | International Business Machines Corporation | Memory controller with performance-modulated security |
US7587616B2 (en) * | 2005-02-25 | 2009-09-08 | Microsoft Corporation | System and method of iterative code obfuscation |
US20070218969A1 (en) * | 2006-03-14 | 2007-09-20 | Aruze Corp. | Gaming machine |
US7355423B2 (en) * | 2006-05-24 | 2008-04-08 | Micron Technology, Inc. | Method for optimizing probe card design |
US20090006860A1 (en) * | 2007-06-26 | 2009-01-01 | John Gordon Ross | Generating multiple seals for electronic data |
-
2010
- 2010-05-27 JP JP2010121842A patent/JP5433498B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-24 US US13/033,671 patent/US20110296198A1/en not_active Abandoned
-
2013
- 2013-05-14 US US13/893,547 patent/US20130268776A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10154976A (ja) * | 1996-11-22 | 1998-06-09 | Toshiba Corp | タンパーフリー装置 |
JP2003523549A (ja) * | 1999-02-25 | 2003-08-05 | エステーミクロエレクトロニクス ソシエテ アノニム | アルゴリズムを実行する過程で電子回路により遂行される一連の有効オペレーションの安全性を確保する方法 |
JP2001251294A (ja) * | 2000-01-31 | 2001-09-14 | Oberthur Card Systems Sa | 2つの電子的エンティティ間における暗号プロトコル実行方法 |
JP2005503069A (ja) * | 2001-09-04 | 2005-01-27 | エステーミクロエレクトロニクス ソシエテ アノニム | 秘密の量を保護する方法 |
JP2004310752A (ja) * | 2003-03-12 | 2004-11-04 | Sharp Corp | データ処理装置における誤り検出 |
JP2005340892A (ja) * | 2004-05-24 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 暗号回路 |
JP2009278576A (ja) * | 2008-05-19 | 2009-11-26 | National Institute Of Advanced Industrial & Technology | 誤り検出機能を備える、符号化又は復号処理のための回路構成 |
Non-Patent Citations (5)
Title |
---|
CSNG200700956005; 辻村 達徳 他: 'テーブルネットワークを用いたFPGA実装AESとその電力差分解析耐性' 電子情報通信学会技術研究報告 Vol.106 No.354, 20061110, p.33〜40, 社団法人電子情報通信学会 * |
CSNG200800039003; 鳥越 慎 他: 'AESのテーブルネットワーク型FPGA実装における耐電力解析テーブル設計法' 電子情報通信学会技術研究報告 Vol.107 No.397, 20071212, p.11〜18, 社団法人電子情報通信学会 The Institute of Electro * |
JPN6008040508; Ramesh Karri et al.: 'Concurrent Error Detection of Fault-Based Side-Channel Cryptanalysis of 128-Bit Symmetric Block Ciph' Proceedings of the 38th Design Automation Conference, DAC 2001 , 20010618, pp. 579-584, ACM * |
JPN6013047813; 辻村 達徳 他: 'テーブルネットワークを用いたFPGA実装AESとその電力差分解析耐性' 電子情報通信学会技術研究報告 Vol.106 No.354, 20061110, p.33〜40, 社団法人電子情報通信学会 * |
JPN6013047814; 鳥越 慎 他: 'AESのテーブルネットワーク型FPGA実装における耐電力解析テーブル設計法' 電子情報通信学会技術研究報告 Vol.107 No.397, 20071212, p.11〜18, 社団法人電子情報通信学会 The Institute of Electro * |
Also Published As
Publication number | Publication date |
---|---|
US20130268776A1 (en) | 2013-10-10 |
US20110296198A1 (en) | 2011-12-01 |
JP5433498B2 (ja) | 2014-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5433498B2 (ja) | 暗号処理装置 | |
CN105940439B (zh) | 使用排列应对对密码算法的旁通道攻击的对策 | |
CN108073353B (zh) | 一种数据处理的方法及装置 | |
US20080143561A1 (en) | Operation processing apparatus, operation processing control method, and computer program | |
EP2933944B1 (en) | Integrated security device and signal processing method used by integrated security device | |
US10530567B2 (en) | Encryption device and memory device | |
US20100318811A1 (en) | Cryptographic processor | |
Moradi et al. | One attack to rule them all: Collision timing attack versus 42 AES ASIC cores | |
JP2005522912A (ja) | 暗号化されたアクセスを使う電子的エンティティのセキュリティ化方法 | |
US20120093308A1 (en) | Apparatus and method for generating random data | |
US20170141912A1 (en) | Method for protecting a computer system from side-channel attacks | |
CN111008407A (zh) | 用于执行虚拟加密操作的加密电路 | |
EP3471334B1 (en) | Method for configuring a transponder, transponder and base station | |
US6219420B1 (en) | High assurance encryption system and method | |
WO2008013083A1 (fr) | Générateur de nombres pseudo-aléatoires, dispositif de cryptage de flux et programme | |
EP2701101B1 (en) | Information processing devices and information processing methods | |
US20090254740A1 (en) | Information processing device, encryption method of instruction code, and decryption method of encrypted instruction code | |
JP2007174024A (ja) | 暗号処理装置 | |
US20230216677A1 (en) | Cipher accelerator and differential fault analysis method for encryption/decryption operation | |
CN109450614B (zh) | 一种适用于高速数据传输通路的加密和解密方法 | |
JP2009169489A (ja) | 暗号化方法、復号化方法、暗号化装置、復号化装置 | |
CN108121917B (zh) | 用于电路保护的方法和*** | |
JP2006025366A (ja) | 暗号化装置及び半導体集積回路 | |
JP6401804B2 (ja) | 暗号化装置、メモリ装置、ホスト装置、及びメモリシステム | |
CN116743371B (zh) | 一种随机数的确定方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5433498 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |