JP2011048794A - Rfid inlet - Google Patents

Rfid inlet Download PDF

Info

Publication number
JP2011048794A
JP2011048794A JP2009198959A JP2009198959A JP2011048794A JP 2011048794 A JP2011048794 A JP 2011048794A JP 2009198959 A JP2009198959 A JP 2009198959A JP 2009198959 A JP2009198959 A JP 2009198959A JP 2011048794 A JP2011048794 A JP 2011048794A
Authority
JP
Japan
Prior art keywords
substrate
antenna pattern
region
tft circuit
rfid inlet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009198959A
Other languages
Japanese (ja)
Inventor
Seigo Zaima
清悟 在間
Minoru Sanuki
稔 佐貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009198959A priority Critical patent/JP2011048794A/en
Publication of JP2011048794A publication Critical patent/JP2011048794A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Details Of Aerials (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an RFID inlet for suppressing the malfunction of a TFT circuit due to a magnetic field caused by an antenna pattern. <P>SOLUTION: An RFID inlet 10 includes: a substrate 2; a plane spiral-shaped antenna pattern 3 formed on the surface of the substrate 2; and a TFT circuit 4 formed on the surface of the substrate 2, and connected to the antenna pattern 3. The TFT circuit 4 includes a high integration part 4a including circuit elements; and a low integration part 4b excluding any circuit element, and including wiring for interconnecting the circuit elements in the high integration part 4a. The high integration part 4a is arranged in a region which is not overlapped with the antenna pattern 3 when it is viewed from the normal direction of the substrate 2 in the surface of the substrate 2. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、ＲＦＩＤ(Radio Frequency IDentification)インレットに関し、特にＴＦＴを使用したＩＣを用いるＲＦＩＤインレットに関する。   The present invention relates to an RFID (Radio Frequency IDentification) inlet, and more particularly to an RFID inlet using an IC using a TFT.

従来、ＲＦＩＤタグや非接触式ＩＣカードのインレット（ＲＦＩＤインレット）を構成する回路としては、例えば特許文献１にも記載されているように、半導体基板を用いて作製されたＩＣチップが用いられてきた。しかし、近年では、アンテナ基板上にＴＦＴ(Thin Film Transistor)を使ってＩＣを形成する方法も検討されるようになってきている。ＴＦＴを用いたＩＣをＴＦＴ回路と呼ぶ。   Conventionally, as a circuit constituting an inlet of an RFID tag or a non-contact type IC card (RFID inlet), as described in Patent Document 1, for example, an IC chip manufactured using a semiconductor substrate has been used. It was. However, in recent years, a method of forming an IC using a TFT (Thin Film Transistor) on an antenna substrate has been studied. An IC using a TFT is called a TFT circuit.

特開２００７−１４０９０４号公報JP 2007-140904 A

ところで、これまで検討されているＴＦＴ回路は、基板の法線方向から見てアンテナパターンと重なる位置に配置される。しかしながら、この構成では、アンテナパターンから発される磁界がＴＦＴ回路を直撃するため、ＴＦＴ回路が誤動作を起こしてしまう場合がある。   By the way, the TFT circuit studied so far is arranged at a position overlapping the antenna pattern when viewed from the normal direction of the substrate. However, in this configuration, since the magnetic field emitted from the antenna pattern directly hits the TFT circuit, the TFT circuit may malfunction.

したがって、本発明の目的は、アンテナパターンから発される磁界によるＴＦＴ回路の誤動作を抑制できるＲＦＩＤインレットを提供することにある。   Accordingly, an object of the present invention is to provide an RFID inlet that can suppress malfunction of a TFT circuit due to a magnetic field emitted from an antenna pattern.

上記目的を達成するための本発明によるＲＦＩＤインレットは、基板と、前記基板の表面に形成された平面スパイラル状のアンテナパターンと、前記基板の表面に形成され、前記アンテナパターンに接続されたＴＦＴ回路とを備え、前記ＴＦＴ回路は、回路素子を含む高集積部と、回路素子を含まず、前記高集積部内の前記回路素子を相互接続するための配線を含む低集積部とを有し、前記高集積部は、前記基板表面のうち、前記基板の法線方向から見て前記アンテナパターンと重複しない領域に設けられることを特徴とする。   To achieve the above object, an RFID inlet according to the present invention includes a substrate, a planar spiral antenna pattern formed on the surface of the substrate, and a TFT circuit formed on the surface of the substrate and connected to the antenna pattern. The TFT circuit includes a highly integrated portion including a circuit element, and a low integrated portion not including the circuit element and including a wiring for interconnecting the circuit elements in the highly integrated portion, The highly integrated portion is provided in a region of the substrate surface that does not overlap with the antenna pattern when viewed from the normal direction of the substrate.

本発明によれば、磁界の発生源であるアンテナパターン直下（直上）の領域に高集積部を配置しないため、アンテナパターンから発される磁界によるＴＦＴ回路の誤動作を抑制できる。   According to the present invention, since the highly integrated portion is not disposed in the region immediately below (directly above) the antenna pattern that is a magnetic field generation source, it is possible to suppress malfunction of the TFT circuit due to the magnetic field generated from the antenna pattern.

上記ＲＦＩＤインレットにおいて、前記低集積部は、前記基板表面のうち、少なくとも前記基板の法線方向から見て前記アンテナパターンと重複する領域に設けられることとしてもよい。これによれば、アンテナパターンの両側に位置する高集積部を接続することが可能になる。   In the RFID inlet, the low integration portion may be provided in a region of the substrate surface overlapping at least the antenna pattern when viewed from the normal direction of the substrate. According to this, it becomes possible to connect highly integrated parts located on both sides of the antenna pattern.

上記ＲＦＩＤインレットにおいて、前記アンテナパターンは、前記基板の法線方向から見て中央の部分に導体パターンの配置されない空間領域を有し、前記ＴＦＴ回路は、前記基板表面のうち、前記基板の法線方向から見て前記空間領域と重複しない領域に設けられることとしてもよい。これによれば、磁界分布が最も強くなるアンテナパターンの中央空間領域において磁界の乱れが発生しなくなるため、ＴＦＴ回路によるアンテナ特性の劣化を抑制できる。   In the RFID inlet, the antenna pattern has a spatial region in which a conductor pattern is not arranged in a central portion when viewed from the normal direction of the substrate, and the TFT circuit is a normal line of the substrate among the substrate surfaces. It is good also as providing in the area | region which does not overlap with the said space area | region seeing from a direction. According to this, since the disturbance of the magnetic field does not occur in the central space region of the antenna pattern having the strongest magnetic field distribution, it is possible to suppress the deterioration of the antenna characteristics due to the TFT circuit.

また、上記ＲＦＩＤインレットにおいて、前記ＴＦＴ回路は、前記基板表面のうち、前記基板の法線方向から見て前記アンテナパターンの形成領域と重複する領域に設けられることとしてもよい。これによれば、磁界の乱れがより抑制され、ＴＦＴ回路によるアンテナ特性の劣化をより効果的に抑制できる。   In the RFID inlet, the TFT circuit may be provided in a region of the substrate surface that overlaps with the antenna pattern formation region when viewed from the normal direction of the substrate. According to this, the disturbance of the magnetic field is further suppressed, and the deterioration of the antenna characteristics due to the TFT circuit can be more effectively suppressed.

また、上記ＲＦＩＤインレットにおいて、前記ＴＦＴ回路と前記アンテナパターンとは、前記基板の同一面に形成されることとしてもよい。   In the RFID inlet, the TFT circuit and the antenna pattern may be formed on the same surface of the substrate.

本発明によれば、アンテナパターンから発される磁界によるＴＦＴ回路の誤動作を抑制できる。   According to the present invention, the malfunction of the TFT circuit due to the magnetic field emitted from the antenna pattern can be suppressed.

本発明の実施の形態によるＲＦＩＤインレットの構成を示す図である。（ａ）はＲＦＩＤインレットの上面透視図であり、（ｂ）は（ａ）のＡ−Ａ’線断面図である。It is a figure which shows the structure of the RFID inlet by embodiment of this invention. (A) is a top perspective view of the RFID inlet, and (b) is a cross-sectional view taken along line A-A ′ of (a). 図１（ｂ）の一部（ＴＦＴ回路付近）を拡大した図である。It is the figure which expanded a part (TFT circuit vicinity) of FIG.1 (b). 本発明の実施の形態によるＲＦＩＤインレットの構成を示す図であり、（ａ）（ｂ）はそれぞれ図１の（ａ）（ｂ）に対応している。It is a figure which shows the structure of the RFID inlet by embodiment of this invention, (a) (b) respond | corresponds to (a) (b) of FIG. 1, respectively. 図１（ａ）のＢ−Ｂ’線断面の模式図である。It is a schematic diagram of the B-B 'line cross section of Fig.1 (a). 本発明の実施の形態の変形例によるＲＦＩＤインレットの構成を示す図である。（ａ）はＲＦＩＤインレットの上面透視図であり、（ｂ）は（ａ）のＥ−Ｅ’線断面図であり、（ｃ）はＲＦＩＤインレットの下面透視図である。It is a figure which shows the structure of the RFID inlet by the modification of embodiment of this invention. (A) is a top perspective view of the RFID inlet, (b) is a cross-sectional view taken along line E-E 'of (a), and (c) is a bottom perspective view of the RFID inlet.

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図１は、本実施の形態によるＲＦＩＤインレット１０の構成を示す図である。図１（ａ）はＲＦＩＤインレット１０の上面透視図であり、図１（ｂ）は図１（ａ）のＡ−Ａ’線断面図である。また、図２は、図１（ｂ）に示した断面図の一部（ＴＦＴ回路４付近）を拡大した図である。なお、図１（ｂ）及び図２は、断面に現れる構成を分かりやすく示すために、図面縦方向に大幅に引き伸ばして描いている。また、図１（ａ）は断面図ではないが、分かりやすくするためにＴＦＴ回路及びアンテナパターンにハッチングを施している。後掲する各図でも同様である。   FIG. 1 is a diagram showing a configuration of an RFID inlet 10 according to the present embodiment. 1A is a top perspective view of the RFID inlet 10, and FIG. 1B is a cross-sectional view taken along the line A-A 'of FIG. FIG. 2 is an enlarged view of a part (near the TFT circuit 4) of the cross-sectional view shown in FIG. Note that FIGS. 1B and 2 are drawn greatly extended in the vertical direction of the drawing in order to easily show the configuration appearing in the cross section. Although FIG. 1A is not a cross-sectional view, the TFT circuit and the antenna pattern are hatched for easy understanding. The same applies to each figure described later.

図１（ａ）及び図１（ｂ）に示すように、ＲＦＩＤインレット１０は、基板２と、基板２の表面に設けられたアンテナパターン３、ＴＦＴ回路４、及び絶縁層５と、これらを封止する保護層６とを有している。   As shown in FIGS. 1A and 1B, the RFID inlet 10 includes a substrate 2, an antenna pattern 3, a TFT circuit 4, and an insulating layer 5 provided on the surface of the substrate 2, and encapsulates them. And a protective layer 6 to be stopped.

基板２は、各種のプラスチックフィルム等によって構成される平板状の材料である。具体的には、基板２の材料として、ポリエチレンテレフタレート（ＰＥＴ）、ＰＥＴ−Ｇ（テレフタル酸−シクロヘキサンジメタノール−エチレングリコール共重合体）、ポリ塩化ビニル、塩化ビニル−酢酸ビニル共重合体、ポリカーボネート、ポリアミド、ポリイミド、セルロースジアセテート、セルローストリアセテート、ポリスチレン系、ＡＢＳ樹脂、ポリアクリル酸エステル、ポリプロピレン、ポリエチレン、ポリウレタン、アクリル系、耐水紙などの単独フィルム若しくはこれらの複合フィルムを用いることができる。基板２の厚みは規格によって決められており、具体的には１μｍ〜１００μｍ程度である。また、本実施の形態では、縦幅４５ｍｍと横幅７５ｍｍの基板２を用いているが、基板２の大きさはこれに限られるものではない。   The substrate 2 is a flat plate material composed of various plastic films. Specifically, as the material of the substrate 2, polyethylene terephthalate (PET), PET-G (terephthalic acid-cyclohexanedimethanol-ethylene glycol copolymer), polyvinyl chloride, vinyl chloride-vinyl acetate copolymer, polycarbonate, A single film such as polyamide, polyimide, cellulose diacetate, cellulose triacetate, polystyrene, ABS resin, polyacrylic ester, polypropylene, polyethylene, polyurethane, acrylic, water-resistant paper, or a composite film thereof can be used. The thickness of the substrate 2 is determined by the standard, and is specifically about 1 μm to 100 μm. In the present embodiment, the substrate 2 having a vertical width of 45 mm and a horizontal width of 75 mm is used, but the size of the substrate 2 is not limited to this.

ＴＦＴ回路４は、基板２の上面に形成される。ＴＦＴ回路４は、主として基板２表面に形成されたトランジスタ、ダイオードなどの能動素子と、キャパシタ、抵抗などの受動素子と、これら素子を相互接続する配線とから構成され、これによって整流回路、メモリ、通信回路などが構成される。   The TFT circuit 4 is formed on the upper surface of the substrate 2. The TFT circuit 4 is mainly composed of active elements such as transistors and diodes formed on the surface of the substrate 2, passive elements such as capacitors and resistors, and wirings interconnecting these elements, whereby a rectifier circuit, memory, A communication circuit or the like is configured.

絶縁層６は、プラズマＣＶＤ法やスパッタ法などの手段により、ＴＦＴ回路４を含む基板２の上面全体を覆うように形成される。絶縁層６の具体的な材料としては、珪素、珪素の酸化物または珪素の窒化物の無機材料を含む層や、有機樹脂などの有機材料を含む層を用いることが好適である。   The insulating layer 6 is formed so as to cover the entire upper surface of the substrate 2 including the TFT circuit 4 by means such as plasma CVD or sputtering. As a specific material of the insulating layer 6, it is preferable to use a layer containing an inorganic material of silicon, silicon oxide or silicon nitride, or a layer containing an organic material such as an organic resin.

アンテナパターン３は、図１（ａ）に示すように平面スパイラル状の導体パターンであり、図１（ｂ）に示すように絶縁層６の上面に形成される。アンテナパターン３の両端はそれぞれスルーホール導体３ｈを介してＴＦＴ回路４に接続される。   The antenna pattern 3 is a planar spiral conductor pattern as shown in FIG. 1A, and is formed on the upper surface of the insulating layer 6 as shown in FIG. Both ends of the antenna pattern 3 are connected to the TFT circuit 4 via through-hole conductors 3h.

アンテナパターン３とＴＦＴ回路４は所謂パッシブタグを構成する。以下、アンテナパターン３とＴＦＴ回路４によって構成されるパッシブタグの動作について、簡単に説明する。   The antenna pattern 3 and the TFT circuit 4 constitute a so-called passive tag. Hereinafter, the operation of the passive tag constituted by the antenna pattern 3 and the TFT circuit 4 will be briefly described.

まず、リーダ（不図示）が、読み出し命令を含むデータによって変調した電波（変調波）を送出し、その後、無変調の電波（無変調波）を所定時間にわたって送出する。ＴＦＴ回路４の整流回路は、アンテナパターン３を介してこれらの電波を受信し、整流して直流化する。通信回路は、この直流を電源として動作するものであり、まず変調波を解釈し、解釈結果に応じてメモリ内からデータを読み出す。そして、読み出したデータによって無変調波の反射波を変調する。リーダはこの反射波を受信することで、ＴＦＴ回路４内のメモリに記憶されているデータを取得する。   First, a reader (not shown) transmits a radio wave (modulated wave) modulated by data including a read command, and then transmits an unmodulated radio wave (non-modulated wave) over a predetermined time. The rectifier circuit of the TFT circuit 4 receives these radio waves via the antenna pattern 3 and rectifies them into a direct current. The communication circuit operates using this direct current as a power source, first interprets the modulated wave, and reads data from the memory in accordance with the interpretation result. Then, the reflected wave of the non-modulated wave is modulated by the read data. The reader receives the reflected wave, and acquires data stored in the memory in the TFT circuit 4.

保護層６は、樹脂素材によって構成される。具体的な材料としては、フェノール樹脂、エポキシ樹脂などが挙げられる。保護層６を形成する際には、基板２の上側と下側からフィルム状の材料を貼り付け、熱プレス成形によって、基板２、アンテナパターン３、及びＴＦＴ回路４に密着させる。これにより、保護層６による封止が完成する。保護層６の厚みは片側（基板２の一方側）のみで１μｍ〜１００μｍ程度であり、したがって、ＲＦＩＤインレット１０全体としての厚みは３μｍ〜３００μｍ程度となっている。   The protective layer 6 is made of a resin material. Specific examples of the material include phenol resin and epoxy resin. When the protective layer 6 is formed, a film-like material is attached from the upper side and the lower side of the substrate 2 and is brought into close contact with the substrate 2, the antenna pattern 3, and the TFT circuit 4 by hot press molding. Thereby, sealing by the protective layer 6 is completed. The thickness of the protective layer 6 is about 1 μm to 100 μm on only one side (one side of the substrate 2), and therefore the thickness of the RFID inlet 10 as a whole is about 3 μm to 300 μm.

次に、アンテナパターン３とＴＦＴ回路４との位置関係について説明する。   Next, the positional relationship between the antenna pattern 3 and the TFT circuit 4 will be described.

図３（ａ）及び図３（ｃ）には、アンテナパターン３との位置関係により分類される基板２表面の３つの領域、すなわち内側空間領域３０、外側空間領域３１、及びアンテナパターン形成領域３２が示されている。   3A and 3C, three regions on the surface of the substrate 2 classified by the positional relationship with the antenna pattern 3, that is, an inner space region 30, an outer space region 31, and an antenna pattern formation region 32 are illustrated. It is shown.

内側空間領域３０は、アンテナパターン３の最内周よりさらに内側の、導体パターンが配置されない領域である。外側空間領域３１は、アンテナパターン３の最外周よりさらに外側の、導体パターンが配置されない領域である。アンテナパターン形成領域３２は、基板２のおもて面２ａのうち、アンテナパターン３が形成される領域である。なお、アンテナパターン形成領域３２には、アンテナパターン３を形成する導体パターン間の隙間領域も含まれる。言い換えれば、アンテナパターン形成領域３２は、アンテナパターン形成領域３２を構成する導体パターンのうち最外周の導体パターンと最内周の導体パターンで囲まれる領域となっている。また、各領域はアンテナパターン３の縁に沿って厳密に分けられなければならないわけではなく、多少の誤差（例えばアンテナパターン３の導体幅の１０％程度）は許容される。   The inner space region 30 is a region inside the innermost periphery of the antenna pattern 3 where no conductor pattern is disposed. The outer space area 31 is an area outside the outermost periphery of the antenna pattern 3 where no conductor pattern is arranged. The antenna pattern formation region 32 is a region on the front surface 2a of the substrate 2 where the antenna pattern 3 is formed. The antenna pattern formation region 32 includes a gap region between conductor patterns forming the antenna pattern 3. In other words, the antenna pattern formation region 32 is a region surrounded by the outermost conductor pattern and the innermost conductor pattern among the conductor patterns constituting the antenna pattern formation region 32. In addition, each region does not have to be strictly divided along the edge of the antenna pattern 3, and some error (for example, about 10% of the conductor width of the antenna pattern 3) is allowed.

ＴＦＴ回路４は、基板２表面のうち、基板２の法線方向（図３（ａ）の奥行き方向。図３（ｂ）の上下方向。）から見て、内側空間領域３０及び外側空間領域３１と重複せず、かつアンテナパターン形成領域３２と重複する領域に設けることが好ましい。このようにすることで、ＴＦＴ回路４によるアンテナ特性の劣化が抑制される。すなわち、平面スパイラル形状のアンテナパターン３を用いる場合、磁界分布が相対的に特に強くなるのは内側空間領域３０（及びその上下の空間。以下同じ。）であることから、この内側空間領域３０と基板２の法線方向から見て重複する領域を避けてＴＦＴ回路４を配置することにより、ＴＦＴ回路４による磁界の乱れが相当程度抑制される。また、外側空間領域３１でも、アンテナパターン形成領域３２に比べれば磁界分布が強く、この外側空間領域３１と基板２の法線方向から見て重複する領域を避けてＴＦＴ回路４を配置することにより、ＴＦＴ回路４による磁界の乱れが相当程度抑制される。一方、アンテナパターン形成領域３２では磁界分布が相対的に弱くなっているため、このアンテナパターン形成領域３２と基板２の法線方向から見て重複する領域にＴＦＴ回路４を設けることで、全体としてＴＦＴ回路４による磁界の乱れが相当程度抑制されることになる。   The TFT circuit 4 has an inner space region 30 and an outer space region 31 as viewed from the normal direction of the substrate 2 (the depth direction in FIG. 3A and the vertical direction in FIG. 3B) of the surface of the substrate 2. Are preferably provided in a region that does not overlap with the antenna pattern formation region 32. By doing in this way, deterioration of the antenna characteristic by the TFT circuit 4 is suppressed. That is, when the planar spiral antenna pattern 3 is used, the magnetic field distribution is relatively strong in the inner space region 30 (and the space above and below it; the same applies hereinafter). By disposing the TFT circuit 4 so as to avoid an overlapping region when viewed from the normal direction of the substrate 2, the disturbance of the magnetic field by the TFT circuit 4 is suppressed to a considerable extent. Also, the outer space region 31 has a stronger magnetic field distribution than the antenna pattern formation region 32, and the TFT circuit 4 is arranged avoiding an overlapping region when viewed from the normal direction of the outer space region 31 and the substrate 2. The disturbance of the magnetic field by the TFT circuit 4 is suppressed to a considerable extent. On the other hand, since the magnetic field distribution is relatively weak in the antenna pattern forming region 32, the TFT circuit 4 is provided in a region overlapping with the antenna pattern forming region 32 when viewed from the normal direction of the substrate 2. The disturbance of the magnetic field by the TFT circuit 4 is suppressed to a considerable extent.

しかしながら、ＴＦＴ回路４の面積がアンテナパターン形成領域３２の面積より大きい場合や、アンテナパターン形成領域３２の面積より小さい場合であっても形状の問題によりアンテナパターン形成領域３２にうまく収められない場合には、アンテナパターン形成領域３２からはみ出してもよい。図１及び図３に示したＴＦＴ回路４は、このようなはみ出しのある例である。これらの図に示す例では、ＴＦＴ回路４の横幅が広いため、アンテナパターン形成領域３２内に収まりきらず、内側空間領域３０及び外側空間領域３１にはみ出してＴＦＴ回路４を配置している。なお、内側空間領域３０における磁界分布は外側空間領域３１における磁界分布より強いことから、はみ出す際には、できるだけ内側空間領域３０より外側空間領域３１にはみ出すようにすることが好ましい。   However, when the area of the TFT circuit 4 is larger than the area of the antenna pattern formation region 32 or when the area of the TFT pattern 4 is smaller than the area of the antenna pattern formation region 32, the TFT circuit 4 cannot fit into the antenna pattern formation region 32 due to the shape problem. May protrude from the antenna pattern formation region 32. The TFT circuit 4 shown in FIGS. 1 and 3 is an example having such a protrusion. In the examples shown in these drawings, since the TFT circuit 4 has a wide width, the TFT circuit 4 does not fit in the antenna pattern formation region 32 and protrudes into the inner space region 30 and the outer space region 31. Since the magnetic field distribution in the inner space region 30 is stronger than the magnetic field distribution in the outer space region 31, it is preferable that the outer space region 31 protrudes from the inner space region 30 as much as possible.

以上のように、内側空間領域３０及び外側空間領域３１と重複する領域を極力避けてＴＦＴ回路４を設置することによりＴＦＴ回路４による磁界の乱れが相当程度抑制されるが、一方で、アンテナパターン形成領域３２と重複する領域にＴＦＴ回路４を設けることでアンテナパターン３とＴＦＴ回路４が近くなり、アンテナパターン３から発される磁界によりＴＦＴ回路４が誤動作する場合がある。本実施の形態によるＲＦＩＤインレット１０は、このようなＴＦＴ回路４の誤動作を防止するための構成を有している。以下、具体的に説明する。   As described above, the disturbance of the magnetic field caused by the TFT circuit 4 can be suppressed to a considerable extent by installing the TFT circuit 4 while avoiding regions overlapping with the inner space region 30 and the outer space region 31 as much as possible. By providing the TFT circuit 4 in a region overlapping with the formation region 32, the antenna pattern 3 and the TFT circuit 4 are close to each other, and the TFT circuit 4 may malfunction due to a magnetic field generated from the antenna pattern 3. The RFID inlet 10 according to the present embodiment has a configuration for preventing such malfunction of the TFT circuit 4. This will be specifically described below.

図１（ｂ）及び図２に示すように、ＴＦＴ回路４は、相対的に集積度の高い高集積部４ａと、相対的に集積度の低い低集積部４ｂとから構成されている。高集積部４ａは、トランジスタ、ダイオード、キャパシタ、抵抗などの回路素子及びこれらを相互に接続する配線を含んで構成される。低集積部４ｂは、高集積部４ａ内に配置される回路素子を相互に接続する配線のみから構成される。低集積部４ｂには回路素子は含まれない。   As shown in FIGS. 1B and 2, the TFT circuit 4 includes a high integration portion 4 a having a relatively high integration degree and a low integration portion 4 b having a relatively low integration degree. The highly integrated portion 4a is configured to include circuit elements such as transistors, diodes, capacitors, resistors, and wirings that interconnect these elements. The low integration portion 4b is composed of only wirings that interconnect circuit elements arranged in the high integration portion 4a. The low integration portion 4b does not include circuit elements.

高集積部４ａは、基板２表面のうち、基板２の法線方向から見てアンテナパターン３と重複しない領域（図２中に符号Ｃで示した領域以外の領域）に設けられている。なお、図１（ａ）の例による高集積部４ａは、アンテナパターン３と重複する領域を挟んで複数の部分に分割されている。これは、高集積部４ａの横幅をある程度広く確保するためである。低集積部４ｂは、主としてこのように分割された高集積部４ａの各部分を電気的に接続するために設けられるもので、基板２の法線方向から見てアンテナパターン３と重複する領域（図２中に符号Ｃで示した領域）に設けられ、アンテナパターン３と重複する領域を挟んで離れている高集積部４ａ同士を相互に接続している。   The highly integrated portion 4a is provided on the surface of the substrate 2 in a region that does not overlap with the antenna pattern 3 when viewed from the normal direction of the substrate 2 (a region other than the region indicated by symbol C in FIG. 2). The highly integrated portion 4a according to the example of FIG. 1A is divided into a plurality of portions with an area overlapping with the antenna pattern 3 interposed therebetween. This is to secure a certain width of the highly integrated portion 4a. The low integration part 4b is provided mainly for electrically connecting the parts of the high integration part 4a divided in this way, and is an area overlapping with the antenna pattern 3 when viewed from the normal direction of the substrate 2 ( Highly integrated portions 4a provided in a region (indicated by symbol C in FIG. 2) and separated from each other with a region overlapping with the antenna pattern 3 being connected to each other.

一般に、相対的に集積度の高い高集積部４ａは、相対的に集積度の低い低集積部４ｂに比べて磁界の影響を受けやすいが、高集積部４ａを上記のように基板２の法線方向から見てアンテナパターン３と重複しない領域に設けることにより、高集積部４ａに加わる磁界が相対的に弱くなる。   In general, the highly integrated portion 4a having a relatively high degree of integration is more susceptible to the influence of a magnetic field than the low integration portion 4b having a relatively low integration degree. By providing in a region that does not overlap with the antenna pattern 3 when viewed from the line direction, the magnetic field applied to the highly integrated portion 4a becomes relatively weak.

図４は、図１（ａ）のＢ−Ｂ’線断面の模式図である。同図には、アンテナパターン３のみを示している。同図に示すように、例えば図面向かって左側の２本の導体パターンのように、隣り合う導体パターンには同じ方向の電流が流れることから、これらにより生ずる磁界の向きは同一となる。したがって、これらの導体パターンの間の領域ではそれぞれが生ずる磁界が打ち消し合い、アンテナパターン形成領域３２に対応する領域の中でも特に磁界分布が弱い領域となる。高集積部４ａを基板２の法線方向から見てアンテナパターン３と重複しない領域に設けることは、このように磁界分布が特に弱くなっている位置に高集積部４ａを設けることを意味する。したがって、高集積部４ａに加わる磁界は相対的に弱くなる。   FIG. 4 is a schematic diagram of a cross section taken along line B-B ′ of FIG. In the figure, only the antenna pattern 3 is shown. As shown in the figure, since currents in the same direction flow in adjacent conductor patterns such as the two conductor patterns on the left side in the drawing, the directions of the magnetic fields generated by these patterns are the same. Therefore, the generated magnetic fields cancel each other in the region between these conductor patterns, and the region corresponding to the antenna pattern formation region 32 has a particularly weak magnetic field distribution. Providing the highly integrated portion 4a in a region that does not overlap with the antenna pattern 3 when viewed from the normal direction of the substrate 2 means providing the highly integrated portion 4a at a position where the magnetic field distribution is particularly weak. Therefore, the magnetic field applied to the highly integrated portion 4a becomes relatively weak.

以上説明したように、高集積部４ａに加わる磁界が相対的に弱くなっていることにより、ＲＦＩＤインレット１０では、アンテナパターン３から発される磁界によるＴＦＴ回路４の誤動作が抑制されている。   As described above, since the magnetic field applied to the highly integrated portion 4a is relatively weak, malfunctioning of the TFT circuit 4 due to the magnetic field emitted from the antenna pattern 3 is suppressed in the RFID inlet 10.

なお、上述したＲＦＩＤインレット１０の構成によれば、さらに基板２の法線方向からの圧力に強くなるという効果も奏される。すなわち、図２に示すように、基板２に法線方向からの圧力（図２において、矢印Ｄで示している方向からの圧力）が加わった場合、その圧力は、より基板２から遠い位置にあるアンテナパターン３に集中する。したがって、その真下にある低集積部４ｂにも相当の圧力がかかることになるが、基板２の法線方向から見てアンテナパターン３と重複しない領域に設けられた高集積部４ａにかかる圧力は相対的に緩和される。これにより、ＴＦＴ回路４へのダメージが和らげられている。なお、このような圧力がかかる場合の具体的な例としては、紙の中に抄き込まれて用いられるＲＦＩＤインレット１０の例が挙げられる。紙を製造するための抄紙工程では、ＲＦＩＤインレット１０が抄き込まれた状態の紙をローラーで押しつぶす処理（カレンダ処理）が行われるが、本実施の形態によるＲＦＩＤインレット１０の構造は、このカレンダ処理において印加される圧力に対して比較的強い構造となっている。   In addition, according to the structure of the RFID inlet 10 described above, there is also an effect that the pressure from the normal direction of the substrate 2 becomes stronger. That is, as shown in FIG. 2, when pressure from the normal direction (pressure from the direction indicated by arrow D in FIG. 2) is applied to the substrate 2, the pressure is further away from the substrate 2. Concentrate on a certain antenna pattern 3. Accordingly, a considerable pressure is also applied to the low integration portion 4b directly below, but the pressure applied to the high integration portion 4a provided in a region not overlapping with the antenna pattern 3 when viewed from the normal direction of the substrate 2 is Relatively relaxed. As a result, damage to the TFT circuit 4 is alleviated. In addition, as a specific example in the case where such pressure is applied, an example of the RFID inlet 10 used by being incorporated in paper can be given. In the paper making process for manufacturing paper, a process (calendar process) is performed to crush the paper in which the RFID inlet 10 has been engraved with a roller (calendar process). The structure is relatively strong against the pressure applied in the process.

また、アンテナパターン３とＴＦＴ回路４とを基板２の同一面に形成していることから、これらを相互に接続するためのスルーホール導体が不要になる。したがって、ＲＦＩＤインレット１０では製造工程が簡略化されており、低コスト化が実現している。   Further, since the antenna pattern 3 and the TFT circuit 4 are formed on the same surface of the substrate 2, a through-hole conductor for connecting them to each other is not necessary. Therefore, the manufacturing process of the RFID inlet 10 is simplified, and cost reduction is realized.

以上、本発明の好ましい実施の形態について説明したが、本発明はこうした実施の形態に何等限定されるものではなく、本発明が、その要旨を逸脱しない範囲において、種々なる態様で実施され得ることは勿論である。   As mentioned above, although preferable embodiment of this invention was described, this invention is not limited to such embodiment at all, and this invention can be implemented in various aspects in the range which does not deviate from the summary. Of course.

例えば、上記実施の形態ではアンテナパターン３とＴＦＴ回路４とを基板２の同じ面に形成したが、これらを異なる面に形成することとしてもよい。   For example, although the antenna pattern 3 and the TFT circuit 4 are formed on the same surface of the substrate 2 in the above embodiment, they may be formed on different surfaces.

図５は、基板２の一方表面にアンテナパターン３を形成し、他方表面にＴＦＴ回路４を形成したＲＦＩＤインレット１０を示す図である。図５（ａ）は本変形例によるＲＦＩＤインレット１０の上面透視図であり、図５（ｂ）は図５（ａ）のＥ−Ｅ’線断面図であり、図５（ｃ）はＲＦＩＤインレット１０の下面透視図である。本変形例でも、高集積部４ａは、基板２表面のうち、基板２の法線方向から見てアンテナパターン３と重複しない領域に設けられている。一方、低集積部４ｂは、基板２の法線方向から見てアンテナパターン３と重複する領域に設けられている。このようにすることで、アンテナパターン３から発される磁界によるＴＦＴ回路４の誤動作が抑制されている。   FIG. 5 is a view showing the RFID inlet 10 in which the antenna pattern 3 is formed on one surface of the substrate 2 and the TFT circuit 4 is formed on the other surface. 5A is a top perspective view of the RFID inlet 10 according to this modification, FIG. 5B is a cross-sectional view taken along the line EE ′ of FIG. 5A, and FIG. 5C is the RFID inlet. 10 is a bottom perspective view of FIG. Also in this modification, the highly integrated portion 4 a is provided in a region of the surface of the substrate 2 that does not overlap with the antenna pattern 3 when viewed from the normal direction of the substrate 2. On the other hand, the low integration portion 4 b is provided in a region overlapping with the antenna pattern 3 when viewed from the normal direction of the substrate 2. By doing so, malfunction of the TFT circuit 4 due to the magnetic field emitted from the antenna pattern 3 is suppressed.

２ 基板
２ａ おもて面
２ｂ うら面
３ アンテナパターン
３ｈ スルーホール導体
４ ＴＦＴ回路
４ａ 高集積部
４ｂ 低集積部
５ 絶縁層
６ 保護層
１０ ＲＦＩＤインレット
３０ 内側空間領域
３１ 外側空間領域
３２ アンテナパターン形成領域 2 Substrate 2a Front surface 2b Back surface 3 Antenna pattern 3h Through-hole conductor 4 TFT circuit 4a High integration portion 4b Low integration portion 5 Insulating layer 6 Protective layer 10 RFID inlet 30 Inner space region 31 Outer space region 32 Antenna pattern formation region

Claims (5)

基板と、
前記基板の表面に形成された平面スパイラル状のアンテナパターンと、
前記基板の表面に形成され、前記アンテナパターンに接続されたＴＦＴ回路とを備え、
前記ＴＦＴ回路は、回路素子を含む高集積部と、回路素子を含まず、前記高集積部内の前記回路素子を相互接続するための配線を含む低集積部とを有し、
前記高集積部は、前記基板表面のうち、前記基板の法線方向から見て前記アンテナパターンと重複しない領域に設けられることを特徴とするＲＦＩＤインレット。 A substrate,
A planar spiral antenna pattern formed on the surface of the substrate;
A TFT circuit formed on the surface of the substrate and connected to the antenna pattern;
The TFT circuit has a highly integrated portion including circuit elements, and a low integrated portion that does not include circuit elements and includes wiring for interconnecting the circuit elements in the highly integrated portion,
The high-integration portion is provided in a region of the substrate surface that does not overlap with the antenna pattern when viewed from the normal direction of the substrate. 前記低集積部は、前記基板表面のうち、少なくとも前記基板の法線方向から見て前記アンテナパターンと重複する領域に設けられることを特徴とする請求項１に記載のＲＦＩＤインレット。   2. The RFID inlet according to claim 1, wherein the low integration portion is provided in a region of the substrate surface overlapping with the antenna pattern when viewed from at least a normal direction of the substrate. 前記アンテナパターンは、前記基板の法線方向から見て中央の部分に導体パターンの配置されない空間領域を有し、
前記ＴＦＴ回路は、前記基板表面のうち、前記基板の法線方向から見て前記空間領域と重複しない領域に設けられることを特徴とする請求項１又は２に記載のＲＦＩＤインレット。 The antenna pattern has a spatial region in which a conductor pattern is not arranged in a central portion when viewed from the normal direction of the substrate,
3. The RFID inlet according to claim 1, wherein the TFT circuit is provided in a region of the substrate surface that does not overlap with the space region when viewed from the normal direction of the substrate. 前記ＴＦＴ回路は、前記基板表面のうち、前記基板の法線方向から見て前記アンテナパターンの形成領域と重複する領域に設けられることを特徴とする請求項３に記載のＲＦＩＤインレット。   4. The RFID inlet according to claim 3, wherein the TFT circuit is provided in a region of the substrate surface that overlaps with a region where the antenna pattern is formed when viewed from the normal direction of the substrate. 前記ＴＦＴ回路と前記アンテナパターンとは、前記基板の同一面に形成されることを特徴とする請求項１乃至４のいずれか一項に記載のＲＦＩＤインレット。   The RFID inlet according to any one of claims 1 to 4, wherein the TFT circuit and the antenna pattern are formed on the same surface of the substrate.
JP2009198959A 2009-08-28 2009-08-28 Rfid inlet Withdrawn JP2011048794A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009198959A JP2011048794A (en) 2009-08-28 2009-08-28 Rfid inlet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009198959A JP2011048794A (en) 2009-08-28 2009-08-28 Rfid inlet

Publications (1)

Publication Number Publication Date
JP2011048794A true JP2011048794A (en) 2011-03-10

Family

ID=43835002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009198959A Withdrawn JP2011048794A (en) 2009-08-28 2009-08-28 Rfid inlet

Country Status (1)

Country Link
JP (1) JP2011048794A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013240263A (en) * 2012-04-17 2013-11-28 Nitto Denko Corp Method for forming magnetic field space
JP2015115641A (en) * 2013-12-09 2015-06-22 富士通株式会社 Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013240263A (en) * 2012-04-17 2013-11-28 Nitto Denko Corp Method for forming magnetic field space
US9818532B2 (en) 2012-12-07 2017-11-14 Nitto Denko Corporation Method of forming electromagnetic space
JP2015115641A (en) * 2013-12-09 2015-06-22 富士通株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
US8991712B2 (en) Coupling in and to RFID smart cards
US9033250B2 (en) Dual interface smart cards, and methods of manufacturing
US8833668B2 (en) Chip card contact array arrangement
JP5429182B2 (en) Wireless IC device
US20150235122A1 (en) Dual interface card with metallized layer
TWI529884B (en) Semiconductor package comprising ferrite antenna for near field communication and manufacturing method thereof
JP2000137777A (en) Ic card
JP2005352858A (en) Communication type recording medium
US20150188227A1 (en) Antenna for near field communication, antenna arrangement, transponder with antenna, flat panel and methods of manufacturing
EP2742466B1 (en) Improving coupling in and to rfid smart cards
JP2011048794A (en) Rfid inlet
JP2008242768A (en) Gate system for parking lot for bicycle
EP3014531B1 (en) Card body and smart card comprising it
JP4712615B2 (en) Proximity contactless communication equipment
JP3146189U (en) Wireless RF system tag with light emitting diode
JP2011048793A (en) Rfid inlet
JP6230462B2 (en) Inlet and contactless IC card
JP6671695B2 (en) IC card and IC card communication system
JP5103741B2 (en) Non-contact data carrier device
JP7306123B2 (en) IC module, dual IC card, and IC module manufacturing method
JP5023530B2 (en) Non-contact data carrier and wiring substrate for non-contact data carrier
JP2004220305A (en) Composite type ic card
JP2024039257A (en) IC card
JP5145777B2 (en) Non-contact IC card
KR20150030438A (en) Rfid assembly

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121106