JP2010212108A - 発光装置及びその製造方法 - Google Patents

Abstract

【課題】表示パネルの狭額縁化が可能なパネル構造を有する発光装置及びその製造方法を提供する。
【解決手段】画素アレイ基板１０は、表示領域１２に複数の表示画素ＰＩＸが配列され、該表示画素ＰＩＸの各々に接続された複数の信号線（走査ラインＬｓ、電源電圧ラインＬａ、データラインＬｄ）が配設されている。対向基板２０は、上記各信号線の端部に対応するように画素アレイ接続パッド２２ｓ、２２ａ、２２ｄが配列され、引き回し配線２３ｓ、２３ａ、２３ｄを介して、各画素アレイ接続パッド２２ｓ、２２ａ、２２ｄとフィルム化ＩＣ２６が個別に接続されている。画素アレイ基板１０と対向基板２０は、シール材ＢＮＤにより、対向して接合されるとともに、各信号線の端部と各画素アレイ接続パッド２２ｓ、２２ａ、２２ｄが電気的に個別に接続される。
【選択図】図１

Description

本発明は、発光装置及びその製造方法に関し、特に、自発光素子を有する複数の表示画素が、基板上に配列された表示パネルを備える発光装置及びその製造方法に関する。

近年、液晶表示装置（ＬＣＤ）に続く次世代の表示デバイスとして、自発光素子を有する複数の表示画素を２次元配列した発光素子型の表示パネルを備えた表示装置が普及してきている。例えば、携帯電話や携帯音楽プレーヤ等の電子機器の表示デバイスとして、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）を２次元配列した表示パネル（有機ＥＬ表示パネル）が知られている。

有機ＥＬ素子は、周知のように、例えばガラス基板等の一面側に、アノード（陽極）電極と、有機ＥＬ層（発光機能層）と、カソード（陰極）電極と、を順次積層した素子構造を有している。そして、有機ＥＬ層に発光しきい値を越えるようにアノード電極及びカソード電極間に電圧を印加することにより、有機ＥＬ層内で注入されたホールと電子が再結合する際に生じるエネルギーに基づいて光（励起光）が放射される。有機ＥＬ層は、概略、正孔輸送層や電子輸送層等の担体輸送層、発光層を順次積層した構成を有している。

ここで、有機ＥＬ表示パネルにおいては、水分によって有機ＥＬ層が劣化することを防ぐために、例えば特許文献１には、有機ＥＬ素子が形成された素子基板に対向するように、ガラス基板等からなる封止基板を接着剤を用いて封着して外気を遮断した封止構造が開示されている。

特開２０００−０６８０４８号公報

上述したような有機ＥＬ表示パネルにおいては、一般に、基板上に有機ＥＬ素子を配列して表示領域を形成し、該基板上の表示領域を囲む周辺領域に、有機ＥＬ素子を発光駆動させるための信号や電源電圧を供給する各種の配線が配設されている。そのため、表示領域外に配線のためのスペースを設けなければならず、表示パネルの周辺領域の寸法が大きくなり、商品デザインやサイズが制約されるという問題を有していた。また、表示パネルの周辺領域（額縁）の寸法が大きい場合には、表示パネルの製造時に、１枚のマザーガラスから切り出されるパネル基板の数が減少するため、製品コストの上昇を招くという問題も有していた。

そこで、本発明は、上述した問題点に鑑み、表示パネルの狭額縁化が可能なパネル構造を有する発光装置及びその製造方法を提供することを目的とする。

請求項１記載の発明に係る発光装置は、複数の表示画素が配列された表示領域と、前記表示画素の各々に接続された複数の信号線の端部が露出する周縁部と、を有する第１の基板と、前記信号線の端部に対応するように配列された複数の接続パッドと、前記信号線に前記表示画素を駆動させるための制御信号を供給する制御回路と、前記複数の接続パッドと前記制御回路とを個別に接続する複数の接続配線と、を有する第２の基板と、前記第１の基板と前記第２の基板とを接合するとともに、前記複数の信号線の端部と前記複数の接続パッドとを電気的に個別に接続する接合部材と、を備えることを特徴とする。

請求項２記載の発明では、請求項１記載の発光装置において、前記制御回路は、前記第２の基板における、前記第１の基板と接合される領域の内側に配置されていることを特徴とする。
請求項３記載の発明では、請求項１又は２記載の発光装置において、前記第１の基板と前記第２の基板との離間距離は、前記第２の基板における前記複数の接続パッド相互の離間距離よりも小さく設定されていることを特徴とする。
請求項４記載の発明では、請求項１乃至３のいずれかに記載の発光装置において、前記複数の信号線は、少なくとも、前記表示画素を選択状態に設定するための選択信号が印加される複数の走査ラインと、前記表示画素を表示状態で駆動するための表示データが供給される複数のデータラインと、を含むことを特徴とする。
請求項５記載の発明では、請求項１乃至４のいずれかに記載の発光装置において、前記第１の基板と接合される領域の外側に配列され、前記第２の基板の外部と電気的に接続するための複数の外部接続パッドと、前記複数の外部接続パッドと前記制御回路とを個別に接続する複数の外部接続配線と、が前記第２の基板に設けられていることを特徴とする。
請求項６記載の発明では、請求項１乃至３のいずれかに記載の発光装置において、
前記複数の信号線は、前記表示画素を選択状態に設定するための選択信号が印加される複数の走査ラインと、前記表示画素を表示状態で駆動するための表示データが供給される複数のデータラインと、前記表示画素に供給される電源電圧が印加される複数の電源電圧ラインと、を含み、
前記第２の基板は四辺形状であり、
前記第１の基板と接合される領域の外側の前記第２の基板の第一辺に配列され、前記第２の基板の外部と電気的に接続するための複数の外部接続パッドと、前記複数の外部接続パッドと前記制御回路とを個別に接続する複数の外部接続配線と、が前記第２の基板に設けられ、
前記走査ラインに対応する前記接続パッドは、前記第２の基板の第二辺に配列され、
前記データラインに対応する前記接続パッドは、前記第２の基板の第三辺に配列され、
前記電源電圧ラインに対応する前記接続パッドは、前記第２の基板の第四辺に配列されることを特徴とする。
請求項７記載の発明では、請求項１乃至６のいずれかに記載の発光装置において、前記制御回路は、前記第２の基板の表面に形成された平坦化膜に被覆され、前記接続パッドと前記接続配線が前記平坦化膜上に設けられていることを特徴とする。
請求項８記載の発明では、請求項１乃至７のいずれかに記載の発光装置において、前記接合部材は、異方導電性接着剤であることを特徴とする。
前記制御回路は、前記第２の基板における、前記第１の基板が接合される領域の外部に配置されていてもよい。
前記制御回路は、薄膜化された集積回路であることが好ましい。
前記表示画素は、アクティブマトリクス型の駆動方式に対応した画素駆動回路と、発光素子と、を有していてもよい。
前記発光素子は、有機エレクトロルミネッセンス素子であってもよい。

請求項９記載の発明に係る発光装置の製造方法は、表示領域に複数の表示画素が配列され、該表示領域の外周に前記表示画素の各々に接続された複数の信号線の端部が露出する第１の基板を形成する工程と、前記信号線の端部に対応するように配列された複数の接続パッドと、前記信号線に前記表示画素を駆動させるための制御信号を供給する制御回路とが、複数の接続配線により個別に接続された第２の基板を形成する工程と、単一の接合部材を用いて、前記第１の基板と前記第２の基板とを接合するとともに、前記複数の信号線の端部と前記複数の接続パッドとを電気的に個別に接続する工程と、を含むことを特徴とする。

請求項１０記載の発明では、請求項９記載の発光装置の製造方法において、前記第２の基板を形成する工程は、前記第２の基板における、前記第１の基板が接合される領域の内部に、前記制御回路を搭載することを特徴とする。
請求項１１記載の発明では、請求項９記載の発光装置の製造方法において、前記第２の基板を形成する工程は、前記第２の基板の表面に前記制御回路を搭載する工程と、前記制御回路を被覆するように前記第２の基板上に平坦化膜を形成する工程と、前記平坦化膜に前記制御回路の接続端子が露出する開口部を形成する工程と、該開口部を介して前記制御回路と前記平坦化膜上に形成された前記接続パッドとを接続する前記接続配線を形成する工程と、を含むことを特徴とする。
前記接合部材は、異方導電性接着剤であってもよい。
請求項１２記載の発明では、請求項９乃至１１のいずれかに記載の発光装置の製造方法において、前記第１の基板と前記第２の基板とを接合する際の、前記第１の基板と前記第２の基板の離間距離は、前記第２の基板における前記複数の接続パッド相互の離間距離よりも小さく設定されていることを特徴とする。

本発明に係る発光装置及びその製造方法によれば、表示パネルを狭額縁化することができるので、表示パネルの商品デザインやサイズの自由度を向上させることができるとともに、製品コストを低減することができる。

本発明に係る発光装置の第１の実施形態を示す概略構成図である。 本実施形態に係る発光装置に適用される画素アレイ基板の一例を示す概略平面図である。 本実施形態に係る発光装置に適用される対向基板の一例を示す概略平面図である。 本実施形態に係る表示パネルに２次元配列される表示画素の回路構成例を示す等価回路図である。 比較対象に係る発光装置の概略構成図である。 比較対象に係る発光装置に適用される画素アレイ基板の一例を示す概略平面図である。 第２の実施形態に係る発光装置に適用される対向基板の概略構成図である。 第３の実施形態に係る発光装置に適用される対向基板の概略構成図である。 第４の実施形態に係る発光装置を示す概略構成図である。 本実施形態に係る発光装置に適用される対向基板の一例を示す概略平面図である。 第５の実施形態に係る発光装置を示す概略構成図である。 本実施形態に係る発光装置に適用される対向基板の一例を示す概略平面図である。

以下、本発明に係る発光装置及びその製造方法について、実施形態を示して詳しく説明する。
＜第１の実施形態＞
（発光装置）
まず、本発明に係る発光装置に適用される表示パネル（有機ＥＬ表示パネル）及び表示画素について説明する。

図１は、本発明に係る発光装置の第１の実施形態を示す概略構成図である。図１（ａ）は、本実施形態に係る発光装置の概略側面図であり、図１（ｂ）は、本実施形態に係る発光装置の視野側から見た概略平面図であり、図１（ｃ）は、図１（ｂ）に示した平面図におけるＩＡ−ＩＡ線に沿った断面を示す概略断面図である。なお、本明細書においては図１中に示したローマ数字の「１」に対応する記号として便宜的に「Ｉ」を用いる。

また、図２は、本実施形態に係る発光装置に適用される画素アレイ基板の一例を示す概略平面図である。ここで、図２は、本実施形態に係る発光装置に適用される画素アレイ基板を、対向基板との接合面側から見た（すなわち、図１（ａ）に示したIIＢ−IIＢ線に沿って矢視した）概略平面図である。なお、本明細書においては図１中に示したローマ数字の「２」に対応する記号として便宜的に「II」を用いる。また、図２に示す平面図においては、説明の都合上、絶縁性基板上に配設される各配線層と表示領域、周縁部との関係のみを示し、各表示画素に設けられる発光素子（有機ＥＬ素子）、及び、該発光素子を発光駆動するための画素駆動回路（後述する図４参照）の表示を省略した。

また、図３は、本実施形態に係る発光装置に適用される対向基板の一例を示す概略平面図である。ここで、図３（ａ）は、本実施形態に係る発光装置に適用される対向基板を、画素アレイ基板との接合面側から見た（すなわち、図１（ａ）に示したIIIＣ−IIIＣ線に沿って矢視した）概略平面図であり、図３（ｂ）は、図３（ａ）に示した平面図におけるIIIＤ−IIIＤ線に沿った断面を示す概略断面図である。なお、本明細書においては図１中に示したローマ数字の「３」に対応する記号として便宜的に「III」を用いる。また、図２、図３（ａ）においては、画素アレイ基板及び対向基板を接合するための接着剤が設けられる領域を明瞭にするために、便宜的にハッチングを施して示した。

本実施形態に係る発光装置は、図１（ａ）〜（ｃ）に示すように、画素アレイ基板（第１の基板）１０と、対向基板（第２の基板）２０と、を有している。画素アレイ基板１０と対向基板２０とは、異方導電性接着剤（又は、異方性導電コネクタ付シール材；接合部材）等のシール材ＢＮＤを介して対向するように接合されることによって相互に電気的に接続されているとともに対向面同士が所定の間隔で離間している。ここで、図１（ｂ）に示すように、画素アレイ基板１０及び対向基板２０は、各々、矩形状の平面形状を有する平行平板であって、画素アレイ基板１０よりも対向基板２０の方が大きくなるように設定されている。特に、本実施形態においては、図１（ｂ）に示すように、画素アレイ基板１０及び対向基板２０の、図面左辺及び上下辺の３辺の端面の位置が整合し、対向基板２０の図面右辺の端面が、画素アレイ基板１０の図面右辺の端面の位置から突出しており、画素アレイ基板１０の各辺の周縁部において対向基板２０と接合されている。

画素アレイ基板１０は、図１（ｃ）、図２に示すように、ガラス等の絶縁性基板１１からなり、対向基板２０との接合面側（以下、便宜的に「一面側」と記す）に、表示領域１２が設けられている。また、表示領域１２の外周には、シール材ＢＮＤが設けられる周縁部が設定されている。表示領域１２には、例えば有機ＥＬ素子等の発光素子を備えた複数の表示画素ＰＩＸがマトリックス状に２次元配列され、各表示画素ＰＩＸの発光素子を発光駆動するための制御信号や表示データ、電源電圧等を供給するための信号線が、表示画素ＰＩＸの配列に対応して、表示領域１２の行方向及び列方向に配列されている。

具体的には、図２の上下方向（行方向）に、走査ラインＬｓ及び電源電圧ラインＬａが配設され、図面左右方向（列方向）に、データラインＬｄが配設されている。走査ラインＬｓ（或いは電源電圧ラインＬａ）と、データラインＬｄとの各交点には、有機ＥＬ素子等の発光素子を備えた表示画素ＰＩＸが設けられている。走査ラインＬｓには、後述するように、各行の表示画素ＰＩＸを選択状態に設定するための選択信号が印加される。また、電源電圧ラインＬａには、後述するように、各行の表示画素ＰＩＸの発光素子を発光動作させるための電源電圧（例えばアノード電圧）Ｖddが印加される。データラインＬｄには、後述するように、各列の表示画素ＰＩＸの発光素子を所望の輝度で発光動作させるための表示データ（例えば階調電圧）が印加される。なお、表示画素ＰＩＸの詳細、及び、表示画素ＰＩＸと各信号線の関係については、詳しく後述する。

一方、表示領域１２の外周に設定された周縁部には、上述した各信号線（走査ラインＬｓ及び電源電圧ラインＬａ、データラインＬｄ）の一端側の端部が露出され、シール材ＢＮＤと部分的に重なることによってシール材ＢＮＤを介して対向基板２０側と電気的に接続される。具体的には、図２に示すように、絶縁性基板１１の上方の周縁部には、各行の走査ラインＬｓの端部が延在して設けられている。また、絶縁性基板１１の下方の周縁部には、各行の電源電圧ラインＬａの端部が延在して設けられている。また、絶縁性基板１１の左方の周縁部には、各列のデータラインＬｄの端部が延在して設けられている。ここで、各走査ラインＬｓ相互及び各電源電圧ラインＬａ相互、各データラインＬｄ相互は、所定のピッチを有して配列されている。なお、各信号線の端部は、各信号線の幅より幅広な接続パッドが設けられているものであってもよい。この場合、接続パッドは、隣接する接続パッド同士が短絡しないように偶数行（或いは偶数列）、奇数行（或いは奇数列）で千鳥配列になっていることが好ましい。

また、画素アレイ基板１０の周縁部と対向基板２０との間に介在するシール材ＢＮＤは、基板相互を接着固定して封着するためのバインダー（接着溶剤）中に、各信号線（走査ラインＬｓ及び電源電圧ラインＬａ、データラインＬｄ）の端部と、後述する対向基板２０側の接続パッドとを電気的に接続するための導電フィラー（導電性粒子）が均一に分散された、市販の接着剤を適用することができる。ここで、シール材ＢＮＤは、絶縁性基板１１上に印刷可能なペーストタイプや塗布可能な液状タイプ、薄膜状のフィルムタイプ等の態様や、熱及び圧力によりバインダーを固化させるタイプや紫外線等を照射して固化させるタイプ等の固化方法から、製造プロセス等に応じて適切なものを選択することができる。具体的には、シール材ＢＮＤとして、ニッケルまたは金メッキされたニッケル等の微粒子、もしくは金メッキされたアクリル系またはポリスチレン系等樹脂等の微粒子が、エポキシ系または合成ゴム系樹脂等のバインダー中に分散された異方性導電性ペーストを用いることができる。例えば藤倉化成株式会社の「ドータイト」シリーズや株式会社スリーボンドの「ＴｈｒｅｅＢｏｎｄ３３７３」等を良好に適用することができる。

対向基板２０は、図３（ａ）、（ｂ）に示すように、ガラス等の絶縁性基板２１からなり、画素アレイ基板１０との接合面側（以下、便宜的に「一面側」と記す）に、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄと、引き回し配線（接続配線）２３ｓ、２３ａ、２３ｄと、引き回し配線（外部接続配線）２５と、外部回路接続パッド（外部接続パッド）２４と、薄膜化された集積回路（制御回路；以下、「フィルム化ＩＣ」と記す）２６と、が設けられている。薄膜化はウエハーの研磨や剥離等の技術を用いて行う。集積回路の厚みは凡そ５０μｍ以下で、接合された画素アレイ基板１０と対向基板２０との離間距離（基板間ギャップ）Ｇ以下であることが望ましい。

引き回し配線２３ｓ、２３ａ、２３ｄ、２５は、薄膜配線からなり、図３（ａ）、（ｂ）に示すように、当該薄膜配線で形成された一端側に画素アレイ接続パッド２２ｓ、２２ａ、２２ｄや外部回路接続パッド２４が接続され、他端側にフィルム化ＩＣ２６の複数のバンプ電極にそれぞれ接続され、当該薄膜配線で形成された複数の接続パッドが接続されている。画素アレイ接続パッド２２ｓ、２２ａ、２２ｄは、図３（ａ）に示すように、対向基板２０を構成する絶縁性基板２１において、上記の画素アレイ基板１０の絶縁性基板１１が接合される領域（以下「接合領域」と記す）の周縁部であって、画素アレイ基板１０との接合の際にシール材ＢＮＤが介在する領域に配列される。

ここで、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄは、それぞれ上記の画素アレイ基板１０の周縁部に一端側が延在して配列された走査ラインＬｓ、電源電圧ラインＬａ、データラインＬｄの各端部と、シール材ＢＮＤ中の導電フィラーを介して電気的に個別に接続されるように、所定のピッチを有し、かつ、相互に対応する位置に配列されている。また、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄとフィルム化ＩＣ２６とを接続する引き回し配線２３ｓ、２３ａ、２３ｄは、図３（ａ）に示すように、対向基板２０を構成する絶縁性基板２１における画素アレイ基板１０（絶縁性基板１１）の接合領域の内部に配設されている。

また、外部回路接続パッド２４は、図３（ａ）に示すように、対向基板２０を構成する絶縁性基板２１における画素アレイ基板１０（絶縁性基板１１）の接合領域以外の領域であって、上記の画素アレイ接続パッド２２ｓ、２２ａ、２２ｄが配列されていない周縁部に配列されている。ここで、外部回路接続パッド２４は、発光装置の外部に設けられる制御回路や電源回路等（いずれも図示を省略）と電気的に個別に接続されるように、所定のピッチを有して配列されている。外部回路接続パッド２４は、図示しない外部回路に接続されたフレキシブル配線基板の各配線に接続されている。

また、フィルム化ＩＣ２６は、図３（ａ）、（ｂ）に示すように、対向基板２０を構成する絶縁性基板２１における画素アレイ基板１０の接合領域の内部に配置されている。フィルム化ＩＣ２６は、例えば、上記の外部回路接続パッド２４及び引き回し配線２５を介して印加される制御信号や電源電圧等に基づいて、各種信号や駆動電圧等を生成し、引き回し配線２３ｓ、２３ａ、２３ｄ及び画素アレイ接続パッド２２ｓ、２２ａ、２２ｄ、シール材ＢＮＤを介して、画素アレイ基板１０に配設された走査ラインＬｓ及び電源電圧ラインＬａ、データラインＬｄに印加するドライバ回路の機能を有している。フィルム化ＩＣ２６は、絶縁性基板２１の下面に形成された所定の配線パターン上にフィルム化ＩＣの電極パッドが異方性導電性接着剤によって貼り付けられ、絶縁性基板２１と反対側の面に引き回し配線２３ｓ、２３ａ、２３ｄ、２５に接続される電極端子が設けられているか、もしくはフィルム化ＩＣ２６は紫外線硬化または熱硬化接着剤で絶縁性基板に貼り付けられ、フィルム化ＩＣ２６の電極パッドと画素アレイ接続パッド２２ｓ、２２ａ、２２ｄや外部化色接続パッド２４間との間をメタルマスクを用いた蒸着法によるパターニングやワイヤボンディング等によって接続してもよい。

そして、本実施形態に係る発光装置においては、接合された画素アレイ基板１０と対向基板２０との離間距離（基板間ギャップ）Ｇが、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄにおける隣接するパッド相互の離間距離（端子間スペース）Ｓよりも小さくなるように設定されている。

具体的には、画素アレイ基板１０と対向基板２０の基板間ギャップＧは、例えば５μｍ以下に設定され、一方、隣接する各画素アレイ接続パッド２２ｓ、２２ａ、２２ｄ相互の端子間スペースＳは、例えば５μｍより長く１２０μｍ以下に設定される。また、この場合、フィルム化ＩＣ２６は、５μｍ以下の厚みを有するように形成される。

これによれば、上記基板間ギャップＧよりも大きく、かつ、上記端子間スペースＳよりも小さい粒径を有する導電フィラーを含むシール材ＢＮＤを用いて、画素アレイ基板１０と対向基板２０を良好に接合することができる。すなわち、このような条件を満たす導電フィラーを含むシール材ＢＮＤによれば、各画素アレイ接続パッド２２ｓ、２２ａ、２２ｄ相互の短絡を防止しつつ、画素アレイ基板１０と対向基板２０間の電気的な接続と、所望の基板間ギャップＧを良好に実現することができる。また、このとき、対向基板２０に設けられるフィルム化ＩＣ２６の厚みを基板間ギャップＧより小さく（薄く）設定することにより、対向基板２０において、画素アレイ基板１０の接合領域の内部にフィルム化ＩＣ２６を良好に実装することができる。

（表示画素）
次に、本実施形態に係る発光装置に適用可能な表示画素の具体例について説明する。
図４は、本実施形態に係る表示パネルに２次元配列される表示画素の回路構成例を示す等価回路図である。図４（ａ）は、２個のトランジスタと１個のキャパシタからなる画素駆動回路を有する表示画素の回路構成例であり、図４（ｂ）は、３個のトランジスタと１個のキャパシタからなる画素駆動回路を有する表示画素の回路構成例である。

図４（ａ）、（ｂ）に示すように、表示画素ＰＩＸは、画素駆動回路ＤＣと有機ＥＬ素子（発光素子）ＯＥＬとを備えている。画素駆動回路ＤＣは、複数のトランジスタ（例えばアモルファスシリコン薄膜トランジスタＴＦＴ等）を備えた回路構成を有している。また、有機ＥＬ素子ＯＥＬは、画素駆動回路ＤＣにより制御される発光駆動電流がアノード端子に供給されることにより発光動作する。

（構成例１）
図４（ａ）に示す画素駆動回路ＤＣは、具体的には、トランジスタＴｒ１１、Ｔｒ１２と、キャパシタＣｓとを備えている。トランジスタＴｒ１１は、ゲート端子が表示領域１２の行方向（図２においては図面上下方向に相当する）に配設された走査ラインＬｓに接続され、また、ドレイン端子が表示領域１２の列方向（図２においては図面左右方向に相当する）に配設されたデータラインＬｄに接続され、また、ソース端子が接点Ｎ１１に接続されている。トランジスタＴｒ１２は、ゲート端子が接点Ｎ１１に接続され、ドレイン端子が行方向（図２においては図面上下方向に相当する）に配設された電源電圧ラインＬａに接続され、ソース端子が接点Ｎ１２に接続されている。キャパシタＣｓは、トランジスタＴｒ１２のゲート端子（接点Ｎ１１）及びソース端子（接点Ｎ１２）間に接続されている。

また、有機ＥＬ素子ＯＥＬは、アノード端子（アノード電極）が上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソード端子（カソード電極）が例えば所定の低電位電源（基準電圧Ｖss；例えば接地電位Ｖgnd）に直接又は間接的に接続されている。

走査ラインＬｓ及びデータラインＬｄは、図２に示したように、各々の一方の端部が絶縁性基板１１の周縁部にまで延在するように形成されている。そして、図１、図３に示したように、当該周縁部において、シール材ＢＮＤ、対向基板２０側に設けられた画素アレイ接続パッド２２ｓ、２２ｄ、及び、引き回し配線２３ｓ、２３ｄを介して、対向基板２０における画素アレイ基板１０の接合領域の内部に配置されたフィルム化ＩＣ２６に接続されている。

ここで、本構成例におけるフィルム化ＩＣ２６は、例えば走査ドライバの機能を有し、所定のタイミングで各行の走査ラインＬｓに対して選択信号（選択電圧）Ｖselを印加する。これにより、画素アレイ基板１０に配列された各行の表示画素ＰＩＸが、順次選択状態に設定される。また、フィルム化ＩＣ２６は、例えばデータドライバとしての機能も有し、所定のタイミングで各列のデータラインＬｄに対して表示データに応じた階調信号（階調電圧）Ｖdataを印加する。これにより、各行の表示画素ＰＩＸの選択状態に同期するタイミングで、表示データが書き込まれる。

また、電源電圧ラインＬａも、走査ラインＬｓやデータラインＬｄと同様に、図２に示したように、一方の端部が絶縁性基板１１の周縁部にまで延在するように形成されている。そして、図１、図３に示したように、電源電圧ラインＬａは、当該周縁部において、シール材ＢＮＤ、対向基板２０側に設けられた画素アレイ接続パッド２２ａ、及び、引き回し配線２３ａを介して、上記フィルム化ＩＣ２６に接続されているか、又は、フィルム化ＩＣ２６を介さずに、シール材ＢＮＤ、画素アレイ接続パッド２２ａ、画素アレイ接続パッド２２ａと一部の外部回路接続パッド２４との間を直接接続する引き回し配線を介して当該一部の外部回路接続パッド２４に接続されている。電源電圧ラインＬａが接続された外部回路接続パッド２４は、例えば所定の高電位電源に直接又は間接的に接続されている。

ここで、電源電圧ラインＬａには、各表示画素ＰＩＸに設けられる有機ＥＬ素子ＯＥＬのアノード端子（アノード電極）に、上記の表示データに応じた発光駆動電流を流すための所定の電圧が印加される。この電圧は、有機ＥＬ素子ＯＥＬのカソード端子（カソード電極に印加される基準電圧Ｖss（例えば接地電位Ｖgnd）より電位の高い、一定の高電圧（電源電圧Ｖdd）に設定されている。

（表示画素の駆動制御）
そして、図４（ａ）に示したような回路構成を有する表示画素ＰＩＸにおける駆動制御動作は、まず、所定の選択期間において、対向基板２０側に設けられたフィルム化ＩＣ２６の走査ドライバ機能を用い、一部の外部回路接続パッド２４からフィルム化ＩＣ２６に供給されるクロック信号、スタート信号等の制御信号によってフィルム化ＩＣ２６が、引き回し配線２３ｓ、画素アレイ接続パッド２２ｓ及びシール材ＢＮＤを介して、走査ラインＬｓに対して、選択レベル（オンレベル；例えばハイレベル）の選択電圧Ｖselを印加する。これにより、トランジスタＴｒ１１がオン動作して表示画素ＰＩＸが選択状態に設定される。

このタイミングに同期して、対向基板２０側に設けられたフィルム化ＩＣ２６のデータドライバ機能を用い、一部の外部回路接続パッド２４からフィルム化ＩＣ２６に供給されるデジタル階調の表示データ、クロック信号等の制御信号によってフィルム化ＩＣ２６が、引き回し配線２３ｄ、画素アレイ接続パッド２２ｄ及びシール材ＢＮＤを介して、データラインＬｄに対して、表示データに応じた電圧値を有する階調電圧Ｖdataを印加する。これにより、トランジスタＴｒ１１を介して、階調電圧Ｖdataに応じた電位が接点Ｎ１１（すなわち、トランジスタＴｒ１２のゲート端子）に印加されるので、トランジスタＴｒ１２がその電位に応じた導通状態でオン動作する。

したがって、高電位側の電源電圧Ｖddが印加される電源電圧ラインＬａからトランジスタＴｒ１２及び有機ＥＬ素子ＯＥＬを介して、低電位側の基準電圧Ｖss（接地電位Ｖgnd）に、表示データの階調に応じた電流値の発光駆動電流が流れるので、有機ＥＬ素子ＯＥＬが階調電圧Ｖdata（すなわち表示データ）に応じた輝度階調で発光動作する。このとき、接点Ｎ１１に印加された階調電圧Ｖdataに基づいて、トランジスタＴｒ１２のゲート−ソース間のキャパシタＣｓに電荷が蓄積（充電）される。ここで、表示画素ＰＩＸの有機ＥＬ素子ＯＥＬから放出された光は、画素アレイ基板１０を構成する絶縁性基板１１を介して視野側（図１（ａ）の図面下方側）に出射される。すなわち、本実施形態に係る発光装置は、ボトムエミッション型の発光構造を有している。

次いで、上記選択期間終了後の非選択期間において、フィルム化ＩＣ２６から走査ラインＬｓに対して、非選択レベル（オフレベル；例えばローレベル）の選択電圧Ｖselを印加することにより、トランジスタＴｒ１１がオフ動作して表示画素ＰＩＸが非選択状態に設定される。これにより、データラインＬｄと画素駆動回路ＤＣとが電気的に遮断される。このとき、上記キャパシタＣｓに蓄積された電荷が保持されることにより、トランジスタＴｒ１２のゲート端子に階調電圧Ｖdataに相当する電圧（すなわち、ゲート−ソース間の電位差）が維持された状態となる。

したがって、上記選択状態における発光動作と同様に、電源電圧ラインＬａ（電源電圧Ｖdd）からトランジスタＴｒ１２を介して、有機ＥＬ素子ＯＥＬに発光駆動電流が流れて、所定の期間同じ輝度で発光し続ける。この発光動作状態は、次の階調電圧Ｖdataが印加される（書き込まれる）まで、例えば、１フレーム期間継続するように制御される。そして、このような駆動制御動作を、画素アレイ基板１０に２次元配列された全ての表示画素ＰＩＸについて、例えば各行ごとに順次実行することにより、所望の画像情報を表示する画像表示動作を実行することができる。

なお、図４（ａ）に示した表示画素ＰＩＸにおいては、フィルム化ＩＣ２６により、表示データに応じて各表示画素ＰＩＸに書き込む階調電圧Ｖdataの電圧値を調整（指定）し、画素駆動回路ＤＣにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電圧指定型の階調制御方式の回路構成を示した。本発明は、これに限定されるものではなく、フィルム化ＩＣ２６により、表示データに応じて各表示画素ＰＩＸに書き込む電流値を調整（指定）し、画素駆動回路ＤＣにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電流指定型の階調制御方式の回路構成を有するものであってもよい。以下の構成例２では、電流指定型の階調制御方式に対応した画素駆動回路ＤＣを有する表示画素ＰＩＸについて説明する。

（構成例２）
図４（ｂ）に示す画素駆動回路ＤＣは、具体的には、トランジスタＴｒ２１、Ｔｒ２２、Ｔｒ２３と、キャパシタＣｓとを備えている。トランジスタＴｒ２１は、ゲート端子が走査ラインＬｓに接続され、また、ドレイン端子が電源電圧ラインＬａに接続され、また、ソース端子が接点Ｎ２１に接続されている。トランジスタＴｒ２２は、ゲート端子が走査ラインＬｓに接続され、ソース端子がデータラインＬｄに接続され、ドレイン端子が接点Ｎ２２に接続されている。トランジスタＴｒ２３は、ゲート端子が接点Ｎ２１に接続され、ドレイン端子が電源電圧ラインＬａに接続され、ソース端子が接点Ｎ２２に接続されている。キャパシタＣｓは、トランジスタＴｒ２３のゲート端子（接点Ｎ２１）及びソース端子（接点Ｎ２２）間に接続されている。

また、有機ＥＬ素子ＯＥＬは、アノード端子（アノード電極）が上記画素駆動回路ＤＣの接点Ｎ２２に接続され、カソード端子（カソード電極）が所定の低電位の基準電圧Ｖss（例えば接地電位Ｖgnd）に直接又は間接的に接続されている。

走査ラインＬｓ及びデータラインＬｄ、電源電圧ラインＬａは、上述した構成例１と同様に、各々の一方の端部が絶縁性基板１１の周縁部にまで延在するように形成され、当該周縁部において、シール材ＢＮＤを介して、それぞれ、対向基板２０側に設けられた画素アレイ接続パッド２２ｓ及び引き回し配線２３ｓ、画素アレイ接続パッド２２ｄ及び引き回し配線２３ｄ、画素アレイ接続パッド２２ａ及び引き回し配線２３ａに接続されている。

そして、フィルム化ＩＣ２６により、所定のタイミングで、走査ラインＬｓに対して選択電圧Ｖselが印加され、また、データラインＬｄに対しては表示データに応じた階調信号（階調電圧Ｖdata又は階調電流Ｉdata）が供給される。一方、電源電圧ラインＬａは、対向基板２０側に設けられたフィルム化ＩＣ２６を経由して、又は、直接外部回路接続パッド２４に接続されている。電源電圧ラインＬａには、後述するように、表示画素ＰＩＸの動作状態に応じて所定のローレベル又はハイレベルの電源電圧Ｖscが印加される。

なお、有機ＥＬ素子ＯＥＬのカソード端子（カソード電極）に印加される基準電圧Ｖssは定電圧（例えば接地電位Ｖgnd）であって、電源電圧ラインＬａに印加される電源電圧Ｖscは、基準電圧Ｖssに基づいて設定される。すなわち、表示データに応じた階調電圧Ｖdata又は階調電流Ｉdataが表示画素ＰＩＸ（画素駆動回路ＤＣ）に供給される書込動作期間において、ローレベルに設定される電源電圧Ｖscは基準電圧Ｖss以下に設定され、かつ、有機ＥＬ素子（発光素子）ＯＥＬに発光駆動電流が供給されて表示データに応じた輝度階調で発光動作する発光動作期間において、ハイレベルに設定される電源電圧Ｖscは基準電圧Ｖssより十分高電位に設定されている。

（表示画素の駆動制御）
そして、図４（ｂ）に示したような回路構成を有する表示画素ＰＩＸにおける駆動制御動作は、所定の１処理サイクル期間内に、表示データに応じた電圧成分を保持させる書込動作（書込動作期間）と、有機ＥＬ素子ＯＥＬを表示データに応じた輝度階調で発光動作させる発光動作（発光動作期間）と、を実行するように設定されている。

まず、表示画素ＰＩＸへの書込動作（書込動作期間）においては、フィルム化ＩＣ２６の走査ドライバ機能を用い、一部の外部回路接続パッド２４からフィルム化ＩＣ２６に供給されるクロック信号、スタート信号等の制御信号によってフィルム化ＩＣ２６が、引き回し配線２３ｓ、画素アレイ接続パッド２２ｓ及びシール材ＢＮＤを介して、走査ラインＬｓに対して、選択レベル（オンレベル；例えばハイレベル）の選択電圧Ｖselを印加する。また、この書込動作（書込動作期間）においては、例えばフィルム化ＩＣ２６の電源ドライバ機能を用い、一部の外部回路接続パッド２４からフィルム化ＩＣ２６に供給されるクロック信号等の制御信号によってフィルム化ＩＣ２６が、引き回し配線２３ａ、画素アレイ接続パッド２２ａ及びシール材ＢＮＤを介して、電源電圧ラインＬａに対して、ローレベルの電源電圧Ｖscを印加するか、あるいは、発光装置外部の電源回路（図示を省略）が、一部の外部回路接続パッド２４、一部の外部回路接続パッド２４と画素アレイ接続パッド２２ａとの間を直接接続する引き回し配線、画素アレイ接続パッド２２ａ及びシール材ＢＮＤを介して、電源電圧ラインＬａにローレベルの電源電圧Ｖscを印加する。そして、このタイミングに同期して、フィルム化ＩＣ２６のデータドライバ機能を用い、一部の外部回路接続パッド２４からフィルム化ＩＣ２６に供給されるデジタル階調の表示データ、クロック信号等の制御信号によってフィルム化ＩＣ２６が、引き回し配線２３ｄ、画素アレイ接続パッド２２ｄ及びシール材ＢＮＤを介して、データラインＬｄに対して、階調電圧Ｖdata又は階調電流Ｉdataを供給し、表示データに応じた電流値の電流を流す。

これにより、表示画素ＰＩＸが選択状態に設定され、トランジスタＴｒ２１及びＴｒ２２がオン動作して、ローレベルの電源電圧ＶscがトランジスタＴｒ２３のゲート端子（接点Ｎ２１）に印加されるとともに、トランジスタＴｒ２３のソース端子（接点Ｎ２２）がデータラインＬｄに電気的に接続される。

ここで、データラインＬｄに供給される階調電圧Ｖdata又は階調電流Ｉdataは、各表示画素ＰＩＸに書き込まれる表示データに含まれる輝度階調値に応じて、ローレベルの電源電圧Ｖscに対して相対的に負電位なので、電源電圧ラインＬａから表示画素ＰＩＸを経由してデータラインＬｄに向けて階調電圧Ｖdata又は階調電流Ｉdataに対応した書込電流Ｉａが引き抜かれるように流れる。これにより、ローレベルの電源電圧Ｖscよりもさらに低電位の電圧レベルがトランジスタＴｒ２３のソース端子（接点Ｎ２２）に印加される。

したがって、接点Ｎ２１及びＮ２２間（すなわち、トランジスタＴｒ２３のゲート−ソース間）に電位差が生じることによりトランジスタＴｒ２３がオン動作して、電源電圧ラインＬａからトランジスタＴｒ２３、接点Ｎ２２、トランジスタＴｒ２２、データラインＬｄを介してフィルム化ＩＣ２６方向に、階調電圧Ｖdata又は階調電流Ｉdataに対応した書込電流Ｉａが流れる。

このとき、キャパシタＣｓには、接点Ｎ２１及びＮ２２間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される。また、電源電圧ラインＬａには、基準電圧Ｖss（接地電位Ｖgnd）以下の電圧レベルを有する電源電圧Ｖscが印加され、さらに、書込電流Ｉａが表示画素ＰＩＸからデータラインＬｄ方向に流れるように制御されている。これにより、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ２２）に印加される電位はカソード端子の電位（基準電圧Ｖss）よりも低くなるため、有機ＥＬ素子ＯＥＬには電流が流れず発光動作は行われない（非発光動作）。

次いで、書込動作終了後の発光動作（発光動作期間）においては、フィルム化ＩＣ２６の走査ドライバ機能を用い、フィルム化ＩＣ２６が、引き回し配線２３ｓ、画素アレイ接続パッド２２ｓ及びシール材ＢＮＤを介して、走査ラインＬｓに対して、非選択レベル（ローレベル）の選択電圧Ｖselを印加する。そして、このタイミングに同期して、又は、所定のタイミングで、例えばフィルム化ＩＣ２６の電源ドライバ機能、あるいは、発光装置外部の電源回路（図示を省略）を用い、一部の外部回路接続パッド２４からフィルム化ＩＣ２６に供給されるクロック信号等の制御信号によってフィルム化ＩＣ２６が、引き回し配線２３ａ、画素アレイ接続パッド２２ａ及びシール材ＢＮＤを介して、電源電圧ラインＬａに対して、ハイレベルの電源電圧Ｖscを印加する。

これにより、トランジスタＴｒ２１、Ｔｒ２２がオフ動作して、トランジスタＴｒ２３のゲート端子（接点Ｎ２１）への電源電圧Ｖscの印加が遮断されるとともに、トランジスタＴｒ２３のソース端子（接点Ｎ２２）への階調電圧Ｖdata又は階調電流Ｉdataの引き込み動作に起因する電圧レベルの印加が遮断される。このとき、キャパシタＣｓには、上述した書込動作において蓄積された電荷が保持されるので、トランジスタＴｒ２３はオン状態を維持する。また、電源電圧ラインＬａには、基準電圧Ｖss（接地電位Ｖgnd）よりも高電位の電源電圧Ｖscが印加されるので、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ２２）に印加される電位はカソード端子の電位（接地電位）よりも高くなる。

したがって、電源電圧ラインＬａからトランジスタＴｒ２３、接点Ｎ２２を介して、有機ＥＬ素子ＯＥＬに順バイアス方向に発光駆動電流Ｉｂが流れるので、有機ＥＬ素子ＯＥＬが発光動作する。このとき、キャパシタＣｓにより保持される電圧成分は、トランジスタＴｒ２３において階調電圧Ｖdata又は階調電流Ｉdataに対応する書込電流Ｉａを流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流Ｉｂは、上記書込電流Ｉａと略同等の電流値（Ｉｂ≒Ｉａ）を有している。これにより、有機ＥＬ素子ＯＥＬは、表示データに応じた輝度階調で発光する。ここで、表示画素ＰＩＸの有機ＥＬ素子ＯＥＬから放出された光は、画素アレイ基板１０を構成する絶縁性基板１１を介して視野側（図１（ａ）の図面下方側）に出射される。

なお、上述した各構成例においては、画素駆動回路ＤＣとして２個又は３個のトランジスタを備えた回路構成を示したが、本発明はこの実施形態に限定されるものではなく、２個以上のトランジスタを備えた他の回路構成を有するものであってもよい。また、画素駆動回路ＤＣにより発光駆動される発光素子として有機ＥＬ素子ＯＥＬを適用した場合を示したが、本発明はこれに限定されるものではなく、電流制御型の発光素子であれば、例えば、発光ダイオード等の他の発光素子であってもよい。

（製造方法）
次に、上述した発光装置の製造方法について説明する。ここでは、上述したような画素駆動回路ＤＣ及び有機ＥＬ素子ＯＥＬからなる表示画素ＰＩＸを有する発光装置について説明する。なお、以下の説明では適宜図１〜図３を参照する。

上述した発光装置の製造方法は、まず、画素アレイ基板１０と対向基板２０を個別に製造する。画素アレイ基板１０の製造方法は、図２に示すように、例えばガラスや石英、透明な樹脂等からなる絶縁性基板１１の一面側（対向基板２０との接合面側）に、上述した画素駆動回路ＤＣを構成するトランジスタやキャパシタ、各種配線層及び層間絶縁膜、並びに、有機ＥＬ素子ＯＥＬを備えた複数の表示画素ＰＩＸを２次元配列して、表示領域１２に画素アレイを形成する。

ここで、少なくとも画素アレイが形成された絶縁性基板１１上には、例えば無機の絶縁膜が被覆形成されて、画素アレイ基板１０の表示領域１２の表面が保護されている。また、画素駆動回路ＤＣや有機ＥＬ素子ＯＥＬに選択信号Ｖselや階調信号Ｖdata、Ｉdata、電源電圧Ｖdd、Ｖscを印加する各信号線（走査ラインＬｓ及び電源電圧ラインＬａ、データラインＬｄ）の端部は、図２に示したように、絶縁性基板１１の周縁部の各辺に沿って所定のピッチを有して配列され、かつ、その上面が露出するように形成される。なお、この画素アレイ基板１０を構成する画素アレイは、マザーガラスの一面側に、複数箇所規則的に形成され、その後、各画素アレイを含む基板サイズごとに切り離すことにより、複数枚の画素アレイ基板１０が切り出される。

一方、対向基板２０の製造方法は、図３に示すように、例えばガラスや石英、透明な樹脂等からなる絶縁性基板２１の一面側（画素アレイ基板１０との接合面側）にアルミニウム等の導電性膜を被膜後、フォトリソグラフィによりパターニングして、上述した画素アレイ基板１０の周縁部に配列された各信号線に対応するように、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄを形成するとともに、絶縁性基板２１における画素アレイ基板１０（絶縁性基板１１）の接合領域以外の領域に外部回路接続パッド２４を形成する。ここで、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄの各ピッチは、それぞれ画素アレイ基板１０の接合領域の周縁部に沿って、画素アレイ基板１０側に形成される走査ラインＬｓ、電源電圧ラインＬａ、データラインＬｄの各ピッチに対応するように配列される。また、外部回路接続パッド２４は、絶縁性基板２１における画素アレイ基板１０の接合領域以外の周縁部（図２では右辺の周縁部）に沿って、外部回路との接続に適した所定のピッチで配列される。なお、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄ及び外部回路接続パッド２４は、例えば、絶縁性基板２１上にスパッタリング法や蒸着法を用いて成膜された導電膜をパターニングすることにより一括して形成されるか、もしくはワイヤボンディングにて形成される。

次いで、図示しないスタンプ等の吸着ツールでフィルム化ＩＣ２６を吸着してからフィルム化ＩＣ２６とともに吸着ツールを移動して、絶縁性基板２１の一面側であって、画素アレイ基板１０の接合領域内の所定の位置に、フィルム化ＩＣ２６を接合して搭載する。ここで、当該所定の位置には、紫外線硬化樹脂が塗布されており、フィルム化ＩＣ２６を載置後、絶縁性基板２１を介して紫外線硬化樹脂に紫外線を照射して硬化させることによってフィルム化ＩＣ２６を固定させる。

次いで、上記画素アレイ接続パッド２２ｓ、２２ａ、２２ｄ、及び、外部回路接続パッド２４が形成され、フィルム化ＩＣ２６が搭載された絶縁性基板２１の一面側に、例えばスパッタリング法や蒸着法を用いて導電膜を成膜する。次いで、この導電膜をパターニングすることにより、図３（ａ）、（ｂ）に示したように、フィルム化ＩＣ２６の接続端子（図示を省略）と画素アレイ接続パッド２２ｓ、２２ａ、２２ｄ、又は、外部回路接続パッド２４を個別に接続する複数の引き回し配線２３ｓ、２３ａ、２３ｄ、２５を形成する。なお、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄ、及び、外部回路接続パッド２４と引き回し配線２３ｓ、２３ａ、２３ｄ、２５は、異なる製造工程で形成するものに限らない。すなわち、絶縁性基板２１上に、まず、フィルム化ＩＣ２６のみを搭載した状態で、絶縁性基板２１上にスパッタリング法や蒸着法を用いて導電膜を成膜し、これをパターニングすることにより、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄ、及び、外部回路接続パッド２４と引き回し配線２３ｓ、２３ａ、２３ｄ、２５を一括して、一体的に形成するものであってもよい。この対向基板２０に設けられる画素アレイ接続パッド２２ｓ、２２ａ、２２ｄ、外部回路接続パッド２４、引き回し配線２３ｓ、２３ａ、２３ｄ、２５、及び、フィルム化ＩＣ２６は、マザーガラスの一面側に、複数箇所規則的に形成又は搭載される。

次いで、画素アレイ基板１０と対向基板２０を、シール材ＢＮＤを介して接合し、表示領域１２に形成された画素アレイ（表示画素ＰＩＸ）を封止する。具体的には、画素アレイ基板１０側の絶縁性基板１１の周縁部に、例えばペースト状のシール材ＢＮＤを印刷し、該周縁部に配列された各信号線（走査ラインＬｓ及び電源電圧ラインＬａ、データラインＬｄ）の端部と、対向基板２０側の絶縁性基板２１に設けられた画素アレイ接続パッド２２ｓ、２２ａ、２２ｄの位置が整合するように、絶縁性基板１１、２１を相互に対向させて接合する。

次いで、シール材ＢＮＤに例えば熱及び圧力を印加することにより、シール材ＢＮＤのバインダーを押し広げて、導電フィラーを画素アレイ基板１０側の各信号線（走査ラインＬｓ、電源電圧ラインＬａ、データラインＬｄ）の端部と対向基板２０側の画素アレイ接続パッド２２ｓ、２２ａ、２２ｄの双方に接触させるとともに、バインダーを固化させて画素アレイ基板１０と対向基板２０を封着する。これにより、図１（ｃ）に示したように、表示領域１２の画素アレイが、画素アレイ基板１０と対向基板２０との間に封止されるとともに、画素アレイ基板１０と対向基板２０がシール材ＢＮＤを介して電気的に接続される。

その後、複数の絶縁性基板１１を構成するマザーガラスを個々の絶縁性基板１１毎に切断し、複数の絶縁性基板２１を構成するマザーガラスを個々の絶縁性基板１１毎に切断して、複数枚の発光パネルが得られる。そして、マザーガラスから切り出された画素アレイ基板１０及び対向基板２０について、例えばプローバ等の検査装置を用いて、所定の検査を行う。具体的には、絶縁性基板２１上の複数の外部回路接続パッド２４にプローブ針を接触させて所定の信号や電圧を印加することによりフィルム化ＩＣ２６から適宜信号を各表示画素ＰＩＸに出力してフィルム化ＩＣ２６や表示画素ＰＩＸの動作特性や制御機能等の検査が行われる。

（作用効果の検証）
次に、本実施形態に係る発光装置及びその製造方法に特有の作用効果について詳しく説明する。
図５は、本実施形態に係る発光装置の作用効果を検証するために、従来技術に係る発光装置を本実施形態に対応させて模式的に示した概略構成図である（以下、図５に示す発光装置を「比較対象」と記す）。図５（ａ）は、比較対象に係る発光装置の視野側から見た概略平面図であり、図５（ｂ）は、比較対象に係る発光装置の概略側面図である。

また、図６は、比較対象に係る発光装置に適用される画素アレイ基板の一例を示す概略平面図である。ここで、図６は、比較対象に係る発光装置に適用される画素アレイ基板を、封止基板との接合面側から見た（すなわち、図５（ｂ）に示したVIＥ−VIＥ線に沿って矢視した）概略平面図である。なお、本明細書においては図５中に示したローマ数字の「６」に対応する記号として便宜的に「VI」を用いる。また、図６に示す平面図においては、説明の都合上、絶縁性基板上に配設される各配線層と表示領域、周縁部との関係のみを示し、各表示画素に設けられる発光素子（有機ＥＬ素子）や画素駆動回路（上述した図４参照）の表示を省略した。また、図６においては、画素アレイ基板及び封止基板を接合するための接着剤が設けられる領域を明瞭にするために、便宜的にハッチングを施して示した。

図５（ａ）、（ｂ）、図６に示すように、比較対象に係る発光装置は、画素アレイ基板１１０と、封止基板１２０と、を有している。画素アレイ基板１１０と封止基板１２０とは、絶縁性の接着剤１３０を介して対向するように接合されている。画素アレイ基板１１０は、図６に示すように、絶縁性基板１１１の一面側（封止基板１２０との接合面側）に、複数の表示画素ＰＩＸが２次元配列された表示領域１１２が設定されている。表示領域１１２には、２次元配列された複数の表示画素に対応して、走査ラインＬｓ及び電源電圧ラインＬａが図面上下方向（行方向）に配設され、また、データラインＬｄが図面左右方向（列方向）に配設されている。

一方、表示領域１１２の外周の周辺領域には、複数のライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄと、複数の引き回し配線１２３ｓ、１２３ａ、１２３ｄ、１２５と、複数の外部回路接続パッド１２４と、ドライバ回路１２６と、が設けられている。ライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄは、表示領域１１２の外周に規則的に配列され、各々、走査ラインＬｓ、電源電圧ラインＬａ、データラインＬｄの一端側の端部に接続されている。引き回し配線１２３ｓ、１２３ａ、１２３ｄは、ライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄのさらに外周側に配設され、各ライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄとドライバ回路１２６を接続する。

外部回路接続パッド１２４は、絶縁性基板１１１の表示領域１１２外であって、例えば絶縁性基板１１１の右辺の端部に配列されている。引き回し配線１２５は、外部回路接続パッド１２４とドライバ回路１２６を接続する。また、ドライバ回路１２６は、例えばＩＣチップの形態を有し、絶縁性基板１１１の表示領域１１２外に配置されている。

封止基板１２０は、ガラス等の絶縁性の平行平板であって、少なくとも画素アレイ基板１１０の表示領域１１２に対向するように接合される。図５、図６においては、封止基板１２０は、例えばライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄが配列された領域の外周において、絶縁性の接着剤１３０を介して画素アレイ基板１１０に接合されている。すなわち、画素アレイ基板１１０の表示領域１１２及びその外周のライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄが配列された領域を含む領域が、封止基板１２０により封止されている。

このように、比較対象に係る（従来技術における）発光装置においては、画素アレイ基板１１０の表示領域１１２の外周に、走査ラインＬｓ及び電源電圧ラインＬａ、データラインＬｄの各々に接続されたライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄが配列され、さらにその外周領域に配設された引き回し配線１２３ｓ、１２３ａ、１２３ｄにより、ライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄとドライバ回路１２６が接続されている。つまり、画素アレイ基板１１０の表示領域１１２に、走査ラインＬｓ、電源電圧ラインＬａ、データラインＬｄが配置されているので、画素アレイ基板１１０に引き回し配線１２３ｓ、１２３ａ、１２３ｄを配置させるには、表示領域１１２の外周に配置させなければならなかった。

そのため、画素アレイ基板１１０の表示領域１１２の周辺領域に引き回し配線１２３ｓ、１２３ａ、１２３ｄを配設するための領域（スペース）を設けなければならず、表示パネルの額縁部分の寸法が大きくなり、商品デザインやサイズが制約されるという問題を有していた。また、表示領域１１２の周辺領域が大きくなることにより、画素アレイ基板１１０の外形サイズが大きくなるため、表示パネルの製造時に、１枚のマザーガラスから切り出される画素アレイ基板１１０の数が減少することになり、製品コストの上昇を招くという問題も有していた。さらに、表示領域１１２の周辺領域を極力狭くするために、引き回し配線１２３ｓ、１２３ａ、１２３ｄの配線幅を短くして配線ピッチの微細化を行うことが考えられるが、この場合には、配線抵抗の増加に伴う電圧降下や配線長の不均一に伴う電圧ばらつきが顕著になり、表示特性の劣化や、製造プロセスの増加や複雑化、製造歩留まりの悪化を招くという問題も有していた。

これに対して、本実施形態に係る発光装置及びその製造方法においては、画素アレイ基板１０にシール材ＢＮＤを介して接合される対向基板２０に、引き回し配線２３ｓ、２３ａ、２３ｄ、２５や、ドライバ回路であるフィルム化ＩＣ２６を設けた構成を有しているので、平面視して対向基板２０の引き回し配線２３ｓ、２３ａ、２３ｄ、２５の少なくともいずれかが、画素アレイ基板１０の表示領域１２の走査ラインＬｓ、電源電圧ラインＬａ、データラインＬｄの少なくともいずれかと重なっていてもよいので、画素アレイ基板１０の表示領域１２の外周に引き回し配線を配設するための領域を設ける必要がない。すなわち、画素アレイ基板１０及び対向基板２０のサイズを極力小型化することができる。

したがって、本実施形態に係る発光装置及びその製造方法によれば、表示パネルの額縁部分の寸法を極力小さくすることができるので、商品デザインやサイズが制約されることなく自由度を向上させることができる。このため、比較対象に係る発光装置に比べ配線間ピッチを拡張できるので配線幅を広げて配線抵抗を低くすることが可能となる。したがって、周辺領域において引き回し配線を多層化したり、配線間ピッチを狭くしたりする必要がないので、製造プロセスを簡素化して製造歩留まりを改善することができる。特に、図４（ａ）、（ｂ）に示したように、各表示画素ＰＩＸに画素駆動回路ＤＣを設け、アクティブマトリクス型の駆動方式で画像表示を行う場合には、表示領域１２に配設される信号線の種類や数が増加する。しかしながら、本実施形態においては、引き回し配線２３ｓ、２３ａ、２３ｄを対向基板２０側に配設することにより、配線パターンや配線間ピッチ、配線構造等に対する制約を大幅に緩和することができるので、製造プロセスの簡素化や製造歩留まりの改善に極めて有効である。また、画素アレイ基板１０の外形サイズ、ひいては対向基板２０の外形サイズを小さくすることができるので、表示パネルの製造時に、１枚のマザーガラスから切り出される画素アレイ基板１０の数を増やすことができ、製品コストの削減を図ることができる。

加えて、本実施形態に係る発光装置及びその製造方法においては、引き回し配線及びドライバ回路となるフィルム化ＩＣを、対向基板２０における画素アレイ基板１０の接合領域の内部に設けることにより、配線経路（配線パターン）の自由度を向上させることができるとともに、比較対象に係る発光装置に示した場合に比較して、配線長を実質的に短く、かつ、略均一化することができる。これにより、配線抵抗を低減して電圧降下を抑制することができるとともに、電圧のばらつきを抑制することができ、表示特性を改善することができる。特に、表示画素に設ける発光素子として有機ＥＬ素子を適用した場合、発光動作させるためには電流（発光駆動電流）が必要となる。そのため、本実施形態に示したように、電力配線である電源電圧ラインＬａを低抵抗化することが、表示特性の向上や発光装置の省電力化に極めて有効である。

また、本実施形態に係る発光装置及びその製造方法においては、画素アレイ基板１０の表示領域１２に配設される信号線相互の離間距離や、対向基板２０に配列される各画素アレイ接続パッド２２ｓ、２２ａ、２２ｄ相互の離間距離（端子間スペース）Ｓを、画素アレイ基板１０と対向基板２０を接合した際の離間距離（基板間ギャップ）Ｇに基づいて設定している。

したがって、画素アレイ基板１０及び対向基板２０に対してプローブ検査を実施する際に、隣接する信号線間や接続パッド間の離間距離を比較的広く設定することができるので、高精度の接触精度や位置決め精度を有するプローバ（検査装置）を用いる必要がなく、簡易かつ安価な検査装置により、プローブ針と信号線又は接続パッドとを良好に接触させることができ、検査ミス等の発生を抑制することができる。

＜第２の実施形態＞
次に、本発明に係る発光装置の第２の実施形態について説明する。なお、本実施形態において、上述した第１の実施形態と同等の構成については、図１〜図４を適宜参照して、その説明を簡略化又は省略する。
図７は、第２の実施形態に係る発光装置に適用される対向基板の概略構成図である。ここで、図７は、図３（ａ）に示した平面図におけるIIIＤ−IIIＤ線に沿った断面を示す。

上述した第１の実施形態においては、図３（ｂ）に示したように、対向基板２０の絶縁性基板２１の一面側に、薄膜化されたドライバ回路であるフィルム化ＩＣ２６を搭載した構成を示した。本実施形態においては、図７に示すように、既存かつ市販されているＩＣチップの形態を有する集積回路（以下、便宜的に「汎用ＩＣ」と記す）２７が、絶縁性基板２１の一面側に搭載されている。また、絶縁性基板２１の一面側には、当該汎用ＩＣ２７の厚みよりも厚い平坦化膜２８が設けられ、この平坦化膜２８により汎用ＩＣ２７は完全に被覆されている。そして、この平坦化膜２８の上面に、図３に示したような画素アレイ接続パッド２２ｓ、２２ａ、２２ｄや外部回路接続パッド２４、引き回し配線２３ｓ、２３ａ、２３ｄ、２５が設けられている。引き回し配線２３ｓ、２３ａ、２３ｄは、対向基板２０における画素アレイ基板１０の接合領域の周縁部に沿って規則的に配列された各画素アレイ接続パッド２２ｓ、２２ａ、２２ｄと、汎用ＩＣ２７とを接続するように配設されている。ここで、汎用ＩＣ２７は、平坦化膜２８により完全に被覆されて（埋め込まれて）いるが、例えばその上面に配列された接続端子（図示を省略）のみが平坦化膜２８から露出するように開口部を形成し、当該開口部において各引き回し配線２３ｓ、２３ａ、２３ｄを介して、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄに接続される。

周知のように、既存かつ市販されているＩＣチップの形態を有するドライバＩＣ（汎用ＩＣ）は、上述したフィルム化ＩＣ２６に比較して、厚みが非常に大きく、例えば上述したフィルム化ＩＣ２６においては概ね１μｍ以下の厚みを実現できるのに対して、汎用ＩＣは、０．５〜１ｍｍの厚みを有している。このような汎用ＩＣ２７を絶縁性基板２１上に搭載した場合、絶縁性基板２１表面の平坦性が悪化するため、汎用ＩＣ２７の上部に端子がある場合、引き回し配線２３ｓ、２３ａ、２３ｄが汎用ＩＣ２７の厚みによる段差で断線してしまう。また、上述した第１の実施形態のように、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄの各ピッチが短く設定され、例えば、これらのピッチのうち一番短いピッチが汎用ＩＣ２７の厚さより十分短い場合、シール材ＢＮＤ内の導電性粒子の径が汎用ＩＣ２７の厚さより短くなり、シール材ＢＮＤが電気的接続を維持するように接合するためには、汎用ＩＣ２７より薄くなってしまうので、シール材ＢＮＤを介して画素アレイ基板１０と対向基板２０を直接接合することができない。

そこで、本実施形態においては、汎用ＩＣ２７を搭載した絶縁性基板２１上に平坦化膜２８を形成し、当該平坦化膜２８の上面に画素アレイ接続パッド２２ｓ、２２ａ、２２ｄや引き回し配線２３ｓ、２３ａ、２３ｄ等を設けることにより、対向基板２０の接合面側の表面平坦性を確保することができ、さらには、画素アレイ接続パッド２２ｓと走査ラインＬｓとの間の距離、画素アレイ接続パッド２２ａと電源電圧ラインＬａとの間の距離、画素アレイ接続パッド２２ｄとデータラインＬｄとの間の距離を、シール材ＢＮＤ内の導電性粒子の径以下に設定することができる。よって、絶縁性基板２１上に搭載される汎用ＩＣ２７の厚みが大きい場合でも、シール材ＢＮＤを介して、画素アレイ基板１０と対向基板２０を良好に接合できるとともに、相互の基板間の電気的接続を良好に実現することができる。また、このような構成を有することにより、対向基板２０に搭載するドライバ回路として、市販されている安価なドライバＩＣ（汎用ＩＣ）を適用することができるので、製品コストの低減を図ることができる。

なお、本実施形態においては、対向基板２０の絶縁性基板２１上に搭載された汎用ＩＣ２７を平坦化膜２８により被覆して埋め込んだ構成について説明したが、本発明はこれに限定されるものではない。例えば、絶縁性基板２１上に、上記の汎用ＩＣ２７に加え、チップコンデンサやインダクタ、抵抗等の回路素子を形成又は搭載し、平坦化膜２８により被覆して埋め込んだ構成を有するものであってもよい。これによれば、規格化された汎用ＩＣ２７を本実施形態に適用した場合であっても、対向基板２０側で信号や電圧特性の調整や制御を行うことができるので、表示特性を向上させることができる。

＜第３の実施形態＞
次に、本発明に係る発光装置の第３の実施形態について説明する。なお、本実施形態において、上述した第１の実施形態と同等の構成については、図１〜図４を適宜参照して、その説明を簡略化又は省略する。
図８は、第３の実施形態に係る発光装置に適用される対向基板の概略構成図である。ここで、図８は、図１（ａ）に示したIIＣ−IIＣ線に沿って矢視した概略平面図である。

上述した第１の実施形態においては、図３（ａ）に示したように、対向基板２０を構成する絶縁性基板２１における画素アレイ基板１０の接合領域の内部に、１個のフィルム化ＩＣ２６を搭載した構成を示した。本実施形態においては、図８に示すように、絶縁性基板２１における画素アレイ基板１０の接合領域の内部に、複数のフィルム化ＩＣ２６、２９（又は、汎用ＩＣ）が搭載されている。ここで、フィルム化ＩＣ２６は、上述した第１の実施形態と同様に、画素アレイ基板１０に配列された表示画素ＰＩＸを駆動制御するための各種のドライバ機能を有している。また、フィルム化ＩＣ２９は、例えばメモリモジュールであって、フィルム化ＩＣ２６により表示画素ＰＩＸを駆動制御する際に必要となる各種の制御データや、有機ＥＬ素子ＯＥＬの輝度階調値を含む表示データを一時保存する。

このような構成を有することにより、対向基板２０を高機能化することができるので、発光装置の外部に設けられる制御回路やメモリ回路等を簡略化することができる。なお、本実施形態においては、フィルム化ＩＣ２６がドライバ機能を有し、フィルム化ＩＣ２９がメモリ機能を有する構成について説明したが、本発明はこれに限定されない。すなわち、フィルム化ＩＣ２６、２９の双方が個別のドライバ機能を有し、例えばフィルム化ＩＣ２６が走査ドライバ及びデータドライバの機能を有し、フィルム化ＩＣ２９が電源ドライバの機能を有するものであってもよいし、走査ドライバとして引き回し配線２３ｓに接続された第一フィルム化ＩＣと、データドライバとして引き回し配線２３ｄに接続された第二フィルム化ＩＣとであってもよいし、さらに他の形態を有するものであってもよい。また、フィルム化ＩＣ２６、２９に替えて、第２の実施形態に示したような汎用ＩＣを搭載し、平坦化膜により被覆した構成を有するものであってもよい。

＜第４の実施形態＞
次に、本発明に係る発光装置の第４の実施形態について説明する。なお、本実施形態において、上述した第１の実施形態と同等の構成については、図１〜図４を適宜参照して、その説明を簡略化又は省略する。

図９は、第４の実施形態に係る発光装置を示す概略構成図である。図９（ａ）は、本実施形態に係る発光装置の概略側面図であり、図９（ｂ）は、本実施形態に係る発光装置の視野側から見た概略平面図である。また、図１０は、本実施形態に係る発光装置に適用される対向基板の一例を示す概略平面図である。ここで、図１０は、本実施形態に係る発光装置に適用される対向基板を、画素アレイ基板との接合面側から見た（すなわち、図９（ａ）に示したＸＦ−ＸＦ線に沿って矢視した）概略平面図である。なお、本明細書においては図９中に示したローマ数字の「１０」に対応する記号として便宜的に「Ｘ」を用いる。

上述した第１乃至第３の実施形態においては、図３（ａ）、図８に示したように、対向基板２０を構成する絶縁性基板２１における画素アレイ基板１０の接合領域の内部に、１又は複数のフィルム化ＩＣ２６、２９、又は、汎用ＩＣ２７を配置した構成を示した。本実施形態においては、図９、図１０に示すように、対向基板２０の絶縁性基板２１における画素アレイ基板１０の接合領域以外の領域に、汎用ＩＣ２７（又は、フィルム化ＩＣ）が配置されている。すなわち、絶縁性基板２１における画素アレイ基板１０（絶縁性基板１１）の接合領域の周縁部に配列された画素アレイ接続パッド２２ｓ、２２ａ、２２ｄと、当該接合領域外に搭載された汎用ＩＣ２７とが、接合領域内に配設された引き回し配線２３ｓ、２３ａ、２３ｄを介して接続されている。また、汎用ＩＣ２７は、引き回し配線２５を介して、絶縁性基板２１の接合領域外の端部に配列された外部回路接続パッド２４に接続されている。

このような構成を有することにより、絶縁性基板２１の接合領域外の任意の領域に汎用ＩＣ２７が配置されるので、ＩＣチップの厚みに関わらず、安価かつ最適な汎用ＩＣを選択して、製品コストを低減することができる。また、画素アレイ基板１０（絶縁性基板１１）と対向基板２０（絶縁性基板２１）との接合領域に汎用ＩＣ２７が介在しないので、上述した第１の実施形態に示したように、基板相互を直接接合した簡易な接合構造を有する発光装置を実現することができる。

なお、本実施形態においては、対向基板２０における画素アレイ基板１０の接合領域外に汎用ＩＣ２７が配置されているので、表示画素ＰＩＸの有機ＥＬ素子ＯＥＬから放出された光が、対向基板２０を構成する絶縁性基板２１を介して出射されるトップエミッション型の発光構造を有する発光装置とすることもできる。この場合には、図９（ａ）の図面上方側が視野側として設定される。

＜第５の実施形態＞
次に、本発明に係る発光装置の第５の実施形態について説明する。なお、本実施形態において、上述した第１の実施形態と同等の構成については、図１〜図４を適宜参照して、その説明を簡略化又は省略する。

図１１は、第５の実施形態に係る発光装置を示す概略構成図である。図１１（ａ）は、本実施形態に係る発光装置の概略側面図であり、図１１（ｂ）は、本実施形態に係る発光装置に適用される画素アレイ基板の一例を示す概略平面図である。ここで、図１１（ｂ）は、本実施形態に係る発光装置に適用される画素アレイ基板を、対向基板との接合面側から見た（すなわち、図１１（ａ）に示したXIＧ−XIＧ線に沿って矢視した）概略平面図である。なお、本明細書においては図１１中に示したローマ数字の「１１」に対応する記号として便宜的に「XI」を用いる。

また、図１２は、本実施形態に係る発光装置に適用される対向基板の一例を示す概略平面図である。ここで、図１２は、本実施形態に係る発光装置に適用される対向基板を、画素アレイ基板との接合面側から見た（すなわち、図１１（ａ）に示したXIIＨ−XIIＨ線に沿って矢視した）概略平面図である。なお、本明細書においては図１１中に示したローマ数字の「１２」に対応する記号として便宜的に「XII」を用いる。

上述した第１乃至第４の実施形態においては、画素アレイ基板１０に２次元配列される各表示画素ＰＩＸに画素駆動回路ＤＣを設け、アクティブマトリクス型の駆動方式で画像表示を行う場合の発光装置の構成について説明した。本実施形態においては、パッシブマトリクス型の駆動方式で画像表示を行う場合に対応した発光装置の構成を有している。

具体的には、図１１（ｂ）に示すように、画素アレイ基板１０の表示領域に２次元配列される複数の表示画素ＰＩＸに対応して、行方向（図面上下方向）に複数の走査ラインＬｓが配設され、列方向（図面左右方向）に複数のデータラインＬｄが配設されている。そして、例えば、走査ラインＬｓは、各表示画素ＰＩＸの有機ＥＬ素子のアノード電極となり、データラインＬｄは、有機ＥＬ素子のカソード電極となる。走査ラインＬｓとデータラインＬｄの各交点には、発光層を有する有機ＥＬ層（図示を省略）が介在するように形成されている。

走査ラインＬｓは、図１１（ｂ）に示すように、例えば、表示領域１２の図面左側の領域では、その一端側の端部が絶縁性基板１１の図面上方の周縁部に延在するように配設され、表示領域１２の図面右側の領域では、その一端側の端部が絶縁性基板１１の図面下方の周縁部に延在するように配設されている。データラインＬｄは、図１１（ｂ）に示すように、上述した各実施形態と同様に、例えば、その一端側の端部が絶縁性基板１１の図面左方の周縁部に延在するように配設されている。これらの走査ラインＬｓ及びデータラインＬｄは、図１１（ａ）、（ｂ）、図１２に示すように、絶縁性基板１１の周縁部に設けられるシール材ＢＮＤを介して、対向基板２０に設けられる各画素アレイ接続パッド２２ｓ、２２ｄに電気的に接続される。対向基板２０には、図１２に示すように、画素アレイ基板１０の接合領域の内部にフィルム化ＩＣ２６（又は、汎用ＩＣ）が搭載されている。そして、上記画素アレイ接続パッド２２ｓ、２２ｄは、各々、個別の引き回し配線２３ｓ、２３ｄを介して、フィルム化ＩＣ２６の接続端子（図示を省略）に接続されている。

これにより、本実施形態においても、上述した第１乃至第３の実施形態と同様の作用効果を得ることができる。特に、パッシブマトリクス型の駆動方式に対応した発光装置の場合には、アクティブマトリクス型に比較して、表示領域１２に配設する信号線の種類や数を少なくすることができる。したがって、対向基板２０に配設される引き回し配線２３ｓ、２３ｄ、２５の配線パターンや配線間ピッチ、配線構造等に対する自由度を向上することができるので、製造プロセスの簡素化や製造歩留まりの改善を図ることができる。

なお、本実施形態においては、図１１（ｂ）に示したように、表示領域１２を左右の領域で分割して、絶縁性基板１１の図面上方の周縁部に一端側の端部が延在する走査ラインＬｓのグループと、図面下方の周縁部に一端側の端部が延在する走査ラインＬｓのグループを設けた構成を示した。この場合、図面下方の周縁部のうち左方側の領域ＤＬａ、及び、図面上方の周縁部のうち右方の領域ＤＬｂには、配線層が形成されない。また、これらの領域ＤＬａ、ＤＬｂに対向する対向基板２０（絶縁性基板２１）の周縁部にも画素アレイ接続パッド２２ｓが形成されない領域ＤＰａ、ＤＰｂが発生する。このような画素アレイ基板１０と対向基板２０とを、シール材ＢＮＤを用いて接合した場合、走査ラインＬｓと画素アレイ接続パッド２２ｓが導電フィラーを介して接合された領域と、走査ラインＬｓ及び画素アレイ接続パッド２２ｓが形成されていない領域ＤＬａ、ＤＬｂ及びＤＰａ、ＤＰｂにおいて、基板相互の離間距離（基板間ギャップＧ）に差異や偏りが生じる可能性がある。そこで、例えば、画素アレイ基板１０の絶縁性基板１１において、走査ラインＬｓが形成されていない領域ＤＬａ、ＤＬｂに擬似的な（ダミーの）配線層を形成し、対向基板２０の絶縁性基板２１において、画素アレイ接続パッド２２ｓが形成されていない領域ＤＰａ、ＤＰｂに擬似的な（ダミーの）接続パッドを形成するようにしてもよい。これにより、基板相互の離間距離（基板間ギャップ）を均一化することができるので、画素アレイ基板１０と対向基板２０とを均一に封着して、良好な封止状態を実現することができる。

また、本実施形態においては、パッシブマトリクス型の駆動方式に対応した画素アレイ基板を、第１の実施形態に係る対向基板２０に接合する場合について説明したが、本発明はこれに限定されるものではなく、第２乃至第４の実施形態に係る対向基板に接合するものであってもよい。
また本実施形態における発光装置は表示パネルであったが、これに限らず、印刷装置の露光装置として適用してもよい。

１０ 画素アレイ基板
１１ 絶縁性基板
１２ 表示領域
２０ 対向基板
２１ 絶縁性基板
２２ｓ、２２ａ、２２ｄ 画素アレイ接続パッド
２３ｓ、２３ａ、２３ｄ、２５ 引き回し配線
２４ 外部回路接続パッド
２６、２９ フィルム化ＩＣ
２７ 汎用ＩＣ
２８ 平坦化膜
ＢＮＤ 異方導電性接着剤
ＰＩＸ 表示画素
Ｌｓ 走査ライン
Ｌａ 電源電圧ライン
Ｌｄ データライン
ＤＣ 画素駆動回路
ＯＥＬ 有機ＥＬ素子

Claims (12)

1. 複数の表示画素が配列された表示領域と、前記表示画素の各々に接続された複数の信号線の端部が露出する周縁部と、を有する第１の基板と、
   前記信号線の端部に対応するように配列された複数の接続パッドと、前記信号線に前記表示画素を駆動させるための制御信号を供給する制御回路と、前記複数の接続パッドと前記制御回路とを個別に接続する複数の接続配線と、を有する第２の基板と、
   前記第１の基板と前記第２の基板とを接合するとともに、前記複数の信号線の端部と前記複数の接続パッドとを電気的に個別に接続する接合部材と、
   を備えることを特徴とする発光装置。
2. 前記制御回路は、前記第２の基板における、前記第１の基板と接合される領域の内側に配置されていることを特徴とする請求項１記載の発光装置。
3. 前記第１の基板と前記第２の基板との離間距離は、前記第２の基板における前記複数の接続パッド相互の離間距離よりも小さく設定されていることを特徴とする請求項１又は２記載の発光装置。
4. 前記複数の信号線は、少なくとも、前記表示画素を選択状態に設定するための選択信号が印加される複数の走査ラインと、前記表示画素を表示状態で駆動するための表示データが供給される複数のデータラインと、を含むことを特徴とする請求項１乃至３のいずれかに記載の発光装置。
5. 前記第１の基板と接合される領域の外側に配列され、前記第２の基板の外部と電気的に接続するための複数の外部接続パッドと、前記複数の外部接続パッドと前記制御回路とを個別に接続する複数の外部接続配線と、が前記第２の基板に設けられていることを特徴とする請求項１乃至４のいずれかに記載の発光装置。
6. 前記複数の信号線は、前記表示画素を選択状態に設定するための選択信号が印加される複数の走査ラインと、前記表示画素を表示状態で駆動するための表示データが供給される複数のデータラインと、前記表示画素に供給される電源電圧が印加される複数の電源電圧ラインと、を含み、
   前記第２の基板は四辺形状であり、
   前記第１の基板と接合される領域の外側の前記第２の基板の第一辺に配列され、前記第２の基板の外部と電気的に接続するための複数の外部接続パッドと、前記複数の外部接続パッドと前記制御回路とを個別に接続する複数の外部接続配線と、が前記第２の基板に設けられ、
   前記走査ラインに対応する前記接続パッドは、前記第２の基板の第二辺に配列され、
   前記データラインに対応する前記接続パッドは、前記第２の基板の第三辺に配列され、
   前記電源電圧ラインに対応する前記接続パッドは、前記第２の基板の第四辺に配列されることを特徴とする請求項１乃至３のいずれかに記載の発光装置。
7. 前記制御回路は、前記第２の基板の表面に形成された平坦化膜に被覆され、前記接続パッドと前記接続配線が前記平坦化膜上に設けられていることを特徴とする請求項１乃至６のいずれかに記載の発光装置。
8. 前記接合部材は、異方導電性接着剤であることを特徴とする請求項１乃至７のいずれかに記載の発光装置。
9. 表示領域に複数の表示画素が配列され、該表示領域の外周に前記表示画素の各々に接続された複数の信号線の端部が露出する第１の基板を形成する工程と、
   前記信号線の端部に対応するように配列された複数の接続パッドと、前記信号線に前記表示画素を駆動させるための制御信号を供給する制御回路とが、複数の接続配線により個別に接続された第２の基板を形成する工程と、
   単一の接合部材を用いて、前記第１の基板と前記第２の基板とを接合するとともに、前記複数の信号線の端部と前記複数の接続パッドとを電気的に個別に接続する工程と、
   を含むことを特徴とする発光装置の製造方法。
10. 前記第２の基板を形成する工程は、前記第２の基板における、前記第１の基板が接合される領域の内部に、前記制御回路を搭載することを特徴とする請求項９記載の発光装置の製造方法。
11. 前記第２の基板を形成する工程は、前記第２の基板の表面に前記制御回路を搭載する工程と、前記制御回路を被覆するように前記第２の基板上に平坦化膜を形成する工程と、前記平坦化膜に前記制御回路の接続端子が露出する開口部を形成する工程と、該開口部を介して前記制御回路と前記平坦化膜上に形成された前記接続パッドとを接続する前記接続配線を形成する工程と、を含むことを特徴とする請求項９記載の発光装置の製造方法。
12. 前記第１の基板と前記第２の基板とを接合する際の、前記第１の基板と前記第２の基板の離間距離は、前記第２の基板における前記複数の接続パッド相互の離間距離よりも小さく設定されていることを特徴とする請求項９乃至１１のいずれかに記載の発光装置の製造方法。

Images