JP2010206084A - Icモジュール装置 - Google Patents
Icモジュール装置 Download PDFInfo
- Publication number
- JP2010206084A JP2010206084A JP2009052087A JP2009052087A JP2010206084A JP 2010206084 A JP2010206084 A JP 2010206084A JP 2009052087 A JP2009052087 A JP 2009052087A JP 2009052087 A JP2009052087 A JP 2009052087A JP 2010206084 A JP2010206084 A JP 2010206084A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- line
- substrate
- end side
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Waveguide Connection Structure (AREA)
Abstract
【課題】ICチップのパッドとそれに接続される伝送線路との間のインピーダンス不整合によって起こる反射を抑制する。
【解決手段】ICチップ10とコネクタの間に設けられた中継用基板30A、30Bとして、インジウム・リンまたはガリウム・砒素からなる基板に半導体製造プロセスの微細加工技術により、コプレーナ線路の線路導体32a、32bを、ICチップ寄りの一端側の幅および間隔がICチップ10のパッド11a、11bの幅および間隔とほぼ等しく、且つICチップ10から離間する方向へ延びた他端側の間隔が一端側より広くなるように形成し、その一端側とICチップ10のパッド11a、11bの間を接続するボンディングワイヤ45によるインピーダンス上昇を抑制するための可変容量回路35を、線路導体32a、32bの一端側とアースとの間に形成している。
【選択図】図2
【解決手段】ICチップ10とコネクタの間に設けられた中継用基板30A、30Bとして、インジウム・リンまたはガリウム・砒素からなる基板に半導体製造プロセスの微細加工技術により、コプレーナ線路の線路導体32a、32bを、ICチップ寄りの一端側の幅および間隔がICチップ10のパッド11a、11bの幅および間隔とほぼ等しく、且つICチップ10から離間する方向へ延びた他端側の間隔が一端側より広くなるように形成し、その一端側とICチップ10のパッド11a、11bの間を接続するボンディングワイヤ45によるインピーダンス上昇を抑制するための可変容量回路35を、線路導体32a、32bの一端側とアースとの間に形成している。
【選択図】図2
Description
本発明は、高周波信号を扱うICチップがケース内に固定され、そのICチップの高周波信号を入出力するための複数のパッドと、ケース外周部に設けられた高周波用のコネクタとの間を、伝送線路が形成された中継用基板を介して接続したICモジュール装置において、ICチップと中継用基板との間のインピーダンス不整合によって起こる反射を抑制するための技術に関する。
高周波信号を扱う増幅器、分周器、ミキサ等の各種回路を構成するICチップを単体回路として且つ汎用的に用いることができる形態として、ICモジュール装置がある。
ICモジュール装置は、一般的に主回路をなすICチップをケース内に固定し、そのICチップの信号用の端子(一般的にその入出力インピーダンスは高周波信号の伝送に適した50Ω等に設定されている)とケースの外側に固定された高周波信号用の同軸型のコネクタ(一般的にその特性インピーダンスは高周波信号の伝送に適した50Ω等に設定されている)との間を接続して、ケース内のICチップの信号端子とケース外のコネクタとの間で高周波信号を授受できる構造を有している。
そして、同軸型のコネクタは、人がケーブルなどを着脱操作しやすい大きさを有しており、ケースはそのコネクタを複数個取り付けることができるようにICチップに比べてかなり大きな形状を有している。
したがって、必然的に各コネクタとICチップの信号端子との距離は長くなるので、その間に、ICチップの信号用の端子やコネクタと等しい特性インピーダンスの伝送線路が形成された中継用基板を配置し、ケース内のICチップの信号端子と中継用基板の伝送線路の一端との間を接続し、コネクタと中継用基板の伝送線路の他端との間を接続して、ICチップの信号端子とコネクタとの間で高周波信号を授受できるようにしている。なお、電源を要するICチップの場合には、その電源端子からケースの外側に取り付けられた電源供給端子(貫通コンやコネクタ)との間を特に整合を考慮しない方法により接続している。
ところで、高周波デバイスに要求される周波数領域は年々高くなっている。それに対し、従来の表面実装型ICチップのように各端子を中継用基板の線路導体に直接半田付けする接続方法では十分な特性が得られないので、一般的にボンディングワイヤ接続が用いられている。
例えば、近年の高周波用の矩形のICチップの辺の長さは1〜3mm程度であって、ボンディングワイヤ接続用の矩形のパッド(端子)の辺の長さは90μm程度、パッドの間隔は300μm程度となっている。
これに対し、中継用基板としては、一般的に誘電体基板の一面側にエッチングにより所定幅で形成した線路導体と基板の反対面全体を覆うように形成されたアース導体とからなるマイクロストリップ線路が用いられているが、入手可能な通常の誘電体基板、例えば厚さ200μmの石英基板に特性インピーダンス50Ωのマイクロストリップ線路を構成すると、その線路導体の幅は440μmとなる。
また、マイクロストリップ線路の場合、線路導体の両側に導体の無い部分を設ける必要があるため、これを両側にそれぞれ500μmの幅で設けたとすれば、伝送線路として必要な基板幅は1線路当たり最低1440μmとなり、高周波信号でよく用いられる差動型の一対のパッドに接続するために2本並列に設けた場合、基板幅は最低2880μmとなり、その場合2本の伝送線路の線路導体の間隔は1440μmとなる。
つまり、ICチップのパッドの間隔300μmに対してそれに接続しようとする線路導体の間隔は最短で1440μmとなる。
このようにICチップのパッドの間隔に対して線路導体の間隔が格段に広い場合、その間を単純にボンディンングワイヤで接続しようとすれば、必然的にワイヤ長が長くなってしまい、そのインダクタンス成分によりインピーダンスが大きくなり、反射が発生する。
これを防ぐために従来では、図8に示すように、ICチップ10のパッド11a、11bに対し、各中継用基板15、16の線路導体15a、16aの端部を3角形状にして、それらの線路導体の間隔を狭め、線路導体15a、16aの先端とパッド11a、11bとの間をそれぞれボンディングワイヤ18により接続している。
なお、ICモジュール装置の構造例については、例えば次の特許文献1に開示されている。
しかしながら、上記のように伝送線路の線路導体の先端形状が3角形に変形していることと、短いながらも細いボンディングワイヤを用いているために、ICチップのパッド側から見たインピーダンスは所望値より高くなり、この不整合により高周波領域における特性が十分とはいえなかった。
例えば、図9のような石英からなる中継用基板15の線路導体15aの3角形の先端から0.2mmの2本のボンディングワイヤ18でICチップ10の一つのパッド11aに接続したときのコネクタ接続方向から見た反射特性を求めた結果、図10が得られた。
この図の結果から、ほとんどの周波数領域(10〜60GHz)で反射率が−20dBより高くなっており、十分な特性とは言えなかった。
なお、この反射率が高いのは、前記したように線路導体の先端が3角形に変形していることによる影響と、ボンディングワイヤによる影響とが重なった結果であることが確認されている。
本発明は、上記問題を解決し、ICチップのパッドと、それに接続される伝送線路との間のインピーダンス不整合によって起こる反射を抑制することができるICモジュール装置を提供することを目的としている。
前記目的を達成するために、本発明の請求項1のICモジュール装置は、
ケース(21)と、
前記ケースの内部に固定され、高周波信号を入出力させるためのボンディングワイヤ接続用の複数のパッドが外周部に近接して設けられた高周波信号用のICチップ(10)と、
前記ケースの外周部に固定され、前記ICチップとの間で高周波信号の授受を行うためのコネクタ(23〜26)と、
前記ケース内で前記ICチップの複数のパッドが設けられている外周部と前記コネクタとの間に配置され、高周波信号の伝送に適した所定インピーダンスを有し、前記ICチップの複数のパッドと前記コネクタとの間を接続するための伝送線路が形成された中継用基板(30A、30B)とを含むICモジュール装置であって、
前記中継用基板は、
前記ICチップの複数のパッドが設けられている外周部に一端側を近接させた状態で固定されたインジウム・リン(InP)またはガリウム・砒素(GaAs)からなる基板(31)と、
前記基板に半導体製造プロセスの微細加工技術により形成され、前記ICチップ寄りのの一端側の幅および間隔が該ICチップのパッドの幅および間隔とほぼ等しく、該ICチップから離間する方向へ延びた他端側の間隔が一端側の間隔より広くなるように形成され、前記ICチップ寄りの一端側が該ICチップのパッドに対してボンディングワイヤにより接続された線路導体(32a、32b、32a′、32b′)と、
前記線路導体との間で前記所定インピーダンスの伝送線路を形成するアース導体(33a〜33c)と、
前記基板に半導体製造プロセスの微細加工技術により形成され、前記線路導体の一端側とアースとの間に接続され、前記ボンディングワイヤによるインピーダンス上昇を抑制するための可変容量回路(35)を有していることを特徴とする。
ケース(21)と、
前記ケースの内部に固定され、高周波信号を入出力させるためのボンディングワイヤ接続用の複数のパッドが外周部に近接して設けられた高周波信号用のICチップ(10)と、
前記ケースの外周部に固定され、前記ICチップとの間で高周波信号の授受を行うためのコネクタ(23〜26)と、
前記ケース内で前記ICチップの複数のパッドが設けられている外周部と前記コネクタとの間に配置され、高周波信号の伝送に適した所定インピーダンスを有し、前記ICチップの複数のパッドと前記コネクタとの間を接続するための伝送線路が形成された中継用基板(30A、30B)とを含むICモジュール装置であって、
前記中継用基板は、
前記ICチップの複数のパッドが設けられている外周部に一端側を近接させた状態で固定されたインジウム・リン(InP)またはガリウム・砒素(GaAs)からなる基板(31)と、
前記基板に半導体製造プロセスの微細加工技術により形成され、前記ICチップ寄りのの一端側の幅および間隔が該ICチップのパッドの幅および間隔とほぼ等しく、該ICチップから離間する方向へ延びた他端側の間隔が一端側の間隔より広くなるように形成され、前記ICチップ寄りの一端側が該ICチップのパッドに対してボンディングワイヤにより接続された線路導体(32a、32b、32a′、32b′)と、
前記線路導体との間で前記所定インピーダンスの伝送線路を形成するアース導体(33a〜33c)と、
前記基板に半導体製造プロセスの微細加工技術により形成され、前記線路導体の一端側とアースとの間に接続され、前記ボンディングワイヤによるインピーダンス上昇を抑制するための可変容量回路(35)を有していることを特徴とする。
また、本発明の請求項2のICモジュール装置は、
ケース(21)と、
前記ケースの内部に固定され、高周波信号を入出力させるためのボンディングワイヤ接続用の複数のパッドが外周部に近接して設けられた高周波信号用のICチップ(10)と、
前記ケースの外周部に固定され、前記ICチップとの間で高周波信号の授受を行うためのコネクタ(23〜26)と、
前記ケース内で前記ICチップの複数のパッドが設けられている外周部に近い位置に配置され、高周波信号の伝送に適した所定インピーダンスを有し前記ICチップの複数のパッドに接続するための伝送線路が形成された第1中継用基板(30A、30B)と、
前記第1中継基板と前記コネクタとの間に固定され、前記所定インピーダンスを有し、前記第1中継基板の伝送線路と前記コネクタとの間を接続するための伝送線路が形成された第2中継用基板(40A〜40D)とを含むICモジュール装置であって、
前記第1中継用基板は、
前記ICチップの複数のパッドが設けられている外周部に一端側を近接させた状態で固定されたインジウム・リン(InP)またはガリウム・砒素(GaAs)からなる基板(31)と、
前記基板に半導体製造プロセスの微細加工技術により形成され、前記ICチップ寄りのの一端側の幅および間隔が該ICチップのパッドの幅および間隔とほぼ等しく、該ICチップから離間する方向へ延びた他端側の間隔が一端側の間隔より広くなるように形成され、前記ICチップ寄りの一端側が該ICチップのパッドに対してボンディングワイヤにより接続された線路導体(32a、32b、32a′、32b′)と、
前記線路導体との間で前記所定インピーダンスの伝送線路を形成するアース導体(33a〜33c)と、
前記基板に半導体製造プロセスの微細加工技術により形成され、前記線路導体の一端側とアースとの間に接続され、前記ボンディングワイヤによるインピーダンス上昇を抑制するための可変容量回路(35)を有していることを特徴とする。
ケース(21)と、
前記ケースの内部に固定され、高周波信号を入出力させるためのボンディングワイヤ接続用の複数のパッドが外周部に近接して設けられた高周波信号用のICチップ(10)と、
前記ケースの外周部に固定され、前記ICチップとの間で高周波信号の授受を行うためのコネクタ(23〜26)と、
前記ケース内で前記ICチップの複数のパッドが設けられている外周部に近い位置に配置され、高周波信号の伝送に適した所定インピーダンスを有し前記ICチップの複数のパッドに接続するための伝送線路が形成された第1中継用基板(30A、30B)と、
前記第1中継基板と前記コネクタとの間に固定され、前記所定インピーダンスを有し、前記第1中継基板の伝送線路と前記コネクタとの間を接続するための伝送線路が形成された第2中継用基板(40A〜40D)とを含むICモジュール装置であって、
前記第1中継用基板は、
前記ICチップの複数のパッドが設けられている外周部に一端側を近接させた状態で固定されたインジウム・リン(InP)またはガリウム・砒素(GaAs)からなる基板(31)と、
前記基板に半導体製造プロセスの微細加工技術により形成され、前記ICチップ寄りのの一端側の幅および間隔が該ICチップのパッドの幅および間隔とほぼ等しく、該ICチップから離間する方向へ延びた他端側の間隔が一端側の間隔より広くなるように形成され、前記ICチップ寄りの一端側が該ICチップのパッドに対してボンディングワイヤにより接続された線路導体(32a、32b、32a′、32b′)と、
前記線路導体との間で前記所定インピーダンスの伝送線路を形成するアース導体(33a〜33c)と、
前記基板に半導体製造プロセスの微細加工技術により形成され、前記線路導体の一端側とアースとの間に接続され、前記ボンディングワイヤによるインピーダンス上昇を抑制するための可変容量回路(35)を有していることを特徴とする。
また、本発明の請求項3のICモジュール装置は、請求項2記載のICモジュール装置において、
前記第2中継用基板は、所定厚の石英の基板(41)の一面側に一定幅で形成した線路導体(42)と、前記基板の反対面に設けられたアース導体とにより前記所定インピーダンスのマイクロストリップ線路を形成しており、
前記第1中継用基板の伝送線路は、前記線路導体の両側に前記アース導体が形成されたコプレーナ線路であって、前記線路導体の幅とアース導体に対する間隔が、一端側から他端側に向かって大きくなるように形成し、且つ、該線路導体の他端側の幅が、前記第2中継用基板の前記線路導体の幅とほぼ等しくなるように形成されていることを特徴とする。
前記第2中継用基板は、所定厚の石英の基板(41)の一面側に一定幅で形成した線路導体(42)と、前記基板の反対面に設けられたアース導体とにより前記所定インピーダンスのマイクロストリップ線路を形成しており、
前記第1中継用基板の伝送線路は、前記線路導体の両側に前記アース導体が形成されたコプレーナ線路であって、前記線路導体の幅とアース導体に対する間隔が、一端側から他端側に向かって大きくなるように形成し、且つ、該線路導体の他端側の幅が、前記第2中継用基板の前記線路導体の幅とほぼ等しくなるように形成されていることを特徴とする。
このように、本発明のICモジュール装置は、ICチップとコネクタの間に設けられた中継用基板として、インジウム・リン(InP)またはガリウム・砒素(GaAs)からなる基板に半導体製造プロセスの微細加工技術により、伝送線路の線路導体を、ICチップ寄りの一端側の幅および間隔がICチップのパッドの幅および間隔とほぼ等しく、且つICチップから離間する方向へ延びた他端側の間隔が一端側の間隔より広くなるように形成して、そのICチップ寄りの一端側をボンディングワイヤによりICチップのパッドに接続するとともに、そのボンディングワイヤによるインピーダンス上昇を抑制するための可変容量回路を、半導体製造プロセスの微細加工技術により線路導体の一端側とアースとの間に形成している。
このため、ICチップの近接したパッド間隔を半導体製造プロセスの微細加工技術により形成した線路導体で等価的に拡大することができ、従来のエッチング処理によって形成した伝送線路ではなしえなかった狭い間隔のパッドに、線路導体の先端形状を変形させることなく接続でき、しかもその接続に用いるボンディングワイヤによるインピーダンス上昇を線路導体と同様に微細加工技術により形成した可変容量回路により抑制することができ、ICチップからコネクタまでの線路における反射を広い周波数範囲にわたって抑制することができる。
また、第1中継用基板と第2中継用基板を併用するものでは、半導体製造プロセスの微細加工技術を用いることによる比較的高価な第1中継用基板から、従来のエッチング処理で形成可能な第2中継用基板を経てコネクタに接続するので、コネクタ数が多くケースが大型化したICモジュール装置であっても装置全体としてのコスト上昇を押さえることができる。
以下、図面に基づいて本発明の実施の形態を説明する。
図1は、本発明を適用したICモジュール装置20のケース21の内部を示す図、図2は、ICチップ10と第1中継用基板30および第2中継用基板40の間の構造を示す図である。
図1は、本発明を適用したICモジュール装置20のケース21の内部を示す図、図2は、ICチップ10と第1中継用基板30および第2中継用基板40の間の構造を示す図である。
図1に示しているように、このICモジュール装置20は、矩形(形状は任意)で中空の金属製のケ−ス21を有し、その内部のほぼ中央に高周波信号を扱うICチップ10が固定されている。
ICチップ10は、例えば差動型の増幅器、分周器、マルチプレクサ、ミキサ等であり、ボンディングワイヤ接続用のパッドが外部に設けられている。
ここでは最も単純なICチップ10の例(増幅器、分周器、マルチプレクサ等)として、一端側に差動信号入力用の一対のパッド11a、11bが近接して設けられ、他端側に差動信号出力用の一対のパッド12a、12bが近接して設けられており、パッド11a、11bが設けられている一端側がケース21の一つの側面21a方向、パッド12a、12bが設けられている他端側がケース21の側面21aと反対の側面21b方向に向いた状態で固定されているものとする。なおICチップがミキサ等の場合、もう一対のパッドが設けられる。
また、ICチップ10の電源供給用のパッドに対する接続には整合を要しないので、電源供給用の貫通端子やコネクタから電源中継基板を介してパッドに接続すればよく、その接続形態は任意であるのでここでは図示しない。
ケース21の側面21aには、差動信号入力用の一対の同軸型の高周波信号用のコネクタ23、24が、その反対側の側面21bには、差動信号出力用の一対の同軸型の高周波信号用のコネクタ25、26が固定されている。コネクタ23、24の間隔およびコネクタ25、26の間隔は、それぞれのコネクタへ接続するケーブル等の着脱操作が十分可能な間隔に設定されており、また、各コネクタ23〜26の中心導体は、ケース21の内部に突出している。
前記したように、ケース21の外形は、外周部に固定されるコネクタ23〜26の数、大きさおよび間隔に依存し、上記のように位相反転した一対の信号を入出力する場合には、その対をなすコネクタは隣接させるので、少なくとも一辺が数センチ程度となる。これに対し、ICチップ10の外形は1〜3mm程度であり、パッド間隔は300μm程度である。
したがって、ICチップ10の各パッド11a、11b、12a、12bと各コネクタ23〜26との間を中継する手段が必要となるが、前記したように、通常使用されている石英基板に対するエッチング処理で形成したマイクロストリップ線路では、線路導体の先端を変形させる必要があり、十分な特性が得られない。
そこで、この実施形態では、半導体製造プロセスに用いる微細なパターン形成技術を用いて構成した第1中継基板30A、30Bと、安価に用いることができる従来の石英基板によるマイクロストリップ線路が形成された第2中継基板40A〜40Dとを用いて、ICチップ10の各パッド11a、11b、12a、12bと各コネクタ23〜26との間を中継接続している。
第1中継基板30A、30Bは、半導体や集積回路の基板として用いられるインジウム・リン(InP)またはガリウム・砒素(GaAs)の基板の表面に、半導体製造に用いる微細なパターン形成技術を用いて伝送線路を形成したものであり、ICチップ10のパッド11a、11bの間隔およびパッド12a、12bの間隔を等価的に拡げ、且つそれらパッドとの接続に用いるボンディングワイヤによるインピーダンス上昇を抑制する機能を有している。
第1中継基板30A、30Bに形成された伝送線路としては、コプレーナ線路やマイクロストリップ線路等を用いることができるが、ここでは、所定インピーダンスを保持しながら線路幅を変化させることができるコプレーナ線路を用いた例で説明する。
コプレーナ線路は、線路導体とそれを挟むアース導体とが基板の同一面に形成されたものであり、基板の誘電率、線路導体の幅Wおよび線路導体とアース導体との間隔Gにより伝送路のインピーダンスが決定され、線路導体の幅Wを一端側から他端側に向かって拡げる場合に、その幅Wに応じてアース導体との間隔Gを広くすることで、一定のインピーダンスを維持しながら、線路導体の幅Wを拡大させることができる。
例えば、厚さ130μm、誘電率12.4のインジウム・リンの基板を用いた場合で50Ωのインピーダンスを実現する線路導体の幅Wと、アース導体との間隔Gの関係は図3のようになり、幅Wが約90μm(ICチップ10のパッド幅)のとき間隔Gが約58μm、幅Wが約440μm(前記石英基板の線路導体幅)のとき間隔Gが約140μmとなる。
つまり、線路導体の一端側の幅WをICチップ10のパッド幅90μmに合わせ、その位置でのアース導体への間隔Gを約58μmにすれば、その一端側のインピーダンスは50Ωとなる。また、アース導体のエッジから線路導体の中心まで距離は(90/2)+58=103μmで、線路導体を2本並列にする場合、その2倍の206μmが最小限度となるが、ICチップ10のパッドの間隔は前記したように300μm程度であるから、2本の線路導体の間の共通のアース導体の幅を90μm以上設けることができ、一端側のインピーダンスは50Ωから大きくはずれることはない。
なお、ガリウム・砒素の誘電率は12.9で上記インジウム・リンとほぼ等しいので、上記とほぼ等しい数値例が得られる。
つまり、インジウム・リンやガリウム・砒素の基板に伝送線路を形成した中継用基板を用いることで、線路導体の一端側の幅と間隔をICチップ10のパッドの幅と間隔に等しく設定することができ、しかもその線路導体の他端側の幅と間隔を所定の関係を保ちながら拡げることで、一端側から他端側まで50Ωのインピーダンスを保持し、且つ他端側の幅と間隔を任意に設定することができる。
なお、上記のように一端側90μmという狭い幅の線路導体の幅を再現性よく実現できるのは、インジウム・リンやガリウム・砒素の基板に対する半導体製造の際に用いる微細なパターン形成技術を用いているからであり、従来の石英基板等を用いて伝送線路を形成するときに用いる単純なエッチング処理では実現困難である。
ただし、上記のように50Ωに整合し、且つICチップのパッド間隔とほぼ等しい間隔で伝送線路の線路導体を形成したとしても、ICチップ10の各パッドと線路導体の一端側の間を接続するボンディングワイヤによるインピーダンス上昇という問題が残る。
このボンディングワイヤの長さは短い(例えば0.2mm)が、数10GHzの周波数領域では50Ωに対して無視できないインピーダンスとなる。これをキャンセルする方法として、線路導体の一端側とアースの間にコンデンサを設け、ボンディングワイヤのインダクタンスによるインピーダンス上昇分をコンデンサで相殺する方法が考えられる。
ただし、その相殺に必要な容量は数fF(フェムトファラッド)〜10数fF(フェムトファラッド)程度と非常に微小であり、前記した石英基板等に対するエッチング処理ではやはり実現困難であるが、前記したようにインジウム・リンやガリウム・砒素の基板に対する半導体製造の際に用いる微細なパターン形成技術を用いることで、上記のような微小容量を再現性よく作ることができる。
図1、2に示した第1中継用基板30A、30Bは、上記事項に基づいて形成したものであり、インジウム・リン(またはガリウム・砒素)の長方形の基板31の表面に、半導体製造プロセスで用いる微細なパターン形成技術を用いて、二組のコプレーナ線路が上下対称(図1、2において)に形成されている。
一方のコプレーナ線路は、基板31のICチップ10寄りの一端側の中央やや上部(図1、2において)の位置から他端側まで幅Wを増しながら斜め上方へ延びた線路導体32aと、その線路導体32aの両側に設けられ、線路導体32aとの間隔Gを増しながら基板31の一端側から他端側へ向かって延びたアース導体33a、33bにより構成されている。
また、他方のコプレーナ線路は、基板31のICチップ10寄りの一端側の中央やや下部(図1、2において)の位置から他端側まで幅Wを増しながら斜め下方へ延びた線路導体32bと、その線路導体32bの両側に設けられ、線路導体32bとの間隔Gを増しながら基板31の一端側から他端側へ向かって延びたアース導体33b、33cにより構成されている。
なお、各アース導体33a〜33cは、ケース21の内壁に接地されている。またアース導体33bは二つのコプレーナ線路について共通のアース導体を形成している。
二つのコプレーナ線路の線路導体32a、32bの一端側の幅はそれぞれ90μm、間隔は300μmに設定され、他端側の幅はそれぞれ440μm、間隔は3mm程度で、線路導体32a、32bとアース導体33a〜33cとの間隔Gは、線路インピーダンス50Ωを保持しつつ徐々に大きくなっている。
また、線路導体32a、32bの一端側はボンディングワイヤ45によってICチップ10の各パッドに接続されているが、そのボンディングワイヤ45によるインピーダンス上昇を抑制するために容量値の調整が可能な可変容量回路35が線路導体32a、32bの一端側にそれぞれ形成されている。
可変容量回路35の回路構成としては、図4の(a)に示すように、線路導体32a、32bの一端とアースの間に、複数(ここでは3つ)の固定容量C1〜C3を直列に組合せて接続する方式と、図4の(b)に示すように、複数の固定容量C1〜C3を並列に組合せて接続する方式と、図4の(c)に示すように、線路導体32a、32bの一端からアースの間に、コンデンサC0と直列に接続されたバラクタダイオードDvに対して抵抗R(またはコイルL)介してバイアス電圧Vbを印加し、そのバイアス電圧Vbを可変することでコンデンサC0とバラクタダイオードDvの直列容量を連続的に可変する方式とがあり、そのいずれを採用してもよいが、ここでは、直列に組合せる方式の例を説明する。
直列に組合せる方式の場合、図2および図4の(a)に示しているように、線路導体32a、32bの一端に近い位置から所定距離ずつ間隔を開けて容量パッド36a、36b、36cが一直線に並ぶように形成されており、線路導体32a、32bの一端から容量パッド36aまでの間の容量(ストレー容量、以下同様)がC1、容量パッド36aから容量パッド36bまで間の容量がC2、容量パッド36bから容量パッド36cまで間の容量がC3となるようにしている。
なお、この容量パッド36a〜36cは、基板31の表面(線路導体32aが設けられている面)に形成することも、その反対面に形成することもできる。ただし、基板31の表面に設ける場合には、アース導体33a、33cに対して絶縁する。また、いずれ場合においても、容量パッド36a〜36cがアース導体33a、33cに重なり合う場合、その間で生じる容量が無視できるように、アース導体33a、33cの一部を削除する場合もある。
また、基板31の表面側エッジには、各容量パッド36a〜36cを選択的にアースに接続するための接地用パッド37a、37b、37cが形成され、容量パッド36a〜36cと接地用パッド37a〜37cの間は、ワイヤあるいはパターン等の接続線38a〜38cにより接続されている。
なお、ここでは構成を分かりやすくするために容量パッド36a〜36cと接地用パッド37a〜37cの間に長い距離を設けているが、実際にはこの距離を可能な限り短くするとともに、比較的大きな面積で形成できる容量パッドと接地用パッドの間および接地用パッドとアースの間を複数本のラインで並列接続することで、その接続ラインによるインピーダンス上昇が生じないようにしている。また、基板31のアースにVIAホールを形成してインダクタンスを小さくすることができる。
ここで、例えば各容量C1〜C3が20fFで等しいとし、接地用パッド37cをアース(ケース21の内壁、基板31のアース導体等)に接続すれば、線路導体の一端にC1〜C3の3つの直列接続による20/3fFが接続され、接地用パッド37bをアースに接続すれば、C1とC2の2つの直列接続による10fFが接続され、接地用パッド37aをアースに接続すれば、C1のみの接続により20fFが接続される。
つまり、この接地用パッド37a〜37cのいずれかを選択的にアースに接続すれば、3種類の容量のいずれかを線路導体の一端に接続することができ、その容量を選ぶことで、ICチップ10のパッドと線路導体の一端との間を接続するボンディングワイヤ45によるインピーダンス上昇分を相殺することができる。
この可変容量回路35は、一対の線路導体32a、32bについて同様に形成されており、これにより、ICチップ10の一対のパッドと線路導体32a、32bの一端との間をそれぞれ接続するボンディングワイヤ45によるインピーダンス上昇分を相殺することができる。
なお、上記の接地パッドの選択は、予めサンプル品に対する反射率測定を行って決定し、製品製造時にはその決定された接地パッドを接地すればよい。ただし、バラクタダイオードを用いた場合で、且つそのバイアス電圧の調整を実装された半固定抵抗等で行える構造のものについては、製品1台ごとに最良状態への追い込み調整することが可能である。
上記のように形成された第1中継用基板30A、30Bの各線路導体32a、32bの他端側と、コネクタ23〜26の間には、前記した第2中継用基板40A〜40Dが固定されている。
各第2中継用基板40A〜40Dは、所定厚200μmの長方形の石英の基板41の表面中央に所定幅440μmの線路導体42が一端から他端まで連続して設けられ、その反対面全体にはアース導体(図示せず)が形成されて、インピーダンス50Ωのマイクロストリップ線路が構成されている。ここで、基板41の長さは5mm、幅は1.45mm程度である。
各第2中継用基板40A〜40Dは、その線路導体42の一端側が、第1中継用基板30A、30Bの32a、32bの他端側に対して、所定の隙間(例えば0.2mm)を開けてほぼ連続し、且つ、線路導体42の他端側が、各コネクタ23〜26の中心導体23a〜26aに近接あるいは重なり合う位置に固定されている。
また、第1中継用基板30A、30Bの線路導体32a、32bの他端側(幅440μm)と、第2中継用基板40A〜40Dの線路導体42の一端側(幅440μm)との間は、複数本のボンディングワイヤ46で接続され、第2中継用基板40A〜40Dの線路導体42の他端側(幅440μm)とコネクタ23〜26の中心導体23a〜26aとの間は、インピーダンス整合を乱さない太さのワイヤ47の半田付けにより(あるいは直結)接続されている。
上記した実施形態の条件において、ICチップ10の一つのパッドから、第2中継用基板40までの伝送路についてコネクタ側からみた反射特性の測定結果を図5に示す。
この図5から明らかなように、周波数が0〜62GHzの範囲で反射率が−20dBより小さくなっていることがわかる。
これは、前記したように、第1中継用基板30A、30Bを用いて、ICチップ10のパッド間隔を等価的に拡げることで、線路導体の先端形状を不整合な形状に変形させる必要がなくなり、さらに、ICチップ10のパッドから第1中継用基板30A、30Bの線路導体への接続に用いるボンディングワイヤによるインピーダンス上昇分を第1中継用基板に微細加工で形成した可変容量回路35により相殺したことによるものである。
したがって、上記実施形態のICモジュール装置20は、広い周波数範囲において、ICチップ10のパッド11a、11b、12a、12bからコネクタ23〜26まで伝送線路のインピーダンス不整合によって起こる反射を抑制することができる。
なお、上記実施形態では、第1中継用基板30A、30Bと第2中継用基板40A〜40Dを併用して、ICチップ10のパッドとコネクタ23〜26との間を接続する構造であるので、半導体製造プロセスの微細加工技術を用いた比較的高価な第1中継用基板30A、30Bだけを用いるより低コストに製造でき、コネクタ数が多くケースが大型化したICモジュール装置の場合に特に有利である。また、大きさあるいはパッド間隔が異なるICチップを共通のケースに搭載する場合であっても、第1中継用基板30A、30BのみをそのICチップに合わせて変更するだけで、第2中継用基板についてはそのまま流用することができるので、機種変更に容易に対応できる。
ただし、コネクタ数が少なく、小型なケースで済む場合には、図6のICモジュール装置20′のように、第2中継用基板40A〜40Dを用いずに、前記した第1中継用基板30A、30Bとほぼ同等の中継用基板30A′、30B′のみでICチップ10のパッドとコネクタ23〜26との間を接続することも可能である。なお、この中継用基板30A′、30B′では、線路用導体32a、32bの他端側に、コネクタ接続のための領域として所定長さで幅一定の部分を設けているが、前記第1中継用基板30A、30Bと同一形状であってもよい。
また、前記実施形態では、第1中継用基板30A、30Bの伝送線路として、所定インピーダンスを保持したままで、線路導体幅を第2中継用基板40A〜40Dの線路導体41の幅に合うように拡げることができるコプレーナ線路を用いていたが、ICチップ10のパッド間隔を等価的に拡げるだけでよい場合には、図7のように、基板31の表面側に幅一定に形成した線路導体32a′、32b′と、その反対面全体に形成したアース導体(図示せず)とで、インピーダンス50Ωのマイクロストリップ線路を構成し、線路導体32a′、32b′の間隔を、ICチップ10側の一端側でほぼ300μmに設定し、その反対側で3mm程度まで拡げることで、第2中継用基板40A〜40Dに接続させることができる。
なお、上記各実施形態では、第2中継基板40A〜40Dの線路導体41を直線状にし、かつ対をなす第2中継基板同士を平行に並べていたが、第2中継用基板の配置および形状は任意であり、コネクタ23〜26の間隔をより広く取る場合には、線路導体41のコネクタ寄りの端部の間隔が広くなるように、基板同士がハの字状に開くように固定したり、対をなす線路導体41のコネクタ側の間隔が拡がるようにパターン形成してもよい。
また、第2中継用基板40A、40Bの伝送線路を共通の基板に形成し、第2中継用基板40C、40Dの伝送線路を共通の基板に形成してもよい。
また、上記実施形態では、一つの第1中継用基板に2つの伝送線路を形成していたが、
一つの第1中継用基板に一つの伝送線路を形成してもよい。
一つの第1中継用基板に一つの伝送線路を形成してもよい。
10……ICチップ、11a、11b、12a、12b……パッド、20、20′……ICモジュール装置、21……ケース、23〜26……コネクタ、30A、30B……第1中継用基板、30A′、30B′……中継用基板、31……基板、32a、32b……線路導体、33a〜33c……アース導体、35……可変容量回路、40A〜40D……第2中継用基板、41……基板、42……線路導体、45、46……ボンディングワイヤ
Claims (3)
- ケース(21)と、
前記ケースの内部に固定され、高周波信号を入出力させるためのボンディングワイヤ接続用の複数のパッドが外周部に近接して設けられた高周波信号用のICチップ(10)と、
前記ケースの外周部に固定され、前記ICチップとの間で高周波信号の授受を行うためのコネクタ(23〜26)と、
前記ケース内で前記ICチップの複数のパッドが設けられている外周部と前記コネクタとの間に配置され、高周波信号の伝送に適した所定インピーダンスを有し、前記ICチップの複数のパッドと前記コネクタとの間を接続するための伝送線路が形成された中継用基板(30A、30B)とを含むICモジュール装置であって、
前記中継用基板は、
前記ICチップの複数のパッドが設けられている外周部に一端側を近接させた状態で固定されたインジウム・リン(InP)またはガリウム・砒素(GaAs)からなる基板(31)と、
前記基板に半導体製造プロセスの微細加工技術により形成され、前記ICチップ寄りのの一端側の幅および間隔が該ICチップのパッドの幅および間隔とほぼ等しく、該ICチップから離間する方向へ延びた他端側の間隔が一端側の間隔より広くなるように形成され、前記ICチップ寄りの一端側が該ICチップのパッドに対してボンディングワイヤにより接続された線路導体(32a、32b、32a′、32b′)と、
前記線路導体との間で前記所定インピーダンスの伝送線路を形成するアース導体(33a〜33c)と、
前記基板に半導体製造プロセスの微細加工技術により形成され、前記線路導体の一端側とアースとの間に接続され、前記ボンディングワイヤによるインピーダンス上昇を抑制するための可変容量回路(35)を有していることを特徴とするICモジュール装置。 - ケース(21)と、
前記ケースの内部に固定され、高周波信号を入出力させるためのボンディングワイヤ接続用の複数のパッドが外周部に近接して設けられた高周波信号用のICチップ(10)と、
前記ケースの外周部に固定され、前記ICチップとの間で高周波信号の授受を行うためのコネクタ(23〜26)と、
前記ケース内で前記ICチップの複数のパッドが設けられている外周部に近い位置に配置され、高周波信号の伝送に適した所定インピーダンスを有し前記ICチップの複数のパッドに接続するための伝送線路が形成された第1中継用基板(30A、30B)と、
前記第1中継基板と前記コネクタとの間に固定され、前記所定インピーダンスを有し、前記第1中継基板の伝送線路と前記コネクタとの間を接続するための伝送線路が形成された第2中継用基板(40A〜40D)とを含むICモジュール装置であって、
前記第1中継用基板は、
前記ICチップの複数のパッドが設けられている外周部に一端側を近接させた状態で固定されたインジウム・リン(InP)またはガリウム・砒素(GaAs)からなる基板(31)と、
前記基板に半導体製造プロセスの微細加工技術により形成され、前記ICチップ寄りのの一端側の幅および間隔が該ICチップのパッドの幅および間隔とほぼ等しく、該ICチップから離間する方向へ延びた他端側の間隔が一端側の間隔より広くなるように形成され、前記ICチップ寄りの一端側が該ICチップのパッドに対してボンディングワイヤにより接続された線路導体(32a、32b、32a′、32b′)と、
前記線路導体との間で前記所定インピーダンスの伝送線路を形成するアース導体(33a〜33c)と、
前記基板に半導体製造プロセスの微細加工技術により形成され、前記線路導体の一端側とアースとの間に接続され、前記ボンディングワイヤによるインピーダンス上昇を抑制するための可変容量回路(35)を有していることを特徴とするICモジュール装置。 - 前記第2中継用基板は、所定厚の石英の基板(41)の一面側に一定幅で形成した線路導体(42)と、前記基板の反対面に設けられたアース導体とにより前記所定インピーダンスのマイクロストリップ線路を形成しており、
前記第1中継用基板の伝送線路は、前記線路導体の両側に前記アース導体が形成されたコプレーナ線路であって、前記線路導体の幅とアース導体に対する間隔が、一端側から他端側に向かって大きくなるように形成し、且つ、該線路導体の他端側の幅が、前記第2中継用基板の前記線路導体の幅とほぼ等しくなるように形成されていることを特徴とする請求項2記載のICモジュール装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009052087A JP2010206084A (ja) | 2009-03-05 | 2009-03-05 | Icモジュール装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009052087A JP2010206084A (ja) | 2009-03-05 | 2009-03-05 | Icモジュール装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010206084A true JP2010206084A (ja) | 2010-09-16 |
Family
ID=42967257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009052087A Pending JP2010206084A (ja) | 2009-03-05 | 2009-03-05 | Icモジュール装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010206084A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013105405A1 (ja) | 2012-01-10 | 2013-07-18 | 三菱電機株式会社 | 伝送装置 |
JPWO2015129731A1 (ja) * | 2014-02-26 | 2017-03-30 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
-
2009
- 2009-03-05 JP JP2009052087A patent/JP2010206084A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013105405A1 (ja) | 2012-01-10 | 2013-07-18 | 三菱電機株式会社 | 伝送装置 |
CN103814558A (zh) * | 2012-01-10 | 2014-05-21 | 三菱电机株式会社 | 传送装置 |
JP5570669B2 (ja) * | 2012-01-10 | 2014-08-13 | 三菱電機株式会社 | 伝送装置 |
US9294066B2 (en) | 2012-01-10 | 2016-03-22 | Mitsubishi Electric Corporation | Transmission device |
JPWO2015129731A1 (ja) * | 2014-02-26 | 2017-03-30 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6676170B2 (ja) | 時間遅延フィルタ | |
JP6563164B1 (ja) | 高周波フィルタ | |
US8436450B2 (en) | Differential internally matched wire-bond interface | |
JP6299301B2 (ja) | 半導体光変調装置 | |
US10588215B2 (en) | Inter-board connection structure | |
US7825752B2 (en) | Dielectric filter having a dielectric block with input/output electrodes of a bent shape at corner portions of the block | |
JP2010206084A (ja) | Icモジュール装置 | |
JP2003188047A (ja) | Dcブロック回路および通信装置 | |
WO2014199591A1 (ja) | マイクロ波回路 | |
KR100779168B1 (ko) | 밀리미터파 대역용 신호 전송로 | |
JP3008939B1 (ja) | 高周波回路基板 | |
JP2000068713A (ja) | 分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板 | |
JP6532618B2 (ja) | 高周波回路及び高周波電力増幅器 | |
JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
JPH03119803A (ja) | マイクロ波平面回路調整方法 | |
JP4329702B2 (ja) | 高周波デバイス装置 | |
JP2004153795A (ja) | 伝送路 | |
JP2011147083A (ja) | コプレーナ線路 | |
JP2012186724A (ja) | フィルタ回路 | |
JP2014203846A (ja) | 高周波半導体モジュール | |
JP2024075174A (ja) | 高周波バイアス回路 | |
JPH04345301A (ja) | 信号回路 | |
JP2003069313A (ja) | 半導体パッケージ | |
JP2001177012A (ja) | 高周波用配線基板 | |
JP2012010069A (ja) | 伝送線路 |