JP2010199348A - 半導体メモリとその製造方法 - Google Patents
半導体メモリとその製造方法 Download PDFInfo
- Publication number
- JP2010199348A JP2010199348A JP2009043355A JP2009043355A JP2010199348A JP 2010199348 A JP2010199348 A JP 2010199348A JP 2009043355 A JP2009043355 A JP 2009043355A JP 2009043355 A JP2009043355 A JP 2009043355A JP 2010199348 A JP2010199348 A JP 2010199348A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- electrode
- ferritin
- manufacturing
- electrode portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】形成プロセス負荷を低減し、メモリビットのバラツキを低減するための抵抗変化型の半導体メモリの製造方法を提供する。
【解決手段】導電体10、絶縁体20、および絶縁層11の上に、第1電極部12、第2電極部13、抵抗変化層14、第3電極部15で構成される抵抗変化型のメモリビット部1が立体的に構成され、上部に導電体16が配置される。導電体10あるいは導電体16をビット線32とし、第1電極部12をワード線33とし、金属酸化物を主成分とした抵抗変化層14に電圧あるいは電流を印加することにより、メモリビット部1の抵抗変化を実現できる。抵抗変化型の半導体メモリを形成するには、絶縁層11に貫通ホール部を形成して露出した導電層12表面に、金属化合物を内包するフェリチンを用いて、金属ナノ粒子からなる電極13を設ける。
【選択図】図1
【解決手段】導電体10、絶縁体20、および絶縁層11の上に、第1電極部12、第2電極部13、抵抗変化層14、第3電極部15で構成される抵抗変化型のメモリビット部1が立体的に構成され、上部に導電体16が配置される。導電体10あるいは導電体16をビット線32とし、第1電極部12をワード線33とし、金属酸化物を主成分とした抵抗変化層14に電圧あるいは電流を印加することにより、メモリビット部1の抵抗変化を実現できる。抵抗変化型の半導体メモリを形成するには、絶縁層11に貫通ホール部を形成して露出した導電層12表面に、金属化合物を内包するフェリチンを用いて、金属ナノ粒子からなる電極13を設ける。
【選択図】図1
Description
本発明は、抵抗変化型の半導体メモリの製造方法に関するものである。
近年、メモリ素子の微細化の要求が高まっている。それに伴い、微細化による悪影響を受けにくいメモリ素子として、電荷容量ではなく電気抵抗の変化によって情報を記録する半導体メモリ素子(不揮発性メモリ素子)が注目されている。
抵抗変化型のメモリ素子は、抵抗変化層と、抵抗変化層を挟むように配置された2つの電極とを含む。この素子は電気抵抗が異なる複数の状態をとることができ、電極間に所定の電圧または電流を印加することによって、その状態を変化させることが可能である。そして、選択された1つの状態は、所定の操作が加わらない限り基本的に保持される(すなわち不揮発である)。このような効果は、巨大抵抗変化効果(Colossal Electro−Resistance:CER)と呼ばれている。これらCER効果にはサイズの課題が無いことや、桁違いに大きな抵抗変化を示すことから、半導体メモリ素子は、微細化が求められている次世代の不揮発メモリとしての期待が高い。ヒックモットによるジャーナル・オブ・アプライド・フィジックス(J. Appl. Phys., vol.88 pp.2805, 2000)(非特許文献1)に記載された報告では、各種酸化物において、電流−電圧特性にヒステリシスが表れる、所謂CER効果の発現可能性が指摘されている。また半導体メモリ素子としては、特表2002−537627号公報(特許文献1)には、各種酸化物を用いた素子が開示されている。これらの素子を用いることで構成する不揮発性メモリは、抵抗変化型ランダムアクセスメモリ(Resistance RAM:ReRAM)と呼ばれて注目を集めている。特に、電気抵抗値の変化によって情報を記録するこれらの不揮発性メモリ素子は、サイズにおける制限が小さいために、超高集積化への期待が高い。ReRAMに適用される抵抗変化を促す材料には、特許文献1に示されたペロブスカイト材料や、ベクらによるインターナショナル・エレクトロン・デバイス・ミーティング・2004(Tech. Dig. - Int. Electron Devices Meet. 2004, 587)(非特許文献2)に示された、ニッケル、チタン、ハフニウム、ジルコニウムの酸化物や、特許3919205号公報(特許文献2)には、鉄酸化物、ウェイらによるインターナショナル・エレクトロン・デバイス・ミーティング・2008(Tech. Dig. - Int. Electron Devices Meet. 2008, 293)(非特許文献3)に示されたタンタル酸化物などが検討されている。
これら大きな抵抗変化を示す動作機構についても近年、明らかになっている。オダガワによるアプライド・フィジックス・レター(Appl. Phys. Lett., vol.91, 133503, 2007)(非特許文献4)に記載された報告によると、駆動電圧あるいは電流の印加によって、抵抗変化層と電極との界面での酸化還元反応が起こり、その際に生成される高抵抗性の金属酸化物を電気的に検知することで抵抗変化が生じる。上記の動作機構に基づいた、メモリ構造や製造方法の選択を行うことによって、安定的に動作可能な半導体メモリを実現することができる。
ReRAMにおいては高集積の実現にむけて、特開2003−197877号公報(特許文献3)にあるように、半導体メモリを多層にスタックさせて構成する取り組みもなされている。さらに一層の集積度向上へ向けて、特開2008−181978(特許文献4)にあるように、貫通ホールの側面にメモリ機能部を設けた新しい構造も提案されている。この構造によれば、特許文献2記載の多層スタック構造の形成の際、各層のスタック時に生じるグローバル段差に起因する平坦性欠如による配線の断線などの不具合要因を無くし、高集積メモリの実現性を一層向上させることができると期待される。
また特許文献3に示されたような多層スタック型では、抵抗値を決定する含有酸素量を精度良く制御した金属酸化物からなる抵抗変化層を何層にも渡って均一に作製する技術が必要であるが、貫通ホールの側面にメモリ機能部を設ける特許文献4に示されたような構造では、抵抗変化層を一回の堆積プロセスにて形成できるので、超高集積メモリの実現に一層効果的と考えられる。
しかしながら非特許文献4に示された動作機構によれば、酸化還元反応によって生じる高抵抗性の金属酸化物の生成度合いの違いに対しても、高抵抗状態の抵抗値がメモリビット毎に大きく依存することとなる。抵抗値をメモリ情報とするメモリビットのバラツキを効果的に低減させるためには、酸化還元反応を制御する必要がある。酸化還元反応の制御には、抵抗変化層と電極との界面へ供給する電子と酸素イオンの量を制御するのが良く、そのためには、局所的に過重な電子が流れすぎることを制限する電流狭窄路を抵抗変化層と電極との界面に均一に設けることが効果的である。電流狭窄構造を設ける利点にはいくつかの技術が既に公開されている。国際公開第2005/041303号パンフレット(特許文献5)によれば抵抗変化層と電極の界面に凹部凸部を設けた構造あるいは金属微粒子を配置した構造、特開2006−203178号公報(特許文献6)によれば超微細突起(ナノチップ)を設けた構造、特開2007−180473号公報(特許文献7)によれば電極側に突起物を設けた構造、特開2007−180174号公報(特許文献8)によれば金属微粒子を結晶成長核とした構造、特開2006−210639号公報(特許文献9)によれば、フェリチンを利用して誘電体中に埋め込まれた柱状導電体上に微粒子を配置した構造などが、それぞれ開示されている。
特表2002−537627号公報
特許第3919205号公報
特開2003−197877号公報
特開2008−181978号公報
国際公開第2005/041303号パンフレット
特開2006−203178号公報
特開2007−180473号公報
特開2007−180174号公報
特開2006−210639号公報
T.W. Hickmott, J. Appl. Phys., vol.88 pp.2805, 2000.
I.G. Baek et al., Tech. Dig. - Int. Electron Devices Meet. 2004, 587.
Z. Wei et al., Tech. Dig. - Int. Electron Devices Meet. 2008, 293.
A. Odagawa et al., Appl. Phys. Lett., vol.91, 133503, 2007.
高集積の半導体メモリを実現するためには、貫通ホールの側面にメモリ機能部を設ける構造が有望であり、抵抗変化層を一回の堆積プロセスにて形成できるので、プロセスバラツキを最小限に留めることができる。また酸化還元反応によって生じるメモリビットのバラツキ低減をさせる上で、局所的に過重な電子が流れすぎることを制限する電流狭窄路を抵抗変化層と電極との界面に均一に設けることが有効である。
しかしながら、特許文献5−7では電流狭窄の構造は開示しているが、いずれも高精度なプロセス技術が要求されるばかりでなく、貫通ホールの側壁といった立体構造部分に造作するのに全く困難である。また特許文献8−9でも、微粒子を用いた構造を開示しているが、やはり貫通ホールの側壁といった立体構造部分に配置し構造を形成するのに全く困難である。本発明は、前記従来の課題を解決するもので、単純且つ容易な工程を用いて超高集積のメモリを実現する製造方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体メモリの製造方法は、少なくとも2体以上の第1電極部を構成するための導電層と絶縁層からなる多層構造を形成し、多層構造の一部に第1電極部を貫通するようにホール部を形成し、その側壁部に露出した第1電極部に対して、第1電極部とは異なる元素を主成分とする金属化合物を内包するフェリチンを用いて第1電極部上に配置し、その後にフェリチンのタンパク質を除去し、フェリチンに内包された金属化合物を金属ナノ粒子として第1電極部に対して電気的に接続するようにした第2電極部を設けて、その上に抵抗変化層を設けて、その上に第3電極部を設けて、第1電極部に接する第2電極部と第3電極部との間の抵抗変化層に駆動電圧あるいは電流を印加することにより、抵抗変化型の半導体メモリを形成する。ホール部にフェリチンを配置させる際には、ホール部が半導体メモリ形成雰囲気より負圧とすることで、ホール部にフェリチンを導入する工程を含むのが好ましい。また第1電極部と電気的に接続された帯状の配線電極を、さらに第3電極部と電気的に接続された帯状の配線電極をそれぞれ形成するのが好ましい。またホール部の底部を導電体として形成するのが好ましい。第1電極部は少なくともチタン(Ti)を含む導電材料を主成分とし、第2電極部は少なくとも白金(Pt)、あるいは、金(Au)を含む導電材料を主成分とし、絶縁層は少なくともシリコン(Si)を含む絶縁材料を主成分とするのが好ましい。
本発明によれば、単純且つ容易に超高集積の半導体メモリを実現することができる。
以下、本発明の実施の形態について説明する。なお、本発明は、以下の実施形態および実施例の説明に限定されない。以下の説明では、特定の数値や特定の材料を例示する場合があるが、本発明の効果が得られる限り、他の数値や他の材料を適用してもよい。
本発明に係わる半導体メモリの一部を、図1にて示す。図1は断面図(図3の上面図に示すb-b’の断面)を示している。導電体10、絶縁体20、および絶縁層11の上に、第1電極部12、第2電極部13、抵抗変化層14、第3電極部15で構成される抵抗変化型のメモリビット部1が立体的に構成され、上部に導電体16が配置されて構成されている。導電体10あるいは導電体16をビット線32と接続して構成し、第1電極部12をワード線33と接続して構成し、抵抗変化層14に所望の電圧あるいは電流を印加することにより、メモリビット部1の抵抗変化を実現でき、本発明の製造方法にて半導体メモリ100を実現することができる。図2A〜図2Hは、図1に示した半導体メモリ100の製造方法の一例を示している。図2A〜図2Hは断面図を示している。
図2Aは絶縁体20の一部に導電体10が形成されている。導電体10は帯状の配線であるのが好ましいが、プラグ形状にて他の帯状の配線に電気的に接続されていても構わない。絶縁体20は、絶縁体であれば良い。例えばTEOS(Tetra ethyl ortho silicate)を原料とするSiO2膜や、熱酸化Si(SiO2)、SiOCやその他の低誘電率の有機系材料などを用いても良い。導電体10は、基本的には抵抗率が100mΩcm以下での導電性を有していればよい。例えば、銅(Cu)やアルミニウム(Al)、白金(Pt)、タンタル(Ta)、タングステン(W)、窒化タンタル(Ta−N)、窒化チタン(Ti−N)、窒化アルミチタン(Ti−Al−N)などによって形成できる。図2Aに示す例では、絶縁体20の一部に導電体10を埋め込んだ形状にて形成しており、導電体10にCuを用いる場合には、Cuダマシンプロセスなどの技術を用いて形成する。導電体10の表面にはCuが露出している必要はなく、例えばTa−Nなどの導電性の被覆がなされていても良い。またダマシンプロセス適用には、性質の異なる低誘電絶縁積層膜に配線と接続ビアを同時に導通形成するハイブリッドデュアルダマシンや、単層の低誘電絶縁膜に配線と接続ビアを同時に導通形成するデュアルダマシン、配線と接続ビアそれぞれにダマシンを行うシングルダマシンなど、いずれの方法を用いても構わない。またこの際の絶縁膜形成、溝加工、メタル埋め込み等の各要素技術には、ダマシンプロセスに標準的な技術を用いることが出来る。また本発明に係わる半導体メモリを配置する基体(図示していない)には、たとえば半導体基板(たとえばシリコン基板)を用いることができる。半導体基板を用いる場合、本発明に係わる半導体メモリと、その他の半導体素子や回路を、同一基板上に容易に形成できる。なお、図2Aに示す構造は、半導体基板上に形成しても良く、更にはトランジスタやコンタクトプラグなどが予め形成された基板も含まれる。
次に図2Bに示すように、図2Aの構造の上に、絶縁層11と第1電極部12を積層した多層膜を形成する。
次に図2Cに示すように、導電体10が露出するまでの深さを有するホール部21を形成する。形成したホール部には、絶縁層11および第1電極部12の一部が露出している。また図には示していないが、図2Bに示す多層膜を予め配線形状に加工したのちに図2Cに示すホール部21形成を行っても良い。また導電体10が帯状の配線の場合、その伸長方向と並走しない方向に多層膜の配線を形成することで、導電体10と多層膜との交差点中心近傍にホール部21を設けるのが好ましい。この際の加工には標準的なリソグラフィーおよびエッチング手法を用いることができる。この際の絶縁層11には少なくともシリコン(Si)を含む絶縁材料を主成分とするのが好ましい。また第1電極部12には、少なくともチタン(Ti)を含む導電材料を主成分とするのが好ましい。
次に図2Dに示すように、ホール部21に露出した第1電極部12の表面に、第1電極部とは異なる元素を主成分とする金属化合物を内包するフェリチンを配置し、その後にフェリチンのタンパク質を、例えばUV光/オゾン処理を施して除去し、フェリチンに内包された金属化合物を金属ナノ粒子として第1電極部に対して電気的に接続するようにした第2電極部を設ける。内包金属として金属硫化物を出発原料とする場合には、UV光/オゾン処理によるタンパク質除去と同時に金属硫化物から硫黄が除去され、金属ナノ粒子を得ることが出来る。また場合によっては例えばUV光/オゾン処理を施した後に、第1電極部ならびに第2電極部の導電性向上のために、水素(H2)を少なくとも含むガス雰囲気中で還元熱処理(典型的には100〜600℃)を施すこともありうる。
フェリチンをホール部21へ導入する際、予め半導体メモリとなるチップを大気圧に比べて負圧の雰囲気に置き、フェリチンを含む溶液をホール部上部に配した後に、大気圧下に置くように処理することにより、ホール深部への導入を行うことが出来る。また大気圧下の雰囲気にて、フェリチンを含む溶液をホール部上部に配した後に、加圧雰囲気下に置くように処理することによっても良く、ホール部がホール外部の雰囲気より負圧下の雰囲気中に置くことで、ホール部へのフェリチン導入が実現可能である。第2電極部となる金属ナノ粒子は少なくとも白金(Pt)、あるいは、金(Au)を含む導電材料を主成分とするのが好ましい。フェリチンに内包された金属化合物の形成については、後述する。またフェリチンをホール部21に導入する際に予めホール内部に表面処理を施すことにより、絶縁層11表面に比して第1電極部12表面に選択的な配置を向上させる上で好ましく、詳細な処理については後述する。
次に図2Eに示すように、ホール部21の側壁に接するように抵抗変化層14を形成する。抵抗変化層14には、金属酸化物を主成分として構成するのが好ましく、鉄酸化物(FeOx)、チタン酸化物(TiOx)、タングステン酸化物(WOx)、タンタル酸化物(TaOx)、ハフニウム酸化物(HfOx)を主成分として構成するのが好ましい。これら主成分を構成する金属酸化物MOx(Mは金属元素で、Fe、Ti、W、Ta、Hfなどから選ばれる)は金属母材を酸化して形成するのが好ましく、その際の金属母材として、酸化物(M−O)、窒化物(M−N)、金属(M)あるいはこれらの混合体を主成分として含むのが良い。例えばFeOxの母材としてFeOx0(x0=4/3)を用いて、その後の酸化によって得られるFeOx(3/2≧x>4/3)は抵抗変化層14として好ましい。また例えば、TiOxの母材としてTiNを用いて、その後の酸化によって得られるTiOxNy(0.5≦x<2、0<y<1)も抵抗変化層12として好ましい。また例えば、TaOxの母材としてTaNを用いて、その後の酸化によって得られるTaOxNy(1≦x<2.5、0<y<1)も抵抗変化層12として好ましい。またTaOxを直接側壁部に形成する際、ホール部21のアスペクト比(α=高さ/開口径)が小さい場合(例えばαが5以下)には、マグネトロンスパッタ法などのような成膜手法などを用いることができ、ホール部21のアスペクト比が大きい場合(例えばαが1以上)には、CVD(化学気相堆積)法などのような成膜手法を用いるのが好ましい。例えばTaOxの場合には、CVD法によりα≧1000の条件下での堆積が可能である。
次に図2Fに示すように、不要な抵抗変化層付着部分をエッチング手法により除去する。またこの際には指向性の良いドライエッチング手法を用いるのが良い。更にはこの際に予めCMP手法などを用いて表面平坦化を行い、その後にイオンエッチング手法を用いるような2段階の処理も、チップ全体の凹凸となるグローバル段差を緩和することに効果的な上で好ましい。
次に図2Gに示すように、抵抗変化層14に接するようにして第3電極部15をホール部内部に充填するようにして形成する。
最後に図2Hに示すように、第3電極部15から接続される帯状の配線として導電体16を形成する。この際、導電体10からなる帯状の配線の伸長方向と並走するように形成するのが好ましい。第3電極部15ならびに導電体16は、基本的には抵抗率が100mΩcm以下での導電性を有していればよい。例えば、銅(Cu)やアルミニウム(Al)、白金(Pt)、タンタル(Ta)、タングステン(W)、窒化タンタル(Ta−N)、窒化チタン(Ti−N)、窒化アルミチタン(Ti−Al−N)などによって形成でき、またこれらを皮膜状(例えば10nm以下程度)に形成した後、タングステン(W)などで充填しても良い。
図1ならびに図2A〜図2Hに示した、導電体10を下部に配置することで、導電体10の層以下に予め形成したトランジスタや配線などと接続し易く、導電体16から接続されるビアプラグ接続だけでは冗長となる配線を簡便にする利点がある。
図2A〜図2Hに示す各工程は、公知の技術、たとえば、半導体素子の製造プロセスや、薄膜形成プロセスや、微細加工プロセスで用いられている技術を適用することによって実施できる。各層の形成には、たとえば、原子層堆積法(ALD)、パルスレーザデポジション(PLD)、イオンビームデポジション(IBD)、クラスターイオンビーム、およびRF、DC、電子サイクロトン共鳴(ECR)、ヘリコン、誘導結合プラズマ(ICP)、対向ターゲットなどの各種スパッタリング法、分子線エピタキシャル法(MBE)、イオンプレーティング法などを適用することができる。これらPVD(Physical Vapor Deposition)法の他に、CVD(Chemical Vapor Deposition)法、MOCVD(Metalorganic Chemical Vapor Deposition)法、メッキ法、MOD(Metalorganic Decomposition)法、あるいは、ゾルゲル法などを用いてもよい。特にCVD法を用いることにより、抵抗変化層12を立体構造の側壁部に均一に形成でき易い上で好ましい。
各層の微細加工には、たとえば、半導体素子の製造プロセスや、磁性デバイス(GMRやTMRなどの磁気抵抗素子など)の製造プロセスに用いられる方法を適用できる。たとえば、イオンミリング、RIE(Reactive Ion Etching)、FIB(Focused Ion Beam)などの物理的あるいは化学的エッチング法を用いてもよい。また、微細パターン形成のためのステッパー、EB(Electron Beam)法などを用いたリソグラフィー技術を組み合わせて用いてもよい。層間絶縁層や、コンタクトホールに堆積させた導電体の表面の平坦化は、たとえば、CMPやクラスターイオンビームエッチングなどで行うことができる。また、電極や抵抗変化層の製造時における酸化処理は、たとえば、酸素の、原子、分子、イオンまたはラジカルなどを含む適当な雰囲気中で行われる。酸化処理は、雰囲気、温度、時間、反応性を変化させてもよい。なお、プラズマやラジカルを発生させる手段としては、たとえば、ECR放電、グロ−放電、RF放電、ヘリコンあるいはICP等の公知の手段を適用できる。窒素を用いた窒化についても、同様の手法によって実施できる。
図3は図2A〜図2Hで示した製造方法で形成できる、図1の半導体メモリの上面図を、図4は同じく図1の紙面と垂直方向での断面図(図3の上面図に示すc-c’の断面)の一例を示している。
図5は、本発明に係わる半導体メモリの別な一例を示している。その製造方法としては、図2A〜図2Fまでに示すのと同じ工程を経て後、抵抗変化層14に接するようにして第3電極部15をホール部内部の側壁に形成し、導電体16からなる配線形状に加工を施し、絶縁体17をその上に堆積して実現する。この際、第3電極部15をホール部内部の側壁に形成した後に、直ちに絶縁体17を堆積して、導電体16の配線として所望の形状となるように加工を施すようにしても良い。
図6は、図1の半導体メモリに示すメモリビット部1の一例を示している。第1電極部12と第2電極部13との間に半導体25を設けることにより、非線形伝導部を形成することができる。第1電極部12/半導体25/第2電極部13/抵抗変化層14/第3電極部15の伝導パスを経ることで、図7に示すような(ダイオード動作+メモリビット動作)を確保することができ、メモリビット同士の選択性を向上する上で好ましい。半導体25は、チタン(Ti)の酸化物を主成分とするのが好ましい。製造方法としては、図2A〜図2Cまでに示すのと同じ工程を経て後、ホール部21に露出した第1電極部12表面に対して酸化処理を施すことで得ることができる。さらに図2Dにてフェリチンをホール部内部に導入してタンパクを除去する際に用いる酸化処理(オゾン処理含む)ならびにUV光処理によっても得ることができる。
図8は、図1に示すような半導体メモリおよび図6ならびに図7に示すメモリビットが多数集積された半導体メモリの一例を示している。導電体10はワード線32として機能するように配置し、第1電極部12はビット線33として機能するように配置して構成できる。例えばワード線32側に対して、ビット線33側から所望の大きさを持つ正負の電圧あるいは電流を印加することにより、抵抗変化が不揮発に発現する本発明に係わる半導体メモリを実現することができる。また各メモリビットにはダイオード動作の非線形伝導部が形成されることにより、一つのビット線と一つのワード線を選択し、書き込み/読み出しすることができ、ランダムアクセス性を有する半導体メモリを実現することができる。
本発明に係わる半導体メモリのメモリ情報は、抵抗変化特性に表される。なお、抵抗変化比とは、メモリビットの指標となる数値であり、具体的には、メモリビットが示す高抵抗状態での抵抗値をRHigh、低抵抗状態での抵抗値をRLowとしたときに、以下の式で求められる値である。
[抵抗変化比]=(RHigh−RLow)/RLow
特定の電気抵抗値を示す特定の状態は、メモリビット部に再び書き込みに必要な所定の電圧または電流が印加されるまで保持される。印加する電圧または電流は、パルス状であることが好ましい。パルスの形状は、特に限定されず、たとえば、正弦波状、矩形波状および三角波状から選ばれる少なくとも1つの形状であってもよい。パルスの幅は、通常、数ナノ秒〜数ミリ秒の範囲であればよい。
特定の電気抵抗値を示す特定の状態は、メモリビット部に再び書き込みに必要な所定の電圧または電流が印加されるまで保持される。印加する電圧または電流は、パルス状であることが好ましい。パルスの形状は、特に限定されず、たとえば、正弦波状、矩形波状および三角波状から選ばれる少なくとも1つの形状であってもよい。パルスの幅は、通常、数ナノ秒〜数ミリ秒の範囲であればよい。
以下、電圧印加によって素子の状態を変化させる方法について説明する。例えばビット線33の電位に対してワード線32の電位が正となるような2種類のバイアス電圧(正バイアス電圧)を両電極間に印加することによって、低抵抗状態から高抵抗状態へとあるいは高抵抗状態から低抵抗状態へと変化させることができる。例えば電圧V1のResetパルスを印加することによって低抵抗状態から高抵抗状態へ変化し、電圧V2(>V1)のSetパルスを印加することによって低抵抗状態から高抵抗状態へ変化させることができる。このような動作をユニポーラ動作と呼び、同極性の2種類のパルス印加によりSet/Resetの書き込みを行う。また極性を反転させた動作においても負バイアス印加による同様の手順で行うことができる。メモリビット部の特性に応じて正バイアス印加あるいは負バイアス印加での駆動を選択すれば良い。また例えば正負バイアス電圧印加により、低抵抗状態から高抵抗状態へ、あるいは高抵抗状態から低抵抗状態へと変化させることができる。このような動作をバイポーラ動作と呼び、極性の異なる2種類のパルス印加によりSet/Resetの書き込みを行う。例えば負電圧V1のResetパルスを印加することによって低抵抗状態から高抵抗状態へ変化し、正電圧V2のSetパルスを印加することによって低抵抗状態から高抵抗状態へ変化させることができる。この場合、V1およびV2の極性が反転しての動作もあり得る。
メモリビットの読み出しには、その抵抗値(または出力電流値)と特定の参照ビットの抵抗値(または参照出力電流値)との差分に基づいて算出することが好ましい。参照ビットの参照抵抗値は、メモリビットとは別に準備し、参照ビットに対してもメモリビットと同様にリード電圧を印加することによって得られる。このような方法で測定するための回路の構成の一例を、図9に示す。
図9に示す方法では、メモリビット300からの出力91を負帰還増幅回路92aによって増幅した出力93と、参照ビット94からの出力95を負帰還増幅回路92bによって増幅した出力96とを、差動増幅回路97に入力する。そして、差動増幅回路97から得られた出力信号98を用いて、メモリビットの抵抗が求められる。
図10に単一のメモリビットの動作の一例を示す。メモリビットが、初期には低抵抗状態にあるとする。第1電極部12の電位に対して導電体10の電位が正となるようなパルス状の正バイアス電圧V1を印加すると、メモリビット部1の状態は低抵抗状態から高抵抗状態へと変化する(リセット動作)。ここで、大きさがV1未満の正バイアス電圧をメモリビット部1に印加することによって、その電流出力からその電気抵抗値が求められる。これらの電圧をリード電圧(Read電圧:VRE)とする。VREの極性は正でも負でも構わない。リード電圧は、図10に示すようにパルス状であるのが良い。パルス状のリード電圧を用いることによって、メモリビットの動作における消費電力の低減やスイッチング効率の向上を図ることができる(以下で説明するリード電圧に関しても同様である)。リード電圧を印加してもメモリビット部1の状態が変化することはないため、複数回リード電圧を印加しても、同一の電気抵抗値が検出される(以下で説明するリード電圧に関しても同様である)。
次に、パルス状の負バイアス電圧であるセット電圧V2を印加すると、高抵抗状態から低抵抗状態へと変化する(セット動作)。ここで、メモリビット部1にリード電圧VREを印加することによって、その電流出力から電気抵抗値が求められる。
このように、パルス状の電圧の印加によって、メモリビット部1への情報の記録および読み出しを行うことができる。読み出しの際の、メモリビット部1の出力電流の大きさは、その状態に対応して異なる。ここで、相対的に出力電流の小さい状態(図10におけるOUTPUT1)を「1」、相対的に出力電流の大きい状態(図10におけるOUTPUT2)を「0」とすれば、リセット電圧によって情報「1」が記録され、セット電圧によって情報「0」が記録される(情報「1」を消去する)。
リード電圧の大きさは、セット電圧およびリセット電圧の大きさに対して、通常、1/2〜1/1000程度の範囲にあることが好ましい。セット電圧およびリセット電圧の具体的な値は、メモリビット部1および半導体メモリの構成にもよるが、通常、0.1V〜20Vの範囲であり、0.5V〜10Vの範囲が好ましい。
図11は、本発明に係る不揮発性の半導体メモリの構成を示すブロック図である。図11に示すように、本発明に係わる半導体メモリ400は、半導体基板上に、メモリ本体部401を備えており、このメモリ本体部401は、メモリアレイ402と、行選択回路/ドライバ403と、列選択回路/ドライバ404と、情報の書き込みを行うための書き込み回路405と、選択ビット線に流れる電流量を検出し、データ「1」または「0」と判定するセンスアンプ406と、端子DQを介して入出力データの入出力処理を行うデータ入出力回路407とを具備している。また、半導体メモリ400は、外部から入力されるアドレス信号を受け取るアドレス入力回路408と、外部から入力されるコントロール信号に基づいて、メモリ本体部401の動作を制御する制御回路409とをさらに備えている。
メモリアレイ402は、図11に示すように、半導体基板の上に互いに平行に形成された複数のワード線WL0,WL1,WL2,…と、これらの複数のワード線WL0,WL1,WL2,…の上方にその半導体基板の主面に平行な面内において互いに平行に、しかも複数のワード線WL0,WL1,WL2,…に立体交差するように形成された複数のビット線BL0,BL1,BL2,…とを備えている。
また、これらの複数のワード線WL0,WL1,WL2,…と複数のビット線BL0,BL1,BL2,…との立体交差点に対応してマトリクス状に設けられた、本発明に係わる半導体メモリを構成する、複数のメモリビットM111,M112,M113,M121,M122,M123,M131,M132,M133,…(以下、「メモリセルM111,M112,…」と記載する)が配置されている。
アドレス入力回路408は、外部回路(図示せず)からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路/ドライバ403へ出力するとともに、列アドレス信号を列選択回路/ドライバ404へ出力する。ここで、アドレス信号は、複数のメモリセルM111,M112,…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
制御回路409は、情報の書き込みサイクルにおいては、データ入出力回路407に入力された入力データDinに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路405へ出力する。他方、情報の読み出しサイクルにおいて、制御回路409は、読み出し用電圧の印加を指示する読み出し信号を列選択回路/ドライバ404へ出力する。
行選択回路/ドライバ403は、アドレス入力回路408から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線WL0,WL1,WL2,…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
また、列選択回路/ドライバ404は、アドレス入力回路408から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線BL0,BL1,BL2,…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。
書き込み回路405は、制御回路409から出力された書き込み信号を受け取った場合、行選択回路/ドライバ403に対して選択されたワード線に対する電圧の印加を指示する信号を出力するとともに、列選択回路/ドライバ404に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
また、センスアンプ406は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「1」または「0」と判定する。その結果得られた出力データDOは、データ入出力回路407を介して、外部回路へ出力される。
本発明によれば、図11に示したメモリアレイ402の部分を、図8に示した3次元に積み重なったメモリアレイとして実現することができる。
以下、実施例によって本発明をより詳細に説明する。
(実施例1)
実施例1では、図2A〜図2Hに示す半導体メモリの製造方法を用いてサンプル1−1を作製し、その抵抗変化特性について評価した。
実施例1では、図2A〜図2Hに示す半導体メモリの製造方法を用いてサンプル1−1を作製し、その抵抗変化特性について評価した。
まず、表面にTEOS膜(SiO2膜)が形成された絶縁体20を用意した。そして、絶縁体20上に、帯状の配線形状の導電体10を、銅(Cu)を主成分として用いて作製した。作製には、標準的な銅ダマシン配線形成手法を用い、配線の底部および側壁にはTa/TaNを配して形成した。さらに導電体10の銅配線部を形成の後、その上部にはTa/TaNを配して、導電体10とした。典型的な配線幅は1μmとした。次に絶縁層11としてTEOS膜を、第1電極部12として窒化チタン(TiN)を積層した、([絶縁層11/第1電極部12]2回/絶縁層11)からなる多層膜を形成した。TEOS膜の膜厚は500nm、TiN層の膜厚は50nmとした。TiN層は、Tiターゲットを用いたマグネトロンスパッタリング法によって堆積させた。スパッタリングは、窒素ガスとアルゴンガスとの混合ガス(窒素ガス:アルゴンガスの体積比が約4:1)の雰囲気下(圧力:0.1Pa)において、基板温度を0〜400℃の範囲(主に350℃)とし、印加電力をDC4kWとして作製を行った。第1電極部12の上に形成する絶縁膜であるTEOS膜の膜厚は500nmとした。絶縁層11と第1電極部12を積層した多層膜部分を帯状の配線形状に、標準的なリソグラフィーおよびエッチング手法を用いて加工した。配線幅は5μmとした。次に帯状配線の導電体10と、帯状加工した第1電極部12を含む多層膜の交差部分に、導電体10が露出するまでの深さを有するホール部21を形成した。ホール部21の大きさは、0.4μmφとして形成した。この後にUV光/オゾン処理装置を用いて5分間、基板温度110℃でUV光を照射しつつ酸素およびオゾンガスを供給し、基板表面を酸化および親水化した。この工程において、ホール部21内部での露出している窒化チタン膜の表面が酸化され、その表面に酸窒化チタン層が形成された。
次にアポフェリチン内部の空洞に、金硫化物コアを導入して形成した金属内包フェリチンの作成について述べる。金属内包フェリチンの形成は、まず、20mM塩化金酸カリウム(KAuCl4)溶液1mLに対して17mgのチオウレア(thiourea)を加えて混合し、数分後、Au(III) イオンの黄色溶液がAu(I)- チオウレア錯体の無色透明に変化したので、これを20mM 金チオウレア錯体溶液とした。次にリン酸緩衝液(pH8)に、精製したウマ由来アポフェリチン溶液と、上記の金チオウレア錯体溶液を混合した。ここで最終混合溶液のリン酸緩衝液濃度が50mM、チオウレア濃度が3mM、ウマ由来アポフェリチン濃度が0.5mg/mLとなるようにした。金硫化物のアポフェリチン内部への取り込み反応を完了させるため、混合溶液をそのまま一晩放置した。この操作により、アポフェリチンの保持部に金硫化物が導入され、金硫化物フェリチン(アポフェリチンと金硫化物微粒子の複合体)が生成された。次に、混合溶液を容器に入れ、遠心分離機を用いて毎分10,000回転、15―30分の条件で遠心分離し、沈殿を除去した。続いて、沈殿を除去した後の上澄み液をさらに毎分10,000回転、30分の条件で遠心分離した。このとき、溶解可能な金硫化物フェリチンは上澄み液中に分散し、凝集した金硫化物フェリチンは集合体となって沈殿する。これにより得られた金属硫化物を内包するフェリチン溶液の上澄み液の溶媒を限外ろ過膜[アミコンウルトラ-15(NMWL:50,000)]を用いて濃縮し、この濃縮されたフェリチン画分をさらに25℃下、50mmol/LのTris(2-Amino-2-(hydroxymethyl)-1,3-propanediol)緩衝液(pH8)で平衡化されたSephacryl S-300(ゲルろ過カラム)に流してカラムクロマトグラフィを行なうことにより精製した。これにより、ゲルろ過カラムによりフェリチン粒子の凝集体が除かれた、溶出液を得た。溶出液は、さらに限外ろ過膜と超遠心分離装置を用いて溶液中のフェリチンを濃縮し、次に、110mMのMES(2-(4-Morpholino) ethanesulfonic acid)および110mMのTris(2-Amino-2-(hydroxymethyl)-1,3-propanediol)を含有するpH7の緩衝液により希釈した。この濃縮および希釈の操作を3回ないし7回繰り返し、最終的にタンパク質濃度として0.2mg/mLのフェリチンが水中に分散したフェリチン溶液を得ることができた。
前述のフェリチンの精製により作製した、1%程度の界面活性剤(TWEEN20:mono-9-octadecanoate poly(oxy-1,2-ethanediyl)からなる誘導体)を含むフェリチン溶液を、大気圧に比して負圧の雰囲気下に置いたサンプル1−1のホール部21上部に滴下し、その後に大気圧に戻して室温にて30分間静置した。この操作によりホール部内部にフェリチン溶液が導入され、フェリチンがホール部内部の側壁に吸着する。サンプル1−1を水洗し、その後に乾燥処理として110℃で3分間ベーキングして、吸着したフェリチンを第1電極部12上に固定した。さらにその後にUV光/オゾン処理装置に入れ、基板温度110℃でUV光を照射しつつ酸素およびオゾンガスを供給して5分間保持し、フェリチンの外側タンパク質を除去された。また同時に、フェリチンの内部の直径6nmの金硫化物コアが還元し、直径5nmの金ナノ粒子を形成できた。
次に、抵抗変化膜の母材としてFe3O4をマグネトロンスパッタ法により堆積させた。母材Fe3O4の堆積は、FeO0.75をターゲットとして用い、マグネトロンスパッタ法により、圧力0.6Paのアルゴン雰囲気下において、成膜温度を室温〜400℃の範囲(主に300℃)とし、印加する電力をRF100Wとして行った。この条件で別に作製したFe3O4層の比抵抗は5−50mΩcm(典型的には10mΩcm)程度で、X線回折および赤外吸収、ラマン分光などによって、Fe3O4層であることを同定した。その後に、酸化中熱処理(300℃1分)を経てホール部21の側壁に抵抗変化層14を形成した。ベタ膜に対して同条件での熱処理により、抵抗変化層14はFeOx(3/2≧x>4/3)とすることができる。また抵抗変化層14である側壁部のFe−Oの膜厚は、20nm程度であった。
次に第3電極部15を形成するための導電膜としてPt/TaN/Wを堆積させた。Ptは10nm、TaNは20nm、Wはホール部21を充填するように堆積させた。その上にTaNを50nm堆積して導電体16とし、導電体16を帯状の配線形状となるように加工を行った。配線幅は5μmとした。
作製したサンプル1−1は、初期特性として非線形伝導となるバイアス印加性を示した。これは、第1電極部12と第2電極部13との間に、半導体25となる酸窒化チタンが形成され、金属/半導体/金属となる部分の伝導により引き起こされたものと考えられる。
次に作製したサンプル1−1に対し、図10で示したパルス状の電圧を印加して、その抵抗変化比を評価した。抵抗変化比の評価は以下のように行った。パルスジェネレータを用いて、サンプル1−1の第1電極部12と導電体10との間にパルス電圧を印加するようにし、リセット電圧として2.5Vを、セット電圧として−2.5Vを、リード電圧として0.05V(正バイアス電圧)を印加した。各電圧のパルス幅は10ms(ミリ秒)とした。セット電圧印加後の状態、およびリセット電圧印加後の状態の、それぞれの状態において、リード電圧を印加したときの出力電流値から素子の電気抵抗値を算出した。
算出された電気抵抗の高抵抗状態の値をRHigh、低抵抗状態の値をRHighとして、以下の式から抵抗変化比を求めた。
[抵抗変化比]=(RHigh−RLow)/RLow
その結果、サンプル1−1に含まれる2つの第1電極部12で形成された2つのメモリビット部1はそれぞれ10倍以上の抵抗変化比を示した。
その結果、サンプル1−1に含まれる2つの第1電極部12で形成された2つのメモリビット部1はそれぞれ10倍以上の抵抗変化比を示した。
本実施例により本発明にかかる半導体メモリは良好な抵抗変化特性を示すことが分かり、本発明の製造方法は、素子微細化が可能な高集積メモリへ適用することができる。
(実施例2)
実施例2では、図2A〜図2Hに示す半導体メモリの製造方法を用いてサンプル2−1を作製し、その抵抗変化特性について評価した。
実施例2では、図2A〜図2Hに示す半導体メモリの製造方法を用いてサンプル2−1を作製し、その抵抗変化特性について評価した。
サンプル2−1では、白金硫化物フェリチンを用いて形成した白金ナノ粒子を第2電極部として形成した。その他の部位については、実施例1のサンプル1−1と同様に形成した。フェリチンのホール部21への導入その他についても実施例1と同様である。
アポフェリチンへ白金硫化物コアを導入するための操作を以下で説明する。
まず、100mg/mLのチオウレア(thiourea)溶液0.85mL と、100mMの塩化白金(II)酸カリウム(K2(PtCl4))溶液1mL、および純水0.15mLを混合し、これを50mM 白金チオウレア錯体溶液とした。次に、リン酸緩衝液(pH8)に、精製したウマ由来アポフェリチン溶液と、上記の白金チオウレア錯体溶液を混合した。ここで最終混合溶液のリン酸緩衝液濃度が50mM、チオウレア濃度が3mM、ウマ由来アポフェリチン濃度が0.5mg/mLとなるようにした。白金硫化物のアポフェリチン内部への取り込み反応を完了させるため、混合溶液をそのまま一晩放置した。この操作により、アポフェリチンの保持部に白金硫化物が導入され、白金硫化物フェリチン(アポフェリチンと白金硫化物微粒子の複合体)が生成された。次に、混合溶液を容器に入れ、遠心分離機を用いて毎分10,000回転、15―30分の条件で遠心分離し、沈殿を除去した。続いて、沈殿を除去した後の上澄み液をさらに毎分10,000回転、30分の条件で遠心分離した。このとき、溶解可能な白金硫化物フェリチンは上澄み液中に分散し、凝集した白金硫化物フェリチンは集合体となって沈殿する。
上記により得られた、白金硫化物を内包するフェリチン溶液の上澄み液の溶媒を限外ろ過膜[アミコンウルトラ-15 (NMWL:50,000)]を用いて濃縮し、この濃縮されたフェリチン画分をさらに25℃下、50mmol/LのTris(2-Amino-2-(hydroxymethyl)-1,3-propanediol)緩衝液(pH8)で平衡化されたSephacryl S-300(ゲルろ過カラム)に流してカラムクロマトグラフィを行なうことにより精製した。これにより、ゲルろ過カラムによりフェリチン粒子の凝集体が除かれた、溶出液を得た。溶出液は、さらに限外ろ過膜と超遠心分離装置を用いて溶液中のフェリチンを濃縮し、次に、20mMのMES(2-(4-Morpholino) ethanesulfonic acid)および6mMのTris(2-Amino-2-(hydroxymethyl)-1,3-propanediol)を含有するpH5.8の緩衝液により希釈した。この濃縮および希釈の操作を3回ないし7回繰り返し、最終的にタンパク質濃度として0.2mg/mLのフェリチンが水中に分散したフェリチン溶液を得た。
前述のフェリチンの精製により作製した、1%程度の界面活性剤(TWEEN20:mono-9-octadecanoate poly(oxy-1,2-ethanediyl)からなる誘導体)を含むフェリチン溶液を、大気圧に比して負圧の雰囲気下に置いたサンプル2−1のホール部21上部に滴下し、その後に大気圧に戻して室温にて30分間静置した。この操作によりホール部内部にフェリチン溶液が導入され、フェリチンがホール部内部の側壁に吸着する。サンプル2−1を水洗し、その後に乾燥処理として110℃で3分間ベーキングして、吸着したフェリチンを第1電極部12上に固定した。さらにその後にUV光/オゾン処理装置に入れ、基板温度110℃でUV光を照射しつつ酸素およびオゾンガスを供給して5分間保持し、フェリチンの外側タンパク質を除去された。また同時に、フェリチンの内部の直径6nmの白金硫化物コアが還元し、直径5nmの白金ナノ粒子を形成できた。
作製したサンプル2−1に対し、図10で示したパルス状の電圧を印加して、その抵抗変化比を評価した。抵抗変化比の評価は以下のように行った。パルスジェネレータを用いて、サンプル2−1の第1電極部12と導電体10との間にパルス電圧を印加するようにし、リセット電圧として2.5Vを、セット電圧として−2.5Vを、リード電圧として0.05V(正バイアス電圧)を印加した。各電圧のパルス幅は10ms(ミリ秒)とした。セット電圧印加後の状態、およびリセット電圧印加後の状態の、それぞれの状態において、リード電圧を印加したときの出力電流値から素子の電気抵抗値を算出した。
算出された電気抵抗の高抵抗状態の値をRHigh、低抵抗状態の値をRHighとして、以下の式から抵抗変化比を求めた。
[抵抗変化比]=(RHigh−RLow)/RLow
その結果、サンプル2−1に含まれる2つの第1電極部12で形成された2つのメモリビット部1はそれぞれ10倍以上の抵抗変化比を示した。
その結果、サンプル2−1に含まれる2つの第1電極部12で形成された2つのメモリビット部1はそれぞれ10倍以上の抵抗変化比を示した。
本実施例により本発明にかかる半導体メモリは良好な抵抗変化特性を示すことが分かり、本発明の製造方法は、素子微細化が可能な高集積メモリへ適用することができる。
(実施例3)
図2A〜図2Hに示す半導体メモリの製造方法を用いてサンプル3−1〜3−4を作製し、その抵抗変化特性について評価した。
図2A〜図2Hに示す半導体メモリの製造方法を用いてサンプル3−1〜3−4を作製し、その抵抗変化特性について評価した。
実施例3では、抵抗変化層14の材料として、
サンプル3−1:タンタル酸化物Ta−O
サンプル3−2:チタン酸化物Ti−O
サンプル3−3:タングステン酸化物W−O
サンプル3−4:ハフニウム酸化物Hf−O
を、それぞれ用いて形成した。
サンプル3−1:タンタル酸化物Ta−O
サンプル3−2:チタン酸化物Ti−O
サンプル3−3:タングステン酸化物W−O
サンプル3−4:ハフニウム酸化物Hf−O
を、それぞれ用いて形成した。
サンプル3−1〜3−4では、白金硫化物フェリチンを用いて形成した白金ナノ粒子を第2電極部として形成した。その他の部位については、実施例1のサンプル1−1と同様に形成した。フェリチンのホール部21への導入その他についても実施例1と同様である。
サンプル3−1において抵抗変化層14としてTa−Oを形成する際には、Taターゲットを用いたRFマグネトロンスパッタリング法によって堆積させた。スパッタリングは、酸素ガスとアルゴンガスとの混合ガス(酸素流量比は0.1−10%)の雰囲気下(圧力は0.2−5Pa)において、基板温度を20〜400℃の範囲(主に300℃)とし、印加電力を150−300Wとして行い、Ta−O(20nm)を堆積した。ベタ膜に対して同条件でTa−Oを形成することにより、酸素含有量(O/(Ta+O))が0.5−0.7程度の膜を作製することができる。
サンプル3−2において抵抗変化層14としてTi−Oを形成する際には、Tiターゲットを用いたマグネトロンスパッタリング法によって堆積させた。スパッタリングは、酸素ガスとアルゴンガスとの混合ガス(酸素流量比は0.1−10%)の雰囲気下(圧力は0.2−5Pa)において、基板温度を20〜400℃の範囲(主に300℃)とし、印加電力をRF150−300Wとして行い、TiOx(0.5≦x<2)を堆積した。
サンプル3−3において抵抗変化層14としてW−Oを形成する際には、Wターゲットを用いたマグネトロンスパッタリング法によって堆積させた。スパッタリングは、酸素ガスとアルゴンガスとの混合ガス(酸素流量比は0.1−10%)の雰囲気下(圧力は0.2−5Pa)において、基板温度を20〜400℃の範囲(主に300℃)とし、印加電力をRF150−300Wとして行い、WOx(0.5≦x<3)を堆積した。
サンプル3−4において抵抗変化層14としてHf−Oを形成する際には、Hfターゲットを用いたマグネトロンスパッタリング法によって堆積させた。スパッタリングは、酸素ガスとアルゴンガスとの混合ガス(酸素流量比は0.1−10%)の雰囲気下(圧力は0.2−5Pa)において、基板温度を20〜400℃の範囲(主に300℃)とし、印加電力をRF150−300Wとして行い、HfOx(0.5≦x<2)を堆積した。
作製したサンプル3−1〜3−4に対し、図10で示したパルス状の電圧を印加して、その抵抗変化比を評価した。抵抗変化比の評価は以下のように行った。パルスジェネレータを用いて、各サンプルの第1電極部12と導電体10との間にパルス電圧を印加するようにし、リセット電圧として2.5Vを、セット電圧として−2.5Vを、リード電圧として0.05V(正バイアス電圧)を印加した。各電圧のパルス幅は10ms(ミリ秒)とした。セット電圧印加後の状態、およびリセット電圧印加後の状態の、それぞれの状態において、リード電圧を印加したときの出力電流値から素子の電気抵抗値を算出した。
算出された電気抵抗の高抵抗状態の値をRHigh、低抵抗状態の値をRHighとして、以下の式から抵抗変化比を求めた。
[抵抗変化比]=(RHigh−RLow)/RLow
その結果、各サンプルに含まれる2つの第1電極部12で形成された2つのメモリビット部1はそれぞれ10倍以上の抵抗変化比を示した。結果は、表1に示す通り。
その結果、各サンプルに含まれる2つの第1電極部12で形成された2つのメモリビット部1はそれぞれ10倍以上の抵抗変化比を示した。結果は、表1に示す通り。
本実施例により本発明にかかる半導体メモリは良好な抵抗変化特性を示すことが分かり、本発明の製造方法は、素子微細化が可能な高集積メモリへ適用することができる。
(実施例4)
実施例4では、図2A〜図2Hに示す半導体メモリの製造方法を用いて、1つのホール部当たり2ビットのメモリをマトリクス状(8×8)に配列した64×2=128ビットのメモリからなるサンプル4−1を作製し、その特性について評価した。メモリアレイの各素子の個別動作の確認を行った結果、ランダムアクセス型の半導体メモリとしての動作を確認できた。
実施例4では、図2A〜図2Hに示す半導体メモリの製造方法を用いて、1つのホール部当たり2ビットのメモリをマトリクス状(8×8)に配列した64×2=128ビットのメモリからなるサンプル4−1を作製し、その特性について評価した。メモリアレイの各素子の個別動作の確認を行った結果、ランダムアクセス型の半導体メモリとしての動作を確認できた。
以上の各実施例に示されるように、本発明の半導体メモリの製造方法を用いることにより、良好な抵抗変化特性を示す半導体メモリを実現できることから、素子の微細化が求められる高集積メモリへ適用することが可能である。
本発明は、半導体メモリおよびそれを含む電子デバイスに適用できる。本発明に係わる半導体メモリは微細化ならびに高密度化が可能であり、様々な電子デバイスへ適用できる。本発明の半導体メモリを用いた電子デバイスとしては、たとえば、情報通信端末などに使用される不揮発性RAM、スイッチング素子、センサ、画像表示装置、デジタル家電、携帯電話機、およびPCなどが挙げられる。
1 メモリビット部
10 導電体
11 絶縁層
12 第1電極部
13 第2電極部
14 抵抗変化層
15 第3電極部
16 導電体
17 絶縁体
20 絶縁体
21 ホール部
25 半導体
32 ビット線
33 ワード線
91 出力
92a 負帰還増幅回路
92b 負帰還増幅回路
93 出力
94 参照ビット
95 出力
96 出力
97 差動増幅回路
98 出力信号
100 半導体メモリ
200 半導体メモリ
300 メモリビット
400 半導体メモリ
401 メモリ本体部
402 メモリアレイ
403 行選択回路/ドライバ
404 列選択回路/ドライバ
405 書き込み回路
406 センスアンプ
407 データ入出力回路
408 アドレス入力回路
409 制御回路
BL0,BL1,… ビット線
M111,M112,… メモリセル
WL0,WL1,… ワード線
10 導電体
11 絶縁層
12 第1電極部
13 第2電極部
14 抵抗変化層
15 第3電極部
16 導電体
17 絶縁体
20 絶縁体
21 ホール部
25 半導体
32 ビット線
33 ワード線
91 出力
92a 負帰還増幅回路
92b 負帰還増幅回路
93 出力
94 参照ビット
95 出力
96 出力
97 差動増幅回路
98 出力信号
100 半導体メモリ
200 半導体メモリ
300 メモリビット
400 半導体メモリ
401 メモリ本体部
402 メモリアレイ
403 行選択回路/ドライバ
404 列選択回路/ドライバ
405 書き込み回路
406 センスアンプ
407 データ入出力回路
408 アドレス入力回路
409 制御回路
BL0,BL1,… ビット線
M111,M112,… メモリセル
WL0,WL1,… ワード線
Claims (9)
- (1)少なくとも2体以上の第1電極部を構成するための導電層と絶縁層からなる多層構造を形成し、
(2)前記多層構造の一部に、前記第1電極部を貫通するようにホール部を形成し、
(3)前記ホール部の少なくとも側壁部に露出した前記第1電極部に対して、前記第1電極部とは異なる元素を主成分とする金属化合物を内包するフェリチンを用いて前記第1電極部上に配置し、前記フェリチンのタンパク質を除去して前記フェリチンに内包された前記金属化合物を金属ナノ粒子として前記第1電極部に対して電気的に接続するようにした第2電極部を配し、
(4)前記ホール部の少なくとも側壁部に少なくとも前記第2電極部と電気的に接続された抵抗変化層を設け、
(5)前記第1電極部および前記第2電極部と離間して配される、第3電極部を前記抵抗変化層と電気的に接続して形成し、
前記第1電極部と電気的に接続された前記第2電極部と前記第3電極部との間の前記抵抗変化層を介して、駆動電圧あるいは電流を印加することによって電気抵抗値を異なる複数の状態間で変化させることが可能である抵抗変化型の半導体メモリの製造方法。 - 前記ホール部に前記フェリチンを配置する際に前記ホール部が半導体メモリ形成雰囲気に比べて負圧とすることにより前記ホール部に前記フェリチンを導入する工程を、前記(3)の工程に更に含むことを特徴とする請求項1記載の半導体メモリの製造方法。
- 前記第1電極部と電気的に接続された帯状の配線電極を形成する工程を、前記(1)−(5)の工程のいずれかに更に含むことを特徴とする請求項1記載の半導体メモリの製造方法。
- 前記第3電極部と電気的に接続された帯状の配線電極を形成する工程を、前記(1)−(5)の工程のいずれかに更に含むことを特徴とする請求項3記載の半導体メモリの製造方法。
- 前記ホール部の底部を導電体として形成する工程を、前記(1)−(5)の工程のいずれかに更に含むことを特徴とする請求項1記載の半導体メモリの製造方法。
- 前記第1電極部が少なくともチタン(Ti)を含む導電材料を主成分とすることを特徴とする請求項1記載の半導体メモリの製造方法。
- 前記第2電極部が少なくとも白金(Pt)あるいは金(Au)を含む導電材料を主成分とすることを特徴とする請求項1−2記載の半導体メモリの製造方法。
- 前記絶縁層が少なくともシリコン(Si)を含む絶縁材料を主成分とすることを特徴とする請求項1記載の半導体メモリの製造方法。
- マトリクス状に配置された複数の前記半導体メモリを含む請求項1−8記載の半導体メモリの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009043355A JP2010199348A (ja) | 2009-02-26 | 2009-02-26 | 半導体メモリとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009043355A JP2010199348A (ja) | 2009-02-26 | 2009-02-26 | 半導体メモリとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010199348A true JP2010199348A (ja) | 2010-09-09 |
Family
ID=42823765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009043355A Pending JP2010199348A (ja) | 2009-02-26 | 2009-02-26 | 半導体メモリとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010199348A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012256884A (ja) * | 2011-06-07 | 2012-12-27 | Samsung Electronics Co Ltd | 不揮発性メモリセル、不揮発性メモリ装置、及び不揮発性メモリ装置の製造方法 |
US8754391B2 (en) | 2011-05-12 | 2014-06-17 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and methods of fabricating the same |
US8963115B2 (en) | 2013-04-12 | 2015-02-24 | Kabushiki Kaisha Toshiba | Memory device and method of manufacturing memory device |
JP2015056653A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | 記憶装置 |
US9099646B2 (en) | 2012-08-10 | 2015-08-04 | Kabushiki Kaisha Toshiba | Manufacturing method of non-volatile storage device, and non-volatile storage device |
US9711721B2 (en) | 2014-03-07 | 2017-07-18 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method of manufacturing the same |
US10522596B2 (en) | 2017-07-18 | 2019-12-31 | Toshiba Memory Corporation | Semiconductor storage device comprising resistance change film and method of manufacturing the same |
-
2009
- 2009-02-26 JP JP2009043355A patent/JP2010199348A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8754391B2 (en) | 2011-05-12 | 2014-06-17 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and methods of fabricating the same |
JP2012256884A (ja) * | 2011-06-07 | 2012-12-27 | Samsung Electronics Co Ltd | 不揮発性メモリセル、不揮発性メモリ装置、及び不揮発性メモリ装置の製造方法 |
US9099646B2 (en) | 2012-08-10 | 2015-08-04 | Kabushiki Kaisha Toshiba | Manufacturing method of non-volatile storage device, and non-volatile storage device |
US8963115B2 (en) | 2013-04-12 | 2015-02-24 | Kabushiki Kaisha Toshiba | Memory device and method of manufacturing memory device |
US9293704B2 (en) | 2013-04-12 | 2016-03-22 | Kabushiki Kaisha Toshiba | Memory device and method of manufacturing memory device |
JP2015056653A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | 記憶装置 |
US9711721B2 (en) | 2014-03-07 | 2017-07-18 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method of manufacturing the same |
US10522596B2 (en) | 2017-07-18 | 2019-12-31 | Toshiba Memory Corporation | Semiconductor storage device comprising resistance change film and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3919205B2 (ja) | 抵抗変化素子とその製造方法 | |
JP4857014B2 (ja) | 抵抗変化素子とそれを用いた抵抗変化型メモリ | |
JP4805865B2 (ja) | 可変抵抗素子 | |
US7781230B2 (en) | Electro-resistance element, electro-resistance memory using the same and method of manufacturing the same | |
JP4973666B2 (ja) | 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置 | |
KR101171065B1 (ko) | 기억소자 및 기억장치 | |
WO2006075574A1 (ja) | 抵抗変化素子とその製造方法 | |
JP2009081251A (ja) | 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ | |
JP2008021750A (ja) | 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ | |
TWI254447B (en) | Method for manufacturing nonvolatile semiconductor memory device | |
JP2010199348A (ja) | 半導体メモリとその製造方法 | |
JP2008192995A (ja) | 抵抗変化素子とその製造方法ならびにそれを用いた抵抗変化型メモリ | |
JP2009021524A (ja) | 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ | |
WO2011016196A1 (ja) | 半導体メモリの製造方法 | |
JP3903323B2 (ja) | 抵抗変化素子及びそれを用いた不揮発性メモリ | |
WO2006013819A1 (ja) | 抵抗変化素子とそれを用いた抵抗変化型メモリ | |
TW201011909A (en) | Storage element and storage device | |
JP2004342843A (ja) | 半導体記憶素子及びこれを用いた半導体記憶装置 | |
KR20150093149A (ko) | 기억 소자 및 기억 장치 | |
US9142765B2 (en) | Manufacturing method of non-volatile memory element, non-volatile memory element, and non-volatile memory device | |
JP2006080259A (ja) | 抵抗変化素子およびそれを用いた不揮発性メモリ、ならびにこれらの製造方法 | |
CN101901869A (zh) | 基于石墨烯氧化物的电阻型存储器的制备方法 | |
JP5360145B2 (ja) | 記憶素子及び記憶装置 | |
JP2008028248A (ja) | 抵抗変化素子とこれを用いた抵抗変化型メモリ | |
TWI357635B (en) | Resistor random access memory cell with reduced ac |