JP2010107655A - 表示パネルモジュール、半導体集積回路、信号線駆動回路システム及び電子機器 - Google Patents
表示パネルモジュール、半導体集積回路、信号線駆動回路システム及び電子機器 Download PDFInfo
- Publication number
- JP2010107655A JP2010107655A JP2008278392A JP2008278392A JP2010107655A JP 2010107655 A JP2010107655 A JP 2010107655A JP 2008278392 A JP2008278392 A JP 2008278392A JP 2008278392 A JP2008278392 A JP 2008278392A JP 2010107655 A JP2010107655 A JP 2010107655A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- output
- unit
- circuit
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】従来回路の場合、放熱機構の性能を効率的に引き出すことができず、画素アレイ部(表示パネル)側の発熱が大きい。
【解決手段】アクティブマトリクス方式に対応するパネル構造を有する画素アレイ部に形成された信号線を、各信号線に対応する出力端子を通じて外部から駆動する信号線駆動部の出力段に可変抵抗回路を搭載する。また、信号線駆動部の内部又は外部に、各出力端子に対する印加電圧が出力ダイナミックレンジの高域値である場合、可変抵抗回路の抵抗値を、出力ダイナミックレンジの中間域値で使用する抵抗値よりも大きい値に制御する抵抗値制御部を搭載する。
【選択図】図10
【解決手段】アクティブマトリクス方式に対応するパネル構造を有する画素アレイ部に形成された信号線を、各信号線に対応する出力端子を通じて外部から駆動する信号線駆動部の出力段に可変抵抗回路を搭載する。また、信号線駆動部の内部又は外部に、各出力端子に対する印加電圧が出力ダイナミックレンジの高域値である場合、可変抵抗回路の抵抗値を、出力ダイナミックレンジの中間域値で使用する抵抗値よりも大きい値に制御する抵抗値制御部を搭載する。
【選択図】図10
Description
この明細書で説明する発明は、表示パネルモジュールで消費される電力の分布をデバイス間で最適化する技術に関する。なお、この明細書で提案する発明は、消費電力の分布を適応的に可変できる半導体集積回路又は信号線駆動回路システムとしての側面を有する。また、この明細書で提案する発明は、前述した半導体集積回路や信号線駆動回路システムを搭載する表示パネルモジュール、表示パネルモジュールを搭載する各種の電子機器としての側面も有する。
図1に、表示パネルモジュールを構成する主要な機能部分の構成を示す。表示パネルモジュール1は、画素アレイ部3と、信号線駆動部5と、書込制御線駆動部7と、タイミングジェネレータ9その他で構成される。このうち、画素アレイ部3は、最小表示単位としてのサブ画素をマトリクス状に配置した表示デバイスである。なお、画素アレイ部3は、アクティブマトリクス駆動方式に対応したパネル構造(配線構造及び画素構造)を有している。
信号線駆動部5は、画素アレイ部3の水平解像度に応じて形成された信号線DTLを駆動する回路デバイスである。また、書込制御線駆動部7は、画素アレイ部3の垂直解像度に応じて形成された書込制御線WSLを線順次に駆動する回路デバイスである。信号線駆動部5及び書込制御線駆動部7は、いずれも1つ又は複数の半導体集積回路で構成され、画素アレイ部3の周辺部に配置される。タイミングジェネレータ9は、映像信号及び制御信号に基づいて、信号線駆動部5及び書込制御線駆動部7の駆動に必要なタイミング信号を発生する回路デバイスである。
図2に、信号線駆動部5を構成する主要部分の構成を示す。信号線駆動部5は、ロジック回路部とアナログ回路部とで構成される。このうち、ロジック回路部は、入力インターフェース11とラッチ部13とで構成される。また、アナログ回路部は、レベルシフト部15と、D/A変換部17と、バッファ部19とで構成される。
特開2003−271095号公報
ところで、画素アレイ部3には、更なる高解像度化と高画質化が求められている。
ところが、画素アレイ部3の高解像度化に伴う画素数の増加と高画質化に伴う駆動周波数の増加は、画素アレイ部3の発生する熱量を増加させる方向に作用する。しかも、昨今の画素アレイ部3は、大画面化する傾向にある。すなわち、発熱源の面積が広がる傾向がある。ところが、発熱源の面積が広いと、効率的な放熱設計が一般的に難しい。
ところが、画素アレイ部3の高解像度化に伴う画素数の増加と高画質化に伴う駆動周波数の増加は、画素アレイ部3の発生する熱量を増加させる方向に作用する。しかも、昨今の画素アレイ部3は、大画面化する傾向にある。すなわち、発熱源の面積が広がる傾向がある。ところが、発熱源の面積が広いと、効率的な放熱設計が一般的に難しい。
以下では、図3及び図4を用い、投入電力と消費電力の関係を考察する。熱は、電力の消費によって発生するためである。
図3には、1本の信号線DTLに着目した画素アレイ部3と信号線駆動部5の等価回路を示す。なお、図3では、信号線駆動部5のうちバッファ部19から出力端子21までの回路部分に対応する等価回路と、画素アレイ部3のうち出力端子21に接続される信号線DTLと対応するサブ画素の等価回路を示す。
図3には、1本の信号線DTLに着目した画素アレイ部3と信号線駆動部5の等価回路を示す。なお、図3では、信号線駆動部5のうちバッファ部19から出力端子21までの回路部分に対応する等価回路と、画素アレイ部3のうち出力端子21に接続される信号線DTLと対応するサブ画素の等価回路を示す。
因みに、図3では、バッファ部19が駆動する負荷のうち信号線駆動部5の出力段に存在する出力抵抗をRonで示す。また、画素アレイ部3に形成される信号線DTLの配線抵抗をRL で示し、信号線DTLとサブ画素に対応する負荷容量をCL で示している。
図4に、アナログ回路部に投入される電力と、各回路部分で消費される電力との関係を示す。
図4に、アナログ回路部に投入される電力と、各回路部分で消費される電力との関係を示す。
なお、図4では、アナログ回路部で消費される電力をPANA で示し、信号線駆動部5の出力抵抗Ronで消費される電力をPRON で示し、画素アレイ部3に形成された信号線DTLの配線抵抗RL で消費される電力をPRLで示す。このように、アナログ回路部に投入される電力は、アナログ回路部と配線抵抗で消費される。
まず、画素アレイ部3で消費される電力PRLに着目する。
まず、画素アレイ部3で消費される電力PRLに着目する。
さて、電力PRLは、出力抵抗Ronと配線抵抗RL の分割比に依存する。以下では、図5に示す等価回路に基づいて電力PRLを算出する。なお、次式においては、画素アレイ部3の負荷容量をCL とし、出力端子21に印加される出力電圧をVo とする。また、信号線駆動部5の出力周波数をfとし、信号線DTLの本数をnとする。
PRL=(RL/(Ron+RL))・CL・Vo2・f・n …(式1)
因みに、この計算式で想定する信号線駆動部5の出力波形を図6に示す。
PRL=(RL/(Ron+RL))・CL・Vo2・f・n …(式1)
因みに、この計算式で想定する信号線駆動部5の出力波形を図6に示す。
次に、信号線駆動部5で消費される電力PDRV を考える。電力PDRV は、次式に示すように、アナログ回路部で消費される電力PANA
と、信号線駆動部5の出力配線が有する出力抵抗Ronで消費される電力PRON の和として算出される。
PDRV =PANA +PRON …(式2)
と、信号線駆動部5の出力配線が有する出力抵抗Ronで消費される電力PRON の和として算出される。
PDRV =PANA +PRON …(式2)
この(式2)は、投入電力VDD・IDDと画素アレイ部3で消費される電力PRLを用いると、次式のように書き表すことができる。
PDRV =VDD・IDD−PRL
=VDD・IDD−(RL/(Ron+RL))・CL・Vo2・f・n …(式3)
(式3)より、以下のことが分かる。
PDRV =VDD・IDD−PRL
=VDD・IDD−(RL/(Ron+RL))・CL・Vo2・f・n …(式3)
(式3)より、以下のことが分かる。
まず、投入電力VDD・IDDは、画素階調に応じて定まる出力電圧Vo の増加に伴い、単調に増加することが分かる。
また、画素アレイ部3で消費される電力PRLは、出力電圧Vo の二乗に比例して増加することが分かる。すなわち、出力電圧Vo が高電位になるほど、画素アレイ部3で消費される電力PRLが増加することが分かる。
また、画素アレイ部3で消費される電力PRLは、出力電圧Vo の二乗に比例して増加することが分かる。すなわち、出力電圧Vo が高電位になるほど、画素アレイ部3で消費される電力PRLが増加することが分かる。
このことは、画素アレイ部3で消費される電力が大きくなり、反対に信号線駆動部5側で消費される電力が小さくなることを意味する。
図7に、信号線駆動部5の出力抵抗Ronが固定である場合について、画素アレイ部3の消費電力と信号線駆動部5の消費電力が有する出力電圧依存特性を示す。なお、図7は、出力抵抗Ronが0.667kΩであり、配線抵抗RL が 5kΩであり、負荷容量CL が 150pFであり、出力周波数fが67.5kHzである場合を表している。
図7に、信号線駆動部5の出力抵抗Ronが固定である場合について、画素アレイ部3の消費電力と信号線駆動部5の消費電力が有する出力電圧依存特性を示す。なお、図7は、出力抵抗Ronが0.667kΩであり、配線抵抗RL が 5kΩであり、負荷容量CL が 150pFであり、出力周波数fが67.5kHzである場合を表している。
図7においては、画素アレイ部3で消費される電力PRLを実線で示し、信号線駆動部5で消費される電力PDRV を破線で示している。図7に示すように、信号線駆動部5で消費される電力PDRV は上に凸の曲線を描くように変化する。
すなわち、出力電圧Vo が一定電位よりも大きくなると、電位が上がるほど信号線駆動部5で消費される電力PDRV が減少するように変化することが分かる。
このため、信号線駆動部5に放熱機構を設置しても、出力電位Vo の高い領域では、放熱機構の性能が十分に発揮されない問題がある。
このため、信号線駆動部5に放熱機構を設置しても、出力電位Vo の高い領域では、放熱機構の性能が十分に発揮されない問題がある。
そこで、発明者らは、アクティブマトリクス方式に対応するパネル構造を有する画素アレイ部に形成された信号線を外部から駆動する信号線駆動部に、各信号線に対応する出力端子に接続される出力線上に可変抵抗回路を搭載する。また、各出力端子に対する印加電圧が出力ダイナミックレンジの高域値である場合、前記可変抵抗回路の抵抗値を、出力ダイナミックレンジの中間域値で使用する抵抗値よりも大きい値に制御する抵抗値制御部を、信号線駆動部の内部又は外部に搭載する。
なお、可変抵抗回路は、オン抵抗の異なる複数のアナログスイッチの並列回路で構成され、抵抗値制御部は、複数のアナログスイッチの少なくとも1つを選択的にオン制御することが望ましい。
発明者らの提案する発明の場合、各信号線に対応する出力端子に印加する出力電圧の大きさに応じ、出力端子に接続される可変抵抗回路の抵抗値を可変的に制御することができる。具体的には、出力ダイナミックレンジの高域値で使用する可変抵抗回路の抵抗値を、出力ダイナミックレンジの中間域値で使用する抵抗値よりも大きい値に制御することができる。
なお、画素アレイ部に形成される信号線の抵抗値(配線抵抗値)は常に固定である。従って、可変抵抗回路の抵抗値を大きくすることで、信号線駆動部内で消費される電力の比率を相対的に高くすることができる。
このことは、設置面積の小さい信号線駆動部内で発生する熱量を増やす一方で、設置面積の大きい画素アレイ部内で発生する熱量を相対的に小さくできることを意味する。従って、信号線駆動部に配置する放熱機構から効率的に熱を逃がすことができる。これにより、画素アレイ部側の消費電力を従来方式よりも抑制でき、画素アレイ部で発生する熱量も効果的に抑制することができる。
以下では、発明の最良の形態例を、以下に示す順番で説明する。
(A)信号線駆動部の形態例
(B)有機ELパネルモジュールへの応用例
(C)液晶パネルモジュールへの応用例
(D)他の形態例
(A)信号線駆動部の形態例
(B)有機ELパネルモジュールへの応用例
(C)液晶パネルモジュールへの応用例
(D)他の形態例
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
(A)信号線駆動部の形態例
(A−1)基本原理
図8に、画素階調に対応する電圧Vo を書き込む場合における信号線駆動部5の出力段部分からサブ画素に至るまで回路を単純化して示す。図8は、図3に示した等価回路のアナログ回路部を電圧源Eとみなし、信号線駆動部5の出力抵抗及び信号線DTLの配線抵抗を一つの抵抗Rとみなし、サブ画素その他の容量成分をCとみなした図である。
(A−1)基本原理
図8に、画素階調に対応する電圧Vo を書き込む場合における信号線駆動部5の出力段部分からサブ画素に至るまで回路を単純化して示す。図8は、図3に示した等価回路のアナログ回路部を電圧源Eとみなし、信号線駆動部5の出力抵抗及び信号線DTLの配線抵抗を一つの抵抗Rとみなし、サブ画素その他の容量成分をCとみなした図である。
さて、信号線駆動部5による駆動動作は、この回路が過渡的状態を経て平衡状態に至る動作と考えることができる。このとき、電圧源Eの仕事Wbattery は、次式に示すように、抵抗Rで発生するジュール熱Wjoule
と容量Cに保存される静電エネルギーUcに変換される。
と容量Cに保存される静電エネルギーUcに変換される。
Wbattery =Wjoule +Uc …(式4)
このとき、ジュール熱Wjoule と静電エネルギーUcは、それぞれCE2 /2で与えられることが知られている。すなわち、電圧源Eがした仕事量の半分が、抵抗Rにおいてジュール熱として消費されることが知られている。なお、抵抗Rで発生するジュール熱のおおきさは抵抗値の大きさによらない。
このとき、ジュール熱Wjoule と静電エネルギーUcは、それぞれCE2 /2で与えられることが知られている。すなわち、電圧源Eがした仕事量の半分が、抵抗Rにおいてジュール熱として消費されることが知られている。なお、抵抗Rで発生するジュール熱のおおきさは抵抗値の大きさによらない。
図9に、画素階調に対応する出力電圧Vo を書き込む場合における信号線駆動部5の出力段部分からサブ画素に至るまで回路のより詳細な等価回路を示す。図9では、抵抗Rを、画素アレイ部3に形成される信号線DTLの配線抵抗R1と信号線駆動部5の出力抵抗R2に分割して示している。
この場合、画素アレイ部3で発生するジュール熱WR1と信号線駆動部5で発生するジュール熱WR2は、電圧源Eと容量Cとで固定的に定まるジュール熱Wjoule を、配線抵抗R1と出力抵抗R2の抵抗比で分割した関係になる。すなわち、WR1は、Wjoule ・(R1/(R1+R2))で与えられる。また、WR2は、Wjoule ・(R2/(R1+R2))で与えられる。
そこで、発明者らは、信号線駆動部5の出力抵抗R2を可変制御することにより、放熱効率の高い信号線駆動部5で発生するジュール熱量を調整する手法を考える。特に、画素階調が大きい領域(出力電圧Vo が大きい領域)について、信号線駆動部5で発生するジュール熱を高める手法を提案する。このことは、画素階調が大きい領域(出力電圧Vo が大きい領域)について、画素アレイ部3で発生するジュール熱を低下できることを意味する。
(A−2)回路例
図10に、この形態例において提案する信号線駆動部31の回路構成の概要を示す。なお、図10は、図3の等価回路に対応する。図10に示す信号線駆動部31は、バッファ部19と出力端子21の間に可変抵抗器33を配置する。また、可変抵抗器33の制御用にデコーダ35も配置する。なお、デコーダ35は、特許請求の範囲における抵抗値制御部に対応する。
図10に、この形態例において提案する信号線駆動部31の回路構成の概要を示す。なお、図10は、図3の等価回路に対応する。図10に示す信号線駆動部31は、バッファ部19と出力端子21の間に可変抵抗器33を配置する。また、可変抵抗器33の制御用にデコーダ35も配置する。なお、デコーダ35は、特許請求の範囲における抵抗値制御部に対応する。
図11に、この形態例に係る信号線駆動部31の具体的な構成例を示す。この形態例の場合、図11に示すように、可変抵抗器33は、2つのアナログスイッチ素子SW1及びSW2の並列回路で構成する。ここでのアナログスイッチ素子SW1及びSW2は、トランジスタで構成する。なお、抵抗成分は、トランジスタのオン抵抗を想定する。また、この形態例の場合、アナログスイッチ素子SW1及びSW2を構成するトランジスタサイズを異なる大きさに調整することにより、異なる大きさのオン抵抗を実現する。
この形態例では、アナログスイッチ素子SW1のオン抵抗を1kΩとし、アナログスイッチSW2のオン抵抗を2kΩとする。
デコーダ35は、階調値を与える画素データに基づいて、アナログスイッチ素子SW1及びSW2のいずれか一方又は両方をオン動作させる回路デバイスである。具体的には、出力抵抗Rを、1kΩ、2kΩ、0.667kΩのいずれかに制御する。
デコーダ35は、階調値を与える画素データに基づいて、アナログスイッチ素子SW1及びSW2のいずれか一方又は両方をオン動作させる回路デバイスである。具体的には、出力抵抗Rを、1kΩ、2kΩ、0.667kΩのいずれかに制御する。
なお、この形態例におけるデコーダ35は、画素データの上位3ビットに基づいて前述した切り替え動作を制御する。もっとも、画素アレイ部3で消費される電力PRLは出力電圧Vo の二乗で増加するので、高電位側の制御幅は低電位側よりも細かい方が望ましい。一方で、制御幅を細かくしすぎると制御性が低下する。そこで、この形態例の場合におけるデコーダ35は画素データの上位3ビットのみを使用し、出力電圧Vo の可変範囲を8つの区間に分割して出力抵抗Ronの抵抗値を制御する。
ここでの抵抗値の制御は、低位と高位の出力電圧Vo に対応付ける抵抗値を、中位の出力電圧Vo に対応付ける抵抗値よりも大きくすることにより実行する。図7に示したように、中位の出力電圧Vo の消費電力がピーク電力になるので、低位と高位の出力電圧Vo に対応する消費電力をピーク電力に近づけるためである。
因みに、低位の出力電圧Vo に対応する消費電力はピーク電力との差分が大きいため、3値の抵抗値のうちで最も大きい抵抗値を選択する。また、中位の出力電圧Vo に対応する消費電力はピーク電力を与えるため、3値の抵抗値のうちで最も小さい抵抗値を選択する。また、高位の出力電圧Vo に対応する消費電力は最大電位に近づくほど低下するため、中位に近い出力電圧Vo には3値の抵抗値のうちで2番目に大きい抵抗値を選択し、高位に近い出力電圧Vo には3値の抵抗値のうちで最も大きい抵抗値を選択する。
なお、抵抗値の設定に際しては、抵抗値の切り替えによって中位の出力電圧Vo のピーク電力を超えないように注意する必要がある。出力抵抗値の切り替えによってピーク電力が変更されると、信号線駆動部5の放熱設計に影響が及ぶためである。もっとも、放熱設計を最初からやり直す場合には、高位の出力電圧Vo の消費電力を中位の出力電圧Vo より大きくすることで、画素アレイ部3側で発生する熱量を積極的に抑制することが可能になる。
図12に、この形態例に係るデコーダ35による具体的な切り替え動作例を示す。図12は、画素データの上位3ビットで与えられる8つの区間について、出力端子21に印加する出力電圧Vo と、アナログスイッチ素子SW1及びSW2のオン・オフ関係と、オン抵抗値との関係を表している。
ここでは、出力端子21に印加する出力電圧Vo が0V〜6Vの場合と、14V〜16Vの場合に、デコーダ35は、アナログスイッチSW2のみをオン制御する。図13に、オン抵抗が2kΩのアナログスイッチSW2のみをオン制御する場合の回路図を示す。
また、出力端子21に発生する電圧Vo が10V〜14Vの場合に、デコーダ35は、アナログスイッチSW1のみをオン制御する。図14に、オン抵抗が1kΩのアナログスイッチSW1のみをオン制御する場合の回路図を示す。
また、出力端子21に発生する電圧Vo が10V〜14Vの場合に、デコーダ35は、アナログスイッチSW1のみをオン制御する。図14に、オン抵抗が1kΩのアナログスイッチSW1のみをオン制御する場合の回路図を示す。
また、出力端子21に発生する電圧Vo が6V〜10Vの場合に、デコーダ35は、アナログスイッチSW1とSW2の両方をオン制御する。図15に、オン抵抗が1kΩのアナログスイッチSW1とオン抵抗が2kΩのアナログスイッチSW2をオン制御する場合の回路図を示す。この場合、オン抵抗が並列接続となるので、出力抵抗Rは、
0.667kΩとなる。
0.667kΩとなる。
図16に、この形態例に係る可変抵抗器33の制御動作を採用する場合について、画素アレイ部3で消費される電力と信号線駆動部5で消費される電力の変化の関係を示す。なお、図16は、出力抵抗Ronが 0.667kΩであり、配線抵抗RL が 5kΩであり、負荷容量CL が 150pFであり、出力周波数fが67.5kHzである場合を表している。
(A−3)効果
以上のように、画素データに応じて信号線駆動部5の出力抵抗値を可変的に制御することにより、高電位印加時における画素アレイ部3側の消費電力を従来手法に比して低下させることができる。この消費電力の低下により、高電位印加時における画素アレイ部3の発熱量を低減させることができる。この一方で、信号線駆動部5については消費電力が増加して発熱量が増加する。しかし、信号線駆動部5は、発熱面積が画素アレイ部3に比して狭く、放熱機構による効率的な排熱が可能であり、駆動動作への影響はない。
以上のように、画素データに応じて信号線駆動部5の出力抵抗値を可変的に制御することにより、高電位印加時における画素アレイ部3側の消費電力を従来手法に比して低下させることができる。この消費電力の低下により、高電位印加時における画素アレイ部3の発熱量を低減させることができる。この一方で、信号線駆動部5については消費電力が増加して発熱量が増加する。しかし、信号線駆動部5は、発熱面積が画素アレイ部3に比して狭く、放熱機構による効率的な排熱が可能であり、駆動動作への影響はない。
(B)有機ELパネルモジュールへの応用例
続いて、前述した信号線駆動部31を有機ELパネルモジュールに搭載する場合について説明する。以下では、アクティブマトリクス駆動方式に対応する有機ELパネルモジュールを想定する。
続いて、前述した信号線駆動部31を有機ELパネルモジュールに搭載する場合について説明する。以下では、アクティブマトリクス駆動方式に対応する有機ELパネルモジュールを想定する。
(B−1)システム構成
図17に、有機ELパネルモジュール41のシステム構成例を示す。図17に示す有機ELパネルモジュール41は、画素アレイ部43と、その駆動回路である信号線駆動部45、書込制御線駆動部47及び電源線駆動部49で構成される。
図17に、有機ELパネルモジュール41のシステム構成例を示す。図17に示す有機ELパネルモジュール41は、画素アレイ部43と、その駆動回路である信号線駆動部45、書込制御線駆動部47及び電源線駆動部49で構成される。
(a)画素アレイ部
画素アレイ部43は、表示上の1画素を構成するホワイトユニットがM行×N列に配置されたマトリクス構造を有している。なお、この明細書において、行とは、図中X方向に延びる3×N個のサブ画素51で構成される画素列をいう。また、列とは、図中Y方向に延びるM個のサブ画素51で構成される画素列をいう。勿論、MとNの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。
画素アレイ部43は、表示上の1画素を構成するホワイトユニットがM行×N列に配置されたマトリクス構造を有している。なお、この明細書において、行とは、図中X方向に延びる3×N個のサブ画素51で構成される画素列をいう。また、列とは、図中Y方向に延びるM個のサブ画素51で構成される画素列をいう。勿論、MとNの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。
図18に、ホワイトユニットを構成するサブ画素51の配列例を示す。図18は、3原色に対応するR画素、G画素、B画素に対応するサブ画素51によりホワイトユニットが構成される場合の例である。勿論、ホワイトユニットの構成は、これに限らない。また、サブ画素51についても原色発光型だけでなく、フィルタによる色変換型やマルチ発光型等のサブ画素構造が考えられる。
図19に、アクティブマトリクス駆動に対応するサブ画素51の画素回路例を示す。なお、この種の画素回路には、実に様々な回路構成が提案されている。図19に示す画素回路は、これらのうち最も単純な回路例の一つに対応する。
図19の場合、画素回路は、サンプリング動作を制御する薄膜トランジスタ(以下、「サンプリングトランジスタ」という。)N1と、駆動電流の供給動作を制御する薄膜トランジスタ(以下、「駆動トランジスタ」という。)N2と、保持容量Csと、有機EL素子OLEDとで構成される。
図19の場合、サンプリングトランジスタN1と駆動トランジスタN2はNチャネルMOSトランジスタで構成される。なお、サンプリングトランジスタN1は、ゲート電極に接続された書込制御線WSLにより動作状態が制御される。サンプリングトランジスタN1がオン状態のとき、画素データに対応する信号線DTLの電位が保持容量Csに書き込まれる。
保持容量Csは、駆動トランジスタN2のゲート電極とソース電極間に接続される容量性負荷である。保持容量Csに保持された信号電位Vsig が、駆動トランジスタN2のゲート・ソース間電圧Vgsを与える。この電圧に相当する信号電流Isig が、電流供給線としての電源線DSLから引き込まれ、有機EL素子OLEDに供給される。
なお、信号電流Isig が大きいほど、有機EL素子OLEDに流れる電流は大きくなり、発光輝度が高くなる。すなわち、信号電流Isig の大きさにより階調が表現される。この信号電流Isig の供給が続く限り、有機EL素子OLEDの所定輝度による発光状態が継続される。
この形態例の場合、電源線DSLは行単位で配線され、同じ行に位置する全てのサブ画素51に駆動電源を供給する。この形態例の場合、電源線DSLは、2値の駆動電源VDD及びVSS(<Vcat )のいずれか一方に駆動される。駆動電源VDDは、最大駆動振幅を与える駆動電源である。一方、駆動電源VSSは、有機EL素子OLEDに逆バイアスを与える駆動電源である。駆動電源VSSの印加時には、有機EL素子OLEDは消灯制御される。
(b)信号線駆動部
信号線駆動部45は、サブ画素51の特性補正に必要な基準電位(以下では、「オフセット電位」という。)Vofs と、画素階調に対応する信号電位Vsig を信号線DTLに印加する回路デバイスである。この信号線駆動部45の出力端子21に、前述した出力抵抗の抵抗値を可変する機能を搭載する。
信号線駆動部45は、サブ画素51の特性補正に必要な基準電位(以下では、「オフセット電位」という。)Vofs と、画素階調に対応する信号電位Vsig を信号線DTLに印加する回路デバイスである。この信号線駆動部45の出力端子21に、前述した出力抵抗の抵抗値を可変する機能を搭載する。
図20に、信号線駆動部45の出力段部分の回路構成例を示す。なお、図20には図10との対応部分に同一符号を付して示しており、バッファ部の前段回路は図2に示す回路構成と同じである。図20に示す信号線駆動部45の出力段は、バッファ部19と、可変抵抗器33と、セレクタ61と、デコーダ63とで構成される。
セレクタ61は、信号電位Vsig とオフセット電位Vofs のいずれか一方を選択的に可変抵抗器33に出力する回路デバイスである。
デコーダ63は、信号電位Vsig の書き込み期間には画素データの上位3ビットに応じて抵抗値を可変制御する一方、信号電位Vsig の書き込み期間以外には3値の抵抗値のうちで最も小さい抵抗値に可変制御する回路デバイスである。この設定により、オフセット電位Vofs の印加時には、2つのアナログスイッチ素子SW1及びSW2が同時にオン制御される。
デコーダ63は、信号電位Vsig の書き込み期間には画素データの上位3ビットに応じて抵抗値を可変制御する一方、信号電位Vsig の書き込み期間以外には3値の抵抗値のうちで最も小さい抵抗値に可変制御する回路デバイスである。この設定により、オフセット電位Vofs の印加時には、2つのアナログスイッチ素子SW1及びSW2が同時にオン制御される。
(c)書込制御線駆動部
書込制御線駆動部47は、オフセット電位Vofs や信号電位Vsig の書き込みタイミングを与える制御パルスを書込制御線WSLに印加する回路デバイスである。この形態例の場合、書込制御線WSLは、前述したように行単位で配線される。従って、書込制御線駆動部47の動作は水平走査クロックに同期し、水平走査クロックの入力毎に次行の画素列に制御パルスを出力するように動作する。
書込制御線駆動部47は、オフセット電位Vofs や信号電位Vsig の書き込みタイミングを与える制御パルスを書込制御線WSLに印加する回路デバイスである。この形態例の場合、書込制御線WSLは、前述したように行単位で配線される。従って、書込制御線駆動部47の動作は水平走査クロックに同期し、水平走査クロックの入力毎に次行の画素列に制御パルスを出力するように動作する。
この形態例の場合、書込制御線駆動部47は、各出力段が各行(画素列)に対応するシフトレジスタと各行に対応する出力段とを基本構成とする。なお、シフトレジスタは、例えば制御パルスの立ち上がりタイミングと立ち下がりタイミングを与えるタイミング信号を次行に順次転送するのに用いられる。出力段は、シフトレジスタから与えられるタイミングパルスに基づいて制御パルスを発生する論理回路と、制御パルスを駆動に適した電位に変換するレベルシフタと、書込制御線WSLを実際に駆動するバッファ回路とで構成される。
(d)電源線駆動部
電源線駆動部49は、書込制御線WSLの制御動作と連動してサブ画素51の駆動動作を制御する回路デバイスである。前述したように、電源線駆動部49は、2値の駆動電源のいずれか一つを時間順次に電源線DSLに印加するように動作する。
電源線駆動部49は、書込制御線WSLの制御動作と連動してサブ画素51の駆動動作を制御する回路デバイスである。前述したように、電源線駆動部49は、2値の駆動電源のいずれか一つを時間順次に電源線DSLに印加するように動作する。
(B−2)駆動動作
以下では、この形態例に係る有機ELパネルモジュール41の駆動動作例を説明する。
図21に、あるサブ画素51に着目した内部電位の変化を示す。図21(A)は、信号線DTLの駆動波形である。図21(B)は、書込制御線WSLの駆動波形である。図21(C)は、電源線DSLの駆動波形である。図21(D)は、駆動トランジスタN2のゲート電位Vgの電位変化を示す波形である。図21(E)は、駆動トランジスタN2のソース電位Vsの電位変化を示す波形である。
以下では、この形態例に係る有機ELパネルモジュール41の駆動動作例を説明する。
図21に、あるサブ画素51に着目した内部電位の変化を示す。図21(A)は、信号線DTLの駆動波形である。図21(B)は、書込制御線WSLの駆動波形である。図21(C)は、電源線DSLの駆動波形である。図21(D)は、駆動トランジスタN2のゲート電位Vgの電位変化を示す波形である。図21(E)は、駆動トランジスタN2のソース電位Vsの電位変化を示す波形である。
(a)初期化動作
発光期間が終了し、非発光期間が開始すると、信号電位Vsig の新たな書き込みに備えてサブ画素11の初期化動作が実行される。このとき、電源線DSLには、駆動電位VSSが印加される。このとき、駆動トランジスタN2のゲート電極と電源線DSLの間の電圧が閾値電圧Vthより大きくなる。
発光期間が終了し、非発光期間が開始すると、信号電位Vsig の新たな書き込みに備えてサブ画素11の初期化動作が実行される。このとき、電源線DSLには、駆動電位VSSが印加される。このとき、駆動トランジスタN2のゲート電極と電源線DSLの間の電圧が閾値電圧Vthより大きくなる。
このため、駆動トランジスタN2がオン動作し、保持容量Csに保持されていた電荷が引き出される。この電荷の引出しに伴い、駆動トランジスタN2のソース電位Vs(有機EL素子OLEDとのアノード電極側の電位)は駆動電位VSSになる。また、駆動トランジスタN2のゲート電位Vgも、ソース電位Vsの電位低下に引きずられるように低下する。
(b)閾値補正準備及び閾値補正動作
初期化動作が完了すると、サンプリングトランジスタN1がオン動作し、駆動トランジスタN2のゲート電極に、基準電位としてのオフセット電位Vofs を印加する状態になる。このとき、保持容量Csは、Vofs −VSSで与えられる電圧が印加された状態に制御される。この電圧は、駆動トランジスタN2の閾値電圧Vth(N2)より広い状態である。この電位状態によって、閾値補正準備動作が完了する。
初期化動作が完了すると、サンプリングトランジスタN1がオン動作し、駆動トランジスタN2のゲート電極に、基準電位としてのオフセット電位Vofs を印加する状態になる。このとき、保持容量Csは、Vofs −VSSで与えられる電圧が印加された状態に制御される。この電圧は、駆動トランジスタN2の閾値電圧Vth(N2)より広い状態である。この電位状態によって、閾値補正準備動作が完了する。
この電位状態において、閾値補正動作が開始する。閾値補正動作が開始すると、点灯制御線LSLの電位が駆動電源VDDに切り替わる。
このとき、駆動トランジスタN2のドレイン・ソース間電圧Vdsが広がる。このため、駆動トランジスタN2がオン状態に切り替わり、電流(補正電流)の供給が開始される。
このとき、駆動トランジスタN2のドレイン・ソース間電圧Vdsが広がる。このため、駆動トランジスタN2がオン状態に切り替わり、電流(補正電流)の供給が開始される。
なお、補正電流は、保持容量Csと有機EL素子OLEDの寄生容量を充電するように流れる。これに伴い、駆動トランジスタN2のゲート電位Vgはオフセット電位Vofs に固定された状態のまま、駆動トランジスタN2のソース電位Vsだけが上昇を開始する。因みに、ソース電位Vsの上昇は、駆動トランジスタN2のゲート・ソース間電圧Vgsが閾値電圧Vth(N2)に達した時点で駆動トランジスタN2が自動的にカットオフすることにより終了する。この一連の動作が閾値補正動作である。
(c)信号電位の書き込み兼移動度補正動作
閾値補正動作が完了すると、信号線DTLの電位はオフセット電位Vofs から信号電位Vsig に切り替わる。この際、デコーダ63は、信号線駆動部45の出力抵抗を、印加する信号電位Vsig の大きさに応じた値に設定する。
閾値補正動作が完了すると、信号線DTLの電位はオフセット電位Vofs から信号電位Vsig に切り替わる。この際、デコーダ63は、信号線駆動部45の出力抵抗を、印加する信号電位Vsig の大きさに応じた値に設定する。
この後、書込制御線WSLがHレベルに制御され、サンプリングトランジスタN1がオン制御される。信号電位Vsig の書き込みによって、保持容量Csの電圧は再び閾値電圧Vth(N2)より拡大し、駆動トランジスタN2がオン制御される。
これにより、駆動電流(補正電流)Idsの供給が開始される。なお、駆動電流(補正電流)Idsは、主に有機EL素子OLEDに寄生する容量Cel等を充電するように流れ込む。これにより、有機EL素子OLEDの陽極電位(駆動トランジスタN2のソース電位Vs)は、移動度補正電圧ΔVsだけ上昇する。
言うまでもなく、ここでの移動度補正電圧ΔVsを加味した電位(Vofs −Vth(N2)+ΔVs)は、有機EL素子OLEDの閾値電圧Vth(oled)を超えないように定められている。
従って、移動度補正動作中に有機EL素子OLEDがオン動作することはない。すなわち、移動度補正動作中も、有機EL素子OLEDは非点灯のままである。
従って、移動度補正動作中に有機EL素子OLEDがオン動作することはない。すなわち、移動度補正動作中も、有機EL素子OLEDは非点灯のままである。
(d)発光動作
移動度補正動作が完了すると、サンプリングトランジスタN1がオフ制御される。このとき、書込制御線WSLの駆動パルスは、HレベルからLレベルに変化する。この電位変化によって、サンプリングトランジスタN1はオフ制御され、信号線DTLと駆動トランジスタN2のゲート電極との電気的な接続が切り離される。すなわち、駆動トランジスタN2のゲート電極はフローティング状態になる。
移動度補正動作が完了すると、サンプリングトランジスタN1がオフ制御される。このとき、書込制御線WSLの駆動パルスは、HレベルからLレベルに変化する。この電位変化によって、サンプリングトランジスタN1はオフ制御され、信号線DTLと駆動トランジスタN2のゲート電極との電気的な接続が切り離される。すなわち、駆動トランジスタN2のゲート電極はフローティング状態になる。
一方、駆動トランジスタN2は、駆動電流Idsの供給を継続する。このため、有機EL素子OLEDに寄生する容量の充電も継続し、その陽極電位が引き続き上昇する。
この陽極電位の上昇に伴い、駆動トランジスタN2のソース電位Vsが上昇する。また、駆動トランジスタN2のソース電位Vsの上昇に伴って、駆動トランジスタN2のゲート電位Vgもブートストラップ動作により上昇する。
この陽極電位の上昇に伴い、駆動トランジスタN2のソース電位Vsが上昇する。また、駆動トランジスタN2のソース電位Vsの上昇に伴って、駆動トランジスタN2のゲート電位Vgもブートストラップ動作により上昇する。
この後、ソース電位Vsが有機EL素子OLEDの閾値電圧Vth(oled)に達した時点で、有機EL素子OLEDはオン動作する。すなわち、駆動電流Idsは有機EL素子OLEDへと流れ、当該駆動電流Ids’の大きさに応じた輝度レベルで発光を開始する。
発光開始後は、ゲート・ソース間電圧Vgs’に応じた大きさの駆動電流Ids’が有機EL素子OLEDに継続的に供給され、当該駆動電流に応じた輝度レベルによる発光状態が継続される。
(C)液晶パネルモジュールへの応用例
続いて、前述した信号線駆動部31を液晶パネルモジュールに搭載する場合について説明する。以下では、アクティブマトリクス駆動方式に対応する液晶パネルモジュールを想定する。
続いて、前述した信号線駆動部31を液晶パネルモジュールに搭載する場合について説明する。以下では、アクティブマトリクス駆動方式に対応する液晶パネルモジュールを想定する。
(C−1)システム構成
図22に、液晶パネルモジュール71のシステム構成例を示す。図22に示す液晶パネルモジュール71は、画素アレイ部73と、その駆動回路である信号線駆動部75及び書込制御線駆動部77で構成される。
図22に、液晶パネルモジュール71のシステム構成例を示す。図22に示す液晶パネルモジュール71は、画素アレイ部73と、その駆動回路である信号線駆動部75及び書込制御線駆動部77で構成される。
(a)画素アレイ部
ここで、画素アレイ部73には、ホワイトユニットとしての1画素が、画面内の垂直方向と水平方向についてそれぞれ規定の解像度で配置されている。なお、ホワイトユニットとしての1画素は、例えば3つのサブ画素9(R(赤)画素、G(緑)画素、B(青)画素)の集合体として構成される。
ここで、画素アレイ部73には、ホワイトユニットとしての1画素が、画面内の垂直方向と水平方向についてそれぞれ規定の解像度で配置されている。なお、ホワイトユニットとしての1画素は、例えば3つのサブ画素9(R(赤)画素、G(緑)画素、B(青)画素)の集合体として構成される。
従って、この例の場合も、画素アレイ部3の垂直解像度をM、水平解像度をNとすると、画素アレイ部73の総サブ画素数は、M×N×3で与えられる。
図22では、画素アレイ部73を構成する画素構造の最小単位であるサブ画素81と各駆動部との接続関係を表している。
図22では、画素アレイ部73を構成する画素構造の最小単位であるサブ画素81と各駆動部との接続関係を表している。
図23に、アクティブマトリクス駆動に対応するサブ画素81の画素回路例を示す。図23の場合、画素回路は、サンプリングトランジスタT1と、信号電位Vsig を保持する保持容量Csと、液晶容量CLcとで構成される。ここで、液晶容量CLcは、画素電極91と対向電極93で液晶Lcを両側から挟んだ構造を有している。
(b)信号線駆動部
信号線駆動部75は、画素階調に対応する信号電位Vsig を信号線DTLに供給する回路デバイスである。この信号線駆動部75の出力端子21に、前述した出力抵抗の抵抗値を可変する機能を搭載する。
信号線駆動部75は、画素階調に対応する信号電位Vsig を信号線DTLに供給する回路デバイスである。この信号線駆動部75の出力端子21に、前述した出力抵抗の抵抗値を可変する機能を搭載する。
図24に、信号線駆動部45の出力段部分の回路構成例を示す。図24に示す構成は、図10に示す構成と同じである。勿論、バッファ部の前段回路は図2に示す回路構成と同じである。
(c)書込制御線駆動部
書込制御線駆動部77は、信号電位Vsig の書き込みタイミングを与える制御パルスを書込制御線WSLに印加する回路デバイスである。この形態例の場合も、書込制御線WSLは、前述したように行単位で配線される。従って、書込制御線駆動部77の動作は水平走査クロックに同期し、水平走査クロックの入力毎に次行の画素列に制御パルスを出力するように動作する。
書込制御線駆動部77は、信号電位Vsig の書き込みタイミングを与える制御パルスを書込制御線WSLに印加する回路デバイスである。この形態例の場合も、書込制御線WSLは、前述したように行単位で配線される。従って、書込制御線駆動部77の動作は水平走査クロックに同期し、水平走査クロックの入力毎に次行の画素列に制御パルスを出力するように動作する。
この形態例に係る書込制御線駆動部77も、各出力段が各行(画素列)に対応するシフトレジスタと各行に対応する出力段とを基本構成とする。なお、シフトレジスタは、例えば制御パルスの立ち上がりタイミングと立ち下がりタイミングを与えるタイミング信号を次行に順次転送するのに用いられる。出力段は、シフトレジスタから与えられるタイミングパルスに基づいて制御パルスを発生する論理回路と、制御パルスを駆動に適した電位に変換するレベルシフタと、書込制御線WSLを実際に駆動するバッファ回路とで構成される。
(C−2)駆動動作
液晶パネルモジュール71の駆動には、周知の駆動方式を使用する。例えば表示画像と表示画像の間に黒画面を挿入して動画応答性を高める駆動方式を採用する。また例えば、表示フレームレートを標準テレビジョン方式の数倍とすることにより動画応答性を高める駆動方式を採用する。
液晶パネルモジュール71の駆動には、周知の駆動方式を使用する。例えば表示画像と表示画像の間に黒画面を挿入して動画応答性を高める駆動方式を採用する。また例えば、表示フレームレートを標準テレビジョン方式の数倍とすることにより動画応答性を高める駆動方式を採用する。
(D)他の形態例
(D−1)信号線駆動回路システム
前述した形態例の場合には、出力抵抗値を可変制御するデコーダ(特許請求の範囲における「抵抗値制御部」)を、信号線駆動部に内蔵する場合について説明した。
しかしながら、デコーダは、信号線駆動部の外部に配置することもできる。なお、この明細書では、信号線駆動部とその外部に配置されるデコーダとを合わせて「信号線駆動回路システム」と呼ぶことにする。
(D−1)信号線駆動回路システム
前述した形態例の場合には、出力抵抗値を可変制御するデコーダ(特許請求の範囲における「抵抗値制御部」)を、信号線駆動部に内蔵する場合について説明した。
しかしながら、デコーダは、信号線駆動部の外部に配置することもできる。なお、この明細書では、信号線駆動部とその外部に配置されるデコーダとを合わせて「信号線駆動回路システム」と呼ぶことにする。
(D−2)デコーダに入力する画素データのビット数
前述した形態例の場合には、デコーダに画素データの上位3ビットを入力する場合について説明した。しかしながら、判定処理に使用するビット数は増減することができる。
前述した形態例の場合には、デコーダに画素データの上位3ビットを入力する場合について説明した。しかしながら、判定処理に使用するビット数は増減することができる。
(D−3)可変抵抗器の他の構成
前述した形態例の場合には、2つのアナログスイッチ素子SW1及びSW2を並列に接続し、これらのうち1つ又は2つをオン制御する場合について説明した。
しかし、可変抵抗器を構成するアナログスイッチ素子の数は3つ以上でも良い。この場合、デコーダは、これら3つ以上のアナログスイッチ素子の少なくとも1つを選択的にオン制御しても良いし、排他的に1つのアナログスイッチ素子のみをオン制御するようにしても良い。
前述した形態例の場合には、2つのアナログスイッチ素子SW1及びSW2を並列に接続し、これらのうち1つ又は2つをオン制御する場合について説明した。
しかし、可変抵抗器を構成するアナログスイッチ素子の数は3つ以上でも良い。この場合、デコーダは、これら3つ以上のアナログスイッチ素子の少なくとも1つを選択的にオン制御しても良いし、排他的に1つのアナログスイッチ素子のみをオン制御するようにしても良い。
ただし、出力抵抗値が変化すると、信号線駆動部の出力特性(例えば立ち上がり時間、立ち下がり時間)が変化してしまう。また、画素アレイ部毎に駆動条件は異なる。従って、信号線駆動部に配置する選択可能な出力抵抗値は、画素アレイ部を駆動できる出力抵抗値の最大値よりも小さくなるように設定することが必要である。
また、前述した形態例の場合には、可変抵抗器を複数個のアナログスイッチ素子で構成する場合について説明したが、出力抵抗値を可変することができればその他の回路構成を採用しても良い。
(D−4)製品例
(a)表示パネルモジュールの外観構成
前述の形態例では、表示パネルモジュールの機能構成例を中心に説明した。ここでは、表示パネルモジュールの外観構成例を図25に示す。
表示パネルモジュール91は、支持基板93のうち画素アレイ部の形成領域に対向基板95を貼り合わせた構造を有している。
(a)表示パネルモジュールの外観構成
前述の形態例では、表示パネルモジュールの機能構成例を中心に説明した。ここでは、表示パネルモジュールの外観構成例を図25に示す。
表示パネルモジュール91は、支持基板93のうち画素アレイ部の形成領域に対向基板95を貼り合わせた構造を有している。
支持基板93は、ガラス、プラスチックその他の基材で構成される。対向基板95も、ガラス、プラスチックその他の透明部材を基材とする。なお、対向基板95は、封止材料を挟んで支持基板93の表面を封止するのに用いられる。因みに、基板の透明性は光の射出側だけ確保されていれば良く、他方の基板側は不透性の基板でも良い。
この他、表示パネルモジュール91には、外部信号や駆動電源を入力するためのFPC(フレキシブルプリントサーキット)97を配置する。
この他、表示パネルモジュール91には、外部信号や駆動電源を入力するためのFPC(フレキシブルプリントサーキット)97を配置する。
(b)電子機器
前述の形態例に係る表示パネルモジュールは、各種の電子機器に実装した商品形態でも流通される。以下、電子機器の形態例を説明する。
図26に、電子機器101の概念構成例を示す。電子機器101は、形態例に係る信号線駆動部又は同等の機能を実現する信号線駆動回路システムを搭載する表示パネルモジュール103、システム制御部105及び操作入力部107で構成される。
前述の形態例に係る表示パネルモジュールは、各種の電子機器に実装した商品形態でも流通される。以下、電子機器の形態例を説明する。
図26に、電子機器101の概念構成例を示す。電子機器101は、形態例に係る信号線駆動部又は同等の機能を実現する信号線駆動回路システムを搭載する表示パネルモジュール103、システム制御部105及び操作入力部107で構成される。
システム制御部105で実行される処理内容は、電子機器101の商品形態により異なる。また、操作入力部107は、システム制御部105に対する操作入力を受け付けるデバイスである。操作入力部107には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
図27に、電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機111の筐体正面には、フロントパネル113及びフィルターガラス115等で構成される表示画面117が配置される。表示画面117の部分が、形態例で説明した表示パネルモジュールに対応する。
また、この種の電子機器には、例えばデジタルカメラが想定される。図28に、デジタルカメラ121の外観例を示す。図28(A)が正面側(被写体側)の外観例であり、図28(B)が背面側(撮影者側)の外観例である。
また、この種の電子機器には、例えばデジタルカメラが想定される。図28に、デジタルカメラ121の外観例を示す。図28(A)が正面側(被写体側)の外観例であり、図28(B)が背面側(撮影者側)の外観例である。
デジタルカメラ121は、保護カバー123、撮像レンズ部125、表示画面127、コントロールスイッチ129及びシャッターボタン131で構成される。このうち、表示画面127の部分が、形態例に係る表示パネルモジュールに対応する。
また、この種の電子機器には、例えばビデオカメラが想定される。図29に、ビデオカメラ141の外観例を示す。
ビデオカメラ141は、本体143の前方に被写体を撮像する撮像レンズ145、撮影のスタート/ストップスイッチ147及び表示画面149で構成される。このうち、表示画面149の部分が、形態例に係る表示パネルモジュールに対応する。
また、この種の電子機器には、例えばビデオカメラが想定される。図29に、ビデオカメラ141の外観例を示す。
ビデオカメラ141は、本体143の前方に被写体を撮像する撮像レンズ145、撮影のスタート/ストップスイッチ147及び表示画面149で構成される。このうち、表示画面149の部分が、形態例に係る表示パネルモジュールに対応する。
また、この種の電子機器には、例えば携帯端末装置が想定される。図30に、携帯端末装置としての携帯電話機151の外観例を示す。図30に示す携帯電話機151は折りたたみ式であり、図30(A)が筐体を開いた状態の外観例であり、図30(B)が筐体を折りたたんだ状態の外観例である。
携帯電話機151は、上側筐体153、下側筐体155、連結部(この例ではヒンジ部)157、表示画面159、補助表示画面161、ピクチャーライト163及び撮像レンズ165で構成される。このうち、表示画面159及び補助表示画面161の部分が、形態例に係る表示パネルモジュールに対応する。
また、この種の電子機器には、例えばコンピュータが想定される。図31に、ノート型コンピュータ171の外観例を示す。
ノート型コンピュータ171は、下側筐体173、上側筐体175、キーボード177及び表示画面179で構成される。このうち、表示画面179の部分が、形態例に係る表示パネルモジュールに対応する。
これらの他、電子機器には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
ノート型コンピュータ171は、下側筐体173、上側筐体175、キーボード177及び表示画面179で構成される。このうち、表示画面179の部分が、形態例に係る表示パネルモジュールに対応する。
これらの他、電子機器には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
(D−5)他の駆動方法
前述した形態例においては、信号線DTLに画素階調に応じた信号電位Vsig を印加する駆動方式について説明した。
しかしながら、信号線駆動部は、信号線DTLに画素階調に応じた信号電流Isig を印加する駆動方式の場合にも適用できる。
前述した形態例においては、信号線DTLに画素階調に応じた信号電位Vsig を印加する駆動方式について説明した。
しかしながら、信号線駆動部は、信号線DTLに画素階調に応じた信号電流Isig を印加する駆動方式の場合にも適用できる。
(D−6)他の表示デバイス例
前述の形態例においては、発明を有機ELパネルモジュールと液晶パネルモジュールに適用する場合について説明した。
しかし、前述した信号線駆動部は、その他の表示パネルモジュールについても応用することができる。
前述の形態例においては、発明を有機ELパネルモジュールと液晶パネルモジュールに適用する場合について説明した。
しかし、前述した信号線駆動部は、その他の表示パネルモジュールについても応用することができる。
例えばLEDをマトリクス状に配列する表示パネルモジュールやダイオード構造を有する発光素子を画面上に配列した表示パネルモジュールに対しても適用することができる。また例えば無機ELパネルにも適用できる。また例えばプラズマディスプレイパネモジュールにも適用できる。また例えば、フィールドエミッションディスプレイパネルにも適用できる。
(D−7)その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
3 画素アレイ部
5 信号線駆動部
7 書込制御線駆動部
9 タイミングジェネレータ
41 有機ELパネルモジュール
45 信号線駆動部
71 液晶パネルモジュール
73 信号線駆動部
5 信号線駆動部
7 書込制御線駆動部
9 タイミングジェネレータ
41 有機ELパネルモジュール
45 信号線駆動部
71 液晶パネルモジュール
73 信号線駆動部
Claims (6)
- アクティブマトリクス方式に対応するパネル構造を有する画素アレイ部と、
各画素に対する電位の書き込み動作を制御する書込制御線駆動部と、
各信号線に対応する出力端子を通じ、前記画素アレイ部に形成された信号線を外部から駆動する信号線駆動部であって、各出力端子に接続される出力線上に可変抵抗回路を有する信号線駆動部と、
各出力端子に対する印加電圧が出力ダイナミックレンジの高域値である場合、前記可変抵抗回路の抵抗値を、出力ダイナミックレンジの中間域値で使用する抵抗値よりも大きい値に制御する抵抗値制御部と
を有する表示パネルモジュール。 - 前記可変抵抗回路は、オン抵抗の異なる複数のアナログスイッチの並列回路で構成され、
前記抵抗値制御部は、前記複数のアナログスイッチの少なくとも1つを選択的にオン制御する
請求項1に記載の表示パネルモジュール。 - アクティブマトリクス方式に対応するパネル構造を有する画素アレイ部に形成された信号線を外部から駆動する信号線駆動部を有する半導体集積回路であって、
前記信号線駆動部は、
各出力端子に接続される出力線上に配置される可変抵抗回路と、
各出力端子に対する印加電圧が出力ダイナミックレンジの高域値である場合、前記可変抵抗回路の抵抗値を、出力ダイナミックレンジの中間域値で使用する抵抗値よりも大きい値に制御する抵抗値制御部と
を有する半導体集積回路。 - 前記可変抵抗回路は、オン抵抗の異なる複数のアナログスイッチの並列回路で構成され、
前記抵抗値制御部は、前記複数のアナログスイッチの少なくとも1つを選択的にオン制御する
請求項3に記載の半導体集積回路。 - アクティブマトリクス方式に対応するパネル構造を有する画素アレイ部に形成された信号線を外部から駆動する信号線駆動部であって、各信号線に対応する各出力端子に接続される出力線上に可変抵抗回路を有する信号線駆動部と、
各出力端子に対する印加電圧が出力ダイナミックレンジの高域値である場合、前記可変抵抗回路の抵抗値を、出力ダイナミックレンジの中間域値で使用する抵抗値よりも大きい値に制御する抵抗値制御部と
を有する信号線駆動回路システム。 - アクティブマトリクス方式に対応するパネル構造を有する画素アレイ部と、各画素に対する電位の書き込み動作を制御する書込制御線駆動部と、各信号線に対応する出力端子を通じ、前記画素アレイ部に形成された信号線を外部から駆動する信号線駆動部であって、各出力端子に接続される出力線上に可変抵抗回路を有する信号線駆動部と、各出力端子に対する印加電圧が出力ダイナミックレンジの高域値である場合、前記可変抵抗回路の抵抗値を、出力ダイナミックレンジの中間域値で使用する抵抗値よりも大きい値に制御する抵抗値制御部とを有する表示パネルモジュールと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力部と
を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008278392A JP2010107655A (ja) | 2008-10-29 | 2008-10-29 | 表示パネルモジュール、半導体集積回路、信号線駆動回路システム及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008278392A JP2010107655A (ja) | 2008-10-29 | 2008-10-29 | 表示パネルモジュール、半導体集積回路、信号線駆動回路システム及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010107655A true JP2010107655A (ja) | 2010-05-13 |
Family
ID=42297163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008278392A Pending JP2010107655A (ja) | 2008-10-29 | 2008-10-29 | 表示パネルモジュール、半導体集積回路、信号線駆動回路システム及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010107655A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012252216A (ja) * | 2011-06-03 | 2012-12-20 | Renesas Electronics Corp | パネル表示装置のデータドライバ |
WO2017006566A1 (ja) * | 2015-07-07 | 2017-01-12 | パナソニック液晶ディスプレイ株式会社 | 駆動回路及び表示装置 |
-
2008
- 2008-10-29 JP JP2008278392A patent/JP2010107655A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012252216A (ja) * | 2011-06-03 | 2012-12-20 | Renesas Electronics Corp | パネル表示装置のデータドライバ |
US9183772B2 (en) | 2011-06-03 | 2015-11-10 | Renesas Electronics Corporation | Data driver for panel display apparatuses |
WO2017006566A1 (ja) * | 2015-07-07 | 2017-01-12 | パナソニック液晶ディスプレイ株式会社 | 駆動回路及び表示装置 |
US10692457B2 (en) | 2015-07-07 | 2020-06-23 | Panasonic Liquid Crystal Display Co., Ltd. | Drive circuit having output transistor with on-resistance value and display device therewith |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5665256B2 (ja) | 発光表示デバイス | |
JP5217500B2 (ja) | El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法 | |
JP5343325B2 (ja) | 自発光表示パネル駆動方法、自発光表示パネル及び電子機器 | |
US9047814B2 (en) | Pixel circuit, display device, electronic apparatus, and method of driving pixel circuit | |
WO2017053477A1 (en) | Hybrid micro-driver architectures having time multiplexing for driving displays | |
US8284187B2 (en) | Display panel module and electronic apparatus | |
WO2012056496A1 (ja) | 表示装置 | |
KR20040098511A (ko) | 화상 표시 장치 | |
TWI438744B (zh) | 電子電路、電子裝置、該驅動方法及光電裝置 | |
JP2010085474A (ja) | 表示パネルモジュール及び電子機器 | |
US9165508B2 (en) | Display apparatus using reference voltage line for parasitic capacitance, electronic apparatus using the display apparatus and driving method of the display apparatus | |
JP2009244526A (ja) | 表示装置 | |
KR20100007727A (ko) | 반도체 디바이스, 표시 패널 및 전자 기기 | |
JP2010266848A (ja) | El表示装置及びその駆動方法 | |
US11367393B2 (en) | Display panel, driving method thereof and display device | |
JP2010039436A (ja) | 表示パネルモジュール及び電子機器 | |
US11574602B2 (en) | Display device and electronic device including the same | |
JP2009015276A (ja) | El表示パネル駆動方法、el表示パネル、el表示パネル駆動装置及び電子機器 | |
KR20200036415A (ko) | 표시 장치 | |
JP2010122320A (ja) | アクティブマトリクス型表示装置 | |
US10068523B2 (en) | Display device | |
JP2009204992A (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
JP2014115412A (ja) | 発光装置 | |
JP2010107655A (ja) | 表示パネルモジュール、半導体集積回路、信号線駆動回路システム及び電子機器 | |
JP5365734B2 (ja) | 表示装置 |