JP2010016395A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010016395A JP2010016395A JP2009203621A JP2009203621A JP2010016395A JP 2010016395 A JP2010016395 A JP 2010016395A JP 2009203621 A JP2009203621 A JP 2009203621A JP 2009203621 A JP2009203621 A JP 2009203621A JP 2010016395 A JP2010016395 A JP 2010016395A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor
- semiconductor device
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】複数の半導体チップ2を有する半導体ウエハを用意し、隣接する半導体チップ間の境界を跨る第1の配線5bが形成された前記半導体ウエハの表面側にガラス基板3を接着する工程と、前記半導体ウエハ裏面の前記境界部分をエッチングする工程と、前記エッチングにより露出した半導体チップ2の側面部及び裏面部上に絶縁膜16bを形成する工程と、前記第1の配線5bをエッチングして前記境界から離間させる工程と、前記第1の配線5bに接続され、前記絶縁膜16bに接するように前記半導体チップ2の側面部から裏面部に延在する第2の配線9aを形成する工程と、前記第2の配線上に保護膜10bを形成する工程と、前記境界に沿って個々の半導体装置に分断する工程と、を有することを特徴とする。
【選択図】図10
Description
Claims (10)
- 複数の半導体チップを有する半導体ウエハを用意し、隣接する半導体チップ間の境界を跨る第1の配線が形成された前記半導体ウエハの表面側に支持体を接着する工程と、
前記半導体ウエハ裏面の前記境界部分をエッチングする工程と、
前記エッチングにより露出した半導体チップの側面部及び裏面部上に絶縁膜を形成する工程と、
前記第1の配線をエッチングして前記境界から離間させる工程と、
前記第1の配線に接続され、前記絶縁膜に接するように前記半導体チップの側面部から裏面部に延在する第2の配線を形成する工程と、
前記第2の配線上に保護膜を形成する工程と、
前記境界に沿って個々の半導体装置に分断する工程と、を有することを特徴とする半導体装置の製造方法。 - 複数の半導体チップを有する半導体ウエハを用意し、隣接する半導体チップ間の境界から離間して第1の配線が形成された前記半導体ウエハの表面側に支持体を接着する工程と、
前記半導体ウエハ裏面の前記境界部分をエッチングする工程と、
前記エッチングにより露出した半導体チップの側面部及び裏面部上に絶縁膜を形成する工程と、
前記第1の配線に接続され、前記絶縁膜に接するように前記半導体チップの側面部から裏面部に延在する第2の配線を形成する工程と、
前記第2の配線上に保護膜を形成する工程と、
前記境界に沿って個々の半導体装置に分断する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記第2の配線を形成する工程は、当該第2の配線を前記半導体チップの側面部から露出した第1の配線の側面または裏面に接続することを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
- 前記第2の配線を形成する工程は、当該第2の配線を前記半導体チップの側面部から露出した前記第1の配線の裏面及び側面に接続することを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
- 前記エッチングする工程は、前記半導体チップの表面部よりも裏面部が小さくなるように前記半導体チップの側面部に傾斜部を形成することを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体装置の製造方法。
- 前記絶縁膜を形成する工程は、当該絶縁膜の膜厚が略等しい膜厚となるように形成することを特徴とする請求項1乃至請求項5のいずれか1項に記載の半導体装置の製造方法。
- 前記絶縁膜を形成する工程は、CVD膜、有機膜から成る絶縁膜を形成することを特徴とする請求項1乃至請求項6のいずれか1項に記載の半導体装置の製造方法。
- 前記支持体を接着する工程は、前記半導体ウエハ表面側にガラス、プラスチックから成る板材を接着することを特徴とする請求項1乃至請求項7のいずれか1項に記載の半導体装置の製造方法。
- さらに前記第2の配線上に導電端子を形成する工程と、を有することを特徴とする請求項1乃至請求項8のいずれか1項に記載の半導体装置の製造方法。
- さらに前記導電端子下方の前記第2の配線下に緩衝部材を形成する工程と、を有することを特徴とする請求項1乃至請求項9のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009203621A JP5238985B2 (ja) | 2002-04-23 | 2009-09-03 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002120369 | 2002-04-23 | ||
JP2002120369 | 2002-04-23 | ||
JP2009203621A JP5238985B2 (ja) | 2002-04-23 | 2009-09-03 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005197942A Division JP4401330B2 (ja) | 2002-04-23 | 2005-07-06 | 半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010016395A true JP2010016395A (ja) | 2010-01-21 |
JP2010016395A5 JP2010016395A5 (ja) | 2010-03-04 |
JP5238985B2 JP5238985B2 (ja) | 2013-07-17 |
Family
ID=37195490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009203621A Expired - Lifetime JP5238985B2 (ja) | 2002-04-23 | 2009-09-03 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5238985B2 (ja) |
CN (1) | CN100470781C (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009032929A (ja) * | 2007-07-27 | 2009-02-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
CN102339844A (zh) * | 2011-10-08 | 2012-02-01 | 江阴长电先进封装有限公司 | 无硅通孔低成本图像传感器封装结构的实现方法 |
CN102339843A (zh) * | 2011-10-08 | 2012-02-01 | 江阴长电先进封装有限公司 | 无硅通孔低成本图像传感器封装结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001527700A (ja) * | 1998-03-16 | 2001-12-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 「チップサイズパッケージ」を有する半導体装置の製造方法 |
JP2002512436A (ja) * | 1998-02-06 | 2002-04-23 | シェルケース リミティド | 集積回路デバイス |
JP2002329852A (ja) * | 2001-05-01 | 2002-11-15 | Fuji Film Microdevices Co Ltd | 固体撮像装置及びその製造方法 |
-
2003
- 2003-04-23 CN CNB2006100747015A patent/CN100470781C/zh not_active Expired - Lifetime
-
2009
- 2009-09-03 JP JP2009203621A patent/JP5238985B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002512436A (ja) * | 1998-02-06 | 2002-04-23 | シェルケース リミティド | 集積回路デバイス |
JP2001527700A (ja) * | 1998-03-16 | 2001-12-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 「チップサイズパッケージ」を有する半導体装置の製造方法 |
JP2002329852A (ja) * | 2001-05-01 | 2002-11-15 | Fuji Film Microdevices Co Ltd | 固体撮像装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1855469A (zh) | 2006-11-01 |
JP5238985B2 (ja) | 2013-07-17 |
CN100470781C (zh) | 2009-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100543481B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100671921B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100636770B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100676493B1 (ko) | 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법 | |
JP5258567B2 (ja) | 半導体装置及びその製造方法 | |
KR100840502B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR20040105607A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005101268A (ja) | 半導体装置の製造方法 | |
EP1478021B1 (en) | Semiconductor device and manufacturing method thereof | |
US20060024949A1 (en) | Method of manufacturing semiconductor device | |
KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
JP3877700B2 (ja) | 半導体装置及びその製造方法 | |
JP5238985B2 (ja) | 半導体装置の製造方法 | |
JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
JP4401330B2 (ja) | 半導体装置及びその製造方法 | |
JP2010016395A5 (ja) | ||
JP4371719B2 (ja) | 半導体装置及びその製造方法 | |
JP2004006820A (ja) | 半導体装置及びその製造方法 | |
JP4522213B2 (ja) | 半導体装置の製造方法 | |
JP4845986B2 (ja) | 半導体装置 | |
JP4805362B2 (ja) | 半導体装置の製造方法 | |
JP2006191152A (ja) | 半導体装置及びその製造方法 | |
JP2004327748A (ja) | 半導体装置及びその製造方法 | |
JP2004119917A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091209 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110526 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130204 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130301 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5238985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |