JP2009267413A - 幅広リードフレーム用の半導体パッケージ製造装置及びこれを利用した半導体パッケージの製造方法 - Google Patents

幅広リードフレーム用の半導体パッケージ製造装置及びこれを利用した半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2009267413A
JP2009267413A JP2009106731A JP2009106731A JP2009267413A JP 2009267413 A JP2009267413 A JP 2009267413A JP 2009106731 A JP2009106731 A JP 2009106731A JP 2009106731 A JP2009106731 A JP 2009106731A JP 2009267413 A JP2009267413 A JP 2009267413A
Authority
JP
Japan
Prior art keywords
lead frame
die attach
semiconductor package
frame
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009106731A
Other languages
English (en)
Other versions
JP5060510B2 (ja
Inventor
▲黄▼善夏
Sun Ha Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sts Sc & Telecomm Co Ltd
STS Semiconductor and Telecommunications Co Ltd
Original Assignee
Sts Sc & Telecomm Co Ltd
STS Semiconductor and Telecommunications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sts Sc & Telecomm Co Ltd, STS Semiconductor and Telecommunications Co Ltd filed Critical Sts Sc & Telecomm Co Ltd
Publication of JP2009267413A publication Critical patent/JP2009267413A/ja
Application granted granted Critical
Publication of JP5060510B2 publication Critical patent/JP5060510B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53187—Multiple station assembly apparatus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53191—Means to apply vacuum directly to position or hold work part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53261—Means to align and advance work part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53539—Means to assemble or disassemble including work conveyor
    • Y10T29/53543—Means to assemble or disassemble including work conveyor including transporting track
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53687—Means to assemble or disassemble by rotation of work part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】幅広リードフレーム用の半導体パッケージ製造装置及びこれを利用した半導体パッケージの製造方法を提供する。
【解決手段】第１面とその反対側の第２面とを有するリードフレーム７０を両方向へ移送するインデックス・レール１２０、インデックス・レール１２０の一端部に連結されてインデックス・レール１２０にリードフレーム７０を供給するローダ部１１０、インデックス・レール１２０の一端部の反対側端部に連結されてリードフレーム７０を第１面に対する垂線を中心に回転させるフレーム駆動部１４０、及びインデックス・レール１２０に供給されたリードフレーム７０に半導体チップを付着するダイアタッチ部１３０を備える半導体パッケージ製造装置である。
【選択図】図４

Description

本発明は半導体パッケージの製造装置及び方法に係り、特に半導体パッケージを製造するために、幅広のリードフレームにダイアタッチを行うための半導体パッケージ製造装置及び方法に関する。
最近、携帯電話、ノート型パソコンなどの普及が進むにつれて、電子機器は小型化、軽量化及び高精密化される方向に発展しており、かような電子機器に使われる電子デバイスは、さらに小型化及び高密度化が要求されている。かような要求を満足させるために、半導体チップをさらに高集積化させて小型化する方法と共に、半導体チップをマルチチップ・パッケージング（multi chip packaging）技術によって実装する方法も適用されている。
図１は、典型的なＤＤＰ（Dual Die Package）の構造を示した断面図である。
図１を参照すれば、典型的なＤＤＰ １０は、第１半導体チップ１１及び第２半導体チップ１３によって構成される２個の半導体チップが、ダイパッド２１とリードフィンガ２３とを有するリードフレーム２０に実装された構造を有する。第１半導体チップ１１及び第２半導体チップ１３は、それぞれ第１接着層２５及び第２接着層２６を介してダイパッド２１の上面及び下面にそれぞれ付着される。第１半導体チップ１１及び第２半導体チップ１３は、それぞれワイヤボンド２７，２８を介してリードフィンガ２３に電気的に連結される。第１半導体チップ１１及び第２半導体チップ１３、ワイヤボンド２７，２８、並びにそれらの接合部分は、エポキシ成形樹脂（epoxy molding compound）のような成形樹脂１５によって封止されて外部環境から保護される。
図２は、典型的なＱＤＰ（Quad Die Package）の構造を示した断面図である。
図２を参照すれば、典型的なＱＤＰ ３０は、ダイパッド４１とリードフィンガ４３とを有するリードフレーム４０に、４個の半導体チップが実装された構造を有する。すなわち、ＱＤＰ ３０では、第１半導体チップ３１及び第２半導体チップ３３がそれぞれ第１接着層４５及び第２接着層４７によってダイパッド４１の上面に順に積層されて付着され、第３半導体チップ３５及び第４半導体チップ３７がそれぞれ第３接着層４６及び第４接着層４８によってダイパッド４１の下面に順に積層されて付着される。第１ないし第４半導体チップ３１，３３，３５，３７は、それぞれワイヤボンド５１，５３，５５，５７を介してリードフィンガ４３に電気的に連結される。第１ないし第４半導体チップ３１，３３，３５，３７、ワイヤボンド５１，５３，５５，５７及びそれらの接合部分は、エポキシ成形樹脂のような成形樹脂６１によって封止される。
単一半導体チップパッケージ並びに図１及び図２に例示されている構造のＤＤＰ並びにＱＤＰのように、リードフレームを利用して半導体パッケージを製造する工程は、集積回路が形成されたウェーハから単位半導体チップを分離してリードフレームに付着するダイアタッチ（die attach）工程、半導体チップとリードフレームとを電気的に連結させるために、それらを導電性金属ワイヤで接合して連結させるワイヤボンディング（wire bonding）工程、電気的連結部分を外部環境から保護するために、成形樹脂でモールディングするモールディング工程、外側に突出したリードフィンガを切断し、かつ折り曲げるトリム／フォーム（trim／form）工程、そして完成された集積回路チップパッケージの信頼性を検査するテスト工程からなる。
このように一般的な半導体パッケージ製造工程では、半導体チップが実装される場所と、外部との電気的連結手段とを提供できるリードフレーム（lead frame）を使用する。半導体素子の技術開発と市場競争とは熾烈になり、生産性と原価節減とに対する重要性が一層高まりつつある。一般的にリードフレームは、８個または１６個の半導体パッケージを同時に製造できるように、ストリップ（strip）形態で製造される。しかし、１つのリードフレームでもって製造できる半導体パッケージの個数をさらに増やすために、リードフレームの長手方向だけではなく、幅方向にもいくつかの半導体パッケージを製造できる幅広リードフレームを使用しようとする試みがなされている。
しかし、幅広のリードフレームを使用するためには、半導体パッケージ製造設備の交換が必須であり、このため製造設備の開発及び製造コストが増えてしまう問題がある。また、マルチチップ・パッケージングのための半導体チップパッケージ製造工程には、手作業が必要になり、工程遅延による工程時間の延長と、それによる生産性の低下とが発生する問題がある。
本発明の課題は、前記の従来技術での問題点を解決しようとするものであり、幅広リードフレームを使用できる半導体チップパッケージの製造装置を提供することにある。
本発明の課題はまた、幅広リードフレームを使用してコスト節減と生産性向上とが可能な半導体チップパッケージの製造方法を提供することにある。
前記技術的課題を達成するために、本発明は、次のような半導体チップパッケージの製造装置を提供する。
本発明による半導体チップパッケージの製造装置は、第１面とその反対側の第２面とを有するリードフレームを両方向へ移送するインデックス・レール、前記インデックス・レールの一端部に連結され、前記インデックス・レールに前記リードフレームを供給するローダ部、前記インデックス・レールの前記一端部の反対側端部に連結され、前記リードフレームを前記第１面に対する垂線を中心に回転させるフレーム駆動部、及び前記インデックス・レールに供給された前記リードフレームに半導体チップを付着するダイアタッチ部を備える。
前記ダイアタッチ部は、半導体チップをピックアップし、前記リードフレームに付着するアタッチヘッド、及び前記アタッチヘッドを前記インデックス・レール上に移送する移送レールを備えることができる。
前記アタッチヘッドは、前記移送レールに沿って前記インデックス・レールの幅方向に、前記インデックス・レールの幅方向の一端上から少なくとも前記インデックス・レールの幅方向の中心部上まで移動することができる。
前記リードフレームを外部に排出するために、前記フレーム駆動部と連結されるアンローダ部をさらに備え、前記フレーム駆動部は、前記リードフレームの状態によって選択的に、前記リードフレームをアンローダ部に送ったり、または前記インデックス・レールにさらに供給できる。
前記フレーム駆動部は、前記リードフレームを前記第１面に対する垂線を中心に回転させるために、前記リードフレームを支持するためのフレームローディング・レール、前記フレームローディング・レールを支持する回転テーブル、前記第１面に対する垂線の方向に前記回転テーブルと連結された回転軸及び前記回転軸に回転駆動力を供給する回転駆動装置を含むことができる。
前記フレームローディング・レールは、前記フレーム駆動部によって１個のリードフレームずつ回転できるように、前記１個のリードフレームを支持できる。
前記フレーム駆動部は、前記リードフレームを１８０°回転させることが望ましい。
前記ローダ部は、前記インデックス・レールから移送された前記リードフレームを外部に排出するためのアンローディング機能を備えることができる。
前記フレーム駆動部は、前記リードフレームの前記第１面と第２面とのうち、上方を向く面が下方を向くように、前記リードフレームを反転させる反転装置をさらに具備できる。
前記技術的課題を達成するために、本発明はまた、次のような半導体チップパッケージの製造装置を提供する。本発明による半導体チップパッケージの製造装置は、第１面とその反対側の第２面とを有するリードフレームを両方向へ移送するインデックス・レール、及び前記インデックス・レール上に位置する前記リードフレームに半導体チップを付着するダイアタッチ部をそれぞれ備える第１ダイアタッチ装置並びに第２ダイアタッチ装置と、前記第１ダイアタッチ装置の一端部に連結され、前記第１ダイアタッチ装置に前記リードフレームを供給するローダ部と、前記第２ダイアタッチ装置の一端部に連結され、前記第２ダイアタッチ装置から前記リードフレームが排出されるアンローダ部と、前記第１ダイアタッチ装置及び前記第２ダイアタッチ装置のそれぞれ前記一端部の反対側端部間に連結され、前記リードフレームを前記第１面に対する垂線を中心に回転させるフレーム駆動部を備える。
前記フレーム駆動部は、前記リードフレームの状態によって選択的に、前記リードフレームを前記第１ダイアタッチ装置、または前記第２ダイアタッチ装置に供給できる。
前記技術的課題を達成するために、本発明はまた、次のような半導体チップパッケージの製造方法を提供する。本発明による半導体チップパッケージの製造方法は、複数のダイパッドを有する第１面とその反対側の第２面とを有するリードフレームを前記第１面が上方を向くようにダイアタッチ部に供給する段階、前記ダイアタッチ部で、前記リードフレームの第１面上のダイパッドうち一部分に半導体チップを付着する第１ダイアタッチ段階、前記リードフレームを前記第１面に対する垂線を中心に回転させる段階、前記ダイアタッチ部で、前記リードフレームの第１面上のダイパッドうち半導体チップが付着されていない残りのダイパッドに半導体チップを付着する第２ダイアタッチ段階を含む。
前記リードフレームの前記第２面が上方を向くように、前記リードフレームを反転する段階、前記ダイアタッチ部で、前記リードフレームの第２面上のダイパッドうち一部分に半導体チップを付着する第３ダイアタッチ段階、前記リードフレームを前記第２面に対する垂線を中心に回転させる段階、及び前記ダイアタッチ部で、前記リードフレームの第２面上のダイパッドうち半導体チップが付着されていない残りのダイパッドに半導体チップを付着する第４ダイアタッチ段階をさらに含むことができる。
前記第１ダイアタッチ段階または第２ダイアタッチ段階は、前記リードフレーム第１面の第１方向への中心線を基準に、少なくとも一側半分のダイパッドに全て半導体チップを付着できる。
前記第３ダイアタッチ段階または第４ダイアタッチ段階は、前記リードフレームを第１方向に順次に移動させ、前記リードフレーム第２面の前記第１方向への中心線を基準に、少なくとも一側半分のダイパッドに全て半導体チップを付着できる。
本発明による半導体パッケージ製造装置及び方法は、比較的低コストで幅広リードフレームに高い精度を維持しつつダイアタッチを行うことが可能である。これによって、コスト節減及び生産性向上を共になすことができる。また、幅広リードフレームにダイアタッチを行うにおいて、操作者が手動で幅広リードフレームを回転させたり裏返す必要がなく、作業時間が短縮され、不良率が低下することになる。
また、マルチチップ・パッケージングまたは両面パッケージングなど、所望の半導体パッケージによって装置構成を自由に変更できるので、製品及びパッケージング技術変更による装備の効率的な活用が可能になり、市場変化による素早い対応が可能になる。
典型的なＤＤＰ（Dual Die Package）の構造を示した断面図である。 典型的なＱＤＰ（Quad Die Package）の構造を示した断面図である。 本発明の実施形態による半導体パッケージを製造するための幅広リードフレームを概略的に図示した平面図である。 本発明の実施形態による半導体パッケージ製造装置を概略的に示した平面図である。 本発明の実施形態による半導体パッケージ製造装置を概略的に示した断面図である。 本発明の実施形態による回転テーブルを概略的に示す平面図である。 本発明の実施形態による回転テーブルを概略的に示す断面図である。 本発明の実施形態によるダイアタッチ工程を示す概略図である。 本発明の実施形態によるダイアタッチ工程を示す概略図である。 本発明の実施形態によるダイアタッチ工程を示す概略図である。 本発明の実施形態によるダイアタッチ工程を示す概略図である。 本発明の実施形態の変形によるダイアタッチ工程を示す概略図である。 本発明の実施形態の変形によるダイアタッチ工程を示す概略図である。 本発明の他の実施形態による半導体パッケージ製造装置を概略的に示す平面図である。
以下では、望ましい実施形態を介して、当業者が本発明を容易に理解して再現できるように詳細に説明する。しかし、次に例示する本発明の実施形態は、同じ発明の範囲内でさまざまな他の形態に変形が可能であり、本発明の範囲が後述する実施形態及び添付図面に図示されたところに限定されるものではない。以下の説明で、ある構成要素が他の構成要素と連結されると記述されるとき、それは、他の構成要素と直接に連結されることもあり、その間に第三の構成要素が介在することもある。また、図面で各構成要素の厚さや大きさは、説明の便宜及び明確性のために誇張され、説明と関係ない部分は省略されている。図面上で同一符号は、同じ要素を指す。一方、使われる用語は、単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。
図３は、本発明の実施形態による半導体パッケージを製造するための幅広リードフレームを概略的に図示した平面図である。
図３を参照すれば、上下面を有する幅広リードフレーム７０は、長さＬ方向と幅Ｗ方向とに、それぞれ複数個の単位リードフレーム８０が反復配置されている。ここで、幅広リードフレーム７０の長さＬ方向とは、ダイアタッチ工程で、幅広リードフレーム７０が移動する方向を意味する。各単位リードフレーム８０は、ダイパッド８１及びリードフィンガ部８３から構成される。このように、複数の半導体パッケージを製造するための幅広リードフレーム７０は、半導体チップ付着及び電気的連結後に、モールディング領域７２に同時に成形樹脂を形成した後、個別半導体パッケージに分離される。従って、１つのリードフレーム７０にさらに多くの単位リードフレーム８０が含まれるほど、リードフレーム７０で損失される枠部分が減って、原価節減効果が高まるようになる。またこれと共に、生産性も向上するようになる。
後述するが、幅広リードフレーム７０のダイパッド８１に半導体チップが付着されるために、半導体チップは、アタッチヘッド（attach head）によって幅広リードフレーム７０上に移動する。一般的に幅広リードフレーム７０は、長さＬ方向にインデックス・レールを介して移動し、前記アタッチヘッドは、主に幅広リードフレーム７０の幅Ｗ方向に移動し、半導体チップをダイパッド８１にダイアタッチする。ここで、幅広リードフレーム７０の幅中心線Ｃは、幅広リードフレーム７０の幅Ｗ方向の中心を連結する仮想線である。
かようなダイアタッチ工程は精度を要求するので、前記アタッチヘッドは、半導体チップを移動する過程でも、精度が維持されねばならない。前記アタッチヘッドが要求される精度を維持しつつ、前記インデックス・レールに置かれた幅広リードフレーム７０上で移動できる距離を有効移動距離という。従って、幅広リードフレーム７０の幅Ｗが前記アタッチヘッドの幅方向への有効移動距離ＷＢより広い場合には、幅広リードフレーム７０上のあらゆるダイパッド８１に半導体チップを前記要求される精度でダイアタッチできない。ここで、前記要求される精度は、幅広リードフレーム７０または付着される半導体チップの種類及び規格によって決定される。前記要求される精度を外れる場合、完成される半導体パッケージは不良になる可能性が高くなる。
もし前記アタッチヘッドの有効移動距離を増大させた半導体パッケージ製造装置を製造する場合には、コストがかかり過ぎてしまう。これは、精密制御が可能な機械装置の場合、精度を高めたり精度を維持しつつ、その動作距離を長くするためには、開発及び製造に幾何級数的に多くのコストが必要なためである。従って、コスト節減及び生産性向上の効果よりさらに多くのコストがかかってしまう。
図４は、本発明の実施形態による半導体パッケージ製造装置を概略的に示した平面図である。
図４を参照すれば、半導体パッケージ製造装置１００は、ローダ部１１０、インデックス・レール１２０、ダイアタッチ部１３０及びフレーム駆動部１４０を備える。ローダ部１１０は、リードフレームが収められたマガジンから幅広リードフレーム７０を供給する。インデックス・レール１２０は、ローダ部１１０から供給された幅広リードフレーム７０をフレーム駆動部１４０まで移送する。すなわち、幅広リードフレーム７０は長さＬ方向に移動する。このとき、ダイアタッチ部１３０は、インデックス・レール１２０にて移送中である幅広リードフレーム７０に半導体チップを付着する。
ダイアタッチ部１３０によって幅広リードフレーム７０に付着される半導体チップは、ウェーハカセットローダ部１６０及びウェーハテーブル１５０によって供給されうる。ウェーハカセットローダ部１６０から供給された複数の半導体チップを含むウェーハは、ウェーハテーブル１５０に置かれる。このとき、前記ウェーハは、すでに個別半導体チップに分離になった状態でもあり、ウェーハテーブル１５０上で個別半導体チップに分離されることもある。すなわち、前記ウェーハは、裏面接着テープが付けられた後、個別半導体チップに完全に分離されるか、または個別半導体チップ間に溝が形成されるようにした後で、ウェーハテーブル１５０上に置かれることもある。または前記ウェーハは、裏面接着テープが付けられた状態でウェーハテーブル１５０上に置かれた後、個別半導体チップに完全に分離されるか、または個別半導体チップ間に溝が形成されるようにすることができる。このとき、ウェーハテーブル１５０は、裏面接着テープを拡張し、個別半導体チップ間の間隔を広げることができる。またウェーハテーブル１５０には、裏面接着テープと個別半導体チップとの分離のために、真空が供給されうる。
フレーム駆動部１４０は、インデックス・レール１２０から移送された幅広リードフレーム７０を上面または下面に対する垂線を中心に回転させることができる。または、幅広リードフレーム７０の上面が下向きになるように反転させることができる。フレーム駆動部１４０は、幅広リードフレーム７０を回転させる機能と反転させる機能とをいずれも有するか、回転させる機能または反転させる機能のうち一つだけを有することも可能である。フレーム駆動部１４０は、幅広リードフレーム７０の状態によって選択的に、幅広リードフレーム７０を回転または反転させたり、さらにインデックス・レール１２０に供給することも可能である。
ローダ部１１０は、半導体チップが付着された幅広リードフレーム７０をマガジンに充填して離脱させることもできる。または、フレーム駆動部１４０に別途のアンローダ部１７０を連結し、半導体チップが付着された幅広リードフレーム７０をマガジンに充填して離脱させることもできる。すなわち、ローダ部１１０は、ローディング機能とアンローディング機能とをいずれも持ち合わせることも可能であり、アンローディング機能を有している別途のアンローダ部１７０が別途に使われることも可能である。アンローダ部１７０が連結された場合にフレーム駆動部１４０は、幅広リードフレーム７０の状態によって選択的に、幅広リードフレーム７０を回転または反転させたり、さらにインデックス・レール１２０に供給したり、アンローダ部１７０に送ることができる。すなわち、アンローディング機能をローダ部１１０に含めるか、別途のアンローダ部１７０を連結するかは、作業動線、ダイアタッチされている幅広リードフレーム７０とダイアタッチがされていない幅広リードフレーム７０との間の区分便利性のような作業効率性によって選択的に決定されうる。
図５は、本発明の実施形態による半導体パッケージ製造装置の断面図である。具体的に図５は、図４のＶ−Ｖ線に沿って切断した様子である。
図５を参照すれば、ダイアタッチ部１３０は、アタッチヘッド１３２及び移送レール１３４を備える。移送レール１３４は、アタッチヘッド１３２をウェーハテーブル１５０上で、インデックス・レール１２０に置かれた幅広リードフレーム７０上に移送できる。インデックス・レール１２０の幅ＷＩは、インデックス・レール１２０に置かれうる幅広リードフレーム７０の幅を意味する。
図３及び図５を共に参照すれば、インデックス・レール１２０が多様な幅を有する幅広リードフレーム７０を収容する場合には、インデックス・レール１２０の幅ＷＩは、インデックス・レール１２０に置かれうる幅広リードフレーム７０のうち、最大幅を有する幅広リードフレーム７０を意味する。従って、インデックス・レール１２０の幅ＷＩは、幅広リードフレーム７０の幅Ｗと同じあるか、またはそれより大きくなる（ＷＩ≧Ｗ）。ただし以下では、説明の便宜性のために別途の言及がない場合において、幅広リードフレーム７０とは、インデックス・レール１２０に受容されうる最大幅を有する幅広リードフレーム７０を意味する。従って、別途の言及がない場合において、インデックス・レール１２０の幅ＷＩは、幅広リードフレーム７０の幅Ｗと同一である（ＷＩ＝Ｗ）。
アタッチヘッド１３２の有効移動距離ＷＢは、インデックス・レール１２０の幅ＷＩ方向の一端上から少なくとも幅中心線Ｃ上までであり、幅広リードフレーム７０の幅Ｗを全部含むものではない（ＷＩ／２≦ＷＢ＜ＷＩ）。すなわち移送レール１３４は、インデックス・レール１２０の幅ＷＩのうち、一側半分上にアタッチヘッド１３２を要求される精度をもって移動できるが、インデックス・レール１２０のあらゆる幅ＷＩ上で、前記要求される精度をもって移動できない。従って、ダイアタッチ部１３０は、幅広リードフレーム７０の幅方向に、少なくとも前記一側半分には半導体チップ２１０を付着できるが、前記一側半分と他側半分とには、全部または一部分に半導体チップ２１０を付着できない。
言い換えれば、ダイアタッチ部１３０は、幅広リードフレーム７０の幅方向への一側から幅広リードフレーム７０の幅中間線Ｃまでにあるあらゆるダイパッド８１には、半導体チップ２１０を付着できるが、幅広リードフレーム７０のダイパッド８１全体に半導体チップ２１０を付着できない。もちろん、半導体チップ２１０を付着できないということは、半導体チップ２１０を幅広リードフレーム７０に要求される精度、すなわち誤差範囲を満足させるように付着できないという意味である。
アタッチヘッド１３２は、半導体チップ２１０を移動させることができるように吸着するチップ吸着部１３２ａ、チップ吸着部１３２ａを上下に移動させるピックアップ・モジュール１３２ｂ、そしてアタッチヘッド１３２と移送レール１３４とを連結させるヘッドブロック部１３２ｃを備えることができる。また、ダイアタッチ部１３０によって半導体チップ２１０が幅広リードフレーム７０に付着されるとき、吸着ブロック１２５は、幅広リードフレーム７０の下部で圧力または熱などを加え、半導体チップ２１０と幅広リードフレーム７０とを都合よく付着させることができる。
図６は、本発明の実施形態による回転テーブルを概略的に表す平面図である。
図４及び図６を参照すれば、フレーム駆動部１４０は、回転テーブル１４２を備える。回転テーブル１４２には、インデックス・レール１２０から移送された幅広リードフレーム７０を１個ずつ支持するフレームローディング・レール１４４が結合されている。またフレームローディング・レール１４４上で幅広リードフレーム７０を加圧して固定させることができるフレーム固定装置１４６がさらに結合されている。幅広リードフレーム７０は、フレームローディング・レール１４４上に置かれた後、回転テーブル１４２と共に回転できる。
図７は、本発明の実施形態による回転テーブルの断面図である。具体的に図７は、図６のＶＩＩ−ＶＩＩに沿って切断した様子である。
図７を参照すれば、回転テーブル１４２の下部には、回転軸１４８ａ及び回転駆動装置１４８ｂを備える回転装置１４８が連結されている。回転軸１４８ａは、回転テーブル１４２に結合されたフレームローディング・レール１４４の上面、すなわちフレームローディング・レール１４４上に置かれた幅広リードフレーム７０の上面に対する垂線の方向に連結される。従って、回転駆動装置１４８ｂが回転軸１４８ａを回転させれば、回転テーブル１４２と共にフレームローディング・レール１４４が回転し、幅広リードフレーム７０を上面に対する垂線を中心に回転させることができる。回転駆動装置１４８ｂは、エアシリンダ（図示せず）によって、回転軸１４８ａに回転駆動力を供給できる。従って、回転装置１４８は、幅広リードフレーム７０をソフトに１８０°回転させることができる。しかし、周辺装置との連結状態によって、９０°のような他の角度に回転させることもできる。このとき、回転軸１４８ａの回転方向は必要によって選択され、回転軸１４８ａを中心に左回りまたは右回りされうる。
図８ないし図１１は、本発明の実施形態によるダイアタッチ工程を示す概略図である。
図８は、本発明の実施形態による幅広リードフレームの上面一部に、半導体チップが付着された様子を示す概略図である。
図８を参照すれば、幅広リードフレーム７０の幅中心線Ｃを基準に一側半分にあるダイパッド８１上に、半導体チップ２１０が付着される。もちろん、前記一側半分と他側半分とにあるダイパッド８１のうち一部にも、半導体チップ２１０が付着されることはある。しかし、前記他側半分にあるダイパッド８１の全部に半導体チップ２１０が付着されることはない。半導体チップ２１０は、粘着テープ（図示せず）を使用してダイパッド８１と付着されうる。幅広リードフレーム７０の前記一側半分にあるダイパッド８１上に全て、半導体チップ２１０が付着された後、幅広リードフレーム７０は、フレーム駆動部１４０に移送される。
以下、「幅広リードフレーム７０の一側半分に半導体チップを付着する」というのは、少なくとも幅広リードフレーム７０の幅中心線Ｃを基準に一側半分にあるあらゆるダイパッド８１上には、半導体チップを全て付着するが、他側半分にあるダイパッド８１のうち一部には半導体チップが付着されうるが、全てに半導体チップが付着されたものではないということを意味する。
図９は、本発明の実施形態による幅広リードフレームを回転する様子を示す概略図である。
図９を参照すれば、幅広リードフレーム７０は、フレームローディング・レール１４４上に置かれ、フレーム固定装置１４６によって加圧されて固定されうる。その後、回転テーブル１４２が回転しつつ、幅広リードフレーム７０も共に回転する。
図１０は、本発明の実施形態による幅広リードフレームが回転した様子を示す概略図である。
図１０を参照すれば、幅広リードフレーム７０は、上面に対する垂線を中心に１８０°回転される。従って、幅広リードフレーム７０の幅中心線Ｃを基準に、半導体チップ２１０が全て付着された一側半分と、半導体チップ２１０の一部または全部が付着されていない他側半分の方向が反対に変わる。その後、幅広リードフレーム７０は、さらにインデックス・レール１２０に供給される。
図１１は、本発明の実施形態による幅広リードフレームの上面全部に半導体チップが付着された様子を示す概略図である。
図１１を参照すれば、幅広リードフレーム７０は、インデックス・レール１２０を介してさらにダイアタッチ部１３０に移送される。幅広リードフレーム７０は、回転によって幅方向の両側部が変わったために、半導体チップ２１０が一部または全部が付着されていない前記他側半分にも半導体チップ２１０の付着が可能になる。従って、幅広リードフレーム７０の上面のあらゆるダイパッド８１上に、半導体チップ２１０を付着できる。
あらゆるダイパッド８１上に半導体チップが付着された幅広リードフレーム７０は、ローダ部１１０に移送され、アンローディングされるか、フレーム駆動部１４０を経てアンローダ部１７０に移送されてアンローディングされうる。
これを介して、相対的に幅が狭い幅狭リードフレームに合う相対的に廉価のダイアタッチ部１３０をそのまま使用し、相対的に幅が広い幅広リードフレームにダイアタッチ工程を遂行することができる。
図１２及び図１３は、本発明の実施形態の変形によるダイアタッチ工程を示す概略図である。
図１２は、本発明の実施形態の変形による幅広リードフレームの上面に半導体チップが付着された様子を示す概略図である。
図１２を参照すれば、フレーム駆動部１４０内の回転テーブル１４２と結合されたフレームローディング・レール１４４は、反転装置１８０と連結される。このとき、図７で前述の回転装置１４８も、回転テーブル１４２と連結されている。すなわち、フレーム駆動部１４０は、必要によって回転装置１４８のみを備えるもの、反転装置１８０だけを備えるもの、または回転装置１４８と反転装置１８０とをいずれも備えるものを構成できる。
反転装置１８０は、フレームローディング・レール１４４に置かれた幅広リードフレーム７０の長手方向に延長された反転回転軸１８２、及び反転回転軸１８２と連結された反転駆動装置１８４を備える。反転駆動装置１８２によって反転回転軸１８２が回転すれば、フレームローディング・レール１４４に置かれた幅広リードフレーム７０の上面が下方を向くように反転される。従って、幅広リードフレーム７０がフレームローディング・レール１４４から分離されないように、フレーム固定装置１４６で加圧して固定させることが望ましい。
図１３は、本発明の実施形態の変形による幅広リードフレームが反転されて下面に半導体チップが付着された様子を示す概略図である。
図１３を参照すれば、反転装置１８０によって幅広リードフレーム７０の上面が下方を向くように反転される。従って、幅広リードフレーム７０の下面に半導体チップ２１０が付着された状態となる。その後、幅広リードフレーム７０は、インデックス・レール１２０にさらに供給され、半導体チップ２１０が付着されていない幅広リードフレーム７０の上面にも、半導体チップ２１０が付着される。
図１４は、本発明の他の実施形態による半導体パッケージ製造装置を概略的に示す平面図である。
図１４を参照すれば、半導体パッケージ製造装置５００は、ローダ部１１０、第１ダイアタッチ装置５１０、フレーム駆動部１４０及び第２ダイアタッチ装置５２０を備え、アンローダ部１７０を有することができる。第１ダイアタッチ装置５１０及び第２ダイアタッチ装置５２０は、それぞれインデックス・レール１２０及びダイアタッチ部１３０を備える。また、第１ダイアタッチ装置５１０及び第２ダイアタッチ装置５２０は、それぞれウェーハカセットローダ部１６０及びウェーハテーブル１５０を備えることができる。ここで、ローダ部１１０、インデックス・レール１２０、ダイアタッチ部１３０、フレーム駆動部１４０、ウェーハテーブル１５０、ウェーハカセットローダ部１６０、アンローダ部１７０は、それぞれ図４ないし図１３で説明したところと同一であるので、ここでの詳細な説明は省略する。また、第１ダイアタッチ装置５１０及び第２ダイアタッチ装置５２０は、同じ構成を有する。
半導体パッケージ製造装置５００は、ローダ部１１０を介して幅広リードフレーム７０を第１ダイアタッチ装置５１０に供給する。第１ダイアタッチ装置５１０は、幅広リードフレーム７０の上面の一側半分に半導体チップを付着する。その後、幅広リードフレーム７０は、フレーム駆動部１４０で上面に対する垂線を中心に回転され、第２ダイアタッチ装置５２０に供給されうる。第２ダイアタッチ装置５２０は、幅広リードフレーム７０の上面のうち、半導体チップが付着されていないあらゆるダイパッドに半導体チップを付着する。半導体チップが全て付着された幅広リードフレーム７０は、アンローダ部１７０を介して排出される。
このように、インデックス・レール１２０及びダイアタッチ部１３０を備える複数個のダイアタッチ装置をインラインで連結した半導体パッケージ製造装置を構成し、ダイアタッチ工程を進めることも可能である。
図示してはいないが、インデックス・レール１２０及びダイアタッチ部１３０を備えるダイアタッチ装置、ローダ部１１０、フレーム駆動部１４０及びアンローダ部１７０を必要によって組み合わせて多様な形態の半導体パッケージ製造装置を構成することも可能であることはいうまでもない。例えば、アンローディング機能があるローダ部１１０、第１ダイアタッチ装置５１０、回転機能があるフレーム駆動部１４０、第２ダイアタッチ装置５２０及び反転機能があるフレーム駆動部１４０を順次に結合した半導体パッケージ製造装置を構成することも可能である。その場合、ローダ部１１０を介して供給された幅広リードフレーム７０は、第１ダイアタッチ装置５１０で、第１面のうち一側半分に半導体チップが付着され、前記回転機能があるフレーム駆動部１４０で回転され、第２ダイアタッチ装置５２０で、前記第１面のうち残りの部分に半導体チップが付着される。その後、前記反転機能があるフレーム駆動部１４０で、前記第１面が下方を向くように反転された後、また第２ダイアタッチ装置５２０で、第２面のうち一側半分に半導体チップが付着され、さらに前記回転機能があるフレーム駆動部１４０で回転され、第１ダイアタッチ装置５１０で、前記第２面のうち残りの部分に半導体チップが付着される。その後、ローダ部１１０を介してアンローディングされ、幅広リードフレーム７０の両面にいずれも半導体チップをダイアタッチできる。
他例としては、アンローディング機能があるローダ部、第１ダイアタッチ装置、回転機能がある第１フレーム駆動部、第２ダイアタッチ装置、反転機能がある第２フレーム駆動部、第３ダイアタッチ装置、回転機能があるある第３フレーム駆動部、第４ダイアタッチ装置及びアンローダ部が順次に連結され、幅広リードフレーム７０の両面にいずれも半導体チップをダイアタッチさせられる。
以上、幅広リードフレーム上のダイパッド上に半導体チップをダイアタッチすることのみを説明したが、本発明は、それらに限定されるものではない。すなわち、１つのダイパッド上に複数の半導体チップが層をなして付着されるマルチチップ・パッケージング技術にも、本発明は適用が可能である。すなわち本発明は、１層をなす半導体チップが付着された後、その上に半導体チップを付着し、さらにもう１層の層をなすところにも適用可能である。
本発明の幅広リードフレームのための半導体パッケージ製造装置及びこれを利用した半導体パッケージの製造方法は、例えば、半導体パッケージ関連の技術分野に効果的に適用可能である。
１０ ＤＤＰ
１１，３１ 第１半導体チップ
１３，３３ 第２半導体チップ
１５，６１ 成形樹脂
２０，４０ リードフレーム
２１，４１，８１ ダイパッド
２３，４３ リードフィンガ
２５，４５ 第１接着層
２６，４７ 第２接着層
２７，２８，５１，５３，５５，５７ ワイヤボンド
３０ ＱＤＰ
３５ 第３半導体チップ
３７ 第４半導体チップ
４６ 第３接着層
４８ 第４接着層
７０ 幅広リードフレーム
７２ モールディング領域
８０ 単位リードフレーム
８３ リードフィンガ部
１００，５００ 半導体パッケージ製造装置
１１０ ローダ部
１２０ インデックス・レール
１２５ 吸着ブロック
１３０ ダイアタッチ部
１３２ アタッチヘッド
１３２ａ チップ吸着部
１３２ｂ ピックアップ・モジュール
１３２ｃ ヘッドブロック部
１３４ 移送レール
１４０ フレーム駆動部
１４２ 回転テーブル
１４４ フレームローティング・テーブル
１４６ フレーム固定装置
１４８ 回転装置
１４８ａ 回転軸
１４８ｂ 駆動装置
１５０ ウェーハテーブル
１６０ ウェーハカセットローダ部
１７０ アンローダ部
１８０ 反転装置
１８２ 反転回転軸
１８４ 反転駆動装置
２１０ 半導体チップ
５１０ 第１ダイアタッチ装置
５２０ 第２ダイアタッチ装置
Ｃ 幅広リードフレームの幅中心線
Ｌ 幅広リードフレームの長さ
Ｗ 幅広リードフレームの幅
ＷＢ 有効移動距離
ＷＩ インデックス・レールの幅

Claims (20)

  1. 第１面とその反対側の第２面とを有するリードフレームを両方向へ移送するインデックス・レールと、
    前記インデックス・レールの一端部に連結され、前記インデックス・レールに前記リードフレームを供給するローダ部と、
    前記インデックス・レールの前記一端部の反対側端部に連結され、前記リードフレームを前記第１面に対する垂線を中心に回転させるフレーム駆動部と、
    前記インデックス・レールに供給された前記リードフレームに半導体チップを付着するダイアタッチ部とを備えることを特徴とする半導体パッケージ製造装置。
  2. 前記ダイアタッチ部は、
    半導体チップをピックアップし、前記リードフレームに付着するアタッチヘッドと、
    前記アタッチヘッドを前記インデックス・レール上に移送する移送レールとを備えることを特徴とする請求項１に記載の半導体パッケージ製造装置。
  3. 前記アタッチヘッドは、前記移送レールに沿って前記インデックス・レールの幅方向に、前記インデックス・レールの幅方向の一端上から少なくとも前記インデックス・レールの幅方向の中心部上まで移動することを特徴とする請求項２に記載の半導体パッケージ製造装置。
  4. 前記リードフレームを外部に排出するために、前記フレーム駆動部と連結されるアンローダ部をさらに備え、
    前記フレーム駆動部は、前記リードフレームの状態によって選択的に、前記リードフレームをアンローダ部に送ったり、または前記インデックス・レールにさらに供給することを特徴とする請求項１に記載の半導体パッケージ製造装置。
  5. 前記フレーム駆動部は、前記リードフレームを前記第１面に対する垂線を中心に回転させるために、
    前記リードフレームを支持するためのフレームローディング・レールと、
    前記フレームローディング・レールを支持する回転テーブルと、
    前記第１面に対する垂線の方向に前記回転テーブルと連結された回転軸と、
    前記回転軸に回転駆動力を供給する回転駆動装置を含むことを特徴とする請求項１に記載の半導体パッケージ製造装置。
  6. 前記フレームローディング・レールは、前記フレーム駆動部によって１個のリードフレームずつ回転するように、前記１個のリードフレームを支持することを特徴とする請求項５に記載の半導体パッケージ製造装置。
  7. 前記フレーム駆動部は、前記リードフレームを１８０°回転させることを特徴とする請求項１に記載の半導体パッケージ製造装置。
  8. 前記ローダ部は、
    前記インデックス・レールから移送された前記リードフレームを外部に排出するためのアンローディング機能を備えることを特徴とする請求項１に記載の半導体パッケージ製造装置。
  9. 前記フレーム駆動部は、
    前記リードフレームの前記第１面と第２面とのうち、上方を向く面が下方を向くように、前記リードフレームを反転させる反転装置をさらに具備することを特徴とする請求項１に記載の半導体パッケージ製造装置。
  10. 第１面とその反対側の第２面とを有するリードフレームを両方向へ移送するインデックス・レールと、前記インデックス・レール上に位置する前記リードフレームに半導体チップを付着するダイアタッチ部とをそれぞれ備える第１ダイアタッチ装置及び第２ダイアタッチ装置と、
    前記第１ダイアタッチ装置の一端部に連結され、前記第１ダイアタッチ装置に前記リードフレームを供給するローダ部と、
    前記第２ダイアタッチ装置の一端部に連結され、前記第２ダイアタッチ装置から前記リードフレームが排出されるアンローダ部と、
    前記第１ダイアタッチ装置及び前記第２ダイアタッチ装置のそれぞれ前記一端部の反対側端部間に連結され、前記リードフレームを前記第１面に対する垂線を中心に回転させるフレーム駆動部とを備えることを特徴とする半導体パッケージ製造装置。
  11. 前記ダイアタッチ部は、
    半導体チップをピックアップし、前記リードフレームに付着するアタッチヘッドと、
    前記アタッチヘッドを前記インデックス・レール上に移送する移送レールとを備えることを特徴とする請求項１０に記載の半導体パッケージ製造装置。
  12. 前記アタッチヘッドは、前記移送レールに沿って前記インデックス・レールの幅方向に、前記インデックス・レールの幅方向の一端上から少なくとも前記インデックス・レールの幅方向の中心部上まで移動することを特徴とする請求項１１に記載の半導体パッケージ製造装置。
  13. 前記フレーム駆動部は、
    前記リードフレームの状態によって選択的に、前記リードフレームを前記第１ダイアタッチ装置、または前記第２ダイアタッチ装置に供給することを特徴とする請求項１０に記載の半導体パッケージ製造装置。
  14. 前記フレーム駆動部は、
    前記リードフレームの上方を向く面が下方を向くように、前記リードフレームを反転させる反転装置をさらに具備することを特徴とする請求項１３に記載の半導体パッケージ製造装置。
  15. 複数のダイパッドを有する第１面とその反対側の第２面とを有するリードフレームを前記第１面が上方を向くようにダイアタッチ部に供給する段階と、
    前記ダイアタッチ部で、前記リードフレームの第１面上のダイパッドうち一部分に半導体チップを付着する第１ダイアタッチ段階と、
    前記リードフレームを前記第１面に対する垂線を中心に回転させる段階と、
    前記ダイアタッチ部で、前記リードフレームの第１面上のダイパッドうち半導体チップが付着されていない残りのダイパッドに半導体チップを付着する第２ダイアタッチ段階とを含むことを特徴とする半導体パッケージの製造方法。
  16. 前記第１ダイアタッチ段階は、
    前記リードフレーム第１面の第１方向への中心線を基準に、少なくとも一側半分のダイパッドに全て半導体チップを付着することを特徴とする請求項１５に記載の半導体パッケージの製造方法。
  17. 前記第２ダイアタッチ段階は、
    前記リードフレーム第１面の第１方向への中心線を基準に、少なくとも一側半分のダイパッドに全て半導体チップを付着することを特徴とする請求項１５に記載の半導体パッケージの製造方法。
  18. 前記リードフレームの前記第２面が上方を向くように、前記リードフレームを反転する段階と、
    前記ダイアタッチ部で、前記リードフレームの第２面上のダイパッドうち一部分に半導体チップを付着する第３ダイアタッチ段階と、
    前記リードフレームを前記第２面に対する垂線を中心に回転させる段階と、
    前記ダイアタッチ部で、前記リードフレームの第２面上のダイパッドうち半導体チップが付着されていない残りのダイパッドに半導体チップを付着する第４ダイアタッチ段階とをさらに含むことを特徴とする請求項１５に記載の半導体パッケージの製造方法。
  19. 前記第３ダイアタッチ段階は、
    前記リードフレームを第１方向に順次に移動させ、
    前記リードフレーム第２面の前記第１方向への中心線を基準に、少なくとも一側半分のダイパッドに全て半導体チップを付着することを特徴とする請求項１８に記載の半導体パッケージの製造方法。
  20. 前記第４ダイアタッチ段階は、
    前記リードフレーム第２面の前記第１方向への中心線を基準に、少なくとも一側半分のダイパッドに全て半導体チップを付着することを特徴とする請求項１８に記載の半導体パッケージの製造方法。
JP2009106731A 2008-04-25 2009-04-24 幅広リードフレーム用の半導体パッケージ製造装置及びこれを利用した半導体パッケージの製造方法 Expired - Fee Related JP5060510B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0038988 2008-04-25
KR20080038988A KR100967526B1 (ko) 2008-04-25 2008-04-25 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법

Publications (2)

Publication Number Publication Date
JP2009267413A true JP2009267413A (ja) 2009-11-12
JP5060510B2 JP5060510B2 (ja) 2012-10-31

Family

ID=41215411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009106731A Expired - Fee Related JP5060510B2 (ja) 2008-04-25 2009-04-24 幅広リードフレーム用の半導体パッケージ製造装置及びこれを利用した半導体パッケージの製造方法

Country Status (5)

Country Link
US (1) US8424195B2 (ja)
JP (1) JP5060510B2 (ja)
KR (1) KR100967526B1 (ja)
CN (1) CN101567308B (ja)
HK (1) HK1132089A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248839A (ja) * 2011-05-25 2012-12-13 Asm Technology Singapore Pte Ltd 半導体パッケージの製造中に半導体部品を基板に供給する機器
WO2018003519A1 (ja) * 2016-06-28 2018-01-04 東レエンジニアリング株式会社 実装装置および実装方法
JP2018026473A (ja) * 2016-08-10 2018-02-15 株式会社カイジョー ボンディング方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100996264B1 (ko) * 2008-04-25 2010-11-23 에스티에스반도체통신 주식회사 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법
CN103594400B (zh) * 2013-11-29 2016-02-17 如皋市大昌电子有限公司 一种轴向二极管芯片自动化芯片装填生产***
JP6316340B2 (ja) * 2016-06-02 2018-04-25 株式会社カイジョー ボンディング装置、ボンディング方法及びボンディング制御プログラム
CN108231651B (zh) * 2017-12-26 2020-02-21 厦门市三安光电科技有限公司 微元件转移装置和转移方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125699A (ja) * 1996-10-23 1998-05-15 Matsushita Electric Ind Co Ltd ダイボンディング装置
JP2001024396A (ja) * 1999-07-13 2001-01-26 Matsushita Electric Ind Co Ltd 部品実装装置及び部品実装方法
JP2002164361A (ja) * 2000-11-29 2002-06-07 Mitsubishi Electric Corp 半導体製造装置および半導体製造方法
JP2005277351A (ja) * 2004-03-26 2005-10-06 Juki Corp 電子部品実装装置
JP2009267414A (ja) * 2008-04-25 2009-11-12 Sts Semiconductor & Telecommunications Co Ltd 幅広リードフレーム用の半導体パッケージ製造装置及びこれを利用した半導体パッケージ製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3701652A1 (de) * 1987-01-21 1988-08-04 Siemens Ag Ueberwachung von bondparametern waehrend des bondvorganges
US5279045A (en) * 1990-01-31 1994-01-18 Hitachi, Ltd. Minute particle loading method and apparatus
JPH0513517A (ja) * 1991-07-08 1993-01-22 Hitachi Ltd ワイヤボンデイング装置及びワイヤボンデイング方法
US5238174A (en) * 1991-11-15 1993-08-24 Kulicke And Soffa Investments, Inc. Smart indexing head for universal lead frame work station
JP3178567B2 (ja) * 1993-07-16 2001-06-18 株式会社カイジョー ワイヤボンディング装置及びその方法
US5465899A (en) * 1994-10-14 1995-11-14 Texas Instruments Incorporated Method and apparatus for fine pitch wire bonding using a shaved capillary
KR100208481B1 (ko) 1996-07-30 1999-07-15 구본준 반도체 리드프레임 로딩장치
KR100199293B1 (ko) * 1996-11-08 1999-06-15 윤종용 반도체 패키지 제조 장치
US6827247B1 (en) * 1999-12-08 2004-12-07 Asm Technology Singapore Pte Ltd. Apparatus for detecting the oscillation amplitude of an oscillating object
JP3176599B2 (ja) * 1999-12-22 2001-06-18 エヌイーシーマシナリー株式会社 ダイボンダ
US6705001B2 (en) * 2001-11-28 2004-03-16 Asm Technology Singapore Pte Ltd. Apparatus for assembling integrated circuit packages
KR100524974B1 (ko) * 2003-07-01 2005-10-31 삼성전자주식회사 양면 스택 멀티 칩 패키징을 위한 인라인 집적회로 칩패키지 제조 장치 및 이를 이용한 집적회로 칩 패키지제조 방법
US7568606B2 (en) * 2006-10-19 2009-08-04 Asm Technology Singapore Pte Ltd. Electronic device handler for a bonding apparatus
US7677431B2 (en) * 2006-10-19 2010-03-16 Asm Technology Singapore Pte Ltd. Electronic device handler for a bonding apparatus
JP2009106735A (ja) 2007-10-10 2009-05-21 Shinagawa Kogyosho:Kk 玉子焼きの製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125699A (ja) * 1996-10-23 1998-05-15 Matsushita Electric Ind Co Ltd ダイボンディング装置
JP2001024396A (ja) * 1999-07-13 2001-01-26 Matsushita Electric Ind Co Ltd 部品実装装置及び部品実装方法
JP2002164361A (ja) * 2000-11-29 2002-06-07 Mitsubishi Electric Corp 半導体製造装置および半導体製造方法
JP2005277351A (ja) * 2004-03-26 2005-10-06 Juki Corp 電子部品実装装置
JP2009267414A (ja) * 2008-04-25 2009-11-12 Sts Semiconductor & Telecommunications Co Ltd 幅広リードフレーム用の半導体パッケージ製造装置及びこれを利用した半導体パッケージ製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248839A (ja) * 2011-05-25 2012-12-13 Asm Technology Singapore Pte Ltd 半導体パッケージの製造中に半導体部品を基板に供給する機器
TWI489581B (zh) * 2011-05-25 2015-06-21 Asm Tech Singapore Pte Ltd 半導體封裝製造過程中用於傳送半導體元件到襯底的裝置
WO2018003519A1 (ja) * 2016-06-28 2018-01-04 東レエンジニアリング株式会社 実装装置および実装方法
JP2018026473A (ja) * 2016-08-10 2018-02-15 株式会社カイジョー ボンディング方法
WO2018029881A1 (ja) * 2016-08-10 2018-02-15 株式会社カイジョー ボンディング方法
CN108028207A (zh) * 2016-08-10 2018-05-11 株式会社海上 键合方法
US10600754B2 (en) 2016-08-10 2020-03-24 Kaijo Corporation Bonding method
CN108028207B (zh) * 2016-08-10 2021-01-08 株式会社海上 键合方法

Also Published As

Publication number Publication date
KR100967526B1 (ko) 2010-07-05
KR20090113101A (ko) 2009-10-29
JP5060510B2 (ja) 2012-10-31
HK1132089A1 (en) 2010-02-12
CN101567308A (zh) 2009-10-28
US20090269887A1 (en) 2009-10-29
US8424195B2 (en) 2013-04-23
CN101567308B (zh) 2011-04-13

Similar Documents

Publication Publication Date Title
JP5060510B2 (ja) 幅広リードフレーム用の半導体パッケージ製造装置及びこれを利用した半導体パッケージの製造方法
US7215008B2 (en) In-line apparatus and method for manufacturing double-sided stacked multi-chip packages
JP4110992B2 (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
US20040222508A1 (en) Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device
TWI358798B (en) Electronic device handler for a bonding apparatus
JP2003031760A (ja) 半導体装置
US20100320584A1 (en) Semiconductor chip laminated body
JP2008078367A (ja) 半導体装置
JP5060511B2 (ja) 幅広リードフレーム用の半導体パッケージ製造装置及びこれを利用した半導体パッケージ製造方法
KR20110124063A (ko) 적층형 반도체 패키지
JP4069771B2 (ja) 半導体装置、電子機器および半導体装置の製造方法
JP3891123B2 (ja) 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
US8156636B2 (en) Apparatus to manufacture a semiconductor package having a buffer disposed adjacent to a process unit of the apparatus
US20050110166A1 (en) Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device
JP2004281919A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
US20080179726A1 (en) Multi-chip semiconductor package and method for fabricating the same
US6787393B2 (en) Semiconductor package including a double-faced semiconductor chip having integrated circuitry on both sides thereof and a method of fabricating the semiconductor package
US8072069B2 (en) Semiconductor device and method of manufacturing a semiconductor device
TWI685943B (zh) 半導體裝置
TWI828396B (zh) 半導體封裝組件及製備方法
TW202306080A (zh) 半導體封裝結構及製備方法
JP2002353401A (ja) チップ吸着用ダイコレット及び半導体製造方法
JP2003332374A (ja) 半導体装置およびその製造方法
KR20030015761A (ko) 반도체패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5060510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees