JP2009158863A - 半導体パッケージ及びカメラモジュール - Google Patents

半導体パッケージ及びカメラモジュール Download PDF

Info

Publication number
JP2009158863A
JP2009158863A JP2007338200A JP2007338200A JP2009158863A JP 2009158863 A JP2009158863 A JP 2009158863A JP 2007338200 A JP2007338200 A JP 2007338200A JP 2007338200 A JP2007338200 A JP 2007338200A JP 2009158863 A JP2009158863 A JP 2009158863A
Authority
JP
Japan
Prior art keywords
main surface
semiconductor substrate
cavity
substrate
camera module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007338200A
Other languages
English (en)
Other versions
JP4799543B2 (ja
JP2009158863A5 (ja
Inventor
Mie Matsuo
美恵 松尾
Atsuko Kawasaki
敦子 川崎
Kenji Takahashi
健司 高橋
Masahiro Sekiguchi
正博 関口
Kazuma Tanida
一真 谷田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007338200A priority Critical patent/JP4799543B2/ja
Priority to KR1020097014440A priority patent/KR101032182B1/ko
Priority to EP08868575.5A priority patent/EP2179445A4/en
Priority to PCT/JP2008/073883 priority patent/WO2009084701A1/en
Priority to TW097150750A priority patent/TWI387075B/zh
Publication of JP2009158863A publication Critical patent/JP2009158863A/ja
Priority to US12/511,099 priority patent/US8228426B2/en
Publication of JP2009158863A5 publication Critical patent/JP2009158863A5/ja
Application granted granted Critical
Publication of JP4799543B2 publication Critical patent/JP4799543B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】撮像素子上が空洞となり、半導体基板が薄くなった場合でも、空洞が形成された領域で半導体基板が破壊されたり、湾曲するといった不具合の発生を低減することができる半導体パッケージ及びカメラモジュールを提供する。
【解決手段】シリコン基板１０の第１の主面上には、固体撮像素子１２、素子面電極２７が形成されている。第１の主面上に形成された素子面電極２７に対向する第２の主面と第１の主面との間のシリコン基板１０を貫くように、貫通電極が形成されている。固体撮像素子１２上に空洞１８が形成されるように、パターニングされた接着剤２０を介してガラス基板３０が形成されている。そして、ガラス基板３０から見て空洞１８下のシリコン基板１０の厚さは、接着剤２０下のシリコン基板１０の厚さより厚く形成されている。
【選択図】 図２

Description

本発明は、固体撮像素子を用いた半導体パッケージ、及びそれを用いたカメラモジュールに関するものである。
近年、ビデオカメラや電子カメラが普及しており、これらのカメラには、ＣＣＤ型や増幅型の固体撮像素子が使用されている。特に、携帯電話やＰＤＡ、ノート型コンピュータなど、持ち運べるサイズの電子機器の普及に伴って、カメラモジュールに対して、小型、軽量、薄型、低コストの要求が強くなっている。
従来の小型カメラモジュールにおいて、例えば、撮像素子として用いられる増幅型固体撮像素子（ＣＭＯＳイメージセンサ）は、１つの半導体チップに複数の画素を２次元配列して構成される撮像画素部と、この撮像画素部の外側に配置される周辺回路部とを設けたものである。増幅型固体撮像素子は、撮像画素部の各画素内に転送、増幅等の各種ＭＯＳトランジスタを有し、各画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を転送トランジスタと増幅トランジスタによって電気信号に変換、増幅することにより、各画素の信号を信号線により周辺回路部に出力する。
フォトダイオード上には、カラー画像を取得するためのカラーフィルタが形成され、カラーフィルタ上に光を効率よく集光するマイクロレンズが形成されている。このように構成された撮像素子チップを、樹脂或いはセラミックでできた実装基板上に直接実装(ＣＯＢ: Chip On Board)してワイヤーボンディングによって電極を接続し、受動素子を表面実装(ＳＭＴ: Surface Mount Technology)する。その上にカバーレンズを含むレンズホルダーを被せ、接着することによりカメラモジュールを形成している。
この方法では、撮像素子の面積に対して、実装面積が大きくなり、高密度化（小型化、軽量化、薄型化）に限界があった。また、構成する部品の数が多く、実装工程が複雑な為、低コスト化が困難という問題があった。また、製造工程において、受光面が剥き出しのままグラインダーによる裏面研削によって半導体基板の薄化とダイシングによる個片化を行う必要があり、ゴミが受光面に付着して歩留まりを落とすという問題があった。
最近では、これらの問題を解決する方法として、受光面に光を透過する部材を張り合わせ、シリコン基板の受光面の裏面側から電極を引き出すパッケージ形態が提案されている（例えば、特許文献１参照）。
これら小型カメラモジュールでは、フォトダイオード及びトランジスタが形成された第１の主面の電極から半導体基板の裏面である第２の主面へ半導体基板を貫通する電極を引き出す際、製造上のスループットを考慮して、半導体基板の厚さを例えば１００μｍ程度に薄くする必要がある。
更に、フォトダイオードに光を効率良く集光するためには、形成されたマイクロレンズ材料の屈折率よりも低い屈折率の部材でマイクロレンズ上を覆う必要がある。そこで、マイクロレンズ上を、最も屈折率の低い気体（常圧或いは減圧雰囲気）によって満たす、空洞構造とする場合が多い。マイクロレンズ上には、空洞を介して透明部材が設置されている。透明部材は、パターニングされた接着剤によって離間された状態で設置されている。
しかしながら、フォトダイオードを含む撮像素子上が空洞となり、半導体基板が薄くなった場合、半導体基板の強度がもたず、空洞が形成された領域で半導体基板が破壊するという不具合がある。また、破壊に至らなくても空洞が形成された領域で半導体基板が湾曲し、画像が正常に写らない等の問題がある。
特開２００７−１３４７３５号公報
本発明は、撮像素子上が空洞となり、半導体基板が薄くなった場合でも、空洞が形成された領域で半導体基板が破壊されたり、湾曲するといった不具合の発生を低減することができる半導体パッケージ、及びそれを用いたカメラモジュールを提供することを目的とする。
本発明の一実施態様の半導体パッケージは、半導体基板の第１の主面上に形成された固体撮像素子と、前記半導体基板の第１の主面上に形成された電極パッドと、前記第１の主面上に形成された前記電極パッドに対向する第２の主面と前記第１の主面との間の半導体基板を貫くように形成された貫通電極と、前記固体撮像素子上に空洞が形成されるように、パターニングされた接着剤を介して設置された光透過性支持基板とを具備し、前記光透過性支持基板から見て前記空洞下の前記半導体基板の厚さは、前記接着剤下の前記半導体基板の厚さより厚いことを特徴とする。
本発明の他の実施態様の半導体パッケージは、半導体基板の第１の主面上に形成された固体撮像素子と、前記半導体基板の第１の主面上に形成された電極パッドと、前記第１の主面上に形成された前記電極パッドに対向する第２の主面と前記第１の主面との間の半導体基板を貫くように形成された貫通電極と、前記固体撮像素子上に空洞が形成されるように、パターニングされた接着剤を介して設置された光透過性支持基板とを具備し、前記光透過性支持基板から見て前記接着剤下の前記半導体基板の前記第２の主面は、前記空洞下の前記半導体基板の前記第２の主面より凹んでいることを特徴とする。
本発明の他の実施態様のカメラモジュールは、前記半導体パッケージと、前記半導体パッケージにおける前記光透過性支持基板上に配置された赤外線カットフィルタと、前記赤外線カットフィルタ上に配置された撮像レンズとを具備することを特徴とする。
本発明によれば、撮像素子上が空洞となり、半導体基板が薄くなった場合でも、空洞が形成された領域で半導体基板が破壊されたり、湾曲するといった不具合の発生を低減することができる半導体パッケージ、及びそれを用いたカメラモジュールを提供することが可能である。
以下、図面を参照して本発明の実施形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［第１実施形態］
まず、本発明の第１実施形態のカメラモジュールについて説明する。
図１は、第１実施形態のカメラモジュールの構成を示す断面図である。シリコン半導体基板（撮像素子チップ）１０の第１の主面には撮像素子（図示せず）が形成されている。シリコン半導体基板１０の第１の主面の撮像素子が形成されていない領域上には、接着剤２０を介して光透過性支持基板（透明基板）、例えばガラス基板３０が形成されている。ガラス基板３０上には接着剤４１を介してＩＲ（赤外線）カットフィルタ４２があり、ＩＲカットフィルタ４２上には接着剤４３を介して撮像レンズ４０を含むレンズホルダー５０が被せられ、これらを接着することによりカメラモジュールを形成している。また、シリコン半導体基板１０の第２の主面上には外部端子、例えばハンダボール６０が形成されている。半導体基板１０およびガラス基板３０の周囲には遮光兼電磁シールド４４が配置され、この遮光兼電磁シールド４４は接着剤４５でレンズホルダー５０と接着されている。この後、例えばシリコン半導体基板１０は、樹脂あるいはセラミックからなる実装基板７０上にハンダボール６０を介して直接実装(ＣＯＢ: Chip On Board)される。
次に、図１におけるシリコン半導体基板１０とガラス基板３０の断面構造を詳細に説明する。
図２は、カメラモジュールにおけるシリコン半導体基板１０とガラス基板３０の部分を拡大した断面図である。カメラモジュールは、撮像素子１２が２次元に複数配列された撮像画素部と、この撮像画素部以外の領域に配置され、撮像画素部から出力された信号を処理する周辺回路部とを有する。
カメラモジュールの撮像画素部は、以下のような構成を有する。図２に示すように、シリコン半導体基板１０の第１の主面には、素子分離絶縁層としてのＳＴＩ(Shallow Trench Isolation)１１と、ＳＴＩ１１にて区画された素子領域が配置されている。素子領域には、フォトダイオード及びトランジスタを含む撮像素子１２が形成されている。撮像素子１２が形成された第１の主面上には、層間絶縁膜１３が形成されている。
層間絶縁膜１３上には、ベース層１４が形成されている。ベース層１４上には、撮像素子１２に対応するようにカラーフィルタ１５がそれぞれ配置されている。カラーフィルタ１５上にはオーバーコート１６が形成され、オーバーコート１６上には撮像素子１２（カラーフィルタ１５）に対応するようにマイクロレンズ１７がそれぞれ形成されている。さらに、マイクロレンズ１７上は空洞１８となり、この空洞１８上にはガラス基板３０が配置されている。
前述した各部は、例えば以下のような材料からなる。ＳＴＩ１１はＳｉＯ２からなり、層間絶縁膜１３はＳｉＯ２あるいはＳｉＮからなる。カラーフィルタ１５はアクリル樹脂からなり、マイクロレンズ１７はスチレン系樹脂からなる。
カメラモジュールの周辺回路部には、以下のような貫通電極及び電極パッドが形成されている。シリコン半導体基板１０には、第１の主面に対向する第２の主面から第１の主面まで貫通孔が空けられている。貫通孔の内面上及び第２の主面上には、絶縁膜２２が形成されている。絶縁膜２２上には導電体層２３が形成されている。導電体層２３上には保護膜、例えばソルダーレジスト２４が形成されている。さらに、導電体層２３上のソルダーレジスト２４の一部が開口され、露出された導電体層２３上には、ハンダボール６０が形成されている。なお、ハンダボール６０は、撮像画素部下のシリコン半導体基板１０の第２の主面上にも形成される。
ソルダーレジスト２４は、例えばフェノール系樹脂、あるいはポリイミド系樹脂、アミン系樹脂などからなる。ハンダボール６０には、例えばＳｎ−Ｐｂ(共晶)、あるいは９５Ｐｂ−Ｓｎ(高鉛高融点半田)、Ｐｂフリー半田として、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕなどが用いられる。
また、シリコン半導体基板１０の第１の主面上には、層間絶縁膜１３が形成されている。貫通孔に形成された導電体層２３は第１の主面まで達しており、この導電体層２３上には内部電極（第１電極パッド）２６が形成されている。内部電極２６は、撮像素子１２あるいは周辺回路部に形成された周辺回路（図示しない）に電気的に接続されている。これにより、貫通孔に形成された貫通電極は、ハンダボール６０と撮像素子１２あるいは周辺回路とを電気的に接続している。
さらに、内部電極２６上には、層間絶縁膜１３を介して素子面電極（第２電極パッド）２７が形成されている。内部電極２６と素子面電極２７間の層間絶縁膜１３内には、これら電極間を電気的に接続するコンタクトプラグ（図示しない）が形成されている。素子面電極２７は、コンタクトプラグ、内部電極２６を介して電圧の印加及び信号の読み出しなどに使用される。特に、ダイソートテスト時に、素子面電極２７に針が当てられる。
素子面電極２７上には、ベース層１４が形成されている。ベース層１４上にはアクリル樹脂１９が形成され、このアクリル樹脂１９上にはオーバーコート１６が形成されている。素子面電極２７上に形成された、これらベース層１４、アクリル樹脂１９及びオーバーコート１６が開口されて、パッド開口部が形成されている。
オーバーコート１６上及び素子面電極２７上には、接着剤２０を介してガラス基板３０が形成されている。なお、接着剤２０はパターニングされており、撮像素子１２上（マイクロレンズ１７上）、すなわち撮像画素部上には配置されていない。前述したように、撮像画素部上は空洞１８となっており、空洞１８上にガラス基板３０が配置されている。
ここで、ガラス基板３０から見て空洞１８下のシリコン半導体基板１０の厚さは、接着剤２０下のシリコン半導体基板１０の厚さより、厚く形成されている。例えば、接着剤２０下のシリコン基板１０の厚さをｔ１とし、空洞１８下のシリコン基板１０の厚さをｔ２とすると、ｔ１＜ｔ２が成り立つ。厚さｔ２は厚さｔ１より１．５μｍ以上厚いことが望ましい。言い換えると、ガラス基板３０から見て接着剤２０下のシリコン基板１０の第２の主面は、空洞１８下のシリコン基板１０の第２の主面より凹んでいる。
前述した構造を有する第１実施形態では、ガラス基板３０から見て接着剤２０下のうち、少なくとも貫通孔（貫通電極）の周辺部のシリコン基板１０の厚さが薄いため、貫通孔の加工が容易となり、カメラモジュールの製造効率を向上させることができる。また、貫通孔の周辺部以外のシリコン基板１０は貫通孔の周辺部のシリコン基板１０より厚いため、シリコン基板１０の強度が高く、空洞１８が形成された領域のシリコン基板１０が破壊されたり、また空洞１８が形成された領域のシリコン基板１０が湾曲して画像が正常に写らないなどの問題が発生するのを防ぐことができる。
言い換えると、ガラス基板３０から見て空洞１８が形成された領域下、すなわち撮像画素部下のシリコン基板１０の厚さを、接着剤２０によってガラス基板３０が接着された非空洞領域下のシリコン基板１０の厚さよりも厚く形成している。これにより、空洞１８が形成された領域下のシリコン基板１０が割れにくく、湾曲しにくくなり、信頼性の高いカメラモジュールを形成することができる。
なおここでは、素子面電極２７上のベース層１４、アクリル樹脂１９及びオーバーコート１６を開口してパッド開口部を形成した例を示したが、これらの膜を開口せず、パッド開口部を形成しない構造であっても良い。
次に、本発明の第１実施形態のカメラモジュールの製造方法について説明する。図３は、第１実施形態のカメラモジュールの製造方法を示すプロセスフローである。
まず、シリコン半導体基板（ウェハ）１０に固体撮像デバイスを形成する（ステップＳ１）。すなわち、シリコン基板１０上に、フォトダイオード及びトランジスタを含む撮像素子１２を形成する。さらに、シリコン基板１０上に、内部電極２６、層間絶縁膜１３、素子面電極２７、カラーフィルタ１５、マイクロレンズ１７を形成する。続いて、撮像素子１２を含む各チップに対してダイソートテストを行い、各チップが正常に動作するか否かを検査する（ステップＳ２）。ダイソートテストでは、素子面電極２７にテスターの針が当てられる。
次に、シリコン基板１０の第１の主面（素子形成面）側に接着剤２０をスピンコート法あるいはラミネート法により形成する。接着剤２０は、接着機能と共に、リソグラフィによってパターニングできる機能およびパターニング形状を保つ機能を有している。シリコン基板１０上に形成された接着剤２０は、リソグラフィにより撮像素子１２上は抜くように、すなわち形成されないようにパターニングを行う（ステップＳ３）。その後、接着剤２０が付いたシリコン基板１０を、ガラス基板３０と貼り合わせる（ステップＳ４）。
その後、バックグラインド等により、シリコン基板１０を第２の主面側から削って薄くしていく（ステップＳ５）。バックグラインド後のシリコン表面には削じょう痕が残っており、その凹凸は数μｍ〜１０μｍに及ぶ。このまま、次のリソグラフィとＲＩＥの工程に進むと、リソグラフィ不良、ＲＩＥ不良を起こす恐れがある。そこで、ＣＭＰ（Chemical Mechanical Polish）やウェットエッチングなどにより、第２の主面の表面を平坦化することが望ましい。
また、シリコン基板１０の厚さのバラつきは、平均値±５μｍ以内に収める必要がある。もし、面内でシリコン基板の厚さにバラつきがあると、次のＲＩＥ工程で、シリコンが厚い部分ではエッチング不足が生じ、シリコンが薄い部分では底部にノッチングと呼ばれるえぐれが生じることになる。
次に、感光性樹脂を塗布しパターニングを行って、空洞１８直下のシリコン基板１０の第２の主面上のみに樹脂マスクパターンを残す（ステップＳ６）。続いて、樹脂マスクパターンで保護されていないシリコン基板１０の第２の主面をエッチングする。すなわち、接着剤２０直下のシリコン基板１０の第２の主面をエッチングする（ステップＳ７）。このエッチングにより、接着剤２０直下のシリコン基板１０の第２の主面をエッチングし、接着剤２０直下のシリコン基板１０の厚さを、空洞１８直下のシリコン基板１０の厚さより薄くする。このとき、エッチングされる領域は、後工程で貫通孔が形成される領域を含む。その後、樹脂マスクパターンを除去する（ステップＳ８）。
次に、シリコン基板１０の第２の主面上にレジストを塗布し、シリコン基板１０の第１の主面のパッド開口部３０と対応する位置にリソグラフィにより開口を行う（ステップＳ９）。このとき、第１の主面の上にある合わせマーク（図示せず）に対して、第２の主面の開口の合わせを行うことになるので、両面アライナ、両面ステッパなどの手段を用いることが必要になる。次に、パターニングしたレジストをマスクとして貫通孔の形成を行う（ステップＳ１０）。
まず、シリコン基板１０のシリコンだけをＲＩＥによりエッチングしていく。ところで、撮像素子１２やトランジスタを形成するシリコンデバイスプロセスは、通常、ウェル形成、ＳＴＩ（Shallow Trench Isolation）形成、ソース/ドレイン形成、ゲート/電極形成、配線形成の順番で進んでいく。ここで、ＳＴＩ形成においてＣＭＰルールとして、ある大きさ以上のシリコンの丘も浅いトレンチも形成することが禁止されている。これは、ＣＭＰ時に大きなサイズのシリコンの丘が存在すると、ＣＭＰ残りがその丘の上で発生したり、大きなサイズの浅いトレンチが存在すると、その中での削り過ぎが発生したりする。このためどちらの場合も、次のリソグラフィ工程での合わせズレや、上層のメタル配線の配線切れなどを引き起こしてしまう可能性がある。そこで、通常、電極パッドなどのように巨大なパターンを形成する部分のシリコン基板には、ダミーのＳＴＩを形成してＣＭＰルールに違反することを防いでいる。
しかし、貫通電極を形成する場合は、ＣＭＰルールに違反しても電極パッドの下にはＳＴＩを配さないことが重要である。これは、シリコンのＲＩＥと絶縁膜のＲＩＥでガス種類が異なり、もし、シリコンのＲＩＥ時に、基板中に絶縁膜のパターンがあると、そこでエッチング不良を起こして剣山状のエッチング残りを形成してしまう恐れがあるからである。ＳＴＩのＣＭＰ時にどうしても電極パッド下にＣＭＰ残りが発生する場合には、残りが生じる部分をリソグラフィで開口して、先に一部ウェットなどによりエッチングした後にＣＭＰを行い、ＣＭＰ残りを無くすなどの方法を行う必要がある。
また、ＲＩＥで形成されるシリコン基板の貫通孔の形状は、第２の主面の開口部から奥に行くに従って徐々に狭くなっていくテーパー形状が望ましい。もし、ノッチングやボーイング形状が生じて逆向きのテーパーが形成されると、次のＣＶＤによる絶縁膜の形成不良やスパッタによるメタルシード層の形成不良を発生させる原因となる。
シリコンのＲＩＥ時のストッパーになるのは、層間絶縁膜１３の中でシリコン基板１０に直に接している層あるいはシリコン基板上に形成されたゲート絶縁膜などである。続いて、アッシングとウェット洗浄によりレジストの剥離を行う（ステップＳ１１）。なお好ましくは、シリコンのＲＩＥの後、あるいはレジスト剥離の後に、ＨＦ系のウェット洗浄を行い、ＲＩＥ残渣の除去を行うことが望まれる。
次に、ＣＶＤ（Chemical Vapor Deposition）などの方法により、第２の主面全面にＳｉＯ２、ＳｉＯＮ、ＳｉＮなどの絶縁膜２２を形成する（ステップＳ１２）。
次に、再度、レジストを塗布し、シリコン基板の貫通孔の底部のみをリソグラフィで開口して（ステップＳ１３）、レジストをマスクとして絶縁膜２２のＲＩＥを行う（ステップＳ１４）。絶縁膜２２のＲＩＥでは、先に形成したＣＶＤ絶縁膜とシリコンデバイスプロセスで形成したシリコン基板１０と内部電極２６との間にある全ての絶縁膜をエッチングする。このとき、絶縁膜のＲＩＥ時のストッパーとなるのは、内部電極２６である。
続いて、アッシングとウェット洗浄によりレジストを剥離する（ステップＳ１５）。なお、内部電極２６の表面が数ｎｍ〜数十ｎｍ程度酸化されている可能性があるので、アルカリ系のウェットエッチングにより若干エッチングすることが望ましい。
次に、スパッタにより絶縁膜２２上及び内部電極２６上にメタルシード層を形成する（ステップＳ１６）。スパッタプロセスにおいて、まず逆スパッタにより内部電極２６の表面の酸化層を除去することが望ましい。続けて、Ｔｉ、Ｃｕなどのメタルシードのスパッタを行う。なお、内部電極２６表面のコロージョン発生を防止するために、絶縁膜２２のＲＩＥとメタルシードスパッタの間の時間は願わくば３時間以内、長くても２４時間以内で行うことが必要である。
次に、第２の主面上の電極パターニングのためにレジストを塗布し、電極を形成しない部分のみにレジストを残すようにリソグラフィによりパターニングを行う（ステップＳ１７）。次に、電界めっき等によりメタルシード層にメッキを行い、貫通電極及び配線の形成を行う（ステップＳ１８）。その後、ウェットエッチングなどの方法でレジストを剥離する（ステップＳ１９）。続いて、ウェット洗浄などによりメタルシードのエッチングを行って、貫通電極及び配線以外の領域は絶縁膜２２を露出させる（ステップＳ２０）。なお、先に全面に電界めっきを行い、その後、リソグラフィとエッチングにより貫通電極及び配線を形成する方法も考えられるが、このやり方だと使用するめっき液の量が多くなり高価なプロセスとなってしまう。
次に、第２の主面の全面にソルダーレジスト２４をスピンコート等の方法で形成する。さらに、ハンダボール６０を載せる領域のみ、リソグラフィによりソルダーレジスト２４の開口を行う（ステップＳ２１）。その後、導通チェックを行い（ステップＳ２２）、ソルダーレジスト２４の開口部分の導電体層２３上にハンダボール６０を載せる（ステップＳ２３）。
最後に、シリコン基板１０をダイシングにより個片化し（ステップＳ２４）、ピックアップ（ステップＳ２５）、レンズ搭載（ステップＳ２６）、及び画像チェック（レンズ調整）（ステップＳ２７）を行う。以上により、カメラモジュールを梱包し（ステップＳ２８）、カメラモジュールの製造を終了する。
［第２実施形態］
次に、本発明の第２実施形態のカメラモジュールについて説明する。前記第１実施形態における構成と同様の部分には同じ符号を付してその説明は省略する。
図４は、第２実施形態のカメラモジュールにおけるシリコン半導体基板とガラス基板の一部分を拡大した断面図である。
シリコン基板１０面に垂直な方向において空洞１８下のシリコン基板１０の第２の主面上には、補強用の樹脂マスクパターン３１が形成されている。これにより、第１実施形態と比較して、さらに空洞１８下のシリコン基板１０の強度が高くなり、空洞１８下のシリコン基板１０が破壊されたり、またこの領域のシリコン基板が湾曲して画像が正常に写らないなどの問題が発生するのを防ぐことができる。その他の構成及び効果は、第１実施形態と同様である。
なお、樹脂マスクパターン３１は、第１実施形態の製造方法において、空洞１８下以外（接着剤２０下）のシリコン基板１０の第２の主面をエッチングするために使用したマスクであり、樹脂マスクパターン３１を形成するにはこのマスクを除去せず残せばよい。このため、第２実施形態の製造方法では、新たなプロセスの増加はなく、樹脂マスクパターン３１を除去する工程（ステップＳ８）を減らすことができる。
次に、本発明の第２実施形態のカメラモジュールの製造方法について説明する。図５は、第２実施形態のカメラモジュールの製造方法を示すプロセスフローである。
第２実施形態の製造方法では、図３に示した第１実施形態のプロセスフローにおいて、ステップＳ８を除いたものであり、その他のプロセスフローは第１実施形態と同様である。
以下に、プロセスフローの異なる部分を詳述する。空洞１８直下のシリコン基板１０の第２の主面上のみに樹脂マスクパターンを残し（ステップＳ６）、樹脂マスクパターンで保護されていないシリコン基板１０の第２の主面をエッチングする（ステップＳ７）。第１実施形態では、その後、樹脂マスクパターンを除去していたが（ステップＳ８）、第２実施形態では樹脂マスクパターンを除去せず、そのまま残し、補強用の樹脂マスクパターン３１とし用いている。
［第３実施形態］
次に、本発明の第３実施形態のカメラモジュールについて説明する。前記第１実施形態における構成と同様の部分には同じ符号を付してその説明は省略する。
図６は、第３実施形態のカメラモジュールにおけるシリコン半導体基板とガラス基板の一部分を拡大した断面図である。
図２に示した第１実施形態では、空洞１８下のシリコン基板１０の第２の主面と、接着剤２０下（空洞１８下以外）のシリコン基板１０の第２の主面との間に角が形成されている。このため、この角に応力が集中したり、この角上に形成された配線等が段切れしたりという不具合が発生する恐れがある。第３実施形態では、この角を取り、前述した不具合の発生を防止する。その他の構成及び効果は、第１実施形態と同様である。
次に、本発明の第３実施形態のカメラモジュールの製造方法について説明する。図７は、第３実施形態のカメラモジュールの製造方法を示すプロセスフローである。
第３実施形態の製造方法では、図３に示した第１実施形態のプロセスフローにおいて、ステップＳ７にて行っていたＲＩＥによるエッチングを、ウェットエッチングに変更したものである。その他のプロセスフローは第１実施形態と同様である。
以下に、プロセスフローの異なる部分を詳述する。樹脂マスクパターンで保護されていないシリコン基板１０の第２の主面をエッチングする際、ＲＩＥによる異方性エッチングを用いず、ウェットエッチングによる等方性エッチングを用いることにより、角が形成されるのを防ぐ。
また、図８に示すプロセスフローを用いて第３実施形態のカメラモジュールを製造することも可能である。図３に示した、樹脂マスクパターンの形成（ステップＳ６）、シリコン基板のエッチング（ステップＳ７）、及び樹脂マスクパターンの除去（ステップＳ８）に変えて、図８に示すプロセスフローでは、ＣＭＰまたはウェットエッチングにより、接着剤２０直下のシリコン基板１０の厚さを、空洞１８直下のシリコン基板１０の厚さより薄くする。
次に、信頼性の高いカメラモジュールを形成するために、前記実施形態にて用いた、ウェハを個片化するためのダイシングライン部分の構造について説明する。
図９に、従来のカメラモジュールの断面図を示す。シリコン基板１０の撮像画素部上に空洞１８を形成する際に、撮像画素部以外の第１の主面上に接着剤２０を形成するが、ダイシングライン３２上の金属や絶縁膜を含む多層膜、およびカラーフィルタ剤、マイクロレンズ剤を含む樹脂材料をＲＩＥなどで除去していた。このため、ダイシングライン部分に数μｍの段差が生じ、接着剤２０の密着力が低下して剥がれが生じるという問題があった。
そこで、本発明の実施形態では、図３、図５、図７、図８に示したプロセスフローにおけるステップＳ１において、図１０に示すように、ダイシングライン３２上の多層膜、およびカラーフィルタ剤、マイクロレンズ剤を含む樹脂材料を除去せず、ダイシングライン３２部分に段差が生じないようにしている。これにより、ダイシングライン３２上に接着剤２０を形成した際、接着剤２０の密着力が上がり剥れが生じにくくなり、信頼性の高いカメラモジュールを形成することができる。
図１１に従来の貫通電極を持たないカメラモジュールのダイシングライン構造の断面を示し、図１２に実施形態の貫通電極を持たないカメラモジュールのダイシングライン構造の断面を示す。図１２に示した実施形態におけるダイシングライン部分の構造及び効果は前述と同様である。
以上説明したように本発明の実施形態によれば、光透過性支持基板から見て空洞下の半導体基板の厚さは、接着剤下の半導体基板の厚さより、厚く形成されている。これにより、撮像素子上が空洞となり、基板の薄化のために半導体基板が薄く形成された場合でも、空洞が形成された領域で半導体基板が破壊されたり、湾曲するといった不具合の発生を低減することができる。
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
本発明の第１実施形態のカメラモジュールの構成を示す断面図である。 第１実施形態のカメラモジュールにおけるシリコン半導体基板とガラス基板の部分を拡大した断面図である。 第１実施形態のカメラモジュールの製造方法を示すプロセスフローである。 本発明の第２実施形態のカメラモジュールにおけるシリコン半導体基板とガラス基板の一部分を拡大した断面図である。 第２実施形態のカメラモジュールの製造方法を示すプロセスフローである。 本発明の第３実施形態のカメラモジュールにおけるシリコン半導体基板とガラス基板の一部分を拡大した断面図である。 第３実施形態のカメラモジュールの製造方法を示すプロセスフローである。 第３実施形態のカメラモジュールの他の製造方法を示すプロセスフローである。 従来のカメラモジュールにおけるダイシングライン構造を示す断面図である。 本発明の実施形態のカメラモジュールにおけるダイシングライン構造を示す断面図である。 従来の他のカメラモジュールにおけるダンシングライン構造を示す断面図である。 本発明の実施形態の他のカメラモジュールにおけるダイシングライン構造を示す断面図である。
符号の説明
１０…シリコン半導体基板（撮像素子チップ）、１１…ＳＴＩ(Shallow Trench Isolation)、１２…撮像素子、１３…層間絶縁膜、１４…ベース層、１５…カラーフィルタ、１６…オーバーコート、１７…マイクロレンズ、１８…空洞、１９…アクリル樹脂、２０…接着剤、２２…絶縁膜、２３…導電体層、２４…ソルダーレジスト、２６…内部電極（第１電極パッド）、２７…素子面電極（第２電極パッド）、３０…ガラス基板（光透過性支持基板（透明基板））、３１…樹脂マスクパターン、３２…ダイシングライン、４０…撮像レンズ、４１…接着剤、４２…ＩＲ（赤外線）カットフィルタ、４３…接着剤、４４…遮光兼電磁シールド、４５…接着剤、５０…レンズホルダー、６０…ハンダボール、７０…実装基板。

Claims (5)

  1. 半導体基板の第１の主面上に形成された固体撮像素子と、
    前記半導体基板の第１の主面上に形成された電極パッドと、
    前記第１の主面上に形成された前記電極パッドに対向する第２の主面と前記第１の主面との間の半導体基板を貫くように形成された貫通電極と、
    前記固体撮像素子上に空洞が形成されるように、パターニングされた接着剤を介して設置された光透過性支持基板とを具備し、
    前記光透過性支持基板から見て前記空洞下の前記半導体基板の厚さは、前記接着剤下の前記半導体基板の厚さより厚いことを特徴とする半導体パッケージ。
  2. 半導体基板の第１の主面上に形成された固体撮像素子と、
    前記半導体基板の第１の主面上に形成された電極パッドと、
    前記第１の主面上に形成された前記電極パッドに対向する第２の主面と前記第１の主面との間の半導体基板を貫くように形成された貫通電極と、
    前記固体撮像素子上に空洞が形成されるように、パターニングされた接着剤を介して設置された光透過性支持基板とを具備し、
    前記光透過性支持基板から見て前記接着剤下の前記半導体基板の前記第２の主面は、前記空洞下の前記半導体基板の前記第２の主面より凹んでいることを特徴とする半導体パッケージ。
  3. 前記空洞下の前記半導体基板の前記第２の主面上には、樹脂材が形成されていることを特徴とする請求項１または２に記載の半導体パッケージ。
  4. 前記固体撮像素子に対応するように配置されたカラーフィルタと、
    前記固体撮像素子に対応するように、前記カラーフィルタ上に配置されたマイクロレンズと、
    をさらに具備することを特徴とする請求項１乃至３のいずれかに記載の半導体パッケージ。
  5. 前記請求項１または請求項２に記載の半導体パッケージと、
    前記半導体パッケージにおける前記光透過性支持基板上に配置された赤外線カットフィルタと、
    前記赤外線カットフィルタ上に配置された撮像レンズと、
    を具備することを特徴とするカメラモジュール。
JP2007338200A 2007-12-27 2007-12-27 半導体パッケージ及びカメラモジュール Expired - Fee Related JP4799543B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007338200A JP4799543B2 (ja) 2007-12-27 2007-12-27 半導体パッケージ及びカメラモジュール
EP08868575.5A EP2179445A4 (en) 2007-12-27 2008-12-19 SEMICONDUCTOR HOUSING AND CAMERA MODULE
PCT/JP2008/073883 WO2009084701A1 (en) 2007-12-27 2008-12-19 Semiconductor package and camera module
KR1020097014440A KR101032182B1 (ko) 2007-12-27 2008-12-19 반도체 패키지 및 카메라 모듈
TW097150750A TWI387075B (zh) 2007-12-27 2008-12-25 半導體封裝以及攝影機模組
US12/511,099 US8228426B2 (en) 2007-12-27 2009-07-29 Semiconductor package and camera module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007338200A JP4799543B2 (ja) 2007-12-27 2007-12-27 半導体パッケージ及びカメラモジュール

Publications (3)

Publication Number Publication Date
JP2009158863A true JP2009158863A (ja) 2009-07-16
JP2009158863A5 JP2009158863A5 (ja) 2011-03-03
JP4799543B2 JP4799543B2 (ja) 2011-10-26

Family

ID=40824414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007338200A Expired - Fee Related JP4799543B2 (ja) 2007-12-27 2007-12-27 半導体パッケージ及びカメラモジュール

Country Status (6)

Country Link
US (1) US8228426B2 (ja)
EP (1) EP2179445A4 (ja)
JP (1) JP4799543B2 (ja)
KR (1) KR101032182B1 (ja)
TW (1) TWI387075B (ja)
WO (1) WO2009084701A1 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253363A (ja) * 2008-04-01 2009-10-29 Iwate Toshiba Electronics Co Ltd カメラモジュール
JP2010021352A (ja) * 2008-07-10 2010-01-28 Oki Semiconductor Co Ltd 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
JP2011147091A (ja) * 2010-01-18 2011-07-28 Sharp Corp カメラモジュールおよびその製造方法、電子情報機器
JP2011205222A (ja) * 2010-03-24 2011-10-13 Toshiba Corp カメラモジュール
JP2011205221A (ja) * 2010-03-24 2011-10-13 Toshiba Corp カメラモジュール
WO2011145742A1 (en) 2010-05-19 2011-11-24 Fujifilm Corporation Polymerizable composition
WO2012015076A1 (en) 2010-07-29 2012-02-02 Fujifilm Corporation Polymerizable composition
JP2012044114A (ja) * 2010-08-23 2012-03-01 Canon Inc 撮像モジュール及びカメラ
JP2012059832A (ja) * 2010-09-07 2012-03-22 Sony Corp 半導体パッケージおよび半導体パッケージの製造方法ならびに光学モジュール
JP2012070102A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 撮像装置およびその製造方法
EP2498130A2 (en) 2011-03-08 2012-09-12 Fujifilm Corporation Curable composition for solid-state imaging device, and photosensitive layer, permanent pattern, wafer-level lens, solid-state imaging device and pattern forming method each using the composition
CN103081105A (zh) * 2010-08-23 2013-05-01 佳能株式会社 图像拾取装置、图像拾取模块和照相机
WO2014084288A1 (ja) 2012-11-30 2014-06-05 富士フイルム株式会社 硬化性樹脂組成物、これを用いたイメージセンサチップの製造方法及びイメージセンサチップ
WO2014084289A1 (ja) 2012-11-30 2014-06-05 富士フイルム株式会社 硬化性樹脂組成物、これを用いたイメージセンサチップの製造方法及びイメージセンサチップ
WO2014104136A1 (ja) 2012-12-28 2014-07-03 富士フイルム株式会社 赤外線反射膜形成用の硬化性樹脂組成物、赤外線反射膜及びその製造方法、並びに赤外線カットフィルタ及びこれを用いた固体撮像素子
WO2014104137A1 (ja) 2012-12-28 2014-07-03 富士フイルム株式会社 硬化性樹脂組成物、赤外線カットフィルタ及びこれを用いた固体撮像素子
US9343597B2 (en) 2011-08-11 2016-05-17 Sony Corporation Image pickup apparatus and camera module
JP2017028259A (ja) * 2015-07-24 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法、基板分割方法
JP2017092320A (ja) * 2015-11-12 2017-05-25 旭化成エレクトロニクス株式会社 光センサ装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4585561B2 (ja) * 2007-09-04 2010-11-24 株式会社東芝 半導体装置の製造方法
JP5150566B2 (ja) * 2009-06-22 2013-02-20 株式会社東芝 半導体装置およびカメラモジュール
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
FR2948815B1 (fr) * 2009-07-31 2012-02-03 E2V Semiconductors Structure de plots de connexion pour composant electronique
JP2011187754A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 固体撮像装置及びその製造方法
JP5352534B2 (ja) * 2010-05-31 2013-11-27 パナソニック株式会社 半導体装置及びその製造方法
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
JP2012084609A (ja) * 2010-10-07 2012-04-26 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
JP2012242587A (ja) * 2011-05-19 2012-12-10 Toshiba Corp カメラモジュールおよびカメラモジュールの製造方法
US8890191B2 (en) * 2011-06-30 2014-11-18 Chuan-Jin Shiu Chip package and method for forming the same
EP2772939B1 (en) 2013-03-01 2016-10-19 Ams Ag Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
US9142695B2 (en) * 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
US20150189204A1 (en) * 2013-12-27 2015-07-02 Optiz, Inc. Semiconductor Device On Cover Substrate And Method Of Making Same
JP6300029B2 (ja) * 2014-01-27 2018-03-28 ソニー株式会社 撮像素子、製造装置、製造方法
US10466501B2 (en) * 2016-05-26 2019-11-05 Ams Sensors Singapore Pte. Ltd. Optoelectronic modules including an optical system tilted with respect to a focal plane
TWI698963B (zh) * 2016-06-03 2020-07-11 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
JP6963396B2 (ja) * 2017-02-28 2021-11-10 キヤノン株式会社 電子部品の製造方法
KR20220021238A (ko) 2020-08-13 2022-02-22 삼성전자주식회사 반도체 패키지 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209967A (ja) * 2004-01-23 2005-08-04 Sharp Corp 半導体装置、光学装置用モジュール及び半導体装置の製造方法
JP2006028837A (ja) * 2004-07-14 2006-02-02 Sekisui Chem Co Ltd 軒樋用ストッパ
JP2006100435A (ja) * 2004-09-28 2006-04-13 Sharp Corp 半導体装置およびその製造方法
JP2007134725A (ja) * 2005-01-04 2007-05-31 I Square Research Co Ltd 固体撮像装置及びその製造方法
JP2007214360A (ja) * 2006-02-09 2007-08-23 Fujitsu Ltd 半導体装置及びその製造方法
JP2007273629A (ja) * 2006-03-30 2007-10-18 Fujifilm Corp 固体撮像装置の製造方法及び固体撮像装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094082A (ja) 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP2007134735A (ja) 2000-07-11 2007-05-31 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP4000507B2 (ja) 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
JP2004226872A (ja) * 2003-01-27 2004-08-12 Sanyo Electric Co Ltd カメラモジュール及びその製造方法
US7180149B2 (en) 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP4236594B2 (ja) * 2004-01-27 2009-03-11 シャープ株式会社 光学装置用モジュール及び光学装置用モジュールの製造方法
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP2007305955A (ja) * 2006-04-10 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
JP4483896B2 (ja) * 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法
JP5159192B2 (ja) * 2007-07-06 2013-03-06 株式会社東芝 半導体装置の製造方法
JP2009064839A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 光学デバイス及びその製造方法
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
JP5317586B2 (ja) * 2008-08-28 2013-10-16 ラピスセミコンダクタ株式会社 カメラモジュール及びその製造方法
JP5418044B2 (ja) * 2009-07-30 2014-02-19 ソニー株式会社 固体撮像装置およびその製造方法
JP5709435B2 (ja) * 2010-08-23 2015-04-30 キヤノン株式会社 撮像モジュール及びカメラ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209967A (ja) * 2004-01-23 2005-08-04 Sharp Corp 半導体装置、光学装置用モジュール及び半導体装置の製造方法
JP2006028837A (ja) * 2004-07-14 2006-02-02 Sekisui Chem Co Ltd 軒樋用ストッパ
JP2006100435A (ja) * 2004-09-28 2006-04-13 Sharp Corp 半導体装置およびその製造方法
JP2007134725A (ja) * 2005-01-04 2007-05-31 I Square Research Co Ltd 固体撮像装置及びその製造方法
JP2007214360A (ja) * 2006-02-09 2007-08-23 Fujitsu Ltd 半導体装置及びその製造方法
JP2007273629A (ja) * 2006-03-30 2007-10-18 Fujifilm Corp 固体撮像装置の製造方法及び固体撮像装置

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253363A (ja) * 2008-04-01 2009-10-29 Iwate Toshiba Electronics Co Ltd カメラモジュール
JP2010021352A (ja) * 2008-07-10 2010-01-28 Oki Semiconductor Co Ltd 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
US9892968B2 (en) 2008-07-10 2018-02-13 Lapis Semiconductor Co., Ltd. Semiconductor device having a dummy portion, method for manufacturing the semiconductor device, method for manufacturing a semiconductor package having the semiconductor device
US10892189B2 (en) 2008-07-10 2021-01-12 Lapis Semiconductor Co., Ltd. Method for manufacturing a semiconductor device having a dummy section
US11798847B2 (en) 2008-07-10 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device having a dummy section
JP2011147091A (ja) * 2010-01-18 2011-07-28 Sharp Corp カメラモジュールおよびその製造方法、電子情報機器
US8669631B2 (en) 2010-03-24 2014-03-11 Kabushiki Kaisha Toshiba Solid state imaging device having a back surface impurity layer
JP2011205222A (ja) * 2010-03-24 2011-10-13 Toshiba Corp カメラモジュール
JP2011205221A (ja) * 2010-03-24 2011-10-13 Toshiba Corp カメラモジュール
WO2011145742A1 (en) 2010-05-19 2011-11-24 Fujifilm Corporation Polymerizable composition
WO2012015076A1 (en) 2010-07-29 2012-02-02 Fujifilm Corporation Polymerizable composition
CN103081105A (zh) * 2010-08-23 2013-05-01 佳能株式会社 图像拾取装置、图像拾取模块和照相机
JP2012044114A (ja) * 2010-08-23 2012-03-01 Canon Inc 撮像モジュール及びカメラ
US8823872B2 (en) 2010-08-23 2014-09-02 Canon Kabushiki Kaisha Image pickup module with improved flatness of image sensor and via electrodes
US9111826B2 (en) 2010-08-23 2015-08-18 Canon Kabushiki Kaisha Image pickup device, image pickup module, and camera
JP2012059832A (ja) * 2010-09-07 2012-03-22 Sony Corp 半導体パッケージおよび半導体パッケージの製造方法ならびに光学モジュール
KR101870985B1 (ko) * 2010-09-07 2018-06-25 소니 주식회사 반도체 패키지와 반도체 패키지의 제조 방법 및 광학 모듈
JP2012070102A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 撮像装置およびその製造方法
EP2498130A2 (en) 2011-03-08 2012-09-12 Fujifilm Corporation Curable composition for solid-state imaging device, and photosensitive layer, permanent pattern, wafer-level lens, solid-state imaging device and pattern forming method each using the composition
US9343597B2 (en) 2011-08-11 2016-05-17 Sony Corporation Image pickup apparatus and camera module
US9735115B2 (en) 2011-08-11 2017-08-15 Sony Corporation Image pickup apparatus and camera module
WO2014084289A1 (ja) 2012-11-30 2014-06-05 富士フイルム株式会社 硬化性樹脂組成物、これを用いたイメージセンサチップの製造方法及びイメージセンサチップ
WO2014084288A1 (ja) 2012-11-30 2014-06-05 富士フイルム株式会社 硬化性樹脂組成物、これを用いたイメージセンサチップの製造方法及びイメージセンサチップ
WO2014104137A1 (ja) 2012-12-28 2014-07-03 富士フイルム株式会社 硬化性樹脂組成物、赤外線カットフィルタ及びこれを用いた固体撮像素子
WO2014104136A1 (ja) 2012-12-28 2014-07-03 富士フイルム株式会社 赤外線反射膜形成用の硬化性樹脂組成物、赤外線反射膜及びその製造方法、並びに赤外線カットフィルタ及びこれを用いた固体撮像素子
JP2017028259A (ja) * 2015-07-24 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法、基板分割方法
US11587970B2 (en) 2015-07-24 2023-02-21 Sony Semiconductor Solutions Corporation Imaging device, manufacturing method, and substrate dividing method
JP2017092320A (ja) * 2015-11-12 2017-05-25 旭化成エレクトロニクス株式会社 光センサ装置

Also Published As

Publication number Publication date
TWI387075B (zh) 2013-02-21
TW200933845A (en) 2009-08-01
KR20090099552A (ko) 2009-09-22
EP2179445A4 (en) 2013-08-21
US8228426B2 (en) 2012-07-24
US20090284631A1 (en) 2009-11-19
JP4799543B2 (ja) 2011-10-26
EP2179445A1 (en) 2010-04-28
WO2009084701A1 (en) 2009-07-09
KR101032182B1 (ko) 2011-05-02

Similar Documents

Publication Publication Date Title
JP4799543B2 (ja) 半導体パッケージ及びカメラモジュール
KR102524686B1 (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
JP4799542B2 (ja) 半導体パッケージ
US9263488B2 (en) Semiconductor device, manufacturing method of semiconductor device, semiconductor wafer, and electronic equipment
JP4139803B2 (ja) 半導体装置の製造方法
US20100013080A1 (en) Semiconductor device package with insulator ring
US9136291B2 (en) Solid-state imaging device having penetration electrode formed in semiconductor substrate
JP4987928B2 (ja) 半導体装置の製造方法
US9966400B2 (en) Photosensitive module and method for forming the same
JP2010186870A (ja) 半導体装置
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
JP2006024891A (ja) 半導体装置及びその製造方法
TWI442535B (zh) 電子元件封裝體及其製作方法
JP2008211209A (ja) マイクロレンズ保護パターンを有する撮像素子、カメラモジュール、及びその製造方法
JP2010186871A (ja) 撮像デバイスの製造方法
KR100634419B1 (ko) 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110117

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees