JP2009054274A - 可変抵抗メモリ装置及びその動作方法並びに可変抵抗メモリシステム - Google Patents
可変抵抗メモリ装置及びその動作方法並びに可変抵抗メモリシステム Download PDFInfo
- Publication number
- JP2009054274A JP2009054274A JP2008213932A JP2008213932A JP2009054274A JP 2009054274 A JP2009054274 A JP 2009054274A JP 2008213932 A JP2008213932 A JP 2008213932A JP 2008213932 A JP2008213932 A JP 2008213932A JP 2009054274 A JP2009054274 A JP 2009054274A
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- change material
- memory device
- current
- variable resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】抵抗ドリフト現象を抑制することができる可変抵抗メモリ装置及びその動作方法並びに可変抵抗メモリシステムを提供する。
【解決手段】上部電極と下部電極との間に相変化物質を有する可変抵抗メモリ装置の動作方法であって、前記相変化物質をプログラムするために書き込み電流を印加する段階と、前記書き込み電流を印加する段階で前記相変化物質に格納されたデータを読み出すために読み出し電流を印加する段階とを有し、前記書き込み電流の方向と前記読み出し電流の方向は反対である。
【選択図】 図6
【解決手段】上部電極と下部電極との間に相変化物質を有する可変抵抗メモリ装置の動作方法であって、前記相変化物質をプログラムするために書き込み電流を印加する段階と、前記書き込み電流を印加する段階で前記相変化物質に格納されたデータを読み出すために読み出し電流を印加する段階とを有し、前記書き込み電流の方向と前記読み出し電流の方向は反対である。
【選択図】 図6
Description
本発明は、半導体メモリ装置に関し、特に、抵抗ドリフト現象を抑制することができる可変抵抗メモリ装置及びその動作方法並びに可変抵抗メモリシステムに関する。
ランダムアクセスが可能で、かつ高集積及び大容量を実現することができる半導体メモリ装置の需要は、日に日に増加している。
かかる半導体メモリ装置としては、現在携帯用電子機器などに主に用いられるフラッシュメモリ(flash memory)が代表的である。その他に、DRAMのキャパシタを不揮発性を有した物質に代替した半導体メモリ装置が登場しつつある。
かかる半導体メモリ装置としては、現在携帯用電子機器などに主に用いられるフラッシュメモリ(flash memory)が代表的である。その他に、DRAMのキャパシタを不揮発性を有した物質に代替した半導体メモリ装置が登場しつつある。
強誘電体キャパシタを利用した強誘電体RAM(ferroelectric RAM;FRAM)、TMR(tunneling magneto−resistive)膜を利用したマグネチックRAM(magnetic RAM;MRAM)、及びカルコゲニド化合物(chalcogenide alloys)を利用した相変化メモリ装置(phase change memory device)などがある。特に、相変化メモリ装置のような可変抵抗メモリ装置は、その製造工程が比較的に簡単で、かつ低コストで大容量のメモリを具現することができる。
図1は、一般的な可変抵抗メモリ装置のメモリセルの概略回路図である。図1に示すように、可変抵抗メモリ装置のメモリセル10は、可変抵抗体CとアクセストランジスタMとで構成される。
可変抵抗体Cは、ビットラインBLに接続される。アクセストランジスタMは、可変抵抗体Cと接地との間に接続される。アクセストランジスタMのゲートには、ワードラインWLが接続されている。ワードラインWLに所定の電圧が印加されると、アクセストランジスタMは、ターンオンする。アクセストランジスタMがターンオンすると、可変抵抗体Cは、ビットラインBLを介して電流Icを供給する。
可変抵抗体Cは、ビットラインBLに接続される。アクセストランジスタMは、可変抵抗体Cと接地との間に接続される。アクセストランジスタMのゲートには、ワードラインWLが接続されている。ワードラインWLに所定の電圧が印加されると、アクセストランジスタMは、ターンオンする。アクセストランジスタMがターンオンすると、可変抵抗体Cは、ビットラインBLを介して電流Icを供給する。
可変抵抗体Cは、相変化物質(phase change material)(図示せず)を含む。相変化物質は、温度によって2個の安定した状態、すなわち結晶状態(crystal state)又は非晶質状態(amorphous state)を有する。相変化物質は、ビットラインBLを介して供給される電流Icに応じて、結晶状態又は非晶質状態に変化する。相変化メモリ装置は、相変化物質のこのような特性を利用してデータをプログラムする。
図2は、相変化物質の特性を説明するためのグラフである。
図2において符号「1」は、相変化物質が非晶質状態になるための条件を示し、符号「2」は、結晶状態になるための条件を示す。
図2に示すように、相変化物質GST〔例えば、GSTはゲルマニウム、アンチモニー、テルリウム(GeSbTe)のカルコゲニド合金〕は、電流供給によりT1の間に溶融点(melting temperature;Tm)より高い温度に加熱した後に急速冷却(quenching)すると、非晶質状態になる。非晶質状態は、通常、リセット状態(reset state)と呼び、データ「1」を格納する。
図2において符号「1」は、相変化物質が非晶質状態になるための条件を示し、符号「2」は、結晶状態になるための条件を示す。
図2に示すように、相変化物質GST〔例えば、GSTはゲルマニウム、アンチモニー、テルリウム(GeSbTe)のカルコゲニド合金〕は、電流供給によりT1の間に溶融点(melting temperature;Tm)より高い温度に加熱した後に急速冷却(quenching)すると、非晶質状態になる。非晶質状態は、通常、リセット状態(reset state)と呼び、データ「1」を格納する。
これとは異なり、相変化物質は、結晶化温度(crystallization temperature;Tc)より高く、かつ溶融点Tmよりは低い温度でT1より長いT2の間に加熱した後に徐々に冷却すると、結晶状態となる。結晶状態は、通常、セット状態(set state)とも呼び、データ「0」を格納する。メモリセルは、相変化物質の非晶質量(amorphous volume)によって抵抗が変わる。メモリセルの抵抗は、非晶質状態であるとき最も高く、結晶状態であるとき最も低い。
最近では、一つのメモリセルに2ビット以上のデータを格納する技術が開発されている。このようなメモリセルをマルチレベルセル(Multi_Level Cell:MLC)と呼び、抵抗分布に従ってマルチ状態(multi_state)(複数の状態)を有する。可変抵抗メモリ装置において、マルチレベルセルは、リセット状態とセット状態との間に中間状態(intermediate states)をさらに有する。マルチレベルセルを有する可変抵抗メモリ装置のプログラム方法については、例えば特許文献1に開示されている。
図3は、従来の技術によるマルチレベルセルを有する可変抵抗メモリ装置のプログラム方法を説明するためのグラフである。
図3に示すプログラム方法は、特許文献1に開示されている。
図3に示すように、メモリセルは、プログラムパルスの下降時間(falling time)に応じて4個の状態を有する。メモリセルがリセット状態(reset state)にある場合を(1,1)状態とし、セット状態(set state)にある場合を(0,0)状態とする。
メモリセルは、(1,1)状態と(0,0)状態との間に相変化物質の非晶質量に応じて(1,0)状態と(0,1)状態をさらに有する。
図3に示すプログラム方法は、特許文献1に開示されている。
図3に示すように、メモリセルは、プログラムパルスの下降時間(falling time)に応じて4個の状態を有する。メモリセルがリセット状態(reset state)にある場合を(1,1)状態とし、セット状態(set state)にある場合を(0,0)状態とする。
メモリセルは、(1,1)状態と(0,0)状態との間に相変化物質の非晶質量に応じて(1,0)状態と(0,1)状態をさらに有する。
特許文献1によれば、相変化メモリ装置は、メモリセルに供給される電流パルス(current pulse)の下降時間を調節して、一つのメモリセルに2ビットをプログラムする。特許文献1は、電流パルスの下降時間が長くなるほど、相変化物質の非晶質量が少なくなるという特性を利用したものである。
特許文献1などのような従来の可変抵抗メモリ装置がマルチレベルセル動作を正常に行うためには、プログラムした後の数ns後の抵抗値と、数日又は数十日後の抵抗値とに差があってはならない。しかしながら、可変抵抗メモリ装置は、相変化物質GSTの特性上、時間が過ぎるにつれて抵抗が変わるという問題がある。これを抵抗ドリフト(resistance drift)現象という。従来の可変抵抗メモリ装置をマルチレベルセル動作に使用するに当たって、抵抗ドリフト現象は、必ず解決しなければならない問題の一つである。
そこで、本発明は上記従来の可変抵抗メモリ装置における問題点に鑑みてなされたものであって、本発明の目的は、抵抗ドリフト現象を抑制することができる可変抵抗メモリ装置及びその動作方法並びに可変抵抗メモリシステムを提供することにある。
上記目的を達成するためになされた本発明による可変抵抗メモリ装置の動作方法は、上部電極と下部電極との間に相変化物質を有する可変抵抗メモリ装置の動作方法であって、前記相変化物質をプログラムするために書き込み電流を印加する段階と、前記書き込み電流を印加する段階で前記相変化物質に格納されたデータを読み出すために読み出し電流を印加する段階とを有し、前記書き込み電流の方向と前記読み出し電流の方向は反対であることを特徴とする。
前記上部電極から前記下部電極方向に書き込み電流を印加する段階と、前記下部電極から前記上部電極方向に読み出し電流を印加する段階とをさらに有することが好ましい。
前記書き込み電流を印加する段階によって、前記相変化物質はプログラムされ、前記読み出し電流を印加する段階によって、前記相変化物質の抵抗ドリフトは抑制されることが好ましい。
前記読み出し電流を印加する段階は、プログラム動作後に行われるダミー読み出し動作時に行われることが好ましい。
前記読み出し電流を印加する段階は、ノーマル読み出し動作時に行われることが好ましい。
前記書き込み電流を印加する段階によって、前記相変化物質はプログラムされ、前記読み出し電流を印加する段階によって、前記相変化物質の抵抗ドリフトは抑制されることが好ましい。
前記読み出し電流を印加する段階は、プログラム動作後に行われるダミー読み出し動作時に行われることが好ましい。
前記読み出し電流を印加する段階は、ノーマル読み出し動作時に行われることが好ましい。
前記下部電極から前記上部電極方向に書き込み電流を印加する段階と、前記上部電極から前記下部電極方向に読み出し電流を印加する段階とをさらに有することが好ましい。
前記書き込み電流を印加する段階によって、前記相変化物質はプログラムされ、前記読み出し電流を印加する段階によって、前記相変化物質の抵抗ドリフトは抑制されることが好ましい。
前記読み出し電流を印加する段階は、プログラム動作後に行われるダミー読み出し動作時に行われることが好ましい。
前記読み出し電流を印加する段階は、ノーマル読み出し動作時に行われることが好ましい。
前記相変化物質は、各々異なる抵抗値を有する複数の状態の内の1つの状態を取るように構成されることが好ましい。
前記書き込み電流を印加する段階によって、前記相変化物質はプログラムされ、前記読み出し電流を印加する段階によって、前記相変化物質の抵抗ドリフトは抑制されることが好ましい。
前記読み出し電流を印加する段階は、プログラム動作後に行われるダミー読み出し動作時に行われることが好ましい。
前記読み出し電流を印加する段階は、ノーマル読み出し動作時に行われることが好ましい。
前記相変化物質は、各々異なる抵抗値を有する複数の状態の内の1つの状態を取るように構成されることが好ましい。
上記目的を達成するためになされた本発明による可変抵抗メモリ装置は、相変化物質を有する可変抵抗メモリ装置であって、前記相変化物質をプログラムするための書き込み電流の方向と、前記相変化物質に格納されたデータを読み出すための読み出し電流の方向とが反対であることを特徴とする。
前記相変化物質は、上部電極と下部電極との間に接続され、前記相変化物質は、前記下部電極側から非晶質状態に変わることが好ましい。
前記書き込み電流の方向は、前記上部電極から前記下部電極方向であり、前記読み出し電流の方向は、前記下部電極から前記上部電極方向であることが好ましい。
前記読み出し電流の印加は、前記相変化物質の抵抗ドリフトを抑制することが好ましい。
前記書き込み電流の方向は、前記上部電極から前記下部電極方向であり、前記読み出し電流の方向は、前記下部電極から前記上部電極方向であることが好ましい。
前記読み出し電流の印加は、前記相変化物質の抵抗ドリフトを抑制することが好ましい。
前記書き込み電流の方向は、前記下部電極から前記上部電極方向であり、前記読み出し電流の方向は、前記上部電極から前記下部電極方向であることが好ましい。
前記読み出し電流の印加は、前記相変化物質の抵抗ドリフトを抑制することが好ましい。
前記相変化物質は、各々異なる抵抗値を有する複数の状態の内の1つの状態を取るように構成されることが好ましい。
前記読み出し電流の印加は、前記相変化物質の抵抗ドリフトを抑制することが好ましい。
前記相変化物質は、各々異なる抵抗値を有する複数の状態の内の1つの状態を取るように構成されることが好ましい。
上記目的を達成するためになされた本発明による可変抵抗メモリシステムは、可変抵抗メモリ装置と、前記可変抵抗メモリ装置を制御するように構成されたメモリコントローラとを有し、前記可変抵抗メモリ装置は、相変化物質をプログラムするための書き込み電流の方向と、前記相変化物質に格納されたデータを読み出すための読み出し電流の方向とが反対であることを特徴とする。
前記相変化物質は、上部電極と下部電極との間に接続され、前記書き込み電流の方向は、前記上部電極から前記下部電極方向であり、前記読み出し電流の方向は、前記下部電極から前記上部電極方向であることが好ましい。
前記相変化物質は、上部電極と下部電極との間に接続され、前記書き込み電流の方向は、前記下部電極から前記上部電極方向であり、前記読み出し電流の方向は、前記上部電極から前記下部電極方向であることが好ましい。
前記相変化物質は、上部電極と下部電極との間に接続され、前記書き込み電流の方向は、前記下部電極から前記上部電極方向であり、前記読み出し電流の方向は、前記上部電極から前記下部電極方向であることが好ましい。
本発明に係る可変抵抗メモリ装置及びその動作方法並びに可変抵抗メモリシステムによれば、書き込み電流方向と読み出し電流の方向とを反対にすることによって、抵抗ドリフトを抑制することができるという効果がある。
次に、本発明に係る可変抵抗メモリ装置及びその動作方法並びに可変抵抗メモリシステムを実施するための最良の形態の具体例を図面を参照しながら説明する。
図4〜図7は、本発明による可変抵抗メモリ装置の書き込み電流及び読み出し電流の方向を例示的に示す図面である。
本発明による可変抵抗メモリ装置は、書き込み電流と読み出し電流との方向を反対にすることによって、抵抗ドリフトを抑制する。抵抗ドリフトの抑制効果は、相変化物質GSTの抵抗が低いほど良くなる。図4〜図6の相変化物質GSTの初期抵抗は約400kΩであり、図7の相変化物質GSTの初期抵抗が約100kΩである。
本発明による可変抵抗メモリ装置は、書き込み電流と読み出し電流との方向を反対にすることによって、抵抗ドリフトを抑制する。抵抗ドリフトの抑制効果は、相変化物質GSTの抵抗が低いほど良くなる。図4〜図6の相変化物質GSTの初期抵抗は約400kΩであり、図7の相変化物質GSTの初期抵抗が約100kΩである。
図4は、可変抵抗メモリ装置の一般的な書き込み電流及び読み出し電流の方向を示す。
図4に示すように、可変抵抗体100は、相変化物質GSTを含む。相変化物質GSTは、上部電極TECと下部電極BECとの間に接続される。上部電極TECは、ビットライン(図示せず)に接続され、下部電極BECは、選択素子(図示せず)に接続される。
図4に示すように、可変抵抗体100は、相変化物質GSTを含む。相変化物質GSTは、上部電極TECと下部電極BECとの間に接続される。上部電極TECは、ビットライン(図示せず)に接続され、下部電極BECは、選択素子(図示せず)に接続される。
相変化物質GSTは、非晶質量により抵抗値を異にする。相変化物質GSTは、非晶質量が多いほど抵抗値が高まる。プログラム状態は、抵抗の低い結晶状態と抵抗の高い非晶質状態とに区分される。結晶状態は、データ“0”を格納し、セット状態という。非晶質状態は、データ“1”を格納し、リセット状態という。シングルレベルセル(SLC)は、一つのメモリセルにデータ“0”又は“1”を格納する。
また、メモリセルは、結晶状態と非晶質状態との間に複数の中間状態(intermediate states)を有するようにすることができる。このようなマルチレベルセル(以下、MLCと称す)は、一つのメモリセルに2ビット以上のデータを格納することができる。
メモリセルは、MLCプログラム動作によりマルチ状態(multi_state)(複数の状態)のうちの何れか一つを有する。例えば、一つのメモリセルに2ビットデータが格納されると仮定すると、メモリセルは、4個の状態(“11”,“10”,“01”,“00”)を有する。
メモリセルは、MLCプログラム動作によりマルチ状態(multi_state)(複数の状態)のうちの何れか一つを有する。例えば、一つのメモリセルに2ビットデータが格納されると仮定すると、メモリセルは、4個の状態(“11”,“10”,“01”,“00”)を有する。
“11”状態は、リセット状態であって、最も高い抵抗値を有する。“00”状態は、セット状態であって、最も低い抵抗値を有する。そして、“10”及び“01”状態は、それぞれ第1及び第2中間状態であって、第1及び第2中間抵抗値を有する。“10”状態の抵抗値は、“01”状態の抵抗値より高い。
図4に示すように、書き込み電流及び読み出し電流は、上部電極から下部電極方向(A−B方向)に印加される。これをそれぞれ正方向書き込み電流Fwd_W(Forward Write Current)及び正方向読み出し電流Fwd_R(Forward Read Current)という。これと反対に、下部電極から上部電極方向(B−A方向)に印加される電流は、それぞれ逆方向書き込み電流Rvs_W(Reverse Write Current)及び逆方向読み出し電流Rvs_R(Reverse Read Current)という。
従来の可変抵抗メモリ装置は、図4に示すように、プログラム動作時に正方向書き込み電流Fwd_Wを印加し、読み出し動作時に正方向読み出し電流Fwd_Rを印加する。
従来の可変抵抗メモリ装置は、抵抗ドリフトによって、読み出しエラーが発生しうる。
本発明による可変抵抗メモリ装置は、抵抗ドリフトを抑制するために書き込み電流の方向と読み出し電流の方向とを反対にする。
従来の可変抵抗メモリ装置は、抵抗ドリフトによって、読み出しエラーが発生しうる。
本発明による可変抵抗メモリ装置は、抵抗ドリフトを抑制するために書き込み電流の方向と読み出し電流の方向とを反対にする。
図5は、本発明の第1の実施形態による可変抵抗メモリ装置の動作方法を示す図である。
図5に示すように、書き込み電流は、下部電極から上部電極方向(B−A方向)に印加される。読み出し電流は、上部電極から下部電極方向(A−B方向)に印加される。
ここで、正方向読み出し電流Fwd_Rは、ノーマル読み出し動作時に印加される電流でありえ、又プログラム動作後に印加されるダミー読み出し電流(dummy read current)でありうる。本発明による可変抵抗メモリ装置は、逆方向書き込み電流Rvs_W及び正方向読み出し電流Fwd_Rを印加することによって、抵抗ドリフトを抑制する。
図5に示すように、書き込み電流は、下部電極から上部電極方向(B−A方向)に印加される。読み出し電流は、上部電極から下部電極方向(A−B方向)に印加される。
ここで、正方向読み出し電流Fwd_Rは、ノーマル読み出し動作時に印加される電流でありえ、又プログラム動作後に印加されるダミー読み出し電流(dummy read current)でありうる。本発明による可変抵抗メモリ装置は、逆方向書き込み電流Rvs_W及び正方向読み出し電流Fwd_Rを印加することによって、抵抗ドリフトを抑制する。
図6は、本発明の第2の実施形態による可変抵抗メモリ装置の動作方法を示す図である。
図6に示すように、書き込み電流は、上部電極から下部電極方向(A−B方向)に印加される。読み出し電流は、下部電極から上部電極方向(B−A方向)に印加される。
ここで、逆方向読み出し電流Rvs_Rは、ノーマル読み出し動作時に印加される電流でありえ、又プログラム動作後に印加されるダミー読み出し電流でありうる。本発明による可変抵抗メモリ装置は、正方向書き込み電流Fwd_W及び逆方向読み出し電流Rvs_Rを印加することによって、抵抗ドリフトを抑制する。
図6に示すように、書き込み電流は、上部電極から下部電極方向(A−B方向)に印加される。読み出し電流は、下部電極から上部電極方向(B−A方向)に印加される。
ここで、逆方向読み出し電流Rvs_Rは、ノーマル読み出し動作時に印加される電流でありえ、又プログラム動作後に印加されるダミー読み出し電流でありうる。本発明による可変抵抗メモリ装置は、正方向書き込み電流Fwd_W及び逆方向読み出し電流Rvs_Rを印加することによって、抵抗ドリフトを抑制する。
実験結果によると、図6に示す方法は、図5に示す方法に比べて、抵抗ドリフト抑制効果がさらに優れていることが検証されている。図5に示す方法によると、逆方向書き込み動作時に再現性が低下し、抵抗値を安定的に得ることができない場合が発生する。従って、本発明による可変抵抗メモリ装置は、図6に示すように正方向書き込み電流Fwd_W及び逆方向読み出し電流Rvs_Rを印加するのが望ましい。
一方、図6に示す方法を使用する時に、初期抵抗が低いほど抵抗ドリフト現象が減少する。
図7は、初期抵抗が100kΩであり、正方向書き込み電流Fwd_W及び逆方向読み出し電流Rvs_Rを印加することを示す図である。
図7を参照すると、可変抵抗体400の相変化物質GSTにおいて、非晶質量が図6のものより小さいことが理解される。
図7は、初期抵抗が100kΩであり、正方向書き込み電流Fwd_W及び逆方向読み出し電流Rvs_Rを印加することを示す図である。
図7を参照すると、可変抵抗体400の相変化物質GSTにおいて、非晶質量が図6のものより小さいことが理解される。
図8は、図4〜図6に対する抵抗ドリフト抑制効果を示す表である。
図8は、初期抵抗が約400kΩである場合に対する抵抗ドリフト抑制効果を示す実験結果である。
抵抗ドリフト現象により、初期抵抗は、時間が過ぎるにつれて変化する。
図8は、初期抵抗が約400kΩである場合に対する抵抗ドリフト抑制効果を示す実験結果である。
抵抗ドリフト現象により、初期抵抗は、時間が過ぎるにつれて変化する。
第1に、図4に示す方法[1]は、正方向書き込み電流Fwd_W及び正方向読み出し電流Fwd_Rを印加する場合である。図4に示す方法によると、可変抵抗体100は、5秒後に約890kΩの抵抗値を有し、180秒後に約1.1MΩの抵抗値を有し、300秒後に約1.2MΩの抵抗値を有する。図4に示す可変抵抗体100は、5秒後の抵抗値を基準にそれぞれ129.9%と139.2%のドリフト変化率を示している。
第2に、図5に示す方法[2]は、逆方向書き込み電流Rvs_W及び正方向読み出し電流Fwd_Rを印加する場合である。図5に示す方法によると、可変抵抗体200は、5秒後に約412kΩの抵抗値を有し、180秒後に約505kΩの抵抗値を有し、300秒後に約512kΩの抵抗値を有する。図5に示す可変抵抗体200は、5秒後の抵抗値を基準にそれぞれ122.4%と124.1%のドリフト変化率を示している。図5に示す方法によると、図4の方法に比べて抵抗ドリフトが抑制されたことを確認することができる。
第3に、図6に示す方法[3]は、正方向書き込み電流Fwd_W及び逆方向読み出し電流Rvs_Rを印加する場合である。図6に示す方法によると、可変抵抗体300は、5秒後に約409kΩの抵抗値を有し、180秒後に約447kΩの抵抗値を有し、300秒後に約501kΩの抵抗値を有する。図6に示す可変抵抗体300は、5秒後の抵抗値を基準にそれぞれ109.2%と122.4%のドリフト変化率を示している。図6に示す方法によると、図4及び図5の方法に比べて、抵抗ドリフトがより抑制されたことを確認することができる。
図9は、図8に示す実験結果を示すグラフである。
図9は、初期抵抗が低いほど抵抗ドリフト抑制効果が改善されることを示す。
図9において[1]は、図4の方法による実験結果であり、[2]は、図5の方法による実験結果であり、[3]は、図6の方法による実験結果である。そして、[4]は、図7の方法による実験結果である。図7の方法において、初期抵抗は、100kΩである。
図9は、初期抵抗が低いほど抵抗ドリフト抑制効果が改善されることを示す。
図9において[1]は、図4の方法による実験結果であり、[2]は、図5の方法による実験結果であり、[3]は、図6の方法による実験結果である。そして、[4]は、図7の方法による実験結果である。図7の方法において、初期抵抗は、100kΩである。
図9に示すように、書き込み電流の方向と読み出し電流の方向とを反対にすると、抵抗ドリフトが抑制されることを確認することができる。そして、初期抵抗が低いほど、抵抗ドリフト現象が抑制されることを確認することができる。
抵抗ドリフトは、MLC動作時により一層問題になりうる。
メモリセルが完全結晶状態“00”又は完全非晶質状態“11”である場合には、抵抗ドリフトによる影響を大きく受けない。完全結晶状態では、抵抗ドリフト現象がなく、完全非晶質状態では、オーバーラップが発生するレベルがないためである。
メモリセルが完全結晶状態“00”又は完全非晶質状態“11”である場合には、抵抗ドリフトによる影響を大きく受けない。完全結晶状態では、抵抗ドリフト現象がなく、完全非晶質状態では、オーバーラップが発生するレベルがないためである。
しかしながら、メモリセルが中間状態“10”又は“01”にプログラムされる場合には、抵抗ドリフト現象は問題になる。抵抗ドリフトが発生すると、プログラム状態がオーバーラップされて読み出しエラーが発生しうるためである。本発明による可変抵抗メモリ装置は、書き込み電流の方向及び読み出し電流の方向を反対にすることによって、特にMLC動作時に抵抗ドリフトによる問題を解決することができる。
図10は、本発明による可変抵抗メモリ装置を備えるコンピュータシステム500を簡略に示すブロック図である。図10に示すように、本発明によるコンピュータシステム500は、可変抵抗メモリ装置511及びメモリコントローラ512から構成される可変抵抗メモリシステム510、システムバス550に電気的に接続した中央処理装置(CPU)530、ユーザインタフェース540、電源供給装置520を備える。
可変抵抗メモリ装置511には、ユーザインタフェース540を介して提供されるか、又は中央処理装置530によって処理されたデータがメモリコントローラ512を介して格納される。可変抵抗メモリシステム510は、半導体ディスク装置(SSD)で構成することができ、この場合、コンピュータシステム500のブート速度が画期的に速くなるはずである。
また、図示していないが、本発明によるコンピュータシステムには、アプリケーションチップセット、カメライメージプロセッサ(CIS)、モバイルDRAMなどがさらに提供されうることが、この分野における通常の知識を有した者にとって自明である。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
200、300、400 可変抵抗体
500 コンピュータシステム
510 可変抵抗メモリシステム
511 可変抵抗メモリ装置
512 メモリコントローラ
520 電源供給装置
530 中央処理装置(CPU)
540 ユーザインタフェース
550 システムバス
500 コンピュータシステム
510 可変抵抗メモリシステム
511 可変抵抗メモリ装置
512 メモリコントローラ
520 電源供給装置
530 中央処理装置(CPU)
540 ユーザインタフェース
550 システムバス
Claims (20)
- 上部電極と下部電極との間に相変化物質を有する可変抵抗メモリ装置の動作方法であって、
前記相変化物質をプログラムするために書き込み電流を印加する段階と、
前記書き込み電流を印加する段階で前記相変化物質に格納されたデータを読み出すために読み出し電流を印加する段階とを有し、
前記書き込み電流の方向と前記読み出し電流の方向は反対であることを特徴とする可変抵抗メモリ装置の動作方法。 - 前記上部電極から前記下部電極方向に書き込み電流を印加する段階と、
前記下部電極から前記上部電極方向に読み出し電流を印加する段階とをさらに有することを特徴とする請求項1に記載の可変抵抗メモリ装置の動作方法。 - 前記書き込み電流を印加する段階によって、前記相変化物質はプログラムされ、前記読み出し電流を印加する段階によって、前記相変化物質の抵抗ドリフトは抑制されることを特徴とする請求項2に記載の可変抵抗メモリ装置の動作方法。
- 前記読み出し電流を印加する段階は、プログラム動作後に行われるダミー読み出し動作時に行われることを特徴とする請求項3に記載の可変抵抗メモリ装置の動作方法。
- 前記読み出し電流を印加する段階は、ノーマル読み出し動作時に行われることを特徴とする請求項3に記載の可変抵抗メモリ装置の動作方法。
- 前記下部電極から前記上部電極方向に書き込み電流を印加する段階と、
前記上部電極から前記下部電極方向に読み出し電流を印加する段階とをさらに有することを特徴とする請求項1に記載の可変抵抗メモリ装置の動作方法。 - 前記書き込み電流を印加する段階によって、前記相変化物質はプログラムされ、前記読み出し電流を印加する段階によって、前記相変化物質の抵抗ドリフトは抑制されることを特徴とする請求項6に記載の可変抵抗メモリ装置の動作方法。
- 前記読み出し電流を印加する段階は、プログラム動作後に行われるダミー読み出し動作時に行われることを特徴とする請求項7に記載の可変抵抗メモリ装置の動作方法。
- 前記読み出し電流を印加する段階は、ノーマル読み出し動作時に行われることを特徴とする請求項7に記載の可変抵抗メモリ装置の動作方法。
- 前記相変化物質は、各々異なる抵抗値を有する複数の状態の内の1つの状態を取るように構成されることを特徴とする請求項6に記載の可変抵抗メモリ装置の動作方法。
- 相変化物質を有する可変抵抗メモリ装置であって、
前記相変化物質をプログラムするための書き込み電流の方向と、前記相変化物質に格納されたデータを読み出すための読み出し電流の方向とが反対であることを特徴とする可変抵抗メモリ装置。 - 前記相変化物質は、上部電極と下部電極との間に接続され、
前記相変化物質は、前記下部電極側から非晶質状態に変わることを特徴とする請求項11に記載の可変抵抗メモリ装置。 - 前記書き込み電流の方向は、前記上部電極から前記下部電極方向であり、
前記読み出し電流の方向は、前記下部電極から前記上部電極方向であることを特徴とする請求項12に記載の可変抵抗メモリ装置。 - 前記読み出し電流の印加は、前記相変化物質の抵抗ドリフトを抑制することを特徴とする請求項13に記載の可変抵抗メモリ装置。
- 前記書き込み電流の方向は、前記下部電極から前記上部電極方向であり、
前記読み出し電流の方向は、前記上部電極から前記下部電極方向であることを特徴とする請求項12に記載の可変抵抗メモリ装置。 - 前記読み出し電流の印加は、前記相変化物質の抵抗ドリフトを抑制することを特徴とする請求項15に記載の可変抵抗メモリ装置。
- 前記相変化物質は、各々異なる抵抗値を有する複数の状態の内の1つの状態を取るように構成されることを特徴とする請求項11に記載の可変抵抗メモリ装置。
- 可変抵抗メモリ装置と、
前記可変抵抗メモリ装置を制御するように構成されたメモリコントローラとを有し、
前記可変抵抗メモリ装置は、相変化物質をプログラムするための書き込み電流の方向と、前記相変化物質に格納されたデータを読み出すための読み出し電流の方向とが反対であることを特徴とする可変抵抗メモリシステム。 - 前記相変化物質は、上部電極と下部電極との間に接続され、
前記書き込み電流の方向は、前記上部電極から前記下部電極方向であり、
前記読み出し電流の方向は、前記下部電極から前記上部電極方向であることを特徴とする請求項18に記載の可変抵抗メモリシステム。 - 前記相変化物質は、上部電極と下部電極との間に接続され、
前記書き込み電流の方向は、前記下部電極から前記上部電極方向であり、
前記読み出し電流の方向は、前記上部電極から前記下部電極方向であることを特徴とする請求項18に記載の可変抵抗メモリシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070085591A KR101374319B1 (ko) | 2007-08-24 | 2007-08-24 | 가변 저항 메모리 장치 및 그것의 동작 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009054274A true JP2009054274A (ja) | 2009-03-12 |
Family
ID=40280413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008213932A Pending JP2009054274A (ja) | 2007-08-24 | 2008-08-22 | 可変抵抗メモリ装置及びその動作方法並びに可変抵抗メモリシステム |
Country Status (6)
Country | Link |
---|---|
US (1) | US7787278B2 (ja) |
JP (1) | JP2009054274A (ja) |
KR (1) | KR101374319B1 (ja) |
CN (1) | CN101373632B (ja) |
DE (1) | DE102008038371A1 (ja) |
TW (1) | TWI473093B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020502720A (ja) * | 2016-10-28 | 2020-01-23 | マイクロン テクノロジー,インク. | メモリセルを含む装置及びその動作方法 |
JP2021507441A (ja) * | 2017-12-14 | 2021-02-22 | マイクロン テクノロジー,インク. | 自己選択メモリデバイスにアクセスするための技術 |
US11074971B2 (en) | 2015-11-04 | 2021-07-27 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US11482280B2 (en) | 2016-08-08 | 2022-10-25 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9099174B2 (en) | 2012-10-09 | 2015-08-04 | Micron Technology, Inc. | Drift acceleration in resistance variable memory |
KR101412941B1 (ko) * | 2008-07-29 | 2014-06-26 | 누모닉스 비.브이. | 프로그래밍 후 복구 지연을 감소시키기 위한 상-변화 셀 판독용 포텐셜 극성 반전 |
US9218876B2 (en) | 2012-05-08 | 2015-12-22 | Micron Technology, Inc. | Methods, articles and devices for pulse adjustments to program a memory cell |
WO2014021821A1 (en) * | 2012-07-30 | 2014-02-06 | Empire Technology Development Llc | Writing data to solid state drives |
KR102003930B1 (ko) * | 2012-07-31 | 2019-07-25 | 삼성전자주식회사 | 불휘발성 메모리 장치의 데이터 라이팅 제어방법 및 웨어레벨링 제어 기능을 가지는 메모리 콘트롤러 |
US9117519B2 (en) | 2012-08-29 | 2015-08-25 | Micron Technology, Inc. | Methods, devices and systems using over-reset state in a memory cell |
US9058869B2 (en) * | 2013-02-07 | 2015-06-16 | Seagate Technology Llc | Applying a bias signal to memory cells to reverse a resistance shift of the memory cells |
KR20140128482A (ko) * | 2013-04-25 | 2014-11-06 | 에스케이하이닉스 주식회사 | 저항변화 메모리 소자와 이를 위한 쓰기제어 회로, 이를 포함하는 메모리 장치 및 데이터 처리 시스템과 동작 방법 |
US9001573B1 (en) | 2013-12-06 | 2015-04-07 | Micron Technology, Inc. | Method and apparatuses for programming memory cells |
US9275730B2 (en) | 2014-04-11 | 2016-03-01 | Micron Technology, Inc. | Apparatuses and methods of reading memory cells based on response to a test pulse |
US9384801B2 (en) * | 2014-08-15 | 2016-07-05 | Intel Corporation | Threshold voltage expansion |
US9570167B2 (en) | 2015-02-23 | 2017-02-14 | Micron Technology, Inc. | Apparatuses and methods of reading memory cells |
US9613691B2 (en) | 2015-03-27 | 2017-04-04 | Intel Corporation | Apparatus and method for drift cancellation in a memory |
US9627055B1 (en) * | 2015-12-26 | 2017-04-18 | Intel Corporation | Phase change memory devices and systems having reduced voltage threshold drift and associated methods |
US9824767B1 (en) | 2016-06-29 | 2017-11-21 | Intel Corporation | Methods and apparatus to reduce threshold voltage drift |
EP3542464A4 (en) * | 2016-12-09 | 2020-07-29 | Nokia of America Corporation | CONTROL SYSTEM FOR A RECONFIGURABLE INTEGRATED CIRCUIT |
CN109410997B (zh) * | 2017-08-16 | 2021-04-30 | 华邦电子股份有限公司 | 电阻式存储器存储装置及其写入方法 |
US10706920B2 (en) | 2017-11-02 | 2020-07-07 | Samsung Electronics Co., Ltd. | Memory device |
KR102614852B1 (ko) * | 2018-11-14 | 2023-12-19 | 삼성전자주식회사 | 메모리 장치, 메모리 셀 및 메모리 셀 프로그래밍 방법 |
US11195999B2 (en) | 2019-11-13 | 2021-12-07 | International Business Machines Corporation | Phase change material with reduced reset state resistance drift |
US11121319B2 (en) | 2019-12-11 | 2021-09-14 | International Business Machines Corporation | Phase-change memory with no drift |
US11812676B2 (en) * | 2020-03-24 | 2023-11-07 | International Business Machines Corporation | Multi-terminal phase change memory device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4731041B2 (ja) * | 2001-05-16 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
US6625054B2 (en) | 2001-12-28 | 2003-09-23 | Intel Corporation | Method and apparatus to program a phase change memory |
US7116593B2 (en) * | 2002-02-01 | 2006-10-03 | Hitachi, Ltd. | Storage device |
US6791885B2 (en) * | 2002-02-19 | 2004-09-14 | Micron Technology, Inc. | Programmable conductor random access memory and method for sensing same |
KR100564577B1 (ko) * | 2003-09-25 | 2006-03-28 | 삼성전자주식회사 | 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법 |
JP4567963B2 (ja) * | 2003-12-05 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2006159021A (ja) | 2004-12-03 | 2006-06-22 | Toyota Motor Corp | 排ガス浄化用触媒 |
KR100738092B1 (ko) * | 2006-01-05 | 2007-07-12 | 삼성전자주식회사 | 상전이 메모리 소자의 멀티-비트 동작 방법 |
US7505348B2 (en) * | 2006-10-06 | 2009-03-17 | International Business Machines Corporation | Balanced and bi-directional bit line paths for memory arrays with programmable memory cells |
-
2007
- 2007-08-24 KR KR1020070085591A patent/KR101374319B1/ko active IP Right Grant
-
2008
- 2008-08-19 DE DE102008038371A patent/DE102008038371A1/de not_active Withdrawn
- 2008-08-22 US US12/229,341 patent/US7787278B2/en active Active
- 2008-08-22 TW TW97132248A patent/TWI473093B/zh active
- 2008-08-22 JP JP2008213932A patent/JP2009054274A/ja active Pending
- 2008-08-25 CN CN2008101463518A patent/CN101373632B/zh active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11074971B2 (en) | 2015-11-04 | 2021-07-27 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US11615844B2 (en) | 2015-11-04 | 2023-03-28 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US11482280B2 (en) | 2016-08-08 | 2022-10-25 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
US11798620B2 (en) | 2016-08-08 | 2023-10-24 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
JP2020502720A (ja) * | 2016-10-28 | 2020-01-23 | マイクロン テクノロジー,インク. | メモリセルを含む装置及びその動作方法 |
JP2021507441A (ja) * | 2017-12-14 | 2021-02-22 | マイクロン テクノロジー,インク. | 自己選択メモリデバイスにアクセスするための技術 |
US11763886B2 (en) | 2017-12-14 | 2023-09-19 | Micron Technology, Inc. | Techniques to access a self-selecting memory device |
Also Published As
Publication number | Publication date |
---|---|
TW200921673A (en) | 2009-05-16 |
US20090052236A1 (en) | 2009-02-26 |
CN101373632B (zh) | 2013-03-27 |
CN101373632A (zh) | 2009-02-25 |
KR20090020943A (ko) | 2009-02-27 |
KR101374319B1 (ko) | 2014-03-17 |
TWI473093B (zh) | 2015-02-11 |
DE102008038371A1 (de) | 2009-02-26 |
US7787278B2 (en) | 2010-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101374319B1 (ko) | 가변 저항 메모리 장치 및 그것의 동작 방법 | |
US9818481B2 (en) | Resistive memory device and operation method thereof | |
KR102264162B1 (ko) | 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법 | |
TWI501229B (zh) | 多重等級相位改變記憶體裝置及相關的方法 | |
KR102483922B1 (ko) | 저항성 메모리 장치의 열화 감지 방법 및 시스템 | |
JP2007018681A (ja) | 相変化メモリ装置及びそれのプログラム方法 | |
US20100085799A1 (en) | Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device | |
US11727985B2 (en) | Method of operating resistive memory device to increase read margin | |
JP6716661B2 (ja) | 相変化メモリセルの核形成の増進 | |
US8050083B2 (en) | Phase change memory device and write method thereof | |
US9514813B2 (en) | Resistive memory device, resistive memory system, and operating method thereof | |
JP2008192278A (ja) | 選択的リフレッシュ動作を含む抵抗メモリ | |
US9443586B2 (en) | Nonvolatile memory device, memory system including the same and method for driving nonvolatile memory device | |
US11475948B2 (en) | Memory device and operating method of memory device | |
JP7097792B2 (ja) | メモリ装置及びその動作方法 | |
US20220415425A1 (en) | Cross-point memory read technique to mitigate drift errors | |
US20130135923A1 (en) | Phase change memory device and data storage device having the same | |
US20150348622A1 (en) | Resistive memory device, method of fabricating the same, and memory apparatus and data processing system having the same | |
KR20190102870A (ko) | 기입 레이턴시를 줄일 수 있는 저항성 메모리 장치의 동작 방법 |