JP2009026974A - 半導体ウエハの研磨方法 - Google Patents
半導体ウエハの研磨方法 Download PDFInfo
- Publication number
- JP2009026974A JP2009026974A JP2007189023A JP2007189023A JP2009026974A JP 2009026974 A JP2009026974 A JP 2009026974A JP 2007189023 A JP2007189023 A JP 2007189023A JP 2007189023 A JP2007189023 A JP 2007189023A JP 2009026974 A JP2009026974 A JP 2009026974A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- polishing
- resist film
- protective tape
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】 半導体ウエハの裏面研磨工程において、ウエハの破損を抑制できる半導体ウエハの研磨方法を提供する。
【解決手段】 表面に複数個の凸形状4が形成されている半導体ウエハ2の表面に保護テープ6を貼付ける。次に、保護テープ6の表面にレジスト膜8を形成する。次に、半導体ウエハ2の裏面を研磨する。レジスト膜8の表面は平坦なため、表面の凸形状4が転写されることなく裏面が平坦に研磨される。研磨時に発生した研磨屑10は、レジスト膜8の表面に付着、もしくは突き刺さる。次に、レジスト膜8をアッシングによって除去する。レジスト膜8の除去と同時に研磨屑10も除去される。研磨屑10の除去時に半導体ウエハ2に応力が加わらないため、半導体ウエハ2の破損が抑制される。レジスト膜8の除去後は保護テープ6が残存しているため、その後の工程でも半導体ウエハ2の破損が抑制される。
【選択図】 図5
【解決手段】 表面に複数個の凸形状4が形成されている半導体ウエハ2の表面に保護テープ6を貼付ける。次に、保護テープ6の表面にレジスト膜8を形成する。次に、半導体ウエハ2の裏面を研磨する。レジスト膜8の表面は平坦なため、表面の凸形状4が転写されることなく裏面が平坦に研磨される。研磨時に発生した研磨屑10は、レジスト膜8の表面に付着、もしくは突き刺さる。次に、レジスト膜8をアッシングによって除去する。レジスト膜8の除去と同時に研磨屑10も除去される。研磨屑10の除去時に半導体ウエハ2に応力が加わらないため、半導体ウエハ2の破損が抑制される。レジスト膜8の除去後は保護テープ6が残存しているため、その後の工程でも半導体ウエハ2の破損が抑制される。
【選択図】 図5
Description
本発明は、表面に複数個の凸形状が形成されている半導体ウエハの裏面を研磨して薄板化する方法に関する。特に、半導体ウエハの裏面を平坦に研磨する方法に関する。
半導体装置の小型化、薄型化が進められている。例えばIGBT(Insulated Gate Bipolar Transistor)などの縦型半導体装置では、低損失化のために、半導体ウエハを薄く研磨して薄板化する必要がある。
半導体ウエハの裏面を研磨する工程は、半導体装置の表面構造の形成後に行われる。表面構造形成後の半導体ウエハの表面には、複数個の凸形状が形成されている。ここで凸形状とは、例えばIGBTの場合、ウエハの表面に形成されているゲート電極やエミッタ電極などを覆う電極保護膜(ポリイミド)で構成される凸形状のことをいう。
半導体ウエハの裏面を研磨する工程は、半導体装置の表面構造の形成後に行われる。表面構造形成後の半導体ウエハの表面には、複数個の凸形状が形成されている。ここで凸形状とは、例えばIGBTの場合、ウエハの表面に形成されているゲート電極やエミッタ電極などを覆う電極保護膜(ポリイミド)で構成される凸形状のことをいう。
半導体ウエハの裏面を研磨する工程では、半導体ウエハの表面に形成されている凸形状に傷がつかないように、半導体ウエハの表面を保護する必要がある。表面の凸形状を保護するために、保護材として通常保護テープが用いられる。保護テープは、裏面を研磨することによって薄板化したウエハの強度保持も兼ねている。裏面研磨工程後、保護テープを貼付けた状態でその後の工程を行うことで、薄板化したウエハの破損が抑制される。
半導体ウエハの裏面を研磨する工程では、以下に示す各種の工程が必要となる。半導体ウエハの表面構造を保護するための保護材を形成する工程。保護材の形成後に半導体ウエハの裏面を研磨して薄板化する工程。研磨することによって発生した研磨屑を除去する工程。研磨することによって半導体ウエハの裏面に発生した応力変異層(ひびが入った脆い層)を除去し、薄板化した半導体ウエハの強度を回復させる工程。なお、応力変異層を除去する工程では、エッチング液を使用して応力変異層を除去して、清浄な面を出す。応力変異層の除去工程は、研磨屑を除去する工程の後に行う必要がある。
半導体ウエハの表面に形成されている凸形状を覆う保護材には保護テープが使用されることが多い。裏面研磨時に発生する研磨屑は、保護テープよりも硬く鋭い屑(例えばシリコン屑)などである。そのため、裏面研磨後に、保護テープに研磨屑が付着、もしくは突き刺さって存在しており、通常の洗浄だけで除去することは困難である。また、保護テープは、ウエハの表面に形成されている複数個の凸形状にある程度沿って貼付くため、保護テープの表面は平坦ではない。この状態でウエハの裏面を研磨すると、ウエハの表面の凸形状が裏面に転写されてしまい、裏面を平坦に研磨することができない。
図7に示すように、表面に複数個の凸形状34が形成されている半導体ウエハ32の表面にレジスト膜38を形成し、レジスト膜38の表面に保護テープ36a,36bを2枚重ねで貼付けた後、半導体ウエハ32の裏面を研磨する方法が提案されている。この方法によると、図8に示すように、半導体ウエハ32の裏面を研磨する際に、最表面の保護テープ36bに研磨屑40が付着、もしくは突き刺さる。さらに裏面に応力変異層42が発生する。この方法では、裏面を研磨した後、研磨屑40が付着、もしくは突き刺さっている最表面の保護テープ36bのみを剥がすことで、保護テープ36bとともに研磨屑40が除去される。半導体ウエハ32の強度を保持するために2枚目の保護テープ36aを残した状態でその後の工程を行う。
この方法によると、凸形状34の保護材となるのはレジスト膜38と2枚の保護テープ36a,36bである。研磨屑40を除去する工程では、最表面の保護テープ36bのみを剥がすことで、研磨屑40を除去できるとともに残存している保護テープ36aによってその後の半導体ウエハ32の強度を保持することができる。また、凸形状34の表面に直接レジスト膜38を形成するため、形成時に液状のレジストが凸形状34の間に入り込み、レジスト膜38の表面は平坦に形成される。そのため、レジスト膜38の表面に貼付けた保護テープ36a,36bの表面も平坦となり、表面の凸形状34が裏面に転写されることがなく、半導体ウエハ32の裏面を平坦に研磨することができる。このような半導体ウエハ32の研磨方法が特許文献1に開示されている。
しかしながら、上記の方法によると、研磨屑40を除去する工程で最表面の保護テープ36bを剥がす際に、薄板化した半導体ウエハ32に応力が加わり、半導体ウエハ32が破損する可能性が高い。保護テープ36bを剥がす際に、裏面に応力変異層42が存在しているため、半導体ウエハ32が特に脆い状態であり、保護テープ36bを剥がす時に加わる応力で半導体ウエハ32が破損しやすいからである。
本発明は、上記の課題を解決する。すなわち、半導体ウエハの破損を抑制できる半導体ウエハの研磨方法を提供することを目的とする。本方法を用いると、研磨屑の除去時においてウエハの破損を抑制でき、かつ、研磨屑を容易に除去することができるとともに半導体ウエハの裏面を平坦に研磨することができる。
本発明は、表面に複数個の凸形状が形成されている半導体ウエハの裏面を研磨する方法に関する。
本方法は、半導体ウエハの表面に保護テープを貼付ける貼付工程と、貼付工程後に保護テープの表面にレジスト膜を形成するレジスト膜形成工程と、レジスト膜形成工程後に半導体ウエハの裏面を研磨して薄板化する研磨工程と、研磨工程後にレジスト膜を除去する除去工程を備えている。
本方法は、半導体ウエハの表面に保護テープを貼付ける貼付工程と、貼付工程後に保護テープの表面にレジスト膜を形成するレジスト膜形成工程と、レジスト膜形成工程後に半導体ウエハの裏面を研磨して薄板化する研磨工程と、研磨工程後にレジスト膜を除去する除去工程を備えている。
本方法では、表面に複数個の凸形状が形成されている半導体ウエハの表面に保護テープを貼付ける(貼付工程)。ここで凸形状とは、例えばエミッタ電極やゲート電極などの縦型半導体装置の表面電極を覆う電極保護膜(ポリイミド)によって構成される凸形状のことをいう。保護テープによって半導体ウエハの表面に形成されている凸形状が覆われる。保護テープの材料は特に限定されない。なおウエハの裏面にはまだ電極は形成されていない。
本方法では、貼付工程後に保護テープの表面にレジスト膜を形成する(レジスト膜形成工程)。レジスト膜によって保護テープの表面は覆われる。レジスト膜の材料は限定されない。レジスト膜形成工程では、表面が平坦なレジスト膜が形成される。
本方法では、貼付工程後に保護テープの表面にレジスト膜を形成する(レジスト膜形成工程)。レジスト膜によって保護テープの表面は覆われる。レジスト膜の材料は限定されない。レジスト膜形成工程では、表面が平坦なレジスト膜が形成される。
本方法では、レジスト膜形成工程後に半導体ウエハの裏面を研磨して薄板化する(研磨工程)。裏面の研磨は、半導体ウエハの表面(本方法の場合はレジスト膜の表面)を平坦な支持基板に密着させた状態で、砥石を使って行われる。レジスト膜の表面は平坦に形成されているため、支持基板によって半導体ウエハの表面は均一な力で押さえつけられる。そのため、研磨する際に表面の複数個の凸形状が裏面に転写されてしまうことがない。半導体ウエハの裏面を平坦に研磨することができる。
本方法では、研磨工程後にレジスト膜を除去する(除去工程)。レジスト膜は有機溶剤やO2プラズマなどを用いたアッシングで容易に除去することができる。レジスト膜の表面には、研磨する際に生じた研磨屑が付着、もしくは突き刺さっている。アッシングによってレジスト膜とともに研磨屑を容易に除去することができる。
本方法では、研磨工程後にレジスト膜を除去する(除去工程)。レジスト膜は有機溶剤やO2プラズマなどを用いたアッシングで容易に除去することができる。レジスト膜の表面には、研磨する際に生じた研磨屑が付着、もしくは突き刺さっている。アッシングによってレジスト膜とともに研磨屑を容易に除去することができる。
上記の方法によると、アッシングによってレジスト膜とともに研磨屑が除去されるため、研磨屑を除去する際に半導体ウエハに対して応力が加わることがない。研磨屑除去時においてウエハの破損が抑制される。また、レジスト膜を除去しても、保護テープが残存しているため、その後の工程でもウエハの破損が抑制される。
半導体ウエハの表面に形成されている電極保護膜(ポリイミド)の膜厚は通常5μm程度である。電極保護膜の膜厚に対して、レジスト膜の膜厚が薄い場合、保護テープを貼付けた凸形状の表面をレジスト膜で覆うことができず、レジスト膜が平坦に形成されない場合がある。そのため、本方法では、レジスト膜の材料を厚膜用レジスト材料とすることが好ましい。厚いレジスト膜を容易に形成することができる。
本発明によると、半導体ウエハの裏面研磨工程において、ウエハの破損を抑制することができる。また、研磨時に発生した研磨屑を容易に除去することができる。さらに、ウエハの裏面を平坦に研磨することができる。
下記に説明する実施例の好ましい特徴を列記する。
(第1特徴) 保護テープの材料に紫外線硬化型粘着剤を用いる。
(第1特徴) 保護テープの材料に紫外線硬化型粘着剤を用いる。
(第1実施例)
図1〜6に本実施例の半導体ウエハ2の研磨方法を示す。まず、図1に示すように、表面に複数個の凸形状4が形成されている半導体ウエハ2を用意する。凸形状4は、ゲート電極やエミッタ電極などを覆う電極保護膜(ポリイミド)によって構成されている。
次に、図2に示すように、半導体ウエハ2の表面に保護テープ6を貼付ける。半導体ウエハ2の表面の凸形状4は保護テープ6によって覆われる。保護テープ6は、半導体ウエハ2の表面の凸形状4にある程度沿って貼付くため、保護テープ6の表面は凹凸状に形成される。
次に、図3に示すように、保護テープ6の表面に厚膜用レジスト材料を用いて、膜厚が10μm以上のレジスト膜8を形成する。レジスト膜8の形成時に、液状のレジストが保護テープ6の表面の凹部に入り込む。レジスト膜8の表面は平坦に形成される。
図1〜6に本実施例の半導体ウエハ2の研磨方法を示す。まず、図1に示すように、表面に複数個の凸形状4が形成されている半導体ウエハ2を用意する。凸形状4は、ゲート電極やエミッタ電極などを覆う電極保護膜(ポリイミド)によって構成されている。
次に、図2に示すように、半導体ウエハ2の表面に保護テープ6を貼付ける。半導体ウエハ2の表面の凸形状4は保護テープ6によって覆われる。保護テープ6は、半導体ウエハ2の表面の凸形状4にある程度沿って貼付くため、保護テープ6の表面は凹凸状に形成される。
次に、図3に示すように、保護テープ6の表面に厚膜用レジスト材料を用いて、膜厚が10μm以上のレジスト膜8を形成する。レジスト膜8の形成時に、液状のレジストが保護テープ6の表面の凹部に入り込む。レジスト膜8の表面は平坦に形成される。
次に、図4に示すように、半導体ウエハ2の裏面を研磨する。レジスト膜8の表面は平坦なため、研磨時に表面の凸形状4が裏面に転写されることはない。半導体ウエハ2の裏面は平坦に研磨される。研磨時に発生した研磨屑10は、図4に示すように、レジスト膜8の表面に付着、もしくは突き刺さる。一方、研磨した半導体ウエハ2の裏面には応力変異層12が発生する。
次に、図5に示すように、レジスト膜8をアッシングによって除去する。このとき同時に研磨屑10も除去される。アッシングは有機溶剤やO2プラズマを用いて行うことができる。
次に、図6に示すように、応力変異層12をエッチングして除去する。応力変異層12のエッチングには、半導体ウエハ2がエッチングされる材料(半導体ウエハ2の材料がシリコンの場合、弗素と硝酸の混酸など)を用いることができる。
次に、図5に示すように、レジスト膜8をアッシングによって除去する。このとき同時に研磨屑10も除去される。アッシングは有機溶剤やO2プラズマを用いて行うことができる。
次に、図6に示すように、応力変異層12をエッチングして除去する。応力変異層12のエッチングには、半導体ウエハ2がエッチングされる材料(半導体ウエハ2の材料がシリコンの場合、弗素と硝酸の混酸など)を用いることができる。
上記の結果、裏面が平坦に研磨された半導体ウエハ2が形成される。本方法を用いると、アッシングによってレジスト膜8とともに研磨屑10が除去されるため、研磨屑10を除去する際にウエハに対して応力が加わることがない。研磨屑の除去時に半導体ウエハ2の破損が抑制される。また、レジスト膜8を除去しても、保護テープ6が残存しているため、その後の工程でも半導体ウエハ2の破損が抑制される。
半導体装置の製造過程では、半導体ウエハ2のダイシング前に保護テープ6を剥がす必要がある。このとき応力変異層12は既に除去されているため、半導体ウエハ2の強度は回復している。保護テープ6を剥がす際に半導体ウエハ2が破損することはない。
本方法では、保護テープ6の材料に紫外線硬化型粘着材を用いることが好ましい。後工程で保護テープ6を剥がす際に紫外線を照射することで、保護テープ6を容易に剥がすことができる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、レジスト膜の膜厚は限定されない。レジスト膜の表面が平坦に形成される限り、膜厚が10μm未満であってもかまわない。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
例えば、レジスト膜の膜厚は限定されない。レジスト膜の表面が平坦に形成される限り、膜厚が10μm未満であってもかまわない。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2,32:半導体ウエハ
4,34:凸形状
6,36a、36b:保護テープ
8,38:レジスト膜
10,40:研磨屑
12,42:応力変異層
4,34:凸形状
6,36a、36b:保護テープ
8,38:レジスト膜
10,40:研磨屑
12,42:応力変異層
Claims (2)
- 表面に複数個の凸形状が形成されている半導体ウエハの裏面を研磨する方法であり、
前記半導体ウエハの表面に保護テープを貼付ける貼付工程と、
その貼付工程後に前記保護テープの表面にレジスト膜を形成するレジスト膜形成工程と、
そのレジスト膜形成工程後に前記半導体ウエハの裏面を研磨して薄板化する研磨工程と、
その研磨工程後に前記レジスト膜を除去する除去工程を備えていることを特徴とする半導体ウエハの研磨方法。 - 前記レジスト膜の材料が厚膜用レジスト材料であることを特徴とする請求項1の半導体ウエハの研磨方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007189023A JP2009026974A (ja) | 2007-07-20 | 2007-07-20 | 半導体ウエハの研磨方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007189023A JP2009026974A (ja) | 2007-07-20 | 2007-07-20 | 半導体ウエハの研磨方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009026974A true JP2009026974A (ja) | 2009-02-05 |
Family
ID=40398505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007189023A Pending JP2009026974A (ja) | 2007-07-20 | 2007-07-20 | 半導体ウエハの研磨方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009026974A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018060964A (ja) * | 2016-10-07 | 2018-04-12 | 積水化学工業株式会社 | 半導体装置の製造方法 |
-
2007
- 2007-07-20 JP JP2007189023A patent/JP2009026974A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018060964A (ja) * | 2016-10-07 | 2018-04-12 | 積水化学工業株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI446420B (zh) | 用於半導體製程之載體分離方法 | |
JP5151104B2 (ja) | 電子部品の製造方法 | |
US20120329369A1 (en) | Substrate processing method and substrate processing apparatus | |
JP2001135595A (ja) | 半導体チップ製造方法 | |
JP6730891B2 (ja) | ウエーハの加工方法 | |
JP2005050997A (ja) | 半導体素子分離方法 | |
JP6308632B2 (ja) | ウェハを分割する方法 | |
TWI796383B (zh) | 小徑晶圓的製造方法 | |
CN105643431B (zh) | 晶圆研磨方法 | |
JP2012216565A (ja) | 半導体ウエーハの加工方法 | |
JP2016201412A (ja) | ウエーハの分割方法 | |
JP2019009198A (ja) | ウェーハの加工方法 | |
JPH11145089A (ja) | 半導体ウエハの裏面研削方法およびそれに使用される保護テープ | |
JP2007214255A (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP3291805B2 (ja) | 固体撮像装置の製造方法 | |
JP2014120583A (ja) | 半導体装置の製造方法 | |
JP2007180252A (ja) | 半導体装置の製造方法 | |
JP2009026974A (ja) | 半導体ウエハの研磨方法 | |
JP6016569B2 (ja) | 表面保護テープの剥離方法 | |
JP2003338478A (ja) | 脆質材料の剥離方法及びこれに用いる硬質板並びに剥離装置 | |
JP2007251098A (ja) | 半導体チップの製造方法 | |
JP2006156567A (ja) | 表面保護テープおよび半導体装置の製造方法 | |
JP4978411B2 (ja) | 半導体装置の製造方法 | |
JP2009239195A (ja) | 半導体装置の製法 | |
JP2008218919A (ja) | 半導体ウエハの表面保護方法および表面保護構造 |