JP2008287873A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008287873A5 JP2008287873A5 JP2008185427A JP2008185427A JP2008287873A5 JP 2008287873 A5 JP2008287873 A5 JP 2008287873A5 JP 2008185427 A JP2008185427 A JP 2008185427A JP 2008185427 A JP2008185427 A JP 2008185427A JP 2008287873 A5 JP2008287873 A5 JP 2008287873A5
- Authority
- JP
- Japan
- Prior art keywords
- signal
- refresh
- auto
- state
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (35)
- ダイナミックランダムアクセスメモリ(「DRAM」)の自動リフレッシュの間に、該ダイナミックランダムアクセスメモリにおいて使用するための省電力回路であって、
入力バッファの第1のセットであって、該入力バッファに印加される外部コマンド信号から各内部コマンド信号を発生させるように動作可能であり、該第1のセットの入力バッファは、第1の制御信号によってディセーブルされる、入力バッファの第1のセットと、
第2の制御信号に応答して前記各内部コマンド信号のうちの少なくとも一つをバイアスして、そのバイアスが施されている間には、バイアスされたコマンド信号をアサートするように動作可能であるバイアス回路と、
DRAMのリフレッシュを指示する少なくとも1つの内部コマンドをデコードし、そのデコードに応じて自動リフレッシュ信号を出力して自動リフレッシュサイクルを開始するように動作可能であるリフレッシュデコーダと、
外部クロック信号が内部クロック信号を発生させるように印加され得るクロック入力バッファと
を含み、ここで、
前記リフレッシュデコーダが、前記第1の制御信号を前記第1のセットのうちの入力バッファに適用することで、前記自動リフレッシュサイクルの間に前記第1のセットのうちの前記入力バッファをディセーブルするように動作可能であり、また、
前記リフレッシュデコーダが、前記第1の制御信号を前記第1のセットのうちの前記入力バッファから除去することで、前記自動リフレッシュサイクルの終了時に前記第1のセットのうちの前記入力バッファをイネーブルするように動作可能であり、また、
前記リフレッシュデコーダが、前記第2の制御信号を前記バイアス回路に適用することで、前記自動リフレッシュサイクルの終了時に前記第1のセットのうちの前記入力バッファのうちの少なくともいくつかがイネーブルされるよりも前に、前記バイアス回路に、前記バイアスされたコマンド信号をアサートさせるように動作可能であり、また、
前記リフレッシュデコーダが、前記第2の制御信号を前記バイアス回路から除去することで、前記自動リフレッシュサイクルの終了時に前記第1のセットのうちのすべての前記入力バッファがイネーブルされた後に、前記バイアスされたコマンド信号をアサートさせるためのバイアスを解除して、前記各内部コマンド信号のうちの少なくとも一つを再びアサートするように動作可能である
ということによって、前記入力バッファにスプリアスな信号が発生することを防止する
ことを特徴とする省電力回路。 - 前記クロック入力バッファは、前記第1の制御信号によってディセーブルされ、
前記リフレッシュデコーダは、前記DRAMの自動リフレッシュサイクルの間に前記第1の制御信号を発生させるように動作可能である、請求項1に記載の省電力回路。 - 前記リフレッシュデコーダは、該内部クロック信号の所定の遷移に応答して前記第1および第2の制御信号を終了させるように動作可能である請求項1に記載の省電力回路。
- 前記リフレッシュデコーダは、前記所定の遷移を検出した後の前記クロック信号の半周期で前記第1および第2の制御信号を終了させるように動作可能である、請求項3に記載の省電力回路。
- 前記リフレッシュデコーダは、前記所定の遷移の極性とは異なる極性を有する前記クロック信号の第2の遷移の検出に応答して、前記第1および第2の制御信号を終了させるように動作可能である、請求項3に記載の省電力回路。
- 前記バイアス回路は、前記少なくとも1つの内部コマンド信号が結合される前記第1のセットの入力バッファの出力端子に結合されるトランジスタを含む、請求項1に記載の省電力回路。
- 前記バイアス回路は、複数の内部コマンド信号のそれぞれを、バイアスされたコマンド信号をアサートするように動作可能である、請求項1に記載の省電力回路。
- 前記リフレッシュデコーダは、クロックイネーブル信号の状態を検出し、ここで前記クロックイネーブル信号の状態には第1の状態および前記第1の状態の論理的逆である第2の状態があり、前記リフレッシュデコーダーは、該クロックイネーブル信号の前記第1の状態の検出に応答して、前記自動リフレッシュサイクルの終了時に、コマンド信号のバイアスおよび前記第1のセットの入力バッファのディセーブルを継続するようにさらに動作可能である、請求項1に記載の省電力回路。
- 前記リフレッシュデコーダは、前記第1の状態から前記第2の状態への前記クロックイネーブル信号の遷移の検出に応答して前記コマンド信号からバイアスを除去し、前記第1のセットの前記入力バッファをイネーブルするようにさらに動作可能である、請求項8に記載の省電力回路。
- 前記リフレッシュデコーダは、前記クロックイネーブル信号の前記第1の状態の検出に応答して、前記自動リフレッシュサイクルの終了時に前記ダイナミックランダムアクセスメモリの所定のコンポーネントをディセーブルするようにさらに動作可能である、請求項8に記載の省電力回路。
- 前記第1の状態から前記第2の状態への前記クロックイネーブル信号の遷移の検出に応答して、前記ダイナミックランダムアクセスメモリの所定のコンポーネントをイネーブルするようにさらに動作可能である、請求項10に記載の省電力回路。
- 前記リフレッシュデコーダは、
前記DRAMのリフレッシュを指示する前記少なくとも1つの内部コマンドをデコードし、該内部コマンドに応答して、自動リフレッシュコマンドを発生させるように動作可能である第1のデコーダと、
該第1のデコーダに結合されたタイマーであって、該タイマーは、該自動リフレッシュコマンドによってトリガされて、該自動リフレッシュコマンドの後の所定の期間にリフレッシュ終了信号を発生させる、タイマーと、
該第1のデコーダおよび該タイマーに結合された第2のデコーダであって、該第2のデコーダは、該自動リフレッシュコマンドに応答して、前記自動リフレッシュ信号ならびに前記第1および第2の制御信号を発生させるように動作可能であり、該第2のデコーダは、該リフレッシュ終了信号に応答して、該リフレッシュコマンドならびに該第1および該第2の制御信号を終了させるように動作可能である、第2のデコーダと
を含み、ここで、前記第2のデコーダが、
前記第1の制御信号を前記第1のセットのうちの入力バッファに適用することで、前記自動リフレッシュサイクルの間に前記第1のセットのうちの前記入力バッファをディセーブルし、
前記第1の制御信号を前記第1のセットのうちの前記入力バッファから除去することで、前記自動リフレッシュサイクルの終了時に前記第1のセットのうちの前記入力バッファをイネーブルし、
前記第2の制御信号を前記バイアス回路に適用することで、前記自動リフレッシュサイクルの終了時に前記第1のセットのうちの前記入力バッファのうちの少なくともいくつかがイネーブル状態にされるよりも前に、前記バイアスされたコマンド信号をアサートさせ、
前記第2の制御信号を前記バイアス回路から除去することで、前記自動リフレッシュサイクルの終了時に前記第1のセットのうちのすべての前記入力バッファがイネーブル状態にされた後に、前記バイアスされたコマンド信号をアサートさせるためのバイアスを解除して、前記各内部コマンド信号のうちの少なくとも一つを再びアサートする
ということによって、前記入力バッファにスプリアスな信号が発生することを防止する
ように動作可能である
ことを特徴とする、請求項1に記載の省電力回路。 - 外部クロック信号が内部クロック信号を発生させるために結合されるクロック入力バッファ
をさらに含み、
前記リフレッシュデコーダが、クロックイネーブル信号およびデータマスク信号の各状態を検出するようにさらに動作可能であり、ここで前記クロックイネーブル信号および前記データマスク信号の状態にはそれぞれ第1の状態および前記第1の状態の論理的逆である第2の状態があり、
前記リフレッシュデコーダが、自動リフレッシュコマンドのデコード、ならびに該クロックイネーブル信号の前記第1の状態および該データマスク信号の前記第1の状態の検出に応答して、該DRAMの自己リフレッシュを実行するように動作可能であり、
前記リフレッシュデコーダが、自動リフレッシュコマンドのデコード、ならびに該第1の所定のコマンド信号の前記第2の状態および該データマスク信号の前記第1の状態の検出に応答して、該DRAMの自動リフレッシュを実行するように動作可能であり、
前記リフレッシュデコーダが、該DRAMの自動リフレッシュを実行して、自動リフレッシュコマンドのデコード、ならびに該クロックイネーブル信号の前記第1の状態および該データマスク信号の前記第2の状態の検出に応答して、前記第1および第2の制御信号を発生させるように動作可能であり、
前記リフレッシュデコーダが、該DRAMの自動リフレッシュを実行し、該第1および第2の制御信号を発生させ、そして自動リフレッシュコマンドのデコード、ならびに、該クロックイネーブル信号の前記第2の状態および該データマスク信号の前記第2の状態の検出に応答して、自動リフレッシュサイクルの終了時に、前記入力バッファの第1のセット以外の前記DRAMのコンポーネントをディセーブルするように動作可能である
ことを特徴とする、請求項1記載の省電力回路。 - 前記クロック入力バッファは、前記第1の制御信号によってディセーブルされる、請求項13に記載の省電力回路。
- 前記クロックイネーブル信号の前記第1の状態および前記データマスク信号の前記第2の状態が検出された場合、前記リフレッシュデコーダは、前記自動リフレッシュの終了時に前記第1および前記第2の制御信号を終了させるように動作可能であり、該クロックイネーブル信号の前記第2の状態および該データマスク信号の前記第2の状態が検出された場合、該リフレッシュデコーダは、該自動リフレッシュの終了時に該第1および該第2の制御信号の発生を継続するようにさらに動作可能である、請求項13に記載の省電力回路。
- 外部端子に印加されるロウアドレス信号を受信かつデコードするように動作可能なロウアドレス回路と、
外部端子に印加されるカラムアドレス信号を受信かつデコードするように動作可能なカラムアドレス回路と、
ダイナミックランダムアクセスメモリセルのアレイであって、該デコードされたロウアドレス信号および該デコードされたカラムアドレス信号によって決定された位置に、該アレイに書き込まれたデータを格納するように動作可能である、ダイナミックランダムアクセスメモリセルのアレイと、
該アレイと外部データ端子との間の該データに対応するデータ信号を結合するように動作可能なデータパス回路と、
各内部コマンド信号を発生させるために、各外部端子に印加され、第1のセットの入力バッファを介して結合されるコマンド信号に対応する制御信号のシーケンスを発生させるように動作可能なコマンド信号発生器であって、該第1のセットの入力バッファが第1の制御信号によってディセーブルされ、該コマンド信号発生器は、第2の制御信号に応答して、前記各内部コマンド信号のうちの少なくともひとつをバイアスして、そのバイアスが施されている間には、バイアスされたコマンド信号をアサートするように動作可能なバイアス回路をさらに含む、コマンド信号発生器と
を含み、前記DRAMが前記入力バッファにスプリアスな信号が発生することを防止する
ことを特徴とする、ダイナミックランダムアクセスメモリ(「DRAM」)において使用される請求項1記載の省電力回路。 - コンピュータシステムにおいて使用されるDRAMにおいて使用される請求項16記載の省電力回路であって、
プロセッサバスを有するプロセッサと、
データが該コンピュータシステムに入力されることを可能にするように適応された該プロセッサバスを介して該プロセッサに結合される入力デバイスと、
データが該コンピュータシステムから出力されることを可能にするように適応された該プロセッサバスを介して該プロセッサに結合される出力デバイスと、
複数のロウアドレスビットを有するロウアドレスに続いて、複数のカラムアドレスビットを有するカラムアドレスを発生させるメモリコントローラであって、該メモリコントローラは、該複数のカラムアドレスビットを発生させる前に、アレイ選択信号を発生させ、該アレイ選択信号は、カラムアドレスビットに対応し、第1の状態または前記第1の状態の論理的逆である第2の状態を有する、前記ダイナミックランダムアクセスメモリに接続したメモリコントローラと
を含み、
前記入力バッファにスプリアスな信号が発生することを防止する
ことを特徴とする省電力回路。 - コマンド信号が結合される入力バッファの第1のセットを有するダイナミックランダムアクセスメモリの自動リフレッシュを実行するための、請求項1記載の省電力回路の使用方法であって、
該自動リフレッシュサイクルの実行の間に、該第1のセットの入力バッファをディセーブルするステップと、
該自動リフレッシュサイクルの間に、少なくとも1つの内部コマンド信号をバイアスして、そのバイアスが施されている間には、バイアスされたコマンド信号をアサートするステップと、
該自動リフレッシュサイクルの終了時に、該バイアスを該少なくとも1つの内部コマンド信号から除去して、前記バイアスされたコマンド信号をアサートさせるためのバイアスを解除して、前記各内部コマンド信号のうちの少なくとも一つを再びアサートしてから、該第1のセットの入力バッファをイネーブルするステップと、
前記クロック入力バッファを前記自動リフレッシュサイクルのうちの少なくとも一部のあいだにディセーブルし、前記自動リフレッシュサイクルの終了時に前記クロック入力バッファを再度イネーブルするステップと
を包含する方法。 - 前記ダイナミックランダムアクセスメモリは、クロック入力バッファを介して該ダイナミックランダムアクセスメモリに印加されるクロック信号と同期して動作するシンクロナスダイナミックランダムアクセスメモリを含む、請求項18に記載の方法。
- 少なくとも一部の前記自動リフレッシュサイクルの間に前記クロック入力バッファをディセーブルするステップ、および該自動リフレッシュサイクルの終了時に該クロック入力バッファを再度イネーブルするステップをさらに包含する、請求項19に記載の方法。
- 前記コマンド信号のバイアスを除去し、前記第1のセットの入力バッファをイネーブルする動作は、
該クロック入力バッファを介して結合された該クロック信号を検査するステップと、
該クロック信号の所定の遷移を検出するステップと、
前記コマンド信号から前記バイアスを除去するステップおよび該クロック信号の所定の遷移の検出に応答して、該第1のセットの入力バッファをイネーブルするステップと
を包含する、請求項20に記載の方法。 - 前記クロック信号の所定の遷移の検出に応答して、前記コマンド信号からのバイアスを除去し、前記第1のセットの前記入力バッファをイネーブルする動作は、該コマンド信号から該バイアスを除去し、該第1のセットの該入力バッファをイネーブルするために、該所定の遷移を検出した後、所定の持続時間だけ待機するステップをさらに包含する、請求項21に記載の方法。
- 前記所定の遷移を検出した後で、所定の持続時間だけ待機する動作は、該所定の遷移を検出した後で、前記クロック信号の半周期だけ待機するステップを包含する、請求項22に記載の方法。
- 前記所定の遷移を検出した後で、所定の持続時間だけ待機する動作は、該所定の遷移の極性とは異なる極性を有する前記クロック信号の第2の遷移を待機するステップを包含する、請求項22に記載の方法。
- 前記所定の遷移は、前記クロック入力バッファに印加される前記クロック信号の立ち上がりエッジを含み、前記第2の遷移は、該クロック入力バッファに印加されるクロック信号の立ち下がりエッジを含む、請求項24に記載の方法。
- 前記バイアスされたコマンド信号は、ノーオペレーションメモリコマンド信号である、請求項18に記載の方法。
- コマンド信号の状態を検出するステップと、
該コマンド信号の第1の状態の検出に応答して、前記自動リフレッシュサイクルの終了時に前記コマンド信号のバイアスおよび前記第1のセットの入力バッファのディセーブルを継続するステップと、
該第1の状態から前記第1の状態の論理的逆である第2の状態への該コマンド信号の遷移の検出に応答して、該コマンド信号からバイアスを除去し、該第1のセットの入力バッファをイネーブルするステップと
を包含する、請求項18に記載の方法。 - 前記コマンド信号の第1の状態の検出に応答して、前記自動リフレッシュサイクルの終了時に、前記ダイナミックランダムアクセスメモリの所定のコンポーネントをディセーブルするステップと、
該第1の状態から第2の状態への前記コマンド信号の遷移の検出に応答して、該ダイナミックランダムアクセスメモリの所定のコンポーネントをイネーブルするステップと
をさらに包含する、請求項27に記載の方法。 - 前記ダイナミックランダムアクセスメモリは、アドレス信号が結合される入力バッファの第2のセットをさらに含み、前記方法は、
前記自動リフレッシュサイクルの実行の間に、該2のセットの入力バッファをディセーブルするステップと、
該自動リフレッシュサイクルの終了時において、該第2のセットの入力バッファをイネーブルするステップと
をさらに包含する、請求項18に記載の方法。 - 自動リフレッシュコマンドを含む複数のメモリコマンドの各々を検出するステップと、
クロックイネーブル信号の状態を検出するステップと、
自動リフレッシュコマンドおよび該クロックイネーブル信号の第1の状態の検出に応答して、該DRAMの自動リフレッシュを実行するステップ、および該自動リフレッシュの終了時に、該DRAMをアクティブモードに自動的に遷移させるステップと、
自動リフレッシュコマンドおよび該クロックイネーブル信号の前記第1の状態の論理的逆である第2の状態の検出に応答して、該DRAMの自動リフレッシュを実行するステップ、および該自動リフレッシュの終了時に、該DRAMを低電力プリチャージモードに自動的に遷移させるステップと
をさらに包含し、前記入力バッファにスプリアスな信号が発生することを防止する
ことを特徴とする、請求項18記載の方法。 - 前記DRAMは、クロック信号バッファを介して該DRAMに印加されるクロック信号と同期して動作するシンクロナスダイナミックランダムアクセスメモリを含む、請求項30に記載の方法。
- 前記自動リフレッシュの少なくとも一部の間に、前記クロック入力バッファをディセーブルするステップ、および前記クロックイネーブル信号の第1の状態が検出される場合、該自動リフレッシュの終了時に、該クロック入力バッファを再度イネーブルするステップをさらに包含する、請求項31に記載の方法。
- 自動リフレッシュコマンド、ならびに該クロックイネーブル信号の前記第1の状態および該データマスク信号の前記第2の状態の検出に応答して、該SDRAMの低電力自動リフレッシュを実行するステップであって、該低電力自動リフレッシュは、自動リフレッシュサイクルの間に、所定のメモリコマンドをアサートするように該第1のセットの入力バッファをディセーブルするステップ、および複数のコマンド信号をバイアスするステップを包含する、ステップと、
自動リフレッシュコマンド、ならびに該クロックイネーブル信号の前記第2の状態および該データマスク信号の前記第2の状態の検出に応答して、該SDRAMの低電力自動リフレッシュを実行して、該自動リフレッシュの終了時に、該SDRAMの低電力プレチャージを実行するステップであって、該低電力プレチャージは、入力バッファの該第1のセット以外の該SDRAMのコンポーネントをディセーブルするステップを包含する、ステップと
をさらに包含する、請求項30記載の方法。 - 前記SDRAMの低電力自動リフレッシュを実行する動作は、前記少なくとも一部の低電力自動リフレッシュの間に、前記クロック入力バッファをディセーブルするステップをさらに包含する、請求項33に記載の方法。
- 前記クロックイネーブル信号の前記第1の状態が検出される場合、前記自動リフレッシュの終了時に、前記クロック入力バッファを再度イネーブルするステップをさらに包含する、請求項34に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/056,935 US6771553B2 (en) | 2001-10-18 | 2001-10-18 | Low power auto-refresh circuit and method for dynamic random access memories |
US10/056,935 | 2001-10-18 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003537075A Division JP2005506647A (ja) | 2001-10-18 | 2002-10-16 | ダイナミックランダムアクセスメモリ用の低電力自動リフレッシュ回路および方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008287873A JP2008287873A (ja) | 2008-11-27 |
JP2008287873A5 true JP2008287873A5 (ja) | 2009-08-13 |
JP4923193B2 JP4923193B2 (ja) | 2012-04-25 |
Family
ID=22007458
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003537075A Pending JP2005506647A (ja) | 2001-10-18 | 2002-10-16 | ダイナミックランダムアクセスメモリ用の低電力自動リフレッシュ回路および方法 |
JP2008185427A Expired - Fee Related JP4923193B2 (ja) | 2001-10-18 | 2008-07-16 | ダイナミックランダムアクセスメモリ用の低電力リフレッシュ回路および方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003537075A Pending JP2005506647A (ja) | 2001-10-18 | 2002-10-16 | ダイナミックランダムアクセスメモリ用の低電力自動リフレッシュ回路および方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US6771553B2 (ja) |
EP (1) | EP1446804B1 (ja) |
JP (2) | JP2005506647A (ja) |
KR (1) | KR100779871B1 (ja) |
CN (2) | CN100590730C (ja) |
WO (1) | WO2003034435A1 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6771553B2 (en) * | 2001-10-18 | 2004-08-03 | Micron Technology, Inc. | Low power auto-refresh circuit and method for dynamic random access memories |
US6957307B2 (en) * | 2002-03-22 | 2005-10-18 | Intel Corporation | Mapping data masks in hardware by controller programming |
JP2003297083A (ja) * | 2002-03-29 | 2003-10-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6731548B2 (en) * | 2002-06-07 | 2004-05-04 | Micron Technology, Inc. | Reduced power registered memory module and method |
US7124260B2 (en) * | 2002-08-26 | 2006-10-17 | Micron Technology, Inc. | Modified persistent auto precharge command protocol system and method for memory devices |
US20050088894A1 (en) * | 2003-10-23 | 2005-04-28 | Brucke Paul E. | Auto-refresh multiple row activation |
KR100587077B1 (ko) * | 2004-04-28 | 2006-06-08 | 주식회사 하이닉스반도체 | 메모리 장치에 사용되는 클락 인에이블 신호용 버퍼 장치 |
US20060218424A1 (en) * | 2005-03-23 | 2006-09-28 | Miron Abramovici | Integrated circuit with autonomous power management |
US7206234B2 (en) * | 2005-06-21 | 2007-04-17 | Micron Technology, Inc. | Input buffer for low voltage operation |
KR100819683B1 (ko) * | 2005-07-04 | 2008-04-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US7433261B2 (en) * | 2005-10-17 | 2008-10-07 | Infineon Technologies Ag | Directed auto-refresh for a dynamic random access memory |
US7330391B2 (en) * | 2005-10-17 | 2008-02-12 | Infineon Technologies Ag | Memory having directed auto-refresh |
US20070086261A1 (en) * | 2005-10-17 | 2007-04-19 | Freebern Margaret C | Directed auto-refresh for a dynamic random access memory |
JP4916699B2 (ja) | 2005-10-25 | 2012-04-18 | エルピーダメモリ株式会社 | Zqキャリブレーション回路及びこれを備えた半導体装置 |
KR100810060B1 (ko) * | 2006-04-14 | 2008-03-05 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 그의 구동방법 |
JP4829029B2 (ja) | 2006-08-02 | 2011-11-30 | 株式会社東芝 | メモリシステム及びメモリチップ |
US7733731B2 (en) | 2007-03-05 | 2010-06-08 | Micron Technology, Inc. | Control of inputs to a memory device |
US8874831B2 (en) | 2007-06-01 | 2014-10-28 | Netlist, Inc. | Flash-DRAM hybrid memory module |
WO2009076511A2 (en) * | 2007-12-12 | 2009-06-18 | Zmos Technology, Inc. | Memory device with self-refresh operations |
US8045416B2 (en) | 2008-03-05 | 2011-10-25 | Micron Technology, Inc. | Method and memory device providing reduced quantity of interconnections |
US8369178B2 (en) | 2010-03-08 | 2013-02-05 | Micron Technology, Inc. | System and method for managing self-refresh in a multi-rank memory |
US8446793B2 (en) | 2010-03-31 | 2013-05-21 | Hynix Semiconductor Inc. | Semiconductor memory device including clock control circuit and method for operating the same |
KR20120070436A (ko) | 2010-12-21 | 2012-06-29 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
JP5795513B2 (ja) | 2011-09-28 | 2015-10-14 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
KR101878902B1 (ko) * | 2011-10-04 | 2018-07-17 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 구동 방법 |
KR101980162B1 (ko) * | 2012-06-28 | 2019-08-28 | 에스케이하이닉스 주식회사 | 메모리 |
US9251048B2 (en) | 2012-10-19 | 2016-02-02 | International Business Machines Corporation | Memory page management |
US9171605B1 (en) | 2012-12-21 | 2015-10-27 | Samsung Electronics Co., Ltd. | Concentrated address detecting method of semiconductor device and concentrated address detecting circuit using the same |
KR20140081288A (ko) * | 2012-12-21 | 2014-07-01 | 삼성전자주식회사 | 메모리 장치의 커맨드 제어 회로 및 이를 포함하는 메모리 장치 |
TW201437805A (zh) * | 2013-03-29 | 2014-10-01 | Wistron Corp | 電子裝置及其電源管理方法 |
KR102174818B1 (ko) * | 2014-04-07 | 2020-11-06 | 에스케이하이닉스 주식회사 | 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법 |
KR20170045795A (ko) * | 2015-10-20 | 2017-04-28 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
CN115798538A (zh) * | 2016-10-31 | 2023-03-14 | 英特尔公司 | 针对存储设备识别和功率管理控制应用片选 |
KR20180047778A (ko) * | 2016-11-01 | 2018-05-10 | 삼성전자주식회사 | 단계별 저전력 상태들을 갖는 메모리 장치 |
JP2021047829A (ja) | 2019-09-20 | 2021-03-25 | キヤノン株式会社 | メモリ制御装置およびその制御方法 |
CN110821633A (zh) * | 2019-10-28 | 2020-02-21 | 奇瑞汽车股份有限公司 | 一种无级风扇在发动机控制器更新软件过程中的控制方法 |
Family Cites Families (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3359827A (en) * | 1964-09-14 | 1967-12-26 | Gen Motors Corp | Transmission |
US5262998A (en) * | 1991-08-14 | 1993-11-16 | Micron Technology, Inc. | Dynamic random access memory with operational sleep mode |
US5831467A (en) * | 1991-11-05 | 1998-11-03 | Monolithic System Technology, Inc. | Termination circuit with power-down mode for use in circuit module architecture |
US5450364A (en) | 1994-01-31 | 1995-09-12 | Texas Instruments Incorporated | Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices |
US6175901B1 (en) * | 1994-04-15 | 2001-01-16 | Micron Technology, Inc. | Method for initializing and reprogramming a control operation feature of a memory device |
US5400289A (en) | 1994-07-15 | 1995-03-21 | Micron Technology, Inc. | Lockout circuit and method for preventing metastability during the termination of a refresh mode |
US5848431A (en) * | 1995-02-21 | 1998-12-08 | Micron Technology, Inc. | Synchronous SRAMs having multiple chip select inputs and a standby chip enable input |
US6205514B1 (en) * | 1995-02-21 | 2001-03-20 | Micron Technology, Inc. | Synchronous SRAM having global write enable |
US6094703A (en) * | 1995-02-21 | 2000-07-25 | Micron Technology, Inc. | Synchronous SRAM having pipelined memory access enable for a burst of addresses |
US5787489A (en) * | 1995-02-21 | 1998-07-28 | Micron Technology, Inc. | Synchronous SRAM having pipelined enable |
US5636173A (en) | 1995-06-07 | 1997-06-03 | Micron Technology, Inc. | Auto-precharge during bank selection |
US6058448A (en) * | 1995-12-19 | 2000-05-02 | Micron Technology, Inc. | Circuit for preventing bus contention |
JP3566429B2 (ja) * | 1995-12-19 | 2004-09-15 | 株式会社ルネサステクノロジ | 同期型半導体記憶装置 |
US5627791A (en) * | 1996-02-16 | 1997-05-06 | Micron Technology, Inc. | Multiple bank memory with auto refresh to specified bank |
JPH09288614A (ja) * | 1996-04-22 | 1997-11-04 | Mitsubishi Electric Corp | 半導体集積回路装置、半導体記憶装置およびそのための制御回路 |
US6130602A (en) * | 1996-05-13 | 2000-10-10 | Micron Technology, Inc. | Radio frequency data communications device |
JP4000206B2 (ja) | 1996-08-29 | 2007-10-31 | 富士通株式会社 | 半導体記憶装置 |
US6172935B1 (en) * | 1997-04-25 | 2001-01-09 | Micron Technology, Inc. | Synchronous dynamic random access memory device |
US6499073B1 (en) * | 1997-05-13 | 2002-12-24 | Micron Electronics, Inc. | System using programmable processor for selectively enabling or disabling power to adapter in response to respective request signals |
US5881016A (en) | 1997-06-13 | 1999-03-09 | Cirrus Logic, Inc. | Method and apparatus for optimizing power consumption and memory bandwidth in a video controller using SGRAM and SDRAM power reduction modes |
US5999481A (en) | 1997-08-22 | 1999-12-07 | Micron Technology, Inc. | Method and apparatus for controlling the operation of an integrated circuit responsive to out-of-synchronism control signals |
US5949657A (en) * | 1997-12-01 | 1999-09-07 | Karabatsos; Chris | Bottom or top jumpered foldable electronic assembly |
US5959929A (en) * | 1997-12-29 | 1999-09-28 | Micron Technology, Inc. | Method for writing to multiple banks of a memory device |
JPH11203866A (ja) | 1998-01-16 | 1999-07-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6370662B2 (en) * | 1998-03-16 | 2002-04-09 | S3 Incorporated | Modifying circuit designs running from both edges of clock to run from positive edge |
US6253340B1 (en) | 1998-06-08 | 2001-06-26 | Micron Technology, Inc. | Integrated circuit implementing internally generated commands |
JP2000173263A (ja) | 1998-12-04 | 2000-06-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6115278A (en) | 1999-02-09 | 2000-09-05 | Silicon Graphics, Inc. | Memory system with switching for data isolation |
US6233199B1 (en) * | 1999-02-26 | 2001-05-15 | Micron Technology, Inc. | Full page increment/decrement burst for DDR SDRAM/SGRAM |
JP4187346B2 (ja) | 1999-03-31 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 同期型半導体記憶装置 |
JP4056173B2 (ja) | 1999-04-14 | 2008-03-05 | 富士通株式会社 | 半導体記憶装置および該半導体記憶装置のリフレッシュ方法 |
KR100324821B1 (ko) * | 1999-06-29 | 2002-02-28 | 박종섭 | 반도체 메모리 소자의 자동 리프레쉬 방법 및 장치 |
JP2001014847A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | クロック同期回路 |
JP4216415B2 (ja) * | 1999-08-31 | 2009-01-28 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2001118383A (ja) | 1999-10-20 | 2001-04-27 | Fujitsu Ltd | リフレッシュを自動で行うダイナミックメモリ回路 |
JP2001338489A (ja) | 2000-05-24 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置 |
US6304497B1 (en) * | 2000-06-30 | 2001-10-16 | Micron Technology, Inc. | Synchronous memory status register |
US6442076B1 (en) * | 2000-06-30 | 2002-08-27 | Micron Technology, Inc. | Flash memory with multiple status reading capability |
US6359827B1 (en) * | 2000-08-22 | 2002-03-19 | Micron Technology, Inc. | Method of constructing a very wide, very fast distributed memory |
US6580659B1 (en) * | 2000-08-25 | 2003-06-17 | Micron Technology, Inc. | Burst read addressing in a non-volatile memory device |
US6570804B1 (en) | 2000-08-29 | 2003-05-27 | Micron Technology, Inc. | Fuse read sequence for auto refresh power reduction |
US6304510B1 (en) * | 2000-08-31 | 2001-10-16 | Micron Technology, Inc. | Memory device address decoding |
US6449203B1 (en) | 2001-03-08 | 2002-09-10 | Micron Technology, Inc. | Refresh controller and address remapping circuit and method for dual mode full/reduced density DRAMs |
US6560158B2 (en) | 2001-04-27 | 2003-05-06 | Samsung Electronics Co., Ltd. | Power down voltage control method and apparatus |
JP2002367370A (ja) | 2001-06-07 | 2002-12-20 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6549479B2 (en) | 2001-06-29 | 2003-04-15 | Micron Technology, Inc. | Memory device and method having reduced-power self-refresh mode |
US6483347B1 (en) * | 2001-07-11 | 2002-11-19 | Micron Technology, Inc. | High speed digital signal buffer and method |
US6552596B2 (en) | 2001-08-10 | 2003-04-22 | Micron Technology, Inc. | Current saving mode for input buffers |
US6510099B1 (en) | 2001-09-28 | 2003-01-21 | Intel Corporation | Memory control with dynamic driver disabling |
US6771553B2 (en) * | 2001-10-18 | 2004-08-03 | Micron Technology, Inc. | Low power auto-refresh circuit and method for dynamic random access memories |
US6552955B1 (en) | 2001-10-30 | 2003-04-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with reduced power consumption |
US6731548B2 (en) * | 2002-06-07 | 2004-05-04 | Micron Technology, Inc. | Reduced power registered memory module and method |
-
2001
- 2001-10-18 US US10/056,935 patent/US6771553B2/en not_active Expired - Fee Related
-
2002
- 2002-10-16 CN CN02825349A patent/CN100590730C/zh not_active Expired - Fee Related
- 2002-10-16 KR KR1020047005809A patent/KR100779871B1/ko not_active IP Right Cessation
- 2002-10-16 EP EP02801761.4A patent/EP1446804B1/en not_active Expired - Lifetime
- 2002-10-16 WO PCT/US2002/033147 patent/WO2003034435A1/en active Application Filing
- 2002-10-16 CN CN200910224517A patent/CN101714406A/zh active Pending
- 2002-10-16 JP JP2003537075A patent/JP2005506647A/ja active Pending
-
2004
- 2004-06-14 US US10/868,741 patent/US7079439B2/en not_active Expired - Fee Related
-
2008
- 2008-07-16 JP JP2008185427A patent/JP4923193B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008287873A5 (ja) | ||
TWI498890B (zh) | 偽靜態隨機存取記憶體之運作方法及相關記憶裝置 | |
KR100989287B1 (ko) | 혼합 비동기식 동기식 메모리 동작용 검출 회로 | |
KR100779871B1 (ko) | 동적 랜덤 액세스 메모리용 저전력 오토-리프레쉬 회로 및방법 | |
WO2014129438A1 (ja) | 半導体装置 | |
JP2009514128A5 (ja) | ||
JP2006018797A (ja) | 集積回路装置における待機電力を低減させる方法、集積回路のキャッシュ付きメモリアレイを動作させる方法、および集積回路装置 | |
JP2002157881A (ja) | 半導体メモリ | |
TWI644313B (zh) | 偽靜態隨機存取記憶體及其控制方法 | |
JP2007226934A (ja) | 向上されたリフレッシュメカニズムを有するダイナミック半導体メモリ | |
JP2005222581A5 (ja) | ||
TWI655632B (zh) | 偽靜態隨機存取記憶體及其刷新的方法 | |
US7894290B2 (en) | Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation | |
US9378791B2 (en) | Apparatuses and methods for controlling a clock signal provided to a clock tree | |
JP2005208730A (ja) | メモリ制御装置およびメモリ制御方法 | |
JP2007066490A (ja) | 半導体記憶装置 | |
JP2006059489A (ja) | 半導体記憶装置とテスト回路及び方法 | |
WO2011103824A2 (zh) | 一种同步sram的时序处理方法和电路 | |
JP2007115344A (ja) | 半導体記憶装置 | |
JP2005339624A (ja) | 半導体記憶装置および該半導体記憶装置の制御方法 | |
JP2008034082A (ja) | 非同期式半導体記憶装置 | |
JP5423483B2 (ja) | データ転送制御装置 | |
JP4934118B2 (ja) | 半導体記憶装置 | |
JP2004071097A (ja) | 半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法 | |
US6643732B1 (en) | Delayed read/write scheme for SRAM interface compatible DRAM |