JP2008166588A - チップ切り出し方法及び治具 - Google Patents

チップ切り出し方法及び治具 Download PDF

Info

Publication number
JP2008166588A
JP2008166588A JP2006355855A JP2006355855A JP2008166588A JP 2008166588 A JP2008166588 A JP 2008166588A JP 2006355855 A JP2006355855 A JP 2006355855A JP 2006355855 A JP2006355855 A JP 2006355855A JP 2008166588 A JP2008166588 A JP 2008166588A
Authority
JP
Japan
Prior art keywords
chip
semiconductor substrate
jig
holding film
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006355855A
Other languages
English (en)
Inventor
Katsuyuki Ono
勝之 小野
Muneo Harada
宗生 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006355855A priority Critical patent/JP2008166588A/ja
Priority to PCT/JP2007/074567 priority patent/WO2008081743A1/ja
Priority to TW96150019A priority patent/TW200842956A/zh
Publication of JP2008166588A publication Critical patent/JP2008166588A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】処理の途中でチップが分離・移動せず、切屑の発生を少なくし、半導体チップに衝撃を与えない半導体チップ切り出し方法及び治具を提供する。
【解決手段】チップ4を構成する構造体が表面に形成された半導体基板2の表面側の、チップ4及びその周囲の間隙領域5の表面に保持膜を形成する保持膜形成工程と、半導体基板2のチップ4の周囲を囲む切り出しラインに沿って、半導体基板2の他方面側から保持膜に達する溝をエッチングして形成する溝形成工程と、半導体基板2の他方面側から半導体基板2を支持する基板支持工程と、チップ4に対応して開口11を有する保護治具10を、保持膜に近接して半導体基板2にほぼ平行に保持する保護工程と、保持膜を半導体基板2から除去する保持膜除去工程と、を備える。保持膜除去工程の後に、支持治具20の貫通孔22を通して突起31でチップ4を支持治具20から押し上げる押し上げ工程を備えてもよい。
【選択図】図1

Description

本発明は、半導体チップ切り出し方法および治具に関する。より詳しくは、例えば、表面に構造体を有する半導体チップをウエハから切出すチップ切り出し方法、及びチップ切り出しに用いる治具に関する。
半導体ウエハから半導体チップを切出すときは、ブレードによるダイシング工程によって行われている。また、エッチング工程とブレードによるダイシング工程とを併用した例が特許文献1に記載されている。
特許文献1の技術は、ウエハ表面形成後にダイシング域を最終基板厚みまでエッチングしてその内部に金メッキを形成し、裏面側より前記金メッキ部まで基板を薄膜化させ基板裏面全面に放熱電極を形成し、さらにダイシング域を除いて選択的に放熱電極を形成して、ダイサーカットにより、基板をチップに分割する。
また、特許文献2には、ウエハの余剰部形状に相当する形状を予め除去しておき、縦横のダイシングラインによる切断で正八角形板状の半導体デバイスを製造する方法が記載されている。
特許文献2の技術は、異材質基板を積層したセンサ用半導体振動子など基板状の半導体デバイスにおいて、熱膨張係数の違いに伴い発生する基板コーナー部への応力の集中を、基板外形を正多角形とすることにより低減する。特に、ウェーハの上面に設定する縦横の切断予定ダイシングラインに囲まれた矩形枠内に正八角形を想定し、設定した矩形枠内の正八角形と隣接する矩形枠内の正多角形との間で想定される余剰部形状に相当する形状を、隙間形状としてウェーハに予め除去する加工を行うことにより、従来の縦横のダイシングラインによる切断で、所定の正八角形板状の半導体デバイスを簡単に製造できる。
特開平6−112236号公報 特開2000−346648号公報
ダイシングによって半導体基板を個々のチップに分断する場合、形状が矩形の半導体チップに限られており、しかもウエハを切断するときに切屑が発生する。ダイシングにより発生する切屑がチップ上に付着して、チップの歩留まりを低下させる要因となっていた。
また、ダイシングによって、半導体チップに衝撃が加わってしまう。半導体チップとして、MEMS(Micro Electro Mechanical System)などでは、薄いメンブレン構造体や櫛歯電極がチップ表面に形成されることが多く、ウエハを切断するときの衝撃が薄いメンブレン構造体に加わると、半導体チップが破損してしまうおそれがある。また、櫛歯電極の場合には、切断時の衝撃で、電極が崩れたりすることがある。
特許文献1および2に記載された方法においては一部不要な部分をエッチングやその他の方法により予め削除しているものの、これらの工程は補助的なものに過ぎず、最終的にはブレードによるダイシングを用いており、切屑の発生と、半導体チップに衝撃が加わることに変わりはない。しかも、ブレードによるダイシングでは矩形形状の半導体チップを切出すことができても、外形が曲線を有するような半導体チップに対応することができない。
本発明の目的は、任意の形状の半導体チップをウエハから切り出すときに、処理の途中でチップが分離・移動せず、切屑の発生を少なくし、半導体チップに衝撃を与えることがない半導体チップ切り出し方法および治具を提供することである。
上記目的を達成するため、本発明の第1の観点に係るチップ切り出し方法は、
チップを構成する構造体が表面に形成された半導体基板の表面側の、前記チップ及びその周囲の間隙領域の表面に保持膜を形成する保持膜形成工程と、
前記半導体基板の前記チップの周囲を囲む切り出しラインに沿って、前記他方面側から前記保持膜に達する溝をエッチングして形成する溝形成工程と、
前記半導体基板の他方面側から前記半導体基板を支持する基板支持工程と、
前記チップに対応して開口を有する部材を、前記保持膜に近接して前記半導体基板にほぼ平行に保持する保護工程と、
前記保持膜を前記半導体基板から除去する保持膜除去工程と、
を備えることを特徴とする。
特に、前記保護工程は、前記チップに対応して開口を有する部材を、前記保持膜の表面に接触することなく、前記半導体基板の表面から前記半導体基板の厚さより小さい距離に保持する。
好ましくは、前記基板支持工程は、前記チップに対応して貫通孔を有する支持部材を用いて、前記他方面側から前記チップの周縁部の少なくとも一部に当接して前記半導体基板を支持し、
前記保持膜除去工程の後に、前記支持部材の貫通孔を通して突起状の部材で前記チップを前記支持部材から押し上げる押し上げ工程を備える。
又は、前記溝形成工程は、前記半導体基板の他方面側から前記チップの周囲を囲む切り出しラインに沿って、少なくとも前記間隙領域の一部を残して、前記他方面側から前記保持膜に達する溝をエッチングして形成し、
前記基板支持工程は、前記エッチングで残された前記間隙領域の少なくとも一部に当接して前記半導体基板を支持し、
前記保持膜除去工程の後に、前記チップの前記他方面側の少なくとも一部に当接して前記チップを支持するチップ支持工程を備えてもよい。
さらに、前記基板支持工程は、前記チップに対応して貫通孔を有する支持部材を用いて、前記エッチングで残された前記間隙領域の少なくとも一部に当接して前記半導体基板を支持し、
前記チップ支持工程は、前記支持部材の貫通孔の縁で前記チップの周縁部の少なくとも一部に当接して前記チップを支持し、
前記支持部材の貫通孔を通して突起状の部材で前記チップを前記支持部材から押し上げる押し上げ工程を備えてもよい。
好ましくは、前記チップ支持工程の後、前記押し上げ工程の前に、前記エッチングで残された前記間隙領域を除去する工程を備える。
本発明の第2の観点に係る治具は、
チップを構成する構造体が表面に形成された半導体基板から、前記チップを切り出すための治具であって、
前記チップに対応して開口を有し、前記チップの間隙に沿った領域で連結する保護部材と、
前記半導体基板の構造体が形成された表面に対向する他方面側に当接して、前記半導体基板を水平に支持する当接部を有する支持部材と、
を備えることを特徴とする。
特に、前記保護部材は、前記半導体基板の表面に接触することなく、前記半導体基板の表面から前記半導体基板の厚さより小さい距離に保持される。
好ましくは、前記支持部材は、前記チップの周縁部の少なくとも一部に当接して前記半導体基板を水平に支持する当接部と、前記チップに対応する貫通孔と、を有し、
さらに、前記支持部材の貫通孔に遊嵌する突起部を有する押し上げ部材を備える。
または、前記支持部材は、前記チップの前記他方面側の少なくとも一部に当接して前記チップを支持する底部と、前記チップの間隙領域のうちの前記チップの周囲を囲む切り出しラインを除く少なくとも一部に当接して、前記底部から所定の高さに前記半導体基板を水平に支持する当接部と、を備えることを特徴とする。
好ましくは、前記支持部材は、前記チップの周縁部の少なくとも一部に当接して前記チップを支持する底部と、前記チップの間隙領域のうちの前記チップの周囲を囲む切り出しラインを除く少なくとも一部に当接して、前記底部から所定の高さに前記半導体基板を水平に支持する当接部と、前記底部に形成された前記チップに対応する貫通孔と、を備え、
さらに、前記支持部材の貫通孔に遊嵌し、前記チップの表面が少なくとも前記当接部より高くなるように支持する突起部を有する押し上げ部材を備える。
本発明のチップ切り出し方法によれば、任意の形状の半導体チップをウエハから切り出すことが可能である。また、処理の途中でチップが分離・移動せず、切屑の発生を少なくし、半導体チップに衝撃を与えることがない。
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。
(実施の形態1)
図1は、本発明の一実施の形態に係るチップ切り出しに用いる治具1の一例を示す断面図である。図1に示すように治具1は、保護治具10、支持治具20及び押し上げ治具30から構成される。保護治具10と支持治具20の間に、切り出すべきチップ4が形成された半導体基板2(以下、ウエハ2という)が挟まれて、支持治具20によって下から支持される。ウエハ2に形成された複数のチップ4の間には、チップ4を分離するための間隙領域5が形成されている。ウエハ2を間隙領域5で切断することにより、チップ4を分離する。
支持治具20は、ウエハ2を支持する当接部21と、チップ4に対応する貫通孔22を備える。当接部21は、チップ4の周縁部の少なくとも一部に当接し、ウエハ2を水平に支持する。押し上げ治具30は、支持治具20の貫通孔22に遊びを有して嵌合する突起31を備える。突起31はウエハ2のチップ4に対応して設けられる。図1の例では、押し上げ治具30はガイド32によって、支持治具20に対して決められた位置で上下する。
保護治具10は、チップ4に対応して開口11を有し、ウエハ2に対してウエハ2の厚さより小さい所定の間隔でほぼ平行に保持される。ウエハ2の表面を処理するための溶液などが、開口11を通じてウエハ2に供給される。保護治具10とウエハ2に隙間があるので、処理溶液などはまんべんなくウエハ2の表面に行き渡る。保護治具10の開口11は、チップ4に対応して形成されており、開口11の間には隔壁12がある。保護治具10は、ウエハ2に対してウエハ2の厚さより小さい所定の間隔でほぼ平行に保持されるので、分離されたチップ4は処理溶液中でも移動したり、隣のチップ4に乗り上げることがない。
なお、開口11は、保護治具10がウエハ2に対してウエハ2の厚さより小さい所定の間隔でほぼ平行に保持されたときに、分離されたチップ4が通過しないように形成されている。例えば、開口11の最大直径は、対応するチップ4の最大外径より小さい。チップ4の切り出しでウエハ2の表面を処理するときに、保護治具10は、ウエハ2に近接してほぼ平行に保持されるので、分離したチップ4が開口11から飛び出ることはない。
図2は、図1の治具1を用いて、半導体基板2からチップ4を分離した状態を示す断面図である。ウエハ2からそれぞれ分離されたチップ4は、支持治具20の貫通孔22を通る押し上げ治具30の突起31によって、支持治具20の当接部21から押し上げられる。図2では、押し上げ治具30のガイド32によって、同時に保護治具10が支持治具20から押し上げられるようになっており、チップ4に干渉しないように構成されている。保護治具10をはずして、チップ4を1つずつピックアップすることができる。
図3は、図1の治具1のX−X線断面の部分の例を示す。チップ4と当接部21、及び突起31との関係を示すために、チップ4を2点鎖線で表している。また、理解を容易にするために、当接部21と突起31の端面にハッチングを付してある。図3の例ではチップ4は正方形であるが、チップ4の形状は矩形に限らず、多角形、円その他曲線を含む外形であってよい。
ウエハ2には切断するための間隙領域5を設けて、複数のチップ4が形成されている。その間隙領域5をまたいでチップ4の周縁部の一部に当接するように、支持治具20の当接部21が形成されている。当接部21の上面がウエハ2に接して、ウエハ2を水平に支持できるように形成する。当接部21はチップ4の周縁部の少なくとも一部を支持できればよく、その断面形状は図3の例に限定されるものではない。
当接部21の間にチップ4に対応して、支持治具20の貫通孔22と押し上げ治具30の突起31が形成されている。貫通孔22及び突起31の断面形状は円形に限らず、任意の形状でよい。但し、チップ4の重心と突起31の断面の重心がほぼ一致するように構成することが望ましい。
次に、治具1を用いてウエハ2からチップ4を切り出す方法について説明する。図4A乃至図4Hは、本発明の実施の形態1に係るチップ4の切り出し方法を説明する図である。図4A乃至図4Hでは、ウエハ2の一部の断面を示す。図4Aは、チップ4を構成する構造体3が形成されたウエハ2の断面図である。ウエハ2の表面に、例えば、LSI又はMEMSなどの構造体3が形成されている。構造体3を含むウエハ2の部分がチップ4として切り出される。
図4Bは、構造体3の側の表面に保持膜7が形成されたウエハ2の断面図である。ウエハ2の表面に、構造体3及びチップ4の間隙領域5の上を覆うように保持膜7を形成する。この保持膜7は、チップ保持効果をもたせるため、機械的強度を有し、特に、構造体3がメンブレン状と成り得ることを考慮して、軽い衝撃を吸収しやすい延性があるのが好ましい。さらに、他の材料との選択的除去が容易な特性を有しているのが好ましい。すなわち、ウエハ2をエッチングするためのレジスト8を除去するときに除去されることがなく、保持膜7を除去するときに構造体3及び半導体基板2に影響がないことが要求される。また、後述のSiドライエッチングするときにエッチング特性を保つように熱伝導率が高く、特にチップ4が薄膜の場合を考えると、応力による歪を抑えることができるよう、低応力膜であるのが好ましい。さらに、工程の利便性を考えて成膜、膜厚制御が容易であることが望ましい。
このような保持膜7としては、Ti、Cu、Ni、Al又はWなどの金属系材料が熱伝導性が良好であるので好ましい。熱伝導性は少し小さいがポリイミド、レジストなどの樹脂系材料や、ダイシングエキスパンドテープなどのUVテープも使用可能である。樹脂系材料を使用した場合には、エッチングマスク用レジストとは異なる種類を用い、選択比をもたせる必要がある。
保持膜7が金属膜の場合は、スパッタ、CVD、メッキなどの方法を用いて成膜できる。膜厚は例えばTiの場合、1μmの厚みがあれば充分である。
治具1は、保持膜7を除去するときに溶出又は腐食しない材質で形成する。治具1は、例えば、テフロン(登録商標)、セラミック又は石英などを用いて形成することができる。また、構造体3及び保持膜7等の条件によってはステンレス鋼(SUS)等の金属材料を用いて形成することができる。
図4Cは、ウエハ2の裏面(他方面)側にレジスト8を形成したウエハ2の断面図である。図4Cに示すように、ウエハ2の裏面(他方面)側に、チップ4の間隙領域5に対応する部分8Aを開けてレジスト8をパターニングする。チップ4の間隙領域5は任意の形状を描くことができるので、本発明は矩形の半導体チップのみならず円形など外形に曲線を含む半導体チップを切出すのに適用できる。
図4Dは、裏面側から溝9を形成したウエハ2の断面図である。図4Dに示すように、レジスト8をマスク材としてSiドライエッチングにより、ウエハ2の裏面から保持膜7に達する溝9を形成する。チップ同士の間の基板2の間隙領域5が除去されて、チップ同士は分離する。ただし、この時点では保持膜7により、各チップ4は隣のチップ4につながっており、ウエハ2の外周とつながった状態を保っている。
図4Eは、支持治具20と保護治具10の間に溝9を形成したウエハ2をセットした状態の断面図である。支持治具20の当接部21が各チップ4の周縁部に当接して、ウエハ2を水平に支持する。支持治具20の当接部21は、エッチングで形成されたウエハ2の溝9をまたいでチップ4に接している。支持治具20は、各チップ4に対応して貫通孔22を有する。
保護治具10は、チップ4に対応して、チップ4より小さい開口11を有する。保護治具10は、開口11の間に隔壁12を有する。隔壁12は、チップ同士の間隙領域5に位置するように形成されている。そして、保護治具10は、ウエハ2の保持膜7に近接して、ウエハ2に対してほぼ平行に保持される。保護治具10とウエハ2の間隔hは、ウエハ2の厚さより小さい。
ここで、開口11は、保護治具10をウエハ2に近接して保持したときに、保持膜7が除去されて分離したチップ4が移動しないように規制する形状とする。少なくともチップ4の上の空間の一部、例えばチップ4の周縁部の上の一部に、開口11でない部分(すなわち、隔壁12)が保持されるように形成する。例えば、チップ4の外形より小さい相似形の開口とする。矩形のチップ4に対して、チップ4の少なくとも四隅に隔壁12がかかる楕円形の開口11などであってもよい。
図4Fは、保持膜7を除去してチップ4を分離した状態の断面図である。支持治具20で支持されたウエハ2から保持膜除去剤を用いて保持膜7を除去することにより、図4Fに示したチップ4を分離して形成できる。分離されたチップ4は、支持治具20に支持された状態で残る。
保持膜7の除去には、保持膜7の材料に適合する薬液を用いるウエット法、又はプラズマを用いるドライ法を利用する。例えば、保持膜7がAlの場合は酸溶液を、レジストの場合は有機溶剤を用いる。又はOプラズマを用いて保持膜7を除去することができる。保持膜7として、例えばTiを用いた場合には、保持膜除去剤として希フッ酸を使用することができる。
保護治具10の開口11及びウエハ2との間隔hがあるので、ウエハ2の表面を処理する溶液又は気体は、ウエハ2の表面にまんべんなく供給される。保護治具10はウエハ2の厚さより小さい間隔hでウエハ2に対してほぼ平行に保持されるので、分離された後の各チップ4は、隣のチップ4に乗り上げたり、チップ4を超えて移動することがない。また、開口11から飛び出すこともない。
ウエハ2の表面から保持膜7を除去してチップ4を分離した後、必要に応じてチップ4の洗浄などの処理を行う。保護治具10を間隔hで保持した状態で洗浄などの処理を行えば、チップ4は移動することがない。
図4Gは、分離されたチップ4を押し上げた状態を示す断面図である。支持治具20の貫通孔22を通して、押し上げ治具30の突起31をチップ4の下に当てて、さらに押し上げることによって、チップ4を支持治具20から離して上に押し上げる。チップ4を支持治具20から離して押し上げることによって、チップ4をピックアップしやすくする。
図4Hは、チップ4をピックアップする様子を模式的に示す。例えば、真空ピンセットPなどを用いて、チップ4を1つずつ取り出すことができる。図4G及び図4Hでは、複数のチップ4を同時に押し上げた場合を示しているが、取り出すチップ4を1つずつ、あるいはチップ4の周囲に空間を空けるように、例えば、1つおきに押し上げてもよい。チップ4の周囲の空間を空けることによって、チップ4を両側から挟んでピックアップすることができる。
なお、チップ4を支持治具20で支持している図4Fのような状態から、直接ピックアップしてもよい。チップ4を押し上げ治具30で押し上げない場合は、支持治具20の貫通孔22は不要である。ただし、支持治具20の貫通孔22と当接部21の間を通って溶液又は気体を循環させることができるので、貫通孔22を設けておくことが望ましい。
本発明の切り出し用の治具1を用いてチップ4を切り出す方法によれば、ダイシングによる切屑が発生しないので、切屑がチップ4上に付着して、チップ4の歩留まりを低下させることがない。また、ダイシングによる振動や衝撃が発生せず、チップ4に無用な応力がかからず、チップ4が破損することを回避できる。
また、保持膜7を除去する際に、支持治具20で支持し、保護治具10でチップ4が移動するのを規制するので、テーピングなどを用いる必要がない。そして、押し上げ治具30によって、チップ4を押し上げるので、ピックアップしやすい。
(実施の形態2)
図5は、本発明の実施の形態2に係るチップ切り出しに用いる治具1の一例を示す断面図である。図5に示すように治具1は、実施の形態1と同様に、保護治具10、支持治具20及び押し上げ治具30から構成される。保護治具10と支持治具20の間に、切り出すべきチップ4が形成されたウエハ2が挟まれて、支持治具20によって下から支持される。実施の形態2では、支持治具20の当接部21は、ウエハ2に形成されたチップ4の間の間隙領域5の一部に当接し、ウエハ2を支持する。
実施の形態2でも、ウエハ2の表面に保持膜7を形成して、チップ4の周囲を裏面側からエッチングして除去する。そして、ウエハ2を支持治具20で支持して保持膜7を除去する。保持膜7が除去されるとチップ4は分離して、支持治具20の底部23に落ち込んで支持される。
支持治具20は、例えば、スペーサ24を備え、チップ4が分離されていない状態では、保護治具10と支持治具20の間にスペーサ24を挟んで、保護治具10をウエハ2に近接させて保持する。チップ4が支持治具20の底部23で支持された状態で、チップ4に洗浄などの処理を施す場合に、例えばスペーサ24をはずして、保護治具10をチップ4に近接させて保持することによって、チップ4が移動しないように規制する。
図6は、図5のY−Y線断面の部分の例を示す。理解を容易にするために、当接部21の端面にハッチングを付している。チップ4の外形が2点鎖線で表されている。図6では、見やすいように、支持治具20の貫通孔22と押し上げ治具30の突起31を省略している。支持治具20の貫通孔22と押し上げ治具30の突起31は、例えば、図3のように、チップ4の中央位置に、断面が円形で形成される。
チップ4の周囲の切り出しラインの外形9Lを1点鎖線で表す。すなわち、チップ4の外形(2点鎖線)と切り出しラインの外形9L(1点鎖線)の間の基板2が、エッチングで除去される。チップ4の下面は当接部21で支持されていないので、保持膜7が除去されるとチップ4は分離して、支持治具20の底部23で支持される(図5参照)。
チップ4の間の切り出しラインの外形9Lで挟まれた領域は、エッチングで除去されずに残る。実施の形態2の方法は、チップ4が矩形でなく、チップ4の間隙にある程度幅がある場合に特に有効である。
次に、実施の形態2に係る治具1を用いてウエハ2からチップ4を切り出す方法について説明する。図7A乃至図7Gは、本発明の実施の形態2に係るチップ4の切り出し方法を説明する図である。図7A乃至図7Gでは、ウエハ2の一部の断面を示す。図7Aは、構造体3の側の表面に保持膜7が形成されたウエハ2の断面図である。ウエハ2の表面に、例えば、LSI又はMEMSなどの構造体3が形成されている。構造体3を含むウエハ2の部分がチップ4として切り出される。実施の形態1と同様、ウエハ2の表面に、構造体3及びチップ4の間隙の上を覆うように保持膜7を形成する。
図7Bは、ウエハ2の裏面(他方面)側にエッチングレジスト8を形成したウエハ2の断面図である。図7Bに示すように、ウエハ2の裏面(他方面)側に、チップ4の間隙領域5の切り出しラインに対応する部分8Aを開けてレジスト8をパターニングする。実施の形態2では、チップ4の間隙領域5の切り出しライン以外の中間部分8Bを残すようにレジスト8をパターニングする。
図7Cは、裏面側から溝9を形成したウエハ2の断面図である。図7Cに示すように、レジスト8をマスク材としてSiドライエッチングにより、ウエハ2の裏面から保持膜7に達する溝9を形成する。実施の形態2では、チップ周囲の切り出しライン部分のみが除去されて、チップ4同士は分離するが、チップ4同士の間の基板2の間隙領域5の一部(間隙領域残部6)が残る。この時点では保持膜7により、各チップ4と残された間隙領域残部6はつながっており、ウエハ2の外周とつながった状態を保っている。
図7Dは、支持治具20と保護治具10の間に溝9を形成したウエハ2をセットした状態の断面図である。支持治具20の当接部21が各チップ4の周囲の間隙領域残部6に当接して、ウエハ2を水平に支持する。支持治具20の当接部21は、チップ4に接していない。支持治具20は、各チップ4に対応して貫通孔22を有する。
保護治具10は、チップ4に対応して、チップ4より小さい開口11を有する。開口11の間に隔壁12がある。隔壁12は、チップ4同士の間隙領域5に位置するように形成されている。そして、保護治具10は、ウエハ2の保持膜7に近接して、ウエハ2に対してほぼ平行に保持される。保護治具10とウエハ2の間隔hは、ウエハ2の厚さより小さい。
図7Eは、保持膜7を除去してチップ4を分離した状態のウエハ2の断面図である。支持治具20で支持されたウエハ2から保持膜除去剤を用いて保持膜7を除去することにより、チップ4を分離して形成できる。分離されたチップ4は、支持治具20の当接部21で支持されていないので、元のウエハ2の位置から下に移動して、支持治具20の底部23に支持された状態で残る。
保護治具10の開口11及びウエハ2との間隔hがあるので、ウエハ2の表面を処理する溶液又は気体は、ウエハ2の表面にまんべんなく供給される。保護治具10はウエハ2の厚さより小さい間隔hでウエハ2に対してほぼ平行に保持されるので、分離された後の各チップ4は、隣のチップ4に乗り上げたり、チップ4を超えて移動することがない。また、開口11から飛び出すこともない。
ウエハ2の表面から保持膜7を除去してチップ4を分離した後、必要に応じてチップ4の洗浄などの処理を行う。一旦、保護治具10を離して、エッチングで残された間隙領域残部6を取り除く。再び、保護治具10をチップ4に近接させて保持する。図7Fは、間隙領域残部6を取り除いて保護治具10を近接して保持した状態を示す。この場合は、支持治具20の当接部21と保護治具10の隔壁12との間隔lをウエハ2の厚さより小さくする。例えば、図5に示すスペーサ24をはずして保護治具10を当接部21(及びチップ4)に近接して保持する。保護治具10を近接して保持した状態で洗浄などの処理を行えば、チップ4は移動することがない。
図7Gは、分離されたチップ4を押し上げた状態を示す断面図である。支持治具20の貫通孔22を通して、押し上げ治具30の突起31をチップ4の下に当てて、さらに押し上げることによって、チップ4を支持治具20の底部23から離して上に押し上げる。チップ4を支持治具20から離して押し上げることによって、チップ4をピックアップしやすくする。少なくとも、チップ4を支持治具20の当接部21より高く押し上げれば、チップ4同士の間に間隙領域5が除去された空間が空いているので、チップ4を両側から挟んでピックアップすることも可能である。
図7Gでは、複数のチップ4を同時に押し上げた場合を示しているが、取り出すチップ4を1つずつ、あるいはチップ4の周囲に空間を空けるように、例えば、1つおきに押し上げてもよい。チップ4の周囲の空間を空けることによって、チップ4を両側から挟んでピックアップしやすい。
なお、チップ4を支持部材で支持している図7Fのような状態から、直接ピックアップしてもよい。チップ4を押し上げ治具30で押し上げない場合は、支持治具20の貫通孔22も不要である。ただし、支持治具20の貫通孔22と当接部21の間を通って溶液又は気体を循環させることができるので、貫通孔22を設けておくことが望ましい。
また、図6に示すように間隙領域5の幅が大きく、溝9を形成したときに間隙領域残部6がチップ4の間に残るウエハ2の場合でも、実施の形態1で説明した図1の形式の治具を用いて、チップ切り出しを行ってもよい。この場合、間隙領域残部6を先に取り除くことができないが、チップ4を押し上げ治具30で押し上げれば、間隙領域残部6から分離してチップ4だけをピックアップすることができる。
実施の形態2の治具1を用いるチップ切り出し方法は、チップ4の間隙領域5の幅が一定でなく、チップ4の間隙にある程度幅がある場合、チップ4を切り出す溝9を形成するときに、間隙領域5をすべてエッチングで除去する必要がない。そして、エッチング処理で残された間隙領域残部6とチップ4を、支持治具20の当接部21と底部23に分離するので、間隙領域残部6を容易に取り除くことができる。また、チップ4を分離した後、チップ4のみについて洗浄などの処理を効率的に行うことができる。さらに、チップ4同士の間に間隙領域5が除去された空間が空いているので、チップ4をピックアップしやすい。
なお、実施の形態で説明した治具1の構成は一例であり、任意に変更及び修正が可能である。例えば支持治具20の当接部21の底部23からの高さをウエハ2の厚さより大きくして、図7Fの洗浄などの処理のときに、保護治具10の隔壁12を当接部21に接触させてもよい。
本発明のチップ切り出し方法及び治具によれば、チップ分離の自動化処理が容易になり、生産性の向上、及びコスト低減が可能な処理方法を提供できる。
本発明の一実施の形態に係るチップ切り出しに用いる治具の一例を示す断面図である。 図1の治具を用いて、半導体基板からチップを分離した状態を示す断面図である。 図1の治具のX−X線断面の部分の例を示す図である。 構造体が形成されたウエハの断面図である。 構造体の側の表面に保持膜が形成されたウエハの断面図である。 ウエハの裏面側にエッチングレジストを形成したウエハの断面図である。 裏面側から溝を形成したウエハの断面図である。 支持治具と保護治具の間に溝を形成したウエハをセットした状態の断面図である。 保持膜を除去してチップを分離した状態の断面図である。 分離されたチップを押し上げた状態を示す断面図である。 チップをピックアップする様子を模式的に示す図である。 本発明の実施の形態2に係るチップ切り出しに用いる治具の一例を示す断面図である。 図5のY−Y線断面の部分の例を示す図である。 構造体の側の表面に保持膜が形成されたウエハの断面図である。 ウエハの裏面側にエッチングレジストを形成したウエハの断面図である。 裏面側から溝を形成したウエハの断面図である。 支持治具と保護治具の間に溝を形成したウエハをセットした状態の断面図である。 保持膜を除去してチップを分離した状態のウエハの断面図である。 間隙領域を取り除いて保護治具を近接して保持した状態を示す図である。 分離されたチップを押し上げた状態を示す断面図である。
符号の説明
1 治具
2 半導体基板(ウエハ)
3 構造体
4 チップ
5 間隙領域
6 間隙領域残部
7 保持膜
8 レジスト
9 溝
10 保護治具(保持部材)
11 開口
12 隔壁
20 支持治具(支持部材)
21 当接部
22 貫通孔
23 底部
30 押し上げ治具(押し上げ部材)
31 突起

Claims (11)

  1. チップを構成する構造体が表面に形成された半導体基板の表面側の、前記チップ及びその周囲の間隙領域の表面に保持膜を形成する保持膜形成工程と、
    前記半導体基板の前記チップの周囲を囲む切り出しラインに沿って、前記他方面側から前記保持膜に達する溝をエッチングして形成する溝形成工程と、
    前記半導体基板の他方面側から前記半導体基板を支持する基板支持工程と、
    前記チップに対応して開口を有する部材を、前記保持膜に近接して前記半導体基板にほぼ平行に保持する保護工程と、
    前記保持膜を前記半導体基板から除去する保持膜除去工程と、
    を備えることを特徴とするチップ切り出し方法。
  2. 前記保護工程は、前記チップに対応して開口を有する部材を、前記保持膜の表面に接触することなく、前記半導体基板の表面から前記半導体基板の厚さより小さい距離に保持する、ことを特徴とする請求項1に記載のチップ切り出し方法。
  3. 前記基板支持工程は、前記チップに対応して貫通孔を有する支持部材を用いて、前記他方面側から前記チップの周縁部の少なくとも一部に当接して前記半導体基板を支持し、
    前記保持膜除去工程の後に、前記支持部材の貫通孔を通して突起状の部材で前記チップを前記支持部材から押し上げる押し上げ工程を備える、
    ことを特徴とする請求項1又は2に記載のチップ切り出し方法。
  4. 前記溝形成工程は、前記半導体基板の他方面側から前記チップの周囲を囲む切り出しラインに沿って、少なくとも前記間隙領域の一部を残して、前記他方面側から前記保持膜に達する溝をエッチングして形成し、
    前記基板支持工程は、前記エッチングで残された前記間隙領域の少なくとも一部に当接して前記半導体基板を支持し、
    前記保持膜除去工程の後に、前記チップの前記他方面側の少なくとも一部に当接して前記チップを支持するチップ支持工程を備える、
    ことを特徴とする請求項1又は2に記載のチップ切り出し方法。
  5. 前記基板支持工程は、前記チップに対応して貫通孔を有する支持部材を用いて、前記エッチングで残された前記間隙領域の少なくとも一部に当接して前記半導体基板を支持し、
    前記チップ支持工程は、前記支持部材の貫通孔の縁で前記チップの周縁部の少なくとも一部に当接して前記チップを支持し、
    前記支持部材の貫通孔を通して突起状の部材で前記チップを前記支持部材から押し上げる押し上げ工程を備える、
    ことを特徴とする請求項4に記載のチップ切り出し方法。
  6. 前記チップ支持工程の後、前記押し上げ工程の前に、前記エッチングで残された前記間隙領域を除去する工程を備える、ことを特徴とする請求項5に記載のチップ切り出し方法。
  7. チップを構成する構造体が表面に形成された半導体基板から、前記チップを切り出すための治具であって、
    前記チップに対応して開口を有し、前記チップの間隙に沿った領域で連結する保護部材と、
    前記半導体基板の構造体が形成された表面に対向する他方面側に当接して、前記半導体基板を水平に支持する当接部を有する支持部材と、
    を備えることを特徴とする治具。
  8. 前記保護部材は、前記半導体基板の表面に接触することなく、前記半導体基板の表面から前記半導体基板の厚さより小さい距離に保持される、ことを特徴とする請求項7に記載の治具。
  9. 前記支持部材は、前記チップの周縁部の少なくとも一部に当接して前記半導体基板を水平に支持する当接部と、前記チップに対応する貫通孔と、を有し、
    さらに、前記支持部材の貫通孔に遊嵌する突起部を有する押し上げ部材を備える、
    ことを特徴とする請求項7又は8に記載の治具。
  10. 前記支持部材は、前記チップの前記他方面側の少なくとも一部に当接して前記チップを支持する底部と、前記チップの間隙領域のうちの前記チップの周囲を囲む切り出しラインを除く少なくとも一部に当接して、前記底部から所定の高さに前記半導体基板を水平に支持する当接部と、を備えることを特徴とする請求項7又は8に記載の治具。
  11. 前記支持部材は、前記チップの周縁部の少なくとも一部に当接して前記チップを支持する底部と、前記チップの間隙領域のうちの前記チップの周囲を囲む切り出しラインを除く少なくとも一部に当接して、前記底部から所定の高さに前記半導体基板を水平に支持する当接部と、前記底部に形成された前記チップに対応する貫通孔と、を備え、
    さらに、前記支持部材の貫通孔に遊嵌し、前記チップの表面が少なくとも前記当接部より高くなるように支持する突起部を有する押し上げ部材を備える、
    ことを特徴とする請求項10に記載の治具。
JP2006355855A 2006-12-28 2006-12-28 チップ切り出し方法及び治具 Pending JP2008166588A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006355855A JP2008166588A (ja) 2006-12-28 2006-12-28 チップ切り出し方法及び治具
PCT/JP2007/074567 WO2008081743A1 (ja) 2006-12-28 2007-12-20 半導体チップ製造方法、半導体チップ製造装置および半導体チップ分割治具
TW96150019A TW200842956A (en) 2006-12-28 2007-12-25 Manufacturing method and apparatus of semiconductor chip, semiconductor chip dividing jig

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006355855A JP2008166588A (ja) 2006-12-28 2006-12-28 チップ切り出し方法及び治具

Publications (1)

Publication Number Publication Date
JP2008166588A true JP2008166588A (ja) 2008-07-17

Family

ID=39588427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006355855A Pending JP2008166588A (ja) 2006-12-28 2006-12-28 チップ切り出し方法及び治具

Country Status (3)

Country Link
JP (1) JP2008166588A (ja)
TW (1) TW200842956A (ja)
WO (1) WO2008081743A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI400435B (zh) * 2010-01-28 2013-07-01 Taiwan Semiconductor Mfg 微機電系統元件之試驗治具及其振動或衝擊試驗方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249446A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd 保持装置およびその使用方法
JPH08167581A (ja) * 1994-12-14 1996-06-25 Sumitomo Electric Ind Ltd 半導体チップの処理方法
JPH097975A (ja) * 1995-06-22 1997-01-10 Hitachi Ltd 半導体装置およびその製造方法
JP2004265902A (ja) * 2003-01-23 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体ウェハの切断装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151588A (ja) * 1992-11-09 1994-05-31 Japan Energy Corp 半導体装置の製造方法
JP4287090B2 (ja) * 2002-01-15 2009-07-01 Towa株式会社 樹脂封止済基板の切断用治具

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249446A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd 保持装置およびその使用方法
JPH08167581A (ja) * 1994-12-14 1996-06-25 Sumitomo Electric Ind Ltd 半導体チップの処理方法
JPH097975A (ja) * 1995-06-22 1997-01-10 Hitachi Ltd 半導体装置およびその製造方法
JP2004265902A (ja) * 2003-01-23 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体ウェハの切断装置

Also Published As

Publication number Publication date
WO2008081743A1 (ja) 2008-07-10
TW200842956A (en) 2008-11-01

Similar Documents

Publication Publication Date Title
JP4985199B2 (ja) 半導体ウェハの個片化方法
JP6731911B2 (ja) 転送基板および対応する樹脂を使用してチップをターゲットウエハに接合するための方法
KR20040020827A (ko) 반도체 칩 및 이의 제조 방법
US20140329373A1 (en) Method of Dicing a Wafer
JP4338650B2 (ja) 半導体チップの製造方法
US8030180B2 (en) Method of manufacturing a semiconductor device
JP4426512B2 (ja) 微小試料台
JP2005051007A (ja) 半導体チップの製造方法
JP2003188296A (ja) 半導体装置の製造方法
JP4566626B2 (ja) 半導体基板の分断方法および半導体チップの選択転写方法
JP2008166588A (ja) チップ切り出し方法及び治具
JP2016167573A (ja) 半導体装置の製造方法
US6544898B2 (en) Method for improved die release of a semiconductor device from a wafer
JP4937896B2 (ja) 微小試料台集合体の製造方法、微小試料台の製造方法および試料ホルダの製造方法
JP2007036185A (ja) 複合ウエハ構造の製造方法
JP2007103595A (ja) 半導体チップ切出し方法および半導体チップ
US20130115757A1 (en) Method for separating a plurality of dies and a processing device for separating a plurality of dies
KR20220007686A (ko) 다중 칩 캐리어 구조체
JP2009295720A (ja) 半導体装置の製造方法
JP7249898B2 (ja) 半導体装置及び半導体装置の製造方法
US20240258171A1 (en) Method for laser-based singulating of microchips on structured substrates
KR200273741Y1 (ko) 반도체 제조설비의 진공 척
KR101386004B1 (ko) 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법
US8754504B2 (en) Thinned wafer and fabricating method thereof
KR101384725B1 (ko) Soi 구조 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A02 Decision of refusal

Effective date: 20110719

Free format text: JAPANESE INTERMEDIATE CODE: A02