JP2008166445A - 半導体基板の切断方法 - Google Patents
半導体基板の切断方法 Download PDFInfo
- Publication number
- JP2008166445A JP2008166445A JP2006353427A JP2006353427A JP2008166445A JP 2008166445 A JP2008166445 A JP 2008166445A JP 2006353427 A JP2006353427 A JP 2006353427A JP 2006353427 A JP2006353427 A JP 2006353427A JP 2008166445 A JP2008166445 A JP 2008166445A
- Authority
- JP
- Japan
- Prior art keywords
- cutting
- semiconductor substrate
- recess
- chip
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Laser Beam Processing (AREA)
- Dicing (AREA)
Abstract
【課題】半導体基板のレーザーダイシングにおいて、デブリが発生しても、ピックアップ装置である平コレットに悪影響を与えない分割切断法を提供する。
【解決手段】切断予定ラインの切断部の幅方向の中央線に沿ってレーザービームを照射し半導体基板を切断しチップとする半導体基板の切断方法において、前記切断予定ライン内に凹部を形成し、前記凹部の幅方向の中央線に沿ってレーザービームにより切断する。その際、凹部の深さは、デブリが基板表面より上方に出ない深さにする。また、前記凹部の基板表面からの深さを3.5μm以上とする。
【選択図】図1
【解決手段】切断予定ラインの切断部の幅方向の中央線に沿ってレーザービームを照射し半導体基板を切断しチップとする半導体基板の切断方法において、前記切断予定ライン内に凹部を形成し、前記凹部の幅方向の中央線に沿ってレーザービームにより切断する。その際、凹部の深さは、デブリが基板表面より上方に出ない深さにする。また、前記凹部の基板表面からの深さを3.5μm以上とする。
【選択図】図1
Description
本発明は、レーザーにより半導体基板を分割し切断する方法に関し、とくにレーザーダイシングの際に発生する加工副次物(以下、デブリという)が半導体チップを吸着搬送するピックアップ装置のコレットに付着するのを防止するための半導体基板の切断方法に関する。
半導体デバイスの製造工程においては、半導体基板(ウェハ)を格子状の多数の区画に分割し、各区画にIC,LSI等の回路(機能素子)を形成した後、区画間の切断予定ライン(ストリートともいう)に沿って切断(ダイシング)することによって個々の半導体チップが製造される。
従来、かかる半導体基板のダイシングには、ブレードダイシングの手法が最も一般的に用いられてきた。ブレードダイシングは、チャックで把持された基板に、高速回転する円盤状の切削ブレードを押し当てて切断するもので、切削ブレードには円盤外周にダイアモンド砥粒を接着したものが用いられることが多い。
従来、かかる半導体基板のダイシングには、ブレードダイシングの手法が最も一般的に用いられてきた。ブレードダイシングは、チャックで把持された基板に、高速回転する円盤状の切削ブレードを押し当てて切断するもので、切削ブレードには円盤外周にダイアモンド砥粒を接着したものが用いられることが多い。
しかし、ブレードダイシングには、以下のような問題がある。まず、基板が薄く脆い材料であるため、切断面に欠け(チッピング)やクラックが発生し回路領域に影響を及ぼす。また、これにより生ずる屑も回路領域に影響を及ぼすおそれがある。更に、切削ブレードの幅が大きくかつチッピングがあるために、切断予定ラインの幅を大きく取る必要があり、回路領域として有効に使用できる面積の割合が低下するという問題がある。
一般にダイシングの際には、基板をダイシングテープ貼り付けて、切断時の破損や破片飛散の防止に努めているが、とくに近年、半導体デバイスの薄型化の要請が強くなり、厚みが100μm以下の薄手の基板が用いられるようになってきており、上記のような薄手の基板では、切断時の欠けやクラックの発生が顕著になり、ブレードダイシングの適用が困難になってきているという問題がある。
一般にダイシングの際には、基板をダイシングテープ貼り付けて、切断時の破損や破片飛散の防止に努めているが、とくに近年、半導体デバイスの薄型化の要請が強くなり、厚みが100μm以下の薄手の基板が用いられるようになってきており、上記のような薄手の基板では、切断時の欠けやクラックの発生が顕著になり、ブレードダイシングの適用が困難になってきているという問題がある。
そのため、近年ではレーザーダイシングの手法が多く用いられるようになってきている。レーザーダイシングは、基板が良く吸収する波長のレーザー光を照射し、レーザーの熱エネルギーにより、切断部を溶融又は蒸散させて切断を行うものである。加工用レーザーとしては、CO2レーザー、YAGレーザー、Arレーザー、エキシマレーザー等が知られている。
レーザーダイシングは、チッピングが無く、切断領域の幅も小さくできるという利点がある反面、デブリと呼ばれる加工副次物の生成が問題となる。これは、溶融した基板材料が切断面の縁に盛り上がって付着する現象である。
かかるデブリは、切断加工後にこれを除去するための追加工程を設けて除去されることもあるが、そのための追加工程として湿式洗浄工程や乾式のプラズマ処理工程等が例示される。
かかるデブリは、切断加工後にこれを除去するための追加工程を設けて除去されることもあるが、そのための追加工程として湿式洗浄工程や乾式のプラズマ処理工程等が例示される。
また、レーザーダイシングにおけるデブリの発生自体を抑制しようとする試みも開示されている。例えば、下記特許文献1には、レーザーを基板裏面から照射することにより、表面側の回路部分への熱影響やデブリの影響を避けるという方法が提案されている。この方法においては、基板裏面から、表面側の切断予定ライン(ストリート)を検出する手段を備え、この検出手段の情報に基づいて、裏面側からのレーザーダイシングを行うことが特徴である。
また、特許文献2には、1ピコ秒以下の超短パルスレーザーを照射することにより、デブリの発生を抑制するレーザーダイシングが開示され、特許文献3には、発振波長や焦点径の異なる2台のレーザーを連動させてレーザーダイシングを行うことにより、ウェハの損傷を抑制するという方法が開示されている。
また、特許文献2には、1ピコ秒以下の超短パルスレーザーを照射することにより、デブリの発生を抑制するレーザーダイシングが開示され、特許文献3には、発振波長や焦点径の異なる2台のレーザーを連動させてレーザーダイシングを行うことにより、ウェハの損傷を抑制するという方法が開示されている。
ダイシングされた半導体チップは、ピックアップ手段により、ダイシング装置から搬出される。かかるピックアップ手段としては、通常は平コレットが用いられる。平コレットは底の平な筒体で半導体チップの上面を真空吸着してピックアップを行うものである。
ダイシングされた半導体チップは、平コレットにより吸着搬送されるが、この際、デブリが平コレットの筒体の底面に付着する。この状態で、次のチップのピックアップを行うと、筒体底面の凹凸により、半導体チップの回路部分に損傷を与えるおそれがあって好ましくない。
先に述べたデブリ対策のうち、追加工程によりデブリを除去するという方法は、ピックアップ装置への付着を必ずしも完全には防止できないという問題と、追加の工程が必要なためプロセスが複雑になるという問題がある。
また、前述した従来のデブリ抑制技術のうち、特許文献1の方法は、基板裏面からのストリート検出という特殊な手段が必要になるとともに、ダイシングの工程そのものが複雑になって好ましくない。また、特許文献2及び3の方法は、ダイシングに用いるレーザー装置が複雑かつ高価になって好ましくない。
また、前述した従来のデブリ抑制技術のうち、特許文献1の方法は、基板裏面からのストリート検出という特殊な手段が必要になるとともに、ダイシングの工程そのものが複雑になって好ましくない。また、特許文献2及び3の方法は、ダイシングに用いるレーザー装置が複雑かつ高価になって好ましくない。
したがって、レーザー装置等に特別なものを用いることなく、通常のレーザーダイシングを行い、デブリが発生してもピックアップ装置に悪影響を与えない手段があれば、最も好都合である。
そこで本発明は、半導体基板のレーザーダイシングにおいて、デブリが発生しても、ピックアップ装置である平コレットに悪影響を与える懸念なく、半導体基板を分割し切断する方法を提供することを課題とする。
上記課題を解決するための本発明の半導体基板の切断方法は、切断予定ラインの切断部の幅方向の中央線に沿ってレーザービームを照射し半導体基板を切断しチップとする半導体基板の切断方法において、前記切断予定ライン内に凹部を形成し、前記凹部の幅方向の中央線に沿ってレーザービームにより切断することを特徴とする半導体基板の切断方法である。
上記の方法において、前記凹部の深さは、デブリが基板表面より上方に出ない深さであることが好ましい。
また、前記凹部の幅は、前記切断予定ラインの中央線間の幅から凹部の幅を引いた値が、チップを吸着搬送するコレットの内径よりも大きな値であることが好ましい。
また、本発明の方法においては、前記凹部の幅が前記切断ラインの切断部の幅の中央から12μm以上であることが好ましく、さらに凹部の基板表面からの深さが3.5μm以上であることが好ましい。
また、本発明の方法においては、前記凹部を、ブレードによる切削加工又は乾式若しくは湿式のエッチングにより形成することができる。
本発明の半導体チップは、レーザービームにより切断された半導体チップであって、前記半導体チップは、周囲にチップ表面から下方に段差のついた切断残領域を備え、レーザービームの照射により生成された加工副次物(以下、デブリという)がチップ表面より上方に張り出さずに前記切断残領域に付着していることを特徴とする半導体チップである。ここで切断残領域とは、切断予定ライン内に形成された凹部の幅方向の中央線に沿ってレーザービームにより半導体基板を切断した後のチップ周囲に存在する段差のついた領域である。
この半導体チップにおいては、前記段差が3.5μm以上であることが好ましく、前記切断残領域の幅は2μm以上であることが好ましい。
本発明により、半導体基板のレーザーダイシングにおいて、デブリが発生しても、ピックアップ装置である平コレットに悪影響を与える懸念なく、半導体基板を分割し切断する方法を提供することが可能になった。そのため、デブリの発生自体を抑制する必要がなく、特別のレーザー装置を用いたり、複雑な工程によってレーザーダイシングを行ったりする必要がない。
図1は、本発明の切断方法の手順及び効果を説明するための図である。まず、図1(a),(b)に示すように、裏面にダイシングテープ2を貼り付けた基板1の切断予定ラインに、底が略平坦な凹部3を形成する。凹部の幅Wは、レーザーダイシングの際の切断部4の幅wの最大値より、4μm以上大きくし、凹部3の平均深さdは、レーザーダイシングの際に生成するデブリ5の最大高さ以上とする。この凹部の形成は、基板への回路作成に先立って(スクライブ工程で)行うことが好ましい。
本発明者らの知見では、例えば、YAGレーザーの第3高調波によるレーザーダイシングの際の切断部幅wの最大値は、20μm程度である。したがって、凹部3の幅Wは24μm以上とすればよい。また、上記のレーザーダイシングの際に生成するデブリの最大高さは3.5μm程度である。したがって、凹部3の深さdは3.5μm以上とすればよい。
この凹部3の形成方法としては、乾式若しくは湿式のエッチング法によることが好ましい。また、基板が著しく薄い場合を除いてブレードによる切削加工によってもよい。しかし、レーザーによる加工はこの段階でデブリが形成されるおそれがあるので、好ましくない。
このようにして、予め底が平坦な凹部が形成された基板にデバイスを作り込んだ後、図1(a)に示すように、この凹部3の幅方向の中央線に沿って、レーザービーム6によるダイシングを行う。
レーザービームの蛇行を防止する方法として、例えば、ダイサー加工点部に設置してあるCCDカメラにより、凹部3のパターンを確認し、θを合わせ、カットライン確認等のアラインメントを行えばよい。
本発明においては、ダイシングに用いるレーザーの加工条件をとくに限定する必要はないが、例えば、一般的に用いられるYAGの第3高調波レーザーを用いた場合、レーザーによるダイシングでは、デブリ5が3.5μm以上の高さになることはなく、デブリ5が基板1の表面より上に出ることはない。また、凹部3の幅が24μm以上あれば、切断部4の縁から、片側約2μm以上の余裕が有り、かりにレーザー切断線に沿ってデブリが横方向に張り出てもその幅は2μm以下であるため、デブリ4が凹部3の縁まで到達するおそれはない。
図2は、本発明の方法により切断した半導体基板(チップ)を平コレットで吸着搬送する状況の説明図である。チップ7の周囲に形成された凹部3の深さが、デブリ4の高さより大きいため、平コレット8によるピックアップの際に、その下面にデブリが付着するおそれは全くない。
ただし、本発明においては、正方形のチップの凸部が筒状の平コレット8の中空部に入り込まないように、Wの値を定めなければならない。そのためには、コレット8が円形の場合は、チップ7の凸部の対角線の長さ21/2(L−W+w)がコレット8の内径Rより大きくなければならない。また、コレット8が角形の場合は、L−W+wがコレット8の内筒(中空部)の辺長Rより大きくなければならない。この条件が満たされないと、チップ7の上面が平コレット8の中空部に入り込むようになり、デブリ4がコレット8の底面に接触するおそれがあるためである。
図3は、凹部3の形成を乾式エッチング法により行う場合の半導体チップ製造工程のフロー図で、PN接合を有するチップを製造する場合を示す。まず、ウェハ表面に酸化膜を形成する(S1)。次いで、フォトリソグラフィ(ホトリソともいう)(S2)及び酸化膜エッチング(S3)によりPN接合部を開口し、拡散/インプランテーション(インプラともいう)によりPN接合を形成する(S4)。
次いで、本発明固有の工程である凹部3の形成を行う。フォトリソグラフィにより凹部(スクライブ領域)以外の部分をマスクし(S5)、スクライブ領域にシリコンエッチングにより所定形状の凹部を形成する(S6)。
このS5及びS6について、実施例を参照してさらに詳しく説明する。実施例においては、Si基板にノボラック系ポジレジスト剤を回転塗布方式により約2μmの厚みに塗布し、水銀ランプを光源とする縮小投影露光装置でマスクパターンを焼き付け、TMAH現像液で現像処理して、ドライエッチのマスクパターンを形成した。このパターンが形成された基板全面を例えばCF4ガスを用いてプラズマエッチングすることにより、底の平らな凹部を形成することが可能であった。
次いでチップの回路部に電極を取り付けるための加工を行う(S7〜S10)。まず、電極部をマスクする酸化膜を形成し(S7)、フォトリソグラフィ(S8)及び酸化膜エッチング(S9)により、電極部を開口し、蒸着又はスパッタリングにより表面電極を形成する(S10)。
次いで、基板の薄手化の加工を行う(S11〜S12)。バックグラインディングにより基板裏面を研削し(S11)、裏面エッチングにより、BGによる加工歪を除去する(S12)。さらに、その後、蒸着又はスパッタリングにより裏面電極を形成する(S13)。以上で、チップの回路部分の加工が終了するので、ダイシングを行う。
まず、ダイシングテープ、例えばUV硬化テープを基板裏面全面に貼り付ける(S14)。レーザーにより切断されたチップの飛散させない程度の粘着力と、切断後に簡単に剥離することができるものであればこれに限定されない。
その後、基板表面全面に表面保護膜を塗布する表面保護膜としては、例えばPVA(ポリビニルアルコール)を用いる。その後、レーザーダイシングを行う(S15)。
その後、基板表面全面に表面保護膜を塗布する表面保護膜としては、例えばPVA(ポリビニルアルコール)を用いる。その後、レーザーダイシングを行う(S15)。
実施例においては、レーザーダイシングは、YAGの第3高調波レーザーを用いて行った。なお、凹部3の中央線に沿って、レーザービームを走査することが望ましい。本実施例ではチップパターンをレーザーダイシング装置に記憶させておくことにより、自動的に切断領域の中央線にアライメントさせ、これにより切断領域の中央線にアライメントされていること、水平方向の傾きがないこと等を確認した後、切断を開始した。
その後、後洗浄工程により、表面保護膜及びその表面に付着したデブリの洗浄除去を行う(S16)。この洗浄は、例えば、回転ステージ上に載置した基板に洗浄水(純水)を噴射することで行った。
図3に示した工程で半導体チップを作製する際に、乾式エッチングで凹部を形成した後、レーザーダイシングを行って、ダイシング前後の切断部の断面形状を調査した。
まず、スクライブエリア(切断予定領域)内に凹部を形成するために、ウェハ表面にフォトリソグラフィによりレジストマスクを形成した。Si基板にノボラック系ポジレジスト剤(例えば、東京応化製ノボラック系ポジレジスト剤)を静止滴下でウェハ上に滴下し、回転数3000rpmでウェハを回転させる回転塗布方式により約2μmの厚みに塗布し、100℃程度でベーク処理を行った。
まず、スクライブエリア(切断予定領域)内に凹部を形成するために、ウェハ表面にフォトリソグラフィによりレジストマスクを形成した。Si基板にノボラック系ポジレジスト剤(例えば、東京応化製ノボラック系ポジレジスト剤)を静止滴下でウェハ上に滴下し、回転数3000rpmでウェハを回転させる回転塗布方式により約2μmの厚みに塗布し、100℃程度でベーク処理を行った。
次に、超高圧水銀ランプ(波長365nm)を光源とする縮小型投影露光装置(例えばキャノン製投影露光装置FPA5500iX)を用い、石英ガラス上にクロムにより描かれた設計回路のマスクパターンを焼き付けた。露光されたレジスト剤をテトラメチル・アンモニウム・ハイドロオキサイド(TMAH)現像液で現像処理して、ドライエッチのマスクパターンを形成した。
その後、反応性イオンエッチング方式のドライエッチ装置(例えば松下電器産業製ドライエッチャーE620)を使用し、凹部を形成する。この装置のエッチング部は、エッチングチャンバー内に配置された基板ホルダーと、エッチングチャンバー上部に巻かれた高周波コイル、ガス導入管等から構成されている。フロンガス(CnFn+2)と酸素ガスの混合ガスはガス導入管から導入され、例えば13.56MHzの高周波を高周波コイルに印加し、混合ガスを励起する。基板はプラズマからある程度距離を離した基板ホルダーに置かれる。本実施例では、CF4ガスを用い、12分のエッチング処理で、約5.2μmのエッチング量を目標に処理を行った。
その後、ダイシングテープ(UV硬化テープ)を基板裏面全面に貼り付けて、レーザーダイシングを行った。レーザーダイシングは、YAGの第3高調波レーザーを用いて行った。なお、凹部の中央線に沿ってレーザービームを走査するように、チップパターンを予めレーザーダイシング装置に記憶させておくことにより、自動的に切断領域の中央線にアライメントされるようにした。
図4に、凹部形成後(ダイシング前)とダイシング後の基板切断部断面形状の顕微鏡写真の例を示す。また、図5に、この顕微鏡写真を説明するためのスケッチ図を示す。いずれも左側がダイシング前、右側がダイシング後の断面である。これらの図に見られるように、上記のドライエッチングによって深さが一様で、底が平らな凹部が形成されていることが知れる。また、ダイシング後に切断部の両縁にデブリが生成しているが、デブリの高さは凹部3の深さよりはるかに低く、コレットによるピックアップの際に、デブリがコレット底面に付着する懸念は全く無いことが知れる。
実際に本発明の方法でレーザーダイシングを行った場合に、コレットを長期間連続使用した後、その底面へのデブリの付着状況を調査したが、ほとんど付着物は認められなかった。また、コレットへの付着物により、半導体チップが不良になるという事例も全く発生しなかった。
1 基板
2 ダイシングテープ
3 凹部
4 切断部
5 デブリ
6 レーザービーム
7 チップ
8 平コレット
2 ダイシングテープ
3 凹部
4 切断部
5 デブリ
6 レーザービーム
7 チップ
8 平コレット
Claims (9)
- 切断予定ラインの切断部の幅方向の中央線に沿ってレーザービームを照射し半導体基板を切断しチップとする半導体基板の切断方法において、
前記切断予定ライン内に凹部を形成し、
前記凹部の幅方向の中央線に沿ってレーザービームにより切断することを特徴とする半導体基板の切断方法。 - 前記凹部の深さは、レーザービームの照射により生成される加工副次物(以下、デブリという)が基板表面より上方に出ない深さであることを特徴とする請求項1に記載の半導体基板の切断方法。
- 前記凹部の幅は、前記切断予定ラインの中央線間の幅から凹部の幅を引いた値が、チップを吸着搬送するコレットの内径よりも大きな値であることを特徴とする請求項1または2に記載の半導体基板の切断方法。
- 前記凹部の幅が前記切断ラインの切断部の幅の中央から12μm以上であることを特徴とする請求項1から3のいずれかに記載の半導体基板の切断方法。
- 前記凹部の基板表面からの深さが3.5μm以上であることを特徴とする請求項1から4のいずれかに記載の半導体基板の切断方法。
- 前記凹部を、ブレードによる切削加工又は乾式若しくは湿式のエッチングにより形成することを特徴とする請求項1から5のいずれかに記載の半導体基板の切断方法。
- レーザービームにより切断された半導体チップであって、
前記半導体チップは、周囲にチップ表面から下方に段差のついた切断残領域を備え、
レーザービームの照射により生成された加工副次物(以下、デブリという)がチップ表面より上方に張り出さずに前記切断残領域に付着していることを特徴とする半導体チップ。 - 前記段差が3.5μm以上であることを特徴とする請求項7に記載の半導体チップ。
- 前記切断残領域の幅は2μm以上であることを特徴とする請求項7又は8に記載の半導体チップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006353427A JP2008166445A (ja) | 2006-12-27 | 2006-12-27 | 半導体基板の切断方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006353427A JP2008166445A (ja) | 2006-12-27 | 2006-12-27 | 半導体基板の切断方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008166445A true JP2008166445A (ja) | 2008-07-17 |
Family
ID=39695535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006353427A Withdrawn JP2008166445A (ja) | 2006-12-27 | 2006-12-27 | 半導体基板の切断方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008166445A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013235989A (ja) * | 2012-05-09 | 2013-11-21 | Disco Abrasive Syst Ltd | 被加工物の分割方法 |
JP2014225519A (ja) * | 2013-05-15 | 2014-12-04 | 株式会社ディスコ | 加工方法 |
CN105103278A (zh) * | 2013-04-10 | 2015-11-25 | 三菱电机株式会社 | 半导体装置、半导体装置的制造方法 |
KR101754186B1 (ko) | 2010-04-02 | 2017-07-19 | 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 | 취성 재료의 레이저 싱귤레이션을 위한 개선된 방법 및 장치 |
US10350711B2 (en) * | 2017-09-20 | 2019-07-16 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
JP2020198549A (ja) * | 2019-06-03 | 2020-12-10 | 太陽誘電株式会社 | 圧電デバイスおよびその製造方法 |
-
2006
- 2006-12-27 JP JP2006353427A patent/JP2008166445A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101754186B1 (ko) | 2010-04-02 | 2017-07-19 | 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 | 취성 재료의 레이저 싱귤레이션을 위한 개선된 방법 및 장치 |
JP2013235989A (ja) * | 2012-05-09 | 2013-11-21 | Disco Abrasive Syst Ltd | 被加工物の分割方法 |
CN105103278A (zh) * | 2013-04-10 | 2015-11-25 | 三菱电机株式会社 | 半导体装置、半导体装置的制造方法 |
KR101823851B1 (ko) * | 2013-04-10 | 2018-01-30 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
US11233029B2 (en) | 2013-04-10 | 2022-01-25 | Mitsubishi Electric Corporation | Semiconductor device having a device fixed on a substrate with an adhesive |
JP2014225519A (ja) * | 2013-05-15 | 2014-12-04 | 株式会社ディスコ | 加工方法 |
US10350711B2 (en) * | 2017-09-20 | 2019-07-16 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
JP2020198549A (ja) * | 2019-06-03 | 2020-12-10 | 太陽誘電株式会社 | 圧電デバイスおよびその製造方法 |
JP7480462B2 (ja) | 2019-06-03 | 2024-05-10 | 太陽誘電株式会社 | 圧電デバイスおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI641075B (zh) | 改善晶圓塗覆 | |
US7179723B2 (en) | Wafer processing method | |
US20050101108A1 (en) | Semiconductor wafer dividing method | |
US20060205182A1 (en) | Method for manufacturing semiconductor device | |
TWI654709B (zh) | 切割晶圓背側上具有焊料凸塊的晶圓 | |
US20060079155A1 (en) | Wafer grinding method | |
US20060009008A1 (en) | Method for the laser processing of a wafer | |
US20060148211A1 (en) | Wafer dividing method | |
US10811458B2 (en) | Method of processing wafer | |
JP2004095952A (ja) | 半導体チップ製造方法及び半導体チップ | |
CN109786325B (zh) | 小直径晶片的制造方法 | |
JP2018056502A (ja) | デバイスウエーハの加工方法 | |
JP2008166445A (ja) | 半導体基板の切断方法 | |
US20100048000A1 (en) | Method of manufacturing semiconductor chips | |
TWI277374B (en) | Protective layer during scribing | |
TW201911397A (zh) | 處理襯底的方法 | |
US20080289651A1 (en) | Method and apparatus for wafer edge cleaning | |
JP2008053500A (ja) | ウエーハの分割方法 | |
JP2020047915A (ja) | ワークピースの加工方法 | |
JP6524558B2 (ja) | 素子チップの製造方法 | |
JP2009283802A (ja) | 半導体装置の製造方法 | |
JP2005294656A (ja) | 基板製造方法及び基板製造装置 | |
TW589714B (en) | Wafer scribing method and wafer scribing device | |
TW202341273A (zh) | 利用主動聚焦雷射束雷射劃刻處理及電漿蝕刻處理的混合式晶圓切割方案 | |
JP2006024782A (ja) | 基板製造方法、および基板製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100302 |