JP2008135569A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2008135569A JP2008135569A JP2006320649A JP2006320649A JP2008135569A JP 2008135569 A JP2008135569 A JP 2008135569A JP 2006320649 A JP2006320649 A JP 2006320649A JP 2006320649 A JP2006320649 A JP 2006320649A JP 2008135569 A JP2008135569 A JP 2008135569A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- wiring groove
- copper
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】絶縁膜1の表面に、配線溝2が形成された後、その配線溝2の内面を含む絶縁膜1の表面上に、CuおよびMnの合金からなる合金膜3が被着される。この合金膜3の被着後、合金膜3(絶縁膜1)上に、Cu膜4が配線溝2を埋め尽くすように積層される。その後、1回目の熱処理が行われて、合金膜3と絶縁膜1との界面に、MnxSiyOz(x,y,z:零よりも大きい数)からなるバリア膜5が形成される。次いで、Cu膜4およびバリア膜5の配線溝2外の各不要部分が除去される。その後、2回目の熱処理が行われる。この熱処理により、配線溝2上にMnが析出する。そして、配線溝2上に析出したMnが除去される。
【選択図】図1
Description
Cu配線は、Cuがドライエッチングなどによる微細なパターニングが困難であることから、いわゆるダマシン法によって形成される。このダマシン法では、まず、SiO2(酸化シリコン)からなる絶縁膜に、所定の配線パターンに対応した微細な配線溝が形成される。次に、絶縁膜上に、めっき法により、Cuを堆積させることによりCu膜が形成される。Cu膜は、配線溝を埋め尽くし、絶縁膜の表面全域を覆うような厚さに形成される。その後、CMP(Chemical Mechanical Polishing:化学的機械的研磨)法により、Cu膜が研磨される。このCu膜の研磨は、Cu膜の配線溝外の部分がすべて除去され、配線溝外の絶縁膜の表面が露出するまで続けられる。これにより、配線溝内にのみCu膜が残存し、配線溝内に埋設されたCu配線が得られる。
そのため、絶縁膜とCu配線との間には、Cuの絶縁膜への拡散を防止するためのバリア膜が必要となる。このバリア膜を形成する手法として、たとえば、Cu膜の形成に先立ち、配線溝が形成された絶縁膜上にCuとMn(マンガン)との合金からなる合金膜を形成し、Cu膜の形成後に熱処理を行うことにより、合金膜中のMnを絶縁膜との界面に拡散させて、その界面にMnxSiyOz(x,y,z:零よりも大きい数)からなるバリア膜を形成する手法が提案されている(たとえば、特許文献1参照)。
図3に示すように、Mnを含むCuの比抵抗は、Mnの含有率にほぼ比例して増大することが知られている。純Cuの比抵抗は、約1.9〜2.0μΩ・cmであるのに対し、たとえば、原子数で1%(at%)のMnを含むCuの比抵抗は、約5〜6μΩ・cmである。幅60〜70nmの微細なCu配線では、比抵抗の微少な増大であっても、配線抵抗の大幅な増大を招く。
また、前記金属膜堆積工程後かつ前記不要膜除去工程前に、熱処理を行うことにより、前記絶縁膜と前記合金膜との界面に、前記絶縁膜の構成元素と前記所定の金属元素との化合物からなるバリア膜を形成するバリア膜形成工程が含まれてもよい(請求項3)。
請求項5記載の発明は、配線溝を表面に有する絶縁膜と、前記配線溝に埋め込まれた銅配線と、前記配線溝の内面と前記銅配線との間に介在され、前記絶縁膜の構成元素と所定の金属元素との化合物からなるバリア膜とを含み、前記銅配線は、前記バリア膜との境界部分における前記所定の金属元素の含有率が0〜1at%の範囲内(0および1を含む。)である、半導体装置である。
図1は、本発明の一実施形態に係る半導体装置の製造方法における各工程を模式的に示す断面図である。
まず、図1(a)に示すように、SiO2からなる絶縁膜1の表面に、凹状の配線溝2が形成される。絶縁膜1は、シリコン基板などの半導体基板(図示せず)上に積層されている。この半導体基板には、トランジスタなどの機能素子が形成されている。配線溝2は、公知のフォトリソグラフィ技術およびエッチング技術により形成することができる。
その後、絶縁膜1、合金膜3およびCu膜4を含む構造物がアニール炉(図示せず)に搬入され、N2(窒素)雰囲気下において、たとえば、350℃の温度条件で60分間にわたる熱処理(アニール処理)が行われる。この熱処理によって、図1(d)に示すように、合金膜3中のMnが拡散し、合金膜3と絶縁膜1との界面に、MnxSiyOz(x,y,z:零よりも大きい数)からなるバリア膜5が形成される。また、このとき、合金膜3中のMnの一部は、Cu膜4中を移動し、Cu膜4上に析出する。なお、バリア膜5の形成に伴って、合金膜3は、Cu膜4と実質的に一体となる。
Cu膜4およびバリア膜5の配線溝2外の各不要部分の除去後に熱処理を行うことによる効果を確認するために、熱処理を行わなかった場合(熱処理の時間が0(零)の場合)、30分間の熱処理を行った場合、および10時間の熱処理を行った場合の各場合について、配線溝2内のCu膜4の抵抗を測定した。なお、配線溝2は、平面視で長手方向と直交する方向の幅を120nmに形成した。
この抵抗測定試験の結果から、Cu膜4およびバリア膜5の配線溝2外の各不要部分の除去後に熱処理を行うことにより、配線溝2に埋設されたCu膜4(Cu配線6)の抵抗を低減することができることが理解される。
また、絶縁膜1の材料がSiO2である場合を取り上げたが、絶縁膜1は、SiO2以外に、SiOCやSiOFなどのLow−k膜材料を用いて形成されてもよい。
2 配線溝
3 合金膜
4 Cu膜
5 バリア膜
6 Cu配線
Claims (5)
- 絶縁膜の表面に、配線溝を形成する配線溝形成工程と、
前記配線溝の内面に、銅および所定の金属元素を含む合金材料からなる合金膜を被着させる合金膜被着工程と、
前記合金膜被着工程後、前記絶縁膜上に、銅膜を前記配線溝を埋め尽くすように堆積させる銅膜堆積工程と、
前記銅膜の前記配線溝外の不要部分を除去する不要膜除去工程と、
前記不要膜除去工程後、熱処理を行うことにより、前記所定の金属元素を前記配線溝上に析出させる金属元素析出工程と、
前記金属元素析出工程後、前記配線溝上に析出した前記所定の金属元素を除去する析出金属除去工程とを含む、半導体装置の製造方法。 - 前記析出金属除去工程は、前記絶縁膜および前記配線溝に埋設された前記銅膜を研削することにより、前記配線溝上から前記所定の金属元素を除去する工程である、請求項1に記載の半導体装置の製造方法。
- 前記金属膜堆積工程後かつ前記不要膜除去工程前に、熱処理を行うことにより、前記絶縁膜と前記合金膜との界面に、前記絶縁膜の構成元素と前記所定の金属元素との化合物からなるバリア膜を形成するバリア膜形成工程をさらに含む、請求項1または2に記載の半導体装置の製造方法。
- 前記所定の金属元素は、マンガンである、請求項1ないし3のいずれかに記載の半導体装置の製造方法。
- 配線溝を表面に有する絶縁膜と、
前記配線溝に埋め込まれた銅配線と、
前記配線溝の内面と前記銅配線との間に介在され、前記絶縁膜の構成元素と所定の金属元素との化合物からなるバリア膜とを含み、
前記銅配線は、前記バリア膜との境界部分における前記所定の金属元素の含有率が0〜1at%の範囲内である、半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006320649A JP2008135569A (ja) | 2006-11-28 | 2006-11-28 | 半導体装置の製造方法および半導体装置 |
US11/945,766 US20080122094A1 (en) | 2006-11-28 | 2007-11-27 | Method of manufacturing semiconductor device and semiconductor device |
US12/659,602 US20100190335A1 (en) | 2006-11-28 | 2010-03-15 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006320649A JP2008135569A (ja) | 2006-11-28 | 2006-11-28 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008135569A true JP2008135569A (ja) | 2008-06-12 |
Family
ID=39462825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006320649A Pending JP2008135569A (ja) | 2006-11-28 | 2006-11-28 | 半導体装置の製造方法および半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20080122094A1 (ja) |
JP (1) | JP2008135569A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010073736A (ja) * | 2008-09-16 | 2010-04-02 | Rohm Co Ltd | 半導体装置の製造方法 |
JP2012156532A (ja) * | 2012-03-23 | 2012-08-16 | Toshiba Corp | 半導体装置の製造方法 |
JP5141683B2 (ja) * | 2007-03-27 | 2013-02-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
CN104212997A (zh) * | 2013-05-31 | 2014-12-17 | 日立金属株式会社 | Cu-Mn合金膜和Cu-Mn合金溅射靶材以及Cu-Mn合金膜的成膜方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9224686B1 (en) * | 2014-09-10 | 2015-12-29 | International Business Machines Corporation | Single damascene interconnect structure |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004006669A (ja) * | 2002-02-25 | 2004-01-08 | Texas Instruments Inc | 半導体デバイス、及び半導体デバイスを製造する方法 |
JP2005251991A (ja) * | 2004-03-04 | 2005-09-15 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
WO2006001356A1 (ja) * | 2004-06-24 | 2006-01-05 | Nec Corporation | 半導体装置及びその製造方法 |
-
2006
- 2006-11-28 JP JP2006320649A patent/JP2008135569A/ja active Pending
-
2007
- 2007-11-27 US US11/945,766 patent/US20080122094A1/en not_active Abandoned
-
2010
- 2010-03-15 US US12/659,602 patent/US20100190335A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004006669A (ja) * | 2002-02-25 | 2004-01-08 | Texas Instruments Inc | 半導体デバイス、及び半導体デバイスを製造する方法 |
JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
JP2005251991A (ja) * | 2004-03-04 | 2005-09-15 | Nec Electronics Corp | 半導体装置およびその製造方法 |
WO2006001356A1 (ja) * | 2004-06-24 | 2006-01-05 | Nec Corporation | 半導体装置及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5141683B2 (ja) * | 2007-03-27 | 2013-02-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2010073736A (ja) * | 2008-09-16 | 2010-04-02 | Rohm Co Ltd | 半導体装置の製造方法 |
JP2012156532A (ja) * | 2012-03-23 | 2012-08-16 | Toshiba Corp | 半導体装置の製造方法 |
CN104212997A (zh) * | 2013-05-31 | 2014-12-17 | 日立金属株式会社 | Cu-Mn合金膜和Cu-Mn合金溅射靶材以及Cu-Mn合金膜的成膜方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080122094A1 (en) | 2008-05-29 |
US20100190335A1 (en) | 2010-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4963349B2 (ja) | 半導体装置の製造方法 | |
US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
CN101312179B (zh) | 半导体器件 | |
US8102051B2 (en) | Semiconductor device having an electrode and method for manufacturing the same | |
JP2010056156A (ja) | 半導体装置およびその製造方法 | |
KR101258369B1 (ko) | 실리콘 및 탄탈륨 함유 배리어의 인시츄 형성 | |
US8617984B2 (en) | Tungsten metallization: structure and fabrication of same | |
JP2008135569A (ja) | 半導体装置の製造方法および半導体装置 | |
TWI438865B (zh) | 半導體裝置及其製造方法 | |
JP2010177538A (ja) | 半導体装置の製造方法 | |
US10546815B2 (en) | Low resistance interconnect structure with partial seed enhancement liner | |
CN109887880B (zh) | 一种半导体连接结构及其制作方法 | |
US10332956B2 (en) | Precision beol resistors | |
JP2009027048A (ja) | 半導体装置の製造方法 | |
JP6405196B2 (ja) | 半導体装置の製造方法 | |
JP5412738B2 (ja) | 半導体装置の製造方法 | |
JP2012253121A (ja) | 半導体装置の製造方法 | |
JP5125743B2 (ja) | 半導体装置の製造方法 | |
JP2010040772A (ja) | 半導体装置の製造方法 | |
JP5288734B2 (ja) | 半導体装置およびその製造方法 | |
JP2006303186A (ja) | 半導体装置の製造方法 | |
JP2009170665A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4605995B2 (ja) | 配線構造の形成方法 | |
KR100802285B1 (ko) | 반도체 소자의 제조 방법 | |
KR100784105B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121011 |