JP2008090778A - 不揮発性メモリ用メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、不揮発性メモリのメモリ制御方法 - Google Patents
不揮発性メモリ用メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、不揮発性メモリのメモリ制御方法 Download PDFInfo
- Publication number
- JP2008090778A JP2008090778A JP2006273822A JP2006273822A JP2008090778A JP 2008090778 A JP2008090778 A JP 2008090778A JP 2006273822 A JP2006273822 A JP 2006273822A JP 2006273822 A JP2006273822 A JP 2006273822A JP 2008090778 A JP2008090778 A JP 2008090778A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- nonvolatile memory
- nonvolatile
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
【課題】不揮発性メモリのビットエラーを簡易な仕組みで検出し、リフレッシュする手段を提供し、不揮発性記憶装置及び不揮発性記憶システムの信頼性を向上させることを目的とする。
【解決手段】不揮発性メモリにデータを書き込む際、誤り訂正符号を付加し、不揮発性メモリから目的とするデータを読み出す際、ランダムに選択した別の領域も読み出し、誤りの数をカウントし、基準値を超えていれば、リフレッシュ情報を不揮発性メモリに保存し、初期化時にリフレッシュ情報が存在すれば、リフレッシュ処理を行う。
【選択図】図1
【解決手段】不揮発性メモリにデータを書き込む際、誤り訂正符号を付加し、不揮発性メモリから目的とするデータを読み出す際、ランダムに選択した別の領域も読み出し、誤りの数をカウントし、基準値を超えていれば、リフレッシュ情報を不揮発性メモリに保存し、初期化時にリフレッシュ情報が存在すれば、リフレッシュ処理を行う。
【選択図】図1
Description
本発明は、書き換え可能な不揮発性メモリのメモリコントローラと、これらメモリとコントローラを含む不揮発性記憶装置と、当該不揮発性記憶装置とアクセス装置を備える不揮発性記憶システム、及び当該メモリコントローラにおけるメモリ制御方法とに関するものである。
書き換え可能な不揮発性メモリは、デジタルカメラやパーソナルコンピュータ等のデジタル情報を扱う商品において、SDカードやコンパクトフラッシュ(登録商標)又はUSBメモリ等のデジタル情報の書き込み及び読み出しが可能な補助記憶装置に利用されている。
書き換え可能な不揮発性メモリに書き込まれたデータと読み出されたデータは、一致することが理想であるが、様々な理由により現実には異なる場合がある。書き込まれたデータと読み出されたデータが異なると、情報記憶装置としての信頼性を確保する目的を達成することができず問題となる。そこで、不揮発性メモリの信頼性を高めるため、ECC(Error Correction Code)等を利用してデータが誤っている場合にはそのデータを補正する技術がある。従来は、不揮発性半導体記憶装置におけるメモリから読み出されたデータはECCによって誤り訂正が行われているものの、読み出されないメモリセルのデータには誤りが蓄積されていき、やがてECCによる訂正が不可能になってしまうことがある。
このような不具合を解消する目的で、情報記憶部が保持するデータを再書き込みする技術が特許文献1に開示されている。
特許文献1には、情報記憶部からのデータ読み出し回数をカウンタで管理し、その読み出し回数が基準値を超えると、不揮発性メモリのデータをリフレッシュ(再書き込み)する方法、及び不揮発性メモリ上の特定領域の全てのデータに対して誤り検出処理を行い、その領域のデータに含まれる誤りの数が基準値を超えている場合にリフレッシュ処理を行う方法が開示されている。これらの方法によれば、不揮発性メモリに記録されたデータの信頼性を一定以上に保つことができる。
特許第3176019号公報
しかしながら、特許文献1のデータエラー対処方法では、外部からのデータの読み出し要求によるデータの読み出し回数をカウンタでカウントし、その値が基準値以上の場合に、誤り検出処理又はリフレッシュ処理を行うものであり、誤り検出処理やリフレッシュ処理が実行されている間は、外部から記憶システムへの処理要求が保留される。そのため、誤り検出処理やリフレッシュ処理が頻繁に行われる場合、又は、誤り検出やリフレッシュ処理の対象となる記憶領域が大きい場合には、外部からの記憶システムへの要求処理が保留され、その要求に対応する処理速度が低下する課題を有する。また、読み出し回数をカウントするカウンタをRAMに持たせると、大きな容量のRAMが必要となり、記憶システムのコストが増大するという課題もある。
本発明は、外部からの記憶システムへの要求処理の処理速度を低下させること無く、且つ、大きな容量のRAMを必要とせずに、記憶システムの信頼性を向上させると同時にシステムのコストダウンを可能とするメモリ制御方法を提供するものである。
上記目的を達成するための第1の発明は、不揮発性メモリに対してデータの書き込み及び読み出しを制御するメモリコントローラであって、データに含まれる誤りの数を計測し、データに含まれる誤りを訂正する誤り訂正部と、前記不揮発性メモリの部分記憶領域内からランダムにアドレスを選択するランダム選択部とを具備し、前記ランダム選択部により選択された前記不揮発性メモリの部分記憶領域内のアドレスからデータを取り出し、前記取り出したデータに含まれる誤りの数を前記誤り訂正部で計測し、前記計測されたデータに含まれる誤りの数が基準値を超える場合に、前記不揮発性メモリの部分記憶領域内に記録されている全てのデータを取り出して訂正した後前記不揮発性メモリに再度記録するリフレッシュ処理をする、ことを特徴とするメモリコントローラ、である。
また、第2の発明は、不揮発性メモリに対してデータの書き込み及び読み出しを制御するメモリコントローラであって、データに含まれる誤りの数を計測し、データに含まれる誤りを訂正する誤り訂正部と、前記不揮発性メモリの部分記憶領域内からランダムにアドレスを選択するランダム選択部とを具備し、前記ランダム選択部により選択された前記不揮発性メモリの部分記憶領域内のアドレスからデータを取り出し、前記取り出したデータに含まれる誤りの数を前記誤り訂正部で計測し、前記計測されたデータに含まれる誤りの数が基準値を超える場合に、前記不揮発性メモリの部分記憶領域内に記録されている全てのデータを取り出して訂正した後前記不揮発性メモリに再度記録するリフレッシュ処理を行うための情報を前記不揮発性メモリに記録し、前記メモリコントローラの初期化処理の際に、前記不揮発性メモリに記録した情報に基づいて前記不揮発性メモリの部分記憶領域内に記録されている全てのデータをリフレッシュ処理する、ことを特徴とするメモリコントローラ、である。
第8の発明は、不揮発性メモリに対してデータの書き込み及び読み出しを制御するメモリ制御方法であって、データに含まれる誤りの数を計測し、データに含まれる誤りを訂正する誤り訂正手段と、前記不揮発性メモリの部分記憶領域内からランダムにアドレスを選択するランダム選択手段とを具備し、前記ランダム選択手段により選択された前記不揮発性メモリの部分記憶領域内のアドレスからデータを取り出し、前記取り出したデータに含まれる誤りの数を前記誤り訂正手段で計測し、前記計測されたデータに含まれる誤りの数が基準値を超える場合に、前記不揮発性メモリの部分記憶領域内に記録されている全てのデータを取り出して訂正した後前記不揮発性メモリに再度記録するリフレッシュ処理をする、ことを特徴とするメモリ制御方法、である。
第9の発明は、不揮発性メモリに対してデータの書き込み及び読み出しを制御するメモリ制御方法であって、データに含まれる誤りの数を計測し、データに含まれる誤りを訂正する誤り訂正手段と、前記不揮発性メモリの部分記憶領域内からランダムにアドレスを選択するランダム選択手段とを具備し、前記ランダム選択手段により選択された前記不揮発性メモリの部分記憶領域内のアドレスからデータを取り出し、前記取り出したデータに含まれる誤りの数を前記誤り訂正手段で計測し、前記計測されたデータに含まれる誤りの数が基準値を超える場合に、前記不揮発性メモリの部分記憶領域内に記録されている全てのデータを取り出して訂正した後前記不揮発性メモリに再度記録するリフレッシュ処理を行うための情報を前記不揮発性メモリに記録し、前記メモリ制御方法の初期化処理の際に、前記不揮発性メモリに記録した情報に基づいて前記不揮発性メモリの部分記憶領域内に記録されている全てのデータをリフレッシュ処理する、ことを特徴とするメモリ制御方法、である。
本発明によれば、誤り検出処理が行われる頻度及びその処理量を極力少なくしてリフレッシュ処理を行い、また、リフレッシュ処理をメモリ制御の電源投入直後又はリセット直後にのみ行うこととしたため、アクセス装置からの書き込み又は読み出し要求処理が誤り検出処理又はリフレッシュ処理により妨げられることはなくなる。その結果、メモリ制御の処理速度を低下させることなく、システム等の信頼性を向上させることができる。また、読み出し回数等の回数管理用カウンタを必要としないため、大容量RAMが不要となり、システム等のコストを下げることができる。
本発明の請求項1は、不揮発性メモリに対してデータの書き込み及び読み出しを制御するメモリコントローラであって、データに含まれる誤りの数を計測し、データに含まれる誤りを訂正する誤り訂正部と、前記不揮発性メモリの部分記憶領域内からランダムにアドレスを選択するランダム選択部とを具備し、前記ランダム選択部により選択された前記不揮発性メモリの部分記憶領域内のアドレスからデータを取り出し、前記取り出したデータに含まれる誤りの数を前記誤り訂正部で計測し、前記計測されたデータに含まれる誤りの数が基準値を超える場合に、前記不揮発性メモリの部分記憶領域内に記録されている全てのデータを取り出して訂正した後前記不揮発性メモリに再度記録するリフレッシュ処理をする、ことを特徴とするメモリコントローラ、である。
請求項1に係る発明によれば、誤り検出処理は、不揮発性メモリのリフレッシュ対象となる領域からランダムに選択されたデータについてのみ行われる。選択されるデータは、毎回ランダムに抽出されるので各回に選択されるデータが少なくても、全回数を通じれば、リフレッシュ対象となる領域に記録されているデータの誤り発生状況を凡そ正確に掴むことができる。そのため、誤り検出処理の際に不揮発性メモリから読み出すデータ量が減り、外部からのデータ書き込み又は読み出し要求による処理速度が低下しない。
本発明の請求項2は、不揮発性メモリに対してデータの書き込み及び読み出しを制御するメモリコントローラであって、データに含まれる誤りの数を計測し、データに含まれる誤りを訂正する誤り訂正部と、前記不揮発性メモリの部分記憶領域内からランダムにアドレスを選択するランダム選択部とを具備し、前記ランダム選択部により選択された前記不揮発性メモリの部分記憶領域内のアドレスからデータを取り出し、前記取り出したデータに含まれる誤りの数を前記誤り訂正部で計測し、前記計測されたデータに含まれる誤りの数が基準値を超える場合に、前記不揮発性メモリの部分記憶領域内に記録されている全てのデータを取り出して訂正した後前記不揮発性メモリに再度記録するリフレッシュ処理を行うための情報を前記不揮発性メモリに記録し、前記メモリコントローラの初期化処理の際に、前記不揮発性メモリに記録した情報に基づいて前記不揮発性メモリの部分記憶領域内に記録されている全てのデータをリフレッシュ処理する、ことを特徴とするメモリコントローラ、である。
請求項2に係る発明によれば、リフレッシュ処理の実行はメモリコントローラの初期化処理時のみに限定され、外部からのデータ書き込み又は読み出し要求処理がリフレッシュ処理によって妨げられることはなくなるので、外部からのデータ書き込み又は読み出し要求の処理速度が低下しない。
本発明の請求項3は、不揮発性メモリは、フラッシュメモリとすることを特徴とする、請求項1乃至2記載のメモリコントローラ、である。
本発明の請求項4は、不揮発性メモリの部分記憶領域は、フラッシュメモリのデータ消去単位であるブロックとすることを特徴とする、請求項3記載のメモリコントローラ、である。
本発明の請求項5は、請求項1乃至2記載のいずれかのメモリコントローラと、不揮発性メモリと、を備えた不揮発性記憶装置、である。
本発明の請求項6は、請求項3乃至4記載のいずれかのメモリコントローラと、フラッシュメモリと、を備えた不揮発性記憶装置、である。
本発明の請求項7は、請求項5乃至6記載のいずれかの不揮発性記憶装置と、前記不揮発性記憶装置に対しデータの書き込み及び読み出しを指示するアクセス装置と、を備えた不揮発性記憶システム、である。
本発明の請求項8は、不揮発性メモリに対してデータの書き込み及び読み出しを制御するメモリ制御方法であって、データに含まれる誤りの数を計測し、データに含まれる誤りを訂正する誤り訂正手段と、前記不揮発性メモリの部分記憶領域内からランダムにアドレスを選択するランダム選択手段とを具備し、前記ランダム選択手段により選択された前記不揮発性メモリの部分記憶領域内のアドレスからデータを取り出し、前記取り出したデータに含まれる誤りの数を前記誤り訂正手段で計測し、前記計測されたデータに含まれる誤りの数が基準値を超える場合に、前記不揮発性メモリの部分記憶領域内に記録されている全てのデータを取り出して訂正した後前記不揮発性メモリに再度記録するリフレッシュ処理をする、ことを特徴とするメモリ制御方法、である。
本発明の請求項9は、不揮発性メモリに対してデータの書き込み及び読み出しを制御するメモリ制御方法であって、データに含まれる誤りの数を計測し、データに含まれる誤りを訂正する誤り訂正手段と、前記不揮発性メモリの部分記憶領域内からランダムにアドレスを選択するランダム選択手段とを具備し、前記ランダム選択手段により選択された前記不揮発性メモリの部分記憶領域内のアドレスからデータを取り出し、前記取り出したデータに含まれる誤りの数を前記誤り訂正手段で計測し、前記計測されたデータに含まれる誤りの数が基準値を超える場合に、前記不揮発性メモリの部分記憶領域内に記録されている全てのデータを取り出して訂正した後前記不揮発性メモリに再度記録するリフレッシュ処理を行うための情報を前記不揮発性メモリに記録し、前記メモリ制御方法の初期化処理の際に、前記不揮発性メモリに記録した情報に基づいて前記不揮発性メモリの部分記憶領域内に記録されている全てのデータをリフレッシュ処理する、ことを特徴とするメモリ制御方法、である。
本発明の請求項10は、不揮発性メモリは、フラッシュメモリとすることを特徴とする、請求項8乃至9記載のメモリ制御方法、である。
本発明の請求項11は、不揮発性メモリの部分記憶領域は、フラッシュメモリのデータ消去単位であるブロックとすることを特徴とする、請求項10記載のメモリ制御方法、である。
(実施例1)
図1は、本発明の第1の実施例における不揮発性記憶システムを示したブロック図である。不揮発性記憶システム100は、例えば、デジタルカメラやパーソナルコンピュータなどの製品等、データの書き込み及び読み出しを要求するアクセス装置101と、例えば、SDカードやコンパクトフラッシュ(登録商標)などの不揮発性記憶メモリを有するメモリカード等で記憶装置に該当する不揮発性記憶装置102から構成される。
図1は、本発明の第1の実施例における不揮発性記憶システムを示したブロック図である。不揮発性記憶システム100は、例えば、デジタルカメラやパーソナルコンピュータなどの製品等、データの書き込み及び読み出しを要求するアクセス装置101と、例えば、SDカードやコンパクトフラッシュ(登録商標)などの不揮発性記憶メモリを有するメモリカード等で記憶装置に該当する不揮発性記憶装置102から構成される。
不揮発性記憶装置102は、不揮発性記憶装置全体を制御するメモリコントローラ103と、アクセス装置101から書き込み又は読み出し要求されるデータや制御上必要なデータを記録する書き換え可能な不揮発性メモリ104とから構成される。
不揮発性メモリ104には、書き換え可能な不揮発性の記憶媒体を使用することが可能である。例えば、書き換え可能な不揮発性メモリの一種であるフラッシュメモリがある。本実施例では以下に、不揮発性メモリ104にフラッシュメモリを用いた場合の説明をする。
メモリコントローラ103は、ホストインタフェース部105とメモリインタフェース部106とCPU部107と誤り訂正部108とランダム選択部109等から構成されている。
ホストインタフェース部105は、アクセス装置101から不揮発性記憶装置102へコマンドやデータ又はアドレス等を、また、不揮発性記憶装置102からアクセス装置101へ各種データ等を送受信する機能を有する。
メモリインタフェース部106は、メモリコントローラ103がフラッシュメモリ104に対して情報の記録や読み出し等の制御を行うための接続インタフェースである。
CPU部107は、メモリコントローラ103全体の制御を行う。例えば、アクセス装置101から送信される読み出しコマンドを解析し、フラッシュメモリ104の指定されたアドレスに記録されたデータ及びECCを誤り訂正部108へ入力し、誤り訂正部108で訂正等されたデータをホストインタフェース部105を通じてアクセス装置101へ送信する。それ以外にも、誤り検出処理やリフレッシュ処理等もCPU部107が他の構成部を制御することで行う。誤り検出処理やリフレッシュ処理の詳細は以下に後述する。
CPU部107は、CPUを使用して実現する方法の他に専用回路を設けて実現することもできる。
誤り訂正部108は、フラッシュメモリ104にデータを記録する際に、記録するデータからECCを算出する。反対に、フラッシュメモリ104からデータを取り出す際は、データとそのデータに対応するECCからデータの誤り検出及びデータに含まれる誤りの数を計測する。さらに必要があれば、データの誤りを訂正する。
誤り訂正部108は、データに付加するECC算出及びデータとECCから誤り検出又は誤り訂正等を行うために必要なアルゴリズムを使用する。その代表例としてリードソロモン符号を用いたアルゴリズムがあるが、それ以外にもハミング符号等を利用したものもある。
本実施例では、誤り訂正部108を独立した構成要素として示しているが、同等の機能を上記に説明したCPU部107によりソフトウェア処理で実現することも可能である。
ランダム選択部109は、誤り検出処理においてフラッシュメモリ104上の指定された記憶領域から無作為に選択されたデータ及びECCを取り出すために用いられる。具体的には、CPU部107によりフラッシュメモリ104の記憶領域の一部である部分記憶領域の範囲が指定されると、ランダム選択部109は指定された記憶領域の範囲内からデータ及びECCを読み出すアドレスをランダムに抽出しCPU部107へ出力する。CPU部107は、ランダム選択部から出力されたフラッシュメモリ104上のアドレスから誤り検出の処理対象となるデータ及びECCを、誤り訂正部108へ取り出す。ランダム選択部109の機能により、誤り検出処理は処理対象となるデータ及びECCを毎回ランダムに得ることとなる。
本実施例では、CPU部107によってランダム選択部109に入力する記憶領域の単位は、フラッシュメモリ104の消去単位であるブロックとする。その結果、ランダム選択部109はCPU部107によって特定されたブロック内からランダムにページを選択し、そのページのアドレスをCPU部107に出力することとなる。
アドレスをランダムに選択するために、ランダム選択部109では、乱数を基にアドレスを選択する。乱数の発生には一般的な擬似乱数生成のアルゴリズムの使用が可能である。本実施例で求めるランダム性は数学的に完全である必要はなく、実用的に目的を達成するものであれば十分である。
本実施例では、ランダム選択部109を独立した構成要素として示しているが、同等の機能を上記に説明したCPU部107によりソフトウェア処理で実現することもできる。
本実施例では、上述したように不揮発性メモリ104にフラッシュメモリを使用する。以下にフラッシュメモリの構成及び特徴等について説明する。
図2は、フラッシュメモリの内部構成を階層的に示した模式図である。フラッシュメモリは、その内部を複数のブロック201から構成される。フラッシュメモリにおけるブロック201は、データを消去する単位として扱われる。ブロック201はさらに複数のページ202から構成される。各ページ202はデータ部203と冗長部204から構成される。データ部203にはアクセス装置101から書き込み要求のあったデータやその他制御上必要なデータが記録される。一方、冗長部204にはデータ部203に対応するECCが記録される。ECCとはデータの誤り検出や誤り訂正を行うために用いられるデータに付加される冗長なデータである。
ブロック201及びページ202のサイズは使用するフラッシュメモリによって異なるが、代表的なものとして、ブロックが256Kバイト、ページのデータ部が2Kバイト、冗長部が64バイトの構成がある。なお、1Kバイトは1024バイトである。
次に、不揮発性記憶装置102内部で行われる誤り検出処理及びリフレッシュ処理の動作を図3に示すフローチャートを用いて説明する。なお、誤り検出処理及びリフレッシュ処理は、アクセス装置101から不揮発性記憶装置102にデータの読み出し要求が送信された際にのみ実行される。そのため、データの読み出し要求以外の場合、例えばデータの書き込み要求が送信された場合には、誤り検出処理やリフレッシュ処理は行われない。
図3において、アクセス装置101からデータの読み出し要求があると、不揮発性記憶装置102はアクセス装置101からのデータ読み出し要求を処理するステップ(S301)を行う。CPU部107は、ホストインタフェース部105を通じてアクセス装置101からのデータ読み出しコマンドやアドレスを受信すると、当該コマンドとアドレスが妥当であるか否かを判断する。データ読み出し要求コマンド等が妥当であれば、CPU部107はフラッシュメモリ104の記憶領域の指定されたアドレスからデータとそのデータに付加するECCを誤り訂正部108に取り出す。誤り訂正部108では、取り出されたデータとECCからデータに誤りがある場合にはデータを訂正して出力する。データに誤りが無い場合は、そのままデータを出力する。CPU部107は誤り訂正部108から出力されたデータをアクセス装置101へ送信する。以上で、アクセス装置101からのデータ読み出し要求処理が終了する。
上記、アクセス装置101からのデータ読み出し要求の処理が終了すると、次に誤り検出処理が行われる。CPU部107は、アクセス装置101からデータ読み出し要求のあったアドレスを含むフラッシュメモリ104のブロック201を特定するステップ(S302)を経て、当該特定のブロック201をランダム選択部109へ入力する。ランダム選択部109では、入力されたフラッシュメモリ104の特定のブロック201内から、前記データ読み出し要求があったアドレスを含むページとは異なる1つのページ202をランダムに選択し出力するステップ(S303)を行う。CPU部107は、ランダム選択部109により選択された前記1つのページ202のデータ部203と冗長部204からそれぞれデータとECCを誤り訂正部108へ取り出すステップ(S304)を行い、誤り訂正部108は、取り出されたデータに含まれる誤りの数を計測するステップ(S305)を行う。その後、CPU部107は、前記特定のブロック201に対するリフレッシュ処理の実施可否を判断するステップ(S306)を行う。これは、ステップS305において誤り訂正部108により計測された誤りの数が基準値を超えている場合は、当該特定ブロック201に対してリフレッシュ処理を要求し、続いてリフレッシュ処理のステップ(S307)が行われる。反対に誤りの数が基準値以下の場合は、リフレッシュ処理が不要と判断され、誤り検出処理を終了する(S308)。
リフレッシュ処理の詳細を、図4のフローチャートを用いて説明する。リフレッシュ処理は、上記の誤り検出処理を行ったフラッシュメモリ104の前記特定のブロック201を対象として行われる。具体的には、CPU部107は、リフレッシュ処理の対象となるフラッシュメモリ104の前記特定のブロック201から1つのページ202を選択するステップ(S401)の後、当該選択された1つのページ202のデータ部203と冗長部204からそれぞれデータとECCを誤り訂正部108へ取り出すステップ(S402)を行う。誤り訂正部108では、取り出されたデータとECCからデータに含まれる誤りを検出する。検出の結果、データに誤りが含まれる場合と含まれない場合の判断ステップ(S403)が行われる。データに誤りが含まれると、誤り訂正部108はデータとECCからデータに含まれる誤りを訂正し、訂正されたデータとECCを出力するステップ(S404)を行う。データに誤りが含まれない場合、誤り訂正部108はフラッシュメモリ104から取り出したデータとECCをそのまま出力する。CPU部107は、誤り訂正部108から出力されたデータ及びそのデータに対応するECCをフラッシュメモリ104上の別のブロック201に記録するステップ(S405)を行う。この処理はリフレッシュ対象となる前記特定のブロック201上の全てのページ202について実行される。全てのページ202について、誤り訂正部108による誤り検出や誤り訂正処理等が行われたとステップ(S406)で判断されると、CPU部107はリフレッシュ対象となるフラッシュメモリ104の前記特定のブロック201に記録されたデータ及びECC等を消去するステップ(S407)を行う。以上でリフレッシュ処理を終了する(S408)。
本実施例において、リフレッシュ処理実施の可否を決定する基準値の設定は以下の方法から導き出される。
図5は、フラッシュメモリ104のデータの誤り数の増加の様子を示した概念図である。縦軸はデータ誤り数を示し、横軸は読み出し回数を示す。実際は、グラフはデータ誤り数や読み出し回数に対しては離散的である。また、グラフの形状は、フラッシュメモリ104の信頼性や個体差に依存するが、通常は単調非減少である。一般にフラッシュメモリ104は、読み出し回数の増加や時間の経過とともにデータの誤り数は増加していく。
データに含まれる誤りの数が誤り訂正部108の訂正能力以下の場合、誤り訂正可能であり、リフレッシュを行うことで誤りを含んだデータは正しく復元することが可能である。反対に、データの誤り数が誤り訂正部108の訂正能力を超えた場合、誤り訂正不可能であり、リフレッシュによりデータを正しく復元することは不可能となる。
本発明は、リフレッシュ処理の必要性を判断するため、データの誤り数に基準値を設ける。データを読み出してデータの誤り数が基準値以下の場合はリフレッシュ不要と判断し、反対に、データの誤り数が基準値を超える場合はリフレッシュ必要と判断する。データの誤り数が基準値を超えてから誤り訂正能力を超えるまでのリフレッシュ猶予期間内に読み出しが行われれば、リフレッシュ必要と判断され、リフレッシュ処理が行われ、誤りを含んだデータは正しく復元されることになる。
以上より、原則として基準値は誤り訂正部108が訂正できる能力の限界以下に設定することが必要である。基準値を誤り訂正部108の誤り訂正能力に対して十分に小さい値を設定すると、フラッシュメモリ104に少しのデータ誤りが含まれる場合でもリフレッシュ処理が行われることとなり、フラッシュメモリ104に記録されているデータの信頼性は高まる。反対に、基準値を誤り訂正能力の能力限界に近い値を設定すると、リフレッシュ処理が実行される頻度は下がり、データの書き込み又は読み出し処理の処理速度が低下しない。基準値は、不揮発性記憶装置102に求められるデータの信頼性と処理速度との関係によって決められるものである。
実際に本実施例で用いる基準値を決定する方法を示す。最初の基準値の候補となる候補値を誤り訂正部108の訂正能力限界に設定し、データの信頼性を検証する。その結果、データの信頼性が実用的に満たされる場合は、その候補値を決定値とする。反対にデータの信頼性が満たされない場合、候補値の値を下げて同様にデータの信頼性を検証する。この方法を繰り返すことで得られた値を基準値として決定とする。本実施例では、基準値はあらかじめ定められた値として扱うが、上記の決定方法をシステムに取り込んで基準値を動的に決定することも可能である。
本発明において、リフレッシュ処理は必ずしも単一ブロックに限定して実施される必要はなく、複数のブロックから構成される論理ブロックを単位として実施されることも可能である。
本発明において、リフレッシュ処理におけるフラッシュメモリからのデータ及びECCの取り出しと記録は、必ずしも1ページ単位で行う必要はなく、複数のページを単位として取り出しと記録を行うことも可能である。
本発明において、リフレッシュ処理におけるブロック内のページの選択は様々な方法が可能である。例えば、ブロック内の先頭からリフレッシュ対象となるページを選択する方法や、メモリの管理にアドレス変換アルゴリズムを使用している場合は、そのアルゴリズムに従った順序でページを選択する方法を利用することが可能である。
本発明において、誤り検出処理の直前に行われるアクセス装置からのデータ読み出し要求において、フラッシュメモリから取り出した記録情報のデータが既に基準値を超える誤りの数を有する場合は、当該誤り検出処理を省略して、リフレッシュ処理を行うことも可能である。
本発明において、アクセス装置からの読み出し要求が複数のページに及ぶ場合、誤り検出処理は以下のように対応することが可能である。すなわち、全てのページが同一ブロック内に含まれる場合は、誤り検出処理も当該ブロックに対して1度行えば十分である。一方、読み出し要求のあったページが複数のブロックに及ぶ場合は、それぞれのブロックに対して誤り検出処理を行うこととなる。
本実施例において、誤り検出処理はブロック内からランダムに選択した1つのページを対象としたが、これを複数のページを対象とすることも可能である。その複数ページの選択方法も、連続するページやランダムな複数のページを組み合わせる等が可能である。
本実施例において、アクセス装置からのデータ読み出し要求毎に誤り検出処理を行う方法を示したが、複数の読み出し要求に一度誤り検出処理を行う方法や、ランダム回数のデータ読み出し要求があった場合に一度誤り検出処理を行う方法も可能である。
本実施例において、誤り検出処理及びリフレッシュ処理はアクセス装置からのデータ読み出し要求処理後としたが、誤り検出処理及びリフレッシュ処理の後にアクセス装置からの読み出し要求を処理する順序にすることも可能である。
本発明において、誤りの数はデータに含まれるビットの誤りの数と解釈しても、複数のビットを単位としたシンボルの誤りの数と解釈しても可能である。
本実施例において、リフレッシュ処理はフラッシュメモリのデータ及びECCを取り出すブロックと、記録するブロックを異なるブロックとしたが、これらのブロックを同一のブロックとすることも可能である。
本実施例では、以下の効果が見られる。データの誤り検出処理は、アクセス装置からのデータ読み出し要求がある毎にリフレッシュ処理の対象となるブロックからランダムに選択されたページのデータについてのみ行われるので、誤り検出処理の処理量が低減すると同時に負荷が分散される。その結果、アクセス装置からの要求による不揮発性記憶装置の処理速度を低下させることがない。
誤り検出処理の各回に取り出されたデータにのみ含まれる誤りの数がリフレッシュ処理の実施可否の判断要素となるため、累積されたデータの読み出し回数を保持するためのカウンタをRAM等に設ける必要が無くなる。そのため、システム構成がシンプルになりコストダウンを実現できる。
(実施例2)
本発明の第2の実施例を説明する。本実施例における不揮発性記憶システム100、不揮発性記憶装置102、メモリコントローラ103及び不揮発性メモリ104等の構成は実施例1における図1と同じである。実施例1と同じ記号については説明を省略する。実施例1と本実施例とでは、リフレッシュ処理を実際に行う時期が相違する。
本発明の第2の実施例を説明する。本実施例における不揮発性記憶システム100、不揮発性記憶装置102、メモリコントローラ103及び不揮発性メモリ104等の構成は実施例1における図1と同じである。実施例1と同じ記号については説明を省略する。実施例1と本実施例とでは、リフレッシュ処理を実際に行う時期が相違する。
図6のフローチャートにおいてリフレッシュ実行の可否判断ステップ(S606)までは、実施例1における図3のステップS306までの処理と同一であるため説明を省略する。本実施例において、前記ステップ(S606)においてリフレッシュ処理が必要と判断されると、リフレッシュ処理を行うため必要な情報(リフレッシュ情報)がCPU部107によりフラッシュメモリ104に記録されるステップ(S607)が行われる。
リフレッシュ情報が記録されるフラッシュメモリ104の記憶領域は、予めリフレッシュ情報記録用の専用のブロック201を設けておき、そこに記録する。この方法以外でも、各ブロック201の先頭又は最後尾のページ202等をリフレッシュ情報記録用に用いるなどで実現することも可能である。
リフレッシュ情報は、リフレッシュ処理が実際に実行される際に、フラッシュメモリ104上の当該処理の対象となる領域を十分に特定するために必要な情報等である。具体的には、リフレッシュ処理の対象となるフラッシュメモリ104の領域の開始位置及び終了位置、当該領域でリフレッシュ処理が必要であることを示すフラグ等がこれに該当する。
実際のリフレッシュ処理は、上記リフレッシュ情報がフラッシュメモリ104に記録された後の最初の不揮発性記憶装置102のメモリコントローラ103の初期化処理の際に実行される。この時、上記で記録されたリフレッシュ情報がフラッシュメモリ104から取り出され、当該情報から処理対象領域等が特定される。不揮発性記憶装置102のメモリコントローラ103の初期化処理とは、その電源投入又はリセット直後に、当該装置を正常動作させるため内部的に行われるパラメータ設定や起動手順等の処理である。
不揮発性記憶装置102の電源投入又はリセット直後の処理を図7に示す。電源投入又はリセット直後、メモリコントローラ103及びフラッシュメモリ104の初期化処理のステップ(S701)が行われる。具体的には、CPU部107は自身の初期化処理を行い、その後、フラッシュメモリ104、ホストインタフェース部105、メモリインタフェース部106、誤り訂正部108、ランダム選択部109等の他の構成部にパラメータ設定や起動手順等の必要な処理を行う。メモリコントローラ103の初期化処理のステップ(S701)が終了すると、次に初期化時のリフレッシュ処理のステップ(S702)が行われる。
初期化時のリフレッシュ処理(図8)では、最初にCPU部107がフラッシュメモリ104からリフレッシュ情報を取り出すステップ(S801)が行われ、取り出したリフレッシュ情報が妥当であると次の判定ステップ(S802)で判断されれば、リフレッシュ情報が示すフラッシュメモリ104上のブロックに対してリフレッシュ処理のステップ(S803)が実行される。このリフレッシュ処理のステップ(S803)の詳細は実施例1の図4で示したリフレッシュ処理と同一である。リフレッシュ処理のステップ(S803)が終了すると、フラッシュメモリ104に記録されている上記のリフレッシュ情報をクリアするステップ(S804)が行われ、不揮発性記憶装置102の初期化処理を終了する(S805)。
本実施例では、リフレッシュ情報がフラッシュメモリ104に記録され、その後、不揮発性記憶装置102がリセット等の後の初期化処理を行うことで、リフレッシュ処理が実際に実行される。しかし、リフレッシュ情報がフラッシュメモリ104に記録された後、直ちに不揮発性装置102がリセット等されるとは限らない。そのため、リフレッシュ情報がフラッシュメモリ104に記録された後、不揮発性装置102がリセット等されるまでの間に、アクセス装置101からのデータ書き込み又は読み出し要求を継続して行うことが必要となる場合がある。この際、既に誤り検出処理でリフレッシュ処理が必要と判断されたフラッシュメモリ104のブロック201について、重複して誤り検出処理を行う必要は無い。
以上のように、本実施例により以下の効果が得られる。リフレッシュ処理が、不揮発性記憶装置の電源投入又はリセット直後の初期化処理中にのみ実行され、アクセス装置からのデータ書き込み要求や読み出し要求中に行われない。そのため、アクセス装置からのデータ書き込み又は読み出し要求処理がリフレッシュ処理により保留されることはないので、不揮発性記憶装置の処理速度が低下することはない。
リフレッシュ処理は不揮発性記憶装置の電源投入又はリセット直後に毎回行われるのではなく、必要と認められた時のみ行われるので、毎回リフレッシュ処理を行う場合と比較して、フラッシュメモリの書換え耐用回数を無駄に消費しないので長期間に渡って不揮発性メモリの信頼性を高く維持することができる。
リフレッシュ情報のフラッシュメモリへの記録は、誤り検出処理により必要と認められた直後に行なわれる。そのため、不揮発性記憶装置の電源遮断時にシャットダウン処理を行う必要は無く、シャットダウン処理を行わないアクセス装置に接続した場合でも本発明を利用することが可能となる。また、シャットダウン処理を行うアクセス装置に接続した場合でもフラッシュメモリへ情報を記録する必要が無いので、シャットダウン時の処理を高速化することができる。
本発明のメモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法は、不揮発性メモリのデータ誤りに対し、簡易な仕組みで信頼性を向上でき、さらに、コスト、性能、その他の信頼性、アクセス装置への制約等への影響は少ない。本発明は、静止画記録再生装置や動画記録再生装置等のポータブルAV機器、あるいは携帯電話等のポータブル通信機器の記録再生用として有益である。
100 不揮発性記憶システム
101 アクセス装置
102 不揮発性記憶装置
103 メモリコントローラ
104 不揮発性メモリ
105 ホストインタフェース部
106 メモリインタフェース部
107 CPU部
108 誤り訂正部
109 ランダム選択部
201 ブロック
202 ページ
203 データ部
204 冗長部
101 アクセス装置
102 不揮発性記憶装置
103 メモリコントローラ
104 不揮発性メモリ
105 ホストインタフェース部
106 メモリインタフェース部
107 CPU部
108 誤り訂正部
109 ランダム選択部
201 ブロック
202 ページ
203 データ部
204 冗長部
Claims (11)
- 不揮発性メモリに対してデータの書き込み及び読み出しを制御するメモリコントローラであって、データに含まれる誤りの数を計測し、データに含まれる誤りを訂正する誤り訂正部と、前記不揮発性メモリの部分記憶領域内からランダムにアドレスを選択するランダム選択部とを具備し、前記ランダム選択部により選択された前記不揮発性メモリの部分記憶領域内のアドレスからデータを取り出し、前記取り出したデータに含まれる誤りの数を前記誤り訂正部で計測し、前記計測されたデータに含まれる誤りの数が基準値を超える場合に、前記不揮発性メモリの部分記憶領域内に記録されている全てのデータを取り出して訂正した後前記不揮発性メモリに再度記録するリフレッシュ処理をする、ことを特徴とするメモリコントローラ。
- 不揮発性メモリに対してデータの書き込み及び読み出しを制御するメモリコントローラであって、データに含まれる誤りの数を計測し、データに含まれる誤りを訂正する誤り訂正部と、前記不揮発性メモリの部分記憶領域内からランダムにアドレスを選択するランダム選択部とを具備し、前記ランダム選択部により選択された前記不揮発性メモリの部分記憶領域内のアドレスからデータを取り出し、前記取り出したデータに含まれる誤りの数を前記誤り訂正部で計測し、前記計測されたデータに含まれる誤りの数が基準値を超える場合に、前記不揮発性メモリの部分記憶領域内に記録されている全てのデータを取り出して訂正した後前記不揮発性メモリに再度記録するリフレッシュ処理を行うための情報を前記不揮発性メモリに記録し、前記メモリコントローラの初期化処理の際に、前記不揮発性メモリに記録した情報に基づいて前記不揮発性メモリの部分記憶領域内に記録されている全てのデータをリフレッシュ処理する、ことを特徴とするメモリコントローラ。
- 不揮発性メモリは、フラッシュメモリとすることを特徴とする、請求項1乃至2記載のメモリコントローラ。
- 不揮発性メモリの部分記憶領域は、フラッシュメモリのデータ消去単位であるブロックとすることを特徴とする、請求項3記載のメモリコントローラ。
- 請求項1乃至2記載のいずれかのメモリコントローラと、不揮発性メモリと、を備えた不揮発性記憶装置。
- 請求項3乃至4記載のいずれかのメモリコントローラと、フラッシュメモリと、を備えた不揮発性記憶装置。
- 請求項5乃至6記載のいずれかの不揮発性記憶装置と、前記不揮発性記憶装置に対しデータの書き込み及び読み出しを指示するアクセス装置と、を備えた不揮発性記憶システム。
- 不揮発性メモリに対してデータの書き込み及び読み出しを制御するメモリ制御方法であって、データに含まれる誤りの数を計測し、データに含まれる誤りを訂正する誤り訂正手段と、前記不揮発性メモリの部分記憶領域内からランダムにアドレスを選択するランダム選択手段とを具備し、前記ランダム選択手段により選択された前記不揮発性メモリの部分記憶領域内のアドレスからデータを取り出し、前記取り出したデータに含まれる誤りの数を前記誤り訂正手段で計測し、前記計測されたデータに含まれる誤りの数が基準値を超える場合に、前記不揮発性メモリの部分記憶領域内に記録されている全てのデータを取り出して訂正した後前記不揮発性メモリに再度記録するリフレッシュ処理をする、ことを特徴とするメモリ制御方法。
- 不揮発性メモリに対してデータの書き込み及び読み出しを制御するメモリ制御方法であって、データに含まれる誤りの数を計測し、データに含まれる誤りを訂正する誤り訂正手段と、前記不揮発性メモリの部分記憶領域内からランダムにアドレスを選択するランダム選択手段とを具備し、前記ランダム選択手段により選択された前記不揮発性メモリの部分記憶領域内のアドレスからデータを取り出し、前記取り出したデータに含まれる誤りの数を前記誤り訂正手段で計測し、前記計測されたデータに含まれる誤りの数が基準値を超える場合に、前記不揮発性メモリの部分記憶領域内に記録されている全てのデータを取り出して訂正した後前記不揮発性メモリに再度記録するリフレッシュ処理を行うための情報を前記不揮発性メモリに記録し、前記メモリ制御方法の初期化処理の際に、前記不揮発性メモリに記録した情報に基づいて前記不揮発性メモリの部分記憶領域内に記録されている全てのデータをリフレッシュ処理する、ことを特徴とするメモリ制御方法。
- 不揮発性メモリは、フラッシュメモリとすることを特徴とする、請求項8乃至9記載のメモリ制御方法。
- 不揮発性メモリの部分記憶領域は、フラッシュメモリのデータ消去単位であるブロックとすることを特徴とする、請求項10記載のメモリ制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006273822A JP2008090778A (ja) | 2006-10-05 | 2006-10-05 | 不揮発性メモリ用メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、不揮発性メモリのメモリ制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006273822A JP2008090778A (ja) | 2006-10-05 | 2006-10-05 | 不揮発性メモリ用メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、不揮発性メモリのメモリ制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008090778A true JP2008090778A (ja) | 2008-04-17 |
Family
ID=39374828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006273822A Pending JP2008090778A (ja) | 2006-10-05 | 2006-10-05 | 不揮発性メモリ用メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、不揮発性メモリのメモリ制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008090778A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008192267A (ja) * | 2007-02-07 | 2008-08-21 | Megachips Lsi Solutions Inc | ビットエラーの予防方法、情報処理装置 |
JP2010039983A (ja) * | 2008-08-08 | 2010-02-18 | Renesas Technology Corp | 不揮発性メモリ制御方法及び半導体装置 |
WO2010002666A3 (en) * | 2008-06-30 | 2010-04-15 | Intel Corporation | Nand memory |
JP2010198219A (ja) * | 2009-02-24 | 2010-09-09 | Toshiba Corp | メモリコントローラおよび半導体記憶装置 |
US8060797B2 (en) | 2008-02-29 | 2011-11-15 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
JP2012513072A (ja) * | 2008-12-18 | 2012-06-07 | サンディスク コーポレイション | 不揮発性記憶装置のためのデータリフレッシュ |
JP2013127682A (ja) * | 2011-12-16 | 2013-06-27 | Dainippon Printing Co Ltd | セキュリティトークン、セキュリティトークンにおける命令の実行方法及びコンピュータプログラム |
JP2013222348A (ja) * | 2012-04-17 | 2013-10-28 | Dainippon Printing Co Ltd | Icカード及びコンピュータプログラム |
JP2014092832A (ja) * | 2012-11-01 | 2014-05-19 | Toshiba Information Systems (Japan) Corp | フラッシュメモリの劣化検査装置、劣化検査方法及劣化検査用プログラム |
JP2014525634A (ja) * | 2011-08-31 | 2014-09-29 | マイクロン テクノロジー, インク. | メモリリフレッシュ法および装置 |
JP2014229216A (ja) * | 2013-05-24 | 2014-12-08 | 富士通株式会社 | 情報処理装置、制御回路、制御プログラム、および制御方法 |
US9323660B2 (en) | 2011-12-02 | 2016-04-26 | Megachips Corporation | Memory access control apparatus and memory access control method |
JP2016118815A (ja) * | 2014-12-18 | 2016-06-30 | パナソニックIpマネジメント株式会社 | 不揮発性メモリ装置 |
US9524208B2 (en) | 2013-12-24 | 2016-12-20 | Samsung Electronics Co., Ltd. | Memory controller operating method and memory controller |
-
2006
- 2006-10-05 JP JP2006273822A patent/JP2008090778A/ja active Pending
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008192267A (ja) * | 2007-02-07 | 2008-08-21 | Megachips Lsi Solutions Inc | ビットエラーの予防方法、情報処理装置 |
US8793555B2 (en) | 2008-02-29 | 2014-07-29 | Kabushiki Kaisha Toshiba | Method of controlling a semiconductor storage device |
US8060797B2 (en) | 2008-02-29 | 2011-11-15 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
US8219861B2 (en) | 2008-02-29 | 2012-07-10 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
US8583972B2 (en) | 2008-02-29 | 2013-11-12 | Kabushiki Kaisha Toshiba | Method of controlling a semiconductor storage device |
US9037947B2 (en) | 2008-02-29 | 2015-05-19 | Kabushiki Kaisha Toshiba | Method of controlling a semiconductor storage device |
WO2010002666A3 (en) * | 2008-06-30 | 2010-04-15 | Intel Corporation | Nand memory |
JP2010039983A (ja) * | 2008-08-08 | 2010-02-18 | Renesas Technology Corp | 不揮発性メモリ制御方法及び半導体装置 |
JP2012513072A (ja) * | 2008-12-18 | 2012-06-07 | サンディスク コーポレイション | 不揮発性記憶装置のためのデータリフレッシュ |
KR101565564B1 (ko) | 2008-12-18 | 2015-11-03 | 샌디스크 테크놀로지스, 인코포레이티드 | 비휘발성 저장장치를 위한 데이터 리프레시 |
JP2010198219A (ja) * | 2009-02-24 | 2010-09-09 | Toshiba Corp | メモリコントローラおよび半導体記憶装置 |
US9176800B2 (en) | 2011-08-31 | 2015-11-03 | Micron Technology, Inc. | Memory refresh methods and apparatuses |
JP2014525634A (ja) * | 2011-08-31 | 2014-09-29 | マイクロン テクノロジー, インク. | メモリリフレッシュ法および装置 |
US10109357B2 (en) | 2011-08-31 | 2018-10-23 | Micron Technology, Inc. | Memory refresh methods and apparatuses |
US10290359B2 (en) | 2011-08-31 | 2019-05-14 | Micron Technology, Inc. | Memory refresh methods and apparatuses |
US9323660B2 (en) | 2011-12-02 | 2016-04-26 | Megachips Corporation | Memory access control apparatus and memory access control method |
JP2013127682A (ja) * | 2011-12-16 | 2013-06-27 | Dainippon Printing Co Ltd | セキュリティトークン、セキュリティトークンにおける命令の実行方法及びコンピュータプログラム |
JP2013222348A (ja) * | 2012-04-17 | 2013-10-28 | Dainippon Printing Co Ltd | Icカード及びコンピュータプログラム |
JP2014092832A (ja) * | 2012-11-01 | 2014-05-19 | Toshiba Information Systems (Japan) Corp | フラッシュメモリの劣化検査装置、劣化検査方法及劣化検査用プログラム |
JP2014229216A (ja) * | 2013-05-24 | 2014-12-08 | 富士通株式会社 | 情報処理装置、制御回路、制御プログラム、および制御方法 |
US9524208B2 (en) | 2013-12-24 | 2016-12-20 | Samsung Electronics Co., Ltd. | Memory controller operating method and memory controller |
JP2016118815A (ja) * | 2014-12-18 | 2016-06-30 | パナソニックIpマネジメント株式会社 | 不揮発性メモリ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008090778A (ja) | 不揮発性メモリ用メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、不揮発性メモリのメモリ制御方法 | |
JP5749237B2 (ja) | 不揮発性メモリの正常性情報を取得して使用するためのシステム及び方法 | |
US8472274B2 (en) | Using temperature sensors with a memory device | |
US20160170671A1 (en) | Data storage device and data writing method thereof | |
US20200065241A1 (en) | Data storage device and operating method thereof | |
US20170220274A1 (en) | Data storage device and operating method thereof | |
US9898199B2 (en) | Data storage device and operating method thereof | |
KR20100093885A (ko) | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 | |
KR20070076849A (ko) | 메모리 카드의 카피백 동작을 수행하는 장치 및 방법 | |
US8331151B2 (en) | Semiconductor memory including control unit responsive to erase command to determine selection of redundant memory block | |
JP2011076706A (ja) | 不安定メモリセル散布を検出するメモリ・システム及びその検出方法 | |
US20070168605A1 (en) | Information storage device and its control method | |
KR20100094241A (ko) | 예비 블록을 포함하지 않는 불휘발성 메모리 장치 | |
KR20120120795A (ko) | 데이터 저장 시스템 및 그의 데이터 리텐션 방법 | |
JP2012168927A (ja) | データリテンション動作を実行する使用者装置、データ格納装置、及びそれのデータリテンション方法 | |
KR20160074025A (ko) | 데이터 저장 장치의 동작 방법 | |
JP2007193865A (ja) | 情報記録装置及びその制御方法 | |
CN113741798A (zh) | 数据存储装置及其操作方法 | |
KR102504763B1 (ko) | 데이터 저장 장치 | |
KR20180092422A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
JP4661369B2 (ja) | メモリコントローラ | |
KR20220089854A (ko) | Ufs 장치 및 ufs 장치의 동작 방법 | |
EP4180977A1 (en) | Parameter change command for storage device interface tuning | |
KR102475688B1 (ko) | 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법 | |
KR20170031311A (ko) | 데이터 저장 장치 및 그것의 동작 방법 |