JP2008078280A - 電子回路素子の製造方法 - Google Patents
電子回路素子の製造方法 Download PDFInfo
- Publication number
- JP2008078280A JP2008078280A JP2006254137A JP2006254137A JP2008078280A JP 2008078280 A JP2008078280 A JP 2008078280A JP 2006254137 A JP2006254137 A JP 2006254137A JP 2006254137 A JP2006254137 A JP 2006254137A JP 2008078280 A JP2008078280 A JP 2008078280A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- film
- wiring board
- integrated circuit
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
- H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
【課題】配線基板の実装領域近傍に配置された周辺部品に影響されることなく、集積回路チップをフィルム状接着剤によってフリップチップ実装する。
【解決手段】絶縁性基板10と、絶縁性基板10上に設けられた配線パターン11と、配線パターン11上に設けられ、ベアチップ19を実装するための実装領域に開口部12aが形成されたレジスト12と、実装領域の近傍に設けられた周辺部品13とを備えた配線基板15に対し、ベアチップ19がNCF17を介して実装された電子回路素子を製造する方法であって、配線基板15の実装領域に平面視でベアチップよりも小さいNCF17aを貼り付けた後に、配線基板15の実装領域にNCF17aを介してベアチップ19を加熱しながら圧着することにより、NCF17aをレジスト12の開口部12aを覆うように拡げて硬化させる。
【選択図】図2
【解決手段】絶縁性基板10と、絶縁性基板10上に設けられた配線パターン11と、配線パターン11上に設けられ、ベアチップ19を実装するための実装領域に開口部12aが形成されたレジスト12と、実装領域の近傍に設けられた周辺部品13とを備えた配線基板15に対し、ベアチップ19がNCF17を介して実装された電子回路素子を製造する方法であって、配線基板15の実装領域に平面視でベアチップよりも小さいNCF17aを貼り付けた後に、配線基板15の実装領域にNCF17aを介してベアチップ19を加熱しながら圧着することにより、NCF17aをレジスト12の開口部12aを覆うように拡げて硬化させる。
【選択図】図2
Description
本発明は、電子回路素子の製造方法に関し、特に、集積回路チップがフィルム状接着剤を介してフリップチップ実装された電子回路素子の製造方法に関するものである。
近年、配線基板への集積回路(IC:Integrated Circuit)チップの実装方法として、例えば、異方性導電フィルム(ACF:Anisotropic Conductive Film)によるフリップチップ実装が広く知られている。
例えば、特許文献1には、パッケージされていないICチップ、すなわち、ベアチップをACFを介してフリップチップ実装する基板において、ベアチップのバンプ電極に接続される電極パターンの周囲に、ACFを接着するための接着用パターンが電極パターンの高さと等しくなるように形成された半導体装置が開示されている。これによれば、ACFの周辺部分が接着用パターンに接着するので、ACFの保護シートを剥離する際にACFが基板から剥がれることがないと記載されている。
特開2002−217527号公報
図9は、従来のフリップチップ実装におけるACFを貼り付ける前の配線基板115の上面模式図であり、図10は、そのACFを貼り付けた後の配線基板115の上面模式図である。また、図11は、ベアチップが実装された配線基板、すなわち、電子回路素子120の上面模式図である。さらに、図12〜図14は、図9〜図11にそれぞれ対応する断面模式図である。
実装体であるベアチップ119は、図11及び図14に示すように、半導体素子であるチップ本体119aと、そのチップ本体119aの底面に突出するように設けられた複数のバンプ電極119bとを備えている。
また、被実装体である配線基板115aは、図9及び図12に示すように、絶縁性基板110と、絶縁性基板110上に設けられた配線パターン111と、配線パターン111上に設けられ、配線パターン111の端子部にベアチップ119の各バンプ電極119bを接続するための開口部112aが形成された絶縁性のレジスト112と、レジスト112上に突出するように設けられた抵抗やコンデンサなどの複数の周辺部品113aとを備えている。
さらに、ACF117は、熱硬化性のエポキシ樹脂などがフィルム状に形成された接着剤の中に、プラスチックビーズの表面に例えばニッケルメッキ及び金メッキが順に積層された導電粒子を分散させたものである。ここで、ACF117は、PET(Polyethylene Terephthalate)フィルムなどのセパレータ116上に形成され、セパレータ116と共に送り出しリール(不図示)にロール状に巻かれている。
そして、フリップチップ実装する際には、まず、図12に示すように、送り出しリールからセパレータ116及びACF117の積層フィルムを巻き出し、ACF117のみを所定寸法で切断した後、その切断されたACF117aを配線基板115aのレジスト112の開口部112aの上方に配置させる。続いて、図10及び図13に示すように、貼付ツール118を下降させてACF117aを配線基板115aのレジスト112の開口部112aに貼り付ける。さらに、図14に示すように、ベアチップ119とACF117aが貼り付けられた配線基板115aとを、各バンプ電極119bと配線パターン111の端子部とが重なるように位置合わせした後、圧着ツール(不図示)を用いて、ベアチップ119を加熱しながら押圧することにより、ACF117aが硬化してアンダーフィル層117bが形成され、ベアチップ119がフリップチップ実装された電子回路素子120が製造される。
ところで、液晶表示装置などの電子機器では、近年、小型化に伴って高密度な実装が求められているので、ベアチップ119が抵抗やコンデンサなどの周辺部品113aの近傍に実装されることにより、以下のような問題が懸念される。具体的に、図15に示すように、周辺部品113bがレジスト112の開口部112aの縁付近、すなわち、ベアチップ119の実装領域の近傍に設けられた配線基板115bに対し、切断されたACF117aを貼り付ける際には、次順に処理されるACF117の先頭部分と周辺部品113bとが接触することにより(図15中の領域A参照)、次順に処理されるACF117(117a)が不良になったり、また、図16に示すように、貼付ツール118と周辺部品113bとが接触することにより(図16中の領域B参照)、周辺部品113bが破損したりするおそれがある。そのため、ACFのようなフィルム状接着剤では、実装領域の近傍に周辺部品が配置された配線基板に対し、集積回路チップをフリップチップ実装することが困難であった。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、配線基板の実装領域近傍に配置された周辺部品に影響されることなく、集積回路チップをフィルム状接着剤によってフリップチップ実装することにある。
上記目的を達成するために、本発明は、配線基板の実装領域に平面視で集積回路チップよりも小さいフィルム状接着剤を貼り付けた後に、配線基板の実装領域にフィルム状接着剤を介して集積回路チップを加熱しながら圧着することにより、フィルム状接着剤を平面視で集積回路チップよりも拡げて硬化させるようにしたものである。
具体的に本発明に係る電子回路素子の製造方法は、絶縁性基板と、該絶縁性基板上に設けられた配線層と、該配線層上に設けられ、集積回路チップを実装するための実装領域に開口部が形成された被覆層と、該実装領域の近傍に設けられた周辺部品とを備えた配線基板に対し、上記配線層に接続するためのバンプ電極を底面に有する上記集積回路チップがフィルム状接着剤を介して実装された電子回路素子を製造する方法であって、上記配線基板の実装領域に平面視で上記集積回路チップよりも小さい上記フィルム状接着剤を貼り付けるフィルム貼付工程と、上記配線基板の実装領域に上記フィルム貼付工程で貼り付けられたフィルム状接着剤を介して上記集積回路チップを加熱しながら圧着するチップ圧着工程とを備え、上記チップ圧着工程では、上記配線基板及び集積回路チップの間に介在するフィルム状接着剤を上記加熱時の粘度低下によって平面視で上記集積回路チップよりも拡げて硬化させることを特徴とする。
上記の方法によれば、フィルム貼付工程で配線基板の実装領域に貼り付けられた平面視で集積回路チップよりも小さいフィルム状接着剤が、チップ圧着工程における加熱時の粘度低下によって平面視で集積回路チップよりも拡がって硬化することにより、集積回路チップを配線基板上にフリップ実装されるので、フィルム貼付工程で貼り付けるフィルム状接着剤が従来よりも小さくなる。ここで、従来のフリップ実装では、集積回路チップを加熱しながら圧着しても、フィルム状接着剤が平面視であまり拡がらない。そして、本発明の方法によれば、例えば、フィルム状接着剤の裏面から押圧してフィルム状接着剤を配線基板の実装領域に貼り付けるための貼付ツールが平面視で小さくなるので、配線基板の実装領域近傍に周辺部品が設けられたとしても、周辺部品と貼付ツールとの接触が抑制される。これにより、周辺部品の破損が抑制されるので、配線基板の実装領域近傍に配置された周辺部品に影響されることなく、集積回路チップをフィルム状接着剤によってフリップチップ実装することが可能になる。
上記チップ圧着工程では、上記配線基板及び集積回路チップの間に介在するフィルム状接着剤を上記被覆層の開口部を覆うように拡げて硬化させてもよい。
上記の方法によれば、被覆層の開口部に配置する配線層がフィルム状接着剤に覆われるので、配線層の腐食が抑制される。
上記チップ圧着工程は、上記配線基板の実装領域に上記フィルム状接着剤を介して上記集積回路チップを仮に固定する仮圧着工程と、該仮圧着工程の後に行われ、上記配線基板の実装領域に上記フィルム状接着剤を介して上記集積回路チップを完全に固定する本圧着工程とを含んでもよい。
一般的な集積回路チップの圧着工程及び圧着装置では、集積回路チップと配線基板とを位置合わせするアライメント工程、及び集積回路チップと配線基板との間のフィルム状接着剤を硬化させる熱硬化工程を備え、アライメント工程に例えば2秒〜5秒が必要であり、熱硬化工程に例えば8秒〜10秒が必要であるので、圧着工程で合計10秒〜15秒が必要である。上記の方法によれば、チップ圧着工程を仮圧着工程と本圧着工程とに分離すると共に、仮圧着工程で上記アライメント工程と集積回路チップの仮固定を行い、本圧着工程で上記熱硬化工程のみを行うことにより、チップ圧着工程のタクトタイムが本圧着工程に要する時間(上記8秒〜10秒)に依存することになるので、高速のフリップチップ実装が実現する。また、本圧着工程で用いる圧着ツールを2台準備して、同時に2台の圧着ツールで圧着する場合には、本圧着工程の圧着ツール1台当たりのタクトタイムが4秒〜5秒(上記8秒〜10秒の1/2)となる。このとき、2秒〜5秒必要な仮圧着工程とのタクトバランスが良好になるので、効率のよい生産が可能になる。
上記フィルム状接着剤は、異方性導電フィルム、又は、非導電性フィルムであってもよい。
上記の方法によれば、本発明の作用効果が具体的に奏される。
上記フィルム貼付工程では、上記フィルム状接着剤をリールツーリール方式により貼り付けてもよい。
上記の方法によれば、リールツーリール方式では、配線基板の実装領域にフィルム状接着剤を貼り付ける処理が連続的に行われ、また、フィルム貼付工程で貼り付けるフィルム状接着剤が従来よりも小さくなるので、配線基板の実装領域近傍に周辺部品が設けられたとしても、周辺部品と次順に処理されるフィルム状接着剤との接触が抑制される。
本発明によれば、配線基板の実装領域に平面視で集積回路チップよりも小さいフィルム状接着剤を貼り付けた後に、配線基板の実装領域にフィルム状接着剤を介して集積回路チップを加熱しながら圧着することにより、フィルム状接着剤を平面視で集積回路チップよりも拡げて硬化させるため、配線基板の実装領域近傍に配置された周辺部品に影響されることなく、集積回路チップをフィルム状接着剤によってフリップチップ実装することができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
《発明の実施形態1》
図1〜図7は、本発明に係る電子回路素子の製造方法の実施形態1を示している。
図1〜図7は、本発明に係る電子回路素子の製造方法の実施形態1を示している。
まず、本実施形態の製造方法で製造される電子回路素子について説明する。ここで、図1は、本実施形態の電子回路素子20aの上面模式図であり、図2は、電子回路素子20aの断面模式図である。
電子回路素子20aは、図1及び図2に示すように、配線基板15と、配線基板15上にアンダーフィル層17bを介してフリップチップ実装されたベアチップ19とを備えている。
ベアチップ19は、半導体素子などの能動素子であるチップ本体19aと、そのチップ本体19aの底面に突出するように設けられた複数のバンプ電極19bとを備えたパッケージされていない集積回路(IC)チップである。ここで、チップ本体19aの平面視での大きさは、例えば、5mm×5mmである。なお、ベアチップ19には、配線基板15との位置合わせをするためのアライメントマーク(不図示)が付されている。
配線基板15は、後述する図3及び図5に示すように、プラスチック基板などの絶縁性基板10と、絶縁性基板10上に配線層として設けられた配線パターン11と、配線パターン11上に被覆層として設けられた絶縁性のレジスト12と、レジスト12上に設けられ、下層の配線パターン11に接続された複数の周辺部品13とを備えている。なお、配線基板15には、ベアチップ19との位置合わせをするためのアライメントマーク(不図示)が付されている。ここで、配線基板15は、ガラス布に絶縁性のある樹脂を含浸した硬質基板に、銅箔などの導電体により回路配線が形成されたPWB(Printed Wiring Board)や、ポリイミドフィルムに配線層、及び配線層を保護するためのソルダーレジストやカバーレイなどの被覆層が積層されたFPC(Flexible Printed Circuit)などを用いて構成されていてもよい。
レジスト12は、下層の配線パターン11の端子部にベアチップ19の各バンプ電極19bを接続するための実装領域に開口部12a(例えば、平面視で5.5mm×5.5mm)が形成され、その実装領域の近傍に、例えば、開口部12aの内周端から0.5mm程度離れた位置に各周辺部品13が配置されている。
配線パターン11は、開口部12aにおいてレジスト12から露出してベアチップ19の各バンプ電極19bを接続するための端子部となっている。
各周辺部品13は、例えば、抵抗やコンデンサなどの受動素子である。
アンダーフィル層17bは、非導電性フィルム(NCF:Non Conductive Film)を加熱により硬化させたものであり、レジスト12の開口部12aを覆うように形成されている。
次に、上記構成の電子回路素子20aの製造方法について説明する。ここで、図3は、本実施形態のNCFを貼り付ける前の配線基板15を示す上面模式図であり、図4は、本実施形態のNCFを貼り付けた後の配線基板15を示す上面模式図である。そして、図5及び図6は、図3及び図4にそれぞれ対応する断面模式図である。なお、本実施形態の製造方法は、準備工程と、フィルム貼付工程と、チップ圧着工程(仮圧着工程及び本圧着工程)とを備えている。
〜準備工程〜
まず、配線パターン11(厚さ15μm程度)と、開口部12a、及び各周辺部品13を接続するための開口部(不図示)が形成されたレジスト12(厚さ25μm程度)と備えた絶縁性基板10における各周辺部品13を接続するための開口部にスクリーン印刷により半田を印刷する。
まず、配線パターン11(厚さ15μm程度)と、開口部12a、及び各周辺部品13を接続するための開口部(不図示)が形成されたレジスト12(厚さ25μm程度)と備えた絶縁性基板10における各周辺部品13を接続するための開口部にスクリーン印刷により半田を印刷する。
続いて、印刷された半田上に各周辺部品13を搭載した後に、リフロー加熱炉で半田を溶融させることにより、絶縁性基板10上に各周辺部品13を半田実装して、配線基板15を準備する。
また、PETフィルムなどのセパレータ16(例えば、厚さ80μm)上に、エポキシ樹脂などの熱硬化性樹脂を塗布した後に乾燥して、厚さ20μm〜50μm程度のNCF17を形成すると共に、送り出しリール(不図示)にロール状に巻回することにより、ロール状のセパレータ16及びNCF17の積層フィルムを準備する。なお、ロール状の積層フィルムの幅は、例えば、ベアチップ19の縦方向の長さ(例えば、5mm)よりも小さく設定されている。
〜フィルム貼付工程〜
まず、送り出しリールからセパレータ16及びNCF17の積層フィルムを巻き出し、カッターなどによりNCF17のみを、例えば、ベアチップ19の横方向の長さ(例えば、5mm)よりも小さく設定された所定間隔で切断した後、その切断されたNCF17aを、図5に示すように、配線基板15のレジスト12の開口部12aの上方に配置させる。なお、NCF17aの平面視での大きさは、例えば、2.5mm×2.5mmである。
まず、送り出しリールからセパレータ16及びNCF17の積層フィルムを巻き出し、カッターなどによりNCF17のみを、例えば、ベアチップ19の横方向の長さ(例えば、5mm)よりも小さく設定された所定間隔で切断した後、その切断されたNCF17aを、図5に示すように、配線基板15のレジスト12の開口部12aの上方に配置させる。なお、NCF17aの平面視での大きさは、例えば、2.5mm×2.5mmである。
続いて、図4及び図6に示すように、例えば、50℃〜70℃に加熱された貼付ツール18を下降させて、積層フィルムを裏面から1MPa〜5MPaの圧力で押圧することにより、切断されたNCF17aを配線基板15のレジスト12の開口部12aに転写させて貼り付ける。ここで、図4及び図6では、NCF17aが配線パターン11の端子部に重ならないように貼り付けているが、配線パターン11の端子部に重なって貼り付けてもよい。また、図5及び図6では、各構成部材を誇張して図示しているので、NCF17と周辺部品13とが接触するように見えるが、実際の配線基板15では、NCF17と周辺部品13との接触が抑制されている。さらに、NCF17aは、貼付ツール18による押圧により60℃程度に加熱されるが、完全に流動していない。なお、本実施形態のフィルム貼付工程では、積層フィルムからNCF17aが転写された後に、セパレータ16のみが巻き取りリール(不図示)に巻き取られるリールツーリール方式が用いられている。
〜チップ圧着工程〜
まず、ベアチップ19を配線基板15のNCF17aが貼り付けられた箇所の上方に配置させた後に、ベアチップ19及び配線基板15の各アライメントマークを認識すると共に、各バンプ電極19bと配線パターン11の端子部とが重なり合うように位置合わせを行う。
まず、ベアチップ19を配線基板15のNCF17aが貼り付けられた箇所の上方に配置させた後に、ベアチップ19及び配線基板15の各アライメントマークを認識すると共に、各バンプ電極19bと配線パターン11の端子部とが重なり合うように位置合わせを行う。
続いて、例えば、50℃〜80℃に加熱された仮圧着ツール(不図示)によって、ベアチップ19を1MPa〜10MPa(チップ面積換算、すなわち、押圧の際の荷重をチップ面積で除した数値)の圧力で1秒〜3秒で押圧することにより仮圧着する(仮圧着工程)。ここで、NCF17aは、仮圧着ツールによる押圧により際に80℃以下に加熱されるが、完全に硬化していない。
さらに、例えば、180℃〜250℃に加熱された本圧着ツール(不図示)によって、ベアチップ19を60MPa〜200MPa(接続面積換算、すなわち、押圧の際の荷重をバンプ電極19b及び配線パターン11の端子部の総接続面積で除した数値)の圧力で5秒〜20秒で押圧することにより、本圧着する(本圧着工程)。これにより、NCF17aが完全に硬化してアンダーフィル層17bが形成され、配線基板15にベアチップ19がフリップチップ実装される。
ここで、図7は、NCF17の温度と粘度との関係を模式的に示すグラフである。NCF17は、図7に示すように、仮圧着工程及び本圧着工程において、仮圧着ツール及び本圧着ツールによって、具体的に、50℃〜130℃に加熱されたときに、粘度が1Pa・s〜1000Pa・sと低粘度になり、平面視でベアチップ19よりも大きく拡がった後に、レジスト12の開口部12aの全体に拡がり、さらに、本圧着ツールによって加熱されることにより、高粘度になると共に硬化することになる。
以上のようにして、ベアチップ19がフリップチップ実装された電子回路素子20aを製造することができる。
以上説明したように、本実施形態の電子回路素子20aの製造方法によれば、フィルム貼付工程で配線基板15の実装領域に貼り付けられた平面視でベアチップ19よりも小さいNCF17aが、チップ圧着工程における加熱時の粘度低下によって平面視でベアチップ19よりも拡がって硬化することにより、ベアチップ19を配線基板15上にフリップ実装されるので、フィルム貼付工程で貼り付けるNCF17aが従来よりも小さくなる。ここで、従来のフリップ実装では、ベアチップを加熱しながら圧着しても、フィルム状接着剤が平面視であまり拡がらない。そして、本実施形態の製造方法によれば、NCF17aの裏面から押圧してNCF17aを配線基板15の実装領域に貼り付けるための貼付ツール18が平面視で小さくなるので、配線基板15の実装領域近傍に各周辺部品13が設けられたとしても、各周辺部品13と貼付ツール18との接触を抑制することができる。これにより、各周辺部品13の破損が抑制されるので、配線基板15の実装領域近傍に配置された各周辺部品13に影響されることなく、ベアチップ19をNCF17aによってフリップチップ実装することができる。
また、電子回路素子20aの製造方法によれば、レジスト12の開口部12aに配置する配線パターン11の端子部がNCF17aにより形成されたアンダーフィル層17cに覆われることになるので、配線パターン11及びその端子部における腐食を抑制することができる。
さらに、一般的な集積回路チップの圧着工程及び圧着装置では、集積回路チップと配線基板とを位置合わせするアライメント工程、及び集積回路チップと配線基板との間のフィルム状接着剤を硬化させる熱硬化工程を備え、アライメント工程に例えば2秒〜5秒が必要であり、熱硬化工程に例えば8秒〜10秒が必要であるので、圧着工程で合計10秒〜15秒が必要である。ここで、電子回路素子20aの製造方法によれば、チップ圧着工程を仮圧着工程と本圧着工程とに分離すると共に、仮圧着工程で上記アライメント工程とベアチップ19の仮固定を行い、本圧着工程で上記熱硬化工程のみを行うことにより、チップ圧着工程のタクトタイムが本圧着工程に要する時間(上記8秒〜10秒)に依存することになるので、より高速なフリップチップ実装を行うことができる。また、本圧着工程で用いる圧着ツールを2台準備して、同時に2台の圧着ツールで圧着する場合には、本圧着工程の圧着ツール1台当たりのタクトタイムが4秒〜5秒(上記8秒〜10秒の1/2)となる。このとき、2秒〜5秒必要な仮圧着工程とのタクトバランスが良好になるので、効率のよい生産を行うことができる。
また、電子回路素子20aの製造方法によれば、リールツーリール方式により、配線基板15の実装領域にNCF17aを貼り付ける処理が連続的に行われ、また、フィルム貼付工程で貼り付けるNCF17aが従来よりも小さくなるので、配線基板15の実装領域近傍に各周辺部品13が配置されていても、各周辺部品13と次順に処理されるNCF17aとの接触を抑制することができる。
さらに、液晶表示装置用のコントローラーICや電源IC(DC−DCコンバータ)などの能動素子を本実施形態の製造方法でFPC上に実装し、その能動素子が実装されたFPCを液晶表示パネルに直接接続することにより、液晶表示装置を製造することができる。
また、液晶表示装置用のコントローラーICや電源IC(DC−DCコンバータ)などの能動素子を本実施形態の製造方法でPWB上に実装し、その能動素子が実装されたPWBと液晶表示パネルとを一般的なFPCによって接続することにより、液晶表示装置を製造することができる。
《発明の実施形態2》
図8は、本実施形態の電子回路素子20bの断面模式図である。なお、以下の実施形態において、図1〜図7と同じ部分については同じ符号を付して、その詳細な説明を省略する。
図8は、本実施形態の電子回路素子20bの断面模式図である。なお、以下の実施形態において、図1〜図7と同じ部分については同じ符号を付して、その詳細な説明を省略する。
電子回路素子20bでは、配線基板15及びベアチップ19の間に介在するアンダーフィル層17cが、上記実施形態1のNCF17aにより形成されるものではなく、ACFにより形成されている。ここで、アンダーフィル層17cは、図8に示すように、エポキシ樹脂などが硬化した樹脂層17caと、樹脂層17caに分散された導電粒子17cbとを備えている。なお、導電粒子17cbは、プラスチックビーズの表面に、例えば、ニッケルメッキ及び金メッキが順に積層されたものである。そして、配線パターン11の端子部とベアチップ19の各バンプ電極19bとの間において、導電粒子17cbが扁平に潰れた状態で樹脂層17caによって固定されることにより、配線パターン11の端子部と各バンプ電極19bとが扁平に潰れた導電粒子17cbを介して電気的に接続されている。なお、電子回路素子20bは、上記実施形態1のNCF17をACFに置き換えるだけで製造することができるので、その製造方法の詳細な説明を省略する。
本実施形態の電子回路素子20bの製造方法によれば、上記実施形態1に記載されたNCF17だけでなく、ACFのようなフィルム状接着剤によっても、配線基板15の実装領域近傍に配置された各周辺部品13に影響されることなく、ベアチップ19をフリップチップ実装することができる。
以上説明したように、本発明は、高密度実装が可能であるので、液晶表示装置などの電子機器における電子回路素子について有用である。
10 絶縁性基板
11 配線パターン(配線層)
12 レジスト(被覆層)
12a 開口部(実装領域)
13 周辺部品
15 配線基板
17a NCF(非導電性フィルム)
17b アンダーフィル層
17c ACF(異方性導電フィルム)によるアンダーフィル層
19 ベアチップ(集積回路チップ)
19b バンプ電極
20a,20b 電子回路素子
11 配線パターン(配線層)
12 レジスト(被覆層)
12a 開口部(実装領域)
13 周辺部品
15 配線基板
17a NCF(非導電性フィルム)
17b アンダーフィル層
17c ACF(異方性導電フィルム)によるアンダーフィル層
19 ベアチップ(集積回路チップ)
19b バンプ電極
20a,20b 電子回路素子
Claims (5)
- 絶縁性基板と、該絶縁性基板上に設けられた配線層と、該配線層上に設けられ、集積回路チップを実装するための実装領域に開口部が形成された被覆層と、該実装領域の近傍に設けられた周辺部品とを備えた配線基板に対し、上記配線層に接続するためのバンプ電極を底面に有する上記集積回路チップがフィルム状接着剤を介して実装された電子回路素子を製造する方法であって、
上記配線基板の実装領域に平面視で上記集積回路チップよりも小さい上記フィルム状接着剤を貼り付けるフィルム貼付工程と、
上記配線基板の実装領域に上記フィルム貼付工程で貼り付けられたフィルム状接着剤を介して上記集積回路チップを加熱しながら圧着するチップ圧着工程とを備え、
上記チップ圧着工程では、上記配線基板及び集積回路チップの間に介在するフィルム状接着剤を上記加熱時の粘度低下によって平面視で上記集積回路チップよりも拡げて硬化させることを特徴とする電子回路素子の製造方法。 - 請求項1に記載された電子回路素子の製造方法において、
上記チップ圧着工程では、上記配線基板及び集積回路チップの間に介在するフィルム状接着剤を上記被覆層の開口部を覆うように拡げて硬化させることを特徴とする電子回路素子の製造方法。 - 請求項1に記載された電子回路素子の製造方法において、
上記チップ圧着工程は、上記配線基板の実装領域に上記フィルム状接着剤を介して上記集積回路チップを仮に固定する仮圧着工程と、該仮圧着工程の後に行われ、上記配線基板の実装領域に上記フィルム状接着剤を介して上記集積回路チップを完全に固定する本圧着工程とを含むことを特徴とする電子回路素子の製造方法。 - 請求項1に記載された電子回路素子の製造方法において、
上記フィルム状接着剤は、異方性導電フィルム、又は、非導電性フィルムであることを特徴とする電子回路素子の製造方法。 - 請求項1に記載された電子回路素子の製造方法において、
上記フィルム貼付工程では、上記フィルム状接着剤をリールツーリール方式により貼り付けることを特徴とする電子回路素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006254137A JP2008078280A (ja) | 2006-09-20 | 2006-09-20 | 電子回路素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006254137A JP2008078280A (ja) | 2006-09-20 | 2006-09-20 | 電子回路素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008078280A true JP2008078280A (ja) | 2008-04-03 |
Family
ID=39350063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006254137A Pending JP2008078280A (ja) | 2006-09-20 | 2006-09-20 | 電子回路素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008078280A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012116958A (ja) * | 2010-12-01 | 2012-06-21 | Furukawa Electric Co Ltd:The | 接着フィルムおよび配線基板 |
-
2006
- 2006-09-20 JP JP2006254137A patent/JP2008078280A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012116958A (ja) * | 2010-12-01 | 2012-06-21 | Furukawa Electric Co Ltd:The | 接着フィルムおよび配線基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6137183A (en) | Flip chip mounting method and semiconductor apparatus manufactured by the method | |
TWI451536B (zh) | 多層配線基板及其製造方法 | |
US20130329391A1 (en) | Printed wiring board, electronic device, and method for manufacturing electronic device | |
JPWO2008047918A1 (ja) | 電子機器のパッケージ構造及びパッケージ製造方法 | |
JP2012164965A (ja) | 配線基板及びその製造方法 | |
JP2014146650A (ja) | 配線基板およびその製造方法 | |
WO2009107342A1 (ja) | 電子部品モジュールの製造方法 | |
JP4596034B2 (ja) | 電子部品モジュールの製造方法 | |
JP4041649B2 (ja) | 電子部品の実装方法及び電子部品実装体 | |
JP4998360B2 (ja) | 電子部品モジュールの製造方法 | |
JP2008235840A (ja) | 半導体装置の製造方法、半導体製造装置および半導体モジュール | |
JP2008078280A (ja) | 電子回路素子の製造方法 | |
JP4197026B2 (ja) | マルチチップ実装方法 | |
KR20120085208A (ko) | 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법 | |
JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
JP3646056B2 (ja) | フリップチップ実装方法 | |
JP2007049100A (ja) | 貼着装置、膜の貼着方法、半導体装置及び表示装置 | |
JP4337941B2 (ja) | マルチチップ実装方法 | |
JP5003528B2 (ja) | 電子部品モジュールの製造方法 | |
JP2000277566A (ja) | 電子部品ユニットおよび電子部品ユニット製造方法 | |
JP2005353803A (ja) | 電子回路素子の製造方法 | |
JP2008140925A (ja) | 半導体装置、その製造方法及び表示装置 | |
JP4254849B2 (ja) | マルチチップ実装法 | |
JP2006278413A (ja) | 半導体基板実装構造、表示装置、接着シートおよび基板実装方法 | |
JP2004247393A (ja) | 半導体装置の製造方法 |