JP2008078280A - 電子回路素子の製造方法 - Google Patents

電子回路素子の製造方法 Download PDF

Info

Publication number
JP2008078280A
JP2008078280A JP2006254137A JP2006254137A JP2008078280A JP 2008078280 A JP2008078280 A JP 2008078280A JP 2006254137 A JP2006254137 A JP 2006254137A JP 2006254137 A JP2006254137 A JP 2006254137A JP 2008078280 A JP2008078280 A JP 2008078280A
Authority
JP
Japan
Prior art keywords
chip
film
wiring board
integrated circuit
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006254137A
Other languages
English (en)
Inventor
Hiroyoshi Nakahama
裕喜 中濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006254137A priority Critical patent/JP2008078280A/ja
Publication of JP2008078280A publication Critical patent/JP2008078280A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】配線基板の実装領域近傍に配置された周辺部品に影響されることなく、集積回路チップをフィルム状接着剤によってフリップチップ実装する。
【解決手段】絶縁性基板１０と、絶縁性基板１０上に設けられた配線パターン１１と、配線パターン１１上に設けられ、ベアチップ１９を実装するための実装領域に開口部１２ａが形成されたレジスト１２と、実装領域の近傍に設けられた周辺部品１３とを備えた配線基板１５に対し、ベアチップ１９がＮＣＦ１７を介して実装された電子回路素子を製造する方法であって、配線基板１５の実装領域に平面視でベアチップよりも小さいＮＣＦ１７ａを貼り付けた後に、配線基板１５の実装領域にＮＣＦ１７ａを介してベアチップ１９を加熱しながら圧着することにより、ＮＣＦ１７ａをレジスト１２の開口部１２ａを覆うように拡げて硬化させる。
【選択図】図２

Description

本発明は、電子回路素子の製造方法に関し、特に、集積回路チップがフィルム状接着剤を介してフリップチップ実装された電子回路素子の製造方法に関するものである。
近年、配線基板への集積回路（ＩＣ：Integrated Circuit）チップの実装方法として、例えば、異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）によるフリップチップ実装が広く知られている。
例えば、特許文献１には、パッケージされていないＩＣチップ、すなわち、ベアチップをＡＣＦを介してフリップチップ実装する基板において、ベアチップのバンプ電極に接続される電極パターンの周囲に、ＡＣＦを接着するための接着用パターンが電極パターンの高さと等しくなるように形成された半導体装置が開示されている。これによれば、ＡＣＦの周辺部分が接着用パターンに接着するので、ＡＣＦの保護シートを剥離する際にＡＣＦが基板から剥がれることがないと記載されている。
特開２００２−２１７５２７号公報
図９は、従来のフリップチップ実装におけるＡＣＦを貼り付ける前の配線基板１１５の上面模式図であり、図１０は、そのＡＣＦを貼り付けた後の配線基板１１５の上面模式図である。また、図１１は、ベアチップが実装された配線基板、すなわち、電子回路素子１２０の上面模式図である。さらに、図１２〜図１４は、図９〜図１１にそれぞれ対応する断面模式図である。
実装体であるベアチップ１１９は、図１１及び図１４に示すように、半導体素子であるチップ本体１１９ａと、そのチップ本体１１９ａの底面に突出するように設けられた複数のバンプ電極１１９ｂとを備えている。
また、被実装体である配線基板１１５ａは、図９及び図１２に示すように、絶縁性基板１１０と、絶縁性基板１１０上に設けられた配線パターン１１１と、配線パターン１１１上に設けられ、配線パターン１１１の端子部にベアチップ１１９の各バンプ電極１１９ｂを接続するための開口部１１２ａが形成された絶縁性のレジスト１１２と、レジスト１１２上に突出するように設けられた抵抗やコンデンサなどの複数の周辺部品１１３ａとを備えている。
さらに、ＡＣＦ１１７は、熱硬化性のエポキシ樹脂などがフィルム状に形成された接着剤の中に、プラスチックビーズの表面に例えばニッケルメッキ及び金メッキが順に積層された導電粒子を分散させたものである。ここで、ＡＣＦ１１７は、ＰＥＴ（Polyethylene Terephthalate）フィルムなどのセパレータ１１６上に形成され、セパレータ１１６と共に送り出しリール（不図示）にロール状に巻かれている。
そして、フリップチップ実装する際には、まず、図１２に示すように、送り出しリールからセパレータ１１６及びＡＣＦ１１７の積層フィルムを巻き出し、ＡＣＦ１１７のみを所定寸法で切断した後、その切断されたＡＣＦ１１７ａを配線基板１１５ａのレジスト１１２の開口部１１２ａの上方に配置させる。続いて、図１０及び図１３に示すように、貼付ツール１１８を下降させてＡＣＦ１１７ａを配線基板１１５ａのレジスト１１２の開口部１１２ａに貼り付ける。さらに、図１４に示すように、ベアチップ１１９とＡＣＦ１１７ａが貼り付けられた配線基板１１５ａとを、各バンプ電極１１９ｂと配線パターン１１１の端子部とが重なるように位置合わせした後、圧着ツール（不図示）を用いて、ベアチップ１１９を加熱しながら押圧することにより、ＡＣＦ１１７ａが硬化してアンダーフィル層１１７ｂが形成され、ベアチップ１１９がフリップチップ実装された電子回路素子１２０が製造される。
ところで、液晶表示装置などの電子機器では、近年、小型化に伴って高密度な実装が求められているので、ベアチップ１１９が抵抗やコンデンサなどの周辺部品１１３ａの近傍に実装されることにより、以下のような問題が懸念される。具体的に、図１５に示すように、周辺部品１１３ｂがレジスト１１２の開口部１１２ａの縁付近、すなわち、ベアチップ１１９の実装領域の近傍に設けられた配線基板１１５ｂに対し、切断されたＡＣＦ１１７ａを貼り付ける際には、次順に処理されるＡＣＦ１１７の先頭部分と周辺部品１１３ｂとが接触することにより（図１５中の領域Ａ参照）、次順に処理されるＡＣＦ１１７（１１７ａ）が不良になったり、また、図１６に示すように、貼付ツール１１８と周辺部品１１３ｂとが接触することにより（図１６中の領域Ｂ参照）、周辺部品１１３ｂが破損したりするおそれがある。そのため、ＡＣＦのようなフィルム状接着剤では、実装領域の近傍に周辺部品が配置された配線基板に対し、集積回路チップをフリップチップ実装することが困難であった。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、配線基板の実装領域近傍に配置された周辺部品に影響されることなく、集積回路チップをフィルム状接着剤によってフリップチップ実装することにある。
上記目的を達成するために、本発明は、配線基板の実装領域に平面視で集積回路チップよりも小さいフィルム状接着剤を貼り付けた後に、配線基板の実装領域にフィルム状接着剤を介して集積回路チップを加熱しながら圧着することにより、フィルム状接着剤を平面視で集積回路チップよりも拡げて硬化させるようにしたものである。
具体的に本発明に係る電子回路素子の製造方法は、絶縁性基板と、該絶縁性基板上に設けられた配線層と、該配線層上に設けられ、集積回路チップを実装するための実装領域に開口部が形成された被覆層と、該実装領域の近傍に設けられた周辺部品とを備えた配線基板に対し、上記配線層に接続するためのバンプ電極を底面に有する上記集積回路チップがフィルム状接着剤を介して実装された電子回路素子を製造する方法であって、上記配線基板の実装領域に平面視で上記集積回路チップよりも小さい上記フィルム状接着剤を貼り付けるフィルム貼付工程と、上記配線基板の実装領域に上記フィルム貼付工程で貼り付けられたフィルム状接着剤を介して上記集積回路チップを加熱しながら圧着するチップ圧着工程とを備え、上記チップ圧着工程では、上記配線基板及び集積回路チップの間に介在するフィルム状接着剤を上記加熱時の粘度低下によって平面視で上記集積回路チップよりも拡げて硬化させることを特徴とする。
上記の方法によれば、フィルム貼付工程で配線基板の実装領域に貼り付けられた平面視で集積回路チップよりも小さいフィルム状接着剤が、チップ圧着工程における加熱時の粘度低下によって平面視で集積回路チップよりも拡がって硬化することにより、集積回路チップを配線基板上にフリップ実装されるので、フィルム貼付工程で貼り付けるフィルム状接着剤が従来よりも小さくなる。ここで、従来のフリップ実装では、集積回路チップを加熱しながら圧着しても、フィルム状接着剤が平面視であまり拡がらない。そして、本発明の方法によれば、例えば、フィルム状接着剤の裏面から押圧してフィルム状接着剤を配線基板の実装領域に貼り付けるための貼付ツールが平面視で小さくなるので、配線基板の実装領域近傍に周辺部品が設けられたとしても、周辺部品と貼付ツールとの接触が抑制される。これにより、周辺部品の破損が抑制されるので、配線基板の実装領域近傍に配置された周辺部品に影響されることなく、集積回路チップをフィルム状接着剤によってフリップチップ実装することが可能になる。
上記チップ圧着工程では、上記配線基板及び集積回路チップの間に介在するフィルム状接着剤を上記被覆層の開口部を覆うように拡げて硬化させてもよい。
上記の方法によれば、被覆層の開口部に配置する配線層がフィルム状接着剤に覆われるので、配線層の腐食が抑制される。
上記チップ圧着工程は、上記配線基板の実装領域に上記フィルム状接着剤を介して上記集積回路チップを仮に固定する仮圧着工程と、該仮圧着工程の後に行われ、上記配線基板の実装領域に上記フィルム状接着剤を介して上記集積回路チップを完全に固定する本圧着工程とを含んでもよい。
一般的な集積回路チップの圧着工程及び圧着装置では、集積回路チップと配線基板とを位置合わせするアライメント工程、及び集積回路チップと配線基板との間のフィルム状接着剤を硬化させる熱硬化工程を備え、アライメント工程に例えば２秒〜５秒が必要であり、熱硬化工程に例えば８秒〜１０秒が必要であるので、圧着工程で合計１０秒〜１５秒が必要である。上記の方法によれば、チップ圧着工程を仮圧着工程と本圧着工程とに分離すると共に、仮圧着工程で上記アライメント工程と集積回路チップの仮固定を行い、本圧着工程で上記熱硬化工程のみを行うことにより、チップ圧着工程のタクトタイムが本圧着工程に要する時間（上記８秒〜１０秒）に依存することになるので、高速のフリップチップ実装が実現する。また、本圧着工程で用いる圧着ツールを２台準備して、同時に２台の圧着ツールで圧着する場合には、本圧着工程の圧着ツール１台当たりのタクトタイムが４秒〜５秒（上記８秒〜１０秒の１／２）となる。このとき、２秒〜５秒必要な仮圧着工程とのタクトバランスが良好になるので、効率のよい生産が可能になる。
上記フィルム状接着剤は、異方性導電フィルム、又は、非導電性フィルムであってもよい。
上記の方法によれば、本発明の作用効果が具体的に奏される。
上記フィルム貼付工程では、上記フィルム状接着剤をリールツーリール方式により貼り付けてもよい。
上記の方法によれば、リールツーリール方式では、配線基板の実装領域にフィルム状接着剤を貼り付ける処理が連続的に行われ、また、フィルム貼付工程で貼り付けるフィルム状接着剤が従来よりも小さくなるので、配線基板の実装領域近傍に周辺部品が設けられたとしても、周辺部品と次順に処理されるフィルム状接着剤との接触が抑制される。
本発明によれば、配線基板の実装領域に平面視で集積回路チップよりも小さいフィルム状接着剤を貼り付けた後に、配線基板の実装領域にフィルム状接着剤を介して集積回路チップを加熱しながら圧着することにより、フィルム状接着剤を平面視で集積回路チップよりも拡げて硬化させるため、配線基板の実装領域近傍に配置された周辺部品に影響されることなく、集積回路チップをフィルム状接着剤によってフリップチップ実装することができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
《発明の実施形態１》
図１〜図７は、本発明に係る電子回路素子の製造方法の実施形態１を示している。
まず、本実施形態の製造方法で製造される電子回路素子について説明する。ここで、図１は、本実施形態の電子回路素子２０ａの上面模式図であり、図２は、電子回路素子２０ａの断面模式図である。
電子回路素子２０ａは、図１及び図２に示すように、配線基板１５と、配線基板１５上にアンダーフィル層１７ｂを介してフリップチップ実装されたベアチップ１９とを備えている。
ベアチップ１９は、半導体素子などの能動素子であるチップ本体１９ａと、そのチップ本体１９ａの底面に突出するように設けられた複数のバンプ電極１９ｂとを備えたパッケージされていない集積回路（ＩＣ）チップである。ここで、チップ本体１９ａの平面視での大きさは、例えば、５ｍｍ×５ｍｍである。なお、ベアチップ１９には、配線基板１５との位置合わせをするためのアライメントマーク（不図示）が付されている。
配線基板１５は、後述する図３及び図５に示すように、プラスチック基板などの絶縁性基板１０と、絶縁性基板１０上に配線層として設けられた配線パターン１１と、配線パターン１１上に被覆層として設けられた絶縁性のレジスト１２と、レジスト１２上に設けられ、下層の配線パターン１１に接続された複数の周辺部品１３とを備えている。なお、配線基板１５には、ベアチップ１９との位置合わせをするためのアライメントマーク（不図示）が付されている。ここで、配線基板１５は、ガラス布に絶縁性のある樹脂を含浸した硬質基板に、銅箔などの導電体により回路配線が形成されたＰＷＢ（Printed Wiring Board）や、ポリイミドフィルムに配線層、及び配線層を保護するためのソルダーレジストやカバーレイなどの被覆層が積層されたＦＰＣ（Flexible Printed Circuit）などを用いて構成されていてもよい。
レジスト１２は、下層の配線パターン１１の端子部にベアチップ１９の各バンプ電極１９ｂを接続するための実装領域に開口部１２ａ（例えば、平面視で５．５ｍｍ×５．５ｍｍ）が形成され、その実装領域の近傍に、例えば、開口部１２ａの内周端から０．５ｍｍ程度離れた位置に各周辺部品１３が配置されている。
配線パターン１１は、開口部１２ａにおいてレジスト１２から露出してベアチップ１９の各バンプ電極１９ｂを接続するための端子部となっている。
各周辺部品１３は、例えば、抵抗やコンデンサなどの受動素子である。
アンダーフィル層１７ｂは、非導電性フィルム（ＮＣＦ：Non Conductive Film）を加熱により硬化させたものであり、レジスト１２の開口部１２ａを覆うように形成されている。
次に、上記構成の電子回路素子２０ａの製造方法について説明する。ここで、図３は、本実施形態のＮＣＦを貼り付ける前の配線基板１５を示す上面模式図であり、図４は、本実施形態のＮＣＦを貼り付けた後の配線基板１５を示す上面模式図である。そして、図５及び図６は、図３及び図４にそれぞれ対応する断面模式図である。なお、本実施形態の製造方法は、準備工程と、フィルム貼付工程と、チップ圧着工程（仮圧着工程及び本圧着工程）とを備えている。
〜準備工程〜
まず、配線パターン１１（厚さ１５μｍ程度）と、開口部１２ａ、及び各周辺部品１３を接続するための開口部（不図示）が形成されたレジスト１２（厚さ２５μｍ程度）と備えた絶縁性基板１０における各周辺部品１３を接続するための開口部にスクリーン印刷により半田を印刷する。
続いて、印刷された半田上に各周辺部品１３を搭載した後に、リフロー加熱炉で半田を溶融させることにより、絶縁性基板１０上に各周辺部品１３を半田実装して、配線基板１５を準備する。
また、ＰＥＴフィルムなどのセパレータ１６（例えば、厚さ８０μｍ）上に、エポキシ樹脂などの熱硬化性樹脂を塗布した後に乾燥して、厚さ２０μｍ〜５０μｍ程度のＮＣＦ１７を形成すると共に、送り出しリール（不図示）にロール状に巻回することにより、ロール状のセパレータ１６及びＮＣＦ１７の積層フィルムを準備する。なお、ロール状の積層フィルムの幅は、例えば、ベアチップ１９の縦方向の長さ（例えば、５ｍｍ）よりも小さく設定されている。
〜フィルム貼付工程〜
まず、送り出しリールからセパレータ１６及びＮＣＦ１７の積層フィルムを巻き出し、カッターなどによりＮＣＦ１７のみを、例えば、ベアチップ１９の横方向の長さ（例えば、５ｍｍ）よりも小さく設定された所定間隔で切断した後、その切断されたＮＣＦ１７ａを、図５に示すように、配線基板１５のレジスト１２の開口部１２ａの上方に配置させる。なお、ＮＣＦ１７ａの平面視での大きさは、例えば、２．５ｍｍ×２．５ｍｍである。
続いて、図４及び図６に示すように、例えば、５０℃〜７０℃に加熱された貼付ツール１８を下降させて、積層フィルムを裏面から１ＭＰａ〜５ＭＰａの圧力で押圧することにより、切断されたＮＣＦ１７ａを配線基板１５のレジスト１２の開口部１２ａに転写させて貼り付ける。ここで、図４及び図６では、ＮＣＦ１７ａが配線パターン１１の端子部に重ならないように貼り付けているが、配線パターン１１の端子部に重なって貼り付けてもよい。また、図５及び図６では、各構成部材を誇張して図示しているので、ＮＣＦ１７と周辺部品１３とが接触するように見えるが、実際の配線基板１５では、ＮＣＦ１７と周辺部品１３との接触が抑制されている。さらに、ＮＣＦ１７ａは、貼付ツール１８による押圧により６０℃程度に加熱されるが、完全に流動していない。なお、本実施形態のフィルム貼付工程では、積層フィルムからＮＣＦ１７ａが転写された後に、セパレータ１６のみが巻き取りリール（不図示）に巻き取られるリールツーリール方式が用いられている。
〜チップ圧着工程〜
まず、ベアチップ１９を配線基板１５のＮＣＦ１７ａが貼り付けられた箇所の上方に配置させた後に、ベアチップ１９及び配線基板１５の各アライメントマークを認識すると共に、各バンプ電極１９ｂと配線パターン１１の端子部とが重なり合うように位置合わせを行う。
続いて、例えば、５０℃〜８０℃に加熱された仮圧着ツール（不図示）によって、ベアチップ１９を１ＭＰａ〜１０ＭＰａ（チップ面積換算、すなわち、押圧の際の荷重をチップ面積で除した数値）の圧力で１秒〜３秒で押圧することにより仮圧着する（仮圧着工程）。ここで、ＮＣＦ１７ａは、仮圧着ツールによる押圧により際に８０℃以下に加熱されるが、完全に硬化していない。
さらに、例えば、１８０℃〜２５０℃に加熱された本圧着ツール（不図示）によって、ベアチップ１９を６０ＭＰａ〜２００ＭＰａ（接続面積換算、すなわち、押圧の際の荷重をバンプ電極１９ｂ及び配線パターン１１の端子部の総接続面積で除した数値）の圧力で５秒〜２０秒で押圧することにより、本圧着する（本圧着工程）。これにより、ＮＣＦ１７ａが完全に硬化してアンダーフィル層１７ｂが形成され、配線基板１５にベアチップ１９がフリップチップ実装される。
ここで、図７は、ＮＣＦ１７の温度と粘度との関係を模式的に示すグラフである。ＮＣＦ１７は、図７に示すように、仮圧着工程及び本圧着工程において、仮圧着ツール及び本圧着ツールによって、具体的に、５０℃〜１３０℃に加熱されたときに、粘度が１Ｐａ・ｓ〜１０００Ｐａ・ｓと低粘度になり、平面視でベアチップ１９よりも大きく拡がった後に、レジスト１２の開口部１２ａの全体に拡がり、さらに、本圧着ツールによって加熱されることにより、高粘度になると共に硬化することになる。
以上のようにして、ベアチップ１９がフリップチップ実装された電子回路素子２０ａを製造することができる。
以上説明したように、本実施形態の電子回路素子２０ａの製造方法によれば、フィルム貼付工程で配線基板１５の実装領域に貼り付けられた平面視でベアチップ１９よりも小さいＮＣＦ１７ａが、チップ圧着工程における加熱時の粘度低下によって平面視でベアチップ１９よりも拡がって硬化することにより、ベアチップ１９を配線基板１５上にフリップ実装されるので、フィルム貼付工程で貼り付けるＮＣＦ１７ａが従来よりも小さくなる。ここで、従来のフリップ実装では、ベアチップを加熱しながら圧着しても、フィルム状接着剤が平面視であまり拡がらない。そして、本実施形態の製造方法によれば、ＮＣＦ１７ａの裏面から押圧してＮＣＦ１７ａを配線基板１５の実装領域に貼り付けるための貼付ツール１８が平面視で小さくなるので、配線基板１５の実装領域近傍に各周辺部品１３が設けられたとしても、各周辺部品１３と貼付ツール１８との接触を抑制することができる。これにより、各周辺部品１３の破損が抑制されるので、配線基板１５の実装領域近傍に配置された各周辺部品１３に影響されることなく、ベアチップ１９をＮＣＦ１７ａによってフリップチップ実装することができる。
また、電子回路素子２０ａの製造方法によれば、レジスト１２の開口部１２ａに配置する配線パターン１１の端子部がＮＣＦ１７ａにより形成されたアンダーフィル層１７ｃに覆われることになるので、配線パターン１１及びその端子部における腐食を抑制することができる。
さらに、一般的な集積回路チップの圧着工程及び圧着装置では、集積回路チップと配線基板とを位置合わせするアライメント工程、及び集積回路チップと配線基板との間のフィルム状接着剤を硬化させる熱硬化工程を備え、アライメント工程に例えば２秒〜５秒が必要であり、熱硬化工程に例えば８秒〜１０秒が必要であるので、圧着工程で合計１０秒〜１５秒が必要である。ここで、電子回路素子２０ａの製造方法によれば、チップ圧着工程を仮圧着工程と本圧着工程とに分離すると共に、仮圧着工程で上記アライメント工程とベアチップ１９の仮固定を行い、本圧着工程で上記熱硬化工程のみを行うことにより、チップ圧着工程のタクトタイムが本圧着工程に要する時間（上記８秒〜１０秒）に依存することになるので、より高速なフリップチップ実装を行うことができる。また、本圧着工程で用いる圧着ツールを２台準備して、同時に２台の圧着ツールで圧着する場合には、本圧着工程の圧着ツール１台当たりのタクトタイムが４秒〜５秒（上記８秒〜１０秒の１／２）となる。このとき、２秒〜５秒必要な仮圧着工程とのタクトバランスが良好になるので、効率のよい生産を行うことができる。
また、電子回路素子２０ａの製造方法によれば、リールツーリール方式により、配線基板１５の実装領域にＮＣＦ１７ａを貼り付ける処理が連続的に行われ、また、フィルム貼付工程で貼り付けるＮＣＦ１７ａが従来よりも小さくなるので、配線基板１５の実装領域近傍に各周辺部品１３が配置されていても、各周辺部品１３と次順に処理されるＮＣＦ１７ａとの接触を抑制することができる。
さらに、液晶表示装置用のコントローラーＩＣや電源ＩＣ（ＤＣ−ＤＣコンバータ）などの能動素子を本実施形態の製造方法でＦＰＣ上に実装し、その能動素子が実装されたＦＰＣを液晶表示パネルに直接接続することにより、液晶表示装置を製造することができる。
また、液晶表示装置用のコントローラーＩＣや電源ＩＣ（ＤＣ−ＤＣコンバータ）などの能動素子を本実施形態の製造方法でＰＷＢ上に実装し、その能動素子が実装されたＰＷＢと液晶表示パネルとを一般的なＦＰＣによって接続することにより、液晶表示装置を製造することができる。
《発明の実施形態２》
図８は、本実施形態の電子回路素子２０ｂの断面模式図である。なお、以下の実施形態において、図１〜図７と同じ部分については同じ符号を付して、その詳細な説明を省略する。
電子回路素子２０ｂでは、配線基板１５及びベアチップ１９の間に介在するアンダーフィル層１７ｃが、上記実施形態１のＮＣＦ１７ａにより形成されるものではなく、ＡＣＦにより形成されている。ここで、アンダーフィル層１７ｃは、図８に示すように、エポキシ樹脂などが硬化した樹脂層１７ｃａと、樹脂層１７ｃａに分散された導電粒子１７ｃｂとを備えている。なお、導電粒子１７ｃｂは、プラスチックビーズの表面に、例えば、ニッケルメッキ及び金メッキが順に積層されたものである。そして、配線パターン１１の端子部とベアチップ１９の各バンプ電極１９ｂとの間において、導電粒子１７ｃｂが扁平に潰れた状態で樹脂層１７ｃａによって固定されることにより、配線パターン１１の端子部と各バンプ電極１９ｂとが扁平に潰れた導電粒子１７ｃｂを介して電気的に接続されている。なお、電子回路素子２０ｂは、上記実施形態１のＮＣＦ１７をＡＣＦに置き換えるだけで製造することができるので、その製造方法の詳細な説明を省略する。
本実施形態の電子回路素子２０ｂの製造方法によれば、上記実施形態１に記載されたＮＣＦ１７だけでなく、ＡＣＦのようなフィルム状接着剤によっても、配線基板１５の実装領域近傍に配置された各周辺部品１３に影響されることなく、ベアチップ１９をフリップチップ実装することができる。
以上説明したように、本発明は、高密度実装が可能であるので、液晶表示装置などの電子機器における電子回路素子について有用である。
実施形態１に係る電子回路素子２０ａの上面模式図である。 電子回路素子２０ａの断面模式図である。 実施形態１に係るＮＣＦ１７を貼り付ける前の配線基板１５ａを示す上面模式図である。 実施形態１に係るＮＣＦ１７を貼り付けた後の配線基板１５ａを示す上面模式図である。 図３に対応する配線基板１１５ａの断面模式図である。 図４に対応する配線基板１１５ａの断面模式図である。 実施形態１に係るＮＣＦ１７の温度と粘度との関係を示すグラフである。 実施形態２に係る電子回路素子２０ｂの断面模式図である。 従来のフリップチップ実装におけるＡＣＦ１１７を貼り付ける前の配線基板１１５ａを示す上面模式図である。 従来のフリップチップ実装におけるＡＣＦ１１７を貼り付けた後の配線基板１１５ａを示す上面模式図である。 従来のフリップチップ実装におけるベアチップ１１９が実装された電子回路素子１２０を示す上面模式図である。 図９に対応する配線基板１１５ａの断面模式図である。 図１０に対応する配線基板１１５ａの断面模式図である。 図１１に対応する電子回路素子１２０の断面模式図である。 従来のフリップチップ実装におけるＡＣＦ１１７を貼り付ける際の配線基板１１５ｂを示す第１の断面模式図である。 従来のフリップチップ実装におけるＡＣＦ１１７を貼り付ける際の配線基板１１５ｂを示す第２の断面模式図である。
符号の説明
１０ 絶縁性基板
１１ 配線パターン（配線層）
１２ レジスト（被覆層）
１２ａ 開口部（実装領域）
１３ 周辺部品
１５ 配線基板
１７ａ ＮＣＦ（非導電性フィルム）
１７ｂ アンダーフィル層
１７ｃ ＡＣＦ（異方性導電フィルム）によるアンダーフィル層
１９ ベアチップ（集積回路チップ）
１９ｂ バンプ電極
２０ａ，２０ｂ 電子回路素子

Claims (5)

  1. 絶縁性基板と、該絶縁性基板上に設けられた配線層と、該配線層上に設けられ、集積回路チップを実装するための実装領域に開口部が形成された被覆層と、該実装領域の近傍に設けられた周辺部品とを備えた配線基板に対し、上記配線層に接続するためのバンプ電極を底面に有する上記集積回路チップがフィルム状接着剤を介して実装された電子回路素子を製造する方法であって、
    上記配線基板の実装領域に平面視で上記集積回路チップよりも小さい上記フィルム状接着剤を貼り付けるフィルム貼付工程と、
    上記配線基板の実装領域に上記フィルム貼付工程で貼り付けられたフィルム状接着剤を介して上記集積回路チップを加熱しながら圧着するチップ圧着工程とを備え、
    上記チップ圧着工程では、上記配線基板及び集積回路チップの間に介在するフィルム状接着剤を上記加熱時の粘度低下によって平面視で上記集積回路チップよりも拡げて硬化させることを特徴とする電子回路素子の製造方法。
  2. 請求項１に記載された電子回路素子の製造方法において、
    上記チップ圧着工程では、上記配線基板及び集積回路チップの間に介在するフィルム状接着剤を上記被覆層の開口部を覆うように拡げて硬化させることを特徴とする電子回路素子の製造方法。
  3. 請求項１に記載された電子回路素子の製造方法において、
    上記チップ圧着工程は、上記配線基板の実装領域に上記フィルム状接着剤を介して上記集積回路チップを仮に固定する仮圧着工程と、該仮圧着工程の後に行われ、上記配線基板の実装領域に上記フィルム状接着剤を介して上記集積回路チップを完全に固定する本圧着工程とを含むことを特徴とする電子回路素子の製造方法。
  4. 請求項１に記載された電子回路素子の製造方法において、
    上記フィルム状接着剤は、異方性導電フィルム、又は、非導電性フィルムであることを特徴とする電子回路素子の製造方法。
  5. 請求項１に記載された電子回路素子の製造方法において、
    上記フィルム貼付工程では、上記フィルム状接着剤をリールツーリール方式により貼り付けることを特徴とする電子回路素子の製造方法。
JP2006254137A 2006-09-20 2006-09-20 電子回路素子の製造方法 Pending JP2008078280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006254137A JP2008078280A (ja) 2006-09-20 2006-09-20 電子回路素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006254137A JP2008078280A (ja) 2006-09-20 2006-09-20 電子回路素子の製造方法

Publications (1)

Publication Number Publication Date
JP2008078280A true JP2008078280A (ja) 2008-04-03

Family

ID=39350063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006254137A Pending JP2008078280A (ja) 2006-09-20 2006-09-20 電子回路素子の製造方法

Country Status (1)

Country Link
JP (1) JP2008078280A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012116958A (ja) * 2010-12-01 2012-06-21 Furukawa Electric Co Ltd:The 接着フィルムおよび配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012116958A (ja) * 2010-12-01 2012-06-21 Furukawa Electric Co Ltd:The 接着フィルムおよび配線基板

Similar Documents

Publication Publication Date Title
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
TWI451536B (zh) 多層配線基板及其製造方法
US20130329391A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
JPWO2008047918A1 (ja) 電子機器のパッケージ構造及びパッケージ製造方法
JP2012164965A (ja) 配線基板及びその製造方法
JP2014146650A (ja) 配線基板およびその製造方法
WO2009107342A1 (ja) 電子部品モジュールの製造方法
JP4596034B2 (ja) 電子部品モジュールの製造方法
JP4041649B2 (ja) 電子部品の実装方法及び電子部品実装体
JP4998360B2 (ja) 電子部品モジュールの製造方法
JP2008235840A (ja) 半導体装置の製造方法、半導体製造装置および半導体モジュール
JP2008078280A (ja) 電子回路素子の製造方法
JP4197026B2 (ja) マルチチップ実装方法
KR20120085208A (ko) 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP3646056B2 (ja) フリップチップ実装方法
JP2007049100A (ja) 貼着装置、膜の貼着方法、半導体装置及び表示装置
JP4337941B2 (ja) マルチチップ実装方法
JP5003528B2 (ja) 電子部品モジュールの製造方法
JP2000277566A (ja) 電子部品ユニットおよび電子部品ユニット製造方法
JP2005353803A (ja) 電子回路素子の製造方法
JP2008140925A (ja) 半導体装置、その製造方法及び表示装置
JP4254849B2 (ja) マルチチップ実装法
JP2006278413A (ja) 半導体基板実装構造、表示装置、接着シートおよび基板実装方法
JP2004247393A (ja) 半導体装置の製造方法