JP2008011001A - 電流電圧変換回路及び電流電圧変換方法 - Google Patents

Abstract

【課題】従来の電流電圧変換回路は、電源投入直後の初期状態に誤出力が発生する場合があった。
【解決手段】電流電圧変換回路は、入力電流に基づいて第１の電圧を生成する第１の電圧生成部と、第１の電圧生成部の入力電位と前記第１の電圧の昇圧側に所定の電圧差を有する第１の基準電圧を出力する基準電圧生成部と、前記第１の電圧と第１の電圧の降圧側に所定の電圧差を有し、前記第１の電圧の変動に対して遅延を有して変動する第２の電圧を生成する第２の電圧生成部と、前記第１の基準電圧と前記第２の電圧との大小関係に基づいて、いずれか一方を選択して第２の基準電圧を出力する第１の比較部と、前記第２の基準電圧と前記第１の電圧を比較する第２の比較部とを有する。
【選択図】 図１

Description

本発明は、電流電圧変換回路に関し、特に光電流を電圧に変換して出力する電流電圧変換回路に関する。

従来から、入力信号と出力信号を電気的に分離するためにフォトカプラが用いられている。フォトカプラは、発光素子によって入力された電気信号を光信号に変換し、受光素子が光信号を電気信号に変換して出力する装置である。例えば、光信号の有無によって"Ｈ"レベル、"Ｌ"レベルのデジタル値を伝達するようなフォトカプラの場合、フォトダイオードなどの受光素子に発生する光電流を電圧に変換する電流−電圧変換回路（Ｉ−Ｖ変換回路）が用いられている。特許文献１、特許文献２には、このような電流−電圧変換回路が示されている。

図５は、特許文献１に記載のＩ−Ｖ変換回路を示している。従来のＩ−Ｖ変換回路では、受光素子によって生成された光電流に基づいた電圧Ｖａを電圧生成部２０によって生成している。しきい値電圧生成部７０では、電圧生成部２０で生成された電圧Ｖａを、"Ｈ"レベルか"Ｌ"レベルかを判定するためのしきい値電圧Ｖｔｈが生成される。そして比較部６０によってＶａとＶｔｈが比較され後段の回路へ"Ｈ"レベルあるいは"Ｌ"レベルのデジタル信号が出力される。

この従来のＩ−Ｖ変換回路では、"Ｈ"、"Ｌ"を判定するためのしきい値電圧Ｖｔｈは、以下のように生成されている。図５に示す定電流源Ｉ４がオン状態の場合、しきい値Ｖｔｈは、Ｖｔｈ＝Ｖａ−（Ｉ４−Ｉ３）＊Ｒ４に設定され、Ｉ４がオフ状態の時はしきい値Ｖｔｈ＝Ｖａ＋Ｉ３＊Ｒ４に設定される。光電流の入力がない場合は、定電流源Ｉ４はオフ状態とされ、しきい値電圧Ｖｔｈが電圧Ｖａより高く設定される。一方、光電流が入力された場合は、定電流源Ｉ４はオン状態とされ、しきい値電圧Ｖｔｈは電圧Ｖａより低く設定される（図６参照）。このようにしきい値を変化させることで特許文献１では入力信号の立ち上がり、立ち下がり時のパルス歪みを防止している。

しかしながら、従来のＩ−Ｖ変換回路では、電源投入時はＶａ、Ｖｔｈが共に不定な状態となっているため光電流が入力されていない場合でも図７に示すようにＶａ＞Ｖｔｈと判断して光電流が入力されている状態の信号、あるいは図８に示すように、光電流が入力されている場合でも、光電流が入力されていない状態の信号を出力してしまう場合があった。
特開２００３−１９８４７６号公報 特開平７−１９３４７４号公報

上記したように、従来の電流−電圧変換回路において、電源投入直後の初期状態に誤出力が発生する場合があった。

本発明の１態様による電流電圧変換回路は、入力電流に基づいて第１の電圧を生成する第１の電圧生成部と、第１の電圧生成部の入力電位と前記第１の電圧の昇圧側に所定の電圧差を有する第１の基準電圧を出力する基準電圧生成部と、前記第１の電圧と第１の電圧の降圧側に所定の電圧差を有し、前記第１の電圧の変動に対して遅延を有して変動する第２の電圧を生成する第２の電圧生成部と、前記第１の基準電圧と前記第２の電圧との大小関係に基づいて、いずれか一方を選択して第２の基準電圧を出力する第１の比較部と、前記第２の基準電圧と前記第１の電圧を比較する第２の比較部とを有する。

本発明の電流電圧変換回路によれば、入力信号の立ち上がり時と立ち下がり時の遅延時間によって生じるパルス幅歪みを防止することが可能である。また、電源投入直後に生じる誤出力を防ぐことが可能である。

本発明の１態様による電流電圧変換方法は、入力電流に基づいた第１の電圧を生成し、前記第１の電圧と所定の電圧差を有し、前記第１の電圧に対して遅延を持って変動する第２の電圧を出力し、第１の基準電圧あるいは前記第２の電圧の大小関係に基づいて、いずれか一方を第２の基準電圧として選択し、前記第１の電圧と前記第２の基準電圧を比較し、比較結果に基づいた電圧を出力する。

本発明の電流電圧変換方法によれば、入力信号の立ち上がり時と立ち下がり時の遅延時間によって生じるパルス幅歪みを防止することが可能である。また、電源投入直後に生じる誤出力を防ぐことが可能である。

本発明の電流電圧変換回路によれば、安定した信号を出力することが可能となる。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明の実施の形態１に関わる電流−電圧変換回路１００を示すブロック図である。図１に示すように、本実施の形態の電流−電圧変換回路１００は、光電流生成部１０、第１の電圧生成部（以降、電圧生成部２０と称す）、基準電圧生成部（以降、しきい値電圧生成回路３０と称す）、第２の電圧生成部（以降、しきい値電圧生成回路４０と称す）、第１の比較部（以降、スイッチ部５０と称す）、第２の比較部（以降、比較部６０と称す）を有している。なお、各ブロックの詳細な構成については後述する。

光電流生成部１０は、発光素子に対して入力された電気信号を発光素子内部で光信号に変換し、それを受光素子によって受光して再度電気信号に変換して出力する。光電流生成部１０の内部では、発光素子と受光素子が対になっており、発光素子と受光素子は電気的に分離されている。

電圧生成部２０は、光電流生成部１０から出力された光電流を電圧Ｖａに変換して出力する。よって電圧生成部２０から出力される電圧は、電圧生成部２０に入力される光電流の変動に応じて変化する。

しきい値電圧生成回路３０は、光電流生成部１０の出力部にかかる電圧に応じて、増幅した電圧Ｖｔ１を出力する。なお、光電流生成部１０の出力部にかかる電圧はほぼ一定であるため、しきい値電圧生成回路３０によって出力される電圧Ｖｔ１もまたほぼ一定である。しきい値電圧生成回路４０は、電圧生成部２０によって出力される電圧に基づいて、しきい値電圧Ｖｔ２を生成して出力する。

スイッチ部５０は、しきい値電圧生成回路３０によって出力された電圧Ｖｔ１としきい値電圧生成回路４０によって出力された電圧Ｖｔ２を比較して、より高い電圧を比較部６０へと出力する。比較部６０は、しきい値電圧生成回路３０によって出力された電圧Ｖｔ１あるいはしきい値電圧生成回路４０によって出力された電圧Ｖｔ２のどちらか一方の電圧と電圧生成部２０によって出力された電圧Ｖａを比較して"Ｈ"レベルあるいは、"Ｌ"レベルのデジタル信号を出力する。

以上のように、光電流生成部１０によって生成された光電流に基づいて、電圧生成部２０によって出力される電圧Ｖａと、しきい値電圧生成回路３０によって出力される電圧Ｖｔ１あるいはしきい値電圧生成回路４０によって出力される電圧Ｖｔ２のどちらか一方を比較することによって、比較部６０は、"Ｈ"レベルの信号あるいは"Ｌ"レベルのデジタル信号を出力する。以下、電流−電圧変換回路１００に示した各ブロック内の詳細な構成について説明する。

光電流生成部１０は、フォトカプラによって構成されている。フォトカプラは、発光ダイオード１及びフォトダイオード２を有している。フォトダイオード２のカソード極は接地電位に接続され、アノード極は電圧生成部２０の入力部に接続されている。電圧生成部２０は、アンプＡＭＰ、第２の抵抗Ｒ２によってトランスインピーダンス増幅回路を構成している。また、抵抗Ｒ２とアンプＡＭＰは並列に接続されている。

しきい値電圧生成回路３０は、第１のオペアンプＯＰ１、第１の抵抗Ｒ１及び第１の定電流源Ｉ１を有している。また、オペアンプＯＰ１及び抵抗Ｒ１によって正転増幅回路を構成している。ＯＰ１の非反転入力端子には光電流生成部１０の出力部が接続されている。また、反転入力端子には定電流源Ｉ１を介して接地電位が接続されている。抵抗Ｒ１は反転入力端子と定電流源Ｉ１の間のノードとＯＰ１の出力端子との間に接続されている。しきい値電圧生成回路４０は、第３の抵抗Ｒ３、第２の定電流源Ｉ２及びコンデンサＣ１を有している。抵抗Ｒ３の一端は電圧生成部２０の出力部に接続され、他端は定電流源Ｉ２に接続されている。また、定電流源Ｉ２の他端は接地電位に接続されている。また、コンデンサＣ１は抵抗Ｒ３と定電流源Ｉ２の間のノードと接地電位との間に接続されている。なお、定電流源Ｉ２とコンデンサＣ１は並列に接続されている。

スイッチ部５０は、第１のスイッチ（以降、第１のトランジスタＮ１と称す）、第２のスイッチ（以降、第２のトランジスタＮ２と称す）、第１、第２のインバータＩＮＶ１、ＩＮＶ２、第１の比較器ＣＭＰ１を有している。比較器ＣＭＰ１の反転入力端子にはしきい値電圧生成回路３０による出力電圧Ｖｔ１が入力され、非反転入力端子には、抵抗Ｒ３と定電流源Ｉ２の間のノードの電圧Ｖｔ２が入力されている。また、比較器ＣＭＰ１の出力端子にはインバータＩＮＶ１を介しＮＭＯＳトランジスタＮ１のゲートが接続されている。また、ＮＭＯＳトランジスタＮ１のドレインはしきい値電圧生成回路３０の出力に接続され、ソースは比較器ＣＭＰ２の非反転入力端子に接続されている。また、ＮＭＯＳトランジスタＮ２のゲートには直列に接続されたインバータＩＮ１、ＩＮ２を介し比較器ＣＭＰ１の出力端子が接続されている。また、Ｎ２のドレインは抵抗Ｒ３と定電流源Ｉ２の間のノードが接続され、ソースは比較器ＣＭＰ２の非反転入力端子に接続されている。

比較部６０は、第２の比較器ＣＭＰ２によって構成されている。ＣＭＰ２の反転入力端子には電圧生成部２０の出力電圧Ｖａが入力される。また、ＣＭＰ２の非反転入力端子にはスイッチ部５０のスイッチング動作によって、しきい値電圧生成回路３０によって出力される電圧Ｖｔ１あるいは、しきい値電圧生成回路４０によって出力される電圧Ｖｔ２のどちらか一方が入力される。

図２は、図１に示された電流−電圧変換回路１００における動作波形を示す図である。以下、図１及び図２を参照して本実施の形態の電流−電圧変換回路１００の詳細な動作について説明する。

発光ダイオード１によって光信号が出力されると、フォトダイオード２は発光ダイオード１から伝送された光信号を受信して、電流信号を出力する。ここで、電圧生成部２０の入力部に流れる電流をＩａとする。すると、電圧生成部２０は、Ｉａ×Ｒ２によって生成される電圧Ｖａを出力する。電圧生成部２０によって出力された第１の電圧（以降、電圧Ｖａと称す）は、比較器ＣＭＰ２の反転入力端子に入力される。

また、電圧生成部２０の入力部の電圧をＶｔとするとＯＰ１の非反転入力端子にかかる電圧もＶｔになる。すると、反転入力端子にも同一の電圧Ｖｔになる。よってしきい値電圧生成回路３０により出力される電圧Ｖｔ１は、入力端ＶｔよりＩ１×Ｒ１の電圧分だけ高い電圧となる。なお、電圧Ｖｔは、厳密には電圧Ｖａの振幅の１／Ｇａ（ＧａはアンプＡＭＰの増幅率）だけ変化するが、Ｇａは通常１００〜１０００程度であるため、ほぼ一定とみなせる。従って、しきい値電圧生成回路３０により出力される第１の基準電圧（以降、電圧Ｖｔ１と称す）もほぼ一定となる（図２、参照）。しきい値電圧生成回路３０によって出力された電圧Ｖｔ１は比較器ＣＭＰ１の反転入力端子に入力される。

また、電圧生成部２０によって出力された電圧Ｖａは、しきい値電圧生成回路４０へと入力される。ここでしきい値電圧生成回路４０は、定電流源Ｉ２と抵抗Ｒ３によって生じる電圧降下によって、電圧ＶａよりＩ２×Ｒ３の電圧分だけ低い第２の電圧(以降、電圧Ｖｔ２と称す)を発生する。またこの場合、定電流源Ｉ２とコンデンサＣ１が並列に接続されているため、しきい値電圧生成回路４０によって出力される電圧Ｖｔ２は電圧生成部２０によって出力される電圧Ｖａに対し、一定の遅延が生じる。

以上のように、比較器ＣＭＰ１の反転入力端子にはＶｔ１が入力され、非反転入力端子にはＶｔ２が入力される。以下、Ｖｔ１及びＶｔ２の大小関係に基づいて比較器ＣＭＰ２の非反転入力端子に入力される第２の基準電圧（以降、しきい値電圧Ｖｔｈと称す）を設定する。

仮にＶｔ１＞Ｖｔ２の場合、比較器ＣＭＰ１は"Ｌ"レベルの信号を出力する。この場合、ＮＭＯＳトランジスタＮ１のゲートには、ＩＮＶ１を介して反転した"Ｈ"レベルの信号が入力される。よってＮ１はオン状態となる。また、Ｎ２のゲートにはＩＮＶ１及びＩＮＶ２を介すため"Ｌ"レベルの信号が入力される。よってＮ２はオフ状態となる。よって、比較器ＣＭＰ２の非反転入力端子には電圧Ｖｔ１が入力される。

また、Ｖｔ１＜Ｖｔ２の場合、比較器ＣＭＰ１は"Ｈ"レベルの信号を出力する。この場合、ＮＭＯＳトランジスタＮ２のゲートには、直列に接続されたＩＮＶ１、ＩＮＶ２を介すため"Ｈ"レベルの信号が入力される。よってＮ２はオン状態となる。また、Ｎ１のゲートにはＩＮＶ１を介すため"Ｌ"レベルの信号が入力される。よってＮ１はオフ状態となる。よって、比較器ＣＭＰ２の非反転入力端子には電圧Ｖｔ２が入力される。つまり、比較器ＣＭＰ２の非反転入力端子にしきい値電圧Ｖｔｈとして入力される値は、電圧Ｖｔ１あるいは電圧Ｖｔ２のうち常に高いレベルの電圧が選択される。なお、本実施の形態において、スイッチ部５０には電圧Ｖｔ１あるいは電圧Ｖｔ２のいずれか一方を出力するためＮＭＯＳトランジスタ及びインバータを用いたが、電圧Ｖｔ１あるいは電圧Ｖｔ２のいずれか一方を出力すればよく、例えばＰＭＯＳトランジスタを用いることも可能である。

以上のように、比較器ＣＭＰ２の非反転入力端子にしきい値電圧Ｖｔｈとして入力される値は、電圧Ｖｔ１あるいは電圧Ｖｔ２のうちどちらか一方の高い電圧が選択される。また、コンパレータＣＭＰ２の反転入力端子にはＶａが入力される。ここで、電流−電圧変換回路１００の電圧出力動作について説明する。

光入力が発生しない場合（図２、Ｔ１参照）、Ｖｔ１＞Ｖａ＞Ｖｔ２となるため、Ｖｔ１＞Ｖｔ２となる。よって、しきい値電圧ＶｔｈにはＶｔ１が選択される。この場合、比較器ＣＭＰ２に入力される電圧Ｖｔ１、Ｖａは、Ｖｔ１＞Ｖａである。よって、比較器ＣＭＰ２は"Ｈ"レベルの信号を出力する。

光電流が入力されると（図２、Ｔ２参照）、電圧生成部２０により出力される電圧Ｖａは入力端の電流の増加に伴い増加する。また、電圧Ｖａが上昇し、Ｖａ＞Ｖｔ１となるとＣＭＰ２は"Ｌ"レベルの信号を出力する。また、電圧Ｖａの上昇に応じて電圧Ｖｔ２も上昇する。その後、Ｖｔ１＜Ｖｔ２になると、しきい値電圧ＶｔｈはＶｔ１からＶｔ２に切り替わる（図２、Ｎ２オン参照）。

その後、光電流の入力レベルが低下すると（図２、Ｔ３参照）、電圧生成部２０によって出力される電圧Ｖａは低下する。また、電圧Ｖａが低下し、Ｖａ＜Ｖｔ２となるとＣＭＰ２は"Ｈ"レベルの信号を出力する。また、電圧Ｖａの低下に応じて電圧Ｖｔ２も低下する。その後、Ｖｔ１＞Ｖｔ２となると、しきい値電圧ＶｔｈはＶｔ２からＶｔ１に切り替わる（図２、Ｎ１オン参照）。以上のような動作を繰り返すことにより、本実施の形態における電流−電圧変換回路は、光入力レベルの変化に応じて出力信号は"Ｈ"レベルあるいは"Ｌ"レベルの信号を出力する。

以上、本実施の形態の電流−電圧変換回路１００において、図２に示す動作波形を考慮して入力信号レベルが変化した場合について説明する。図３に入力信号が変化した場合の出力電圧における立ち上がり時間と立下り時間の変化について示す。

図３は、光信号入力レベルが小さくなっていく場合の、電圧生成部２０から出力される電圧Ｖａとしきい値電圧Ｖｔｈの大小関係が逆転するときに生じる出力信号の立ち上がり時の遅延時間（ｔｐＬＨ）と立下り時の遅延時間（ｔｐＨＬ）を示している。この場合、立下り時の遅延時間（ｔｐＨＬ）は、光入力レベルが小さくなるにつれて大きくなる。また、立ち上がり時の遅延時間（ｔｐＬＨ）も光入力レベルが小さくなるにつれて大きくなる。

また、図４に光入力レベルの大小関係に応じた遅延時間の変化についての図を示す。光入力レベルが小さくなるにつれて立ち上がり時の遅延時間（ｔｐＬＨ）は増加するが、立下がり時の遅延時間（ｔｐＨＬ）も増加するため、パルス幅歪みＰＷＤ（＝｜ｔｐＬＨ−ｔｐＨＬ｜）が一定になる。このように、入力信号の立ち上がり時と立ち下がり時の遅延時間によって生じるパルス幅歪みを防止している。

以上、本実施の電流−電圧変換回路の動作について示した。本実施の形態では、光電流生成部１０によって生成された光電流に基づいた電圧Ｖａを電圧生成部２０によって生成した。また、電圧Ｖａが、"Ｈ"レベルあるいは"Ｌ"レベルの信号かを判定するためにしきい値電圧Ｖｔｈを生成した。その場合、しきい値電圧Ｖｔｈには、ＶａよりＩ２×Ｒ３の電圧分だけ低い電圧Ｖｔ２と、光電流生成部１０の出力部における電圧より、Ｉ１×Ｒ１の電圧分だけ高い電圧Ｖｔ１を設け、スイッチ動作によって、Ｖｔ１あるいはＶｔ２のどちらか一方をしきい値電圧Ｖｔｈに設定した。そして、電圧Ｖａとしきい値電圧Ｖｔｈの大小関係を比較することにより、"Ｈ"レベルあるいは"Ｌ"レベルの信号を出力した。

光電流が入力されない場合は、しきい値電圧ＶｔｈにＶｔ１（＞Ｖａ）を設定し、光電流が入力された場合は、しきい値電圧ＶｔｈにＶｔ２（＜Ｖａ）を設定した。このようにしきい値電圧Ｖｔｈを設定することによって、電圧生成部２０によって生成された電圧Ｖａの立ち上がりからしきい値電圧Ｖｔｈとの大小関係が逆転するときに生じる遅延時間ｔｐＨＬと、電圧生成部２０によって生成された電圧Ｖａの立下がりからしきい値電圧Ｖｔｈとの大小関係が逆転するときに生じる遅延時間ｔｐＬＨの差がほぼ同一となる。また、光電流が変化し、仮に光電流が減少した場合でも遅延時間ｔｐＨＬとｔｐＬＨの差はほぼ一定である。よって、入力信号の立ち上がり時と立ち下がり時の遅延時間によって生じるパルス幅歪みを防止することが可能となる。また、電圧生成部２０によって生成される電圧ＶａとＶｔ１の電圧差とＶａとＶｔ２の電圧差を等しくすることにより、遅延時間ｔｐＨＬと遅延時間ｔｐＬＨの差をさらに小さくすることが可能となる。

また、本実施の形態の電流−電圧変換回路の電源投入時では、仮に光電流が入力されていない場合でもＶａ＜Ｖｔ１（Ｖｔｈ）としきい値を設定することによって"Ｌ"レベルの正常な信号が出力される。また、電源投入時に光電流が入力された場合においても、Ｖａ＞Ｖｔｈとしきい値を設定することによって"Ｈ"レベルの正常な信号が出力される。このように、しきい値電圧を設定することによって誤動作を防ぐことが可能となる。

以上、本発明の実施の形態について詳細に説明したが、本発明の趣旨を逸脱しない限り種々の変形が可能である。

実施の形態１に関わる電流−電圧変換回路１００を示す図である。 実施の形態１に関わる電流−電圧変換回路１００の動作波形を示す図である。 実施の形態１に関わる電流−電圧変換回路１００の動作波形を示す図である。 実施の形態１に関わる電流−電圧変換回路１００の動作波形を示す図である。 従来の電流−電圧変換回路を示す図である。 従来の電流−電圧変換回路の動作波形を示す図である。 従来の電流−電圧変換回路の動作波形を示す図である。 従来の電流−電圧変換回路の動作波形を示す図である。

符号の説明

１０ 光電流生成部
２０ 電圧生成部
３０、４０、７０ しきい値電圧生成回路
５０ スイッチ部
６０ 比較部
１ 発光ダイオード
２ フォトダイオード
ＡＭＰ アンプ
ＯＰ１、 オペアンプ
Ｎ１、Ｎ２ ＮＭＯＳトランジスタ
ＩＮＶ１、ＩＮＶ２ インバータ
Ｉ１、Ｉ２ 定電流源
Ｒ１、Ｒ２、Ｒ３ 抵抗
Ｃ１ コンデンサ
ＣＭＰ１、ＣＭＰ２ 比較器
１００ 電流電圧変換回路

Claims (10)

1. 入力電流に基づいて第１の電圧を生成する第１の電圧生成部と、
   第１の電圧生成部の入力電圧と前記第１の電圧の昇圧側に所定の電圧差を有する第１の基準電圧を出力する基準電圧生成部と、
   前記第１の電圧と第１の電圧の降圧側に所定の電圧差を有し、前記第１の電圧の変動に対して遅延を有して変動する第２の電圧を生成する第２の電圧生成部と、
   前記第１の基準電圧と前記第２の電圧との大小関係に基づいて、いずれか一方を選択して第２の基準電圧を出力する第１の比較部と、
   前記第２の基準電圧と前記第１の電圧を比較する第２の比較部とを有する電流電圧変換回路。
2. 前記第１の比較部は、前記第１の基準電圧を前記第２の基準電圧として出力する第１のスイッチと、前記第２の電圧を前記第２の基準電圧として出力する第２のスイッチとを有することを特徴とする請求項１に記載の電流電圧変換回路。
3. 前記第１の比較部は、前記第１の基準電圧と前記第２の電圧とを比較し、当該比較結果に基づいて前記第１のスイッチあるいは前記第２のスイッチの導通状態を制御する比較器を有することを特徴とする請求項２に記載の電流電圧変換回路。
4. 前記第２の電圧生成部は、前記第１の電圧生成部の出力部と接地電位との間に直列に接続された抵抗及び定電流源と、前記定電流源と並列に接続されたコンデンサとを有することを特徴とする請求項１乃至３に記載の電流電圧変換回路。
5. 前記第２の電圧生成部は、前記第１の電圧を前記抵抗によって電圧降下させた電圧を前記第２の電圧として出力することを特徴とする請求項４に記載の電流電圧変換回路。
6. 前記基準電圧生成部は、非反転入力端子に前記第１の電圧生成部の入力電位が接続されたオペアンプと、オペアンプの出力と反転入力端子との間に接続された抵抗と、オペアンプの反転入力端子と接地との間に接続された定電流源とを有することを特徴とする請求項１乃至５に記載の電流電圧変換回路。
7. 入力電流に基づいた第１の電圧を生成し、
   前記第１の電圧と所定の電圧差を有し、前記第１の電圧に対して遅延を持って変動する第２の電圧を出力し、
   第１の基準電圧と前記第２の電圧との大小関係に基づいて、いずれか一方を第２の基準電圧として選択し、
   前記第１の電圧と前記第２の基準電圧を比較し、比較結果に基づいた電圧を出力する電流電圧変換方法。
8. 入力電流を受けこれを増幅して第１の電圧を出力する増幅器と、この第１の電圧を基準電圧と比較して比較結果を発生する比較器とを有し、
   前記増幅器の入力電位と前記第１の電圧の昇圧側に所定の電圧差を有する第２の電圧と、
   前記第１の電圧と第１の電圧の降圧側に所定の電圧差を有し、前記第１の電圧の変動に対して遅延を有して変動する第３の電圧との大小関係に基づいて、
   前記第１の電圧の昇圧側に大きい方の電圧を前記基準電圧とする電流電圧変換回路。
9. 前記増幅器は入出力端子間に帰還抵抗を有し、この入力端子に前記入力電流が供給されることを特徴とする請求項８に記載の電流電圧変換回路。
10. 前記入力電流は、フォトダイオードからの受光に基づく電流であることを特徴とする請求項９に記載の電流電圧変換回路。

Images