JP2007311476A - Manufacturing method for substrate with built-in electronic component - Google Patents

Manufacturing method for substrate with built-in electronic component Download PDF

Info

Publication number
JP2007311476A
JP2007311476A JP2006137741A JP2006137741A JP2007311476A JP 2007311476 A JP2007311476 A JP 2007311476A JP 2006137741 A JP2006137741 A JP 2006137741A JP 2006137741 A JP2006137741 A JP 2006137741A JP 2007311476 A JP2007311476 A JP 2007311476A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
electronic component
cavity
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006137741A
Other languages
Japanese (ja)
Inventor
Yasuyoshi Horikawa
泰愛 堀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006137741A priority Critical patent/JP2007311476A/en
Publication of JP2007311476A publication Critical patent/JP2007311476A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method that enables to form a cavity of an insulating layer for mounting an electronic component corresponding to various design specifications at high production efficiency, in a manufacturing method for a substrate with a built-in electronic component that has a structure in which the electronic component is mounted on the substrate while being buried in the insulating layer. <P>SOLUTION: It is composed so as to prepare a body 5 to be mounted in which a mounting region (A) where the cavity 18x for mounting the electronic component 30 is arranged, and an insulating-layer forming region (C) where the insulating layer 18 provided with the cavity 18x is arranged are demarcated. An insoluble insulator 18b unremovable with a solvent is formed in the insulating-layer forming region (C) while forming a soluble insulator 18a removable with a solvent in the mounting region (A) on the body 5 to be mounted by an ink-jet system. Next, the insoluble insulator 18b is left behind by selectively removing the soluble insulator 18a with a solvent. After obtaining the insulating layer 18 provided with the cavity 18x by this, the electronic component 30 is mounted at the bottom of the cavity 18x. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は電子部品内蔵基板の製造方法に係り、さらに詳しくは、電子部品が絶縁層に埋設された状態で基板上に実装された構造の電子部品内蔵基板の製造方法に関する。   The present invention relates to a method for manufacturing an electronic component built-in substrate, and more particularly to a method for manufacturing an electronic component built-in substrate having a structure in which the electronic component is mounted on a substrate in an embedded state in an insulating layer.

従来、電子部品が絶縁層に埋設された状態で基板上に実装された構造の電子部品内蔵基板がある。そのような電子部品内蔵基板では、基板上に複数の能動素子や受動素子が実装され、各素子間の配線を効率よく形成するために、電子部品が絶縁層に埋設されて実装される。   Conventionally, there is an electronic component built-in substrate having a structure in which the electronic component is mounted on the substrate in a state where the electronic component is embedded in an insulating layer. In such an electronic component built-in substrate, a plurality of active elements and passive elements are mounted on the substrate, and the electronic component is embedded and mounted in an insulating layer in order to efficiently form wiring between the elements.

従来技術の電子部品内蔵基板の第１の製造方法では、図１（ａ）に示すように、まず、絶縁基板１００の上に第１配線層１２０を形成し、その上に第２絶縁層１４０を形成する。さらに、第１配線層１２０の上の第１絶縁層１４０の部分にビアホール１４０ｘを形成する。次いで、ビアホール１４０ｘを介して第１配線層１２０に接続される第２配線層１６０を第１絶縁層１４０の上に形成する。   In the first method for manufacturing an electronic component built-in substrate according to the prior art, as shown in FIG. 1A, first, a first wiring layer 120 is formed on an insulating substrate 100, and a second insulating layer 140 is formed thereon. Form. Further, a via hole 140 x is formed in the portion of the first insulating layer 140 on the first wiring layer 120. Next, a second wiring layer 160 connected to the first wiring layer 120 through the via hole 140 x is formed on the first insulating layer 140.

続いて、部品基板２００の上に下部電極２２０、誘電体層２４０、上部電極２６０及び保護層２８０が形成されて構成されるキャパシタ部品３００を用意する。キャパシタ部品３００の下部電極２２０は誘電体層２４０から外側に延在する延在部を備え、その上に上部電極２６０の上面と同一の高さに設定された補助電極２２０ａが設けられている。そして、キャパシタ部品３００を第１絶縁層１４０の実装領域に実装する。   Subsequently, the capacitor component 300 configured by forming the lower electrode 220, the dielectric layer 240, the upper electrode 260, and the protective layer 280 on the component substrate 200 is prepared. The lower electrode 220 of the capacitor component 300 includes an extending portion that extends outward from the dielectric layer 240, and an auxiliary electrode 220 a that is set at the same height as the upper surface of the upper electrode 260 is provided thereon. Then, the capacitor component 300 is mounted on the mounting region of the first insulating layer 140.

次いで、図１（ｂ）に示すように、キャパシタ部品３００を被覆する第２絶縁層１８０を形成する。このとき、第２絶縁層１８０はキャパシタ部品３００の段差の影響によってその上面が段差をもった状態で形成される。その後に、図１（ｃ）に示すように、バフ研磨などにより第２絶縁層１８０の上面を削ることにより、図１（ｄ）に示すように、キャパシタ部品３００の段差が解消されて平坦な上面をもつ第２絶縁層１８０を得る。   Next, as shown in FIG. 1B, a second insulating layer 180 that covers the capacitor component 300 is formed. At this time, the second insulating layer 180 is formed in a state where the upper surface has a step due to the step of the capacitor component 300. Thereafter, as shown in FIG. 1C, the upper surface of the second insulating layer 180 is scraped by buffing or the like, so that the step of the capacitor component 300 is eliminated and flattened as shown in FIG. A second insulating layer 180 having an upper surface is obtained.

このように、従来技術の第１の製造方法では、キャパシタ部品３００に接続される配線層を第２絶縁層１８０上に精度よく形成するために、キャパシタ部品３００によって生じる第２絶縁層１８０の段差を平坦化する必要がある。   As described above, in the first manufacturing method of the prior art, the step of the second insulating layer 180 caused by the capacitor component 300 is formed in order to accurately form the wiring layer connected to the capacitor component 300 on the second insulating layer 180. Need to be flattened.

また、従来技術の電子部品内蔵基板の第２の製造方法では、図２（ａ）及び（ｂ）に示すように、図１（ａ）と同様に絶縁基板１００の上に２層配線（第１配線層１２０、第１絶縁層１４０、第２配線層１６０）を形成した後に、第２配線層１６０を被覆する第２絶縁層１８０を形成する。次いで、図２（ｃ）に示すように、第２絶縁層１８０の実装領域にルータ加工やレーザ加工によってキャビティ１８０ｘ形成する。そして、図２（ｄ）に示すように、前述したキャパシタ部品３００をキャビティ１８０ｘの底部に実装する。   Further, in the second method for manufacturing a substrate with built-in electronic components according to the prior art, as shown in FIGS. 2A and 2B, two-layer wiring (first layer) is formed on the insulating substrate 100 as in FIG. After the first wiring layer 120, the first insulating layer 140, and the second wiring layer 160) are formed, the second insulating layer 180 that covers the second wiring layer 160 is formed. Next, as shown in FIG. 2C, a cavity 180x is formed in the mounting region of the second insulating layer 180 by router processing or laser processing. Then, as shown in FIG. 2D, the above-described capacitor component 300 is mounted on the bottom of the cavity 180x.

このとき、キャビティ１８０ｘによってキャパシタ部品３００の段差が解消される。その後に、図２（ｅ）に示すように、キャパシタ部品３００を被覆する第３絶縁層１９０を形成する。これにより、キャパシタ部品３００とキャビティ１８０ｘの側面との間の隙間に第３絶縁層１９０が埋め込まれると共に、第３絶縁層１９０はキャパシタ部品３００の段差の影響を受けることなく、その上面が平坦化された状態で形成される。   At this time, the step of the capacitor component 300 is eliminated by the cavity 180x. Thereafter, as shown in FIG. 2E, a third insulating layer 190 that covers the capacitor component 300 is formed. As a result, the third insulating layer 190 is embedded in the gap between the capacitor component 300 and the side surface of the cavity 180x, and the third insulating layer 190 is flattened without being affected by the step of the capacitor component 300. Formed in the state.

このようにして、従来技術の第２の製造方法では、第２絶縁層１８０のキャビティ１８０ｘにキャパシタ部品３００を実装してその段差を解消することにより、その後にキャパシタ部品３００に接続される配線層を第３絶縁層１９０上に精度よく形成できるようにしている。   Thus, in the second manufacturing method according to the prior art, the capacitor component 300 is mounted in the cavity 180x of the second insulating layer 180 and the step is eliminated, so that the wiring layer connected to the capacitor component 300 thereafter Can be formed on the third insulating layer 190 with high accuracy.

これに関連する技術としては、特許文献１には、転写基板の上に固定された電子部品を樹脂封止し、樹脂の上面を研磨して平坦化し、転写基板を剥離した後に、剥離面に電子部品の接合部に接続される銅パターンを形成する方法が記載されている。
特開２００１−５３４１３号公報 As a technology related to this, in Patent Document 1, an electronic component fixed on a transfer substrate is resin-sealed, and the upper surface of the resin is polished and flattened. A method for forming a copper pattern connected to a joint of an electronic component is described.
JP 2001-53413 A

しかしながら、前述した第１の製造方法では、実装する電子部品の数や種類によって第２絶縁層の段差の状態が変化するため、平坦化に係わる第２絶縁層の最適膜厚や研磨条件の設定が困難になり、設計変更や多品種製造の際に容易に対応できない。   However, in the first manufacturing method described above, the state of the step of the second insulating layer changes depending on the number and type of electronic components to be mounted. Therefore, the optimum film thickness and polishing conditions for the second insulating layer related to planarization are set. It is difficult to respond to design changes and multi-product manufacturing.

また、前述した第２の製造方法では、ルータ加工やレーザ加工によってキャビティを形成するので、キャビティの面積や数が増えると加工時間が長くなり、生産効率が悪くなる。しかも、ルータ加工を使用する場合は、キャビティの高い寸法精度が要求される際には、さらに加工時間が長くなり、生産効率が極めて低くなる。   Further, in the second manufacturing method described above, the cavity is formed by router processing or laser processing. Therefore, if the area or number of the cavities increases, the processing time becomes longer and the production efficiency becomes worse. Moreover, when router processing is used, when high dimensional accuracy of the cavity is required, the processing time becomes longer and the production efficiency becomes extremely low.

さらに、レーザ加工を使用する場合は、キャビティを形成する際にストッパ層(銅層など)が必要となり、製造工程が煩雑になる難点もある。   Furthermore, when laser processing is used, a stopper layer (such as a copper layer) is required when forming the cavity, which makes it difficult to manufacture the manufacturing process.

本発明は以上の課題を鑑みて創作されたものであり、電子部品が絶縁層に埋設された状態で基板上に実装される電子部品内蔵基板の製造方法において、電子部品を実装するための絶縁層のキャビティを各種の設計仕様に応じて高い生産効率で形成できる方法を提供することを目的とする。   The present invention was created in view of the above problems, and in an electronic component-embedded substrate manufacturing method in which an electronic component is mounted on a substrate in a state where the electronic component is embedded in an insulating layer, insulation for mounting the electronic component is provided. It is an object of the present invention to provide a method capable of forming a layer cavity with high production efficiency according to various design specifications.

上記課題を解決するため、本発明は電子部品内蔵基板の製造方法に係り、電子部品を実装するためのキャビティが配置される実装領域と、前記キャビティを備える絶縁層が配置される絶縁層形成領域とが画定された被実装体を用意する工程と、インクジェット方式により、前記被実装体上の前記実装領域に溶剤で除去可能な溶解性絶縁部を形成すると共に、前記絶縁層形成領域に前記溶剤で除去不能な不溶性絶縁部を形成する工程と、前記溶剤によって前記溶解性絶縁部を選択的に除去することにより、前記不溶性絶縁部を残し、これによって前記キャビティを備えた前記絶縁層を得る工程と、前記キャビティの底部に前記電子部品を実装する工程とを有することを特徴とする。   In order to solve the above problems, the present invention relates to a method of manufacturing an electronic component built-in substrate, and a mounting region in which a cavity for mounting an electronic component is disposed, and an insulating layer forming region in which an insulating layer including the cavity is disposed. And forming a soluble insulating portion that can be removed with a solvent in the mounting area on the mounted body by an inkjet method, and forming the solvent in the insulating layer forming area. A step of forming an insoluble insulating portion that cannot be removed by the step, and a step of selectively removing the soluble insulating portion by the solvent to leave the insoluble insulating portion, thereby obtaining the insulating layer having the cavity. And mounting the electronic component on the bottom of the cavity.

本発明の一つの好適な態様では、インクジェット方式により、被実装体の実装領域に溶剤（水など）で除去可能な溶解性樹脂インクが平面的に敷き詰められ、絶縁層形成領域に溶剤で除去不能な不溶性樹脂インクが平面的に敷き詰められて樹脂インク層が形成される。樹脂インク層の形成は、所定の膜厚の絶縁層が得られるように所定回繰り返して行われる。その後に、溶解性の樹脂インク層が溶剤によって選択的に除去されることにより、不溶性の樹脂インク層が被実装体の上に残される。これによってキャビティが設けられた絶縁層が被実装体の上に形成される。   In one preferable aspect of the present invention, a soluble resin ink that can be removed with a solvent (water or the like) is spread in a mounting area of a mounted body in a plane by an inkjet method, and the insulating layer formation area cannot be removed with a solvent. The insoluble resin ink is spread on a plane to form a resin ink layer. The resin ink layer is repeatedly formed a predetermined number of times so as to obtain an insulating layer having a predetermined film thickness. Thereafter, the soluble resin ink layer is selectively removed with a solvent, so that an insoluble resin ink layer is left on the mounted body. Thus, an insulating layer provided with a cavity is formed on the mounted body.

このような方法を採用することにより、ルータ加工やレーザ加工を使用する場合よりも高い寸法精度のキャビティが設けられた絶縁層を容易に形成することができる。そして、キャビティの中に電子部品が実装された後に、電子部品を被覆する埋込絶縁層が形成される。電子部品の段差はキャビティによって解消されるので、電子部品に接続される配線層が埋込絶縁層の上に高精度で形成される。   By adopting such a method, it is possible to easily form an insulating layer provided with a cavity with higher dimensional accuracy than when router processing or laser processing is used. Then, after the electronic component is mounted in the cavity, an embedded insulating layer that covers the electronic component is formed. Since the step of the electronic component is eliminated by the cavity, the wiring layer connected to the electronic component is formed on the embedded insulating layer with high accuracy.

また、インクジェット方式は、３次元ＣＡＤと連携させることができることから、各種の設計仕様に合わせてキャビティの数や大きさの変更に容易に対応することができるので、多品種の電子部品内蔵基板を高い生産効率で製造することができる。   In addition, since the inkjet method can be linked with a three-dimensional CAD, it can easily respond to changes in the number and size of cavities in accordance with various design specifications. It can be manufactured with high production efficiency.

また、上記課題を解決するため、本発明は電子部品内蔵基板の製造方法に係り、電子部品を実装するためのキャビティが配置される実装領域と、前記キャビティを備える絶縁層が配置される絶縁層形成領域とが画定された被実装体を用意する工程と、前記被実装体上の全体に樹脂パウダ層を敷く工程と、インクジェット方式で前記実装領域に対応する前記樹脂パウダ層の部分に接着材を選択的に形成することにより、前記接着材の下の前記樹脂パウダ層の部分を固化させて樹脂パウダ固化部を得る工程と、前記接着材を熱処理して硬化させることにより、樹脂パウダ固化部を本硬化させる工程と、前記樹脂パウダ層の固化されていない部分をエアブローによって除去することにより、前記キャビティを備えた絶縁層を得る工程と、前記キャビティの底部に前記電子部品を実装する工程とを有することを特徴とする。   In order to solve the above problems, the present invention relates to a method of manufacturing an electronic component built-in substrate, and relates to a mounting region in which a cavity for mounting an electronic component is disposed, and an insulating layer in which the insulating layer including the cavity is disposed. A step of preparing a mounted body in which a formation region is defined; a step of laying a resin powder layer on the entire mounted body; and an adhesive on a portion of the resin powder layer corresponding to the mounting region by an inkjet method Forming a resin powder solidified portion by solidifying a portion of the resin powder layer under the adhesive, and heat-treating and curing the adhesive to obtain a resin powder solidified portion. A step of permanently curing the resin powder layer, removing an unsolidified portion of the resin powder layer by air blow, and obtaining an insulating layer having the cavity; Characterized by a step of mounting the electronic component on the bottom of the I.

本発明の好適な態様では、被実装体上の全体に樹脂パウダ層を敷き、実装領域に対応する樹脂パウダ層の部分に、インクジェット方式によって接着材を選択的に形成することにより、接着材の下の樹脂パウダ層を固化させて樹脂パウダ固化部を得る。さらに、接着材を硬化させて樹脂パウダ固化部を本硬化させる。これらの一連の工程は、所定の膜厚の絶縁層が得られるように所定回繰り返して行われる。   In a preferred aspect of the present invention, a resin powder layer is laid on the entire mounted body, and an adhesive material is selectively formed on the resin powder layer portion corresponding to the mounting area by an inkjet method. The lower resin powder layer is solidified to obtain a resin powder solidified portion. Further, the adhesive is cured to fully cure the resin powder solidified portion. These series of steps are repeated a predetermined number of times so as to obtain an insulating layer having a predetermined film thickness.

続いて、樹脂パウダ層の固化していない部分がエアブローで取り除かれて、樹脂パウダ固化部が被実装体の上に選択的に残される。これによってキャビティを備えた絶縁層が被実装体の上に形成される。   Subsequently, the non-solidified portion of the resin powder layer is removed by air blow, and the resin powder solidified portion is selectively left on the mounted body. As a result, an insulating layer having a cavity is formed on the mounted body.

このような方法を採用しても、上記した発明と同様に、被実装体の上に高い寸法精度のキャビティが設けられた絶縁層を容易に形成することができると共に、多品種の電子部品内蔵基板を高い生産効率で製造することができる。   Even if such a method is adopted, an insulating layer provided with a cavity with high dimensional accuracy can be easily formed on the mounted body as in the above-described invention, and various types of electronic components are incorporated. The substrate can be manufactured with high production efficiency.

以上説明したように、電子部品が実装されるキャビティを備えた絶縁層を容易に形成できると共に、各種の設計仕様にも容易に対応できるようになる。   As described above, it is possible to easily form an insulating layer having a cavity in which an electronic component is mounted and to easily cope with various design specifications.

以下、本発明の実施の形態について、添付の図面を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

（第１の実施の形態）
図３〜図５は本発明の第１実施形態の電子部品内蔵装置の製造方法を示す断面図である。本発明の第１実施形態の電子部品内蔵基板の製造方法は、図３（ａ）に示すように、まず、ガラスエポキシ樹脂などからなる基板１０を用意し、その基板１０の上に第１配線層１２を形成する。その後に、第１配線層１２の上に樹脂フィルムを貼着するなどして第１絶縁層１４を形成する。さらに、第１配線層１２の上の第１絶縁層１４の所要部分にレーザ加工などによって第１ビアホール１４ｘを形成する。続いて、第１ビアホール１４ｘを介して第１配線層１２に接続される第２配線層１６を第１絶縁層１４の上に形成する。 (First embodiment)
3 to 5 are cross-sectional views illustrating a method of manufacturing the electronic component built-in device according to the first embodiment of the present invention. In the method for manufacturing an electronic component built-in substrate according to the first embodiment of the present invention, as shown in FIG. 3A, first, a substrate 10 made of glass epoxy resin or the like is prepared, and a first wiring is formed on the substrate 10. Layer 12 is formed. Thereafter, the first insulating layer 14 is formed by sticking a resin film on the first wiring layer 12. Further, a first via hole 14x is formed in a required portion of the first insulating layer 14 on the first wiring layer 12 by laser processing or the like. Subsequently, a second wiring layer 16 connected to the first wiring layer 12 through the first via hole 14 x is formed on the first insulating layer 14.

このとき、第２配線層１６は、第１絶縁層１４上に電子部品が実装されるキャビティが配置される実装領域Ａが確保されるように形成される。また、第２配線層１６の上には第２ビアホールを形成するための開口部が配置されるビアホール配置領域Ｂが画定される。これにより、実装領域Ａ及びビアホール配置領域Ｂ以外の領域が絶縁層形成領域Ｃとなる。このようにして、本実施形態の被実装体８が用意される。   At this time, the second wiring layer 16 is formed on the first insulating layer 14 so as to secure a mounting region A in which a cavity in which an electronic component is mounted is disposed. Further, a via hole arrangement region B in which an opening for forming the second via hole is arranged is defined on the second wiring layer 16. Thereby, the region other than the mounting region A and the via hole arrangement region B becomes the insulating layer forming region C. Thus, the mounted body 8 of this embodiment is prepared.

本実施形態では、被実装体８における実装領域Ａ及びビアホール配置領域Ｂに水などの溶剤で除去可能な溶解性絶縁部が形成され、それ以外の絶縁層形成領域Ｃに溶剤で除去不能な不溶性絶縁部が形成される。溶解性絶縁部は、溶剤に溶けるものであってもよいし、溶剤の液流によって吹き飛ばされるものであってもよい。   In the present embodiment, a soluble insulating part that can be removed with a solvent such as water is formed in the mounting area A and the via hole arrangement area B in the mounted body 8, and the other insulative layer forming area C that cannot be removed with a solvent is insoluble. An insulating part is formed. The soluble insulating part may be one that is soluble in a solvent, or one that is blown off by a liquid flow of the solvent.

まず、そのような２種類の絶縁部を被実装体８上に選択的に形成するためのインクジェット装置（不図示）を用意する。図３（ｂ）に示すように、インクジェット装置は、第１、第２ノズル１９ａ、１９ｂを備えており、第１ノズル１９ａからは溶解性樹脂インク１８ａが吐出され、第２ノズル１９ｂからは不溶性樹脂インク１８ｂが吐出されるようになっている。第１、第２ノズル１９ａ、１９ｂから吐出される各樹脂インク１８ａ、１８ｂは、一回の吐出につき１０〜１００μｍ（好適には３０〜６０μｍ）程度の粒状となって滴下される。   First, an ink jet device (not shown) for selectively forming such two types of insulating portions on the mounted body 8 is prepared. As shown in FIG. 3B, the ink jet apparatus includes first and second nozzles 19a and 19b. Dissolvable resin ink 18a is ejected from the first nozzle 19a and insoluble from the second nozzle 19b. Resin ink 18b is discharged. The resin inks 18a and 18b discharged from the first and second nozzles 19a and 19b are dropped in a granular form of about 10 to 100 μm (preferably 30 to 60 μm) per discharge.

各ノズル１９ａ，１９ｂはそれぞれ複数個備えられており、複数のノズルから樹脂インクを同時に吐出させることも可能である。インクジェット装置では、被実装体８の所望位置にノズル１９ａ，１９ｂを位置合わせして配置することができるので、各樹脂インク１８ａ、１８ｂを狙いの場所に精度よく滴下させ、滴下場所を順次移動させることによって所定領域に樹脂インク層を形成することができる。   A plurality of nozzles 19a and 19b are provided, and resin ink can be simultaneously discharged from the plurality of nozzles. In the ink jet apparatus, since the nozzles 19a and 19b can be aligned and arranged at desired positions on the mounted body 8, the resin inks 18a and 18b are accurately dropped onto the target locations and the dropping locations are sequentially moved. Thus, a resin ink layer can be formed in a predetermined region.

例えば、溶解性樹脂インク１８ａは、硬化後の架橋密度が低いエポキシ系の光（ＵＶ）硬化性樹脂からなり、硬化後の相互の接着性が低く、ウォータジェット（加圧水流）によって容易に吹き飛ばされて除去される特性を有する。あるいは、架橋密度の低い樹脂の他に、水分を多く含むゲル状の樹脂を使用してもよい。   For example, the soluble resin ink 18a is made of an epoxy-based light (UV) curable resin having a low crosslinking density after curing, has low mutual adhesiveness after curing, and is easily blown off by a water jet (pressurized water flow). Have the property of being removed. Alternatively, in addition to a resin having a low crosslinking density, a gel-like resin containing a large amount of moisture may be used.

一方、不溶性樹脂インク１８ｂは、硬化する際の架橋密度が高いエポキシ系の光（ＵＶ）硬化性樹脂からなり、硬化後の相互の接着性が強く、ウォータジェット（加圧水流）に耐えて吹き飛ばされずに残る特性を有する。   On the other hand, the insoluble resin ink 18b is made of an epoxy-based light (UV) curable resin having a high crosslinking density when cured, has strong mutual adhesiveness after curing, and resists water jet (pressurized water flow) and is not blown off. It has characteristics that remain.

そして、被実装体８の実装領域Ａ及びビアホール配置領域Ｂに、溶解性樹脂インク１８ａを第１ノズル１９ａから場所を変えながら順次滴下することによって平面的に敷き詰める。なお、図３（ｂ）のビアホール配置領域Ｂには後に溶解性樹脂インク１８ａが形成される。これと同時に、絶縁層形成領域Ｃに不溶性樹脂インク１８ｂを第２ノズル１９ｂから場所を変えながら順次滴下することによって平面的に敷き詰める。このようにして、粒状の溶解性樹脂インク１８ａ及び不溶性樹脂インク１８ｂが一層分だけ敷き詰められる。   Then, the dissolvable resin ink 18a is spread on the mounting area A and the via hole arrangement area B of the mounted body 8 by dropping sequentially from the first nozzle 19a while changing the location. Note that the soluble resin ink 18a is formed later in the via hole arrangement region B of FIG. At the same time, the insoluble resin ink 18b is spread on the insulating layer forming region C by dropping it in sequence from the second nozzle 19b while changing the location. In this way, the granular soluble resin ink 18a and the insoluble resin ink 18b are spread by one layer.

次いで、敷き詰められた溶解性樹脂インク１８ａ及び不溶性樹脂インク１８ｂをローラで厚みが均一になるように平坦化することにより、第１層目の樹脂インク層１８Ｌを得る。さらに、紫外線ランプ（ｇ，ｈ，ｉ線）から１００〜３００ｍＪの条件で樹脂インク層１８ＬにＵＶ（紫外線）照射することによって樹脂インク層１８Ｌを硬化させる。   Next, the dissolvable resin ink 18a and the insoluble resin ink 18b spread are flattened with a roller so as to have a uniform thickness, thereby obtaining a first resin ink layer 18L. Further, the resin ink layer 18L is cured by irradiating the resin ink layer 18L with UV (ultraviolet rays) under the condition of 100 to 300 mJ from the ultraviolet lamp (g, h, i line).

さらに、図３（ｃ）に示すように、上記した樹脂インク層１８Ｌの形成工程及び硬化工程を繰り返すことにより、１層目の樹脂インク層１８Ｌの上に同様な構造の樹脂インク層１８Ｌを積層する。つまり、実装領域Ａ及びビアホール配置領域Ｂでは溶解性樹脂インク１８ａが積み上げられ、かつ絶縁層形成領域Ｃでは不溶性樹脂インク１８ｂが積み上げられる。これにより、第１絶縁層１４及び第２配線層１６の上に樹脂インク積層体１８ＬＭが形成される。   Further, as shown in FIG. 3C, the resin ink layer 18L having the same structure is laminated on the first resin ink layer 18L by repeating the formation process and the curing process of the resin ink layer 18L described above. To do. That is, the soluble resin ink 18a is stacked in the mounting area A and the via hole arrangement area B, and the insoluble resin ink 18b is stacked in the insulating layer forming area C. As a result, the resin ink laminate 18LM is formed on the first insulating layer 14 and the second wiring layer 16.

樹脂インク層１８Ｌは、所望の膜厚の絶縁層が得られるようにｎ層（ｎは１以上の整数）で積層することができる。図３（ｃ）には、樹脂インク層１８Ｌが４層で積層された例が示されており、各樹脂インク１８ａ、１８ｂの粒径が３０μｍの場合は樹脂インク積層体１８ＬＭの厚みは１２０μｍ程度となる。   The resin ink layer 18L can be laminated with n layers (n is an integer of 1 or more) so that an insulating layer with a desired film thickness can be obtained. FIG. 3C shows an example in which four resin ink layers 18L are laminated. When the particle size of each of the resin inks 18a and 18b is 30 μm, the thickness of the resin ink laminate 18LM is about 120 μm. It becomes.

次いで、図３（ｄ）に示すように、図３（ｃ）の樹脂インク積層体１８ＬＭにウォータジェット装置から加圧水流を吹きかけることにより、溶解性樹脂インク１８ａが積層された部分を選択的に吹き飛ばして除去する。溶解性樹脂インク１８ａが積層された部分は相互に接着性の弱い状態で形成されているので、ウォータジェットによって容易に除去される。一方、不溶性樹脂インク１８ｂが積層された部分は、相互に接着性の高い状態で形成されているので、ウォータジェットに耐えることができ、吹き飛ばされずに被実装体８の上に残される。   Next, as shown in FIG. 3 (d), by spraying a pressurized water stream from the water jet device onto the resin ink laminate 18LM of FIG. 3 (c), the portion where the soluble resin ink 18a is laminated is selectively blown off. To remove. Since the portion where the soluble resin ink 18a is laminated is formed in a state of low adhesion to each other, it is easily removed by a water jet. On the other hand, the portion where the insoluble resin ink 18b is laminated is formed in a state of being highly adhesive to each other, so that it can withstand the water jet and remains on the mounted body 8 without being blown off.

このようにして、図４（ａ）に示すように、実装領域Ａにキャビティ１８ｘが設けられ、ビアホール配置領域Ｂに開口部１８ｙが設けられた第２絶縁層１８が絶縁層形成領域Ｃに形成される。   In this way, as shown in FIG. 4A, the second insulating layer 18 in which the cavity 18x is provided in the mounting region A and the opening 18y is provided in the via hole arrangement region B is formed in the insulating layer forming region C. Is done.

なお、図４（ａ）の例では、内壁が垂直なキャビティ１８ｘを形成したが、不溶性樹脂インク１８ｂを横方向にずらして積層することにより、ルータ加工やレーザ加工では形成が困難な順テーパーや２段形状などの各種形状のキャビティを容易に形成することができる。   In the example of FIG. 4 (a), the cavity 18x having a vertical inner wall is formed. However, by laminating the insoluble resin ink 18b in the lateral direction, a forward taper or the like, which is difficult to form by router processing or laser processing, is formed. Cavities having various shapes such as a two-stage shape can be easily formed.

次いで、図４（ｂ）に示すように、電子部品としてキャパシタ部品３０を用意する。キャパシタ部品３０は、部品基板３２の上に下部電極３４、誘電体層３６及び上部電極３８からなるキャパシタＣｘが形成されて基本構成されており、キャパシタＣｘの上に保護層３９が形成されている。下部電極３４は誘電体層３６から外側に延在する延在部３４ａを備えており、その延在部３４ａの上に上部電極３８の上面と同一の高さに設定された補助電極３４ｂが形成されている。そして、キャパシタ部品３０の素子面を上側にした状態でキャビティ１８ｘの底部の第１絶縁層１４の上にキャパシタ部品３０を固着して実装する。   Next, as shown in FIG. 4B, a capacitor component 30 is prepared as an electronic component. The capacitor component 30 has a basic configuration in which a capacitor Cx including a lower electrode 34, a dielectric layer 36, and an upper electrode 38 is formed on a component substrate 32, and a protective layer 39 is formed on the capacitor Cx. . The lower electrode 34 includes an extending portion 34 a extending outward from the dielectric layer 36, and an auxiliary electrode 34 b set to the same height as the upper surface of the upper electrode 38 is formed on the extending portion 34 a. Has been. Then, the capacitor component 30 is fixedly mounted on the first insulating layer 14 at the bottom of the cavity 18x with the element surface of the capacitor component 30 facing upward.

このとき、第２絶縁層１８（樹脂インク積層体１８ＬＭ）の厚みはキャパシタ部品３０の厚みに対応するように設定されるので、キャパシタ部品３０の段差が第２絶縁層１８によって解消される。   At this time, since the thickness of the second insulating layer 18 (resin ink laminate 18LM) is set so as to correspond to the thickness of the capacitor component 30, the step of the capacitor component 30 is eliminated by the second insulating layer 18.

なお、電子部品としてキャパシタ部品３０を例示するが、抵抗部品や半導体素子（ＬＳＩチップ）などを使用してもよい。   In addition, although the capacitor component 30 is illustrated as an electronic component, you may use a resistance component, a semiconductor element (LSI chip), etc.

次いで、図４（ｃ）に示すように、キャパシタ部品３０及び第２絶縁層１８の上に樹脂フィルムを貼着するなどして第３絶縁層２０（埋込絶縁層）を形成する。このとき、キャパシタ部品３０とキャビティ１８ｘの側面との隙間及び開口部１８ｙが第３絶縁層２０によって埋め込まれると共に、第３絶縁層２０はその上面が平坦化された状態で形成される。   Next, as shown in FIG. 4C, a third insulating layer 20 (embedded insulating layer) is formed by sticking a resin film on the capacitor component 30 and the second insulating layer 18. At this time, the gap between the capacitor component 30 and the side surface of the cavity 18x and the opening 18y are filled with the third insulating layer 20, and the third insulating layer 20 is formed with its upper surface flattened.

さらに、図５（ａ）に示すように、第３絶縁層２０及びキャパシタ部品３０の保護層３９をレーザなどで加工することにより、キャパシタ部品３０の上部電極３８及び下部電極３４の補助電極３４ｂに到達する深さの第２ビアホール２０ｘを形成する。なお、第２配線層１６上にもそれに到達する深さの第２ビアホール２０ｘが同時に形成される。   Further, as shown in FIG. 5A, the third insulating layer 20 and the protective layer 39 of the capacitor component 30 are processed with a laser or the like, so that the upper electrode 38 of the capacitor component 30 and the auxiliary electrode 34b of the lower electrode 34 are formed. The second via hole 20x having a reaching depth is formed. A second via hole 20x having a depth reaching the second wiring layer 16 is simultaneously formed on the second wiring layer 16 as well.

その後に、図５（ｂ）に示すように、キャパシタ部品３０の上部電極３８及び下部電極３４の補助電極３４ａと第２配線層１６とに第２ビアホール２０ｘを介して接続される第３配線層２２を第３絶縁層２０の上に形成する。このとき、キャパシタ部品３０上の第３絶縁層２０はその上面が全体にわたって平坦化されて形成されているので、第３配線層２２を形成する際のフォトリソグラフィの精度を向上させることができ、高精度な第３配線層２２を形成することができる。   Thereafter, as shown in FIG. 5B, the third wiring layer connected to the second wiring layer 16 and the auxiliary electrode 34a of the upper electrode 38 and the lower electrode 34 of the capacitor component 30 through the second via hole 20x. 22 is formed on the third insulating layer 20. At this time, since the upper surface of the third insulating layer 20 on the capacitor component 30 is flattened throughout, the accuracy of photolithography when forming the third wiring layer 22 can be improved. The highly accurate third wiring layer 22 can be formed.

このようにして、キャパシタ部品３０が第３絶縁層２０に埋設された状態で第３配線層２２に接続されて実装される。   In this manner, the capacitor component 30 is connected to and mounted on the third wiring layer 22 while being embedded in the third insulating layer 20.

以上説明したように、本実施形態では、インクジェット方式を用いて溶解性樹脂インク１８ａ及び不溶性樹脂インク１８ｂを積み上げて樹脂インク積層体１８ＬＭを形成した後に、溶解性樹脂インク１８ａの部分を選択的に除去することにより、キャビティ１８ｘ及び開口部１８ｙが設けられた第２絶縁層１８を容易に形成することができる。キャビティ１８ｘの中にキャパシタ部品３０を実装することにより、キャパシタ部品３０の段差が容易に解消されるので、キャパシタ部品３０に接続される第３配線層２２を高精度で形成することができる。   As described above, in the present embodiment, the soluble resin ink 18a and the insoluble resin ink 18b are stacked using the inkjet method to form the resin ink laminate 18LM, and then the portion of the soluble resin ink 18a is selectively selected. By removing, the second insulating layer 18 provided with the cavity 18x and the opening 18y can be easily formed. By mounting the capacitor component 30 in the cavity 18x, the step of the capacitor component 30 is easily eliminated, so that the third wiring layer 22 connected to the capacitor component 30 can be formed with high accuracy.

しかも、インクジェット装置は３次元ＣＡＤと連携させて自動化プロセスを構築することができることから、各種の設計仕様に合わせて絶縁層に形成されるキャビティ１８ｘや開口部１８ｙの数や大きさの変更に容易に対応することができるので、多品種の電子部品内蔵基板を高い生産効率で製造することができる。また、複数の試作品を短手番で製造できるので、製品開発の期間の短縮化を図ることも可能である。   In addition, since the inkjet apparatus can be linked to 3D CAD to build an automated process, it is easy to change the number and size of the cavities 18x and openings 18y formed in the insulating layer according to various design specifications. Therefore, it is possible to manufacture a wide variety of electronic component built-in substrates with high production efficiency. Moreover, since a plurality of prototypes can be manufactured in a short time, it is possible to shorten the product development period.

さらには、ルータ加工やレーザ加工では形成が困難な順テーパー形状や２段形状などの各種形状のキャビティを容易に形成することができる利点もある。これにより、電子部品を埋設するための埋込絶縁層をボイドが発生することなく信頼性よく形成することができる。さらには、電子部品をキャビティの中にフリップチップ実装し、その下にアンダーフィル樹脂を充填することも容易になる。   Furthermore, there is an advantage that cavities having various shapes such as a forward taper shape and a two-step shape which are difficult to form by router processing or laser processing can be easily formed. As a result, the buried insulating layer for embedding the electronic component can be formed with high reliability without generating voids. Furthermore, it becomes easy to flip-chip mount the electronic component in the cavity and fill the underfill resin thereunder.

なお、第１実施形態の他の実施例としては、不溶性樹脂インクとして球形粒子の熱可塑性樹脂を使用し、溶解性樹脂インクの代わりに油性ワックスを使用してもよい。前述したようなインクジェット方式により、実装領域Ａ及びビアホール配置領域Ｂに油性ワックスを形成すると共に、絶縁層形成領域Ｃに熱可塑性樹脂を形成した後にその層を熱処理して硬化し、それを繰り返して積層した後に、油性ワックスを灯油系溶剤によって除去すればよい。この場合、一層ごとに所望の厚さと平坦性が得られるように超硬カッターで上面が切削され、切削された粉塵はバキューム装置によって集塵される。   As another example of the first embodiment, a spherical particle thermoplastic resin may be used as the insoluble resin ink, and an oily wax may be used instead of the soluble resin ink. By forming the oily wax in the mounting area A and the via hole arrangement area B by the ink jet method as described above, after forming the thermoplastic resin in the insulating layer forming area C, the layer is heat-treated and cured, and this is repeated. After laminating, the oily wax may be removed with a kerosene solvent. In this case, the upper surface is cut with a carbide cutter so as to obtain a desired thickness and flatness for each layer, and the cut dust is collected by a vacuum device.

図６には前述した本実施形態の製造方法を利用して得られる電子部品内蔵基板が示されている。図６に示すように、本実施形態に係る電子部品内蔵基板１では、ガラスエポキシ樹脂などからなるコア基板４０にその厚み方向に貫通するスルーホール４０ｘが設けられており、スルーホール４０ｘの内面にスルーホールめっき層４１が形成されている。そして、スルーホール４０ｘの孔には樹脂４３が充填されている。   FIG. 6 shows an electronic component built-in substrate obtained by using the manufacturing method of the present embodiment described above. As shown in FIG. 6, in the electronic component built-in substrate 1 according to the present embodiment, a through hole 40x penetrating in the thickness direction is provided in the core substrate 40 made of glass epoxy resin or the like. A through-hole plating layer 41 is formed. The through hole 40x is filled with resin 43.

コア基板４０の両面側にはスルーホールめっき層４１に接続された第１配線層４２がそれぞれ形成されており、両面側の第１配線層４２はスルーホールめっき層４１を介して相互接続されている。   A first wiring layer 42 connected to the through-hole plating layer 41 is formed on both surfaces of the core substrate 40, and the first wiring layers 42 on both surfaces are interconnected via the through-hole plating layer 41. Yes.

また、コア基板４０の両面側の第１配線層４２の上には第１絶縁層４４がそれぞれ形成されており、第１配線層４２上の第１絶縁層４４の部分に第１ビアホール４４ｘがそれぞれ設けられている。さらに、コア基板１０の両面側の第１絶縁層４４の上に、第１ビアホール４４ｘを介して第１配線層４２に接続された第２配線層４６がそれぞれ形成されている。   A first insulating layer 44 is formed on each of the first wiring layers 42 on both sides of the core substrate 40, and a first via hole 44 x is formed in the portion of the first insulating layer 44 on the first wiring layer 42. Each is provided. Further, the second wiring layers 46 connected to the first wiring layers 42 through the first via holes 44x are formed on the first insulating layers 44 on both sides of the core substrate 10, respectively.

コア基板１０の上面側の第１絶縁層４４上の実装領域にはキャパシタ部品３０ａが実装されている。キャパシタ部品３０ａは、部品基板３２上にキャパシタＣｘ（図４（ｂ））が複数個配置されて構成され、それらの上に保護層３９が設けられている。キャパシタ部品３０ａ及び第２配線層４６の上に第２絶縁層４８が形成されており、キャパシタ部品３０ａが第２絶縁層４８の中に埋設されている。キャパシタ部品３０ａは前述した本実施形態の製造方法で形成される絶縁層のキャビティ（不図示）に実装された後に、別の絶縁層によって被覆されて埋設される。   A capacitor component 30 a is mounted in the mounting region on the first insulating layer 44 on the upper surface side of the core substrate 10. The capacitor component 30a is configured by arranging a plurality of capacitors Cx (FIG. 4B) on a component substrate 32, and a protective layer 39 is provided thereon. A second insulating layer 48 is formed on the capacitor component 30 a and the second wiring layer 46, and the capacitor component 30 a is embedded in the second insulating layer 48. After the capacitor component 30a is mounted in the cavity (not shown) of the insulating layer formed by the manufacturing method of the present embodiment described above, it is covered and embedded with another insulating layer.

また、第２絶縁層４８及びキャパシタ部品３０ａの保護層３９には第２ビアホール４８ｘが設けられており、そのビアホール４８ｘを介してキャパスタ部品３０ａの各キャパシタＣｘの上部電極３８及び下部電極３４の補助電極３４ｂ（図４（ｂ））に接続される第３配線層５０が第２絶縁層４８の上に形成されている。キャパシタ部品３０ａの各キャパシタＣｘは第３配線層５０によって電気的に並列に接続されている。第３配線層５０は第２ビアホール４８ｘを介して第２配線層４６にも接続されている。   The second insulating layer 48 and the protective layer 39 of the capacitor component 30a are provided with a second via hole 48x, and the upper electrode 38 and the lower electrode 34 of each capacitor Cx of the capasta component 30a are assisted through the via hole 48x. A third wiring layer 50 connected to the electrode 34 b (FIG. 4B) is formed on the second insulating layer 48. The capacitors Cx of the capacitor component 30 a are electrically connected in parallel by the third wiring layer 50. The third wiring layer 50 is also connected to the second wiring layer 46 through the second via hole 48x.

また、コア基板１０の下面側の第２配線層４６の上に第２絶縁層４８が形成されており、第２配線層４６上の第２絶縁層４８の部分に第２ビアホール４８ｘが設けられている。さらに、コア基板１０の下面側の第２絶縁層４８の上に第２ビアホール４８ｘを介して第２配線層４６に接続された第３配線層５０形成されている。   A second insulating layer 48 is formed on the second wiring layer 46 on the lower surface side of the core substrate 10, and a second via hole 48 x is provided in the portion of the second insulating layer 48 on the second wiring layer 46. ing. Further, a third wiring layer 50 connected to the second wiring layer 46 through the second via hole 48 x is formed on the second insulating layer 48 on the lower surface side of the core substrate 10.

さらに、コア基板４０の両面側には第３配線層５０の接続部上に開口部５２ｘが設けられたソルダレジスト膜５２がそれぞれ形成されている。第３配線層５０の接続部にはＮｉ／Ａｕめっきなどからなる接続電極５４が設けられている。さらに、コア基板４０の両面側には接続電極５４に接続された接続端子５６がソルダレジスト膜５２から突出した状態で設けられている。   Furthermore, solder resist films 52 each having an opening 52x are formed on the connection portion of the third wiring layer 50 on both sides of the core substrate 40, respectively. A connection electrode 54 made of Ni / Au plating or the like is provided at the connection portion of the third wiring layer 50. Furthermore, connection terminals 56 connected to the connection electrodes 54 are provided on both surface sides of the core substrate 40 so as to protrude from the solder resist film 52.

図７には図６の電子部品内蔵基板１を利用して構成される半導体装置２が示されている。図７に示すように、図６の電子部品内蔵基板１の上側の接続端子５６に半導体素子５がフリップチップ実装され、半導体素子５の下側の隙間にアンダーフィル樹脂５８が充填されている。さらに、電子部品内蔵基板１の下側の接続端子５６に受動部品６が実装されている。   FIG. 7 shows a semiconductor device 2 configured using the electronic component built-in substrate 1 of FIG. As shown in FIG. 7, the semiconductor element 5 is flip-chip mounted on the upper connection terminal 56 of the electronic component built-in substrate 1 of FIG. 6, and an underfill resin 58 is filled in the lower gap of the semiconductor element 5. Further, the passive component 6 is mounted on the lower connection terminal 56 of the electronic component built-in substrate 1.

このようにして、本実施形態の製造方法で製造された電子部品内蔵基板１の上下の接続端子５６に半導体素子５及び受動部品６がそれぞれ実装されて半導体装置２が構成される。本実施形態に係る半導体装置２は、下面側の接続端子５６が配線基板（マザーボード）の接続部に接続されて実装される。   In this way, the semiconductor device 2 is configured by mounting the semiconductor element 5 and the passive component 6 on the upper and lower connection terminals 56 of the electronic component built-in substrate 1 manufactured by the manufacturing method of the present embodiment. The semiconductor device 2 according to the present embodiment is mounted with the connection terminal 56 on the lower surface side connected to the connection portion of the wiring board (motherboard).

（第２の実施の形態）
図８及び図９は本発明の第２実施形態の電子部品内蔵基板の製造方法を示す断面図である。第２実施形態の特徴は、被実装体上の全面に樹脂パウダ層を敷き、実装領域及びビアホール配置領域に接着材で固化された樹脂パウダ固化部が配置されるようにし、固化されていない樹脂パウダ層をエアブローで吹き飛ばして除去することにある。第２実施形態では、第１実施形態と同一工程においてはその詳しい説明を省略する。 (Second Embodiment)
8 and 9 are cross-sectional views illustrating a method for manufacturing an electronic component built-in substrate according to a second embodiment of the present invention. A feature of the second embodiment is that a resin powder layer is laid on the entire surface of the mounted body, and a resin powder solidified portion solidified with an adhesive is disposed in the mounting area and via hole arrangement area, and the resin is not solidified. The powder layer is removed by blowing off with an air blow. In the second embodiment, detailed description of the same steps as those in the first embodiment is omitted.

図８（ａ）に示すように、まず、第１実施形態の図３（ａ）と同一構造の被実装体８を用意する。その後に、図８（ｂ）に示すように、エポキシ系樹脂などからなる樹脂パウダ（樹脂粉末）を被実装体８上の全面にローラで押圧しながら敷くことによって樹脂パウダ層１７を形成する。最終的に得られる絶縁層は樹脂パウダ層１７が積層されて構成され、図８（ｂ）の樹脂パウダ層１７は絶縁層を構成するための１層目の層として形成される。   As shown in FIG. 8A, first, a mounted body 8 having the same structure as that of FIG. 3A of the first embodiment is prepared. Thereafter, as shown in FIG. 8B, a resin powder layer 17 is formed by laying a resin powder (resin powder) made of an epoxy resin or the like on the entire surface of the mounted body 8 while pressing with a roller. The finally obtained insulating layer is formed by laminating a resin powder layer 17, and the resin powder layer 17 in FIG. 8B is formed as a first layer for forming the insulating layer.

そして、樹脂パウダ層１７の上に接着材を部分的に形成するためのインクジェット装置（不図示）を用意する。図８（ｃ）に示すように、絶縁層形成領域Ｃに対応する樹脂パウダ層１７の部分上に、インクジェット装置のノズル１９から接着材１５を吐出させて滴下することによって接着材１５を選択的に形成する。このとき、樹脂パウダ層１７のうち接着材１５が形成された部分では、接着材１５がその下の樹脂パウダ層１７に染み込むことにより、その部分のパウダ同士が相互に接着して固化されて樹脂パウダ固化部１７ａとなる。そして、樹脂パウダ層１７の樹脂パウダ固化部１７ａ以外の部分が固化されていない樹脂パウダ部１７ｂとなる。   Then, an ink jet device (not shown) for partially forming an adhesive on the resin powder layer 17 is prepared. As shown in FIG. 8C, the adhesive 15 is selectively discharged by discharging and dropping the adhesive 15 from the nozzle 19 of the ink jet device onto the portion of the resin powder layer 17 corresponding to the insulating layer forming region C. To form. At this time, in the portion of the resin powder layer 17 where the adhesive 15 is formed, the adhesive 15 soaks into the resin powder layer 17 below, so that the powder in the portion adheres to each other and is solidified. It becomes the powder solidification part 17a. And the part other than the resin powder solidification part 17a of the resin powder layer 17 becomes the resin powder part 17b which is not solidified.

次いで、図８（ｄ）に示すように、上記した方法と同様な方法で、樹脂パウダをローラによって１層目の樹脂パウダ層１７の上に敷くことによって２層目の樹脂パウダ層１７を形成する。さらに同様に、インクジェット装置のノズル１９から２層目の樹脂パウダ層１７の絶縁層形成領域Ｃに接着材１５を形成してその下の部分の樹脂パウダ層１７の部分を固化させて樹脂パウダ固化部１７ａを得る。このようにして、所望の膜厚の絶縁層が得られるように樹脂パウダ層１７と接着材１５の形成工程を繰り返して積層する。図８（ｄ）には、樹脂パウダ層１７及び接着材１５が３層で積層された形態が例示されているが、ｎ層（ｎは１以上の整数）の樹脂パウダ層及び接着材を形成してもよい。   Next, as shown in FIG. 8D, the second resin powder layer 17 is formed by laying the resin powder on the first resin powder layer 17 with a roller in the same manner as described above. To do. Similarly, the adhesive 15 is formed in the insulating layer forming region C of the second resin powder layer 17 from the nozzle 19 of the ink jet apparatus, and the resin powder layer 17 below is solidified to solidify the resin powder. Part 17a is obtained. In this way, the formation process of the resin powder layer 17 and the adhesive 15 is repeated and laminated so that an insulating layer with a desired film thickness is obtained. FIG. 8D illustrates a form in which the resin powder layer 17 and the adhesive material 15 are laminated in three layers, but an n-layer (n is an integer of 1 or more) resin powder layer and an adhesive material are formed. May be.

続いて、図８（ｄ）の構造体をオーブンなどで熱処理することによって接着材１５を完全に硬化させることにより、接着材１５が染み込んだ樹脂パウダ固化部１７ａを本硬化させる。   Subsequently, the adhesive 15 is completely cured by heat-treating the structure shown in FIG. 8D in an oven or the like, so that the resin powder solidified portion 17a soaked with the adhesive 15 is fully cured.

その後に、図９（ａ）に示すように、樹脂パウダ層１７にエアブロー（空気吹き付け）を行うことにより、接着材１５で固化されていない樹脂パウダ部１７ｂを取り除く。このとき、樹脂パウダ部１７ｂは、単に樹脂パウダが押圧されて積まれた状態となっているので、エアブローによって粉末状になって吹き飛ばされて除去され、その結果、樹脂パウダ固化部１７ａが選択的に残される。   Thereafter, as shown in FIG. 9A, the resin powder layer 17 b that is not solidified by the adhesive 15 is removed by air blowing (air blowing) the resin powder layer 17. At this time, since the resin powder part 17b is in a state where the resin powder is simply pressed and stacked, the resin powder part 17b is blown off and removed by air blowing, and as a result, the resin powder solidifying part 17a is selectively used. Left behind.

そして、図９（ｂ）に示すように、樹脂パウダ固化部１７ａが第２絶縁層１８として利用される。第２絶縁層１８は、実装領域Ａにキャビティ１８ｘが設けられ、ビアホール配置領域Ｂに開口部１８ｙが設けられた状態で形成される。   Then, as shown in FIG. 9B, the resin powder solidified portion 17 a is used as the second insulating layer 18. The second insulating layer 18 is formed in a state where the cavity 18x is provided in the mounting area A and the opening 18y is provided in the via hole arrangement area B.

続いて、図９（ｃ）に示すように、第１実施形態の図４（ｂ）の工程と同様にキャパシタ部品３０がキャビティ１８ｘの底部に実装される。さらに、図９（ｄ）に示すように、第１実施形態の図４（ｃ）〜図５（ｂ）と同様に、キャパシタ部品３０を被覆する第３絶縁層２０（埋込絶縁層）が形成され、第３絶縁層２０に設けられた第２ビアホール２０ｘを介してキャパシタ部品３０の上部電極３８及び下部電極３４の補助電極３４ｂと第２配線層１６とに接続される第３配線層２２が第３絶縁層２０の上に形成される。   Subsequently, as shown in FIG. 9C, the capacitor component 30 is mounted on the bottom of the cavity 18x as in the step of FIG. 4B of the first embodiment. Further, as shown in FIG. 9D, the third insulating layer 20 (buried insulating layer) covering the capacitor component 30 is provided as in FIGS. 4C to 5B of the first embodiment. The third wiring layer 22 formed and connected to the second electrode layer 16 and the auxiliary electrode 34b of the upper electrode 38 and the lower electrode 34 of the capacitor component 30 through the second via hole 20x provided in the third insulating layer 20. Is formed on the third insulating layer 20.

以上のように、第２実施形態では、被実装体８上に形成された樹脂パウダ層１７の絶縁層形成領域Ｃに対応する部分上に、インクジェット方式によって接着材１５を選択的に形成することによってその下部を樹脂パウダ固化部１７ａとし、これを繰り返して樹脂パウダ固化部１７ａと樹脂パウダ部１７ｂとが混在する樹脂パウダ積層体を得る。   As described above, in the second embodiment, the adhesive material 15 is selectively formed by the inkjet method on the portion corresponding to the insulating layer forming region C of the resin powder layer 17 formed on the mounted body 8. Thus, the lower part is used as a resin powder solidified portion 17a, and this is repeated to obtain a resin powder laminate in which the resin powder solidified portion 17a and the resin powder portion 17b are mixed.

その後に、樹脂パウダ固化部１７ａの中の接着材１５を完全に硬化させた後に、エアブローによって固化していない樹脂パウダ部１７ｂを取り除くことにより、キャビティ１８ｘ及び開口部１８ｙが設けられた第２絶縁層１８を得る。   Thereafter, the adhesive 15 in the resin powder solidified portion 17a is completely cured, and then the resin powder portion 17b that has not been solidified by air blow is removed, whereby the second insulation provided with the cavity 18x and the opening 18y. Layer 18 is obtained.

このように、第２実施形態では、３次元ＣＡＤと連携されるインクジェット方式で樹脂パウダ層上に接着材を選択的に形成することに基づいて、キャビティや開口部が設けられた絶縁層を容易に形成することができる。従って、第１実施形態と同様に、各種の設計仕様に対応するキャビティを容易に形成でき、多品種の電子部品内蔵基板を高い生産効率で製造することができる。   As described above, in the second embodiment, an insulating layer provided with a cavity and an opening can be easily formed based on selectively forming an adhesive on a resin powder layer by an ink jet method linked with three-dimensional CAD. Can be formed. Therefore, as in the first embodiment, cavities corresponding to various design specifications can be easily formed, and a wide variety of electronic component built-in substrates can be manufactured with high production efficiency.

図１は従来技術の電子部品内蔵基板の第１の製造方法を示す断面図である。FIG. 1 is a cross-sectional view showing a first method of manufacturing a substrate with built-in electronic components according to the prior art. 図２は従来技術の電子部品内蔵基板の第２の製造方法を示す断面図である。FIG. 2 is a cross-sectional view showing a second method of manufacturing a substrate with a built-in electronic component according to the prior art. 図３は本発明の第１実施形態の電子部品内蔵基板の製造方法を示す断面図（その１）である。FIG. 3 is a sectional view (No. 1) showing the method for manufacturing the electronic component built-in substrate according to the first embodiment of the present invention. 図４は本発明の第１実施形態の電子部品内蔵基板の製造方法を示す断面図（その２）である。FIG. 4 is a sectional view (No. 2) showing the method for manufacturing the electronic component built-in substrate according to the first embodiment of the present invention. 図５は本発明の第１実施形態の電子部品内蔵基板の製造方法を示す断面図（その３）である。FIG. 5 is a sectional view (No. 3) showing the method for manufacturing the electronic component built-in substrate according to the first embodiment of the present invention. 図６は本発明の第１実施形態に係る電子部品内蔵基板を断面図である。FIG. 6 is a cross-sectional view of the electronic component built-in substrate according to the first embodiment of the present invention. 図７は本発明の第１実施形態に係る半導体装置を示す断面図である。FIG. 7 is a sectional view showing the semiconductor device according to the first embodiment of the present invention. 図８は本発明の第２実施形態の電子部品内蔵基板の製造方法を示す断面図（その１）である。FIG. 8 is a sectional view (No. 1) showing the method for manufacturing the electronic component built-in substrate according to the second embodiment of the present invention. 図９は本発明の第２実施形態の電子部品内蔵基板の製造方法を示す断面図（その２）である。FIG. 9: is sectional drawing (the 2) which shows the manufacturing method of the electronic component built-in board | substrate of 2nd Embodiment of this invention.

符号の説明Explanation of symbols

１…電子部品内蔵基板、２…半導体装置、５…半導体素子、６…受動素子、８…被実装体、１０…基板、１２，４２…第１配線層、１４，４４…第１絶縁層、１４ｘ，４４ｘ…第１ビアホール、１５…接着材、１６，４６…第２配線層、１７…樹脂パウダ層、１７ａ…樹脂パウダ固化部、１７ｂ…樹脂パウダ部、１８，４８…第２絶縁層、１８ａ…溶解性樹脂インク、１８ｂ…不溶性樹脂インク、１８Ｌ…樹脂インク層、１８ＬＭ…樹脂インク積層体、１８ｘ…キャビティ、１８ｙ，５２ｘ…開口部、１８ｘ，４８ｘ…第２ビアホール、１９ａ…第１ノズル、１９ｂ…第２ノズル、２０…第３絶縁層、２０ｘ…第２ビアホール、２２，５０…第３配線層、３０，３０ａ…キャパシタ部品、３２…部品基板、３４…下部電極、３４ａ…延在部、３４ｂ…補助電極、３６…誘電体層、３８…上部電極、４０…コア基板、４０ｘ…スルーホール、４１…スルーホールめっき層、４３…樹脂、５２…ソルダレジスト膜、５４…接続電極、５６…接続端子、Ａ…実装領域、Ｂ…ビアホール配置領域、Ｃ…絶縁層形成領域、Ｃｘ…キャパシタ。 DESCRIPTION OF SYMBOLS 1 ... Electronic component built-in board | substrate, 2 ... Semiconductor device, 5 ... Semiconductor element, 6 ... Passive element, 8 ... Mounted object, 10 ... Board | substrate, 12, 42 ... 1st wiring layer, 14, 44 ... 1st insulating layer, 14x, 44x ... first via hole, 15 ... adhesive, 16, 46 ... second wiring layer, 17 ... resin powder layer, 17a ... resin powder solidified portion, 17b ... resin powder portion, 18, 48 ... second insulating layer, 18a ... soluble resin ink, 18b ... insoluble resin ink, 18L ... resin ink layer, 18LM ... resin ink laminate, 18x ... cavity, 18y, 52x ... opening, 18x, 48x ... second via hole, 19a ... first nozzle , 19b ... second nozzle, 20 ... third insulating layer, 20x ... second via hole, 22,50 ... third wiring layer, 30, 30a ... capacitor component, 32 ... component substrate, 34 ... lower electrode, 34a ... extension Part, 4b ... auxiliary electrode, 36 ... dielectric layer, 38 ... upper electrode, 40 ... core substrate, 40x ... through hole, 41 ... through hole plating layer, 43 ... resin, 52 ... solder resist film, 54 ... connection electrode, 56 ... Connection terminal, A ... mounting region, B ... via hole arrangement region, C ... insulating layer formation region, Cx ... capacitor.

Claims (10)

電子部品を実装するためのキャビティが配置される実装領域と、前記キャビティを備える絶縁層が配置される絶縁層形成領域とが画定された被実装体を用意する工程と、
インクジェット方式により、前記被実装体上の前記実装領域に溶剤で除去可能な溶解性絶縁部を形成すると共に、前記絶縁層形成領域に前記溶剤で除去不能な不溶性絶縁部を形成する工程と、
前記溶剤によって前記溶解性絶縁部を選択的に除去することにより、前記不溶性絶縁部を残し、これによって前記キャビティを備えた前記絶縁層を得る工程と、
前記キャビティの底部に前記電子部品を実装する工程とを有することを特徴とする電子部品内蔵基板の製造方法。 Preparing a mounting body in which a mounting region in which a cavity for mounting an electronic component is disposed and an insulating layer forming region in which an insulating layer including the cavity is disposed;
Forming an insoluble insulating portion that cannot be removed with the solvent in the insulating layer forming region, and forming a soluble insulating portion that can be removed with a solvent in the mounting region on the mounted body by an inkjet method;
Selectively removing the soluble insulating portion with the solvent to leave the insoluble insulating portion, thereby obtaining the insulating layer having the cavity;
And a step of mounting the electronic component on the bottom of the cavity. 前記溶解性絶縁部及び前記不溶性絶縁部を形成する工程は、
前記インクジェット方式により、前記実装領域にウォータジェットで除去可能な光硬化性樹脂インクを平面的に敷き詰めると共に、前記絶縁層形成領域に前記ウォータジェットで除去不能な光硬化性樹脂インクを平面的に敷き詰めることにより樹脂インク層を形成する工程と、
光照射によって前記樹脂インク層を硬化させる工程とを含み、
前記溶解性絶縁部を除去する工程において、前記ウォータジェットにより前記樹脂インク層の前記溶解性樹脂インクからなる部分を除去することを特徴とする請求項１に記載の電子部品内蔵基板の製造方法。 Forming the soluble insulating portion and the insoluble insulating portion,
By the inkjet method, the mounting region is spread with a photocurable resin ink that can be removed by a water jet, and the insulating layer formation region is spread by a plane with a photocurable resin ink that cannot be removed by the water jet. A step of forming a resin ink layer,
Curing the resin ink layer by light irradiation,
2. The method of manufacturing an electronic component built-in substrate according to claim 1, wherein in the step of removing the soluble insulating portion, a portion of the resin ink layer made of the soluble resin ink is removed by the water jet. 前記樹脂インク層を硬化させる工程の後に、
前記樹脂インク層を形成する工程と、前記樹脂インク層を硬化させる工程とを、繰り返すことによって、所要の膜厚が得られるように前記樹脂インク層を積層することを特徴とする請求項２に記載の電子部品内蔵基板の製造方法。 After the step of curing the resin ink layer,
3. The resin ink layer is laminated so that a required film thickness is obtained by repeating the step of forming the resin ink layer and the step of curing the resin ink layer. The manufacturing method of the electronic component built-in board of description. 電子部品を実装するためのキャビティが配置される実装領域と、前記キャビティを備える絶縁層が配置される絶縁層形成領域とが画定された被実装体を用意する工程と、
前記被実装体上の全体に樹脂パウダ層を敷く工程と、
インクジェット方式で前記実装領域に対応する前記樹脂パウダ層の部分に接着材を選択的に形成することにより、前記接着材の下の前記樹脂パウダ層の部分を固化させて樹脂パウダ固化部を得る工程と、
前記接着材を熱処理して硬化させることにより、樹脂パウダ固化部を本硬化させる工程と、
前記樹脂パウダ層の固化されていない部分をエアブローによって除去することにより、前記キャビティを備えた前記絶縁層を得る工程と、
前記キャビティの底部に前記電子部品を実装する工程とを有することを特徴とする電子部品内蔵基板の製造方法。 Preparing a mounting body in which a mounting region in which a cavity for mounting an electronic component is disposed and an insulating layer forming region in which an insulating layer including the cavity is disposed;
Laying a resin powder layer over the entire mounted body;
A step of solidifying the resin powder layer portion under the adhesive to obtain a resin powder solidified portion by selectively forming an adhesive material on the resin powder layer corresponding to the mounting region by an inkjet method; When,
A step of heat-curing the adhesive to cure the resin powder solidified portion;
Removing the unsolidified portion of the resin powder layer by air blowing to obtain the insulating layer having the cavity;
And a step of mounting the electronic component on the bottom of the cavity. 前記樹脂パウダ固化部を本硬化させる工程の後に、
前記樹脂パウダ層を敷く工程と、前記樹脂パウダ固化部を得る工程と、前記樹脂パウダ固化部を本硬化させる工程とを繰り返すことにより、所要の膜厚が得られるように前記樹脂パウダ固化部をもつ前記樹脂パウダ層を積層することを特徴とする請求項４に記載の電子部品内蔵基板の製造方法。 After the step of main curing the resin powder solidified part,
By repeating the step of laying the resin powder layer, the step of obtaining the resin powder solidified portion, and the step of fully curing the resin powder solidified portion, the resin powder solidified portion is formed so as to obtain a required film thickness. 5. The method of manufacturing an electronic component built-in substrate according to claim 4, wherein the resin powder layer having the same is laminated. 前記電子部品を実装する工程の後に、
前記電子部品を被覆する埋込絶縁層を形成する工程と、
前記電子部品の電極に到達するビアホールを前記埋込絶縁層に形成する工程と、
前記ビアホールを介して前記電子部品の電極に接続される配線層を前記埋込絶縁層の上に形成する工程とをさらに有することを特徴とする請求項１乃至５のいずれか一項に記載の電子部品内蔵基板の製造方法。 After the step of mounting the electronic component,
Forming a buried insulating layer covering the electronic component;
Forming a via hole in the buried insulating layer reaching the electrode of the electronic component;
6. The method according to claim 1, further comprising: forming a wiring layer connected to the electrode of the electronic component through the via hole on the buried insulating layer. Manufacturing method of electronic component built-in substrate. 前記被実装体には、前記実装領域及び絶縁層形成領域の他にビアホール配置領域が画定されており、前記ビアホール配置領域に前記溶解性絶縁部がさらに形成され、
前記絶縁層を得る工程で、前記キャビティと同時にビアホール配置領域内に開口部が形成され、
前記埋込絶縁層を形成する工程で、前記埋込絶縁層が前記開口部内に形成され、
前記ビアホールを形成する工程において、前記開口部内の前記埋込絶縁層の部分に被実装体の配線層に到達するビアホールをさらに形成することを特徴とする請求項６に記載の電子部品内蔵基板の製造方法。 In the mounted body, a via hole arrangement area is defined in addition to the mounting area and the insulating layer formation area, and the soluble insulating portion is further formed in the via hole arrangement area,
In the step of obtaining the insulating layer, an opening is formed in the via hole arrangement region simultaneously with the cavity,
In the step of forming the buried insulating layer, the buried insulating layer is formed in the opening,
7. The electronic component built-in substrate according to claim 6, wherein in the step of forming the via hole, a via hole reaching the wiring layer of the mounted body is further formed in the buried insulating layer in the opening. Production method. 前記溶解性絶縁部は油性ワックスであり、前記不溶性絶縁部は熱可塑性樹脂であり、前記溶剤は灯油系溶剤であることを特徴とする請求項１に記載の電子部品内蔵基板の製造方法。   2. The method of manufacturing an electronic component built-in substrate according to claim 1, wherein the soluble insulating part is an oily wax, the insoluble insulating part is a thermoplastic resin, and the solvent is a kerosene-based solvent. 前記電子部品は、キャパシタ部品、抵抗部品、又は半導体素子であることを特徴とする請求項１に記載の電子部品内蔵基板の製造方法。   2. The method of manufacturing an electronic component built-in substrate according to claim 1, wherein the electronic component is a capacitor component, a resistance component, or a semiconductor element. 前記絶縁層のキャビティの深さは、前記電子部品に厚みに対応していることを特徴とする請求項１乃至９のいずれか一項に記載の電子部品内蔵基板の製造方法。   The method for manufacturing a substrate with built-in electronic components according to claim 1, wherein a depth of the cavity of the insulating layer corresponds to a thickness of the electronic component.
JP2006137741A 2006-05-17 2006-05-17 Manufacturing method for substrate with built-in electronic component Withdrawn JP2007311476A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006137741A JP2007311476A (en) 2006-05-17 2006-05-17 Manufacturing method for substrate with built-in electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006137741A JP2007311476A (en) 2006-05-17 2006-05-17 Manufacturing method for substrate with built-in electronic component

Publications (1)

Publication Number Publication Date
JP2007311476A true JP2007311476A (en) 2007-11-29

Family

ID=38844081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006137741A Withdrawn JP2007311476A (en) 2006-05-17 2006-05-17 Manufacturing method for substrate with built-in electronic component

Country Status (1)

Country Link
JP (1) JP2007311476A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934734B1 (en) 2008-02-26 2009-12-30 주식회사 코리아써키트 Cavity Printed Circuit Board Manufacturing Method
CN103428993A (en) * 2012-05-18 2013-12-04 揖斐电株式会社 Wiring board and method for manufacturing the same
JP2014049578A (en) * 2012-08-30 2014-03-17 Ibiden Co Ltd Wiring board and manufacturing method of wiring board
JP2016111313A (en) * 2014-12-05 2016-06-20 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド Method of fabricating polymer frame with rectangular array of cavities
WO2020255258A1 (en) 2019-06-18 2020-12-24 株式会社Ｆｕｊｉ Method for manufacturing circuit board and circuit board manufacturing device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934734B1 (en) 2008-02-26 2009-12-30 주식회사 코리아써키트 Cavity Printed Circuit Board Manufacturing Method
CN103428993A (en) * 2012-05-18 2013-12-04 揖斐电株式会社 Wiring board and method for manufacturing the same
JP2013243227A (en) * 2012-05-18 2013-12-05 Ibiden Co Ltd Wiring board and method of manufacturing the same
US9480157B2 (en) 2012-05-18 2016-10-25 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2014049578A (en) * 2012-08-30 2014-03-17 Ibiden Co Ltd Wiring board and manufacturing method of wiring board
JP2016111313A (en) * 2014-12-05 2016-06-20 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド Method of fabricating polymer frame with rectangular array of cavities
WO2020255258A1 (en) 2019-06-18 2020-12-24 株式会社Ｆｕｊｉ Method for manufacturing circuit board and circuit board manufacturing device

Similar Documents

Publication Publication Date Title
US11388824B2 (en) Component carrier having a three dimensionally printed wiring structure
CN101499445B (en) Semiconductor device and manufacturing method thereof
CN108292645A (en) Semiconductor packages with the electromagnetic interference shield moulded based on groove
CN1255867C (en) Dispensing process for fabrication of microelectronic packages
KR20120055541A (en) Electrical interconnect for die stacked in zig-zag configuration
WO2015006393A1 (en) Fusion bonded liquid crystal polymer circuit structure
US10506722B2 (en) Fusion bonded liquid crystal polymer electrical circuit structure
CN105493269A (en) Ultra fine pitch PoP coreless package
US7936061B2 (en) Semiconductor device and method of manufacturing the same
KR20090002718A (en) Carrier and method for manufacturing printed circuit board
US20180124928A1 (en) High density, high performance electrical interconnect circuit structure
US10660227B2 (en) Electronic module and method of manufacturing electronic module
JP2011071417A (en) Manufacturing method of wiring substrate
JP2007311476A (en) Manufacturing method for substrate with built-in electronic component
TWI566355B (en) Printed circuit board with electronic component and method for manufacturing same
TWI553818B (en) Method of manufacturing electronic package module and structure of electronic package module
TWI531291B (en) Package board and method for manufactuing same
KR101068466B1 (en) Fabrication method of laminating unit board and multi-layer board using the same and its fabrication method
US20150289381A1 (en) Method for producing a three-dimensional circuit configuration and circuit configuration
KR20120120789A (en) Method for manufacturing printed circuit board
US20160338193A1 (en) Multilayer board and method of manufacturing multilayer board
KR100729939B1 (en) Method for manufacturing multi-layered pcb
JP5516801B2 (en) Component built-in board
US10546833B2 (en) Method of forming a plurality of electronic component packages
CN103828493A (en) Method for manufacturing substrate with built-in component and substrate with built-in component using same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090804