JP2007311476A - Manufacturing method for substrate with built-in electronic component - Google Patents
Manufacturing method for substrate with built-in electronic component Download PDFInfo
- Publication number
- JP2007311476A JP2007311476A JP2006137741A JP2006137741A JP2007311476A JP 2007311476 A JP2007311476 A JP 2007311476A JP 2006137741 A JP2006137741 A JP 2006137741A JP 2006137741 A JP2006137741 A JP 2006137741A JP 2007311476 A JP2007311476 A JP 2007311476A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- electronic component
- cavity
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は電子部品内蔵基板の製造方法に係り、さらに詳しくは、電子部品が絶縁層に埋設された状態で基板上に実装された構造の電子部品内蔵基板の製造方法に関する。 The present invention relates to a method for manufacturing an electronic component built-in substrate, and more particularly to a method for manufacturing an electronic component built-in substrate having a structure in which the electronic component is mounted on a substrate in an embedded state in an insulating layer.
従来、電子部品が絶縁層に埋設された状態で基板上に実装された構造の電子部品内蔵基板がある。そのような電子部品内蔵基板では、基板上に複数の能動素子や受動素子が実装され、各素子間の配線を効率よく形成するために、電子部品が絶縁層に埋設されて実装される。 Conventionally, there is an electronic component built-in substrate having a structure in which the electronic component is mounted on the substrate in a state where the electronic component is embedded in an insulating layer. In such an electronic component built-in substrate, a plurality of active elements and passive elements are mounted on the substrate, and the electronic component is embedded and mounted in an insulating layer in order to efficiently form wiring between the elements.
従来技術の電子部品内蔵基板の第1の製造方法では、図1(a)に示すように、まず、絶縁基板100の上に第1配線層120を形成し、その上に第2絶縁層140を形成する。さらに、第1配線層120の上の第1絶縁層140の部分にビアホール140xを形成する。次いで、ビアホール140xを介して第1配線層120に接続される第2配線層160を第1絶縁層140の上に形成する。
In the first method for manufacturing an electronic component built-in substrate according to the prior art, as shown in FIG. 1A, first, a
続いて、部品基板200の上に下部電極220、誘電体層240、上部電極260及び保護層280が形成されて構成されるキャパシタ部品300を用意する。キャパシタ部品300の下部電極220は誘電体層240から外側に延在する延在部を備え、その上に上部電極260の上面と同一の高さに設定された補助電極220aが設けられている。そして、キャパシタ部品300を第1絶縁層140の実装領域に実装する。
Subsequently, the
次いで、図1(b)に示すように、キャパシタ部品300を被覆する第2絶縁層180を形成する。このとき、第2絶縁層180はキャパシタ部品300の段差の影響によってその上面が段差をもった状態で形成される。その後に、図1(c)に示すように、バフ研磨などにより第2絶縁層180の上面を削ることにより、図1(d)に示すように、キャパシタ部品300の段差が解消されて平坦な上面をもつ第2絶縁層180を得る。
Next, as shown in FIG. 1B, a second
このように、従来技術の第1の製造方法では、キャパシタ部品300に接続される配線層を第2絶縁層180上に精度よく形成するために、キャパシタ部品300によって生じる第2絶縁層180の段差を平坦化する必要がある。
As described above, in the first manufacturing method of the prior art, the step of the second
また、従来技術の電子部品内蔵基板の第2の製造方法では、図2(a)及び(b)に示すように、図1(a)と同様に絶縁基板100の上に2層配線(第1配線層120、第1絶縁層140、第2配線層160)を形成した後に、第2配線層160を被覆する第2絶縁層180を形成する。次いで、図2(c)に示すように、第2絶縁層180の実装領域にルータ加工やレーザ加工によってキャビティ180x形成する。そして、図2(d)に示すように、前述したキャパシタ部品300をキャビティ180xの底部に実装する。
Further, in the second method for manufacturing a substrate with built-in electronic components according to the prior art, as shown in FIGS. 2A and 2B, two-layer wiring (first layer) is formed on the
このとき、キャビティ180xによってキャパシタ部品300の段差が解消される。その後に、図2(e)に示すように、キャパシタ部品300を被覆する第3絶縁層190を形成する。これにより、キャパシタ部品300とキャビティ180xの側面との間の隙間に第3絶縁層190が埋め込まれると共に、第3絶縁層190はキャパシタ部品300の段差の影響を受けることなく、その上面が平坦化された状態で形成される。
At this time, the step of the
このようにして、従来技術の第2の製造方法では、第2絶縁層180のキャビティ180xにキャパシタ部品300を実装してその段差を解消することにより、その後にキャパシタ部品300に接続される配線層を第3絶縁層190上に精度よく形成できるようにしている。
Thus, in the second manufacturing method according to the prior art, the
これに関連する技術としては、特許文献1には、転写基板の上に固定された電子部品を樹脂封止し、樹脂の上面を研磨して平坦化し、転写基板を剥離した後に、剥離面に電子部品の接合部に接続される銅パターンを形成する方法が記載されている。
しかしながら、前述した第1の製造方法では、実装する電子部品の数や種類によって第2絶縁層の段差の状態が変化するため、平坦化に係わる第2絶縁層の最適膜厚や研磨条件の設定が困難になり、設計変更や多品種製造の際に容易に対応できない。 However, in the first manufacturing method described above, the state of the step of the second insulating layer changes depending on the number and type of electronic components to be mounted. Therefore, the optimum film thickness and polishing conditions for the second insulating layer related to planarization are set. It is difficult to respond to design changes and multi-product manufacturing.
また、前述した第2の製造方法では、ルータ加工やレーザ加工によってキャビティを形成するので、キャビティの面積や数が増えると加工時間が長くなり、生産効率が悪くなる。しかも、ルータ加工を使用する場合は、キャビティの高い寸法精度が要求される際には、さらに加工時間が長くなり、生産効率が極めて低くなる。 Further, in the second manufacturing method described above, the cavity is formed by router processing or laser processing. Therefore, if the area or number of the cavities increases, the processing time becomes longer and the production efficiency becomes worse. Moreover, when router processing is used, when high dimensional accuracy of the cavity is required, the processing time becomes longer and the production efficiency becomes extremely low.
さらに、レーザ加工を使用する場合は、キャビティを形成する際にストッパ層(銅層など)が必要となり、製造工程が煩雑になる難点もある。 Furthermore, when laser processing is used, a stopper layer (such as a copper layer) is required when forming the cavity, which makes it difficult to manufacture the manufacturing process.
本発明は以上の課題を鑑みて創作されたものであり、電子部品が絶縁層に埋設された状態で基板上に実装される電子部品内蔵基板の製造方法において、電子部品を実装するための絶縁層のキャビティを各種の設計仕様に応じて高い生産効率で形成できる方法を提供することを目的とする。 The present invention was created in view of the above problems, and in an electronic component-embedded substrate manufacturing method in which an electronic component is mounted on a substrate in a state where the electronic component is embedded in an insulating layer, insulation for mounting the electronic component is provided. It is an object of the present invention to provide a method capable of forming a layer cavity with high production efficiency according to various design specifications.
上記課題を解決するため、本発明は電子部品内蔵基板の製造方法に係り、電子部品を実装するためのキャビティが配置される実装領域と、前記キャビティを備える絶縁層が配置される絶縁層形成領域とが画定された被実装体を用意する工程と、インクジェット方式により、前記被実装体上の前記実装領域に溶剤で除去可能な溶解性絶縁部を形成すると共に、前記絶縁層形成領域に前記溶剤で除去不能な不溶性絶縁部を形成する工程と、前記溶剤によって前記溶解性絶縁部を選択的に除去することにより、前記不溶性絶縁部を残し、これによって前記キャビティを備えた前記絶縁層を得る工程と、前記キャビティの底部に前記電子部品を実装する工程とを有することを特徴とする。 In order to solve the above problems, the present invention relates to a method of manufacturing an electronic component built-in substrate, and a mounting region in which a cavity for mounting an electronic component is disposed, and an insulating layer forming region in which an insulating layer including the cavity is disposed. And forming a soluble insulating portion that can be removed with a solvent in the mounting area on the mounted body by an inkjet method, and forming the solvent in the insulating layer forming area. A step of forming an insoluble insulating portion that cannot be removed by the step, and a step of selectively removing the soluble insulating portion by the solvent to leave the insoluble insulating portion, thereby obtaining the insulating layer having the cavity. And mounting the electronic component on the bottom of the cavity.
本発明の一つの好適な態様では、インクジェット方式により、被実装体の実装領域に溶剤(水など)で除去可能な溶解性樹脂インクが平面的に敷き詰められ、絶縁層形成領域に溶剤で除去不能な不溶性樹脂インクが平面的に敷き詰められて樹脂インク層が形成される。樹脂インク層の形成は、所定の膜厚の絶縁層が得られるように所定回繰り返して行われる。その後に、溶解性の樹脂インク層が溶剤によって選択的に除去されることにより、不溶性の樹脂インク層が被実装体の上に残される。これによってキャビティが設けられた絶縁層が被実装体の上に形成される。 In one preferable aspect of the present invention, a soluble resin ink that can be removed with a solvent (water or the like) is spread in a mounting area of a mounted body in a plane by an inkjet method, and the insulating layer formation area cannot be removed with a solvent. The insoluble resin ink is spread on a plane to form a resin ink layer. The resin ink layer is repeatedly formed a predetermined number of times so as to obtain an insulating layer having a predetermined film thickness. Thereafter, the soluble resin ink layer is selectively removed with a solvent, so that an insoluble resin ink layer is left on the mounted body. Thus, an insulating layer provided with a cavity is formed on the mounted body.
このような方法を採用することにより、ルータ加工やレーザ加工を使用する場合よりも高い寸法精度のキャビティが設けられた絶縁層を容易に形成することができる。そして、キャビティの中に電子部品が実装された後に、電子部品を被覆する埋込絶縁層が形成される。電子部品の段差はキャビティによって解消されるので、電子部品に接続される配線層が埋込絶縁層の上に高精度で形成される。 By adopting such a method, it is possible to easily form an insulating layer provided with a cavity with higher dimensional accuracy than when router processing or laser processing is used. Then, after the electronic component is mounted in the cavity, an embedded insulating layer that covers the electronic component is formed. Since the step of the electronic component is eliminated by the cavity, the wiring layer connected to the electronic component is formed on the embedded insulating layer with high accuracy.
また、インクジェット方式は、3次元CADと連携させることができることから、各種の設計仕様に合わせてキャビティの数や大きさの変更に容易に対応することができるので、多品種の電子部品内蔵基板を高い生産効率で製造することができる。 In addition, since the inkjet method can be linked with a three-dimensional CAD, it can easily respond to changes in the number and size of cavities in accordance with various design specifications. It can be manufactured with high production efficiency.
また、上記課題を解決するため、本発明は電子部品内蔵基板の製造方法に係り、電子部品を実装するためのキャビティが配置される実装領域と、前記キャビティを備える絶縁層が配置される絶縁層形成領域とが画定された被実装体を用意する工程と、前記被実装体上の全体に樹脂パウダ層を敷く工程と、インクジェット方式で前記実装領域に対応する前記樹脂パウダ層の部分に接着材を選択的に形成することにより、前記接着材の下の前記樹脂パウダ層の部分を固化させて樹脂パウダ固化部を得る工程と、前記接着材を熱処理して硬化させることにより、樹脂パウダ固化部を本硬化させる工程と、前記樹脂パウダ層の固化されていない部分をエアブローによって除去することにより、前記キャビティを備えた絶縁層を得る工程と、前記キャビティの底部に前記電子部品を実装する工程とを有することを特徴とする。 In order to solve the above problems, the present invention relates to a method of manufacturing an electronic component built-in substrate, and relates to a mounting region in which a cavity for mounting an electronic component is disposed, and an insulating layer in which the insulating layer including the cavity is disposed. A step of preparing a mounted body in which a formation region is defined; a step of laying a resin powder layer on the entire mounted body; and an adhesive on a portion of the resin powder layer corresponding to the mounting region by an inkjet method Forming a resin powder solidified portion by solidifying a portion of the resin powder layer under the adhesive, and heat-treating and curing the adhesive to obtain a resin powder solidified portion. A step of permanently curing the resin powder layer, removing an unsolidified portion of the resin powder layer by air blow, and obtaining an insulating layer having the cavity; Characterized by a step of mounting the electronic component on the bottom of the I.
本発明の好適な態様では、被実装体上の全体に樹脂パウダ層を敷き、実装領域に対応する樹脂パウダ層の部分に、インクジェット方式によって接着材を選択的に形成することにより、接着材の下の樹脂パウダ層を固化させて樹脂パウダ固化部を得る。さらに、接着材を硬化させて樹脂パウダ固化部を本硬化させる。これらの一連の工程は、所定の膜厚の絶縁層が得られるように所定回繰り返して行われる。 In a preferred aspect of the present invention, a resin powder layer is laid on the entire mounted body, and an adhesive material is selectively formed on the resin powder layer portion corresponding to the mounting area by an inkjet method. The lower resin powder layer is solidified to obtain a resin powder solidified portion. Further, the adhesive is cured to fully cure the resin powder solidified portion. These series of steps are repeated a predetermined number of times so as to obtain an insulating layer having a predetermined film thickness.
続いて、樹脂パウダ層の固化していない部分がエアブローで取り除かれて、樹脂パウダ固化部が被実装体の上に選択的に残される。これによってキャビティを備えた絶縁層が被実装体の上に形成される。 Subsequently, the non-solidified portion of the resin powder layer is removed by air blow, and the resin powder solidified portion is selectively left on the mounted body. As a result, an insulating layer having a cavity is formed on the mounted body.
このような方法を採用しても、上記した発明と同様に、被実装体の上に高い寸法精度のキャビティが設けられた絶縁層を容易に形成することができると共に、多品種の電子部品内蔵基板を高い生産効率で製造することができる。 Even if such a method is adopted, an insulating layer provided with a cavity with high dimensional accuracy can be easily formed on the mounted body as in the above-described invention, and various types of electronic components are incorporated. The substrate can be manufactured with high production efficiency.
以上説明したように、電子部品が実装されるキャビティを備えた絶縁層を容易に形成できると共に、各種の設計仕様にも容易に対応できるようになる。 As described above, it is possible to easily form an insulating layer having a cavity in which an electronic component is mounted and to easily cope with various design specifications.
以下、本発明の実施の形態について、添付の図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
(第1の実施の形態)
図3〜図5は本発明の第1実施形態の電子部品内蔵装置の製造方法を示す断面図である。本発明の第1実施形態の電子部品内蔵基板の製造方法は、図3(a)に示すように、まず、ガラスエポキシ樹脂などからなる基板10を用意し、その基板10の上に第1配線層12を形成する。その後に、第1配線層12の上に樹脂フィルムを貼着するなどして第1絶縁層14を形成する。さらに、第1配線層12の上の第1絶縁層14の所要部分にレーザ加工などによって第1ビアホール14xを形成する。続いて、第1ビアホール14xを介して第1配線層12に接続される第2配線層16を第1絶縁層14の上に形成する。
(First embodiment)
3 to 5 are cross-sectional views illustrating a method of manufacturing the electronic component built-in device according to the first embodiment of the present invention. In the method for manufacturing an electronic component built-in substrate according to the first embodiment of the present invention, as shown in FIG. 3A, first, a
このとき、第2配線層16は、第1絶縁層14上に電子部品が実装されるキャビティが配置される実装領域Aが確保されるように形成される。また、第2配線層16の上には第2ビアホールを形成するための開口部が配置されるビアホール配置領域Bが画定される。これにより、実装領域A及びビアホール配置領域B以外の領域が絶縁層形成領域Cとなる。このようにして、本実施形態の被実装体8が用意される。
At this time, the
本実施形態では、被実装体8における実装領域A及びビアホール配置領域Bに水などの溶剤で除去可能な溶解性絶縁部が形成され、それ以外の絶縁層形成領域Cに溶剤で除去不能な不溶性絶縁部が形成される。溶解性絶縁部は、溶剤に溶けるものであってもよいし、溶剤の液流によって吹き飛ばされるものであってもよい。
In the present embodiment, a soluble insulating part that can be removed with a solvent such as water is formed in the mounting area A and the via hole arrangement area B in the mounted
まず、そのような2種類の絶縁部を被実装体8上に選択的に形成するためのインクジェット装置(不図示)を用意する。図3(b)に示すように、インクジェット装置は、第1、第2ノズル19a、19bを備えており、第1ノズル19aからは溶解性樹脂インク18aが吐出され、第2ノズル19bからは不溶性樹脂インク18bが吐出されるようになっている。第1、第2ノズル19a、19bから吐出される各樹脂インク18a、18bは、一回の吐出につき10〜100μm(好適には30〜60μm)程度の粒状となって滴下される。
First, an ink jet device (not shown) for selectively forming such two types of insulating portions on the
各ノズル19a,19bはそれぞれ複数個備えられており、複数のノズルから樹脂インクを同時に吐出させることも可能である。インクジェット装置では、被実装体8の所望位置にノズル19a,19bを位置合わせして配置することができるので、各樹脂インク18a、18bを狙いの場所に精度よく滴下させ、滴下場所を順次移動させることによって所定領域に樹脂インク層を形成することができる。
A plurality of
例えば、溶解性樹脂インク18aは、硬化後の架橋密度が低いエポキシ系の光(UV)硬化性樹脂からなり、硬化後の相互の接着性が低く、ウォータジェット(加圧水流)によって容易に吹き飛ばされて除去される特性を有する。あるいは、架橋密度の低い樹脂の他に、水分を多く含むゲル状の樹脂を使用してもよい。
For example, the
一方、不溶性樹脂インク18bは、硬化する際の架橋密度が高いエポキシ系の光(UV)硬化性樹脂からなり、硬化後の相互の接着性が強く、ウォータジェット(加圧水流)に耐えて吹き飛ばされずに残る特性を有する。
On the other hand, the
そして、被実装体8の実装領域A及びビアホール配置領域Bに、溶解性樹脂インク18aを第1ノズル19aから場所を変えながら順次滴下することによって平面的に敷き詰める。なお、図3(b)のビアホール配置領域Bには後に溶解性樹脂インク18aが形成される。これと同時に、絶縁層形成領域Cに不溶性樹脂インク18bを第2ノズル19bから場所を変えながら順次滴下することによって平面的に敷き詰める。このようにして、粒状の溶解性樹脂インク18a及び不溶性樹脂インク18bが一層分だけ敷き詰められる。
Then, the
次いで、敷き詰められた溶解性樹脂インク18a及び不溶性樹脂インク18bをローラで厚みが均一になるように平坦化することにより、第1層目の樹脂インク層18Lを得る。さらに、紫外線ランプ(g,h,i線)から100〜300mJの条件で樹脂インク層18LにUV(紫外線)照射することによって樹脂インク層18Lを硬化させる。
Next, the
さらに、図3(c)に示すように、上記した樹脂インク層18Lの形成工程及び硬化工程を繰り返すことにより、1層目の樹脂インク層18Lの上に同様な構造の樹脂インク層18Lを積層する。つまり、実装領域A及びビアホール配置領域Bでは溶解性樹脂インク18aが積み上げられ、かつ絶縁層形成領域Cでは不溶性樹脂インク18bが積み上げられる。これにより、第1絶縁層14及び第2配線層16の上に樹脂インク積層体18LMが形成される。
Further, as shown in FIG. 3C, the
樹脂インク層18Lは、所望の膜厚の絶縁層が得られるようにn層(nは1以上の整数)で積層することができる。図3(c)には、樹脂インク層18Lが4層で積層された例が示されており、各樹脂インク18a、18bの粒径が30μmの場合は樹脂インク積層体18LMの厚みは120μm程度となる。
The
次いで、図3(d)に示すように、図3(c)の樹脂インク積層体18LMにウォータジェット装置から加圧水流を吹きかけることにより、溶解性樹脂インク18aが積層された部分を選択的に吹き飛ばして除去する。溶解性樹脂インク18aが積層された部分は相互に接着性の弱い状態で形成されているので、ウォータジェットによって容易に除去される。一方、不溶性樹脂インク18bが積層された部分は、相互に接着性の高い状態で形成されているので、ウォータジェットに耐えることができ、吹き飛ばされずに被実装体8の上に残される。
Next, as shown in FIG. 3 (d), by spraying a pressurized water stream from the water jet device onto the resin ink laminate 18LM of FIG. 3 (c), the portion where the
このようにして、図4(a)に示すように、実装領域Aにキャビティ18xが設けられ、ビアホール配置領域Bに開口部18yが設けられた第2絶縁層18が絶縁層形成領域Cに形成される。
In this way, as shown in FIG. 4A, the second insulating
なお、図4(a)の例では、内壁が垂直なキャビティ18xを形成したが、不溶性樹脂インク18bを横方向にずらして積層することにより、ルータ加工やレーザ加工では形成が困難な順テーパーや2段形状などの各種形状のキャビティを容易に形成することができる。
In the example of FIG. 4 (a), the
次いで、図4(b)に示すように、電子部品としてキャパシタ部品30を用意する。キャパシタ部品30は、部品基板32の上に下部電極34、誘電体層36及び上部電極38からなるキャパシタCxが形成されて基本構成されており、キャパシタCxの上に保護層39が形成されている。下部電極34は誘電体層36から外側に延在する延在部34aを備えており、その延在部34aの上に上部電極38の上面と同一の高さに設定された補助電極34bが形成されている。そして、キャパシタ部品30の素子面を上側にした状態でキャビティ18xの底部の第1絶縁層14の上にキャパシタ部品30を固着して実装する。
Next, as shown in FIG. 4B, a
このとき、第2絶縁層18(樹脂インク積層体18LM)の厚みはキャパシタ部品30の厚みに対応するように設定されるので、キャパシタ部品30の段差が第2絶縁層18によって解消される。
At this time, since the thickness of the second insulating layer 18 (resin ink laminate 18LM) is set so as to correspond to the thickness of the
なお、電子部品としてキャパシタ部品30を例示するが、抵抗部品や半導体素子(LSIチップ)などを使用してもよい。
In addition, although the
次いで、図4(c)に示すように、キャパシタ部品30及び第2絶縁層18の上に樹脂フィルムを貼着するなどして第3絶縁層20(埋込絶縁層)を形成する。このとき、キャパシタ部品30とキャビティ18xの側面との隙間及び開口部18yが第3絶縁層20によって埋め込まれると共に、第3絶縁層20はその上面が平坦化された状態で形成される。
Next, as shown in FIG. 4C, a third insulating layer 20 (embedded insulating layer) is formed by sticking a resin film on the
さらに、図5(a)に示すように、第3絶縁層20及びキャパシタ部品30の保護層39をレーザなどで加工することにより、キャパシタ部品30の上部電極38及び下部電極34の補助電極34bに到達する深さの第2ビアホール20xを形成する。なお、第2配線層16上にもそれに到達する深さの第2ビアホール20xが同時に形成される。
Further, as shown in FIG. 5A, the third insulating
その後に、図5(b)に示すように、キャパシタ部品30の上部電極38及び下部電極34の補助電極34aと第2配線層16とに第2ビアホール20xを介して接続される第3配線層22を第3絶縁層20の上に形成する。このとき、キャパシタ部品30上の第3絶縁層20はその上面が全体にわたって平坦化されて形成されているので、第3配線層22を形成する際のフォトリソグラフィの精度を向上させることができ、高精度な第3配線層22を形成することができる。
Thereafter, as shown in FIG. 5B, the third wiring layer connected to the
このようにして、キャパシタ部品30が第3絶縁層20に埋設された状態で第3配線層22に接続されて実装される。
In this manner, the
以上説明したように、本実施形態では、インクジェット方式を用いて溶解性樹脂インク18a及び不溶性樹脂インク18bを積み上げて樹脂インク積層体18LMを形成した後に、溶解性樹脂インク18aの部分を選択的に除去することにより、キャビティ18x及び開口部18yが設けられた第2絶縁層18を容易に形成することができる。キャビティ18xの中にキャパシタ部品30を実装することにより、キャパシタ部品30の段差が容易に解消されるので、キャパシタ部品30に接続される第3配線層22を高精度で形成することができる。
As described above, in the present embodiment, the
しかも、インクジェット装置は3次元CADと連携させて自動化プロセスを構築することができることから、各種の設計仕様に合わせて絶縁層に形成されるキャビティ18xや開口部18yの数や大きさの変更に容易に対応することができるので、多品種の電子部品内蔵基板を高い生産効率で製造することができる。また、複数の試作品を短手番で製造できるので、製品開発の期間の短縮化を図ることも可能である。
In addition, since the inkjet apparatus can be linked to 3D CAD to build an automated process, it is easy to change the number and size of the
さらには、ルータ加工やレーザ加工では形成が困難な順テーパー形状や2段形状などの各種形状のキャビティを容易に形成することができる利点もある。これにより、電子部品を埋設するための埋込絶縁層をボイドが発生することなく信頼性よく形成することができる。さらには、電子部品をキャビティの中にフリップチップ実装し、その下にアンダーフィル樹脂を充填することも容易になる。 Furthermore, there is an advantage that cavities having various shapes such as a forward taper shape and a two-step shape which are difficult to form by router processing or laser processing can be easily formed. As a result, the buried insulating layer for embedding the electronic component can be formed with high reliability without generating voids. Furthermore, it becomes easy to flip-chip mount the electronic component in the cavity and fill the underfill resin thereunder.
なお、第1実施形態の他の実施例としては、不溶性樹脂インクとして球形粒子の熱可塑性樹脂を使用し、溶解性樹脂インクの代わりに油性ワックスを使用してもよい。前述したようなインクジェット方式により、実装領域A及びビアホール配置領域Bに油性ワックスを形成すると共に、絶縁層形成領域Cに熱可塑性樹脂を形成した後にその層を熱処理して硬化し、それを繰り返して積層した後に、油性ワックスを灯油系溶剤によって除去すればよい。この場合、一層ごとに所望の厚さと平坦性が得られるように超硬カッターで上面が切削され、切削された粉塵はバキューム装置によって集塵される。 As another example of the first embodiment, a spherical particle thermoplastic resin may be used as the insoluble resin ink, and an oily wax may be used instead of the soluble resin ink. By forming the oily wax in the mounting area A and the via hole arrangement area B by the ink jet method as described above, after forming the thermoplastic resin in the insulating layer forming area C, the layer is heat-treated and cured, and this is repeated. After laminating, the oily wax may be removed with a kerosene solvent. In this case, the upper surface is cut with a carbide cutter so as to obtain a desired thickness and flatness for each layer, and the cut dust is collected by a vacuum device.
図6には前述した本実施形態の製造方法を利用して得られる電子部品内蔵基板が示されている。図6に示すように、本実施形態に係る電子部品内蔵基板1では、ガラスエポキシ樹脂などからなるコア基板40にその厚み方向に貫通するスルーホール40xが設けられており、スルーホール40xの内面にスルーホールめっき層41が形成されている。そして、スルーホール40xの孔には樹脂43が充填されている。
FIG. 6 shows an electronic component built-in substrate obtained by using the manufacturing method of the present embodiment described above. As shown in FIG. 6, in the electronic component built-in substrate 1 according to the present embodiment, a through
コア基板40の両面側にはスルーホールめっき層41に接続された第1配線層42がそれぞれ形成されており、両面側の第1配線層42はスルーホールめっき層41を介して相互接続されている。
A
また、コア基板40の両面側の第1配線層42の上には第1絶縁層44がそれぞれ形成されており、第1配線層42上の第1絶縁層44の部分に第1ビアホール44xがそれぞれ設けられている。さらに、コア基板10の両面側の第1絶縁層44の上に、第1ビアホール44xを介して第1配線層42に接続された第2配線層46がそれぞれ形成されている。
A first insulating
コア基板10の上面側の第1絶縁層44上の実装領域にはキャパシタ部品30aが実装されている。キャパシタ部品30aは、部品基板32上にキャパシタCx(図4(b))が複数個配置されて構成され、それらの上に保護層39が設けられている。キャパシタ部品30a及び第2配線層46の上に第2絶縁層48が形成されており、キャパシタ部品30aが第2絶縁層48の中に埋設されている。キャパシタ部品30aは前述した本実施形態の製造方法で形成される絶縁層のキャビティ(不図示)に実装された後に、別の絶縁層によって被覆されて埋設される。
A
また、第2絶縁層48及びキャパシタ部品30aの保護層39には第2ビアホール48xが設けられており、そのビアホール48xを介してキャパスタ部品30aの各キャパシタCxの上部電極38及び下部電極34の補助電極34b(図4(b))に接続される第3配線層50が第2絶縁層48の上に形成されている。キャパシタ部品30aの各キャパシタCxは第3配線層50によって電気的に並列に接続されている。第3配線層50は第2ビアホール48xを介して第2配線層46にも接続されている。
The second insulating
また、コア基板10の下面側の第2配線層46の上に第2絶縁層48が形成されており、第2配線層46上の第2絶縁層48の部分に第2ビアホール48xが設けられている。さらに、コア基板10の下面側の第2絶縁層48の上に第2ビアホール48xを介して第2配線層46に接続された第3配線層50形成されている。
A second insulating
さらに、コア基板40の両面側には第3配線層50の接続部上に開口部52xが設けられたソルダレジスト膜52がそれぞれ形成されている。第3配線層50の接続部にはNi/Auめっきなどからなる接続電極54が設けられている。さらに、コア基板40の両面側には接続電極54に接続された接続端子56がソルダレジスト膜52から突出した状態で設けられている。
Furthermore, solder resist
図7には図6の電子部品内蔵基板1を利用して構成される半導体装置2が示されている。図7に示すように、図6の電子部品内蔵基板1の上側の接続端子56に半導体素子5がフリップチップ実装され、半導体素子5の下側の隙間にアンダーフィル樹脂58が充填されている。さらに、電子部品内蔵基板1の下側の接続端子56に受動部品6が実装されている。
FIG. 7 shows a semiconductor device 2 configured using the electronic component built-in substrate 1 of FIG. As shown in FIG. 7, the semiconductor element 5 is flip-chip mounted on the
このようにして、本実施形態の製造方法で製造された電子部品内蔵基板1の上下の接続端子56に半導体素子5及び受動部品6がそれぞれ実装されて半導体装置2が構成される。本実施形態に係る半導体装置2は、下面側の接続端子56が配線基板(マザーボード)の接続部に接続されて実装される。
In this way, the semiconductor device 2 is configured by mounting the semiconductor element 5 and the
(第2の実施の形態)
図8及び図9は本発明の第2実施形態の電子部品内蔵基板の製造方法を示す断面図である。第2実施形態の特徴は、被実装体上の全面に樹脂パウダ層を敷き、実装領域及びビアホール配置領域に接着材で固化された樹脂パウダ固化部が配置されるようにし、固化されていない樹脂パウダ層をエアブローで吹き飛ばして除去することにある。第2実施形態では、第1実施形態と同一工程においてはその詳しい説明を省略する。
(Second Embodiment)
8 and 9 are cross-sectional views illustrating a method for manufacturing an electronic component built-in substrate according to a second embodiment of the present invention. A feature of the second embodiment is that a resin powder layer is laid on the entire surface of the mounted body, and a resin powder solidified portion solidified with an adhesive is disposed in the mounting area and via hole arrangement area, and the resin is not solidified. The powder layer is removed by blowing off with an air blow. In the second embodiment, detailed description of the same steps as those in the first embodiment is omitted.
図8(a)に示すように、まず、第1実施形態の図3(a)と同一構造の被実装体8を用意する。その後に、図8(b)に示すように、エポキシ系樹脂などからなる樹脂パウダ(樹脂粉末)を被実装体8上の全面にローラで押圧しながら敷くことによって樹脂パウダ層17を形成する。最終的に得られる絶縁層は樹脂パウダ層17が積層されて構成され、図8(b)の樹脂パウダ層17は絶縁層を構成するための1層目の層として形成される。
As shown in FIG. 8A, first, a
そして、樹脂パウダ層17の上に接着材を部分的に形成するためのインクジェット装置(不図示)を用意する。図8(c)に示すように、絶縁層形成領域Cに対応する樹脂パウダ層17の部分上に、インクジェット装置のノズル19から接着材15を吐出させて滴下することによって接着材15を選択的に形成する。このとき、樹脂パウダ層17のうち接着材15が形成された部分では、接着材15がその下の樹脂パウダ層17に染み込むことにより、その部分のパウダ同士が相互に接着して固化されて樹脂パウダ固化部17aとなる。そして、樹脂パウダ層17の樹脂パウダ固化部17a以外の部分が固化されていない樹脂パウダ部17bとなる。
Then, an ink jet device (not shown) for partially forming an adhesive on the
次いで、図8(d)に示すように、上記した方法と同様な方法で、樹脂パウダをローラによって1層目の樹脂パウダ層17の上に敷くことによって2層目の樹脂パウダ層17を形成する。さらに同様に、インクジェット装置のノズル19から2層目の樹脂パウダ層17の絶縁層形成領域Cに接着材15を形成してその下の部分の樹脂パウダ層17の部分を固化させて樹脂パウダ固化部17aを得る。このようにして、所望の膜厚の絶縁層が得られるように樹脂パウダ層17と接着材15の形成工程を繰り返して積層する。図8(d)には、樹脂パウダ層17及び接着材15が3層で積層された形態が例示されているが、n層(nは1以上の整数)の樹脂パウダ層及び接着材を形成してもよい。
Next, as shown in FIG. 8D, the second
続いて、図8(d)の構造体をオーブンなどで熱処理することによって接着材15を完全に硬化させることにより、接着材15が染み込んだ樹脂パウダ固化部17aを本硬化させる。
Subsequently, the adhesive 15 is completely cured by heat-treating the structure shown in FIG. 8D in an oven or the like, so that the resin powder solidified
その後に、図9(a)に示すように、樹脂パウダ層17にエアブロー(空気吹き付け)を行うことにより、接着材15で固化されていない樹脂パウダ部17bを取り除く。このとき、樹脂パウダ部17bは、単に樹脂パウダが押圧されて積まれた状態となっているので、エアブローによって粉末状になって吹き飛ばされて除去され、その結果、樹脂パウダ固化部17aが選択的に残される。
Thereafter, as shown in FIG. 9A, the
そして、図9(b)に示すように、樹脂パウダ固化部17aが第2絶縁層18として利用される。第2絶縁層18は、実装領域Aにキャビティ18xが設けられ、ビアホール配置領域Bに開口部18yが設けられた状態で形成される。
Then, as shown in FIG. 9B, the resin powder solidified
続いて、図9(c)に示すように、第1実施形態の図4(b)の工程と同様にキャパシタ部品30がキャビティ18xの底部に実装される。さらに、図9(d)に示すように、第1実施形態の図4(c)〜図5(b)と同様に、キャパシタ部品30を被覆する第3絶縁層20(埋込絶縁層)が形成され、第3絶縁層20に設けられた第2ビアホール20xを介してキャパシタ部品30の上部電極38及び下部電極34の補助電極34bと第2配線層16とに接続される第3配線層22が第3絶縁層20の上に形成される。
Subsequently, as shown in FIG. 9C, the
以上のように、第2実施形態では、被実装体8上に形成された樹脂パウダ層17の絶縁層形成領域Cに対応する部分上に、インクジェット方式によって接着材15を選択的に形成することによってその下部を樹脂パウダ固化部17aとし、これを繰り返して樹脂パウダ固化部17aと樹脂パウダ部17bとが混在する樹脂パウダ積層体を得る。
As described above, in the second embodiment, the
その後に、樹脂パウダ固化部17aの中の接着材15を完全に硬化させた後に、エアブローによって固化していない樹脂パウダ部17bを取り除くことにより、キャビティ18x及び開口部18yが設けられた第2絶縁層18を得る。
Thereafter, the adhesive 15 in the resin powder solidified
このように、第2実施形態では、3次元CADと連携されるインクジェット方式で樹脂パウダ層上に接着材を選択的に形成することに基づいて、キャビティや開口部が設けられた絶縁層を容易に形成することができる。従って、第1実施形態と同様に、各種の設計仕様に対応するキャビティを容易に形成でき、多品種の電子部品内蔵基板を高い生産効率で製造することができる。 As described above, in the second embodiment, an insulating layer provided with a cavity and an opening can be easily formed based on selectively forming an adhesive on a resin powder layer by an ink jet method linked with three-dimensional CAD. Can be formed. Therefore, as in the first embodiment, cavities corresponding to various design specifications can be easily formed, and a wide variety of electronic component built-in substrates can be manufactured with high production efficiency.
1…電子部品内蔵基板、2…半導体装置、5…半導体素子、6…受動素子、8…被実装体、10…基板、12,42…第1配線層、14,44…第1絶縁層、14x,44x…第1ビアホール、15…接着材、16,46…第2配線層、17…樹脂パウダ層、17a…樹脂パウダ固化部、17b…樹脂パウダ部、18,48…第2絶縁層、18a…溶解性樹脂インク、18b…不溶性樹脂インク、18L…樹脂インク層、18LM…樹脂インク積層体、18x…キャビティ、18y,52x…開口部、18x,48x…第2ビアホール、19a…第1ノズル、19b…第2ノズル、20…第3絶縁層、20x…第2ビアホール、22,50…第3配線層、30,30a…キャパシタ部品、32…部品基板、34…下部電極、34a…延在部、34b…補助電極、36…誘電体層、38…上部電極、40…コア基板、40x…スルーホール、41…スルーホールめっき層、43…樹脂、52…ソルダレジスト膜、54…接続電極、56…接続端子、A…実装領域、B…ビアホール配置領域、C…絶縁層形成領域、Cx…キャパシタ。 DESCRIPTION OF SYMBOLS 1 ... Electronic component built-in board | substrate, 2 ... Semiconductor device, 5 ... Semiconductor element, 6 ... Passive element, 8 ... Mounted object, 10 ... Board | substrate, 12, 42 ... 1st wiring layer, 14, 44 ... 1st insulating layer, 14x, 44x ... first via hole, 15 ... adhesive, 16, 46 ... second wiring layer, 17 ... resin powder layer, 17a ... resin powder solidified portion, 17b ... resin powder portion, 18, 48 ... second insulating layer, 18a ... soluble resin ink, 18b ... insoluble resin ink, 18L ... resin ink layer, 18LM ... resin ink laminate, 18x ... cavity, 18y, 52x ... opening, 18x, 48x ... second via hole, 19a ... first nozzle , 19b ... second nozzle, 20 ... third insulating layer, 20x ... second via hole, 22,50 ... third wiring layer, 30, 30a ... capacitor component, 32 ... component substrate, 34 ... lower electrode, 34a ... extension Part, 4b ... auxiliary electrode, 36 ... dielectric layer, 38 ... upper electrode, 40 ... core substrate, 40x ... through hole, 41 ... through hole plating layer, 43 ... resin, 52 ... solder resist film, 54 ... connection electrode, 56 ... Connection terminal, A ... mounting region, B ... via hole arrangement region, C ... insulating layer formation region, Cx ... capacitor.
Claims (10)
インクジェット方式により、前記被実装体上の前記実装領域に溶剤で除去可能な溶解性絶縁部を形成すると共に、前記絶縁層形成領域に前記溶剤で除去不能な不溶性絶縁部を形成する工程と、
前記溶剤によって前記溶解性絶縁部を選択的に除去することにより、前記不溶性絶縁部を残し、これによって前記キャビティを備えた前記絶縁層を得る工程と、
前記キャビティの底部に前記電子部品を実装する工程とを有することを特徴とする電子部品内蔵基板の製造方法。 Preparing a mounting body in which a mounting region in which a cavity for mounting an electronic component is disposed and an insulating layer forming region in which an insulating layer including the cavity is disposed;
Forming an insoluble insulating portion that cannot be removed with the solvent in the insulating layer forming region, and forming a soluble insulating portion that can be removed with a solvent in the mounting region on the mounted body by an inkjet method;
Selectively removing the soluble insulating portion with the solvent to leave the insoluble insulating portion, thereby obtaining the insulating layer having the cavity;
And a step of mounting the electronic component on the bottom of the cavity.
前記インクジェット方式により、前記実装領域にウォータジェットで除去可能な光硬化性樹脂インクを平面的に敷き詰めると共に、前記絶縁層形成領域に前記ウォータジェットで除去不能な光硬化性樹脂インクを平面的に敷き詰めることにより樹脂インク層を形成する工程と、
光照射によって前記樹脂インク層を硬化させる工程とを含み、
前記溶解性絶縁部を除去する工程において、前記ウォータジェットにより前記樹脂インク層の前記溶解性樹脂インクからなる部分を除去することを特徴とする請求項1に記載の電子部品内蔵基板の製造方法。 Forming the soluble insulating portion and the insoluble insulating portion,
By the inkjet method, the mounting region is spread with a photocurable resin ink that can be removed by a water jet, and the insulating layer formation region is spread by a plane with a photocurable resin ink that cannot be removed by the water jet. A step of forming a resin ink layer,
Curing the resin ink layer by light irradiation,
2. The method of manufacturing an electronic component built-in substrate according to claim 1, wherein in the step of removing the soluble insulating portion, a portion of the resin ink layer made of the soluble resin ink is removed by the water jet.
前記樹脂インク層を形成する工程と、前記樹脂インク層を硬化させる工程とを、繰り返すことによって、所要の膜厚が得られるように前記樹脂インク層を積層することを特徴とする請求項2に記載の電子部品内蔵基板の製造方法。 After the step of curing the resin ink layer,
3. The resin ink layer is laminated so that a required film thickness is obtained by repeating the step of forming the resin ink layer and the step of curing the resin ink layer. The manufacturing method of the electronic component built-in board of description.
前記被実装体上の全体に樹脂パウダ層を敷く工程と、
インクジェット方式で前記実装領域に対応する前記樹脂パウダ層の部分に接着材を選択的に形成することにより、前記接着材の下の前記樹脂パウダ層の部分を固化させて樹脂パウダ固化部を得る工程と、
前記接着材を熱処理して硬化させることにより、樹脂パウダ固化部を本硬化させる工程と、
前記樹脂パウダ層の固化されていない部分をエアブローによって除去することにより、前記キャビティを備えた前記絶縁層を得る工程と、
前記キャビティの底部に前記電子部品を実装する工程とを有することを特徴とする電子部品内蔵基板の製造方法。 Preparing a mounting body in which a mounting region in which a cavity for mounting an electronic component is disposed and an insulating layer forming region in which an insulating layer including the cavity is disposed;
Laying a resin powder layer over the entire mounted body;
A step of solidifying the resin powder layer portion under the adhesive to obtain a resin powder solidified portion by selectively forming an adhesive material on the resin powder layer corresponding to the mounting region by an inkjet method; When,
A step of heat-curing the adhesive to cure the resin powder solidified portion;
Removing the unsolidified portion of the resin powder layer by air blowing to obtain the insulating layer having the cavity;
And a step of mounting the electronic component on the bottom of the cavity.
前記樹脂パウダ層を敷く工程と、前記樹脂パウダ固化部を得る工程と、前記樹脂パウダ固化部を本硬化させる工程とを繰り返すことにより、所要の膜厚が得られるように前記樹脂パウダ固化部をもつ前記樹脂パウダ層を積層することを特徴とする請求項4に記載の電子部品内蔵基板の製造方法。 After the step of main curing the resin powder solidified part,
By repeating the step of laying the resin powder layer, the step of obtaining the resin powder solidified portion, and the step of fully curing the resin powder solidified portion, the resin powder solidified portion is formed so as to obtain a required film thickness. 5. The method of manufacturing an electronic component built-in substrate according to claim 4, wherein the resin powder layer having the same is laminated.
前記電子部品を被覆する埋込絶縁層を形成する工程と、
前記電子部品の電極に到達するビアホールを前記埋込絶縁層に形成する工程と、
前記ビアホールを介して前記電子部品の電極に接続される配線層を前記埋込絶縁層の上に形成する工程とをさらに有することを特徴とする請求項1乃至5のいずれか一項に記載の電子部品内蔵基板の製造方法。 After the step of mounting the electronic component,
Forming a buried insulating layer covering the electronic component;
Forming a via hole in the buried insulating layer reaching the electrode of the electronic component;
6. The method according to claim 1, further comprising: forming a wiring layer connected to the electrode of the electronic component through the via hole on the buried insulating layer. Manufacturing method of electronic component built-in substrate.
前記絶縁層を得る工程で、前記キャビティと同時にビアホール配置領域内に開口部が形成され、
前記埋込絶縁層を形成する工程で、前記埋込絶縁層が前記開口部内に形成され、
前記ビアホールを形成する工程において、前記開口部内の前記埋込絶縁層の部分に被実装体の配線層に到達するビアホールをさらに形成することを特徴とする請求項6に記載の電子部品内蔵基板の製造方法。 In the mounted body, a via hole arrangement area is defined in addition to the mounting area and the insulating layer formation area, and the soluble insulating portion is further formed in the via hole arrangement area,
In the step of obtaining the insulating layer, an opening is formed in the via hole arrangement region simultaneously with the cavity,
In the step of forming the buried insulating layer, the buried insulating layer is formed in the opening,
7. The electronic component built-in substrate according to claim 6, wherein in the step of forming the via hole, a via hole reaching the wiring layer of the mounted body is further formed in the buried insulating layer in the opening. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006137741A JP2007311476A (en) | 2006-05-17 | 2006-05-17 | Manufacturing method for substrate with built-in electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006137741A JP2007311476A (en) | 2006-05-17 | 2006-05-17 | Manufacturing method for substrate with built-in electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007311476A true JP2007311476A (en) | 2007-11-29 |
Family
ID=38844081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006137741A Withdrawn JP2007311476A (en) | 2006-05-17 | 2006-05-17 | Manufacturing method for substrate with built-in electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007311476A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100934734B1 (en) | 2008-02-26 | 2009-12-30 | 주식회사 코리아써키트 | Cavity Printed Circuit Board Manufacturing Method |
CN103428993A (en) * | 2012-05-18 | 2013-12-04 | 揖斐电株式会社 | Wiring board and method for manufacturing the same |
JP2014049578A (en) * | 2012-08-30 | 2014-03-17 | Ibiden Co Ltd | Wiring board and manufacturing method of wiring board |
JP2016111313A (en) * | 2014-12-05 | 2016-06-20 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | Method of fabricating polymer frame with rectangular array of cavities |
WO2020255258A1 (en) | 2019-06-18 | 2020-12-24 | 株式会社Fuji | Method for manufacturing circuit board and circuit board manufacturing device |
-
2006
- 2006-05-17 JP JP2006137741A patent/JP2007311476A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100934734B1 (en) | 2008-02-26 | 2009-12-30 | 주식회사 코리아써키트 | Cavity Printed Circuit Board Manufacturing Method |
CN103428993A (en) * | 2012-05-18 | 2013-12-04 | 揖斐电株式会社 | Wiring board and method for manufacturing the same |
JP2013243227A (en) * | 2012-05-18 | 2013-12-05 | Ibiden Co Ltd | Wiring board and method of manufacturing the same |
US9480157B2 (en) | 2012-05-18 | 2016-10-25 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP2014049578A (en) * | 2012-08-30 | 2014-03-17 | Ibiden Co Ltd | Wiring board and manufacturing method of wiring board |
JP2016111313A (en) * | 2014-12-05 | 2016-06-20 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | Method of fabricating polymer frame with rectangular array of cavities |
WO2020255258A1 (en) | 2019-06-18 | 2020-12-24 | 株式会社Fuji | Method for manufacturing circuit board and circuit board manufacturing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11388824B2 (en) | Component carrier having a three dimensionally printed wiring structure | |
CN101499445B (en) | Semiconductor device and manufacturing method thereof | |
CN108292645A (en) | Semiconductor packages with the electromagnetic interference shield moulded based on groove | |
CN1255867C (en) | Dispensing process for fabrication of microelectronic packages | |
KR20120055541A (en) | Electrical interconnect for die stacked in zig-zag configuration | |
WO2015006393A1 (en) | Fusion bonded liquid crystal polymer circuit structure | |
US10506722B2 (en) | Fusion bonded liquid crystal polymer electrical circuit structure | |
CN105493269A (en) | Ultra fine pitch PoP coreless package | |
US7936061B2 (en) | Semiconductor device and method of manufacturing the same | |
KR20090002718A (en) | Carrier and method for manufacturing printed circuit board | |
US20180124928A1 (en) | High density, high performance electrical interconnect circuit structure | |
US10660227B2 (en) | Electronic module and method of manufacturing electronic module | |
JP2011071417A (en) | Manufacturing method of wiring substrate | |
JP2007311476A (en) | Manufacturing method for substrate with built-in electronic component | |
TWI566355B (en) | Printed circuit board with electronic component and method for manufacturing same | |
TWI553818B (en) | Method of manufacturing electronic package module and structure of electronic package module | |
TWI531291B (en) | Package board and method for manufactuing same | |
KR101068466B1 (en) | Fabrication method of laminating unit board and multi-layer board using the same and its fabrication method | |
US20150289381A1 (en) | Method for producing a three-dimensional circuit configuration and circuit configuration | |
KR20120120789A (en) | Method for manufacturing printed circuit board | |
US20160338193A1 (en) | Multilayer board and method of manufacturing multilayer board | |
KR100729939B1 (en) | Method for manufacturing multi-layered pcb | |
JP5516801B2 (en) | Component built-in board | |
US10546833B2 (en) | Method of forming a plurality of electronic component packages | |
CN103828493A (en) | Method for manufacturing substrate with built-in component and substrate with built-in component using same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090804 |