JP2007115741A - Patterning method, thin film transistor, and electronic apparatus - Google Patents
Patterning method, thin film transistor, and electronic apparatus Download PDFInfo
- Publication number
- JP2007115741A JP2007115741A JP2005302779A JP2005302779A JP2007115741A JP 2007115741 A JP2007115741 A JP 2007115741A JP 2005302779 A JP2005302779 A JP 2005302779A JP 2005302779 A JP2005302779 A JP 2005302779A JP 2007115741 A JP2007115741 A JP 2007115741A
- Authority
- JP
- Japan
- Prior art keywords
- plating nucleus
- layer
- forming
- plating
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、パターン形成方法、薄膜トランジスタ、及び電子機器に関する。 The present invention relates to a pattern forming method, a thin film transistor, and an electronic device.
液晶装置等の電気光学装置に使われるスイッチング素子である薄膜トランジスタ(TFT)を製造する際、電極又は配線等を形成する工程においてフォトリソグラフィ法が用いられている。このフォトリソグラフィ法は、予めスパッタ法、めっき、もしくはCVD法等の成膜法によりベタ状の薄膜を形成する工程と、この薄膜上にレジストとよばれる感光材を塗布する工程と、レジストを露光、現像する工程と、得られたレジストパターンに応じて導電膜をエッチングする工程と、によって機能薄膜の電極又は配線パターンを形成するものである。この一連のフォトリソグラフィ法を利用した機能薄膜の形成、パターンニングは、成膜処理及びエッチング処理時に真空装置等の大掛かりな設備と複雑な工程を必要とし、また材料使用効率が数%程度とそのほとんどを廃棄せざるを得ず、製造コストが高いのみならず、生産性も低い。 When manufacturing a thin film transistor (TFT) which is a switching element used in an electro-optical device such as a liquid crystal device, a photolithography method is used in a process of forming an electrode or a wiring. This photolithography method includes a step of previously forming a solid thin film by a film forming method such as sputtering, plating, or CVD, a step of applying a photosensitive material called a resist on the thin film, and exposing the resist. The thin film electrode or the wiring pattern is formed by the developing step and the step of etching the conductive film according to the obtained resist pattern. The formation and patterning of functional thin films using this series of photolithography methods require large-scale equipment such as a vacuum apparatus and complicated processes during film formation and etching, and the material use efficiency is about several percent. Most of them have to be discarded, and not only the production cost is high, but also the productivity is low.
そこで、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法(いわゆるインクジェット法)を用いて、基板上に電極パターン又は配線パターン(膜パターン)を形成する方法が広く利用されている(例えば、特許文献1、特許文献2参照)。この方法では、形成する薄膜パターンに応じたバンクを形成し、このバンクに囲まれる領域内に金属微粒子等を分散させたインクを吐出した後、乾燥又は焼成することで薄膜パターンを形成する。この方法によれば、従来の複雑な成膜処理、フォトリソグラフィ、及びエッチング工程が不要となり、プロセスが大幅に簡単なものになると共に、原材料の使用量が少なく、生産性の向上を図れるといったメリットがある。
近年、上述した液滴吐出法を採用して、ボトムゲート型の薄膜トランジスタの電極等を形成する方法が提案されている。ここで、薄膜トランジスタは、金属材料からなるゲート電極と、このゲート電極上にゲート絶縁膜を介して半導体層が積層された構造となっている。このとき、積層構造を形成する際に行われる加熱処理によって、ゲート電極を構成する材料の一部の金属元素がゲート絶縁膜中に拡散するおそれがある。これにより、ゲート絶縁膜の絶縁性が低下して、電流のリークが発生し、薄膜トランジスタが動作不良となってしまうという問題があった。そこで、ゲート電極を拡散防止層で覆うことにより、金属元素の拡散を防止する方法が提案されている。この拡散防止層も上述した液滴吐出法により形成することができる。 In recent years, a method of forming an electrode of a bottom gate type thin film transistor by using the above-described droplet discharge method has been proposed. Here, the thin film transistor has a structure in which a gate electrode made of a metal material and a semiconductor layer are stacked on the gate electrode through a gate insulating film. At this time, part of the metal element of the material forming the gate electrode may be diffused into the gate insulating film by heat treatment performed when forming the stacked structure. As a result, the insulating property of the gate insulating film is lowered, current leakage occurs, and the thin film transistor becomes defective. Therefore, a method for preventing the diffusion of the metal element by covering the gate electrode with a diffusion preventing layer has been proposed. This diffusion prevention layer can also be formed by the above-described droplet discharge method.
しかしながら、拡散防止層を構成する材料、例えばNi,Ti,Co,Ta等は高融点である。一方、パターンとなる領域を囲むバンクの融点は拡散防止層を構成する材料よりも低い。例えば、拡散防止層を構成する材料の融点は700℃であり、隔壁の融点は300℃である。そのため、拡散防止層を形成する際には、バンクの融点以下の温度で加熱処理を施す必要がある。そこで、上記Ni等の材料を微粒子化することにより融点降下を図る方法が提案されているが、この方法だけではゲート電極上に拡散防止層を融着させることが困難であった。そのため、金属微粒子(導電性微粒子)を焼成して形成された拡散防止層内には微小な空孔が生じ、この微小空孔により緻密な拡散防止層を得ることが難しくなる。このような緻密性に欠けた拡散防止層は、ゲート絶縁膜中への金属元素の拡散を十分に防止することができず、絶縁性の低下によりリーク電流を発生させる要因となっていた。 However, materials constituting the diffusion prevention layer, such as Ni, Ti, Co, Ta, etc. have a high melting point. On the other hand, the melting point of the bank surrounding the pattern region is lower than the material constituting the diffusion prevention layer. For example, the melting point of the material constituting the diffusion prevention layer is 700 ° C., and the melting point of the partition walls is 300 ° C. Therefore, when forming the diffusion prevention layer, it is necessary to perform heat treatment at a temperature not higher than the melting point of the bank. Therefore, a method for lowering the melting point by making the material such as Ni finer has been proposed, but it has been difficult to fuse the diffusion preventing layer on the gate electrode only by this method. Therefore, minute holes are generated in the diffusion prevention layer formed by firing the metal fine particles (conductive fine particles), and it becomes difficult to obtain a dense diffusion prevention layer due to the minute holes. Such a diffusion preventing layer lacking in density cannot sufficiently prevent the diffusion of the metal element into the gate insulating film, and causes a leakage current due to a decrease in insulation.
本発明は上記課題に鑑みてなされたもので、その目的は、より緻密でかつ密着性の良い拡散防止層を形成し、拡散防止層を構成する金属元素が他の層に拡散することを防止したパターン形成方法、電子デバイス、及び電子機器を提供することにある。 The present invention has been made in view of the above problems, and its purpose is to form a denser and more adherent anti-diffusion layer and prevent the metal elements constituting the anti-diffusion layer from diffusing into other layers. Another object of the present invention is to provide a pattern forming method, an electronic device, and an electronic apparatus.
本発明は、上記課題を解決するために、基板上に所定パターンからなる隔壁を形成する工程と、前記隔壁に囲まれたパターン形成領域に導電層を形成する導電層形成工程と、前記導電層上にめっき核吸着膜を形成するめっき核吸着膜形成工程と、前記めっき核吸着膜にめっき核を吸着させるめっき核吸着工程と、前記めっき核を含む前記めっき核吸着膜上に、無電解めっき法により、前記めっき核を触媒として拡散防止層を形成する拡散防止層形成工程と、を有することを特徴とする。 In order to solve the above problems, the present invention provides a step of forming a partition wall having a predetermined pattern on a substrate, a conductive layer formation step of forming a conductive layer in a pattern formation region surrounded by the partition wall, and the conductive layer. A plating nucleus adsorption film forming step for forming a plating nucleus adsorption film thereon, a plating nucleus adsorption step for adsorbing the plating nucleus to the plating nucleus adsorption film, and electroless plating on the plating nucleus adsorption film including the plating nucleus And a diffusion preventing layer forming step of forming a diffusion preventing layer using the plating nucleus as a catalyst.
この方法では、隔壁に囲まれた導電層上にめっき核吸着膜を選択的に形成し、このめっき核吸着膜にめっき核を吸着させる。これにより、無電解めっき法により拡散防止層を形成する際にめっき核が触媒となり、導電層上に選択的に拡散防止層を形成することができる。また、無電解めっき法により、拡散防止層を形成するため、隔壁の融点以下の温度で、緻密で密着性の良い拡散防止層を形成することができる。これにより、導電層を構成する元素材料が他の層へ拡散することを防止することができる。 In this method, a plating nucleus adsorption film is selectively formed on the conductive layer surrounded by the partition walls, and the plating nucleus is adsorbed on the plating nucleus adsorption film. Thereby, when forming a diffusion prevention layer by an electroless plating method, a plating nucleus becomes a catalyst, and a diffusion prevention layer can be selectively formed on a conductive layer. Further, since the diffusion preventing layer is formed by the electroless plating method, it is possible to form a diffusion preventing layer that is dense and has good adhesion at a temperature lower than the melting point of the partition wall. Thereby, it can prevent that the elemental material which comprises a conductive layer diffuses to another layer.
また本発明のパターン形成方法は、前記導電層形成工程において、Ag,Au,Cu,Mn,Ni,Bi,Fe,Ti,Co及びAlから選択される少なくとも1以上の材料から前記導電層を形成することも好ましい。 In the pattern forming method of the present invention, the conductive layer is formed from at least one material selected from Ag, Au, Cu, Mn, Ni, Bi, Fe, Ti, Co, and Al in the conductive layer forming step. It is also preferable to do.
この方法によれば、導電層を上記材料により形成することにより、導電層の電気抵抗を低減させることができる。 According to this method, the electrical resistance of the conductive layer can be reduced by forming the conductive layer from the above material.
また本発明のパターン形成方法は、前記めっき核吸着膜形成工程において、前記めっき核吸着膜を液滴吐出法又はディスペンサ法により形成することも好ましい。 In the pattern forming method of the present invention, it is also preferable that the plating nucleus adsorption film is formed by a droplet discharge method or a dispenser method in the plating nucleus adsorption film forming step.
この方法によれば、フォトリソグラフィ工程およびエッチング工程を削減することができ、プロセスが大幅に簡略化される。また、導電層上に選択的にめっき核吸着膜を配置することができるので、材料の使用量を削減でき、生産性の向上を図ることができる。 According to this method, the photolithography process and the etching process can be reduced, and the process is greatly simplified. In addition, since the plating nucleus adsorption film can be selectively disposed on the conductive layer, the amount of material used can be reduced, and productivity can be improved.
また本発明のパターン形成方法は、前記めっき核吸着膜形成工程において、前記めっき核吸着膜は、シラン組成物を溶剤に溶解させた吸着材を前記導電層上に配置した後に、前記めっき核吸着材に含有する溶剤を乾燥及び焼成することにより形成することも好ましい。 Further, in the patterning method of the present invention, in the plating nucleus adsorption film forming step, the plating nucleus adsorption film is formed by adsorbing the plating nucleus after an adsorbent obtained by dissolving a silane composition in a solvent is disposed on the conductive layer. It is also preferable to form by drying and baking the solvent contained in the material.
この方法によれば、例えばシラン組成物の一端の有機官能基にアミノ基を有する場合、このアミノ基がめっき核と結合し、導電層のめっき核吸着膜に選択的に触媒となるめっき核を吸着させることができる。
また、吸着材は、液滴吐出法等により基板上に塗布するため、液滴吐出装置から吐出することができるように粘度を低くして基板上の所望の位置に塗布する。従って、めっき核吸着材を吐出した後にめっき核吸着材の溶剤を乾燥及び焼成させて除去することにより、基板の導電層上にめっき核吸着膜を形成することができる。
According to this method, for example, when an organic functional group at one end of the silane composition has an amino group, the amino group is bonded to the plating nucleus, and the plating nucleus serving as a catalyst is selectively formed on the plating nucleus adsorption film of the conductive layer. Can be adsorbed.
In addition, since the adsorbent is applied onto the substrate by a droplet discharge method or the like, the adsorbent is applied to a desired position on the substrate with a low viscosity so that it can be discharged from the droplet discharge device. Therefore, after discharging the plating nucleus adsorbing material, the plating nucleus adsorbing film can be formed on the conductive layer of the substrate by removing the solvent of the plating nucleus adsorbing material by drying and baking.
また本発明のパターン形成方法は、前記めっき核吸着工程において、前記基板をめっき核浴に浸漬させ、前記めっき核を前記めっき核吸着膜に吸着させた後、前記基板を洗浄することも好ましい。 In the pattern forming method of the present invention, in the plating nucleus adsorption step, the substrate is preferably immersed in a plating nucleus bath, the plating nucleus is adsorbed on the plating nucleus adsorption film, and then the substrate is washed.
めっき核浴に基板を浸漬させた後、基板をめっき核浴から取り出すと、めっき核吸着膜を吸着させた以外の基板全面上にめっき核が吸着してしまい、導電層上以外にもめっきが形成されてしまう。これに対し、本発明によれば、めっき核吸着膜に吸着しためっき核のみを残し、めっき核吸着膜以外に残存しためっき核を洗浄により除去することができる。これにより、選択的にめっき核吸着膜を形成することができ、めっき核吸着膜以外に残存しためっき核を触媒として拡散防止材料が析出することもなく、導電層上のみに選択的に拡散防止層を形成することができる。 After the substrate is immersed in the plating nucleus bath, if the substrate is taken out from the plating nucleus bath, the plating nucleus is adsorbed on the entire surface of the substrate other than the surface where the plating nucleus adsorption film is adsorbed. Will be formed. On the other hand, according to the present invention, it is possible to leave only the plating nuclei adsorbed on the plating nucleus adsorption film and remove the plating nuclei remaining other than the plating nucleus adsorption film by washing. As a result, a plating nucleus adsorption film can be selectively formed, and diffusion prevention materials are selectively prevented only on the conductive layer without depositing a diffusion prevention material using the remaining plating nucleus as a catalyst other than the plating nucleus adsorption film. A layer can be formed.
本発明の薄膜トランジスタは、基板上に設けられたゲート電極と、前記ゲート電極上に絶縁膜を介して対向配置された半導体層とを備え、前記ゲート電極と前記半導体層との間には、上記パターン形成方法により形成された拡散防止層が設けられたことを特徴とする。 The thin film transistor of the present invention includes a gate electrode provided on a substrate and a semiconductor layer disposed on the gate electrode with an insulating film interposed therebetween, and the gate electrode and the semiconductor layer include the above-mentioned A diffusion prevention layer formed by a pattern forming method is provided.
本発明の薄膜トランジスタは、半導体層よりも下層にゲート電極が形成されており、ボトムゲート型の薄膜トランジスタ構造となっている。
この構成によれば、ゲート電極上には上述した方法により形成された緻密で密着性の良い拡散防止層が形成される。これにより、加熱処理によりゲート電極の金属材料が、ゲート電極上に形成される絶縁膜に拡散することを防止することができる。従って、絶縁膜の絶縁性の低下によるリーク電流の発生を回避することができ、動作信頼性に優れた薄膜トランジスタを得ることができる。
The thin film transistor of the present invention has a bottom gate type thin film transistor structure in which a gate electrode is formed below the semiconductor layer.
According to this configuration, the dense and anti-diffusion layer formed by the above-described method is formed on the gate electrode. Accordingly, the metal material of the gate electrode can be prevented from diffusing into the insulating film formed over the gate electrode due to the heat treatment. Therefore, it is possible to avoid the occurrence of a leakage current due to the lowering of the insulating property of the insulating film, and to obtain a thin film transistor with excellent operation reliability.
また本発明の薄膜トランジスタは、前記半導体層上に接続されたソース電極とドレイン電極とを備え、前記半導体層と前記ソース電極との間、前記半導体層と前記ドレイン電極との間、前記ソース電極の上層、及び前記ドレイン電極の上層の少なくともいずれかには、先に記載の本発明に係るパターン形成方法により形成された拡散防止層が設けられていることが好ましい。 In addition, the thin film transistor of the present invention includes a source electrode and a drain electrode connected on the semiconductor layer, between the semiconductor layer and the source electrode, between the semiconductor layer and the drain electrode, and between the source electrode and the source electrode. At least one of the upper layer and the upper layer of the drain electrode is preferably provided with a diffusion preventing layer formed by the pattern forming method according to the present invention described above.
この構成によれば、ソース電極及び/又はドレイン電極の上層及び/又は下層に拡散防止層が形成されるため、ソース電極等の金属材料が、上層等に形成される絶縁膜に拡散することを防止することができる。従って、絶縁膜の絶縁性の低下によるリーク電流の発生を回避することができ、動作信頼性に優れた薄膜トランジスタを得ることができる。 According to this configuration, since the diffusion prevention layer is formed in the upper layer and / or the lower layer of the source electrode and / or the drain electrode, the metal material such as the source electrode diffuses into the insulating film formed in the upper layer or the like. Can be prevented. Therefore, it is possible to avoid the occurrence of a leakage current due to the lowering of the insulating property of the insulating film, and to obtain a thin film transistor with excellent operation reliability.
本発明の電子機器は、上記薄膜トランジスタを備えたことを特徴とする。
本発明によれば、優れた信頼性を具備し、かつ安価に提供可能な電子機器が得られる。
An electronic apparatus according to the present invention includes the thin film transistor.
ADVANTAGE OF THE INVENTION According to this invention, the electronic device which has the outstanding reliability and can be provided cheaply is obtained.
以下、本発明の実施形態につき、図面を参照して説明する。
以下の説明においては、ボトムゲート型の薄膜トランジスタを備えたTFTアレイ基板の製造方法について説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
Embodiments of the present invention will be described below with reference to the drawings.
In the following description, a method for manufacturing a TFT array substrate including a bottom gate type thin film transistor will be described. In each drawing used for the following description, the scale of each member is appropriately changed to make each member a recognizable size.
[液滴吐出装置]
まず、ゲート電極80、及び拡散防止層82等を形成の際に用いられる液滴吐出装置について説明する。図1(a)は、本実施形態で用いる液滴吐出装置IJの概略構成を示す斜視図である。
液滴吐出装置IJは、液滴吐出ヘッド301と、X軸方向駆動軸304と、Y軸方向ガイド軸305と、制御装置CONTと、ステージ307と、クリーニング機構308と、基台309と、ヒータ315とを備えている。
ステージ307は、この液滴吐出装置IJによりインク(液体材料)を設けられる基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
[Droplet discharge device]
First, a droplet discharge device used for forming the
The droplet discharge device IJ includes a
The
液滴吐出ヘッド301は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とY軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド301の下面にY軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド301の吐出ノズルからは、ステージ307に支持されている基板Pに対して、上述した導電性微粒子を含むインクが吐出される。
The
X軸方向駆動軸304には、X軸方向駆動モータ302が接続されている。X軸方向駆動モータ302はステッピングモータ等であり、制御装置CONTからX軸方向の駆動信号が供給されると、X軸方向駆動軸304を回転させる。X軸方向駆動軸304が回転すると、液滴吐出ヘッド301はX軸方向に移動する。
Y軸方向ガイド軸305は、基台309に対して動かないように固定されている。ステージ307は、Y軸方向駆動モータ303を備えている。Y軸方向駆動モータ303はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ307をY軸方向に移動する。
An X-axis direction drive
The Y-axis direction guide
制御装置CONTは、液滴吐出ヘッド301に液滴の吐出制御用の電圧を供給する。また、X軸方向駆動モータ302に液滴吐出ヘッド301のX軸方向の移動を制御する駆動パルス信号を、Y軸方向駆動モータ303にステージ307のY軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構308は、液滴吐出ヘッド301をクリーニングするものである。クリーニング機構308には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構は、Y軸方向ガイド軸305に沿って移動する。クリーニング機構308の移動も制御装置CONTにより制御される。
ヒータ315は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ315の電源の投入及び遮断も制御装置CONTにより制御される。
The control device CONT supplies a droplet discharge control voltage to the
The
Here, the
液滴吐出装置IJは、液滴吐出ヘッド301と基板Pを支持するステージ307とを相対的に走査しつつ基板Pに対して液滴を吐出する。ここで、以下の説明において、X軸方向を走査方向、X軸方向と直交するY軸方向を非走査方向とする。従って、液滴吐出ヘッド301の吐出ノズルは、非走査方向であるY軸方向に一定間隔で並んで設けられている。なお、図1(a)では、液滴吐出ヘッド301は、基板Pの進行方向に対し直角に配置されているが、液滴吐出ヘッド301の角度を調整し、基板Pの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド301の角度を調整することで、ノズル間のピッチを調節することができる。また、基板Pとノズル面との距離を任意に調節できるようにしてもよい。
The droplet discharge device IJ discharges droplets onto the substrate P while relatively scanning the
図1(b)は、ピエゾ方式による液体材料の吐出原理を説明するための液滴吐出ヘッドの概略構成図である。
図1(b)において、液体材料(インク;機能液)を収容する液体室321に隣接してピエゾ素子322が設置されている。液体室321には、液体材料を収容する材料タンクを含む液体材料供給系323を介して液体材料が供給される。ピエゾ素子322は駆動回路324に接続されており、この駆動回路324を介してピエゾ素子322に電圧を印加し、ピエゾ素子322を変形させて液体室321を弾性変形させる。そして、この弾性変形時の内容積の変化によってノズル325から液体材料が吐出されるようになっている。
この場合、印加電圧の値を変化させることにより、ピエゾ素子322の歪み量を制御することができる。また、印加電圧の周波数を変化させることにより、ピエゾ素子322の歪み速度を制御することができる。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
FIG. 1B is a schematic configuration diagram of a droplet discharge head for explaining the principle of discharging a liquid material by a piezo method.
In FIG. 1B, a
In this case, the amount of distortion of the
[TFTアレイ基板の製造方法]
以下、図2から図6を参照してTFTアレイ基板の各製造工程について説明する。
図2から図6は、本実施形態の製造方法における一連の工程を示す断面工程図である。
本実施形態の製造方法は、ガラス基板上にバンクを形成し、このバンクに囲まれた領域に液滴吐出装置IJを用いた液滴吐出法により電極パターン及び配線パターンを形成することで薄膜トランジスタを作製し、TFTアレイ基板を製造する方法である。
[Method for manufacturing TFT array substrate]
Hereinafter, each manufacturing process of the TFT array substrate will be described with reference to FIGS.
2 to 6 are cross-sectional process diagrams showing a series of processes in the manufacturing method of the present embodiment.
In the manufacturing method of this embodiment, a thin film transistor is formed by forming a bank on a glass substrate and forming an electrode pattern and a wiring pattern in a region surrounded by the bank by a droplet discharge method using a droplet discharge device IJ. This is a method for manufacturing a TFT array substrate.
<ゲート電極形成工程>
まず、図2の各図に示すように、基体となるガラス基板P上を用意し、その一面側にバンク30を形成した後、バンク30に設けた開口部30aに対し所定のインクを滴下することで、開口部30a内にゲート電極80(導電層)を形成する。このゲート電極形成工程は、バンク形成工程と、撥液化処理工程と、ゲート電極形成工程と、焼成工程と、を含むものとなっている。
<Gate electrode formation process>
First, as shown in each drawing of FIG. 2, a glass substrate P serving as a base is prepared, a
(バンク形成工程)
まず、ゲート電極80(及び走査線18a)をガラス基板上に所定パターンで形成するために、図2(a)に示すように、ガラス基板P上にゲート電極80に対応した所定パターンの開口部30aを有するバンク30を形成する。バンク30は、基板面を平面的に区画する仕切部材であり、このバンクの形成にはフォトリソグラフィ法や印刷法等、任意の方法を用いることができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、ガラス基板P上に形成するバンクの高さに合わせてアクリル樹脂等の有機系感光性材料を塗布して感光性材料層を形成する。そして、形成したいバンク形状に合わせて感光性材料層に対して紫外線を照射することで、ゲート電極用の開口部30aを備えたバンク30を形成する。また、バンク30は、ポリシラザン、ポリシロキサン、又はポリシラン骨格を有する感光性材料から形成される無機膜であってもよい。
(Bank formation process)
First, in order to form the gate electrode 80 (and the
(撥液化処理工程)
次に、バンク30に対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CF4プラズマ処理法)を採用することができる。CF4プラズマ処理の条件は、例えばプラズマパワーが50kW〜1000kW、4フッ化メタンガス流量が50ml/min〜100ml/min、プラズマ放電電極に対する基板搬送速度が0.5mm/sec〜1020mm/sec、基板温度が70℃〜90℃である。なお、処理ガスとしては、テトラフルオロメタン(四フッ化炭素)に限らず、他のフルオロカーボン系のガスを用いることもできる。
このような撥液化処理を行うことにより、バンク30には、これを構成する樹脂中にフッ素基が導入され、高い撥液性が付与される。
(Liquid repellency treatment process)
Next, the
By performing such a liquid repellency treatment, the
また、上記撥液化処理に先立って、開口部30aの底面に露出されたガラス基板Pの表面を清浄化する目的で、O2プラズマを用いたアッシング処理やUV(紫外線)照射処理を行っておくことが好ましい。この処理を行うことで、ガラス基板P表面のバンクの残渣を除去することができ、撥液化処理後のバンク30の接触角と当該基板表面の接触角との差を大きくすることができ、後段の工程で開口部30a内に配される液滴を正確に開口部30aの内側に閉じ込めることができる。また、バンク30がアクリル樹脂やポリイミド樹脂からなるものである場合、CF4プラズマ処理に先立ってバンク30をO2プラズマに曝しておくと、よりフッ素化(撥液化)されやすくなるという性質があるので、バンク30をこれらの樹脂材料で形成している場合には、CF4プラズマ処理に先立ってO2アッシング処理を施すことが好ましい。
Prior to the liquid repellency treatment, an ashing treatment using O 2 plasma or a UV (ultraviolet) irradiation treatment is performed for the purpose of cleaning the surface of the glass substrate P exposed on the bottom surface of the
上記O2アッシング処理は、具体的には、ガラス基板Pに対しプラズマ放電電極からプラズマ状態の酸素を照射することで行う。処理条件としては、例えばプラズマパワーが50W〜1000W、酸素ガス流量が50ml/min〜100ml/min、プラズマ放電電極に対する基板Pの板搬送速度が0.510mm/sec〜10mm/sec、基板温度が70℃〜90℃である。 Specifically, the O 2 ashing process is performed by irradiating the glass substrate P with oxygen in a plasma state from a plasma discharge electrode. As the processing conditions, for example, the plasma power is 50 W to 1000 W, the oxygen gas flow rate is 50 ml / min to 100 ml / min, the plate conveyance speed of the substrate P with respect to the plasma discharge electrode is 0.510 mm / sec to 10 mm / sec, and the substrate temperature is 70. ° C to 90 ° C.
なお、バンク30に対する撥液化処理(CF4プラズマ処理)により、先に行われた残渣処理により親液化された基板P表面に対し多少は影響があるものの、特に基板Pがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こりにくいため、基板Pの親液性、すなわち濡れ性が実質上損なわれることはない。また、バンク30については、撥液性を有する材料(例えばフッ素基を有する樹脂材料)によって形成することにより、その撥液処理を省略するようにしてもよい。
Note that the lyophobic treatment (CF 4 plasma treatment) on the
(ゲート電極形成工程)
次に、図2(b)に示すように、バンク30に囲まれた開口部30a(ゲート電極形成領域)に、液滴吐出装置IJの液滴吐出ヘッド301から第1電極層形成用インク81aを滴下する。このとき、バンク30の表面には撥液性が付与されており、開口部30aの底面部の基板表面には親液性が付与されているので、吐出された液滴の一部がバンク30に載っても、バンク表面で弾かれて開口部30a内に滑り込むようになっている。
(Gate electrode formation process)
Next, as shown in FIG. 2B, the first electrode layer forming ink 81 a is formed from the
ここで、本実施形態に係る製造方法で用いられる、液滴吐出ヘッド301からの吐出に好適なインク(液体材料)について説明する。
ゲート電極形成用のインク(液体材料)としては、導電性微粒子を分散媒に分散させた分散液、もしくはその前駆体からなるものである。導電性微粒子として、例えばAu、Ag、Cu、Pd、NbおよびNi等を含有する金属微粒子の他、これらの前駆体、合金、酸化物、並びに導電性ポリマーやインジウム錫酸化物等の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は1nm〜0.1μm程度であることが好ましい。0.1μmより大きいと、後述する液体吐出ヘッド301のノズルに目詰まりが生じるおそれがあるだけでなく、得られる膜の緻密性が悪化する可能性がある。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
Here, an ink (liquid material) suitable for ejection from the
The ink (liquid material) for forming the gate electrode is made of a dispersion obtained by dispersing conductive fine particles in a dispersion medium, or a precursor thereof. Examples of the conductive fine particles include metal fine particles containing, for example, Au, Ag, Cu, Pd, Nb and Ni, as well as their precursors, alloys, oxides, and fine particles such as conductive polymers and indium tin oxide. Used. These conductive fine particles can be used by coating the surface with an organic substance or the like in order to improve dispersibility. The particle diameter of the conductive fine particles is preferably about 1 nm to 0.1 μm. If it is larger than 0.1 μm, there is a possibility that clogging may occur in the nozzles of the
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法(インクジェット法)への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
なお、本実施形態においては、Ag(銀)の導電性微粒子をジエチレングリコールジエチルエールの溶媒(分散媒)に溶解させたインク81aが用いられる。
The dispersion medium is not particularly limited as long as it can disperse the conductive fine particles and does not cause aggregation. For example, in addition to water, alcohols such as methanol, ethanol, propanol, butanol, n-heptane, n-octane, decane, dodecane, tetradecane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydro Hydrocarbon compounds such as naphthalene and cyclohexylbenzene, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2-dimethoxyethane, bis (2- Methoxyethyl) ether, ether compounds such as p-dioxane, propylene carbonate, γ- Butyrolactone, N- methyl-2-pyrrolidone, dimethylformamide, dimethyl sulfoxide, can be exemplified polar compounds such as cyclohexanone. Of these, water, alcohols, hydrocarbon compounds, and ether compounds are preferred from the viewpoints of fine particle dispersibility and dispersion stability, and ease of application to the droplet discharge method (inkjet method). More preferred dispersion media include water and hydrocarbon compounds.
In this embodiment, ink 81a in which conductive fine particles of Ag (silver) are dissolved in a solvent (dispersion medium) of diethylene glycol diethyl ale is used.
上記導電性微粒子の分散液の表面張力は0.02N/m〜0.07N/mの範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が0.02N/m未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。 The surface tension of the conductive fine particle dispersion is preferably in the range of 0.02 N / m to 0.07 N / m. When the liquid is ejected by the ink jet method, if the surface tension is less than 0.02 N / m, the wettability of the ink composition to the nozzle surface increases, and thus flight bending tends to occur, exceeding 0.07 N / m. Since the meniscus shape at the nozzle tip is not stable, it becomes difficult to control the discharge amount and the discharge timing. In order to adjust the surface tension, a small amount of a surface tension regulator such as a fluorine-based, silicone-based, or nonionic-based material may be added to the dispersion within a range that does not significantly reduce the contact angle with the substrate. The nonionic surface tension modifier improves the wettability of the liquid to the substrate, improves the leveling property of the film, and helps prevent the occurrence of fine irregularities in the film. The surface tension modifier may contain an organic compound such as alcohol, ether, ester, or ketone, if necessary.
上記分散液の粘度は1mPa・s〜50mPa・sであることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるだけでなく、液滴の吐出量が減少する。 The viscosity of the dispersion is preferably 1 mPa · s to 50 mPa · s. When a liquid material is ejected as droplets using the inkjet method, if the viscosity is less than 1 mPa · s, the nozzle periphery is easily contaminated by the outflow of the ink, and if the viscosity is greater than 50 mPa · s, the nozzle hole The clogging frequency in the case becomes high, and not only is it difficult to smoothly discharge droplets, but also the amount of droplets discharged is reduced.
次いで、電極形成用インクからなる液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理を行う。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃で60分間程度の加熱を行う。この加熱は窒素ガス雰囲気下など、必ずしも大気中で行う必要はない。 Next, after discharging droplets made of electrode forming ink, a drying process is performed as necessary to remove the dispersion medium. The drying process can be performed, for example, by a heating process using a normal hot plate or an electric furnace that heats the substrate P. In this embodiment, for example, heating is performed at 180 ° C. for about 60 minutes. This heating is not necessarily performed in the air, such as in a nitrogen gas atmosphere.
また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザ、アルゴンレーザ、炭酸ガスレーザ、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザなどを光源として使用することができる。これらの光源は一般には、出力10W〜5000Wの範囲のものが用いられるが、本実施形態では100W〜1000Wの範囲で十分である。この中間乾燥工程を行うことにより、図2(c)に示すように、固体のゲート電極80が形成される。
This drying process can also be performed by lamp annealing. The light source used for lamp annealing is not particularly limited, but excimer lasers such as infrared lamps, xenon lamps, YAG lasers, argon lasers, carbon dioxide lasers, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl, etc. It can be used as a light source. In general, these light sources have an output in the range of 10 W to 5000 W, but in the present embodiment, a range of 100 W to 1000 W is sufficient. By performing this intermediate drying step, a
(焼成工程)
吐出工程後の乾燥膜は、微粒子間の電気的接触を向上させるために、分散媒を完全に除去する必要がある。また、液中での分散性を向上させるために有機物などのコーティング剤が導電性微粒子の表面にコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後のガラス基板Pには熱処理及び/又は光処理が施される。
(Baking process)
The dried film after the discharging step needs to completely remove the dispersion medium in order to improve the electrical contact between the fine particles. In addition, when a coating agent such as an organic substance is coated on the surface of the conductive fine particles in order to improve the dispersibility in the liquid, it is also necessary to remove this coating agent. Therefore, the glass substrate P after the discharge process is subjected to heat treatment and / or light treatment.
この熱処理及び/又は光処理は通常大気中で行われるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定されるが、係る構成でも、ゲート電極80が先に挙げた材料を用いて形成されているので、250℃以下の焼成温度とすることができる。ただし本工程では、ガラス基板P上に半導体層は設けられていないので、バンク30の耐熱温度の範囲内で焼成温度を高めることができ、例えば250℃以上、あるいは300℃程度の焼成温度とすることでさらに良好な導電性を具備した金属配線を形成することができる。なお、焼成工程後のゲート電極80の膜厚は500nm〜1500nm程度とすることが好ましい。
This heat treatment and / or light treatment is usually carried out in the atmosphere, but can also be carried out in an inert gas atmosphere such as nitrogen, argon or helium, if necessary. The treatment temperature of the heat treatment and / or the light treatment depends on the boiling point (vapor pressure) of the dispersion medium, the type and pressure of the atmospheric gas, the thermal behavior such as fine particle dispersibility and oxidation, the presence or amount of the coating agent, Although it is determined as appropriate in consideration of the heat-resistant temperature and the like, even in such a configuration, since the
<拡散防止層形成工程>
次に、ゲート電極80上に拡散防止層82を無電解めっき処理により形成する。
本実施形態においては、無電解めっき処理を行う前に、ゲート電極80上に選択的に拡散防止層82を形成するために、ゲート電極80上に予めカップリング処理、及び活性化(触媒化)処理を施す。
<Diffusion prevention layer forming step>
Next, a
In the present embodiment, in order to selectively form the
まず、ゲート電極80表面に付着した有機物等をオゾン処理、プラズマアッシング処理により除去する。次に、有機物を除去したゲート電極80表面にオゾン水処理等により親液性を付与する。
First, organic substances or the like attached to the surface of the
(カップリング処理)
次に、図3(a)に示すように、めっき核吸着インク20a(吸着材)を液滴吐出装置IJにより開口部30a内のゲート電極80表面に塗布する。このとき、バンク30の表面には撥液性が付与されており、ゲート電極80表面には親液性が付与されているので、塗布しためっき核吸着インク20aが開口部30aから漏れることなく開口部30a内に配置される。
(Coupling process)
Next, as shown in FIG. 3A, the plating
ここで、液滴吐出装置IJにより吐出する核吸着インク材料としては、無電解めっきを形成するための触媒金属あるいは触媒金属を形成する前駆体を選択的に吸着する物質が用いられる。具体的には、拡散防止層82にNiが用いられる場合は、触媒にPd等の金属やその前駆体化合物が用いられるため、シランカップリング剤の分子一端の有機官能基に窒素等のヘテロ原子を含有する官能基(窒素原子の場合、アミノ基又はアミド基又はイミド基又はアンモニウム基又はピリジル基又はピリジニウム基)を有する化合物が用いられる。また、窒素を含有する官能基を有する化合物は、界面活性剤又はシラン化合物又は高分子化合物が好適に用いられる。より具体的には、3−アミノプロピル トリエトキシシラン及びN−(2−アミノエチル)−3−アミノプロピル トリメトキシシランである。また適当に使用することができる物質の一例は、3−アミノプロピル ジメチルメトキシシランである。
溶剤としては、上述したゲート電極の導電性微粒子を分散させた分散媒と同様のものが用いられ、例えば水、又はメタノール等のアルコール類が用いられる。またその他の溶剤の表面張力、粘度等の条件も上記分散媒と同様の条件に設定される。
Here, as the nuclear adsorption ink material ejected by the droplet ejection apparatus IJ, a material that selectively adsorbs a catalyst metal for forming electroless plating or a precursor for forming the catalyst metal is used. Specifically, when Ni is used for the
The solvent is the same as the dispersion medium in which the conductive fine particles of the gate electrode described above are dispersed. For example, water or alcohols such as methanol is used. In addition, the conditions such as the surface tension and viscosity of other solvents are set to the same conditions as in the dispersion medium.
次に、めっき核吸着インク20aに含有する溶剤を除去するため、必要に応じて乾燥処理を行う。乾燥処理は、ホットプレート、電気炉、ランプアニールなどを用いて、所定時間加熱する。この加熱は窒素ガス雰囲気下など、必ずしも大気中で行う必要はない。
このようにして、図3(b)に示すように、ゲート電極80表面にシランカップリング剤からなるめっき核吸着膜20を形成する。
Next, in order to remove the solvent contained in the plating
In this way, as shown in FIG. 3B, the plating
次に、めっき核吸着膜20が形成されたガラス基板PをSn(スズ)イオンを含む塩化スズのコロイド溶液に浸漬し、続けてPd(パラジウム)イオンを含む塩化パラジウム水溶液(めっき核浴)に浸漬させる。すると、めっき核吸着膜20のシランカップリング剤の一端のアミノ基と塩化スズのスズ原子とが結合し、ゲート電極80上にコロイド溶液が吸着する。続けて、コロイド溶液が吸着したゲート電極80表面を希塩酸又は希硫酸の溶液に浸漬して、コロイド溶液中からSn(スズ)を除去して金属Pd(パラジウム)に変化させる。この処理により、図3(c)に示すように、ゲート電極80上のめっき核吸着膜20にPd(パラジウム)核26(めっき核)が吸着され、ゲート電極80表面に活性化(触媒化)処理が施される。なお、Pdイオン源としては、上述した他に、PdBr2、PdI2、Pd(OCOCH2)2、Pd(SO4)2、Pd(NO3)2等を用いることができる。
Next, the glass substrate P on which the plating
続けて、コロイド溶液に浸漬させたガラス基板Pを純水等により洗浄する。この洗浄処理により、ゲート電極80表面以外のバンク30表面に付着したPd核26を取り除く。このとき、Pd核26は、ゲート電極80表面にはめっき核吸着膜20が形成されており、この膜20上に結合するため、上記洗浄処理によりPd核26が取り除かれることはない。
Subsequently, the glass substrate P immersed in the colloidal solution is washed with pure water or the like. By this cleaning process, the
次に、図3(d)に示すように、無電解めっき処理によりゲート電極80上に拡散防止層82を形成する。具体的には、ゲート電極80上にPd核が形成されたガラス基板PをNiの導電性微粒子が分散されると共に還元剤が溶解されためっき浴に所定時間浸漬させる。すると、ゲート電極80上のPd核26を核として、次亜燐酸ナトリウムの還元剤により溶液中に溶解しているニッケル金属イオンがNi金属に還元され、ゲート電極80上にNi金属が析出する。このとき、バンク30の高さまでNi金属を析出成長させる。これにより、図3(d)に示すように、バンク30に区画されたゲート電極80上に選択的にNiからなる拡散防止層82が形成される。なお、還元剤としては、上述した他に、水素化ホウ素ナトリウム等の還元剤、酒石酸ナトリウムカリウム等の錯化剤を配合して調製した市販品を用いることができる。
Next, as shown in FIG. 3D, a
なお、拡散防止層82の膜厚は、20nm〜400nm程度とすることが好ましい。拡散防止層82の膜厚が20nm未満では、ゲート電極80から後述するゲート絶縁膜83への金属元素の拡散を十分に防止することができず、400nmを超える膜厚では、ゲート電極80(及び走査線18a)の抵抗が上昇するため好ましくない。
The film thickness of the
なお、上記各工程では、Agからなるゲート電極80と、Niからなる拡散防止層82とを形成しているが、ゲート電極80は、Ag以外の金属、例えばCuやAl、あるいはこれらの金属を主成分とする合金であっても構わない。また、拡散防止層82は、Ni以外のTiやW、Mn、あるいはこれらの金属を主成分とする合金であっても構わない。
In each of the above steps, a
本実施形態において、拡散防止のための拡散防止層82をゲート電極80上に形成する方法として、上述したように、ゲート電極80上に液滴吐出法により選択的にめっき核吸着膜20を形成し、このめっき核吸着膜20にPd核26を吸着させた後、Pd核26を触媒としてゲート電極80上に無電解めっき処理により選択的に拡散防止材料を付着させて、拡散防止層82を形成している。この拡散防止層82の形成方法は、以下に説明するソース電極及びドレイン電極の下層及び上層に形成される拡散防止層82にも適用される。
In this embodiment, as a method for forming the
<ゲート絶縁膜形成工程>
次に、図4(a)に示すように、ゲート電極80上に窒化珪素からなるゲート絶縁膜83を形成する。このゲート絶縁膜83は、例えばプラズマCVD法により全面成膜した後、フォトリソグラフィ法により適宜パターニングすることで形成することができる。CVD工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、TEOS(テトラエトキシシラン、Si(OC2H5)4)と酸素、ジシランとアンモニア等が好適で、形成するゲート絶縁膜83の膜厚は150nm〜400nm程度である。
<Gate insulation film formation process>
Next, as shown in FIG. 4A, a
<半導体層形成工程>
次に、図4(a)に示すように、ゲート絶縁膜83上に半導体層33を形成する。この半導体層33は、ゲート絶縁膜83を形成したガラス基板Pの全面に、150nm〜250nm程度の膜厚のアモルファスシリコン膜と、膜厚50nm〜100nm程度のN+シリコン膜とをプラズマCVD法等により積層形成し、フォトリソグラフィ法により所定形状にパターニングすることで得られる。アモルファスシリコン膜の形成工程で用いる原料ガスとしては、ジシランやモノシランが好適である。続くN+シリコン膜の形成工程では、上記アモルファスシリコン膜の形成で用いた成膜装置に、N+シリコン層形成用の原料ガスを導入して成膜を行うことができる。
<Semiconductor layer formation process>
Next, as shown in FIG. 4A, the
その後、上記アモルファスシリコン膜及びN+シリコン膜を、フォトリソグラフィ法により図4(a)に示す形状にパターニングすることで、ゲート絶縁膜83上に所定平面形状のアモルファスシリコン層84とN+シリコン層85とが積層された半導体層33が得られる。パターニングに際しては、N+シリコン膜の表面に、図示の半導体層33の側断面形状と同様の略凹形のレジストを選択配置し、係るレジストをマスクにしてエッチングを行う。このようなパターニング法によりゲート電極80と平面的に重なる領域にてN+シリコン層85が選択的に除去されて2つの領域に分割され、これらのN+シリコン層85,85が、それぞれソースコンタクト領域及びドレインコンタクト領域を形成する。
Thereafter, the amorphous silicon film and the N + silicon film are patterned into a shape shown in FIG. 4A by photolithography, whereby an
<電極形成工程>
次に、半導体層33が形成されたガラス基板P上に、ソース電極34及びドレイン電極35を形成する。この電極形成工程は、バンク形成工程と、撥液化工程と、第1拡散防止層形成工程と、電極膜形成工程と、第2拡散防止層形成工程と、焼成工程と、を含むものである。
<Electrode formation process>
Next, the
(バンク形成工程)
アモルファスシリコン層84、N+シリコン層85を形成した後、図4(b)に示すように、ソース電極及びドレイン電極のパターンに対応した開口部を有するバンクをガラス基板P上に形成する。バンクは上述したように、フォトリソグラフィ法や印刷法等、任意の方法により形成することができる。
(Bank formation process)
After the
ここでは、2種類のバンク、つまり第1バンク部31bと第2バンク部31aとを形成するものとしているが、まず第1バンク部31bは、図4(b)に示すように、アモルファスシリコン層84及びN+シリコン層上であって、アモルファスシリコン層84の略中央部に位置するように紫外線照射による感光を行う。すなわち、この第1バンク部31bは、後段の工程で形成するソース電極とドレイン電極とを平面的に区画する仕切部材として形成される。一方、第2バンク部31aは、図4(b)に示すように、アモルファスシリコン層84の外側の領域に、アモルファスシリコン層84を取り囲むように形成する。なお、本実施形態において、第1バンク部31bと第2バンク部31aとに区画された図4(b)中左側の領域をソース電極形成領域34aと称し、図4(b)中右側の領域をドレイン電極形成領域35aと称する。
Here, two types of banks, that is, the
また、各バンク部31a、31b間におけるバンク形成時のレジスト(有機物)残渣を除去するために、残渣処理を施すことが好ましい。この残渣処理としては、紫外線を照射することにより残渣処理を行うUV照射処理や大気雰囲気中で酸素を処理ガスとするO2アッシング処理等を選択できるが、ここではO2アッシング処理を実施する。アッシング処理の条件は、先のバンク30のパターニング時に用いた条件と同等の条件でよい。
Further, in order to remove a resist (organic matter) residue at the time of bank formation between the
(撥液化処理工程)
次に、上述した方法と同様の方法により、各バンク部31a、31bに対し、プラズマ処理法等により撥液化処理を行い、バンク部31a、31b表面に撥液性を付与する。
(Liquid repellency treatment process)
Next, by a method similar to the above-described method, a liquid repellency treatment is performed on the
(第1拡散防止層形成工程)
次に、図4(c)に示すように、第1バンク部31bと第2バンク部31aとに囲まれた領域に第1拡散防止層61を形成する。なお、本工程の第1拡散防止層の形成は、上記図3に示す拡散防止層の形成と同様であるため、図4(c)においてはめっき核吸着膜等を簡略化して説明する。
まず、第1バンク部31bと第2バンク部31aに囲まれたソース電極形成領域34a及びドレイン電極形成領域35a内に付着した有機物等をプラズマアッシング処理等により除去する。次に、有機物を除去したソース電極形成領域34a及びドレイン電極形成領域35aをオゾン水処理等により親水化する。
(First diffusion prevention layer forming step)
Next, as shown in FIG. 4C, the first
First, organic substances and the like attached to the source
次に、ソース電極形成領域34a及びドレイン電極形成領域35aに、シランカップリング剤を酢酸水、水、又はアルコール等の溶剤に希釈させためっき核吸着インクを液滴吐出装置IJにより塗布する。次に、上記インクを乾燥させて、めっき核吸着インクに含有する溶剤を除去し、ソース電極形成領域34a及びドレイン電極形成領域35aにシランカップリング剤からなるめっき核吸着膜を形成する。
Next, a plating nucleus adsorbing ink obtained by diluting a silane coupling agent with a solvent such as acetic acid water, water, or alcohol is applied to the source
次に、めっき核吸着膜が形成された基板をPdを含む塩化パラジウムのコロイド溶液に浸漬し、続けてPdイオンを含む塩化スズ水溶液に浸漬させる。その後、上記基板Pを酸に浸漬させることにより、めっき核吸着膜にPd核を吸着させて、活性化(触媒化)処理を施す。続けて、上記コロイド溶液に浸漬させた基板Pを純水等により洗浄し、ソース電極形成領域34a及びドレイン電極形成領域35a以外のバンク31a,31b表面に付着したPd核を取り除く。
Next, the substrate on which the plating nucleus adsorption film is formed is immersed in a colloidal solution of palladium chloride containing Pd, and subsequently immersed in a tin chloride aqueous solution containing Pd ions. Thereafter, the substrate P is immersed in an acid so that the Pd nuclei are adsorbed on the plating nucleus adsorbing film and activated (catalyzed). Subsequently, the substrate P immersed in the colloidal solution is washed with pure water or the like to remove Pd nuclei attached to the surfaces of the
次に、ソース電極形成領域34a及びドレイン電極形成領域35aにPd核が形成された基板PをNiが分散されると共に還元剤が溶解されためっき浴に所定時間浸漬させて、Ni金属を析出させて、それぞれの領域34a,35aに第1拡散防止層61を形成する。
このようにして、ソース電極形成領域34a及びドレイン電極形成領域35aのそれぞれに第1拡散防止層61をゲート絶縁膜83とN+シリコン層85とに跨って形成する。
Next, the substrate P having Pd nuclei formed in the source
In this manner, the first
(電極膜形成工程)
次に、液滴吐出装置IJにより、電極膜形成用のインクを上記第1拡散防止層61上に塗布する。ここでは、導電性微粒子として銀を用い、溶媒(分散媒)としてジエチレングリコールジエチルエーテルを用いたインクを吐出する。
(Electrode film forming process)
Next, ink for forming an electrode film is applied onto the first
この電極膜工程では、液滴吐出ヘッドから電極膜形成用のインクを液滴にして吐出し、その液滴を基板P上の第1バンク部31b、第2バンク部31aに囲まれたソース電極形成領域34a及びドレイン電極形成領域35aに配置する。このとき、バンク部31a,31bの表面には撥液性が付与されているため、吐出された液滴の一部がバンク部31a、31b上に載っても、バンク表面が撥液性となっていることによりバンク部31a、31bの表面で弾かれ、滴下されたインクは上記領域34a,34aに流れ落ちる。
In this electrode film process, ink for forming an electrode film is discharged as a droplet from a droplet discharge head, and the droplet is a source electrode surrounded by the
なお、この電極膜形成工程に先立って、先に形成されている第1拡散防止層61の表面に、上記インクの濡れ性を改善するための中間層を形成してもよい。この中間層としては、例えばMn等を用いることができ、その成膜に際しては液滴吐出法を用いることができる。
Prior to this electrode film forming step, an intermediate layer for improving the wettability of the ink may be formed on the surface of the first
(乾燥工程)
液滴を吐出した後、分散媒の除去のため、必要に応じて上述した方法と同様の方法により乾燥処理をする。この中間乾燥工程を行うことにより、図5(a)に示すように、拡散防止61,61上のそれぞれにソース電極34とドレイン電極35とが形成される。
(Drying process)
After discharging the droplets, a drying process is performed as necessary by the same method as described above to remove the dispersion medium. By performing this intermediate drying step, the
(焼成工程)
次に、吐出工程後のソース電極34及びドレイン電極35の微粒子間の電気的接触をよくするために、熱処理及び/又は光処理により分散媒を完全に除去する。
(Baking process)
Next, in order to improve electrical contact between the fine particles of the
(第2拡散防止層形成工程)
次に、第1バンク部31bと第2バンク部31aとに囲まれたソース電極34及びドレイン電極35上に第2拡散防止層68,68を形成する。なお、第2拡散防止層形成工程は、上述したゲート電極80上に形成した拡散防止層形成工程と同様であるため、詳細は省略して説明する。
(Second diffusion prevention layer forming step)
Next, second diffusion prevention layers 68 and 68 are formed on the
まず、第1バンク部31bと第2バンク部31aに囲まれたソース電極34及びドレイン電極35上に付着した有機物等をプラズマアッシング処理等により除去する。次に、有機物を除去したゲート電極80表面をオゾン水処理等により親水化する。
First, organic substances and the like attached on the
次に、ソース電極34及びドレイン電極35上に、シランカップリング剤を酢酸水、水、又はアルコール等の溶剤に希釈させためっき核吸着インクを液滴吐出装置IJにより塗布する。次に、上記インクを乾燥させて、めっき核吸着インクに含有する溶剤を除去し、ソース電極34及びドレイン電極35上にシランカップリング剤からなるめっき核吸着膜を形成する。
Next, on the
次に、めっき核吸着膜が形成された基板をPdを含む塩化パラジウムのコロイド溶液に浸漬し、続けてPdイオンを含むコロイド溶液に浸漬させる。その後、上記基板Pを酸に浸漬させることにより、めっき核吸着膜にPd核を吸着させて、活性化(触媒化)処理を施す。続けて、上記コロイド溶液に浸漬させた基板Pを純水等により洗浄し、ソース電極34及びドレイン電極35以外のバンク31a,31b表面に付着したPd核を取り除く。
Next, the substrate on which the plating nucleus adsorption film is formed is immersed in a colloidal solution of palladium chloride containing Pd, and subsequently immersed in a colloidal solution containing Pd ions. Thereafter, the substrate P is immersed in an acid so that the Pd nuclei are adsorbed on the plating nucleus adsorbing film and activated (catalyzed). Subsequently, the substrate P immersed in the colloidal solution is washed with pure water or the like to remove Pd nuclei adhering to the surfaces of the
次に、ソース電極34及びドレイン電極35上にPd核が形成された基板Pを、Ni等の導電性微粒子が分散されためっき浴に所定時間浸漬させて、Ni金属を析出させる。これにより、図5(b)に示すように、ソース電極34及びドレイン電極35上に第2拡散防止層68を形成する。
Next, the substrate P on which Pd nuclei are formed on the
なお、本実施形態において第1拡散防止層61及び第2拡散防止層68の膜厚は、それぞれ20nm〜400nm程度とすることが好ましい。また、ソース電極34及びドレイン電極35の膜厚は、500nm〜1500nm程度とすることが好ましい。第1拡散防止層61の膜厚が20nm未満では、ソース電極34及びドレイン電極35から半導体層33への金属元素の拡散を十分に防止することができず、400nmを超える膜厚では、ソース電極34(及びデータ線16)、ドレイン電極35の抵抗が上昇するため好ましくない。また、第2拡散防止層68の膜厚が20nm未満では、ソース電極34及びドレイン電極35から後述するバンク31c(図6(b)参照)及び液晶層への金属元素の拡散を十分に防止することができず、400nmを超える膜厚では、ソース電極34、ドレイン電極35の抵抗が上昇するため好ましくない。
In the present embodiment, the first
また、上記各工程では、ソース電極34及びドレイン電極35はAgから形成しているが、例えばCuやAl、あるいはこれらの金属を主成分とする合金であっても構わない。さらに、第1拡散防止層61及び第2拡散防止層68はNiから形成しているが、TiやW、Mn、あるいはこれらの金属を主成分とする合金であっても構わない。
In each of the above steps, the
<バンク除去工程>
次に、図5(c)に示すように、ガラス基板P上に形成されている第1バンク部31bと第2バンク部31aとを選択除去する。この除去工程では、プラズマアッシングやオゾンアッシング等のアッシング処理によりバンク部31a、31bを除去する。プラズマアッシングは、プラズマ化した酸素ガス等のガスとバンクとを反応させ、バンクを気化させて除去する方法である。また、オゾンアッシングは、オゾン(O3)を分解して活性酸素とし、活性酸素とバンクとを反応させることでバンクを気化させて除去する方法である。このバンク除去工程により、図5(c)に示すように、ガラス基板P上に形成された薄膜トランジスタ(TFT)60を得ることができる。
<Bank removal process>
Next, as shown in FIG.5 (c), the
<画素電極形成工程>
次に、TFT60が形成されたガラス基板P上に、画素電極19を形成する。この画素電極形成工程は、バンク形成工程と、撥液化処理工程と、液体材料配置工程と、焼成工程と、を有する。
<Pixel electrode formation process>
Next, the
(バンク形成工程)
次に、図6(a)に示すように、基板P上の所定位置に画素電極19を形成するためのバンク31cを形成する。このバンク31cは、TFT60を部分的に覆って形成され、平面的には各画素電極19を取り囲む略格子状に形成される。バンク31cの形成はフォトリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、形成するバンク31cの高さに合わせてアクリル樹脂等を主体とする有機系感光性材料を塗布して感光性材料層を形成し、その後バンク形状に合わせて感光性材料層に対して紫外線を照射する。
ここでは、TFT60の構成部材のうち、ドレイン電極35が、バンク31cに囲まれる領域内に突出するようにバンク31cをパターン形成する。またこのバンク31cのパターニングにおいて、基板P上に既設のドレイン電極35の表面部分には第2拡散防止層68が形成されているので、エッチング液がソース電極34及びドレイン電極35に進入してこれらを侵食するのを防止することができる。また、バンク31cは、上述したように、ポリシラザン、ポリシロキサン、又はポリシラン骨格を有する感光性材料から形成される無機膜であってもよい。
(Bank formation process)
Next, as shown in FIG. 6A, a
Here, among the constituent members of the
なお、バンク31cに囲まれる領域におけるバンク形成時のレジスト(有機物)残渣を除去するために、上述した方法と同様の方法により、UV照射処理及びO2アッシング処理等の残渣処理を施すことが好ましい。
In addition, in order to remove a resist (organic matter) residue at the time of bank formation in a region surrounded by the
(撥液化処理工程)
続いて、バンク31cに対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、先に述べた撥液化処理と同様の処理方法を用いることができる。
なお、バンク31cに対する撥液化処理により、先に行われた残渣処理により親液化されたゲート絶縁膜83の表面に多少は影響があるものの、ゲート絶縁膜83には撥液化処理によるフッ素基の導入が起こりにくいため、その親液性(濡れ性)を損なうことはない。また、バンク31cを、撥液性を有する材料(例えばフッ素基を有する樹脂材料)によって形成している場合には撥液処理を省略することができる。
(Liquid repellency treatment process)
Subsequently, a liquid repellency treatment is performed on the
Although the surface of the
(液体材料配置形成工程)
次に、液滴吐出装置IJによる液滴吐出法を用いて、画素電極を形成するためのインク(液体材料)をバンク31cに囲まれた領域に塗布する。ここでは、ITO、IZO、FTO等の透光性導電材料の微粒子を溶媒(分散媒)に分散させたインクを吐出する。上記透光性導電材料の前駆体や金属有機化合物を含むインクを用いてもよい。
(Liquid material arrangement forming process)
Next, ink (liquid material) for forming a pixel electrode is applied to a region surrounded by the
(乾燥工程)
次いで、電極形成用インクからなる液滴を吐出した後、分散媒の除去のため、上述した方法と同様の方法により必要に応じて乾燥処理をする。この中間乾燥工程を行うことにより、図6(b)に示すように、所望の画素電極19が形成される。
(Drying process)
Next, after discharging droplets made of electrode forming ink, a drying process is performed as necessary by the same method as described above in order to remove the dispersion medium. By performing this intermediate drying step, a desired
(焼成工程)
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
(Baking process)
The dried film after the discharging process needs to completely remove the dispersion medium in order to improve the electrical contact between the fine particles. Further, when a coating agent such as an organic substance is coated on the surface of the conductive fine particles in order to improve dispersibility, it is also necessary to remove this coating agent. For this reason, the substrate after the discharge process is subjected to heat treatment and / or light treatment.
以上の工程により、吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換される結果、基板P上に画素電極19が形成され、薄膜トランジスタ60を具備したTFTアレイ基板を製造することができる。
As a result of the above process, the dry film after the discharge process ensures electrical contact between the fine particles and is converted into a conductive film. As a result, the
なお、各実施形態で示した薄膜トランジスタの製造方法は、薄膜トランジスタを具備した各種電気光学装置の製造方法に適用することができる。例えば、液晶装置、有機エレクトロルミネッセンス表示装置、プラズマ表示装置等の薄膜トランジスタを形成する際に採用するのが好適である。 Note that the method for manufacturing the thin film transistor described in each embodiment can be applied to a method for manufacturing various electro-optical devices including the thin film transistor. For example, it is preferably employed when forming a thin film transistor such as a liquid crystal device, an organic electroluminescence display device, or a plasma display device.
本実施形態によれば、バンク30に囲まれたゲート電極80上にめっき核吸着膜20を選択的に形成し、このめっき核吸着膜20にPd核26を吸着させる。これにより、無電解めっき法により拡散防止層82を形成する際にPd核26が触媒となり、ゲート電極80上に選択的に拡散防止層82を形成することができる。また、無電解めっき法により拡散防止層82を形成するため、バンク30の融点以下の温度で拡散防止層82を形成することができ、緻密で密着性の良い拡散防止層を形成することができる。これにより、ゲート電極80を構成する元素材料がゲート絶縁膜83へ拡散することを防止することができる。
According to the present embodiment, the plating
また本実施形態によれば、フォトリソグラフィ工程およびエッチング工程を削減することができ、プロセスが大幅に簡略化される。また、ゲート電極80上に選択的にめっき核吸着膜20を配置することができるので、材料の使用量を削減でき、生産性の向上を図ることができる。
Further, according to the present embodiment, the photolithography process and the etching process can be reduced, and the process is greatly simplified. Moreover, since the plating
また本実施形態によれば、めっき核吸着膜20の材料であるシラン組成物の一端の有機官能基にアミノ基を有するため、このアミノ基がPd核26と結合し、ゲート電極80のめっき核吸着膜20に選択的に触媒となるPd核26を吸着させることができる。
また、めっき核吸着材は、液滴吐出法等により基板上に塗布するため、液滴吐出装置IJから吐出することができるように粘度を低くして基板P上の所望の位置に塗布する。従って、めっき核吸着材を吐出した後にめっき核吸着材20の溶剤を乾燥及び焼成させて除去することにより、基板Pのゲート電極80上にめっき核吸着膜20を形成することができる。
Further, according to the present embodiment, since the organic functional group at one end of the silane composition that is the material of the plating
Further, since the plating nucleus adsorbing material is applied onto the substrate by a droplet discharge method or the like, the plating nucleus adsorbing material is applied to a desired position on the substrate P with a reduced viscosity so that it can be discharged from the droplet discharge device IJ. Therefore, the plating
また本実施形態では、めっき浴に基板Pを浸漬させた後、基板Pをめっき浴から取り出すと、めっき核吸着膜20を吸着させた以外の基板P上にもPd核26が残渣として残る場合がある。従って、本実施形態によれば、めっき核吸着膜20に吸着したPd核26を残して、めっき核吸着膜20以外に残存したPd核26を洗浄により除去することができる。これにより、選択的にめっき核吸着膜20を形成することができ、めっき核吸着膜20以外に残存したPd核26を触媒として拡散防止層82の材料が析出することもなく、ゲート電極80上のみに選択的に拡散防止層82を形成することができる。
In this embodiment, when the substrate P is immersed in the plating bath and then removed from the plating bath, the
さらに本実施形態によれば、ゲート電極80を上述した材料により形成することにより、ゲート電極80の電気抵抗を低減させることができる。
Furthermore, according to this embodiment, the electrical resistance of the
<液晶表示装置>
図7は、上述した方法により形成された薄膜トランジスタ60を有するTFTアレイ基板を備えた液晶表示装置100を示す等価回路図である。
本実施の形態の液晶表示装置において、画像表示領域を構成するマトリクス状に配置された複数のドットには、画素電極19と当該画素電極19を制御するためのスイッチング素子であるTFT60とがそれぞれ形成されており、画像信号が供給されるデータ線(電極配線)16が当該TFT30のソースに電気的に接続されている。データ線16に書き込む画像信号S1、S2、…、Snは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線16に対してグループ毎に供給される。また、走査線(電極配線)18aがTFT60のゲートに電気的に接続されており、複数の走査線18aに対して走査信号G1、G2、…、Gmが所定のタイミングでパルス的に線順次で印加される。また、画素電極19はTFT60のドレインに電気的に接続されており、スイッチング素子であるTFT60を一定期間だけオンすることにより、データ線16から供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。
<Liquid crystal display device>
FIG. 7 is an equivalent circuit diagram showing the liquid
In the liquid crystal display device according to the present embodiment, a
画素電極19を介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、後述する共通電極との間で一定期間保持される。そして、この印加される電圧レベルに応じて液晶の分子集合の配向や秩序が変化するのを利用して光を変調し、任意の階調表示を可能にしている。また各ドットには、液晶に書き込まれた画像信号がリークするのを防止するために、画素電極19と共通電極との間に形成される液晶容量と並列に蓄積容量70が付加されている。符号18bはこの蓄積容量70の一側の電極に接続された容量線である。
Image signals S1, S2,..., Sn written at a predetermined level on the liquid crystal via the
次に、図8は、液晶表示装置100の全体構成図である。
液晶表示装置100は、TFTアレイ基板10と、対向基板25とが、平面視略矩形枠状のシール材52を介して貼り合わされた構成を備えており、前記両基板10,25の間に挟持された液晶が、シール材52によって前記基板間に封入されたものとなっている。なお、図8では、対向基板25の外周端が、シール材52の外周端に平面視で一致するように表示している。
Next, FIG. 8 is an overall configuration diagram of the liquid
The liquid
シール材52の内側の領域には、遮光性材料からなる遮光膜(周辺見切り)53が矩形枠状に形成されている。シール材52の外側の周辺回路領域には、データ線駆動回路201と実装端子202とがTFTアレイ基板10の一辺に沿って配設されており、この一辺と隣接する2辺に沿ってそれぞれ走査線駆動回路104,104が設けられている。TFTアレイ基板10の残る一辺には、前記走査線駆動回路104,104間を接続する複数の配線105が形成されている。また、対向基板25の角部には、TFTアレイ基板10と対向基板25との間で電気的導通をとるための複数の基板間導通材106が配設されている。
In a region inside the sealing
次に、図9は、液晶表示装置100の画素構成を示す平面構成図である。
図9に示すように、液晶表示装置100の表示領域には、複数の走査線18aが図示左右方向に延在しており、これらの走査線に交差する方向に複数のデータ線16が延在している。図9において、走査線18aとデータ線16とに囲まれた平面視矩形状の領域がドット領域である。1つのドット領域に対応して3原色のうち1色のカラーフィルタが形成され、図示した3つのドット領域で3色の着色部22R,22G,22Bを有する1つの画素領域を形成している。これらの着色部22R,22G,22Bは、液晶表示装置100の表示領域内に周期的に配列されている。
Next, FIG. 9 is a plan configuration diagram illustrating a pixel configuration of the liquid
As shown in FIG. 9, in the display area of the liquid
図9に示す各ドット領域内には、ITO(インジウム錫酸化物)等の透光性の導電膜からなる平面視略矩形状の画素電極19が設けられており、画素電極19と、走査線18a、データ線16との間に、TFT60が介挿されている。TFT60は、半導体層33と、半導体層33の下層側(基板側)に設けられたゲート電極80と、半導体層33の上層側に設けられたソース電極34と、ドレイン電極35とを備えて構成されている。半導体層33とゲート電極80とが対向する領域には、TFT30のチャネル領域が形成されており、その両側の半導体層には、ソース領域、及びドレイン領域が形成されている。
In each dot region shown in FIG. 9, a
ゲート電極80は、走査線18aの一部をデータ線16の延在方向に分岐して形成されており、その先端部において、半導体層33と図示略の絶縁膜(ゲート絶縁膜)を介して紙面垂直方向に対向している。ソース電極34は、データ線16の一部を走査線18aの延在方向に分岐して形成されており、半導体層33(ソース領域)と電気的に接続されている。ドレイン電極35の一端(図示左端)側は、前記半導体層33(ドレイン領域)と電気的に接続されており、ドレイン電極35の他端(図示右端)側は画素電極19と電気的に接続されている。
上記構成のもとTFT60は、走査線18aを介して入力されるゲート信号により所定期間だけオン状態とされることで、データ線16を介して供給される画像信号を、所定のタイミングで液晶に対して書き込むスイッチング素子として機能するようになっている。
The
In the above configuration, the
図10は、図9のB−B’線に沿う液晶表示装置100を構成するTFTアレイ基板10の断面構成図である。
同図に示す断面構造をみると、ガラス基板P上には、一部が開口されたバンク30が形成され、このバンク30の開口部にAg,Cu,Al等の金属材料からなるゲート電極80が埋設されている。そして、ゲート電極80上には、拡散防止層と、無機レジスト層とが積層されている。拡散防止層は、Ni,Ti,W,Mn等から選ばれる1種又は2種以上の金属材料からなり、ゲート電極80の全面を覆うように形成されている。これにより、ゲート電極80の金属材料の他層への拡散を防止することができるようになっている。
FIG. 10 is a cross-sectional configuration diagram of the
Looking at the cross-sectional structure shown in the figure, a
バンク30上には、酸化シリコンや窒化シリコン等からなるゲート絶縁膜83が形成されており、このゲート絶縁膜83上であってゲート電極80と平面的に重なる位置に半導体層33が形成されている。半導体層33は、アモルファスシリコン層84と、このアモルファスシリコン層84上に積層されたN+シリコン層85とからなる。N+シリコン層85は、アモルファスシリコン層84上で平面的に離間された2つの部位に分割されており、一方(図示左側)のN+シリコン層85は、ゲート絶縁膜83上と当該N+シリコン層85上とに跨って形成されたソース電極34と電気的に接続され、他方のN+シリコン層85は、ゲート絶縁膜83上と当該N+シリコン層85とに跨って形成されたドレイン電極35と電気的に接続されている。
A
ソース電極34及びドレイン電極35のそれぞれの下層及び上層には、拡散防止層が形成されている。これらの拡散防止層は、ソース電極34及びドレイン電極35を覆うように形成され、ソース電極34及びドレイン電極35の金属材料の上側及び下側層への拡散を防止するようになっている。拡散防止層の材料等については、上述した拡散防止層と同様である。
A diffusion prevention layer is formed in the lower layer and the upper layer of the
ドレイン電極35の一部表面と、ソース電極34とを覆うように、バンク31cが形成されている。このバンク31cは、実際には、図9に示した各画素電極19に対応する開口部を具備した平面視略格子状を成してガラス基板P上に形成されており、液晶表示装置の製造時に、液相法を用いて画素電極19をパターン形成するための仕切部材として用いられるものである。画素電極19は、図10に示すように、絶縁膜31cから図示右側へ突出しているドレイン電極35の上面及び側面と当接するように形成され、ドレイン電極35と電気的に接続されている。
A
本実施形態によれば、ゲート電極80上には上述した方法により形成された緻密で密着性の良い拡散防止層82が形成される。これにより、加熱処理によりゲート電極80の金属材料が、ゲート電極80上に形成されるゲート絶縁膜83に拡散することを防止することができる。
同様に、ソース電極34及びドレイン電極35の下層の第1拡散防止層61及び上層の第2拡散防止層68が形成されるため、ソース電極34等の金属材料が、下層に形成されるゲート絶縁膜83、及び上層に形成されるバンク31cに拡散することを防止することができる。従って、ゲート絶縁膜83の絶縁性の低下によるリーク電流の発生を回避することができ、動作信頼性に優れたTFT60を得ることができる。
According to the present embodiment, the dense and good
Similarly, since the first
(電子機器)
図11は、本発明に係る電子機器の一例を示す斜視図である。
この図に示す携帯電話1300は、本発明の液晶表示装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
上記各実施の形態の電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、映像モニタ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができる。
本実施形態によれば、上述した動作信頼性に優れたTFTを有する液晶表示装置を備えているため、優れた信頼性を具備し、かつ安価に提供可能な電子機器を得ることができる。
(Electronics)
FIG. 11 is a perspective view showing an example of an electronic apparatus according to the invention.
A
The electro-optical device according to each of the embodiments is not limited to the mobile phone, but is an electronic book, a personal computer, a digital still camera, a video monitor, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic It can be suitably used as an image display means for devices such as notebooks, calculators, word processors, workstations, videophones, POS terminals, and touch panels.
According to this embodiment, since the liquid crystal display device having the above-described TFT having excellent operational reliability is provided, an electronic device that has excellent reliability and can be provided at low cost can be obtained.
ボトムゲート型薄膜トランジスタの拡散防止層を以下の条件、順序で形成した。
(1)ゲート電極が形成された基板をオゾン水により1分間洗浄した。
(2)3−アミノプロピルトリエトキシシラン:1wt%(アミノ基を有するシラン化合物)、4−n−ブトキシエタノール(BCTAC):2.5wt%、グリセリン:5wt%含有する水溶液(吸着材料)を液滴吐出装置により、吐出量4.0Plで20ミクロンピッチのバンクの開口部(ゲート電極上)に吐出した。
(3)バンクに吐出した水溶液を65℃に設定したクリーンオーブン内にて15分間乾燥した。
(4)ゲート電極上にシランが吸着した基板をPdゾル液に1分間浸漬させた。
(5)シランにPd核が吸着した基板をpH4.5及び85℃に設定した無電解ニッケル浴に1分間浸漬させた。
上記条件でボトムゲート型TFTのゲート電極を形成したところ、層幅が20〜60ミクロン、厚み0.5ミクロン、シート抵抗0.001kΩ/□、の拡散防止層が得られた。
また、得られた拡散防止層に対し、JIS規格に準拠したクロスカット試験を行ったが、拡散防止層はゲート電極から剥離しなかった。
以上から、Ra:7nm、Rmax:24nmの粒子系に比べて平坦性及び密着性に優れた膜が得られた。
The diffusion prevention layer of the bottom gate type thin film transistor was formed under the following conditions and order.
(1) The substrate on which the gate electrode was formed was washed with ozone water for 1 minute.
(2) 3-aminopropyltriethoxysilane: 1 wt% (silane compound having an amino group), 4-n-butoxyethanol (BCTAC): 2.5 wt%, glycerin: 5 wt% aqueous solution (adsorption material) With a droplet discharge device, a discharge amount of 4.0 Pl was discharged into an opening (on the gate electrode) of a 20-micron pitch bank.
(3) The aqueous solution discharged to the bank was dried in a clean oven set at 65 ° C. for 15 minutes.
(4) The substrate having silane adsorbed on the gate electrode was immersed in a Pd sol solution for 1 minute.
(5) The substrate having Pd nuclei adsorbed on silane was immersed in an electroless nickel bath set to pH 4.5 and 85 ° C. for 1 minute.
When the gate electrode of the bottom gate TFT was formed under the above conditions, a diffusion preventing layer having a layer width of 20 to 60 microns, a thickness of 0.5 microns, and a sheet resistance of 0.001 kΩ / □ was obtained.
Moreover, although the crosscut test based on JIS specification was done with respect to the obtained diffusion prevention layer, the diffusion prevention layer did not peel from the gate electrode.
From the above, a film excellent in flatness and adhesion was obtained as compared with the particle system of Ra: 7 nm and Rmax: 24 nm.
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。
上記実施形態では拡散防止層はNi金属により形成したがこれに限定されることはなく、その他の金属を用いることも可能である。例えば、Ti,TiN,TiSi2,Ta,TaN,W,WN,WSi2,Co,CoSi2,及びMnのいずれかの単体、又はこれらの合金からなる導電性微粒子を用いて拡散防止層を形成することも好ましい。
It should be noted that the technical scope of the present invention is not limited to the above-described embodiments, and includes those in which various modifications are made to the above-described embodiments without departing from the spirit of the present invention.
In the above embodiment, the diffusion preventing layer is formed of Ni metal, but the present invention is not limited to this, and other metals can also be used. For example, forming Ti, TiN,
また、上記実施形態では、液滴(吸着材等)を配置するために液滴吐出装置IJを用いた液滴吐出法を採用しているが、その他の方法として、例えば図12に示すようなCapコート法を採用することもできる。Capコート法は毛細管現象を利用した成膜法で、塗布液70にスリット71を差し込み、その状態で塗布液面を上昇させるとスリット71の上端に液盛72が生成される。この液盛72に対して基板Pを接触させ、所定方向に基板Pを平行移動させることにより、塗布液70を基板P面に塗布することができる。
Further, in the above embodiment, a droplet discharge method using the droplet discharge device IJ is employed to dispose droplets (adsorbents and the like). As another method, for example, as shown in FIG. A Cap coating method can also be employed. The Cap coating method is a film forming method using a capillary phenomenon, and when a
20…めっき核吸着膜、 26…Pd(パラジウム)核(めっき核)、 80…ゲート電極(導電層)、 82…拡散防止層(バリヤメタル) 20 ... Plating nucleus adsorption film, 26 ... Pd (palladium) nucleus (plating nucleus), 80 ... Gate electrode (conductive layer), 82 ... Diffusion prevention layer (barrier metal)
Claims (8)
前記隔壁に囲まれたパターン形成領域に導電層を形成する導電層形成工程と、
前記導電層上にめっき核吸着膜を形成するめっき核吸着膜形成工程と、
前記めっき核吸着膜にめっき核を吸着させるめっき核吸着工程と、
前記めっき核を含む前記めっき核吸着膜上に、無電解めっき法により前記めっき核を触媒として拡散防止層を形成する拡散防止層形成工程と、
を有することを特徴とするパターン形成方法。 Forming a partition wall having a predetermined pattern on the substrate;
A conductive layer forming step of forming a conductive layer in a pattern forming region surrounded by the partition;
A plating nucleus adsorption film forming step of forming a plating nucleus adsorption film on the conductive layer;
A plating nucleus adsorption step for adsorbing plating nuclei to the plating nucleus adsorption film;
On the plating nucleus adsorption film containing the plating nucleus, a diffusion preventing layer forming step of forming a diffusion preventing layer using the plating nucleus as a catalyst by an electroless plating method;
The pattern formation method characterized by having.
Ag,Au,Cu,Mn,Ni,Bi,Fe,Ti,Co及びAlから選択される少なくとも1以上の材料から前記導電層を形成することを特徴とする請求項1に記載のパターン形成方法。 In the conductive layer forming step,
2. The pattern forming method according to claim 1, wherein the conductive layer is formed from at least one material selected from Ag, Au, Cu, Mn, Ni, Bi, Fe, Ti, Co, and Al.
前記めっき核吸着膜を液滴吐出法又はディスペンサ法により形成することを特徴とする請求項1又は請求項2に記載のパターン形成方法。 In the plating nucleus adsorption film forming step,
The pattern forming method according to claim 1, wherein the plating nucleus adsorption film is formed by a droplet discharge method or a dispenser method.
前記めっき核吸着膜は、シラン組成物を溶剤に溶解させた吸着材を前記導電層上に配置した後に、前記溶剤を乾燥及び焼成することにより形成することを特徴とする請求項3に記載のパターン形成方法。 In the plating nucleus adsorption film forming step,
The said plating nucleus adsorption | suction film | membrane is formed by arrange | positioning the adsorbent which dissolved the silane composition in the solvent on the said conductive layer, and then drying and baking the said solvent. Pattern formation method.
前記基板をめっき核浴に浸漬させ、前記めっき核を前記めっき核吸着膜に吸着させた後、前記基板を洗浄することを特徴とする請求項1乃至請求項4のいずれか1項に記載のパターン形成方法。 In the plating nucleus adsorption step,
5. The substrate according to claim 1, wherein the substrate is immersed in a plating nucleus bath, the plating nucleus is adsorbed on the plating nucleus adsorption film, and then the substrate is washed. 6. Pattern formation method.
前記ゲート電極と前記半導体層との間には、前記請求項1乃至請求項5のいずれか1項に記載のパターン形成方法により形成された拡散防止層が設けられたことを特徴とする薄膜トランジスタ。 A gate electrode provided on the substrate, and a semiconductor layer disposed on the gate electrode so as to face each other with an insulating film interposed therebetween,
6. A thin film transistor, wherein a diffusion prevention layer formed by the pattern forming method according to claim 1 is provided between the gate electrode and the semiconductor layer.
前記半導体層と前記ソース電極との間、前記半導体層と前記ドレイン電極との間、前記ソース電極の上層、及び前記ドレイン電極の上層の少なくともいずれかには請求項1乃至請求項5のいずれか1項に記載のパターン形成方法により形成された拡散防止層が設けられたことを特徴とする薄膜トランジスタ。 A source electrode and a drain electrode connected on the semiconductor layer;
6. The device according to claim 1, wherein at least one of the semiconductor layer and the source electrode, the semiconductor layer and the drain electrode, the upper layer of the source electrode, and the upper layer of the drain electrode is provided. A thin film transistor, comprising a diffusion prevention layer formed by the pattern forming method according to item 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005302779A JP2007115741A (en) | 2005-10-18 | 2005-10-18 | Patterning method, thin film transistor, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005302779A JP2007115741A (en) | 2005-10-18 | 2005-10-18 | Patterning method, thin film transistor, and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007115741A true JP2007115741A (en) | 2007-05-10 |
Family
ID=38097686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005302779A Withdrawn JP2007115741A (en) | 2005-10-18 | 2005-10-18 | Patterning method, thin film transistor, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007115741A (en) |
-
2005
- 2005-10-18 JP JP2005302779A patent/JP2007115741A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100726273B1 (en) | Thin film transistor, electro-optical device and electronic apparatus | |
US7567309B2 (en) | Pixel electrodes and switching elements formed on same substrate in openings of insulating film formed on the substrate | |
US7547567B2 (en) | Method of forming film pattern, device, method of manufacturing device, electro-optical device, and electronic apparatus | |
US7556991B2 (en) | Method for manufacturing thin film transistor, electro-optical device, and electronic apparatus | |
US20060068091A1 (en) | Method for manufacturing functional film and method for manufacturing thin film transistor | |
US7622385B2 (en) | Wiring pattern forming method, film pattern forming method, semiconductor device, electro-optical device, and electronic equipment | |
US7799407B2 (en) | Bank structure, wiring pattern forming method, device, electro-optical device, and electronic apparatus | |
US20060183036A1 (en) | Method of forming film pattern, method of manufacturing device, electro-optical device, and electronic apparatus | |
JP4438685B2 (en) | Transparent conductive film and method for forming the same, electro-optical device, and electronic apparatus | |
JP2007142022A (en) | Metal wiring and method of manufacturing same, thin film transistor, electro-optical device and electronic apparatus | |
KR100807231B1 (en) | Pixel electrode, method for forming the same, electrooptical device, and electronic apparatus | |
JP2007115743A (en) | Patterning method, thin film transistor, and electronic apparatus | |
US7432137B2 (en) | Method of manufacturing thin film transistor | |
JP4729975B2 (en) | Thin film transistor manufacturing method, electro-optical device, and electronic apparatus | |
JP2006142147A (en) | Maintenance method of droplet-discharging device, droplet-discharging device, electro-optical device and electronic equipment | |
JP2007116050A (en) | Patterning method, thin film transistor, and electronic apparatus | |
JP2007115741A (en) | Patterning method, thin film transistor, and electronic apparatus | |
JP2007115742A (en) | Patterning method, thin film transistor, and electronic apparatus | |
JP4892822B2 (en) | Manufacturing method of electro-optical device | |
JP4517584B2 (en) | Line pattern forming method and device manufacturing method | |
JP2006140316A (en) | Method of forming conductive film, method of manufacturing thin film transistor, electro-optical device, and electronic apparatus | |
JP2006319161A (en) | Method for manufacturing thin film transistor, electrooptical device, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090106 |