JP2007102566A - メモリバックアップシステム - Google Patents
メモリバックアップシステム Download PDFInfo
- Publication number
- JP2007102566A JP2007102566A JP2005292727A JP2005292727A JP2007102566A JP 2007102566 A JP2007102566 A JP 2007102566A JP 2005292727 A JP2005292727 A JP 2005292727A JP 2005292727 A JP2005292727 A JP 2005292727A JP 2007102566 A JP2007102566 A JP 2007102566A
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- memory
- stored
- backup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】 本来バックアップすべきデータが正常に保存されたかどうかを確認することができ、また、使用頻度の高い重要なデータを優先的に保存できるようにすることができ、これらによって、バックアップデータの信頼性を高めること。
【解決手段】 ROM12に、バックアップ対象のデータを制御部10での使用頻度に応じて分類してブロック化したデータと、使用頻度が高いほどに短周期で該当ブロックデータをバックアップ保存する指示を行う情報とを記憶する。制御部10は、電源断時にその情報に従いブロックデータをEEPROM16に保存し、そのブロック毎にサムチェック計算したサム値を記憶し、電源オン時にその保存ブロックデータを読込み、これから計算したサム値と、EEPROM16に記憶された該当サム値とが一致の際にブロックデータをSRAM14に展開し、不一致の際はROM12から該当ブロックデータを読出して展開する。
【選択図】 図1
【解決手段】 ROM12に、バックアップ対象のデータを制御部10での使用頻度に応じて分類してブロック化したデータと、使用頻度が高いほどに短周期で該当ブロックデータをバックアップ保存する指示を行う情報とを記憶する。制御部10は、電源断時にその情報に従いブロックデータをEEPROM16に保存し、そのブロック毎にサムチェック計算したサム値を記憶し、電源オン時にその保存ブロックデータを読込み、これから計算したサム値と、EEPROM16に記憶された該当サム値とが一致の際にブロックデータをSRAM14に展開し、不一致の際はROM12から該当ブロックデータを読出して展開する。
【選択図】 図1
Description
本発明は、コンピュータシステムを搭載した電子機器一般に搭載され、電源断となった際に必要なデータをバックアップメモリに保存するメモリバックアップシステムに関する。
一般に、各種システムのメモリ(記憶装置)として、半導体メモリが広く用いられている。この半導体メモリは、電源断(オフ)により記憶されたデータが消滅してしまう揮発性メモリと、電源断でも記憶されたデータが消滅しない不揮発性メモリとに大別される。揮発性メモリは、DRAM(Dynamic Random Access Memory)と、SRAM(Static Random Access Memory)とに分類される。これらのメモリは、集積度の点で優れているMOS(Metal Oxide Semiconductor)トランジスタによって構成することによって、安価で大容量のものが実現できるので、好んで採用されている。
ところで、上述したようなDRAM、SRAM等の揮発性メモリは、その性質上、電源断により記憶データが消滅してしまうので、従来から、予め電源断に備えてバックアップ用電源を用意することで、電源断時にはバックアップ用電源に切り替えてメモリをバックアップして記憶データを保護するようにしたメモリバックアップシステムが構築されている。従って、上述のようなメモリを用いる場合は、メモリバックアップシステムを備えることにより、演算処理中の重要なデータを必要に応じてそのメモリに退避させて保存することで、いつでもデータをメモリから復帰させて活用することができる。
バックアップ電源として容量の少ない電池やコンデンサを使用するので、上記の揮発性メモリに電源を供給可能な時間、つまりデータを保持可能な時間は有限である。この揮発性メモリの欠点を解決する為に、データの書き換えが可能な不揮発性メモリを採用することが考えられる。
不揮発性メモリとしては、データを電気的に消去及び書き込みが数百回から数万回可能なEEPROM(Electrically Erasable Read Only Memory)などがある。不揮発性メモリは、電源供給することなく内容データを保持することが可能であり、バックアップ電源が不要となる利点がある。また、不揮発性メモリ内のデータは、電気的に消去、書き込みが可能であり、システムに実装したまま内容の変更が可能である。
不揮発性メモリとしては、データを電気的に消去及び書き込みが数百回から数万回可能なEEPROM(Electrically Erasable Read Only Memory)などがある。不揮発性メモリは、電源供給することなく内容データを保持することが可能であり、バックアップ電源が不要となる利点がある。また、不揮発性メモリ内のデータは、電気的に消去、書き込みが可能であり、システムに実装したまま内容の変更が可能である。
しかし、EEPROMなどの不揮発性メモリに蓄えられるデータの内容を書き換える為には、DRAMやSRAMに比べ、非常に時間が掛かる欠点がある。特に高速なデータの更新が要求されたり、頻繁なデータ更新が行われたりするシステムでは、上述のような記憶装置として不揮発性メモリをDRAMやSRAMに置き換えとして実装するのは不向きであった。
そこで、揮発性メモリと不揮発性メモリの両方を実装し、互いの欠点を補完したバックアップ記憶装置がある。これは、システムが外部から電源電圧が供給されている状態では、EEPROMなどの不揮発性メモリに蓄えられたデータの内容を、DRAMやSRAMなどの揮発性メモリ上の対応アドレスに展開し、システムによりデータの読み込み要求や書き込み要求がきた場合には揮発性メモリが対応する。
また、システムから揮発性メモリのデータのバックアップ要求が来た場合や、システムから外部供給されている電源電圧の遮断要求が来た場合、揮発性メモリに展開されたデータを不揮発性メモリに書き込む処理を行うようになっている。
しかしながら、データ書き込み中に電源供給が断たれた場合、正しくデータが不揮発性メモリに対して保存されたかどうか分からない。そのため、正しくデータが保存されていないデータを揮発性メモリに展開した場合、不定な値となりシステムが暴走してしまう可能性がある。
しかしながら、データ書き込み中に電源供給が断たれた場合、正しくデータが不揮発性メモリに対して保存されたかどうか分からない。そのため、正しくデータが保存されていないデータを揮発性メモリに展開した場合、不定な値となりシステムが暴走してしまう可能性がある。
このため、特許文献1に記載されているように、バックアップ時に、揮発性メモリのデータを不揮発性メモリヘ予め決められたブロック単位で順次書き込み、1つのブロックヘの書き込みに先立って当該ブロックに対するIDを無効とし、当該ブロック書き込み完了後にIDを有効とする。そして、電源回復後にブロック毎の不揮発性メモリのIDをチェックして、ID値が正しいブロックを対応揮発性メモリに展開すると共に、ID値が不正なブロックについて当該ブロックに代えて初期値を格納した不揮発メモリのデータを対応揮発性メモリに展開することで、利用データが不定な値となることを防止している。
特開2002−41370号公報
しかし、上記特許文献1においては、揮発性メモリに対してデータが書き込めたかどうかを確認するだけなので、本来バックアップすべきデータが正常に保存されたかどうかを確認することはできない。更には、一般的にデータは個々に使用頻度に差異があるが、単純にデータを書込んで電源回復後にそれを読み出して展開するだけなので、使用頻度の高い重要なデータの書き込み順位が後にある場合、そのデータ書き込みに至らない時点でバックアップ電源がなくなると重要なデータがバックアップ出来なくなる。これらの理由からバックアップデータの信頼性に欠けるという問題がある。
本発明は、このような課題に鑑みてなされたものであり、本来バックアップすべきデータが正常に保存されたかどうかを確認することができ、また、使用頻度の高い重要なデータを優先的に保存できるようにすることができ、これらによって、バックアップデータの信頼性を高めることができるメモリバックアップシステムを提供することを目的としている。
上記目的を達成するために、本発明の請求項1によるメモリバックアップシステムは、アクセス制御及び演算処理を行う制御手段と、この制御手段で使用されるデータが記憶された第1の不揮発性メモリと、制御手段の演算処理で使用されるデータが第1の不揮発性メモリから読み出されて展開される揮発性メモリと、電源断時に制御手段で使用中のデータがバックアップ保存される第2の不揮発性メモリとを有するメモリバックアップシステムにおいて、前記第1の不揮発性メモリに、前記バックアップ保存の対象となるデータを複数にブロック化したブロックデータを記憶し、前記制御手段は、前記電源断時に前記制御手段で使用中のデータをブロック毎に前記第2の不揮発性メモリにバックアップ保存すると共に、この保存時にブロック毎にサムチェック計算してサム値を求めて同メモリに記憶し、電源オン時に前記第2の不揮発性メモリに保存されたブロックデータを読込み、このブロックデータをサムチェック計算したサム値と、前記第2の不揮発性メモリに記憶されたその読込みブロックデータに対応するサム値とが一致の際に当該ブロックデータを前記不揮発性メモリに展開し、不一致の際に前記第1の不揮発性メモリから当該ブロックデータに対応するブロックデータを読出して前記不揮発性メモリに展開する制御を行うことを特徴とする。
この構成によれば、バックアップ保存されたデータが、サムチェック計算によって正しいか否かを確認することができるので、本来バックアップすべきデータが正常に保存されたかどうかを確認することができる。これによって、バックアップデータの信頼性を高めることができる。
この構成によれば、バックアップ保存されたデータが、サムチェック計算によって正しいか否かを確認することができるので、本来バックアップすべきデータが正常に保存されたかどうかを確認することができる。これによって、バックアップデータの信頼性を高めることができる。
また、本発明の請求項2によるメモリバックアップシステムは、請求項1において、前記第1の不揮発性メモリは、前記ブロックデータとして、前記バックアップ保存の対象となるデータを前記制御手段での使用頻度に応じて分類してブロック化したデータを記憶し、また、前記使用頻度が高いほどに短周期で該当ブロックデータをバックアップ保存する指示を行う指示情報を記憶し、前記制御手段は、前記電源断時に前記指示情報に従い前記制御手段で使用中のデータを前記第2の不揮発性メモリにバックアップ保存すると共に、この保存時にブロック毎にサムチェック計算してサム値を求めて同メモリに記憶し、前記電源オン時の第2の不揮発性メモリからのブロックデータの読込み時に、前記サム値の一致又は不一致の判定に応じた前記不揮発性メモリへの展開の制御を行うことを特徴とする。
この構成によれば、使用頻度の高いデータ(重要なデータ)ほど短周期で優先的にバックアップ保存されるので、バックアップ電源の供給が短時間しかもたない場合でも、重要なデータをバックアップ保存することが出来る。これによって、バックアップデータの信頼性を高めることができる。
この構成によれば、使用頻度の高いデータ(重要なデータ)ほど短周期で優先的にバックアップ保存されるので、バックアップ電源の供給が短時間しかもたない場合でも、重要なデータをバックアップ保存することが出来る。これによって、バックアップデータの信頼性を高めることができる。
以上説明したように本発明によれば、本来バックアップすべきデータが正常に保存されたかどうかを確認することができ、また、使用頻度の高い重要なデータを優先的に保存できるようにすることができ、これらによって、バックアップデータの信頼性を高めることができるという効果がある。
以下、本発明の実施の形態を、図面を参照して説明する。
図1は、本発明の実施の形態に係るメモリバックアップシステムの構成を示すブロック図である。
図1に示すメモリバックアップシステムは、コンピュータシステムを内蔵する電子機器に用いられており、図示せぬバックアップ電源の他に、所定の演算処理を行う制御部10と、この制御部10にて使用されるデータが記憶された固定記憶メモリ(不揮発性メモリ)のROM12と、制御部10の演算処理に使用されるデータがROM12から読み出されて展開される揮発性メモリのSRAM14と、電源断時に制御部10の演算処理で使用されるデータをバックアップ保存する不揮発性メモリのEEPROM16とを備えて構成されている。また、EEPROM16の保存データは、電源復旧時などに読み出されてSRAM14に展開されるようになっている。
図1は、本発明の実施の形態に係るメモリバックアップシステムの構成を示すブロック図である。
図1に示すメモリバックアップシステムは、コンピュータシステムを内蔵する電子機器に用いられており、図示せぬバックアップ電源の他に、所定の演算処理を行う制御部10と、この制御部10にて使用されるデータが記憶された固定記憶メモリ(不揮発性メモリ)のROM12と、制御部10の演算処理に使用されるデータがROM12から読み出されて展開される揮発性メモリのSRAM14と、電源断時に制御部10の演算処理で使用されるデータをバックアップ保存する不揮発性メモリのEEPROM16とを備えて構成されている。また、EEPROM16の保存データは、電源復旧時などに読み出されてSRAM14に展開されるようになっている。
ROM12は、第1〜第nの記憶領域12−1,…,12−nと、スケジュールテーブル12STとを備え、各記憶領域12−1,…,12−nには、予め制御部10での使用頻度に応じて分類され、ブロック化されたデータが記憶されている。以降、ブロック化されたデータ群をブロックとも称す。また、本実施の形態では、第1の記憶領域12−1に最も使用頻度の高い第1のブロックが記憶され、2番目に使用頻度の高い第2のブロックが第2の記憶領域に、3番目に使用頻度の高い第3のブロックが第3の記憶領域に、…、n番目に使用頻度の高い第nのブロックが第nの記憶領域12−nに記憶されているとする。
これら記憶されたブロックのデータは、制御部10の制御によってSRAM14の予め対応付けられた第1〜第nの記憶領域14−1,…,14−nにコピーされて展開されるようになっている。従って、制御部10は、SRAM14に展開されたブロックデータをもとに演算処理を行ってデータを更新していくようになっている。また、制御部10にて読込み要求や、書込み要求するデータは、全てSRAM14に展開されているデータを用いるようになっている。
スケジュールテーブル12STには、各ブロックをEEPROM16の第1〜第nの記憶領域16−1,…,16−nにバックアップ保存する際のスケジュール情報が、図2に示すようにテーブル化されて記憶されている。
スケジュール情報は、各ブロックのデータをバックアップ保存する際のスケジューリング間隔を定めた情報であり、使用頻度の高いデータを短い周期で所定の記憶領域にバックアップ保存し、使用頻度の低いデータを長い周期で所定の記憶領域にバックアップ保存する指示を行う。
スケジュール情報は、各ブロックのデータをバックアップ保存する際のスケジューリング間隔を定めた情報であり、使用頻度の高いデータを短い周期で所定の記憶領域にバックアップ保存し、使用頻度の低いデータを長い周期で所定の記憶領域にバックアップ保存する指示を行う。
図2に示す例では、最も使用頻度が高い第1のブロックのデータを周期「1」の間隔で第1の記憶領域16−1にバックアップ保存し、第2のブロックのデータを周期「2」の間隔で第2の記憶領域16−2にバックアップ保存し、第3のブロックのデータを周期「3」の間隔で第3の記憶領域16−3にバックアップ保存し、…、第nのブロックのデータを周期「n」の間隔で第nの記憶領域16−nにバックアップ保存する指示を行うようになっている。
これを更に図3を参照して説明する。第1のブロックのデータを第1の記憶領域16−1に2回バックアップ保存する周期で第2のブロックのデータを第2の記憶領域16−2に1回保存し、第1のブロックのデータを第1の記憶領域16−1に3回バックアップ保存する周期で第3のブロックのデータを第3の記憶領域16−3に1回保存し、…、第1のブロックのデータを第1の記憶領域16−1にn回バックアップ保存する周期で第nのブロックのデータを第nの記憶領域16−nに1回保存するようになっている。
また、EEPROM16は、上記の各記憶領域16−1,…,16−nの他に、サム値記憶領域16SUMを備える。このサム値記憶領域16SUMは、各ブロックのデータがバックアップ保存される際に、制御部10によってサムチェック計算されたサム値を記憶する。即ち、サムチェック計算によってブロック単位でブロック内の全データを加算し、その加算結果をサム値として記憶する。
従って、各ブロックのデータがバックアップ保存される際に、制御部10によって保存対象のブロックに対するサムチェック計算が実行され、このサム値がサム値記憶領域16SUMに保存されるようになっている。
従って、各ブロックのデータがバックアップ保存される際に、制御部10によって保存対象のブロックに対するサムチェック計算が実行され、このサム値がサム値記憶領域16SUMに保存されるようになっている。
また、制御部10は、電源がオンした後、EEPROM16の各記憶領域16−1,…,16−nから最も使用頻度の高いブロックを読込み、このブロックをサムチェック計算したサム値と、サム値記憶領域16SUMに記憶されたその読込みブロックに対応するサム値とを比較し、この結果が一致した場合は、データが正しくバックアップ保存されたと判定してそのブロックをSRAM14に展開する。不一致の場合は、データが正しくバックアップ保存されていないと判定してROM12から、そのブロックに対応するブロックの初期データを読み出してSRAM14に展開する制御を行うようになっている。
このような構成のメモリバックアップシステムによるバックアップ保存の動作を、図4に示すフローチャートを参照して説明する。
但し、ROM12の各記憶領域12−1,…,12−nには、上述したようにブロックが記憶され、スケジュールテーブル12STには、図2に示すようにテーブル化されたスケジュール情報が記憶されているものとする。
但し、ROM12の各記憶領域12−1,…,12−nには、上述したようにブロックが記憶され、スケジュールテーブル12STには、図2に示すようにテーブル化されたスケジュール情報が記憶されているものとする。
現在、本メモリバックアップシステムが搭載された電子機器の電源はオンで、制御部10がSRAM14に展開されたデータをもとに演算処理を行っているとする。ここで、ステップS1において、電源断によってバックアップ電源が起動したとする。
その電源断を認識した制御部10は、ステップS2において、スケジュールテーブル12STからスケジュール情報を読出し、この情報に従ってバックアップ制御を開始する。
その電源断を認識した制御部10は、ステップS2において、スケジュールテーブル12STからスケジュール情報を読出し、この情報に従ってバックアップ制御を開始する。
即ち、ステップS3において、制御部10は、SRAM14から使用頻度の高い順に各ブロックのデータを読込み、このブロック単位でサムチェック計算を行ってサム値を求める。そして、ステップS4において、サム値をEEPROM16のサム値記憶領域16SUMに記憶する。更に、ステップS5において、制御部10は、サム値計算済みのブロックのデータを、EEPROM16の所定の記憶領域16−1,…,16−nにバックアップ保存する。これよって、ステップS6において、全てのブロックのデータがバックアップ保存されたとする。
次に、ステップS7において、電源がオンとなると、ステップS8において、制御部10は、EEPROM16の各記憶領域16−1,…,16−nから最も使用頻度の高い順にブロックを読込み、このブロック単位でサムチェック計算してサム値を得る。
ステップS9において、制御部10は、その計算したサム値と、サム値記憶領域16SUMに記憶された先の読込みブロックに対応するサム値とを比較する。ステップS10において、その比較結果、サム値が一致した場合は、ステップS11において、制御部10は、データが正しくバックアップ保存されたと判定してそのブロックをSRAM14に展開する。
サム値が不一致の場合は、ステップS12において、制御部10は、データが正しくバックアップ保存されていないと判定してROM12から、そのブロックに対応するブロックの初期データを読み出してSRAM14に展開する。
ステップS9において、制御部10は、その計算したサム値と、サム値記憶領域16SUMに記憶された先の読込みブロックに対応するサム値とを比較する。ステップS10において、その比較結果、サム値が一致した場合は、ステップS11において、制御部10は、データが正しくバックアップ保存されたと判定してそのブロックをSRAM14に展開する。
サム値が不一致の場合は、ステップS12において、制御部10は、データが正しくバックアップ保存されていないと判定してROM12から、そのブロックに対応するブロックの初期データを読み出してSRAM14に展開する。
以上説明したように本実施の形態のメモリバックアップシステムによれば、ROM12に、バックアップ保存の対象となるデータを複数にブロック化したブロックデータを記憶する。そして、制御部10が、電源断時に制御部10で使用中のデータをブロック毎にEEPROM16にバックアップ保存すると共に、この保存時にブロック毎にサムチェック計算してサム値を求めて同メモリに記憶し、電源オン時にEEPROM16に保存されたブロックデータを読込み、このブロックデータをサムチェック計算したサム値と、EEPROM16に記憶されたその読込みブロックデータに対応するサム値とが一致の際に当該ブロックデータをSRAM14に展開し、不一致の際にROM12から当該ブロックデータに対応するブロックデータを読出してSRAM14に展開する制御を行うようにした。
これによって、バックアップ保存されたデータが、サムチェック計算によって正しいか否かを確認することができるので、本来バックアップすべきデータが正常に保存されたかどうかを確認することができる。これによって、バックアップデータの信頼性を高めることができる。
これによって、バックアップ保存されたデータが、サムチェック計算によって正しいか否かを確認することができるので、本来バックアップすべきデータが正常に保存されたかどうかを確認することができる。これによって、バックアップデータの信頼性を高めることができる。
また、ROM12に、ブロックデータとして、バックアップ保存の対象となるデータを制御部10での使用頻度に応じて分類してブロック化したデータを記憶し、また、使用頻度が高いほどに短周期で該当ブロックデータをバックアップ保存する指示を行うスケジュール情報を記憶する。そして、制御部10が、電源断時にスケジュール情報に従い制御部10で使用中のデータをEEPROM16にバックアップ保存すると共に、この保存時にブロック毎にサムチェック計算してサム値を求めて同メモリに記憶し、電源オン時のEEPROM16からのブロックデータの読込み時に、サム値の一致又は不一致の判定に応じたSRAM14への展開の制御を行うようにした。
これによって、使用頻度の高いデータ(重要なデータ)ほど短周期で優先的にバックアップ保存されるので、バックアップ電源の供給が短時間しかもたない場合でも、重要なデータをバックアップ保存ことが出来る。これによって、バックアップデータの信頼性を高めることができる。
これによって、使用頻度の高いデータ(重要なデータ)ほど短周期で優先的にバックアップ保存されるので、バックアップ電源の供給が短時間しかもたない場合でも、重要なデータをバックアップ保存ことが出来る。これによって、バックアップデータの信頼性を高めることができる。
10 制御部
12 ROM
12−1,…,12−n ROMの第1〜第nの記憶領域
12ST スケジュールテーブル
14 SRAM
14−1,…,14−n SRAMの第1〜第nの記憶領域
16 EEPROM
16−1,…,16−n EEPROMの第1〜第nの記憶領域
16SUM サム値記憶領域
12 ROM
12−1,…,12−n ROMの第1〜第nの記憶領域
12ST スケジュールテーブル
14 SRAM
14−1,…,14−n SRAMの第1〜第nの記憶領域
16 EEPROM
16−1,…,16−n EEPROMの第1〜第nの記憶領域
16SUM サム値記憶領域
Claims (2)
- アクセス制御及び演算処理を行う制御手段と、この制御手段で使用されるデータが記憶された第1の不揮発性メモリと、制御手段の演算処理で使用されるデータが第1の不揮発性メモリから読み出されて展開される揮発性メモリと、電源断時に制御手段で使用中のデータがバックアップ保存される第2の不揮発性メモリとを有するメモリバックアップシステムにおいて、
前記第1の不揮発性メモリに、前記バックアップ保存の対象となるデータを複数にブロック化したブロックデータを記憶し、
前記制御手段は、前記電源断時に前記制御手段で使用中のデータをブロック毎に前記第2の不揮発性メモリにバックアップ保存すると共に、この保存時にブロック毎にサムチェック計算してサム値を求めて同メモリに記憶し、電源オン時に前記第2の不揮発性メモリに保存されたブロックデータを読込み、このブロックデータをサムチェック計算したサム値と、前記第2の不揮発性メモリに記憶されたその読込みブロックデータに対応するサム値とが一致の際に当該ブロックデータを前記不揮発性メモリに展開し、不一致の際に前記第1の不揮発性メモリから当該ブロックデータに対応するブロックデータを読出して前記不揮発性メモリに展開する制御を行う
ことを特徴とするメモリバックアップシステム。 - 前記第1の不揮発性メモリは、前記ブロックデータとして、前記バックアップ保存の対象となるデータを前記制御手段での使用頻度に応じて分類してブロック化したデータを記憶し、また、前記使用頻度が高いほどに短周期で該当ブロックデータをバックアップ保存する指示を行う指示情報を記憶し、
前記制御手段は、前記電源断時に前記指示情報に従い前記制御手段で使用中のデータを前記第2の不揮発性メモリにバックアップ保存すると共に、この保存時にブロック毎にサムチェック計算してサム値を求めて同メモリに記憶し、前記電源オン時の第2の不揮発性メモリからのブロックデータの読込み時に、前記サム値の一致又は不一致の判定に応じた前記不揮発性メモリへの展開の制御を行う
ことを特徴とする請求項1に記載のメモリバックアップシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292727A JP2007102566A (ja) | 2005-10-05 | 2005-10-05 | メモリバックアップシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292727A JP2007102566A (ja) | 2005-10-05 | 2005-10-05 | メモリバックアップシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007102566A true JP2007102566A (ja) | 2007-04-19 |
Family
ID=38029437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005292727A Pending JP2007102566A (ja) | 2005-10-05 | 2005-10-05 | メモリバックアップシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007102566A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008293426A (ja) * | 2007-05-28 | 2008-12-04 | Toshiba Corp | 情報処理装置及びそのデータ記録方法 |
JP2011159148A (ja) * | 2010-02-02 | 2011-08-18 | Denso Wave Inc | 携帯端末 |
JP2011170887A (ja) * | 2011-05-25 | 2011-09-01 | Toshiba Corp | 情報処理装置及びそのデータ記録方法 |
US8280579B2 (en) | 2007-09-14 | 2012-10-02 | Denso Corporation | Memory management apparatus |
WO2014112006A1 (ja) * | 2013-01-17 | 2014-07-24 | 株式会社デンソー | 車両装置 |
JP2015122702A (ja) * | 2013-12-25 | 2015-07-02 | 富士通テレコムネットワークス株式会社 | 通報システムおよび利用者情報バックアップ方法 |
CN110888605A (zh) * | 2019-12-11 | 2020-03-17 | 重庆超力高科技股份有限公司 | Eeprom的数据写入方法、装置和电子设备 |
JP6996342B2 (ja) | 2018-02-28 | 2022-01-17 | 株式会社リコー | 情報処理装置、及び情報処理方法 |
-
2005
- 2005-10-05 JP JP2005292727A patent/JP2007102566A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008293426A (ja) * | 2007-05-28 | 2008-12-04 | Toshiba Corp | 情報処理装置及びそのデータ記録方法 |
US8280579B2 (en) | 2007-09-14 | 2012-10-02 | Denso Corporation | Memory management apparatus |
JP2011159148A (ja) * | 2010-02-02 | 2011-08-18 | Denso Wave Inc | 携帯端末 |
JP2011170887A (ja) * | 2011-05-25 | 2011-09-01 | Toshiba Corp | 情報処理装置及びそのデータ記録方法 |
WO2014112006A1 (ja) * | 2013-01-17 | 2014-07-24 | 株式会社デンソー | 車両装置 |
JP2014137730A (ja) * | 2013-01-17 | 2014-07-28 | Denso Corp | 車両装置 |
US9594517B2 (en) | 2013-01-17 | 2017-03-14 | Denso Corporation | Vehicle device |
JP2015122702A (ja) * | 2013-12-25 | 2015-07-02 | 富士通テレコムネットワークス株式会社 | 通報システムおよび利用者情報バックアップ方法 |
JP6996342B2 (ja) | 2018-02-28 | 2022-01-17 | 株式会社リコー | 情報処理装置、及び情報処理方法 |
CN110888605A (zh) * | 2019-12-11 | 2020-03-17 | 重庆超力高科技股份有限公司 | Eeprom的数据写入方法、装置和电子设备 |
CN110888605B (zh) * | 2019-12-11 | 2023-10-20 | 重庆超力高科技股份有限公司 | Eeprom的数据写入方法、装置和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007102566A (ja) | メモリバックアップシステム | |
US7663933B2 (en) | Memory controller | |
US20080250188A1 (en) | Memory Controller, Nonvolatile Storage, Nonvolatile Storage System, and Memory Control Method | |
JP2006048893A (ja) | 不良ブロック管理機能を有するフラッシュメモリ装置及びフラッシュメモリ装置の不良ブロック管理方法 | |
US10262741B2 (en) | Read and write control circuit and method of flash chip, and AMOLED application circuit | |
JP2008198310A (ja) | ビットエラーの修復方法および情報処理装置 | |
JP2010152514A (ja) | メモリシステム | |
JP3212960B2 (ja) | フラッシュメモリを利用したデータ管理方法 | |
JP2007287022A (ja) | 電子制御装置の情報記憶方法 | |
KR20080099692A (ko) | 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법 | |
JP2009054275A (ja) | マルチビット及びシングルビット方式でデータを格納するフラッシュメモリ装置及びそのプログラム方法とこれを用いたメモリシステム | |
JP2007094921A (ja) | メモリカードとその制御方法 | |
CN111221750B (zh) | 固态储存装置的数据处理方法 | |
JP4701807B2 (ja) | メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム | |
JP2007034581A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2008310896A (ja) | 不揮発性記憶装置、不揮発性記憶システムおよび不揮発性記憶装置の制御方法 | |
JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
JP2007323488A (ja) | データ格納装置及びデータアクセス方法 | |
TWI704562B (zh) | 半導體裝置 | |
JP2007148695A (ja) | 情報処理装置およびブートプログラムの書き換え方法 | |
JP2004013477A (ja) | ブートプログラム選択及び更新方法並びにこれを用いたフラッシュメモリ | |
JP4213140B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2011175361A (ja) | データ記憶装置及びデータ記憶方法 | |
JP2006331233A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
US20170010827A1 (en) | File system of controller |