JP2007073608A - 表示装置及び表示装置の製造方法 - Google Patents
表示装置及び表示装置の製造方法 Download PDFInfo
- Publication number
- JP2007073608A JP2007073608A JP2005256599A JP2005256599A JP2007073608A JP 2007073608 A JP2007073608 A JP 2007073608A JP 2005256599 A JP2005256599 A JP 2005256599A JP 2005256599 A JP2005256599 A JP 2005256599A JP 2007073608 A JP2007073608 A JP 2007073608A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pixel
- photoactive layer
- film thickness
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000002093 peripheral effect Effects 0.000 claims abstract description 18
- 238000005192 partition Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 30
- 238000007740 vapor deposition Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 abstract 3
- 238000000926 separation method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 106
- 239000010408 film Substances 0.000 description 66
- 238000005401 electroluminescence Methods 0.000 description 37
- 239000000463 material Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 10
- 230000005525 hole transport Effects 0.000 description 7
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】画素毎に配置された表示素子でのショートによる発光不良の発生を抑制することが可能な表示装置及び表示装置の製造方法を提供することを目的とする。
【解決手段】画素毎に配置された第1電極60と、第1電極60の縁部60Eに沿って配置され各画素を分離する隔壁70と、第1電極60上に配置された光活性層64と、各画素の光活性層64を覆うように配置された第2電極66と、を備えた表示素子40を基板120上に備えた表示装置であって、第1電極60に重なった光活性層64の膜厚について、画素の中央部PXCでの膜厚をD1とし、画素の周辺部PXPでの膜厚をD2としたとき、D2/D1が1.2以上であることを特徴とする。
【選択図】 図2
【解決手段】画素毎に配置された第1電極60と、第1電極60の縁部60Eに沿って配置され各画素を分離する隔壁70と、第1電極60上に配置された光活性層64と、各画素の光活性層64を覆うように配置された第2電極66と、を備えた表示素子40を基板120上に備えた表示装置であって、第1電極60に重なった光活性層64の膜厚について、画素の中央部PXCでの膜厚をD1とし、画素の周辺部PXPでの膜厚をD2としたとき、D2/D1が1.2以上であることを特徴とする。
【選択図】 図2
Description
この発明は、自発光性の表示素子を備えた表示装置及び表示装置の製造方法に係り、特に、表示素子を構成する光活性層の形状及び光活性層の形成方法に関する。
近年、平面表示装置として、有機エレクトロルミネッセンス(EL)表示装置が注目されている。この有機EL表示装置は、自発光性素子であることから、視野角が広く、バックライトを必要とせず薄型化が可能であり、消費電力が抑えられ、且つ応答速度が速いといった特徴を有している。
これらの特徴から、有機EL表示装置は、液晶表示装置に代わる、次世代平面表示装置の有力候補として注目を集めている。このような有機EL表示装置は、第1電極(陽極)と第2電極(陰極)との間に発光機能を有する有機化合物を含む有機活性層を保持した有機EL素子をマトリックス状に配置することにより構成されたアレイ基板を備えている。このような構成において、例えば、第1電極(陽極)及び有機活性層は、画素毎に配置されている。また、第2電極は、複数の画素に共通に配置されている。
このような有機EL素子の製造工程において、低分子系の有機化合物からなる有機活性層を形成する工程においては、蒸着源から飛散した材料源を蒸着する蒸着法を適用可能である。このような蒸着法により有機活性層を成膜する際に、異物が混入することがある。混入した異物の周辺では、有機活性層の膜厚が薄く、第1電極と第2電極とがショートするおそれがある。このため、有機活性層を成膜した後に、加熱する工程を追加することにより、有機活性層を溶融し、異物周辺でのショートを抑制するよう有機活性層の膜厚を確保する技術が知られている(例えば、特許文献1参照)。
米国特許第6,506,088号明細書
上述したような蒸着法において有機活性層を成膜した際、各画素を分離する隔壁の近傍において第1電極に重なった有機活性層の膜厚が薄くなりやすい。また、隔壁の側面の傾斜が急峻なほど隔壁近傍に成膜された有機活性層の膜厚は薄くなりやすい。このため、隔壁近傍において、第1電極と第2電極とがショートするおそれがある。このようなショートは、表示素子の発光不良を招く。
この発明は、上述した問題点に鑑みなされたものであって、その目的は、画素毎に配置された表示素子でのショートによる発光不良の発生を抑制することが可能な表示装置及び表示装置の製造方法を提供することにある。
この発明の第1態様による表示装置は、
画素毎に配置された第1電極と、
前記第1電極の縁部に沿って配置され、隣接する画素と分離する隔壁と、
前記第1電極上に配置された光活性層と、
複数の画素に共通に配置されるとともに、前記光活性層を覆うように配置された第2電極と、を備えた表示素子を基板上に備えた表示装置であって、
前記光活性層の膜厚について、前記画素の中央部での膜厚をD1とし、前記画素の周辺部での膜厚をD2としたとき、D2/D1が1.2以上であることを特徴とする。
画素毎に配置された第1電極と、
前記第1電極の縁部に沿って配置され、隣接する画素と分離する隔壁と、
前記第1電極上に配置された光活性層と、
複数の画素に共通に配置されるとともに、前記光活性層を覆うように配置された第2電極と、を備えた表示素子を基板上に備えた表示装置であって、
前記光活性層の膜厚について、前記画素の中央部での膜厚をD1とし、前記画素の周辺部での膜厚をD2としたとき、D2/D1が1.2以上であることを特徴とする。
この発明の第2態様による表示装置は、
画素毎に配置された第1電極と、
前記第1電極の縁部に沿って配置され、隣接する画素と分離する隔壁と、
蒸着法により前記第1電極上に成膜された光活性層と、
複数の画素に共通に配置されるとともに、前記光活性層を覆うように配置された第2電極と、を備えた表示素子を基板上に備えた表示装置であって、
前記光活性層は、前記画素の周辺部での膜厚が前記画素の中央部での膜厚より厚くなるように形成されたことを特徴とする。
画素毎に配置された第1電極と、
前記第1電極の縁部に沿って配置され、隣接する画素と分離する隔壁と、
蒸着法により前記第1電極上に成膜された光活性層と、
複数の画素に共通に配置されるとともに、前記光活性層を覆うように配置された第2電極と、を備えた表示素子を基板上に備えた表示装置であって、
前記光活性層は、前記画素の周辺部での膜厚が前記画素の中央部での膜厚より厚くなるように形成されたことを特徴とする。
この発明の第3態様による表示装置の製造方法は、
画素毎に第1電極を形成する工程と、
前記第1電極の縁部に沿って各画素を分離する隔壁を形成する工程と、
蒸着法により前記第1電極上に光活性層を形成する工程と、
各画素の前記光活性層を覆うように第2電極を形成する工程と、を備え、
前記光活性層を形成する工程は、前記光活性層の膜厚について、前記画素の中央部での膜厚をD1とし、前記画素の周辺部での膜厚をD2としたとき、D2/D1が1.2以上となるように、前記光活性層をその融点以上の温度で加熱する工程を含むことを特徴とする。
画素毎に第1電極を形成する工程と、
前記第1電極の縁部に沿って各画素を分離する隔壁を形成する工程と、
蒸着法により前記第1電極上に光活性層を形成する工程と、
各画素の前記光活性層を覆うように第2電極を形成する工程と、を備え、
前記光活性層を形成する工程は、前記光活性層の膜厚について、前記画素の中央部での膜厚をD1とし、前記画素の周辺部での膜厚をD2としたとき、D2/D1が1.2以上となるように、前記光活性層をその融点以上の温度で加熱する工程を含むことを特徴とする。
この発明によれば、画素毎に配置された表示素子でのショートによる発光不良の発生を抑制することが可能な表示装置及び表示装置の製造方法を提供することができる。
以下、この発明の一実施の形態に係る表示装置及びその製造方法について図面を参照して説明する。なお、この実施の形態では、表示装置として、自己発光型表示装置、例えば有機EL(エレクトロルミネッセンス)表示装置を例にして説明する。
図1に示すように、有機EL表示装置1は、画像を表示する表示エリア102を有するアレイ基板100を備えている。表示エリア102は、マトリクス状に配置された複数の画素PX(R、G、B)によって構成されている。
また、アレイ基板100は、画素PXの行方向(すなわち図1のY方向)に沿って配置された複数の走査線Ym(m=1、2、…)と、走査線Ymと略直交する列方向(すなわち図1のX方向)に沿って配置された複数の信号線Xn(n=1、2、…)と、有機EL素子40の第1電極60側に電源を供給するための電源供給線Pと、を備えている。
さらに、アレイ基板100は、表示エリア102の外周に沿った周辺エリア104に、走査線Ymのそれぞれに走査信号を供給する走査線駆動回路107と、信号線Xnのそれぞれに映像信号を供給する信号線駆動回路108と、を備えている。すべての走査線Ymは、走査線駆動回路107に接続されている。また、すべての信号線Xnは、信号線駆動回路108に接続されている。
各画素PX(R、G、B)は、画素回路及び画素回路によって駆動制御される表示素子を備えている。画素回路は、オン画素とオフ画素とを電気的に分離しかつオン画素への映像信号を保持する機能を有する画素スイッチ10と、画素スイッチ10を介して供給される映像信号に基づき表示素子へ所望の駆動電流を供給する駆動トランジスタ20と、駆動トランジスタ20のゲート−ソース間電位を所定期間保持する蓄積容量素子30とを有している。これら画素スイッチ10及び駆動トランジスタ20は、例えば薄膜トランジスタにより構成され、ここでは、半導体層にポリシリコンを用いている。
表示素子は、自発光素子である有機EL素子40(R、G、B)によって構成されている。すなわち、赤色画素PXRは、主に赤色波長に対応した光を出射する有機EL素子40Rを備えている。緑色画素PXGは、主に緑色波長に対応した光を出射する有機EL素子40Gを備えている。青色画素PXBは、主に青色波長に対応した光を出射する有機EL素子40Bを備えている。
各種有機EL素子40(R、G、B)の構成は、基本的に同一である。すなわち、図2に示すように、アレイ基板100は、配線基板120の主面側に配置された複数の有機EL素子40を備えている。なお、配線基板120は、ガラス基板やプラスチックシートなどの絶縁性支持基板上に、画素スイッチ10、駆動トランジスタ20、蓄積容量素子30、走査線駆動回路107、信号線駆動回路108、各種配線(走査線、信号線、電源供給線等)などを備えて構成されたものとする。
有機EL素子40は、マトリクス状に配置され画素PX毎に独立島状に配置された第1電極60と、第1電極60に対向して配置され複数の画素PXに共通に配置された第2電極66と、これら第1電極60と第2電極66との間に保持された光活性層64と、によって構成されている。
有機EL素子40を構成する第1電極60は、配線基板120表面の絶縁膜上に配置され、陽極として機能する。
光活性層64は、発光層を含んでいる。この光活性層64は、発光層以外の機能層を含むことができ、例えば、ホール注入層、ホール輸送層、ブロッキング層、電子輸送層、電子注入層、バッファ層などを含むこともできる。この光活性層64は、複数の機能層を複合した層構造で構成されても良い。光活性層64においては、発光層が有機系材料であればよく、発光層以外の層は無機系材料でも有機系材料でも構わない。発光層は、赤、緑、または青に発光する発光機能を有する有機化合物によって形成される。
第2電極66は、各画素の光活性層64上に共通に配置される。この第2電極66は、電子注入機能を有する金属材料によって形成され、陰極として機能する。
また、アレイ基板100は、表示エリア102において、少なくとも隣接する色毎に画素PX(R、G、B)間を分離する隔壁70を備えている。隔壁70は、各画素を分離するよう形成することが望ましく、各第1電極60の縁部60Eに沿って格子状またはストライプ状に配置され、第1電極60を露出する隔壁の開口形状が矩形となるよう形成されている。この隔壁70は、樹脂材料によって形成される。
このように構成された有機EL素子40では、第1電極60と第2電極66との間に挟持された光活性層64にホール及び電子を注入し、これらを発光層で再結合させることにより励起子を生成し、この励起子の失活時に生じる所定波長の光放出により発光する。ここでは、このEL発光は、ここではアレイ基板100の下面側すなわち第1電極60側から出射され、表示画面を構成する。
上述したような有機EL表示装置においては、第1電極60に重なった光活性層64の膜厚について、画素PXの中央部PXCでの膜厚をD1とし、画素PXの周辺部PXPでの膜厚をD2としたとき、D2はD1より厚く設定され、望ましくはD2/D1が1.2以上に設定されている。ここで、光活性層64の膜厚とは、第1電極60の表面60Sからこの表面60Sの法線方向に重なった光活性層64の高さに相当するものであり、換言すると、第1電極60と第2電極66とのギャップに相当する。
画素PXの中央部PXCとは、第1電極60の中央部に相当し、例えば、隔壁70から露出した第1電極60の有効部(光活性層64と重なる部分)の中心であっても良い。つまり、膜厚D1は、第1電極60の中央部に重なった光活性層64の膜厚に相当する。中央部PXCにおいては、光活性層64は略平坦に成膜されている。すなわち、成膜された光活性層64の表面64Sは、第1電極60の表面60Sと略平行である。
画素PXの周辺部PXPとは、隔壁70で囲まれた内側であって第1電極60の有効部において隔壁70に近接した部分に相当する。つまり、膜厚D2は、隔壁70の側面70Lと第1電極60の表面60Sとの交差部付近において第1電極60に重なった光活性層64の膜厚に相当する。周辺部PXPにおいては、光活性層64は、隔壁70の側面70Lの影響を受けながら成膜される。すなわち、成膜された光活性層64の表面64Sは、第1電極60の表面60Sとは平行にはならず、隔壁70の側面70Lに沿って延びている。
このような膜厚比に設定したことは、光活性層64は、画素PXの中央部PXCにおいて十分な輝度で発光するのに必要な膜厚で形成される一方で、画素PXの周辺部PXPにおいて中央部PXCよりさらに厚く形成されていることを意味するものである。すなわち、光活性層64の膜厚が薄くなりやすい隔壁70の近傍領域で、厚膜に形成され、第1電極60と第2電極66とのショートを抑制することが可能となる。なお、画素PXの周辺部PXPにおいては、1000オングストローム以上の膜厚D2を有する光活性層64を形成することにより、第1電極60と第2電極66とのショートを十分に防止することが可能である。
図3は、光活性層64の膜厚比(D2/D1)に対するショート発生による不良率(%)の関係を示す図である。不良率とは、100個の有機EL表示装置に対して発光不良を生じた有機EL表示装置の割合に相当する。図3に示したように、膜厚比を1.2以上に設定したところ、不良率を40%以下に低減することができた。また、膜厚比を1.5以上に設定したところ、不良率を20%以下に低減することができた。
このような結果に基づき、光活性層64について、画素PXの中央部PXCでの膜厚D1と画素PXの周辺部PXPでの膜厚D2との比(D2/D1)を1.2以上、より望ましくは1.5以上に設定することにより、第1電極60と第2電極66とのショートを効果的に抑制することができる。
このように、膜厚比を大きく設定するほど、すなわち画素PXの中央部PXCに対して周辺部PXPの膜厚を厚くするほど、ショートに起因した不良率を20%以下に抑制することができる。その一方で、画素PXの中央部PXCでの膜厚D1に対して周辺部PXPでの膜厚D2を厚くしすぎると、中央部PXCと周辺部PXPとで発光効率に差が生じてしまい、画素PX内で表示ムラを生じてしまうことがある。このため、光活性層64の膜厚比(D2/D1)は、3以下、望ましくは2.5以下に設定される。
つまり、光活性層64の膜厚比(D2/D1)は、1.2以上3以下、望ましくは、1.5以上2.5以下に設定される。これにより、ショートに起因した不良及び表示ムラに起因した不良を同時に抑制することが可能となる。
上述したような隔壁近傍でのショートは、特に蒸着法により低分子系の材料からなる光活性層64を成膜した場合に発生しやすい。すなわち、光活性層64を成膜する前にすでに形成された隔壁70の側面70Lの傾斜が急峻なほど隔壁70近傍での光活性層64の膜厚D2が薄くなりやすい。隔壁70の側面70Lと第1電極60の表面60Sとのなす角度θが90°を上回ると、光活性層64のみならず、光活性層64上に同様に蒸着法などのドライプロセスで成膜される第2電極66が隔壁70近傍で途切れてしまい、表示不良を生じるおそれがあるため、θは90°以下に設定される。また、θが15°を下回ると、安定して隔壁70を形成することができず、画素間を確実に分離できないばかりか、さらには、隣接する画素PX同士の間隔が拡大してしまい、高精細化を阻害するおそれがある。このため、θは15°以上に設定される。
つまり、隔壁70の側面70Lと第1電極60の表面60Sとのなす角度θは、15°以上90°以下、より望ましくは、30°以上60°以下に設定される。これにより、光活性層64及び第2電極66が隔壁70の近傍で途切れることがなく、しかも、画素間の間隔が拡大することなく画素間を分離することが可能である。
次に、上述したような構成の表示装置の製造方法について説明する。
まず、図4Aに示すように、配線基板120上の表示エリア102において、画素PX毎に独立島状の第1電極60を形成する。すなわち、配線基板120の一主面側において陽極として機能する光透過性導電膜をパターン化し、第1電極60を形成する。この第1電極60については、一般的はフォトリソグラフィプロセスで形成することができる。
続いて、図4Bに示すように、各画素を分離する隔壁70を形成する。すなわち、感光性樹脂材料例えばアクリルタイプのポジティブトーンのレジストを第1電極60上を含む配線基板120の一主面側全体に成膜した後にフォトリソグラフィプロセスなどでパターニングした後に、220℃で60分の焼成処理を行う。これにより、各画素PXを囲むように第1電極60の縁部60Eに沿って格子状の隔壁70を形成する。この実施の形態では、隔壁70は、その側面70Lと第1電極60の表面60Sとのなす角度θが45°となるように形成した。この角度θは、隔壁70の形成条件、例えばフォトリソグラフィプロセスにおけるパターニング条件や、焼成条件などにより制御可能である。
続いて、各画素PX内における第1電極60上に光活性層64を形成する。すなわち、光活性層64として、低分子系材料を選択し、画素PXに対応した開口パターンAPを有するマスクMを介して低分子系の材料源を蒸着する。この光活性層64の形成工程は、材料源を蒸着法により成膜した後に、材料源をその融点以上の温度で加熱する工程を含んでいる。
この実施の形態では、光活性層64を形成する工程は、第1電極60上に光活性層64の底部64Bを成膜する第1成膜工程と、第1成膜工程で成膜した底部64Bを加熱する工程と、底部64Bの上に上部64Tを成膜する第2成膜工程とを含んでいる。
第1成膜工程では、図4Cに示すように、まず、蒸着法によりホール注入層を形成するための材料源を成膜したのに続いて、蒸着法によりホール輸送層を形成するための材料源を成膜する。これにより、光活性層64の底部64Bを成膜する。この実施の形態では、ホール注入層は30オングストロームの膜厚で成膜し、ホール輸送層は900オングストロームの膜厚で成膜した。
第1成膜工程に続く加熱工程では、図4Dに示すように、底部64Bを形成した基板を、底部64Bを形成する材料、ここではホール輸送層の融点以上の温度で加熱する。この実施の形態では、窒素雰囲気において、160℃で40分間加熱した。これにより、ホール輸送層は溶融して流動性を有するようになる。このため、隔壁70の側面70Lに沿って成膜された光活性層64の一部は、側面70Lに沿って第1電極60側に流動し、隔壁70近傍の第1電極60の表面60Sに堆積する。このため、第1電極60に重なった光活性層64の底部64Bの膜厚は、画素PXの中央部PXCより隔壁70に近接した画素PXの周辺部PXPで厚くなる。
加熱工程に続く第2成膜工程では、図4Eに示すように、まず、蒸着法によりホール輸送層を形成するための材料源を成膜したのに続いて、マスク蒸着法により発光層を形成するための材料源を成膜する。さらに、蒸着法によりブロッキング層を形成するための材料源を成膜したのに続いて、蒸着法により電子輸送層を形成するための材料源を成膜する。これにより、光活性層64の上部64Tを形成する。この実施の形態で上部64Tを形成する工程では、ホール輸送層は600オングストロームの膜厚で成膜し、発光層は300オングストロームの膜厚で成膜し、また、ブロッキング層は100オングストロームの膜厚で成膜し、電子輸送層は200オングストロームの膜厚で成膜した。
これにより、画素PXの中央部PXCでの膜厚D1より隔壁70に近接した画素PXの周辺部PXPでの膜厚D2が厚い光活性層64が形成される。この実施の形態では、光活性層64の膜厚比D2/D1は、2に設定した。
なお、上述したように、加熱工程より先の第1成膜工程で成膜された底部64Bの総膜厚は、加熱工程より後の第2成膜工程で成膜された上部64Tの総膜厚より十分に厚い。このため、光活性層64の膜厚は、底部64Bの膜厚が支配的である。すなわち、底部64Bを加熱して画素中央部PXCと画素周辺部PXPとの膜厚比を最適化する(換言すると、膜厚比が1.2以上となるように加熱する)ことにより、後に、上部64Tを成膜した際に、最適な膜厚比(D2/D1)を有する光活性層64が得られる。
また、光活性層64の膜厚比(D2/D1)は、第1成膜工程及び第2成膜工程での成膜条件及び加熱工程での加熱条件により制御可能である。
続いて、図4Fに示すように、光活性層64上に複数の画素PXに共通の第2電極66を形成する。すなわち、第2電極66は、光活性層64を配置した配線基板120の一主面側に陰極として機能する金属材料源をドライプロセス、例えば蒸着法によって形成可能である。
このような工程により、有機EL素子40が形成される。このようにして形成された有機EL素子40によれば、第1電極60と第2電極66とのショートを抑制できたことが確認された。
以上説明したように、この実施の形態によれば、第1電極と第2電極との間に介在される光活性層について、画素の周辺部での膜厚を画素の中央部での膜厚より厚くし、しかも、これらの膜厚比を最適化したことにより、第1電極と第2電極とのショートによる発光不良の発生を抑制することができる。また、このような最適な膜厚比を有する光活性層は、その形成工程に光活性層をその融点以上の温度で加熱する工程を追加することで形成可能である。
なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
1…有機EL表示装置、10…画素スイッチ、20…駆動トランジスタ、30…蓄積容量素子、40…有機EL素子、60…第1電極、60E…縁部、64…光活性層、64B…底部、64T…上部、66…第2電極、70…隔壁、70L…側面、100…アレイ基板、120…配線基板、PX…画素、PXC…画素の中央部、PXP…画素の周辺部、D1…画素の中央部での膜厚、D2…画素の周辺部での膜厚、
Claims (7)
- 画素毎に配置された第1電極と、
前記第1電極の縁部に沿って配置され、隣接する画素と分離する隔壁と、
前記第1電極上に配置された光活性層と、
複数の画素に共通に配置されるとともに、前記光活性層を覆うように配置された第2電極と、を備えた表示素子を基板上に備えた表示装置であって、
前記光活性層の膜厚について、前記画素の中央部での膜厚をD1とし、前記画素の周辺部での膜厚をD2としたとき、D2/D1が1.2以上であることを特徴とする表示装置。 - 前記D2/D1が1.5以上であることを特徴とする請求項1に記載の表示装置。
- 前記D2/D1が3以下であることを特徴とする請求項1に記載の表示装置。
- 前記隔壁の側面と前記第1電極の表面とのなす角度は、30°以上60°以下であることを特徴とする請求項1に記載の表示装置。
- 画素毎に配置された第1電極と、
前記第1電極の縁部に沿って配置され、隣接する画素と分離する隔壁と、
蒸着法により前記第1電極上に成膜された光活性層と、
複数の画素に共通に配置されるとともに、前記光活性層を覆うように配置された第2電極と、を備えた表示素子を基板上に備えた表示装置であって、
前記光活性層は、前記画素の周辺部での膜厚が前記画素の中央部での膜厚より厚くなるように形成されたことを特徴とする表示装置。 - 画素毎に第1電極を形成する工程と、
前記第1電極の縁部に沿って各画素を分離する隔壁を形成する工程と、
蒸着法により前記第1電極上に光活性層を形成する工程と、
各画素の前記光活性層を覆うように第2電極を形成する工程と、を備え、
前記光活性層を形成する工程は、前記光活性層の膜厚について、前記画素の中央部での膜厚をD1とし、前記画素の周辺部での膜厚をD2としたとき、D2/D1が1.2以上となるように、前記光活性層をその融点以上の温度で加熱する工程を含むことを特徴とする表示装置の製造方法。 - 光活性層を形成する工程は、前記第1電極上に底部を成膜する第1成膜工程と、底部上に上部を成膜する第2成膜工程とを含み、
前記加熱する工程は、前記第1成膜工程と前記第2成膜工程との間に行うことを特徴とする請求項6に記載の表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005256599A JP2007073608A (ja) | 2005-09-05 | 2005-09-05 | 表示装置及び表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005256599A JP2007073608A (ja) | 2005-09-05 | 2005-09-05 | 表示装置及び表示装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007073608A true JP2007073608A (ja) | 2007-03-22 |
Family
ID=37934828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005256599A Pending JP2007073608A (ja) | 2005-09-05 | 2005-09-05 | 表示装置及び表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007073608A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020194791A (ja) * | 2011-06-24 | 2020-12-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
US11380864B2 (en) | 2019-02-13 | 2022-07-05 | Canon Kabushiki Kaisha | Electronic device, display apparatus, photoelectric conversion apparatus, electronic apparatus, illumination apparatus, and moving object |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004145244A (ja) * | 2002-01-25 | 2004-05-20 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2005044528A (ja) * | 2003-07-22 | 2005-02-17 | Toyota Industries Corp | El装置及びその製造方法並びにel装置を用いた表示装置 |
-
2005
- 2005-09-05 JP JP2005256599A patent/JP2007073608A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004145244A (ja) * | 2002-01-25 | 2004-05-20 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2005044528A (ja) * | 2003-07-22 | 2005-02-17 | Toyota Industries Corp | El装置及びその製造方法並びにel装置を用いた表示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020194791A (ja) * | 2011-06-24 | 2020-12-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2022022328A (ja) * | 2011-06-24 | 2022-02-03 | 株式会社半導体エネルギー研究所 | 発光パネル |
JP7320588B2 (ja) | 2011-06-24 | 2023-08-03 | 株式会社半導体エネルギー研究所 | 発光パネル |
US11380864B2 (en) | 2019-02-13 | 2022-07-05 | Canon Kabushiki Kaisha | Electronic device, display apparatus, photoelectric conversion apparatus, electronic apparatus, illumination apparatus, and moving object |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9287531B2 (en) | Organic light-emitting display device and method of manufacturing the same | |
KR100804859B1 (ko) | 표시 장치 및 어레이 기판 | |
KR102578834B1 (ko) | 유기 발광 표시 장치 | |
TWI317509B (en) | Display device and manufacturing method of display device | |
JP2004111369A (ja) | 有機電界発光表示装置及びその製造方法 | |
JP2005340198A (ja) | 有機電界発光表示素子およびその製造方法 | |
JP2008300367A (ja) | カラー有機el表示装置 | |
JP2004200167A (ja) | 有機電界発光素子及びその製造方法 | |
JP2005322564A (ja) | 表示装置の製造方法および表示装置 | |
JP2005235766A (ja) | 有機電界発光表示素子及びその製造方法 | |
KR20150040869A (ko) | 표시 장치 및 그 제조 방법, 및 전자 기기의 제조 방법 | |
JP2007184229A (ja) | 有機電界発光表示素子の製造方法及び有機電界発光表示素子 | |
JP2010040510A (ja) | 有機エレクトロルミネッセンス表示装置 | |
KR101978779B1 (ko) | 유기발광 다이오드 표시장치 및 그 제조 방법 | |
JP2006004743A (ja) | 表示装置及びその製造方法 | |
JP2006146135A (ja) | 平板表示装置および有機電界発光表示装置 | |
JP2007005123A (ja) | 表示装置の製造方法及び表示装置の製造装置 | |
JP2007073608A (ja) | 表示装置及び表示装置の製造方法 | |
JP2010080340A (ja) | 表示装置 | |
KR102523427B1 (ko) | 표시 패널 및 이의 제조 방법 | |
JP2006172940A (ja) | 表示装置及び表示装置の製造方法 | |
JP2012038544A (ja) | 有機el表示装置 | |
JP2007073240A (ja) | 表示装置及び表示装置の製造方法 | |
JP2009070696A (ja) | 表示装置 | |
JP2009070621A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110301 |