JP2006284837A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2006284837A JP2006284837A JP2005103646A JP2005103646A JP2006284837A JP 2006284837 A JP2006284837 A JP 2006284837A JP 2005103646 A JP2005103646 A JP 2005103646A JP 2005103646 A JP2005103646 A JP 2005103646A JP 2006284837 A JP2006284837 A JP 2006284837A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- conductive film
- transparent conductive
- film pattern
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】 液晶パネルのガラス基板上にCOG工法で実装された回路チップに流れる電流が変化しても、回路チップに入力される電圧が変化することがないようにし、静止画を表示させたときの画面チラツキを防止する。
【解決手段】 COG工法により実装したドライバーICチップ3の電源入力端子21に入力される電圧をフィードバックさせるための透明導電膜パターン43を設ける。基準電圧生成回路52からの基準電圧を演算増幅器52に供給し、透明導電膜パターン41を介してドライバーICチップ3の電源入力端子21に送り、ドライバーICチップ3に入力される電圧を、透明導電膜パターン43を介して、演算増幅器52の反転入力端子にフィードバックする。これにより、透明導電膜パターン41の抵抗R1による電圧の変化にかかわらず、回路チップの入力電圧を一定の基準電圧とすることができる。
【選択図】 図2
【解決手段】 COG工法により実装したドライバーICチップ3の電源入力端子21に入力される電圧をフィードバックさせるための透明導電膜パターン43を設ける。基準電圧生成回路52からの基準電圧を演算増幅器52に供給し、透明導電膜パターン41を介してドライバーICチップ3の電源入力端子21に送り、ドライバーICチップ3に入力される電圧を、透明導電膜パターン43を介して、演算増幅器52の反転入力端子にフィードバックする。これにより、透明導電膜パターン41の抵抗R1による電圧の変化にかかわらず、回路チップの入力電圧を一定の基準電圧とすることができる。
【選択図】 図2
Description
本発明は、液晶パネルのガラス基板上に透明導電膜パターンによりチップオングラス(COG)工法で回路チップを配置した液晶表示装置に関するもので、特に、回路チップに入力される電圧を一定に保ち、静止画表示を行う際の画面のチラツキを改善することに関する。
液晶パネルのガラス基板上に透明導電膜パターンによりチップオングラス(COG:Chip On Glass)工法で回路チップを配置した液晶表示モジュールが知られている。COG工法は、透明導電膜パターンを使って液晶パネルのガラス基板上に回路チップを直接実装する技術で、これについては、例えば、特許文献1に記載されている。
図3は、従来のCOG工法の液晶表示装置の概要を示すものである。図3において、液晶表示モジュール101には液晶パネル102が配設される。また、液晶表示モジュール101のガラス基板上には、液晶パネル102を駆動するためのドライバーIC(Integrated Circuit)チップ103がCOG工法により実装されている。ドライバーICチップ103は、液晶の駆動電圧を生成する昇圧回路111と、映像信号を記憶するRAM(Random Access Memory)や映像信号の処理を行うための回路からなるメモリ・ディジタル回路112が含まれる。ドライバーICチップ103には、電源入力端子121と接地端子122が設けられる。
液晶表示モジュール101には、外部接続用の電源入力端子131及び接地端子132が設けられる。液晶表示モジュール101の電源入力端子131と、ドライバーICチップ103の電源入力端子121との間は、透明導電膜パターン141により接続される。液晶表示モジュール101の接地端子132と、ドライバーICチップ103の接地端子122との間は、透明導電膜パターン142により接続される。透明導電膜パターン141、142としては、例えば、ITO(Indium Tin Oxide:酸化インジウム錫)が用いられる。
回路基板104には、基準電圧生成回路151と、演算増幅器152とが含まれる。回路基板104には、外部接続用の電源出力端子161及び接地端子162が設けられる。
基準電圧生成回路151からは、例えば5Vの基準電圧が出力される。この基準電圧は、演算増幅器152の非反転入力端子に供給される。演算増幅器152の出力端子は、電源出力端子161に接続される。また、演算増幅器152の出力端子は、演算増幅器152の反転入力端子に接続される。接地端子162は、回路基板104内で接地される。
回路基板104の電源出力端子161と、液晶表示モジュール101の電源入力端子131とは、配線171により接続される。回路基板104の接地端子162と、液晶表示モジュール101の接地端子132とは、配線172により接続される。配線171、172はフレキシブル基板の配線である。
基準電圧生成回路151で生成された基準電圧は、演算増幅器152を介して電源出力端子161から出力される。演算増幅器152の出力端子は演算増幅器152に反転入力端子に接続されており、演算増幅器152によりボルテージフォロワが構成される。基準電圧生成回路151からの基準電圧は、演算増幅器152からなるボルテージフォロワを介された後、電源出力端子161から、配線171、電源入力端子131、透明導電膜パターン141を介して、ドライバーICチップ103の電源入力端子121に送られる。
ドライバーICチップ103に入力された電圧は、ドライバーICチップ103内の電源配線113を介して、昇圧回路111及びメモリ・ディジタル回路112に送られる。昇圧回路111は、入力された電圧を昇圧して、液晶駆動電圧として液晶パネル102に供給する。例えば、基準電圧が5Vの場合、昇圧回路111で、その3倍の(3×5=15V)の液晶駆動電圧が形成され、この15Vの液晶駆動電圧が液晶パネル102に供給される。
メモリ・ディジタル回路112は、映像信号を記憶するRAMや映像信号の処理を行うための回路を含み、液晶パネル102に表示する映像信号を蓄積し、液晶パネル102に供給する。静止画を表示させる場合、メモリ・ディジタル回路112のRAMは、所定期間毎(例えば、100m秒毎)にリフレッシュされる。
特開平5−150252号公報
しかしながら、上述の従来の液晶表示装置では、静止画を表示させると、メモリ・ディジタル回路112のRAMのリフレッシュのタイミングで、液晶パネルの駆動電圧が低下し、液晶パネル102の輝度が低下し、画面のチラツキが生じるという問題がある。
つまり、静止画を液晶パネル102に表示させる場合、メモリ・ディジタル回路112のRAMに静止画が一時的に蓄積され、このRAMの静止画が表示される。ところが、このRAMのビットがノイズ等により反転してしまうと、画像が乱れたままになってしまう。そこで、画面の乱れが残らないように、所定期間毎に、RAMをリフレッシュして、画面の書き換え行っている。
図4は、メモリの書き換えタイミングと、液晶の駆動電圧の変化との関係を示すものである。図4において、所定期間(例えば100m秒)毎に、リフレッシュ期間T0が設けられる。このリフレッシュ期間T0で、図4(B)に示すように、RAMのリフレッシュが行われる。
図4(A)は、液晶パネルの駆動電圧の測定値を示すものである。図4(A)に示すように、液晶パネルの駆動電圧は、リフレッシュ期間T0になるタイミングで低下している。液晶パネルの駆動電圧が低下すると、それに伴って、液晶画面の輝度が低下する。このため、静止画を液晶表示装置に表示させると、画面にチラツキが生じる。
このことについて、図5を参照して、更に説明する。前述したように、ドライバーICチップ103はCOG工法により液晶表示モジュール101のガラス基板上に実装されており、電源入力端子131と電源入力端子121との間は透明導電膜パターン141で接続され、接地端子132と接地端子122との間は透明導電膜パターン142で接続されている。透明導電膜パターン141、142は、図5において、抵抗R101、R102で示すように、抵抗成分を有している。
メモリ・ディジタル回路112には、通常、殆ど電流は流れないが、RAMがリフレッシュされる際には、メモリ・ディジタル回路112に流れる電流I101が大きくなる。RAMがリフレッシュされる際に、メモリ・ディジタル回路112に流れる電流I101が大きくなると、これに伴って、透明導電膜パターン141を流れる電流Id101が大きくなる。
透明導電膜パターン141には抵抗R101があるため、透明導電膜パターン141に電流Id101が流れると、抵抗R101の両端に電圧ΔV101が生じる。この電流Id101が流れることにより抵抗R101の両端に生じる電圧ΔV101は、
ΔV101=Id101×R101 … (101)
となる。
ΔV101=Id101×R101 … (101)
となる。
演算増幅器152はボルテージフォロワとなっているため、基準電圧をVdd101とすると、演算増幅器152の出力電圧Vdd102は、基準電圧Vdd101と等しくなるように制御される。
Vdd102=Vdd101 … (102)
Vdd102=Vdd101 … (102)
演算増幅器152からの電圧はドライバーICチップ103の電源入力端子121に送られるが、透明導電膜パターン141の抵抗R101があるため、抵抗R101による電圧ΔV101による電圧降下が生じ、ドライバーICチップ103の電源入力端子121に送られる入力電圧Vdd103は、
Vdd103=Vdd102−ΔV101 … (103)
となる。
Vdd103=Vdd102−ΔV101 … (103)
となる。
そして、(101)式、(102)式より、ドライバーICチップ103の入力電圧Vdd103は、
Vdd103=Vdd101−Id101×R101 … (104)
となる。
Vdd103=Vdd101−Id101×R101 … (104)
となる。
上式より、メモリ・ディジタル回路112のRAMのリフレッシュ期間になり、透明導電膜パターン141を流れる電流Id101が大きくなると、それに伴い、抵抗R101による電圧ΔV101が大きくなり、ドライバーICチップ103の入力電圧Vdd103が低下する。液晶パネル102の駆動電圧はドライバーICチップ103の入力電圧Vdd103を昇圧して形成している。このため、通常時とRAMがリフレッシュされるときとで、液晶パネル102の輝度が変化し、画面にチラツキが現れる。
近年、液晶パネルの大型化に伴い、透明導電膜パターンが長くなる傾向にある。それに伴って、透明導電膜パターン141による抵抗R101が大きくなっている。抵抗R101が大きいと、抵抗R101による電圧降下ΔV101が大きくなり、静止画を表示させたときの画面のチラツキが大きくなる傾向にある。
また、液晶パネルの大型化に伴い、液晶パネルの駆動電圧が高くなる傾向にある。それに伴って、液晶パネルの駆動電圧の変化が大きくなり、静止画を表示させたときの画面のチラツキが大きくなる傾向にある。
つまり、例えば、基準電圧Vdd101が5Vであり、昇圧回路111が3倍昇圧を行っているとすると、抵抗R101による電圧降下ΔV101がなければ、液晶パネル102の駆動電圧は(5V×3=15V)となる。
これに対して、透明導電膜パターン141の抵抗R101により1Vの電圧降下(ΔV=1V)が生じたとすると、ドライバーICチップ103の入力電圧Vdd103は(5V−1V=4V)となり、液晶パネルの駆動電圧は(4V×3=12V)となる。
このように、透明導電膜パターン141の抵抗R101により電圧の変化が1Vであっても、昇圧回路111が3倍昇圧を行っているなら、液晶パネルの駆動電圧の変化は3Vとなり、昇圧回路111の昇圧比をNとすると、液晶パネルの駆動電圧の変化は、透明導電膜パターン141の抵抗R101による電圧降下ΔV101の変化のN倍となる。液晶パネルが大型化し、液晶パネルの駆動電圧の高くなると、昇圧回路111の昇圧比Nが大きくなり、液晶パネルの駆動電圧の変化が大きくなり、静止画を表示させたときの画面のチラツキが大きくなる。
本発明は、上述の課題を鑑み、液晶パネルのガラス基板上にCOG工法で実装された回路チップに流れる電流が変化しても、回路チップに入力される電圧が変化することがないようにし、静止画を表示させたときの画面チラツキを防止するようにした液晶表示装置を提供することを目的とする。
上述の課題を解決するために、請求項1の発明に係わる液晶表示装置は、液晶パネルのガラス基板上に回路チップを透明導電膜パターンにより実装した液晶表示モジュールと、前記液晶表示モジュールの回路チップに電源を供給する回路基板とからなる液晶表示装置であって、前記液晶表示モジュールは、前記回路チップの電源入力端子と外部接続用の電源端子との間を接続する第1の透明導電膜パターンと、前記回路チップの接地端子と外部接続用の接地端子との間を接続する第2の透明導電膜パターンと、前記回路チップの電源入力端子または前記回路チップの電源入力端子近傍の前記第1の透明導電膜パターンと外部接続用のフィードバック電源出力端子との間を接続する第3の透明導電膜パターンとを備えており、前記回路基板は、基準電圧を発生する基準電圧生成回路と、前記基準電圧生成回路からの基準電圧が供給される演算増幅器とを備えており、前記演算増幅器の出力電圧を前記第1の透明導電膜パターンを介して前記回路チップの電源入力端子に供給し、前記回路チップの電源入力端子の近傍の電圧を前記第3の透明導電膜パターンを介して前記演算増幅器にフィードバックするようにしたことを特徴とする。
請求項2の発明に係わる液晶表示装置では、回路チップは液晶パネルを駆動するためのドライバー回路であり、液晶パネルの駆動電圧を形成する昇圧回路と、映像信号を一時蓄積するメモリとを含むようにしたことを特徴とする。
請求項3の発明に係わる液晶表示装置では、映像信号は静止画の映像信号であり、メモリを所定期間毎にリフレッシュするようにしたことを特徴とする。
本発明によれば、ガラス基板上に透明導電膜パターンにより実装した回路チップの電源入力端子の近傍に入力される電圧をフィードバックさせるための透明導電膜パターンが設けられる。このため、回路チップの電源入力端子の近傍に入力される電圧を、透明導電膜パターンを介して、演算増幅器の反転入力端子にフィードバックすることができる。これにより、透明導電膜パターンの抵抗による電圧の変化にかかわらず、回路チップの入力電圧を一定の基準電圧とすることができる。
また、本発明によれば、静止画を表示させるときに、RAMをリフレッシュさせても、回路チップの電源入力端子に送られる電圧は変化することがない。よって、静止画を表示させる場合でも、画面のチラツキが生じることがない。
以下、本発明の実施の形態について図面を参照しながら説明する。図1は、本発明が適用された液晶表示装置の回路構成を示すものである。図1において、液晶モジュール1には液晶パネル2が配設される。また、液晶モジュール1のガラス基板上には、液晶パネル2を駆動するためのドライバーICチップ3がCOG工法により実装されている。ドライバーICチップ3は、液晶の駆動電圧を生成する昇圧回路11と、映像信号を記憶するRAMや映像信号の処理を行うための回路からなるメモリ・ディジタル回路12が含まれる。ドライバーICチップ3には、電源入力端子21と接地端子22が設けられる。
液晶モジュール1には、外部接続用の電源入力端子31及び接地端子32が設けられる。更に、本発明の一実施形態では、液晶モジュール1に、外部接続用のフィードバック電源出力端子33が設けられる。
液晶モジュール1の電源入力端子31と、ドライバーICチップ3の電源入力端子21との間は、透明導電膜パターン41により接続される。液晶モジュール1の接地端子32と、ドライバーICチップ3の接地端子22との間は、透明導電膜パターン42により接続される。液晶モジュール1のフィードバック電源出力端子33と、ドライバーICチップ3の電源入力端子21との間は、透明導電膜パターン43により接続される。透明導電膜パターン41、42、43としては、例えば、ITO(酸化インジウム錫)が用いられる。
回路基板4には、基準電圧生成回路51と、ボルテージフォロワ回路を構成する演算増幅器52とが含まれる。回路基板4には、外部接続用の電源出力端子61及び接地端子62が設けられる。更に、本発明の一実施形態では、回路基板4に、外部接続用のフィードバック電源入力端子63が設けられる。
基準電圧生成回路51からは、例えば5Vの基準電圧が出力される。この基準電圧は、演算増幅器52の非反転入力端子に供給される。演算増幅器52の出力端子は、電源出力端子61に接続される。また、演算増幅器52の反転入力端子は、フィードバック電源入力端子63に接続される。接地端子62は、回路基板4内で接地される。
回路基板4の電源出力端子61と、液晶モジュール1の電源入力端子31とは、配線71により接続される。回路基板4の接地端子62と、液晶モジュール1の接地端子32とは、配線72により接続される。回路基板4のフィードバック電源入力端子63と、液晶モジュール1のフィードバック電源出力端子33とは、配線73により接続される。配線71、72、73は、フレキシブル基板の配線である。
基準電圧生成回路51で生成された基準電圧は、演算増幅器52を介して電源出力端子61から出力され、電源出力端子61から、配線71、電源入力端子31、透明導電膜パターン41を介して、ドライバーICチップ3の電源入力端子21に送られる。そして、ドライバーICチップ3の電源入力端子21からの電圧は、透明導電膜パターン43、フィードバック電源出力端子33、配線73、フィードバック電源入力端子63を介して、演算増幅器52の反転入力端子にフィードバックされる。したがって、演算増幅器52によりボルテージフォロワ回路が構成される。
ドライバーICチップ3に入力された電圧は、ドライバーICチップ3内の電源配線13を介して、昇圧回路11及びメモリ・ディジタル回路12に送られる。昇圧回路11は、入力された電圧を昇圧して、液晶駆動電圧として液晶パネル2に供給する。例えば、基準電圧が5Vの場合、昇圧回路11で、その3倍の(3×5=15V)の液晶駆動電圧が形成され、この15Vの液晶駆動電圧が液晶パネル2に供給される。
メモリ・ディジタル回路12は、映像信号を記憶するRAMや映像信号の処理を行うための回路を含み、液晶パネル2に表示する映像信号を蓄積し、液晶パネル2に供給する。静止画を表示させる場合、メモリ・ディジタル回路12のRAMは、所定期間毎(例えば、100m秒毎)にリフレッシュされる。
図2は、本発明の動作原理を説明するものである。前述したように、本発明の一実施形態では、電源入力端子31と電源入力端子21との間は透明導電膜パターン41で接続され、接地端子32と接地端子22との間は透明導電膜パターン42で接続され、フィードバック電源出力端子33と電源入力端子21との間は透明導電膜パターン43で接続されている。透明導電膜パターン41、42、43は、抵抗成分を有している。図2において、抵抗R1、R2、R3は、透明導電膜パターン41、42、43による抵抗成分を示している。
メモリ・ディジタル回路12には、通常、電流は殆ど流れていないが、RAMがリフレッシュされる際には、メモリ・ディジタル回路12に流れる電流I1が大きくなる。メモリ・ディジタル回路12に流れる電流I1が大きくなると、透明導電膜パターン41を流れる電流Id1が大きくなる。
透明導電膜パターン41には抵抗R1があるため、透明導電膜パターン41に電流Id1が流れると、抵抗R1による電圧ΔV1が生じる。この抵抗R1による電圧ΔV1は、
ΔV1=Id1×R1 … (1)
となる。
ΔV1=Id1×R1 … (1)
となる。
通常時とRAMがリフレッシュされるときとでは、透明導電膜パターン41に流れる電流Id1が変化するので、通常時とRAMがリフレッシュされるときとでは、抵抗R1による電圧ΔV1が変化する。
このように、通常時とRAMがリフレッシュされるときとでは、抵抗R1による電圧ΔV1は変化するが、本発明の一実施形態では、ドライバーICチップ3の電源入力端子21と液晶モジュール1のフィードバック電源出力端子33との間に透明導電膜パターン43が設けられ、ドライバーICチップ3の電源入力端子21からの電圧は、透明導電膜パターン43、フィードバック電源出力端子33、配線73、フィードバック電源入力端子63を介して、演算増幅器52の反転入力端子にフィードバックされる。このため、抵抗R1による電圧ΔV1の変化にかかわらず、ドライバーICチップ3の電源入力端子21に、一定の基準電圧を送ることができる。
つまり、演算増幅器52はフィードバックループを有しているので、基準電圧生成回路51からの基準電圧をVdd1とすると、演算増幅器52の反転入力端子の電圧Vdd4は、基準電圧Vdd1と等しくなるように制御される。
Vdd4=Vdd1 … (2)
Vdd4=Vdd1 … (2)
演算増幅器52の入力インピーダンスは無限大であるから、ドライバーICチップ3の電源入力端子21から、透明導電膜パターン43、フィードバック電源出力端子31、配線73、フィードバック電源入力端子63を介して、演算増幅器52の反転入力端子には電流は流れない。よって、透明導電膜パターン43の抵抗R3にかかわらず、ドライバーICチップ3の電源入力端子21の電圧Vdd3と、演算増幅器52の反転入力端子の電圧Vdd4とは等しくなる。
Vdd4=Vdd3 … (3)
Vdd4=Vdd3 … (3)
(2)式、(3)式より、
Vdd3=Vdd1 … (4)
となり、ドライバーICチップ3の電源入力端子21の電圧Vdd3は、抵抗R1におよる電圧ΔV1にかかわらず、基準電圧生成回路51からの基準電圧Vdd1と等しくなる。
Vdd3=Vdd1 … (4)
となり、ドライバーICチップ3の電源入力端子21の電圧Vdd3は、抵抗R1におよる電圧ΔV1にかかわらず、基準電圧生成回路51からの基準電圧Vdd1と等しくなる。
以上のように、本発明の一実施形態では、ドライバーICチップ3の電源入力端子21からの電圧を、透明導電膜パターン43、フィードバック電源出力端子33、配線73、フィードバック電源入力端子63を介して、演算増幅器52の反転入力端子にフィードバックすることで、抵抗R1による電圧ΔV1の変化にかかわらず、ドライバーICチップ3の電源入力端子21に、一定の基準電圧を送ることができる。これにより、通常時とRAMがリフレッシュされるときに、メモリ・ディジタル回路12に流れる電流が変化しても、ドライバーICチップ3の電源入力端子21に送られる電圧は変化することがない。よって、昇圧回路11で生成される液晶駆動電圧は常に一定になり、静止画を表示させる場合でも、画面のチラツキが生じることがない。
なお、上述の例では、ドライバーICチップ3の電源入力端子21とフィードバック電源出力端子31との間に透明導電膜パターン43を設けるようにしているが、透明導電膜パターン43は、必ずしも、ドライバーICチップ3の電源入力端子21から直接導出する必要はなく、ドライバーICチップ3の電源入力端子21の近傍の透明導電膜パターンから導出しても良い。
本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
本発明は、COG工法によりドライバーICチップを液晶モジュールに実装した液晶表示装置に用いることができ、特に、このような液晶表示装置に静止画を表示する際に用いて好適である。
1 液晶モジュール
2 液晶パネル
3 ドライバーICチップ
4 回路基板
11 昇圧回路
12 メモリ・ディジタル回路
13 電源配線
21 電源入力端子
22 接地端子
31 電源入力端子
32 接地端子
33 フィードバック電源出力端子
41〜43 透明導電膜パターン
51 基準電圧生成回路
52 演算増幅器
61 電源出力端子
62 接地端子
63 フィードバック電源入力端子
71〜73 配線
2 液晶パネル
3 ドライバーICチップ
4 回路基板
11 昇圧回路
12 メモリ・ディジタル回路
13 電源配線
21 電源入力端子
22 接地端子
31 電源入力端子
32 接地端子
33 フィードバック電源出力端子
41〜43 透明導電膜パターン
51 基準電圧生成回路
52 演算増幅器
61 電源出力端子
62 接地端子
63 フィードバック電源入力端子
71〜73 配線
Claims (3)
- 液晶パネルのガラス基板上に回路チップを透明導電膜パターンにより実装した液晶表示モジュールと、前記液晶表示モジュールの回路チップに電源を供給する回路基板とからなる液晶表示装置であって、
前記液晶表示モジュールは、前記回路チップの電源入力端子と外部接続用の電源端子との間を接続する第1の透明導電膜パターンと、前記回路チップの接地端子と外部接続用の接地端子との間を接続する第2の透明導電膜パターンと、前記回路チップの電源入力端子または前記回路チップの電源入力端子近傍の前記第1の透明導電膜パターンと外部接続用のフィードバック電源出力端子との間を接続する第3の透明導電膜パターンとを備えており、
前記回路基板は、基準電圧を発生する基準電圧生成回路と、前記基準電圧生成回路からの基準電圧が供給される演算増幅器とを備えており、
前記演算増幅器の出力電圧を前記第1の透明導電膜パターンを介して前記回路チップの電源入力端子に供給し、前記回路チップの電源入力端子の近傍の電圧を前記第3の透明導電膜パターンを介して前記演算増幅器にフィードバックする
ようにしたことを特徴とする液晶表示装置。 - 前記回路チップは前記液晶パネルを駆動するためのドライバー回路であり、前記液晶パネルの駆動電圧を形成する昇圧回路と、映像信号を一時蓄積するメモリとを含むようにしたことを特徴とする請求項1に記載の液晶表示装置。
- 前記映像信号は静止画の映像信号であり、前記メモリを所定期間毎にリフレッシュするようにしたことを特徴とする請求項2に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005103646A JP2006284837A (ja) | 2005-03-31 | 2005-03-31 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005103646A JP2006284837A (ja) | 2005-03-31 | 2005-03-31 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006284837A true JP2006284837A (ja) | 2006-10-19 |
Family
ID=37406857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005103646A Withdrawn JP2006284837A (ja) | 2005-03-31 | 2005-03-31 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006284837A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010139795A (ja) * | 2008-12-12 | 2010-06-24 | Seiko Epson Corp | 電源回路装置、集積回路装置及び電子機器 |
US8884995B2 (en) | 2011-06-17 | 2014-11-11 | Samsung Display Co., Ltd. | System for compensating for gamma data, display device including the same and method of compensating for gamma data |
-
2005
- 2005-03-31 JP JP2005103646A patent/JP2006284837A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010139795A (ja) * | 2008-12-12 | 2010-06-24 | Seiko Epson Corp | 電源回路装置、集積回路装置及び電子機器 |
US8884995B2 (en) | 2011-06-17 | 2014-11-11 | Samsung Display Co., Ltd. | System for compensating for gamma data, display device including the same and method of compensating for gamma data |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4825658B2 (ja) | 液晶表示装置及びその駆動方法 | |
KR101281926B1 (ko) | 액정표시장치 | |
KR101327491B1 (ko) | 영상표시장치의 전원전압생성회로 | |
KR100983575B1 (ko) | 액정 표시 장치 및 그의 구동방법 | |
US20090128540A1 (en) | Liquid crystal display device with dynamically switching driving method to reduce power consumption | |
EP2747518A1 (en) | Apparatus for driving light emitting diode array and liquid crystal display device using the same | |
US20090002309A1 (en) | Semiconductor Integrated Circuit, Power Source System Interface, and Electronic Apparatus | |
KR100862945B1 (ko) | 칩 온 글래스 타입의 액정 표시 장치 | |
KR101274686B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
JP2006201755A (ja) | デュアル表示装置 | |
KR102364096B1 (ko) | 표시장치 | |
JP4640951B2 (ja) | 液晶表示装置 | |
KR20140034373A (ko) | 유기발광다이오드 표시장치와 그 구동방법 | |
JP2006284837A (ja) | 液晶表示装置 | |
KR20070117019A (ko) | 액정 표시 장치 및 그 구동 방법 | |
CN113539204A (zh) | 公共电压输出电路、印制电路板和显示装置 | |
KR20060072316A (ko) | 액정표시장치 | |
KR20070075796A (ko) | 구동 전압 생성 회로 및 이를 포함하는 액정 표시 장치 | |
KR102242351B1 (ko) | 표시장치 | |
JP2005031332A (ja) | Tft表示装置 | |
KR20070053887A (ko) | 액정표시장치 | |
KR102235715B1 (ko) | 액정표시장치 | |
KR20060110177A (ko) | 공통전압 인가회로 및 이를 포함하는 액정모듈 | |
KR101491145B1 (ko) | 표시장치 | |
US9196186B2 (en) | Display device and method for driving display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |