JP2006284737A - Electrode driving circuit - Google Patents
Electrode driving circuit Download PDFInfo
- Publication number
- JP2006284737A JP2006284737A JP2005102239A JP2005102239A JP2006284737A JP 2006284737 A JP2006284737 A JP 2006284737A JP 2005102239 A JP2005102239 A JP 2005102239A JP 2005102239 A JP2005102239 A JP 2005102239A JP 2006284737 A JP2006284737 A JP 2006284737A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- signal
- width modulation
- gray code
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、表示装置に階調信号を供給する駆動回路における、パルス幅変調信号を生成するための技術に関する。 The present invention relates to a technique for generating a pulse width modulation signal in a driving circuit that supplies a gradation signal to a display device.
従来から、パッシブマトリクス型の液晶表示装置等の表示装置の画素の階調(明暗)を制御する手法として、表示させようとする明暗(輝度)に対応させて、セグメント電極(信号電極)に印加する階調信号のパルス幅を変化させる方式(パルス幅変調方式)が提案されている(例えば特許文献1を参照)。
パルス幅変調方式では、階調信号の電圧レベルは一定である。従ってパルス幅変調方式は、比較的シンプルな回路により実現可能であるという点で、他の方式(例えば階調信号の振幅により明暗を制御する方式)と比べ優れている。
Conventionally, as a method for controlling the gradation (brightness / darkness) of pixels of a display device such as a passive matrix liquid crystal display device, it is applied to the segment electrode (signal electrode) corresponding to the brightness (brightness) to be displayed. There has been proposed a method (pulse width modulation method) for changing the pulse width of a gradation signal to be generated (see, for example, Patent Document 1).
In the pulse width modulation method, the voltage level of the gradation signal is constant. Therefore, the pulse width modulation method is superior to other methods (for example, a method of controlling light and darkness based on the amplitude of a gradation signal) in that it can be realized by a relatively simple circuit.
パルス幅変調方式のセグメント電極駆動回路の実現方法として種々の回路が提案されている。例えば、階調データをデコードし、デコードされた信号に基づきパルス幅の異なる複数の信号から一信号を選択する方式(以下、デコーダ方式という。)が提案されている。
また、特定のタイミングでセグメント電極駆動用のRSラッチ回路をセットしてセグメント電極に信号を供給すると共にカウンタを起動し、カウンタのカウント値と階調データとが一致するタイミングでRSラッチ回路をリセットすることでパルス幅を可変する方式(以下、ラッチ方式という)が提案されている。
図12及び図13は、セグメント電極駆動回路におけるパルス幅変調回路(4ビットの階調設定が可能なもの)を、デコーダ方式及びラッチ方式により実現する場合の構成例を示している。
Various circuits have been proposed as a method for realizing a pulse width modulation type segment electrode driving circuit. For example, a method of decoding gradation data and selecting one signal from a plurality of signals having different pulse widths based on the decoded signal (hereinafter referred to as a decoder method) has been proposed.
Also, the segment electrode drive RS latch circuit is set at a specific timing to supply a signal to the segment electrode and start the counter, and the RS latch circuit is reset when the count value of the counter matches the gradation data Thus, a method of changing the pulse width (hereinafter referred to as a latch method) has been proposed.
FIG. 12 and FIG. 13 show a configuration example when the pulse width modulation circuit (which can set a 4-bit gradation) in the segment electrode driving circuit is realized by a decoder method and a latch method.
図12に示されたデコーダ方式の回路は、外部のコントローラから供給される16通りのパルス幅を有する入力パルスPLT0乃至PLT15のうちの1信号を、4ビットの階調データDATAにより選択して出力する。すなわち、この回路の出力は階調データで定義される16通りのパルス幅を選択可能なパルス幅変調信号となる。 The decoder-type circuit shown in FIG. 12 selects and outputs one signal among input pulses PLT0 to PLT15 having 16 pulse widths supplied from an external controller based on 4-bit gradation data DATA. To do. That is, the output of this circuit is a pulse width modulation signal capable of selecting 16 kinds of pulse widths defined by the gradation data.
図13に示されたラッチ方式の回路は、RSラッチ回路が水平同期信号により、論理値ハイにセットされる。その後、外部のカウンタから供給されるカウント値CNT(4ビット)と階調データDATA(4ビット)とが一致すると、一致判定回路は、RSラッチ回路を論理値ローにリセットする。カウント値が0のタイミングで水平同期信号が供給されるようにすれば、RSラッチ回路の出力は階調データで定義される16通りのパルス幅を選択可能なパルス幅変調信号となる。 In the latch-type circuit shown in FIG. 13, the RS latch circuit is set to a logic value high by the horizontal synchronization signal. Thereafter, when the count value CNT (4 bits) supplied from the external counter matches the gradation data DATA (4 bits), the coincidence determination circuit resets the RS latch circuit to the logic value low. If the horizontal synchronization signal is supplied at the timing when the count value is 0, the output of the RS latch circuit becomes a pulse width modulation signal capable of selecting 16 kinds of pulse widths defined by the gradation data.
このようなパルス幅変調回路を採用し、パルス幅変調回路が出力するパルス幅変調信号を、液晶パネルを駆動するのに適した電圧レベルに変換し、階調信号として出力するようにすれば、パルス幅変調方式のセグメント電極駆動回路が実現できる。 By adopting such a pulse width modulation circuit, converting the pulse width modulation signal output from the pulse width modulation circuit into a voltage level suitable for driving a liquid crystal panel, and outputting it as a gradation signal, A pulse width modulation type segment electrode driving circuit can be realized.
ところで、画質を向上するために多階調化が進んだ昨今では、駆動回路も多階調化に対応する必要が生じている。
デコーダ方式のセグメント電極駆動回路を1ビットだけ多階調化する場合、図12におけるデコーダの回路規模は2倍となり、PLT信号も2倍必要となる。このため、1ビットの多階調化に対し、セグメント電極駆動回路自体や外部のコントローラの回路規模が2倍程度に増加する。更に多階調化する場合には、回路規模が飛躍的に増大する。
By the way, in recent years when multi-gradation has progressed in order to improve image quality, it is necessary for the drive circuit to cope with multi-gradation.
When the decoder-type segment electrode drive circuit is multi-graded by 1 bit, the circuit scale of the decoder in FIG. 12 is doubled and the PLT signal is also doubled. For this reason, the circuit scale of the segment electrode drive circuit itself and the external controller increases about twice as much as 1-bit multi-gradation. Furthermore, when the number of gradations is increased, the circuit scale increases dramatically.
一方、ラッチ方式のセグメント電極駆動回路を1ビットだけ多階調化する場合、図13における一致判定回路を1ビット分増やし、外部のバイナリカウンタのカウント値CNTと階調データDATAを5ビットにすればよい。このため、1ビットの多階調化に対し、セグメント電極駆動回路自体や外部のコントローラの回路規模の増加量は、高々数十ゲート程度で済む。
このように、多階調化を進める場合、ラッチ方式のセグメント電極駆動回路は、回路規模の増大を防げる点で有利である。
Thus, when multi-gradation is advanced, the latch-type segment electrode drive circuit is advantageous in that it can prevent an increase in circuit scale.
しかしながら、ラッチ方式のセグメント電極駆動回路では、カウント値の各ビットが同時に変化すると、RSラッチへの入力信号に、グリッチと呼ばれる予期せぬパルスが発生し、誤動作をする場合がある。
図14は、階調データが[0111(2進)]に設定された場合の、グリッチによる誤動作の具体例を示している。図14(b)乃至(e)に示したようにカウント値がバイナリコードによりカウントアップしていくと、複数のビットがほぼ同時に変化するタイミングがある。例えば、図14中、時刻T30では、CNT0及びCNT1が論理値ハイからローへ変化し、CNT2が論理値ローからハイへと変化する。
However, in the latch-type segment electrode drive circuit, if each bit of the count value changes at the same time, an unexpected pulse called a glitch may occur in the input signal to the RS latch, resulting in malfunction.
FIG. 14 shows a specific example of a malfunction caused by a glitch when the gradation data is set to [0111 (binary)]. As shown in FIGS. 14B to 14E, when the count value is counted up by the binary code, there is a timing at which a plurality of bits change almost simultaneously. For example, in FIG. 14, at time T30, CNT0 and CNT1 change from logic high to low, and CNT2 changes from logic low to high.
このとき図14(d)に示すように、CNT2が変化するタイミングが同時に変化すべき他の2ビットと比べて早い場合、瞬間的にカウント値が[0111(2進)]となり、階調データと一致する。このため、一致判定回路の出力には図14(f)に示すような、パルス幅の極めて狭いパルス(これをグリッチと呼ぶ)が生じる。グリッチはRSラッチ回路に入力され、RSラッチ回路をリセットする。これにより、図14(g)に示したように、意図せぬタイミングで階調信号が立ち下がる。すなわち、意図せぬパルス幅の階調信号が出力される。その結果、画素は、階調データにより定義されたのとは異なる明暗を表示するため、表示品質が悪化する。 At this time, as shown in FIG. 14D, when the timing at which CNT2 changes is earlier than the other two bits that should be changed at the same time, the count value instantaneously becomes [0111 (binary)], and the gradation data Matches. For this reason, a pulse having an extremely narrow pulse width (referred to as a glitch) as shown in FIG. The glitch is input to the RS latch circuit and resets the RS latch circuit. As a result, as shown in FIG. 14G, the gradation signal falls at an unintended timing. That is, a gradation signal having an unintended pulse width is output. As a result, the pixels display light and dark colors different from those defined by the gradation data, so that the display quality deteriorates.
本発明は、上記実情に鑑みてなされたもので、グリッチによる誤動作を回避可能な、ラッチ方式のセグメント電極駆動回路を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a latch-type segment electrode drive circuit capable of avoiding a malfunction due to a glitch.
本発明に係るセグメント電極駆動回路は、表示装置の画素の階調を定義する階調データに応じたパルス幅を有するパルス幅変調信号を前記表示装置のセグメント電極に供給するセグメント電極駆動回路であって、グレイコードで表された階調データを保持するレジスタ部と、クロック信号に応答してグレイコードで表されるカウント値を増加または減少させて出力するグレイコードカウンタと、前記グレイコードカウンタから供給されるカウント値と、前記レジスタ部が保持するグレイコードに変換された階調データと、前記コントローラから1水平周期毎に供給されるタイミング信号とに基づいてパルス幅変調信号を発生するパルス幅変調部と、前記パルス幅変調部から出力されるパルス幅変調信号に基づき、階調データに対応するパルス幅の階調信号を供給する駆動回路と、から構成される、ことを特徴とする。 A segment electrode drive circuit according to the present invention is a segment electrode drive circuit that supplies a pulse width modulation signal having a pulse width corresponding to gradation data defining the gradation of a pixel of a display device to the segment electrode of the display device. A register unit that holds grayscale data expressed in gray code, a gray code counter that increases or decreases the count value expressed in gray code in response to a clock signal, and the gray code counter A pulse width for generating a pulse width modulation signal based on a supplied count value, grayscale data converted into a gray code held by the register unit, and a timing signal supplied from the controller every horizontal period Based on the pulse width modulation signal output from the modulation section and the pulse width modulation section, the pulse corresponding to the gradation data A drive circuit for supplying a gradation signal consists, characterized in that.
本発明に係るセグメント電極駆動回路は、セグメント電極外部のコントローラから供給されるバイナリコードで表される階調データをグレイコードで表された階調データに変換して前記レジスタ部に供給する、グレイコードエンコーダを更に有してもよい。 The segment electrode driving circuit according to the present invention converts grayscale data represented by a binary code supplied from a controller outside the segment electrode into grayscale data represented by a gray code and supplies the grayscale data to the register unit. You may further have a code encoder.
前記パルス幅変調部は、前記階調データと前記カウント値とが一致したことを検出したときにリセット信号を発生する一致判定回路と、前記コントローラから供給されるタイミング信号によりセットされ、前記一致判定回路から供給されるリセット信号によりリセットされる、RSラッチ回路とから構成されてもよい。 The pulse width modulation unit is set by a coincidence determination circuit that generates a reset signal when it is detected that the gradation data and the count value coincide with each other, and a timing signal supplied from the controller. You may comprise from the RS latch circuit reset by the reset signal supplied from a circuit.
前記コントローラから供給されるタイミング信号は、前記グレイコードカウンタのカウント値がゼロであるときに供給されることが望ましい。 The timing signal supplied from the controller is preferably supplied when the count value of the Gray code counter is zero.
本発明に係るセグメント電極駆動回路は、階調データ及びカウント値にグレイコードにより表現することによりグリッチが発生しない。このため、本発明に係るセグメント電極駆動回路は、ラッチ方式を採用するにも関わらず、グリッチによる誤動作を回避できる。 In the segment electrode drive circuit according to the present invention, glitches are not generated by expressing grayscale data and count values with gray codes. For this reason, the segment electrode driving circuit according to the present invention can avoid malfunction due to glitches despite employing the latch system.
本発明の実施の形態におけるセグメント電極駆動回路を、液晶表示装置に適用した場合を例に説明する。
図1に示すように、本実施の形態の液晶表示装置1は、液晶パネル2と、コントローラ3と、コモンドライバ4と、セグメントドライバ5と、から構成される。
A case where the segment electrode driving circuit in the embodiment of the present invention is applied to a liquid crystal display device will be described as an example.
As shown in FIG. 1, the liquid
液晶パネル2は、パッシブマトリクス型の液晶表示パネルから構成され、対向する2枚のガラス板の対向する面に、互いに直交する透明電極のマトリックスを有する。すなわち、一方のガラス板は、コモンドライバ(走査電極駆動回路)4から供給される走査信号を受け取るコモン電極(走査電極)を有し、他方のガラス板はセグメントドライバ(信号電極駆動回路)5から供給される階調信号を受け取るセグメント電極(信号電極)を有する。2枚のガラス板の間には液晶が封入される。そして、コモン電極とセグメント電極とが交差する位置に画素が形成さる。画素の明暗は、コモン電極とセグメント電極との電位差に応じて変化する。したがって、マトリクス状に配置されたコモン電極とセグメント電極との電位差を適宜制御することにより、所望の画像を表示することができる。
The
コントローラ3は、液晶表示装置1の表示機能を制御するための制御回路である。コントローラ3は、例えば、専用の論理回路で構成されてもよいし、マイクロコンピュータにより構成されてもよい。
コントローラ3は、例えば、各画素の階調(明暗)を定義する階調データ、クロック信号、水平同期信号、垂直同期信号等を、セグメントドライバ5に供給する。
また、コントローラ3は、走査信号を変化させるタイミングを定義する水平同期信号、垂直同期信号等をコモンドライバ4に供給する。
The
For example, the
Further, the
コモンドライバ4は、コントローラ3の制御に基づき、液晶パネル2が有するコモン電極に、走査信号を供給する。走査信号は、選択電圧と非選択電圧とを取る。選択電圧が供給されたコモン電極上の画素は、階調信号により定義される明暗を表示する。一方、非選択電圧が供給されたコモン電極上の画素には、階調信号による明暗の変化は生じない。コモンドライバ4は、例えば、図2に示すように、シフトレジスタ41、レベルシフタ42、駆動回路43等から構成される。
The
シフトレジスタ41は、垂直同期信号に応答して、第1画素行(第1コモン電極)に対応するビットのみに論理値ハイを設定する。そして、水平同期信号に同期して、論理値ハイが設定されるビットを第2画素行、第3画素行・・・、と順次シフトする。論理値ハイが設定されたビットに対応する画素行のコモン電極には、レベルシフタ42と駆動回路43とを介して選択電圧が供給される。
In response to the vertical synchronization signal, the
図1に戻って、セグメントドライバ5は、コントローラ3の制御に基づき、画素の明暗を定義するための階調信号を出力する。画素の明暗は、階調信号の振幅及びパルス幅(すなわち印加時間)のいずれによっても制御することが可能であるが、このセグメントドライバ5は、パルス幅により画素の表示階調を制御する。
セグメントドライバ5は、図3に示すように、入力部51と、レジスタ部52と、グレイコードカウンタ53と、パルス幅変調回路54と、駆動回路55とから構成される。
Returning to FIG. 1, the segment driver 5 outputs a gradation signal for defining the brightness of the pixel based on the control of the
As shown in FIG. 3, the segment driver 5 includes an
入力部51は、図3に示すように、レシーバ回路511、グレイコードエンコーダ512等から構成される。入力部51は、コントローラ3から供給されるクロック信号、水平同期信号等を受け取り、セグメントドライバ5内の各部に分配する。また、入力部51は、コントローラ3から供給されるバイナリコードで表された階調データを、グレイコードエンコーダ512によって、図5に示す真理値表に従い、グレイコードで表された階調データへと変換する。変換の手法自体は任意である。例えば、メモリのバイナリコードによる階調データをアドレスとする位置にグレイコードによる階調データを格納しておき、入力データでメモリをアドレッシングし、記憶データを読み出すようにすればよい。
なお、グレイコードエンコーダ512は、例えば、図4に示すように、2進数の重み付けがされた入力信号を受け取り、隣り合うビットの排他的論理和と、最上位ビットの入力信号と、を出力する回路により実現される。このグレイコードエンコーダ512は、セグメントドライバ5内に1つだけ設ければよい。
As shown in FIG. 3, the
Note that, for example, as shown in FIG. 4, the
レジスタ部52は、入力部51から供給されるグレイコードで表された階調データを保持する。図3に示すように、レジスタ部52は、第1のレジスタ521と第2のレジスタ522とから構成される。
第1のレジスタ521は、1水平周期の間に、次の水平周期で表示させる1画素行分の階調データを入力部51を介してコントローラ3から受け取り、順次格納する。そして、第1のレジスタ521は、コントローラ3から供給される水平同期信号に応答して、格納した1画素行分の階調データを第2のレジスタ522に供給する。
第2のレジスタ522は、第1のレジスタ521が保持する1画素行分の階調データを、入力部51を介してコントローラ3から供給される水平同期信号に応答して受け取り、当該水平周期の間、パルス幅変調回路54に当該1画素行分の階調データを供給する。
The
The
The
グレイコードカウンタ53は、入力部51を介してコントローラ3から供給されるクロック信号に応答して、カウント値を増加させるカウンタである。図6は4ビットのグレイコードカウンタ53の動作を示すタイムチャートである。グレイコードカウンタ53の出力信号CNT1〜CNT4は、それぞれクロック信号に応答して論理値を変化させるが、複数の出力信号が同時に変化することはない。例えば、時刻T1、T5等においてはCNT1のみが変化し、時刻T3等においては、CNT2のみが変化する。
The
グレイコードカウンタ53は、セグメントドライバ5内に1つだけ設け、出力信号であるカウント値CNTを各セグメント電極に対応するパルス幅変調回路に分配すればよい。これにより、回路規模の増大を防ぐことができる。
Only one
パルス幅変調回路541は、水平同期信号により、出力信号を論理値ハイにセットし、レジスタ部52から供給されるグレイコードで表された階調データDATAと、グレイコードカウンタ53から供給されるカウント値CNTとが一致すると出力信号を論理値ローに変化させる。図8に示すように、カウント値CNTが0であるタイミングで水平同期信号が供給されると、パルス幅変調回路54の出力信号は、階調データDATAに応じたパルス幅のパルス幅変調信号となる。セグメントドライバ5は、パルス幅変調回路54が生成するパルス幅変調信号のパルス幅により、画素の明暗を制御する。
The pulse
パルス幅変調回路54は、例えば、図7に示すように、一致判定回路541とRSラッチ回路542とから構成される。
The pulse
一致判定回路541は、階調データDATAと、グレイコードカウンタ53のカウント値CNTとを比較し、両者が一致した場合に論理値ハイを出力する。一致判定回路541は、例えば、図9に示すように、アンド回路を組み合わせることで実現できる。階調データDATAとカウント値CNTとが、全てのビットについて一致したときに限り、論理値ハイが出力される。
上述のように、グレイコードカウンタ53のカウント値CNTは、複数のビットが同時に変化することがないため、一致判定回路541の出力にはグリッチは現れない。
The
As described above, the count value CNT of the
RSラッチ回路542は、図10(a)に示すように、2つのノア回路から構成される。
RSラッチ回路542は、図10(b)に示す真理値表の通り動作する。詳細には、RSラッチ回路542は、入力端子として、セット端子とリセット端子を有する。そして、セット端子とリセット端子に同時に論理値ハイが入力されることは、禁止される。セット端子に論理値ハイが入力されると、出力端子は論理値ハイを出力する。また、リセット端子に論理値ハイが入力されると、出力端子は論理値ローを出力する。また、セット端子とリセット端子とに論理値ローが入力されると、前の状態を出力端子は保持する。
As shown in FIG. 10A, the
The
以下では、階調データの設定値がグレイコードで [1110](すなわち10進数の11)に設定されている場合のタイムチャートを例示す図8を参照して、パルス幅変調回路54の動作について説明する。
はじめに、パルス幅変調回路54は、コントローラ3から水平同期信号がセット端子に供給されることにより、出力を論理値ハイにする。なお、コントローラ3からの水平同期信号は、カウント値CNTが0のタイミングで供給されるものとする。
次に、一致判定回路は、カウント値CNTが階調データDATAと一致したタイミングでリセット信号RSTをRSラッチ回路542のリセット端子に供給する。これにより、パルス幅変調回路54の出力は論理値ローとなる。従って、階調データに応じたパルス幅のパルス幅変調信号が得られる。
Hereinafter, the operation of the pulse
First, the pulse
Next, the coincidence determination circuit supplies the reset signal RST to the reset terminal of the
駆動回路55は、パルス幅変調回路54の出力信号に応答して、液晶パネル2のセグメント電極に供給する階調信号を出力するドライバ回路である。具体的には、駆動回路55は、パルス幅変調回路54の出力信号が論理値ハイのときには所定の高レベル電圧を液晶パネル2のセグメント電極に供給し、パルス幅変調回路54の出力信号が論理値ローのときには所定の低レベル電圧を液晶パネル2のセグメント電極に供給する。
The
このように構成される液晶表示装置1の動作を、図11に示すタイムチャートを参照して説明する。図11中、T10からT20の期間は、液晶表示装置の画面に1フレームの画像を表示するための1垂直周期を示している。以下では、1垂直周期における、液晶表示装置1の各部の動作と、その動作に対応した画面表示の変化について、説明する。
The operation of the liquid
1垂直周期は、垂直同期信号(図11(a))の立ち上がりエッジ(時刻T10)に同期して開始される。
垂直同期信号と水平同期信号とに応答して、コモンドライバ4は、液晶パネル2の第1画素行に対応するコモン電極への走査信号COM1(図11(c))を選択電圧(図11ではハイレベルとして表示する)にする。
One vertical cycle is started in synchronization with the rising edge (time T10) of the vertical synchronization signal (FIG. 11A).
In response to the vertical synchronizing signal and the horizontal synchronizing signal, the
また、時刻T10において、水平同期信号に応答して、セグメントドライバ5は、セグメント電極に供給する階調信号(図11(i))高レベル電圧にする。そして、カウント値CNT(図11(h))が階調データDATA(図11(g))と一致すると(時刻T10’)、セグメントドライバ5は、階調信号を低レベル電圧にする。すなわち、階調データDATAに対応したパルス幅の階調信号が液晶パネル2のセグメント電極に供給される。
At time T10, in response to the horizontal synchronization signal, the segment driver 5 sets the gradation signal (FIG. 11 (i)) supplied to the segment electrode to a high level voltage. When the count value CNT (FIG. 11 (h)) coincides with the gradation data DATA (FIG. 11 (g)) (time T10 '), the segment driver 5 sets the gradation signal to a low level voltage. That is, a gradation signal having a pulse width corresponding to the gradation data DATA is supplied to the segment electrode of the
なお、図11において、階調データDATA(図11(g))及びカウント値CNT(図11(h))は、理解を容易にするために、10進数で表示されているが、実際はグレイコードにより設定され又はカウントされる。
また、図11において、階調データDATA及び階調信号は、ある1本のセグメント電極に対応するもののみを例示しているが、実際には、全てのセグメント電極に対応して、階調データDATA及び階調信号が供給される。
In FIG. 11, the gradation data DATA (FIG. 11 (g)) and the count value CNT (FIG. 11 (h)) are displayed in decimal numbers for easy understanding. Set or counted by.
In FIG. 11, the gradation data DATA and the gradation signal are only illustrated corresponding to one segment electrode, but actually, the gradation data corresponds to all the segment electrodes. DATA and gradation signals are supplied.
このような時刻T10から時刻T11までの動作により、第1画素行上の各画素は階調信号のパルス幅に対応した明暗を表示する。その一方で、第1画素行以外の画素では、明暗の変化は生じない。 By such an operation from time T10 to time T11, each pixel on the first pixel row displays light and dark corresponding to the pulse width of the gradation signal. On the other hand, no change in brightness occurs in the pixels other than the first pixel row.
次に、時刻T11において、水平同期信号に応答して、コモンドライバ4は、液晶パネル2の第1画素行に対応するコモン電極への走査信号COM1(図11(c))を非選択電圧(図11ではローレベルとして示す)に戻し、第2画素行に対応するコモン電極への走査信号COM2(図11(d))を選択電圧にする。
Next, at time T11, in response to the horizontal synchronization signal, the
また、時刻T11において、水平同期信号に応答して、セグメントドライバ5は、セグメント電極に供給する階調信号(図11(i))を高レベル電圧にする。そして、カウント値CNTが階調データDATAと一致すると(時刻T11’)、セグメントドライバ5は、階調信号を低レベル電圧にする。すなわち、階調データDATAに対応したパルス幅の階調信号が液晶パネル2のセグメント電極に供給される。
At time T11, in response to the horizontal synchronization signal, the segment driver 5 sets the gradation signal (FIG. 11 (i)) supplied to the segment electrode to a high level voltage. When the count value CNT coincides with the gradation data DATA (time T11 '), the segment driver 5 sets the gradation signal to a low level voltage. That is, a gradation signal having a pulse width corresponding to the gradation data DATA is supplied to the segment electrode of the
このような時刻T11から時刻T12までの動作より、第2画素行上の各画素は階調信号のパルス幅に対応した明暗を表示する。その一方で、第2画素行以外の画素では、明暗の変化は生じない。 By such an operation from time T11 to time T12, each pixel on the second pixel row displays light and dark corresponding to the pulse width of the gradation signal. On the other hand, no change in brightness occurs in pixels other than the second pixel row.
以下、同様にして、第3画素行、第4画素行、・・・、と、順次、各画素行に所望の明暗を表示させる。そして、時刻T1nにおいて、最後の画素行である第n画素行の表示が終わると、その後、しばらく表示を行わない期間(帰線期間)となる。
そして、時刻T20において、再び、垂直同期信号が供給されると、当該水平周期は終了し、次の水平周期が開始される。
In the same manner, the desired brightness and darkness are sequentially displayed in the third pixel row, the fourth pixel row,. Then, at the time T1n, when the display of the nth pixel row, which is the last pixel row, is finished, a period during which display is not performed for a while (return line period) is entered.
Then, at time T20, when the vertical synchronization signal is supplied again, the horizontal cycle ends and the next horizontal cycle starts.
上述のように、第1画素行から第N画素行までの表示を順次、実施することにより、液晶表示装置1は、1フレームの画像を表示する。そして、水平周期毎に画像を更新することで、所望の映像を表示することが可能となる。
As described above, the liquid
本実施の形態のセグメント電極駆動回路は、グレイコードカウンタ53及びグレイコードエンコーダ512を採用することにより、一致判定回路によるグリッチの発生を回避する。このため、グリッチに起因した誤動作が生じず、その結果、表示装置に高品質の表示をさせることが可能である。
The segment electrode drive circuit according to the present embodiment employs the
上記の実施の形態では、クロック信号に応答してグレイコードカウンタ53がカウント値を増加させる場合を例に説明したが、本発明のセグメント電極駆動回路におけるグレイコードカウンタ53は、クロック信号に応答してカウント値を減少させてもよい。
In the above embodiment, the case where the
上記の実施の形態では、コントローラはバイナリコードで表される階調データをセグメント電極駆動回路に供給し、階調データはセグメント電極駆動回路内のグレイコードエンコーダによりグレイコードによる表現に変換される場合を例に説明した。しかし、本発明に係るセグメント電極駆動回路は上記実施の形態に限定されず、グレイコードで現される階調データをコントローラから供給される構成を有するセグメント電極駆動回路も含まれる。 In the above embodiment, the controller supplies gradation data expressed in binary code to the segment electrode driving circuit, and the gradation data is converted into gray code representation by the gray code encoder in the segment electrode driving circuit. Was described as an example. However, the segment electrode driving circuit according to the present invention is not limited to the above-described embodiment, and includes a segment electrode driving circuit having a configuration in which grayscale data represented by a Gray code is supplied from a controller.
上記実施の形態では、グレイコードとして、所謂反転グレイコードを使用する例を示したが、グレイコードは、1を加えることによって、必ず1ビットしか変化しない性質もつコードの総称であり、その限りにおいて、グレイコードの種類は任意である。 In the above-described embodiment, an example in which a so-called inverted gray code is used as the gray code is shown. However, the gray code is a generic name of a code having a property that only one bit is changed by adding one. The type of gray code is arbitrary.
上記の実施の形態では、本発明のセグメント電極駆動回路を液晶表示装置に適用する場合を例に説明したが、本発明のセグメント電極駆動回路は、液晶表示装置に限らず、有機EL(エレクトロルミネセンス)ディスプレイ等にも適用可能である。 In the above embodiment, the case where the segment electrode driving circuit of the present invention is applied to a liquid crystal display device has been described as an example. However, the segment electrode driving circuit of the present invention is not limited to a liquid crystal display device, but an organic EL (electroluminescence). Sense) display and the like.
1・・・液晶表示装置、2・・・液晶パネル、3・・・コントローラ、4・・・コモンドライバ、5・・・セグメントドライバ
DESCRIPTION OF
Claims (4)
グレイコードで表された階調データを保持するレジスタ部と、
クロック信号に応答してグレイコードで表されるカウント値を増加または減少させて出力するグレイコードカウンタと、
前記グレイコードカウンタから供給されるカウント値と、前記レジスタ部が保持するグレイコードに変換された階調データと、前記コントローラから1水平周期毎に供給されるタイミング信号とに基づいてパルス幅変調信号を発生するパルス幅変調部と、
前記パルス幅変調部から出力されるパルス幅変調信号に基づき、階調データに対応するパルス幅の階調信号を供給する駆動回路と、から構成される、
ことを特徴とするセグメント電極駆動回路。 A segment electrode driving circuit for supplying a pulse width modulation signal having a pulse width corresponding to gradation data defining a gradation of a pixel of a display device to a segment electrode of the display device,
A register unit for holding gradation data expressed in gray code;
A gray code counter that increases or decreases the count value represented by the gray code in response to the clock signal, and
A pulse width modulation signal based on a count value supplied from the gray code counter, grayscale data converted into a gray code held by the register unit, and a timing signal supplied from the controller every horizontal period A pulse width modulation unit for generating
A driving circuit that supplies a gradation signal having a pulse width corresponding to gradation data based on a pulse width modulation signal output from the pulse width modulation unit;
A segment electrode driving circuit.
ことを特徴とする請求項1に記載のセグメント電極駆動回路。 A gray code encoder for converting grayscale data represented by a binary code supplied from an external controller into grayscale data represented by a gray code and supplying the grayscale data to the register unit;
The segment electrode drive circuit according to claim 1.
ことを特徴とする請求項1に記載のセグメント電極駆動回路。 The pulse width modulation unit is set by a coincidence determination circuit that generates a reset signal when it is detected that the gradation data and the count value coincide with each other, and a timing signal supplied from the controller. An RS latch circuit that is reset by a reset signal supplied from the circuit,
The segment electrode drive circuit according to claim 1.
ことを特徴とする請求項3に記載のセグメント電極駆動回路。 The timing signal supplied from the controller is supplied when the count value of the Gray code counter is zero.
The segment electrode drive circuit according to claim 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005102239A JP2006284737A (en) | 2005-03-31 | 2005-03-31 | Electrode driving circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005102239A JP2006284737A (en) | 2005-03-31 | 2005-03-31 | Electrode driving circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006284737A true JP2006284737A (en) | 2006-10-19 |
Family
ID=37406770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005102239A Pending JP2006284737A (en) | 2005-03-31 | 2005-03-31 | Electrode driving circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006284737A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101656038B (en) * | 2008-08-18 | 2011-08-17 | 瑞鼎科技股份有限公司 | Source electrode driving device and driving method thereof |
TWI396171B (en) * | 2008-07-30 | 2013-05-11 | Raydium Semiconductor Corp | Source driving apparatus and driving method thereof |
CN105474304A (en) * | 2013-08-07 | 2016-04-06 | 谱瑞科技股份有限公司 | Utilizing gray code to reduce power consumption in display system |
KR101811615B1 (en) | 2012-04-24 | 2017-12-27 | 삼성전자주식회사 | Binary-to-gray converting circuit and gray code counter including the same |
CN111477149A (en) * | 2020-04-22 | 2020-07-31 | 京东方科技集团股份有限公司 | Data output circuit, data output method and display device |
-
2005
- 2005-03-31 JP JP2005102239A patent/JP2006284737A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI396171B (en) * | 2008-07-30 | 2013-05-11 | Raydium Semiconductor Corp | Source driving apparatus and driving method thereof |
CN101656038B (en) * | 2008-08-18 | 2011-08-17 | 瑞鼎科技股份有限公司 | Source electrode driving device and driving method thereof |
KR101811615B1 (en) | 2012-04-24 | 2017-12-27 | 삼성전자주식회사 | Binary-to-gray converting circuit and gray code counter including the same |
CN105474304A (en) * | 2013-08-07 | 2016-04-06 | 谱瑞科技股份有限公司 | Utilizing gray code to reduce power consumption in display system |
CN111477149A (en) * | 2020-04-22 | 2020-07-31 | 京东方科技集团股份有限公司 | Data output circuit, data output method and display device |
CN111477149B (en) * | 2020-04-22 | 2023-06-20 | 京东方科技集团股份有限公司 | Data output circuit, data output method and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1562173B1 (en) | Automated analysis of images for liquid crystal displays | |
US8054266B2 (en) | Display device, driving apparatus for display device, and driving method of display device | |
US11004379B2 (en) | Display apparatus and method for generating enable signal used in the same | |
US20080084432A1 (en) | Liquid crystal display and method of driving the same | |
US20050264508A1 (en) | Liquid crystal display device and driving method thereof | |
KR100517153B1 (en) | Image display device and image display method, and recording medium for recording image display program | |
US7864139B2 (en) | Organic EL device, driving method thereof, and electronic apparatus | |
JP2006284737A (en) | Electrode driving circuit | |
JP3836721B2 (en) | Display device, information processing device, display method, program, and recording medium | |
KR100579779B1 (en) | Flat-panel display device | |
JP4908813B2 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
JP2019028291A (en) | Display driver, display controller, electro-optic device, and electronic apparatus | |
JP5193423B2 (en) | Display device | |
CN109300432B (en) | Method for driving gray scale image display signal in monochrome display panel | |
JP2000098334A (en) | Liquid crystal display device | |
US10249226B2 (en) | Display device and method of tuning a driver | |
JP2006047963A (en) | Liquid crystal display and method for driving the same | |
US20110157130A1 (en) | Driving method of electro optical device, driving device of electro optical device, electro optical device, and electronic instrument | |
US20090009507A1 (en) | Display controller and method of controlling the same | |
JP2003084717A (en) | Driving voltage pulse controller, gradation signal processor, gradation controller, and image display device | |
KR102024654B1 (en) | Display apparatus and method for driving digital pixel of the same | |
WO2011064818A1 (en) | Liquid crystal display device and control method | |
TWI633532B (en) | Method and apparatus of grayscale image generation in monochrome display | |
KR101933929B1 (en) | Display panel using alteration of pixel space and occupancy time of pixel and method for driving the same | |
JP2008020781A (en) | Matrix-type display, display control circuit, and control method therefor |