JP2006191389A - Video camera - Google Patents

Video camera Download PDF

Info

Publication number
JP2006191389A
JP2006191389A JP2005001740A JP2005001740A JP2006191389A JP 2006191389 A JP2006191389 A JP 2006191389A JP 2005001740 A JP2005001740 A JP 2005001740A JP 2005001740 A JP2005001740 A JP 2005001740A JP 2006191389 A JP2006191389 A JP 2006191389A
Authority
JP
Japan
Prior art keywords
signal
image signal
drive
processing unit
generated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005001740A
Other languages
Japanese (ja)
Inventor
Ryosuke Amano
良介 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005001740A priority Critical patent/JP2006191389A/en
Publication of JP2006191389A publication Critical patent/JP2006191389A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Studio Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a video camera capable of A/D converting a picture signal and correctly processing the A/D converted signal. <P>SOLUTION: One of drive processing parts 11, 12 generates a reference signal synchronizing with a reference signal generated by the other. The drive processing part 12 drives a picture signal generation part 13 and an asynchronous FIFO 14 based on the generated reference signal CKb and writes a picture signal Dc generated by the picture signal generation part 13 in the asynchronous FIFO 14. The drive processing part 11 drives the asynchronous FIFO 14 and the picture signal processing part 15 based on the generated reference signal CKa to read out the picture signal from the asynchronous FIFO 14 and input the read picture signal in the picture signal processing part 15. Even when timing variation is generated between the writing timing and reading timing of the picture signal in the asynchronous FIFO 14, the drive processing parts 11, 12 can perform drive processing through timing control time in which at least a previously set time interval can be secured. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、ビデオカメラに関する。詳しくは、第１および第２の駆動処理部の一方は、他方の駆動処理部で生成された基準信号に同期する基準信号を生成するものとし、第１の駆動処理部は、撮像画像の画像信号を生成する画像信号生成部と、書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリの駆動処理とを、生成した基準信号に基づいて行い、画像信号生成部で生成された画像信号を先入れ先出しメモリに書き込ませ、第２の駆動処理部は、先入れ先出しメモリと画像信号処理部の駆動処理とを、生成した基準信号に基づいて行い、先入れ先出しメモリに書き込まれている画像信号を読み出して画像信号処理部に供給して処理させるものである。   The present invention relates to a video camera. Specifically, one of the first and second drive processing units generates a reference signal that is synchronized with the reference signal generated by the other drive processing unit, and the first drive processing unit is an image of a captured image. Based on the generated reference signal, an image signal generation unit that generates a signal and a drive process of a first-in first-out memory in which writing operation and reading operation can be performed asynchronously are performed, and the image signal generated by the image signal generation unit is first-in first-out memory The second drive processing unit performs drive processing of the first-in first-out memory and the image signal processing unit based on the generated reference signal, reads out the image signal written in the first-in first-out memory, and reads the image signal processing unit. To be processed.

従来、スタジオなどで使われる中継用ビデオカメラ等では、引用文献１の発明のように、撮像素子と撮像素子を駆動するための周辺回路等で構成されたカメラヘッド部と、カメラヘッド部で生成された画像信号に輪郭補正やガンマ補正等の種々の信号処理を施すカメラ本体部を分離して設けることが行われている。このように、カメラヘッド部とカメラ本体部を分離して設けるものとすれば、ケーブルを介して接続されているカメラヘッド部のみを可搬することで、撮影を容易かつ機動的に行うことができる。なお、カメラヘッド部とカメラ本体部が一体化されているビデオカメラでも、カメラヘッド部とカメラ本体部を分離できるビデオカメラと回路構成を共通化することで、設計の効率化等が図られている。   Conventionally, in a relay video camera or the like used in a studio or the like, as in the invention of Cited Document 1, a camera head unit composed of an image sensor and a peripheral circuit for driving the image sensor, and the camera head unit are generated. A camera main body for performing various signal processing such as contour correction and gamma correction on the image signal is separately provided. As described above, if the camera head unit and the camera main body unit are provided separately, only the camera head unit connected via the cable can be carried, so that shooting can be performed easily and flexibly. it can. Even in a video camera in which the camera head unit and the camera body unit are integrated, the efficiency of design is improved by sharing the circuit configuration with the video camera that can separate the camera head unit and the camera body unit. Yes.

このようなビデオカメラでは、カメラヘッド部とカメラ本体部が分離可能とされていることから、カメラヘッド部は、カメラヘッド部内で生成した基準信号を用いて動作が行われる。同様に、カメラ本体部は、カメラ本体部内で生成した基準信号を用いて動作が行われる。   In such a video camera, since the camera head part and the camera body part can be separated, the camera head part is operated using a reference signal generated in the camera head part. Similarly, the camera body is operated using a reference signal generated in the camera body.

図３は、従来のビデオカメラの構成を示している。ビデオカメラ２０におけるカメラ本体部２１の基準信号発生回路２１１では、カメラ本体部２１で行う信号処理の基本となる基準信号ＣＫａを生成して、同期信号生成回路２１２とＡ／Ｄ変換器２１３と画像信号処理回路２１４に供給する。同期信号生成回路２１２は、基準信号ＣＫａに基づき水平同期信号ＨＤａや垂直同期信号ＶＤａの生成を行う。生成した水平同期信号ＨＤａおよび垂直同期信号ＶＤａは、カメラ本体部２１の画像信号処理回路２１４とカメラヘッド部２２の位相調整回路２２１に供給される。   FIG. 3 shows the configuration of a conventional video camera. The reference signal generation circuit 211 of the camera body 21 in the video camera 20 generates a reference signal CKa that is the basis of signal processing performed by the camera body 21, and generates a synchronization signal generation circuit 212, an A / D converter 213, and an image The signal is supplied to the signal processing circuit 214. The synchronization signal generation circuit 212 generates a horizontal synchronization signal HDa and a vertical synchronization signal VDa based on the reference signal CKa. The generated horizontal synchronization signal HDa and vertical synchronization signal VDa are supplied to the image signal processing circuit 214 of the camera main body 21 and the phase adjustment circuit 221 of the camera head section 22.

カメラヘッド部２２の位相調整回路２２１は、供給された水平同期信号ＨＤａや垂直同期信号ＶＤａの位相調整を行う。この位相調整を行うことにより得られた水平同期信号ＨＤｂは、駆動信号生成回路２２３とＰＬＬ(Phase Locked Loop)回路２２４に供給し、垂直同期信号ＶＤｂは、駆動信号生成回路２２３に供給する。   The phase adjustment circuit 221 of the camera head unit 22 adjusts the phase of the supplied horizontal synchronization signal HDa and vertical synchronization signal VDa. The horizontal synchronization signal HDb obtained by performing the phase adjustment is supplied to a drive signal generation circuit 223 and a PLL (Phase Locked Loop) circuit 224, and the vertical synchronization signal VDb is supplied to the drive signal generation circuit 223.

基準信号発生回路２２２は、基準信号ＣＫｂを生成して駆動信号生成回路２２３に供給する。また、ＰＬＬ回路２２４から供給された誤差信号ＥＲに応じて、基準信号ＣＫｂの周波数を制御する。   The reference signal generation circuit 222 generates the reference signal CKb and supplies it to the drive signal generation circuit 223. Further, the frequency of the reference signal CKb is controlled in accordance with the error signal ER supplied from the PLL circuit 224.

駆動信号生成回路２２３は、基準信号ＣＫｂに基づいて位相比較信号ＨＤｐを生成してＰＬＬ回路２２４に供給する。ＰＬＬ回路２２４は、位相比較信号ＨＤｐと位相調整回路２２１から供給された位相比較信号ＨＤｂの位相比較を行い、位相差を示す誤差信号ＥＲを生成して、基準信号発生回路２２２に供給する。ここで、基準信号発生回路２２２は、水平同期信号ＨＤｂと位相比較信号ＨＤｐの位相差がなくなるように、誤差信号ＥＲに基づいて基準信号ＣＫｂの周波数を制御することで、位相調整回路２２１における位相調整量だけ基準信号ＣＫａの位相を調整した基準信号ＣＫｂを生成できる。   The drive signal generation circuit 223 generates the phase comparison signal HDp based on the reference signal CKb and supplies it to the PLL circuit 224. The PLL circuit 224 performs phase comparison between the phase comparison signal HDp and the phase comparison signal HDb supplied from the phase adjustment circuit 221, generates an error signal ER indicating a phase difference, and supplies the error signal ER to the reference signal generation circuit 222. Here, the reference signal generation circuit 222 controls the frequency of the reference signal CKb based on the error signal ER so that the phase difference between the horizontal synchronization signal HDb and the phase comparison signal HDp is eliminated, so that the phase in the phase adjustment circuit 221 is adjusted. The reference signal CKb can be generated by adjusting the phase of the reference signal CKa by the adjustment amount.

駆動信号生成回路２２３は、水平同期信号ＨＤｂおよび垂直同期信号ＶＤｂの同期パルスを基準として、基準信号ＣＫｂに基づき、撮像素子２２５を駆動するため駆動信号ＤＲｉ、ＣＤＳ(Correlated Double Sampling)回路２２７を駆動するための信号ＤＲｊを生成する。ここで、生成した駆動信号ＤＲｉは、撮像素子２２５に供給する。また、駆動信号ＤＲｊは位相調整回路２２６に供給する。   The drive signal generation circuit 223 drives the drive signal DRi and the CDS (Correlated Double Sampling) circuit 227 to drive the image sensor 225 based on the reference signal CKb with reference to the synchronization pulse of the horizontal synchronization signal HDb and the vertical synchronization signal VDb. To generate a signal DRj. Here, the generated drive signal DRi is supplied to the image sensor 225. The drive signal DRj is supplied to the phase adjustment circuit 226.

撮像素子２２５は、駆動信号生成回路２２３から供給された駆動信号ＤＲｉに基づいて動作を行い、画像信号Ｓａを生成してＣＤＳ回路２２７に供給する。位相調整回路２２６は、画像信号Ｓａを正しいタイミングでサンプリングして、画像信号Ｓａの雑音を低減できるように、駆動信号ＤＲｊの位相を調整して駆動信号ＤＲｋとしてＣＤＳ回路２２７に供給する。   The image sensor 225 operates based on the drive signal DRi supplied from the drive signal generation circuit 223, generates an image signal Sa, and supplies the image signal Sa to the CDS circuit 227. The phase adjustment circuit 226 samples the image signal Sa at the correct timing, adjusts the phase of the drive signal DRj so as to reduce the noise of the image signal Sa, and supplies it to the CDS circuit 227 as the drive signal DRk.

ＣＤＳ回路２２７は、駆動信号ＤＲｋに基づき画像信号Ｓａのサンプリングを行い、画像信号Ｓａの雑音の低減処理を行う。このＣＤＳ回路２２７で雑音の低減処理を行うことにより得られた画像信号Ｓｂは、前処理回路２２８に供給される。   The CDS circuit 227 samples the image signal Sa based on the drive signal DRk, and performs a noise reduction process on the image signal Sa. The image signal Sb obtained by performing noise reduction processing in the CDS circuit 227 is supplied to the preprocessing circuit 228.

前処理回路２２８は、画像信号Ｓｂを用いて、ゲイン調整やホワイトクリップ処理、黒レベル調整処理等を行う。前処理回路２２８で種々の処理を行うことにより得られた画像信号Ｓｃは、Ａ／Ｄ変換器２１３に供給される。   The preprocessing circuit 228 performs gain adjustment, white clip processing, black level adjustment processing, and the like using the image signal Sb. The image signal Sc obtained by performing various processes in the preprocessing circuit 228 is supplied to the A / D converter 213.

Ａ／Ｄ変換器２１３は、基準信号発生回路２１１から供給された基準信号ＣＫａに基づき、画像信号Ｓｃをサンプリングしてディジタルの画像信号Ｄｃに変換して画像信号処理回路２１４に供給する。画像信号処理回路２１４は、画像信号Ｄｃを用いて種々の処理を行い出力信号Ｖoutを生成する。   The A / D converter 213 samples the image signal Sc based on the reference signal CKa supplied from the reference signal generation circuit 211, converts the image signal Sc into a digital image signal Dc, and supplies the digital image signal Dc to the image signal processing circuit 214. The image signal processing circuit 214 performs various processes using the image signal Dc and generates an output signal Vout.

このようにカメラ本体部２１では、基準信号発生回路２１１で生成された基準信号ＣＫａに同期して、同期信号生成回路２１２やＡ／Ｄ変換器２１３および画像信号処理回路２１４を動作させる。また、位相調整回路２２１では、基準信号発生回路２１１で生成された基準信号ＣＫａに基づいてＡ／Ｄ変換器２１３を動作させたときに、カメラヘッド部２２から供給された画像信号ＳｃをＡ／Ｄ変換器２１３で最適にサンプリングできるように、カメラヘッド部２２の動作の位相調整を行う。   As described above, in the camera body unit 21, the synchronization signal generation circuit 212, the A / D converter 213, and the image signal processing circuit 214 are operated in synchronization with the reference signal CKa generated by the reference signal generation circuit 211. Further, in the phase adjustment circuit 221, when the A / D converter 213 is operated based on the reference signal CKa generated by the reference signal generation circuit 211, the image signal Sc supplied from the camera head unit 22 is converted into an A / D signal. The phase of the operation of the camera head unit 22 is adjusted so that the D converter 213 can perform sampling optimally.

ところで、近年、撮像素子の進歩による多画素化、高フレームレート化などが行われており、多画素化や高フレームレート化に伴い基準信号の高周波数化が行われている。このため、カメラヘッド部２２の動作の位相調整も、基準信号の高周波数化に伴い精度良く行う必要が生じてきている。しかし、図３のカメラヘッド部２２では、位相調整回路２２１や駆動信号生成回路２２３および位相調整回路２２６がカスケードに接続される構成となっていることから、各回路で生成する信号のタイミング変動、例えば温度変化や特性ばらつき等によってタイミングが変動してしまうと、各回路での変動が累積される。従って、位相調整回路２２１で位相調整を行っても、Ａ／Ｄ変換器２１３では、画像信号Ｓｃを正しくディジタルの画像信号Ｄｃに変換することができなくなってしまうおそれがある。   By the way, in recent years, the number of pixels has been increased and the frame rate has been increased due to the advancement of imaging devices, and the frequency of the reference signal has been increased with the increase in the number of pixels and the frame rate. For this reason, it is necessary to perform the phase adjustment of the operation of the camera head unit 22 with high accuracy as the frequency of the reference signal is increased. However, in the camera head unit 22 of FIG. 3, since the phase adjustment circuit 221, the drive signal generation circuit 223, and the phase adjustment circuit 226 are connected in cascade, the timing variation of the signal generated by each circuit, For example, if the timing fluctuates due to temperature changes, characteristic variations, etc., fluctuations in each circuit are accumulated. Therefore, even if the phase adjustment is performed by the phase adjustment circuit 221, the A / D converter 213 may not be able to correctly convert the image signal Sc into the digital image signal Dc.

このため、図４に示すビデオカメラ２０ａのように、カメラヘッド部２２ａに位相調整回路２２９を設けることが行われる。なお、図４において、図３と対応する部分については同一符号を付し、詳細な説明は省略する。   For this reason, the phase adjustment circuit 229 is provided in the camera head unit 22a as in the video camera 20a shown in FIG. 4, parts corresponding to those in FIG. 3 are denoted by the same reference numerals, and detailed description thereof is omitted.

位相調整回路２２９は前処理回路２２８から出力される画像信号Ｓｃに応じて駆動信号ＤＲｋの位相調整を行い、位相調整後の駆動信号ＤＲｌをＡ／Ｄ変換器２１３に供給する。Ａ／Ｄ変換器２１３は、駆動信号ＤＲｌに基づいて画像信号Ｓｃのサンプリングを行う。このようにすれば、前処理回路２２８から出力される画像信号Ｓｃをサンプリングする際のタイミング変動は、位相調整回路２２９によるものだけとなり、図３に示す場合に比べてタイミング変動量が少なくなり、前処理回路２２８から出力される画像信号ＳｃをＡ／Ｄ変換器２１３で最適にサンプリングして、正しく画像信号Ｄｃを生成できる。   The phase adjustment circuit 229 adjusts the phase of the drive signal DRk in accordance with the image signal Sc output from the preprocessing circuit 228, and supplies the phase-adjusted drive signal DRl to the A / D converter 213. The A / D converter 213 samples the image signal Sc based on the drive signal DRl. In this way, the timing variation when sampling the image signal Sc output from the preprocessing circuit 228 is only due to the phase adjustment circuit 229, and the amount of timing variation is smaller than in the case shown in FIG. The image signal Sc output from the preprocessing circuit 228 is optimally sampled by the A / D converter 213, and the image signal Dc can be generated correctly.

また、特許文献２の発明では、回路遅延量情報を有する基準パルスを用いて、Ａ／Ｄ変換用サンプリングパルスを発生させることで、前処理回路出力における回路遅延量が変化しても、常に最適な位相でサンプリングが行われる。なお、図４の破線は、画像信号Ｓｃから回路遅延量情報を取りだして駆動信号ＤＲｌ（Ａ／Ｄ変換用サンプリングパルス）を生成する場合を示している。   Further, in the invention of Patent Document 2, by generating a sampling pulse for A / D conversion using a reference pulse having circuit delay amount information, it is always optimal even if the circuit delay amount at the preprocessing circuit output changes. Sampling is performed with a correct phase. The broken line in FIG. 4 shows a case where the circuit delay amount information is extracted from the image signal Sc to generate the drive signal DRl (A / D conversion sampling pulse).

特開平４−３２６８７３号公報JP-A-4-326873 特開２０００−２８７１３２号公報JP 2000-287132 A

ところで、上述のように、カメラヘッド部２２ａで生成された基準信号ＣＫｂに基づいて駆動信号ＤＲｌを生成してＡ／Ｄ変換器２１３を駆動すると、Ａ／Ｄ変換器２１３で得られたディジタルの画像信号Ｄｃは、カメラヘッド部２２ａで生成された駆動信号ＤＲｌに基づいたタイミングの信号となる。一方、ディジタルの画像信号Ｄｃを用いる画像信号処理回路２１４は、カメラ本体部２１で生成された基準信号ＣＫａや水平同期信号ＨＤａ，垂直同期信号ＶＤａに基づくタイミングで動作するものである。また、画像信号Ｄｃを画像信号処理回路２１４で正しく処理するためには、画像信号処理回路２１４のセットアップタイムやホールドタイムの規格を満たすように画像信号ＤｃをＡ／Ｄ変換器２１３から画像信号処理回路２１４に供給しなければならない。このため、カメラヘッド部２２ａで温度変化や特性ばらつき等により、駆動信号ＤＲｌのタイミングが変動してしまうと、画像信号処理回路２１４は画像信号Ｄｃを正しく取り込むことができなくなり、画像信号Ｄｃを正しく処理できなくなってしまう。特に、多画素化や高フレームレート化に伴い基準信号の高周波数化が行われて、基準信号の周波数が高くなると、タイミングずれの許容量も小さくなるので、温度変化や特性ばらつき等により画像信号Ｄｃを正しく取り込むことができなくなってしまう場合が生じやすくなる。   By the way, as described above, when the drive signal DR1 is generated based on the reference signal CKb generated by the camera head unit 22a and the A / D converter 213 is driven, the digital signal obtained by the A / D converter 213 is obtained. The image signal Dc is a timing signal based on the drive signal DRl generated by the camera head unit 22a. On the other hand, the image signal processing circuit 214 using the digital image signal Dc operates at a timing based on the reference signal CKa, the horizontal synchronization signal HDa, and the vertical synchronization signal VDa generated by the camera body 21. In order to correctly process the image signal Dc by the image signal processing circuit 214, the image signal Dc is processed from the A / D converter 213 so as to satisfy the setup time and hold time standards of the image signal processing circuit 214. Must be supplied to circuit 214. For this reason, if the timing of the drive signal DRl fluctuates due to temperature changes or characteristic variations in the camera head unit 22a, the image signal processing circuit 214 cannot correctly capture the image signal Dc, and the image signal Dc is correctly captured. It becomes impossible to process. In particular, when the frequency of the reference signal is increased with the increase in the number of pixels and the frame rate, and the frequency of the reference signal is increased, the allowable timing deviation is also reduced. There is a tendency that Dc cannot be correctly captured.

そこで、この発明では、画像信号をＡ／Ｄ変換して正しく処理できるビデオカメラを提供するものである。   Accordingly, the present invention provides a video camera that can correctly process an image signal by A / D conversion.

この発明に係るビデオカメラは、撮像画像の画像信号を生成する画像信号生成部と、画像信号を用いて信号処理を行う画像信号処理部と、書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリと、第１および第２の駆動処理部を有し、第１および第２の駆動処理部の一方は、他方の駆動処理部で生成された基準信号に同期する基準信号を生成するものとし、第１の駆動処理部は、生成した基準信号に基づいて画像信号生成部と先入れ先出しメモリの駆動処理を行い、画像信号生成部で生成された画像信号を先入れ先出しメモリに書き込ませ、第２の駆動処理部は、生成した基準信号に基づいて先入れ先出しメモリと画像信号処理部の駆動処理を行い、先入れ先出しメモリに書き込まれている画像信号を読み出して画像信号処理部に供給して処理させるものである。   A video camera according to the present invention includes an image signal generation unit that generates an image signal of a captured image, an image signal processing unit that performs signal processing using the image signal, a first-in first-out memory capable of asynchronously performing a write operation and a read operation, The first and second drive processing units, wherein one of the first and second drive processing units generates a reference signal synchronized with the reference signal generated by the other drive processing unit; The first drive processing unit performs drive processing of the image signal generation unit and the first-in first-out memory based on the generated reference signal, causes the image signal generated by the image signal generation unit to be written in the first-in first-out memory, and the second drive processing unit Performs drive processing of the first-in first-out memory and the image signal processing unit based on the generated reference signal, reads out the image signal written in the first-in first-out memory, and outputs the image signal processing unit. Supply to those to be processed.

この発明においては、第１および第２の駆動処理部の一方では、他方の駆動処理部で生成された基準信号に同期する基準信号の生成が行われる。第１の駆動処理部では、生成した基準信号に基づき、撮像画像の画像信号を生成する画像信号生成部および書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリの駆動処理が行われて、画像信号生成部で生成された画像信号が先入れ先出しメモリに書き込まれる。第２の駆動処理部では、生成した基準信号に基づき先入れ先出しメモリと画像信号処理部の駆動処理が行われて、先入れ先出しメモリから読み出した画像信号が画像信号処理部で処理される。先入れ先出しメモリへの画像信号の書き込みと書き込まれた画像信号の読み出しとの間には、書き込みや読み出しのタイミング変動を生じても、少なくとも予め設定された時間間隔を確保することができるタイミング調整時間を設けるように、第１および第２の駆動処理部で駆動処理が行われる。また、タイミング調整時間は１水平期間よりも短い時間とされる。   In the present invention, one of the first and second drive processing units generates a reference signal that is synchronized with the reference signal generated by the other drive processing unit. The first drive processing unit performs drive processing of an image signal generation unit that generates an image signal of a captured image and a first-in first-out memory capable of asynchronously performing a write operation and a read operation based on the generated reference signal. The image signal generated by the generation unit is written into the first-in first-out memory. In the second drive processing unit, the first-in first-out memory and the image signal processing unit are driven based on the generated reference signal, and the image signal read from the first-in first-out memory is processed by the image signal processing unit. There is a timing adjustment time that can ensure at least a preset time interval between the writing of the image signal to the first-in first-out memory and the reading of the written image signal, even if the timing of writing or reading changes. As provided, drive processing is performed in the first and second drive processing units. The timing adjustment time is shorter than one horizontal period.

この発明によれば、第１および第２の駆動処理部の一方では、他方の駆動処理部で生成された基準信号に同期する基準信号の生成が行われて、第１の駆動処理部では、生成した基準信号に基づき、撮像画像の画像信号を生成する画像信号生成部および書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリの駆動処理が行われて、画像信号生成部で生成された画像信号が先入れ先出しメモリに書き込まれる。第２の駆動処理部では、生成した基準信号に基づき先入れ先出しメモリと画像信号処理部の駆動処理が行われて、先入れ先出しメモリから読み出した画像信号が画像信号処理部で処理される。   According to the present invention, one of the first and second drive processing units generates the reference signal synchronized with the reference signal generated by the other drive processing unit, and the first drive processing unit Based on the generated reference signal, an image signal generation unit that generates an image signal of a captured image, and a first-in first-out memory drive process in which writing operation and reading operation can be performed asynchronously are performed, and the image signal generated by the image signal generation unit Are written into the first-in first-out memory. In the second drive processing unit, the first-in first-out memory and the image signal processing unit are driven based on the generated reference signal, and the image signal read from the first-in first-out memory is processed by the image signal processing unit.

このため、多画素化や高フレームレート化に伴い基準信号の高周波数化が行われても、カメラヘッド部で生成した画像信号をカメラ本体部で正しく処理することが可能となり、例えばＨＤ(High Definition)方式やＨＤスーパーモーション方式、さらにＨＤ方式よりも水平画素数やライン数を高めた方式等の高画質，高速なアプリケーションに適用して、良好な撮像画像の出力信号を得ることができる。   For this reason, even if the frequency of the reference signal is increased along with the increase in the number of pixels and the increase in the frame rate, the image signal generated by the camera head unit can be correctly processed by the camera body unit. This method can be applied to high-speed and high-speed applications such as a definition) method, HD super motion method, and a method in which the number of horizontal pixels and lines is increased as compared with the HD method.

また、先入れ先出しメモリへの画像信号の書き込みタイミングと書き込まれた画像信号の読み出しタイミング間には、タイミングの変動を生じても、少なくとも予め設定された時間間隔を確保することができるタイミング調整時間を設けるように、第１および第２の駆動処理部で駆動処理が行われる。このため、温度変化や特性ばらつき等を生じても、先入れ先出しメモリに書き込まれた画像信号を正しく読み出すことができるので、画像信号処理部では、正しく信号処理を行うことができる。   Also, a timing adjustment time is provided between the timing of writing the image signal to the first-in / first-out memory and the timing of reading out the written image signal so that at least a preset time interval can be secured even if timing variation occurs. As described above, the drive processing is performed by the first and second drive processing units. For this reason, the image signal written in the first-in first-out memory can be read correctly even if a temperature change or characteristic variation occurs, so that the image signal processing unit can correctly perform the signal processing.

また、タイミング調整時間は１水平期間よりも短い時間とされるので、先入れ先出しメモリに書き込まれた画像信号が次のラインの画像信号で書き換えられる前に読み出すことができる。   Further, since the timing adjustment time is shorter than one horizontal period, the image signal written in the first-in first-out memory can be read out before being rewritten with the image signal of the next line.

以下、図を参照しながら、この発明の実施の形態について説明する。図１は、ビデオカメラ１０の構成の一部を示している。   Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a part of the configuration of the video camera 10.

駆動処理部１１の基準信号発生回路１１１は、電圧制御発振器（ＶＣＯ:Voltage Controlled Oscillator）等を用いて構成されている。基準信号発生回路１１１は、基準信号ＣＫａを生成して、同期信号生成回路１１２と非同期動作が可能な先入れ先出しメモリ（以下「非同期ＦＩＦＯ:First In First Out」という）１４および画像信号処理部１５に供給する。   The reference signal generation circuit 111 of the drive processing unit 11 is configured using a voltage controlled oscillator (VCO: Voltage Controlled Oscillator) or the like. The reference signal generation circuit 111 generates a reference signal CKa and supplies the reference signal CKa to a first-in first-out memory (hereinafter referred to as “asynchronous FIFO: First In First Out”) 14 and an image signal processing unit 15 capable of asynchronous operation with the synchronous signal generation circuit 112 To do.

同期信号生成回路１１２は、基準信号ＣＫａに基づいて水平同期信号ＨＤａや垂直同期信号ＶＤａの生成を行う。例えば、基準信号ＣＫａのクロック数をカウントして、カウント値が１水平ライン期間を示す毎に水平同期信号ＨＤａの生成を行う。また、水平ライン数が所定数となる毎に垂直同期信号ＶＤａを生成する。また、生成した水平同期信号ＨＤａを駆動処理部１２と非同期ＦＩＦＯ１４と画像信号処理部１５に供給する。さらに、生成した垂直同期信号ＶＤａを駆動処理部１２と画像信号処理部１５に供給する。   The synchronization signal generation circuit 112 generates a horizontal synchronization signal HDa and a vertical synchronization signal VDa based on the reference signal CKa. For example, the number of clocks of the reference signal CKa is counted, and the horizontal synchronization signal HDa is generated every time the count value indicates one horizontal line period. Also, the vertical synchronization signal VDa is generated every time the number of horizontal lines reaches a predetermined number. The generated horizontal synchronization signal HDa is supplied to the drive processing unit 12, the asynchronous FIFO 14, and the image signal processing unit 15. Further, the generated vertical synchronizing signal VDa is supplied to the drive processing unit 12 and the image signal processing unit 15.

駆動処理部１２の基準信号発生回路１２１は、電圧制御発振器等を用いて構成されており、基準信号ＣＫｂを生成して駆動信号生成回路１２２に供給する。また、後述するＰＬＬ回路１２３から供給された誤差信号ＥＲに応じて、基準信号ＣＫｂの周波数を制御する。駆動信号生成回路１２２は、同期信号生成回路１１２における水平同期信号ＨＤａの生成と同様にして、基準信号ＣＫｂに基づき位相比較信号ＨＤｐを生成してＰＬＬ回路１２３に供給する。ＰＬＬ回路１２３には、同期信号生成回路１１２で生成された水平同期信号ＨＤａを供給する。ＰＬＬ回路１２３は、水平同期信号ＨＤａと位相比較信号ＨＤｐの位相比較を行い、位相差を示す誤差信号ＥＲを生成して、基準信号発生回路１２１に供給する。ここで、基準信号発生回路１２１は、水平同期信号ＨＤａと位相比較信号ＨＤｐの位相差がなくなるように、誤差信号ＥＲに基づいて基準信号ＣＫｂの周波数を制御することで、基準信号ＣＫａに同期した基準信号ＣＫｂを生成できる。   The reference signal generation circuit 121 of the drive processing unit 12 is configured using a voltage controlled oscillator or the like, generates a reference signal CKb, and supplies it to the drive signal generation circuit 122. Further, the frequency of the reference signal CKb is controlled according to an error signal ER supplied from a PLL circuit 123 described later. The drive signal generation circuit 122 generates a phase comparison signal HDp based on the reference signal CKb and supplies it to the PLL circuit 123 in the same manner as the generation of the horizontal synchronization signal HDa in the synchronization signal generation circuit 112. The PLL circuit 123 is supplied with the horizontal synchronization signal HDa generated by the synchronization signal generation circuit 112. The PLL circuit 123 performs phase comparison between the horizontal synchronization signal HDa and the phase comparison signal HDp, generates an error signal ER indicating a phase difference, and supplies the error signal ER to the reference signal generation circuit 121. Here, the reference signal generation circuit 121 is synchronized with the reference signal CKa by controlling the frequency of the reference signal CKb based on the error signal ER so that there is no phase difference between the horizontal synchronization signal HDa and the phase comparison signal HDp. A reference signal CKb can be generated.

駆動信号生成回路１２２には、基準信号ＣＫｂと同期信号生成回路１１２で生成された水平同期信号ＨＤａおよび垂直同期信号ＶＤａを供給する。駆動信号生成回路１２２は、水平同期信号ＨＤａおよび垂直同期信号ＶＤａの同期タイミングを基準として、基準信号ＣＫｂに基づき画像信号生成部１３や非同期ＦＩＦＯ１４を動作させるための種々の信号を生成する。例えば、画像信号生成部１３の撮像素子１３１を駆動するため駆動信号ＤＲｉ、画像信号生成部１３のＣＤＳ回路１３２やＡ／Ｄ変換器１３４および非同期ＦＩＦＯ１４を駆動するための駆動信号ＤＲｊ、非同期ＦＩＦＯ１４での書き込み動作の初期化を行うための書き込み制御信号ＤＲｒを生成する。ここで、生成した駆動信号ＤＲｉは、画像信号生成部１３の撮像素子１３１に供給する。また、駆動信号ＤＲｊは位相調整回路１２４、書き込み制御信号ＤＲｒは位相調整回路１２６に供給する。   The drive signal generation circuit 122 is supplied with the reference signal CKb and the horizontal synchronization signal HDa and the vertical synchronization signal VDa generated by the synchronization signal generation circuit 112. The drive signal generation circuit 122 generates various signals for operating the image signal generation unit 13 and the asynchronous FIFO 14 based on the reference signal CKb with reference to the synchronization timing of the horizontal synchronization signal HDa and the vertical synchronization signal VDa. For example, the drive signal DRi for driving the image sensor 131 of the image signal generation unit 13, the drive signal DRj for driving the CDS circuit 132, the A / D converter 134 and the asynchronous FIFO 14 of the image signal generation unit 13, and the asynchronous FIFO 14. A write control signal DRr for initializing the write operation is generated. Here, the generated drive signal DRi is supplied to the image sensor 131 of the image signal generator 13. The drive signal DRj is supplied to the phase adjustment circuit 124, and the write control signal DRr is supplied to the phase adjustment circuit 126.

位相調整回路１２４は、撮像素子１３１から出力される画像信号のタイミングに応じてＣＤＳ回路１３２の動作が行われるように駆動信号ＤＲｊの位相を調整する。この位相調整を行うことにより得られた駆動信号ＤＲｋは、位相調整回路１２５とＣＤＳ回路１３２に供給される。   The phase adjustment circuit 124 adjusts the phase of the drive signal DRj so that the operation of the CDS circuit 132 is performed according to the timing of the image signal output from the image sensor 131. The drive signal DRk obtained by performing this phase adjustment is supplied to the phase adjustment circuit 125 and the CDS circuit 132.

位相調整回路１２５は、前処理回路１３３から出力される画像信号Ｓｃのタイミングに応じてＡ／Ｄ変換器１３４の動作が行われるように、駆動信号ＤＲｋの位相を調整する。
ここで、駆動信号ＤＲｋの位相は、通常、最も水平解像度が良くなるように設定される。また、駆動信号ＤＲｋの位相が最適値からずれを生じると、ずれが大きくなるに伴いアナログ的に解像度が劣化してしまうので、温度やばらつきによる誤差は、少なければ少ないほど良い。位相調整を行うことにより得られた駆動信号ＤＲｌは、Ａ／Ｄ変換器１３４に供給される。 The phase adjustment circuit 125 adjusts the phase of the drive signal DRk so that the operation of the A / D converter 134 is performed according to the timing of the image signal Sc output from the preprocessing circuit 133.
Here, the phase of the drive signal DRk is usually set so that the horizontal resolution is the best. Further, when the phase of the drive signal DRk deviates from the optimum value, the resolution deteriorates in an analog manner as the deviation increases. Therefore, the smaller the error due to temperature and variation, the better. The drive signal DRl obtained by performing the phase adjustment is supplied to the A / D converter 134.

位相調整回路１２６は、Ａ／Ｄ変換器１３４から供給される画像信号Ｄｃを非同期ＦＩＦＯ１４に正しく書き込むため、書き込み動作の初期化のタイミングが適正となるように、書き込み制御信号ＤＲｒの位相調整を行う。この位相調整を行うことにより得られた書き込み制御信号ＤＲｓは、非同期ＦＩＦＯ１４に供給される。   The phase adjustment circuit 126 adjusts the phase of the write control signal DRr so that the initialization timing of the write operation is appropriate in order to correctly write the image signal Dc supplied from the A / D converter 134 to the asynchronous FIFO 14. . The write control signal DRs obtained by performing this phase adjustment is supplied to the asynchronous FIFO 14.

画像信号生成部１３の撮像素子１３１は、駆動処理部１２から供給された駆動信号ＤＲｉに基づいて動作を行い、画像信号Ｓａを生成してＣＤＳ回路１３２に供給する。ＣＤＳ回路１３２は、駆動信号ＤＲｋに基づき画像信号Ｓａにおけるフィードスルー期間と信号期間のサンプリングを行い、信号差を求めることで画像信号Ｓａの雑音を低減させる。このＣＤＳ回路１３２で雑音の低減処理を行うことにより得られた画像信号Ｓｂは、前処理回路１３３に供給される。   The image sensor 131 of the image signal generation unit 13 operates based on the drive signal DRi supplied from the drive processing unit 12, generates an image signal Sa, and supplies the image signal Sa to the CDS circuit 132. The CDS circuit 132 performs sampling of a feedthrough period and a signal period in the image signal Sa based on the drive signal DRk, and obtains a signal difference to reduce noise of the image signal Sa. The image signal Sb obtained by performing noise reduction processing in the CDS circuit 132 is supplied to the preprocessing circuit 133.

前処理回路１３３は、画像信号Ｓｂを用いて、ゲイン調整やホワイトクリップ処理、黒レベル調整処理、プリニー処理等を行う。前処理回路１３３で種々の処理を行うことにより得られた画像信号Ｓｃは、Ａ／Ｄ変換器１３４に供給される。   The preprocessing circuit 133 performs gain adjustment, white clip processing, black level adjustment processing, pliny processing, and the like using the image signal Sb. The image signal Sc obtained by performing various processes in the preprocessing circuit 133 is supplied to the A / D converter 134.

Ａ／Ｄ変換器１３４は、位相調整回路１２５から供給された駆動信号ＤＲｌに基づき、画像信号Ｓｃをサンプリングしてディジタルの画像信号Ｄｃに変換して非同期ＦＩＦＯ１４に供給する。   The A / D converter 134 samples the image signal Sc based on the drive signal DRl supplied from the phase adjustment circuit 125, converts it into a digital image signal Dc, and supplies the digital image signal Dc to the asynchronous FIFO 14.

非同期ＦＩＦＯ１４は、書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリである。この非同期ＦＩＦＯ１４は、駆動処理部１２の位相調整回路１２６から供給された書き込み制御信号ＤＲｓに基づいて書き込みの動作の初期化を行う。その後、位相調整回路１２５から供給された駆動信号ＤＲｌに基づいて書き込み動作を行い、Ａ／Ｄ変換器１３４から供給された画像信号Ｄｃを順次記憶する。ここで、書き込み制御信号ＤＲｓは、位相調整回路１２６によって位相調整が行われているので、画像信号Ｄｃを正しく記憶することができる。例えば、水平同期信号の周期で非同期ＦＩＦＯ１４の書き込み動作の初期化を行うものとすれば、画像信号Ｄｃを１水平ライン単位で取り込むことができる。また、非同期ＦＩＦＯ１４は、駆動処理部１１の同期生成回路１１２から供給された水平同期信号ＨＤａに基づいて読み出し動作の初期化を行う。その後、基準信号発生回路１１１から供給された基準信号ＣＫａに基づいて読み出し動作を行い、記憶している画像信号を読み出して画像信号Ｄｄとして信号処理回路１５に供給する。   The asynchronous FIFO 14 is a first-in first-out memory capable of asynchronously performing a write operation and a read operation. The asynchronous FIFO 14 initializes a write operation based on the write control signal DRs supplied from the phase adjustment circuit 126 of the drive processing unit 12. Thereafter, a write operation is performed based on the drive signal DRl supplied from the phase adjustment circuit 125, and the image signal Dc supplied from the A / D converter 134 is sequentially stored. Here, since the phase adjustment of the write control signal DRs is performed by the phase adjustment circuit 126, the image signal Dc can be stored correctly. For example, if the write operation of the asynchronous FIFO 14 is initialized with the period of the horizontal synchronization signal, the image signal Dc can be captured in units of one horizontal line. Further, the asynchronous FIFO 14 initializes the read operation based on the horizontal synchronization signal HDa supplied from the synchronization generation circuit 112 of the drive processing unit 11. Thereafter, a read operation is performed based on the reference signal CKa supplied from the reference signal generation circuit 111, and the stored image signal is read and supplied to the signal processing circuit 15 as the image signal Dd.

画像信号処理部１５は、駆動処理部１１の同期生成回路１１２から供給された水平同期信号ＨＤａや垂直同期信号ＶＤａおよび基準信号発生回路１１１から供給された基準信号ＣＫａに基づき、非同期ＦＩＦＯ２４から供給された画像信号Ｄｄを取り込む。さらに、取り込んだ画像信号に種々の信号処理を行い出力信号Ｖoutを生成する。例えば、ガンマ処理やニー処理、マスキング処理、輪郭補償処理等の信号処理を行う。また、必要に応じてエンコード処理等を行い出力信号Ｖoutを生成して出力する。   The image signal processing unit 15 is supplied from the asynchronous FIFO 24 based on the horizontal synchronization signal HDa and the vertical synchronization signal VDa supplied from the synchronization generation circuit 112 of the drive processing unit 11 and the reference signal CKa supplied from the reference signal generation circuit 111. Captured image signal Dd. Furthermore, various signal processing is performed on the captured image signal to generate an output signal Vout. For example, signal processing such as gamma processing, knee processing, masking processing, and contour compensation processing is performed. Further, encoding processing or the like is performed as necessary to generate and output an output signal Vout.

このように、ビデオカメラ１０では、画像信号生成部１３と画像信号処理部１５との間に、書き込み動作と読み出し動作が非同期に可能な非同期ＦＩＦＯ１４が設けられている。また、駆動処理部１２で生成された基準信号に基づいて画像信号生成部１３と非同期ＦＩＦＯ１４を駆動して、画像信号生成部１３で生成した画像信号を非同期ＦＩＦＯ１４に書き込ませる。また、駆動処理部１１で生成された基準信号に基づいて非同期ＦＩＦＯ１４と画像信号処理部１５を駆動して、非同期ＦＩＦＯ１４に書き込まれている画像信号を読み出して画像信号処理部１５に供給して処理させる。さらに、駆動処理部１２では、駆動処理部１１に同期して動作が行われる。なお、駆動処理部１１と駆動処理部１２は同期して動作すれば良く、駆動処理部１１が駆動処理部１２に同期して動作するものとしても良い。   As described above, in the video camera 10, the asynchronous FIFO 14 capable of asynchronously performing the writing operation and the reading operation is provided between the image signal generation unit 13 and the image signal processing unit 15. Further, the image signal generation unit 13 and the asynchronous FIFO 14 are driven based on the reference signal generated by the drive processing unit 12, and the image signal generated by the image signal generation unit 13 is written into the asynchronous FIFO 14. Further, the asynchronous FIFO 14 and the image signal processing unit 15 are driven based on the reference signal generated by the drive processing unit 11, and the image signal written in the asynchronous FIFO 14 is read and supplied to the image signal processing unit 15 for processing. Let Further, the drive processing unit 12 operates in synchronization with the drive processing unit 11. The drive processing unit 11 and the drive processing unit 12 may operate in synchronization, and the drive processing unit 11 may operate in synchronization with the drive processing unit 12.

このため、画像信号生成部１３における画像信号の生成と非同期ＦＩＦＯ１４の書き込み動作は同期して行われるので、生成した画像信号を非同期ＦＩＦＯ１４に正しく書き込むことができる。また、非同期ＦＩＦＯ１４の読み出し動作と画像信号処理部１５の信号処理動作も同期して行われるので、非同期ＦＩＦＯ１４から読み出した画像信号を画像信号処理部１５で正しく取り込んで信号処理を行うことができる。   For this reason, since the generation of the image signal and the writing operation of the asynchronous FIFO 14 in the image signal generation unit 13 are performed in synchronization, the generated image signal can be correctly written into the asynchronous FIFO 14. In addition, since the reading operation of the asynchronous FIFO 14 and the signal processing operation of the image signal processing unit 15 are performed in synchronization, the image signal read from the asynchronous FIFO 14 can be correctly captured by the image signal processing unit 15 and signal processing can be performed.

さらに、駆動処理部１２は、駆動処理部１１で生成された信号を基準として動作することから、非同期ＦＩＦＯ１４の書き込み動作と読み出し動作は、位相差を有しているがほぼ同期して行われる。   Further, since the drive processing unit 12 operates with the signal generated by the drive processing unit 11 as a reference, the write operation and the read operation of the asynchronous FIFO 14 are performed almost synchronously with a phase difference.

ところで、非同期ＦＩＦＯ１４では、書き込み動作と読み出し動作を非同期に行うとき、書き込まれた信号を正しく読み出すためには、時間Ｔdが経過した後に読み出しを行うよう規定されているものがある。すなわち、時間Ｔd以上の時間間隔を設けて書き込み動作と読み出し動作を行わなければならない。なお、時間Ｔdは非同期ＦＩＦＯ１４の構成等によって決まるものであり時間Ｔdは「Ｔd≧０」となる。   By the way, some asynchronous FIFOs 14 are specified to perform reading after a lapse of time Td in order to correctly read a written signal when the writing operation and the reading operation are performed asynchronously. That is, the write operation and the read operation must be performed with a time interval longer than the time Td. The time Td is determined by the configuration of the asynchronous FIFO 14 and the time Td is “Td ≧ 0”.

ここで、駆動処理部１１で生成された信号を基準として動作する駆動処理部１２は、非同期ＦＩＦＯ１４からの読み出し動作よりも時間Ｔd前に、非同期ＦＩＦＯ１４に対する書き込み動作が行われるよう画像信号生成部１３や非同期ＦＩＦＯ１４を駆動する構成とする。この場合、温度変化や駆動処理部１２の特性ばらつき等によって書き込みタイミングが遅延して、書き込み動作から時間Ｔdが経過する前に読み出し動作が行われると、画像信号の読み出しを正しく行うことができなくなってしまう。   Here, the drive processing unit 12 that operates on the basis of the signal generated by the drive processing unit 11 performs the writing operation to the asynchronous FIFO 14 before the time Td before the reading operation from the asynchronous FIFO 14. Or the asynchronous FIFO 14 is driven. In this case, if the read timing is performed before the time Td elapses from the write operation because the write timing is delayed due to a temperature change or the characteristic variation of the drive processing unit 12, the image signal cannot be read correctly. End up.

そこで、温度変化や駆動処理部１２の特性ばらつき等を生じても、書き込まれた信号が予め設定された時間間隔である時間Ｔdの経過後に読み出されるようにタイミング調整時間Ｔsを設定して、駆動処理部１２では、書き込まれた画像信号がタイミング調整時間Ｔsの経過時に読み出されるよう駆動処理部１１で生成された信号を基準として画像信号生成部１３や非同期ＦＩＦＯ１４を駆動する。すなわち、駆動処理部１２の駆動信号生成回路１２２では、非同期ＦＩＦＯ１４に書き込まれた信号がタイミング調整時間Ｔsの経過時に読み出されるように駆動信号ＤＲｉ，ＤＲｊ，書き込み制御信号ＤＲｒを生成する。例えば、駆動信号生成回路１２２は、基準信号ＣＫｂのパルス数をカウントして、カウント値に基づいて駆動信号ＤＲｉ，ＤＲｊ，書き込み制御信号ＤＲｒの生成を行うものとして、タイミング調整時間Ｔsに応じてカウントの開始タイミングを水平同期信号ＨＤａの同期パルスからオフセットさせたり、タイミング調整時間Ｔsに応じてカウンタの初期値をオフセットさせて、駆動信号ＤＲｉ，ＤＲｊ，書き込み制御信号ＤＲｒを生成させる。   Therefore, even if a temperature change or characteristic variation of the drive processing unit 12 occurs, the timing adjustment time Ts is set so that the written signal is read after the time Td, which is a preset time interval, and driving is performed. The processing unit 12 drives the image signal generation unit 13 and the asynchronous FIFO 14 on the basis of the signal generated by the drive processing unit 11 so that the written image signal is read when the timing adjustment time Ts has elapsed. That is, the drive signal generation circuit 122 of the drive processing unit 12 generates the drive signals DRi and DRj and the write control signal DRr so that the signal written in the asynchronous FIFO 14 is read when the timing adjustment time Ts has elapsed. For example, the drive signal generation circuit 122 counts the number of pulses of the reference signal CKb and generates the drive signals DRi and DRj and the write control signal DRr based on the count values, and counts according to the timing adjustment time Ts. Is offset from the synchronization pulse of the horizontal synchronization signal HDa, or the initial value of the counter is offset according to the timing adjustment time Ts to generate the drive signals DRi, DRj and the write control signal DRr.

タイミング調整時間Ｔsは、少なくとも時間Ｔdと温度変化や駆動処理部１２の特性ばらつき等によって生ずる書き込み動作の遅延量Ｔｖの最大値（Ｔv-max）を加算した時間以上に設定する。このようにタイミング調整時間Ｔsを設定すれば、温度変化や駆動処理部１２の特性ばらつき等を生じても、書き込まれた画像信号の読み出しは時間Ｔdの経過した後に行われることとなり、書き込まれた画像信号を正しく読み出すことができる。また、タイミング調整時間Ｔsは、１水平期間よりも短い時間とする。この場合、書き込まれた画像信号が次のラインの画像信号で書き換えられる前に確実に読み出すことができる。   The timing adjustment time Ts is set to at least a time obtained by adding at least the time Td and the maximum value (Tv-max) of the delay amount Tv of the write operation caused by temperature change, characteristic variation of the drive processing unit 12, and the like. If the timing adjustment time Ts is set in this way, the written image signal is read after the time Td has elapsed even if a temperature change, characteristic variation of the drive processing unit 12, or the like occurs. The image signal can be read correctly. The timing adjustment time Ts is shorter than one horizontal period. In this case, the written image signal can be reliably read out before being rewritten with the image signal of the next line.

このように、タイミング調整時間Ｔsを設定すると、温度変化や駆動処理部１２の特性ばらつき等を生じても、書き込み動作と読み出し動作の時間間隔が時間Ｔdよりも短くなってしまうことがなく、また新たな水平ラインの信号が書き込まれる前に、正しく画像信号を読み出すことができる。   As described above, when the timing adjustment time Ts is set, the time interval between the write operation and the read operation does not become shorter than the time Td even if a temperature change, a characteristic variation of the drive processing unit 12, or the like occurs. The image signal can be correctly read out before the new horizontal line signal is written.

図２は、画像信号の書き込み動作と読み出し動作を説明するための図である。図２Ａは、書き込み制御信号ＤＲｓ、図２Ｂは、Ａ／Ｄ変換器から出力された画像信号Ｄｃ、図２Ｃは、水平同期信号ＨＤａ、図２Ｄは非同期ＦＩＦＯ１４から読み出された画像信号Ｄｄを示している。なお、図２Ｅは図２Ｂの時点ｔaからの部分を拡大して示しており、図２Ｆは駆動信号ＤＲｌを示している。また、図２Ｇは図２Ｄの時点ｔbからの部分を拡大して示しており、図２Ｈは基準信号ＣＫａを示している。   FIG. 2 is a diagram for explaining an image signal writing operation and a reading operation. 2A shows the write control signal DRs, FIG. 2B shows the image signal Dc output from the A / D converter, FIG. 2C shows the horizontal synchronization signal HDa, and FIG. 2D shows the image signal Dd read from the asynchronous FIFO 14. ing. 2E shows an enlarged portion from the time point ta in FIG. 2B, and FIG. 2F shows the drive signal DRl. FIG. 2G shows an enlarged portion from the time point tb in FIG. 2D, and FIG. 2H shows the reference signal CKa.

画像信号の書き込み動作は、書き込み制御信号ＤＲｓのリセットパルスによって初期化されて、その後、駆動信号ＤＲｌに基づいて画像信号ＤＣが画素単位で順次非同期ＦＩＦＯ１４に書き込まれる。また、画像信号の読み出し動作は、水平同期信号ＨＤａの同期パルスによって初期化されて、その後、基準信号ＣＫａに基づき記憶されている画像信号が画素単位で読み出されて画像信号Ｄｄとして画像信号処理部１５に供給される。   The image signal writing operation is initialized by the reset pulse of the writing control signal DRs, and then the image signal DC is sequentially written to the asynchronous FIFO 14 in units of pixels based on the drive signal DRl. In addition, the image signal reading operation is initialized by the synchronizing pulse of the horizontal synchronizing signal HDa, and then the image signal stored based on the reference signal CKa is read out in units of pixels and processed as image signal Dd. Supplied to the unit 15.

ここで、画像信号Ｄｃの書き込みは、画像信号の読み出しが行われる時点ｔbよりもタイミング調整時間Ｔs前に行われている。このため、温度変化や駆動処理部１２の特性ばらつき等により書き込み動作が、破線で示すように時点ｔaから最大値Ｔv-maxだけ遅延されても、書き込み動作と読み出し動作の時間間隔が時間Ｔdよりも短くなることがないため、書き込まれた例えばライン-nやライン-(n+1)の画像信号を正しく読み出すことができる。   Here, the writing of the image signal Dc is performed before the timing adjustment time Ts before the time tb when the reading of the image signal is performed. For this reason, even if the write operation is delayed by the maximum value Tv-max from the time ta as shown by the broken line due to the temperature change, the characteristic variation of the drive processing unit 12, etc., the time interval between the write operation and the read operation is longer than the time Td For example, the written image signal of line-n or line- (n + 1) can be read out correctly.

なお、上述の実施の形態では、駆動処理部１２の駆動信号生成回路１２２によってタイミング調整時間Ｔsを確保できるように書き込み動作のタイミングを制御したが、駆動処理部１１によってタイミング調整時間Ｔsを確保できるように読み出し動作のタイミングを制御しても良い。また、駆動処理部１１とＡ／Ｄ変換器１３４と非同期ＦＩＦＯ１４と画像信号処理部１５でカメラ本体部を構成し、駆動処理部１２と画像信号生成部１３（Ａ／Ｄ変換器１３４を除く）でカメラヘッド部を構成すれば、カメラヘッド部とカメラ本体部をケーブルで接続して動作させる場合であっても、非同期ＦＩＦＯ１４に画像信号を正しく書き込むことができ、また非同期ＦＩＦＯ１４に書き込まれている画像信号を正しく読み出して処理することができる。また、Ａ／Ｄ変換器１３４をカメラヘッド部に設けるものとすれば、カメラヘッド部とカメラ本体部との通信をディジタル信号で行うことができる。   In the above-described embodiment, the timing of the write operation is controlled so that the timing adjustment time Ts can be secured by the drive signal generation circuit 122 of the drive processing unit 12, but the timing adjustment time Ts can be secured by the drive processing unit 11. Thus, the timing of the read operation may be controlled. The drive processing unit 11, the A / D converter 134, the asynchronous FIFO 14, and the image signal processing unit 15 constitute a camera body, and the drive processing unit 12 and the image signal generation unit 13 (excluding the A / D converter 134). If the camera head unit is configured, the image signal can be correctly written to the asynchronous FIFO 14 even when the camera head unit and the camera body unit are connected with a cable and operated. Image signals can be read and processed correctly. Further, if the A / D converter 134 is provided in the camera head unit, communication between the camera head unit and the camera body unit can be performed with a digital signal.

以上のように、本発明に係るビデオカメラは、多画素化や高フレームレート化を行う上で有用である。   As described above, the video camera according to the present invention is useful for increasing the number of pixels and increasing the frame rate.

ビデオカメラの構成の一部を示す図である。It is a figure which shows a part of structure of a video camera. 非同期ＦＩＦＯの駆動動作を説明するための図である。It is a figure for demonstrating the drive operation | movement of asynchronous FIFO. 従来のビデオカメラの構成の一部を示す図である。It is a figure which shows a part of structure of the conventional video camera. 従来のビデオカメラの他の構成の一部を示す図である。It is a figure which shows a part of other structure of the conventional video camera.

符号の説明Explanation of symbols

１０，２０，２０ａ・・・ビデオカメラ、１１，１２・・・駆動処理部、１３・・・画像信号生成部、１４・・・非同期ＦＩＦＯ、１５・・・画像信号処理部、２１・・・カメラ本体部、２２，２２ａ・・・カメラヘッド部、１１１，１２１，２１１，２２２・・・基準信号発生回路、１１２，２１２・・・同期信号生成回路、１２２，２２３・・・駆動信号生成回路、１２３，２２４・・・ＰＬＬ回路、１２４，１２５，１２６，２２１，２２６，２２９・・・位相調整回路、１３１，２２５・・・撮像素子、１３２，２２７・・・ＣＤＳ回路、１３３，２２８・・・前処理回路、１３４，２１３・・・Ａ／Ｄ変換器
DESCRIPTION OF SYMBOLS 10, 20, 20a ... Video camera, 11, 12 ... Drive processing part, 13 ... Image signal generation part, 14 ... Asynchronous FIFO, 15 ... Image signal processing part, 21 ... Camera main body, 22, 22a ... camera head, 111, 121, 211, 222 ... reference signal generation circuit, 112, 212 ... synchronization signal generation circuit, 122, 223 ... drive signal generation circuit , 123, 224... PLL circuit, 124, 125, 126, 221, 226, 229... Phase adjustment circuit, 131, 225... Image sensor, 132, 227. ..Preprocessing circuit, 134, 213 ... A / D converter

Claims (3)

撮像画像の画像信号を生成する画像信号生成部と、
前記画像信号を用いて信号処理を行う画像信号処理部と、
書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリと、
第１および第２の駆動処理部を有し、
前記第１および第２の駆動処理部の一方は、他方の駆動処理部で生成された基準信号に同期する基準信号を生成するものとし、
前記第１の駆動処理部は、生成した基準信号に基づいて前記画像信号生成部と先入れ先出しメモリの駆動処理を行い、前記画像信号生成部で生成された画像信号を前記先入れ先出しメモリに書き込ませ、
前記第２の駆動処理部は、生成した基準信号に基づいて前記先入れ先出しメモリと画像信号処理部の駆動処理を行い、前記先入れ先出しメモリに書き込まれている画像信号を読み出して前記画像信号処理部に供給して処理させる
ことを特徴とするビデオカメラ。 An image signal generator for generating an image signal of the captured image;
An image signal processing unit that performs signal processing using the image signal;
A first-in first-out memory capable of asynchronously writing and reading;
Having first and second drive processing units;
One of the first and second drive processing units generates a reference signal synchronized with the reference signal generated by the other drive processing unit,
The first drive processing unit performs drive processing of the image signal generation unit and first-in first-out memory based on the generated reference signal, and causes the image signal generated by the image signal generation unit to be written into the first-in first-out memory.
The second drive processing unit performs drive processing of the first-in first-out memory and the image signal processing unit based on the generated reference signal, reads out an image signal written in the first-in first-out memory, and supplies the image signal to the image signal processing unit A video camera characterized in that it can be processed. 前記第１の駆動処理部あるいは前記第２の駆動処理部では、前記先入れ先出しメモリへの画像信号の書き込みと、該書き込まれた画像信号の読み出しとの間に、該書き込みや読み出しのタイミング変動を生じても少なくとも予め設定された時間間隔を確保するタイミング調整時間を設けて駆動処理を行う
ことを特徴とする請求項１に記載のビデオカメラ。 In the first drive processing unit or the second drive processing unit, the writing or reading timing fluctuation occurs between the writing of the image signal to the first-in first-out memory and the reading of the written image signal. 2. The video camera according to claim 1, wherein at least a timing adjustment time for ensuring a preset time interval is provided to perform the driving process. 前記タイミング調整時間は１水平期間よりも短い時間とする
ことを特徴とする請求項１に記載のビデオカメラ。
The video camera according to claim 1, wherein the timing adjustment time is shorter than one horizontal period.
JP2005001740A 2005-01-06 2005-01-06 Video camera Pending JP2006191389A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005001740A JP2006191389A (en) 2005-01-06 2005-01-06 Video camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005001740A JP2006191389A (en) 2005-01-06 2005-01-06 Video camera

Publications (1)

Publication Number Publication Date
JP2006191389A true JP2006191389A (en) 2006-07-20

Family

ID=36798087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005001740A Pending JP2006191389A (en) 2005-01-06 2005-01-06 Video camera

Country Status (1)

Country Link
JP (1) JP2006191389A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188454A (en) * 2008-02-01 2009-08-20 Nikon Corp Data transfer device and electronic camera
JP2011217408A (en) * 2011-07-13 2011-10-27 Toshiba Corp Head separated camera device and video signal processing method
JP2012039660A (en) * 2011-10-31 2012-02-23 Toshiba Corp Head separation type camera apparatus
US8314843B2 (en) 2009-11-20 2012-11-20 Kabushiki Kaisha Toshiba Method and apparatus for information reproduction
WO2019077900A1 (en) * 2017-10-19 2019-04-25 Ｎｅｃプラットフォームズ株式会社 Asynchronous fifo circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188454A (en) * 2008-02-01 2009-08-20 Nikon Corp Data transfer device and electronic camera
US8314843B2 (en) 2009-11-20 2012-11-20 Kabushiki Kaisha Toshiba Method and apparatus for information reproduction
JP2011217408A (en) * 2011-07-13 2011-10-27 Toshiba Corp Head separated camera device and video signal processing method
JP2012039660A (en) * 2011-10-31 2012-02-23 Toshiba Corp Head separation type camera apparatus
WO2019077900A1 (en) * 2017-10-19 2019-04-25 Ｎｅｃプラットフォームズ株式会社 Asynchronous fifo circuit
US11205463B2 (en) 2017-10-19 2021-12-21 Nec Platforms, Ltd. Asynchronous FIFO circuit

Similar Documents

Publication Publication Date Title
TWI513321B (en) An image processing apparatus, an information processing apparatus, an information processing system, and a frame data output synchronization method
US8502578B2 (en) Timing adjustment circuit, solid-state image pickup element, and camera system
JP2008085859A (en) Imaging apparatus and control method therefor, and imaging system
KR20050109538A (en) High frame rate high definition imaging system and method
JP2010283671A (en) Imaging device
US20140098272A1 (en) Photoelectric conversion device and imaging system
JP2009213106A (en) Solid-state image pickup device
JP2006191389A (en) Video camera
US8248520B2 (en) Imaging apparatus and imaging method
JP2011109611A (en) Head separate type camera device
JP7146574B2 (en) IMAGING DEVICE, IMAGING DEVICE CONTROL METHOD AND PROGRAM
JP2005311535A (en) Imaging apparatus and phase compensation method thereof, and control program
US8279309B2 (en) Image capturing device with signal sampling
WO2019193670A1 (en) Imaging system and endoscope system
US10979626B2 (en) Image capturing apparatus, method of controlling same, and storage medium for reducing power consumption in transmission of image data
JP4546182B2 (en) Imaging apparatus and timing signal control method
EP2822268A2 (en) Scanning circuit, photoelectric conversion apparatus, and image pickup system
US7636120B2 (en) Image-data output device and digital camera
JP5017199B2 (en) Delay circuit
WO2020144777A1 (en) Imaging element, endoscope, and control device
JP4549040B2 (en) Imaging device
JP2002232790A (en) Tv camera apparatus, and camera control unit and camera head for use in the apparatus
JP2013165313A (en) Camera control device
JP2008028696A (en) Synchronous circuit of imaging element
JP4432570B2 (en) Horizontal register transfer pulse generation circuit and imaging apparatus having this circuit

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060615