JP2006191389A - Video camera - Google Patents
Video camera Download PDFInfo
- Publication number
- JP2006191389A JP2006191389A JP2005001740A JP2005001740A JP2006191389A JP 2006191389 A JP2006191389 A JP 2006191389A JP 2005001740 A JP2005001740 A JP 2005001740A JP 2005001740 A JP2005001740 A JP 2005001740A JP 2006191389 A JP2006191389 A JP 2006191389A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image signal
- drive
- processing unit
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Studio Devices (AREA)
Abstract
Description
この発明は、ビデオカメラに関する。詳しくは、第1および第2の駆動処理部の一方は、他方の駆動処理部で生成された基準信号に同期する基準信号を生成するものとし、第1の駆動処理部は、撮像画像の画像信号を生成する画像信号生成部と、書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリの駆動処理とを、生成した基準信号に基づいて行い、画像信号生成部で生成された画像信号を先入れ先出しメモリに書き込ませ、第2の駆動処理部は、先入れ先出しメモリと画像信号処理部の駆動処理とを、生成した基準信号に基づいて行い、先入れ先出しメモリに書き込まれている画像信号を読み出して画像信号処理部に供給して処理させるものである。 The present invention relates to a video camera. Specifically, one of the first and second drive processing units generates a reference signal that is synchronized with the reference signal generated by the other drive processing unit, and the first drive processing unit is an image of a captured image. Based on the generated reference signal, an image signal generation unit that generates a signal and a drive process of a first-in first-out memory in which writing operation and reading operation can be performed asynchronously are performed, and the image signal generated by the image signal generation unit is first-in first-out memory The second drive processing unit performs drive processing of the first-in first-out memory and the image signal processing unit based on the generated reference signal, reads out the image signal written in the first-in first-out memory, and reads the image signal processing unit. To be processed.
従来、スタジオなどで使われる中継用ビデオカメラ等では、引用文献1の発明のように、撮像素子と撮像素子を駆動するための周辺回路等で構成されたカメラヘッド部と、カメラヘッド部で生成された画像信号に輪郭補正やガンマ補正等の種々の信号処理を施すカメラ本体部を分離して設けることが行われている。このように、カメラヘッド部とカメラ本体部を分離して設けるものとすれば、ケーブルを介して接続されているカメラヘッド部のみを可搬することで、撮影を容易かつ機動的に行うことができる。なお、カメラヘッド部とカメラ本体部が一体化されているビデオカメラでも、カメラヘッド部とカメラ本体部を分離できるビデオカメラと回路構成を共通化することで、設計の効率化等が図られている。
Conventionally, in a relay video camera or the like used in a studio or the like, as in the invention of
このようなビデオカメラでは、カメラヘッド部とカメラ本体部が分離可能とされていることから、カメラヘッド部は、カメラヘッド部内で生成した基準信号を用いて動作が行われる。同様に、カメラ本体部は、カメラ本体部内で生成した基準信号を用いて動作が行われる。 In such a video camera, since the camera head part and the camera body part can be separated, the camera head part is operated using a reference signal generated in the camera head part. Similarly, the camera body is operated using a reference signal generated in the camera body.
図3は、従来のビデオカメラの構成を示している。ビデオカメラ20におけるカメラ本体部21の基準信号発生回路211では、カメラ本体部21で行う信号処理の基本となる基準信号CKaを生成して、同期信号生成回路212とA/D変換器213と画像信号処理回路214に供給する。同期信号生成回路212は、基準信号CKaに基づき水平同期信号HDaや垂直同期信号VDaの生成を行う。生成した水平同期信号HDaおよび垂直同期信号VDaは、カメラ本体部21の画像信号処理回路214とカメラヘッド部22の位相調整回路221に供給される。
FIG. 3 shows the configuration of a conventional video camera. The reference
カメラヘッド部22の位相調整回路221は、供給された水平同期信号HDaや垂直同期信号VDaの位相調整を行う。この位相調整を行うことにより得られた水平同期信号HDbは、駆動信号生成回路223とPLL(Phase Locked Loop)回路224に供給し、垂直同期信号VDbは、駆動信号生成回路223に供給する。
The
基準信号発生回路222は、基準信号CKbを生成して駆動信号生成回路223に供給する。また、PLL回路224から供給された誤差信号ERに応じて、基準信号CKbの周波数を制御する。
The reference
駆動信号生成回路223は、基準信号CKbに基づいて位相比較信号HDpを生成してPLL回路224に供給する。PLL回路224は、位相比較信号HDpと位相調整回路221から供給された位相比較信号HDbの位相比較を行い、位相差を示す誤差信号ERを生成して、基準信号発生回路222に供給する。ここで、基準信号発生回路222は、水平同期信号HDbと位相比較信号HDpの位相差がなくなるように、誤差信号ERに基づいて基準信号CKbの周波数を制御することで、位相調整回路221における位相調整量だけ基準信号CKaの位相を調整した基準信号CKbを生成できる。
The drive
駆動信号生成回路223は、水平同期信号HDbおよび垂直同期信号VDbの同期パルスを基準として、基準信号CKbに基づき、撮像素子225を駆動するため駆動信号DRi、CDS(Correlated Double Sampling)回路227を駆動するための信号DRjを生成する。ここで、生成した駆動信号DRiは、撮像素子225に供給する。また、駆動信号DRjは位相調整回路226に供給する。
The drive
撮像素子225は、駆動信号生成回路223から供給された駆動信号DRiに基づいて動作を行い、画像信号Saを生成してCDS回路227に供給する。位相調整回路226は、画像信号Saを正しいタイミングでサンプリングして、画像信号Saの雑音を低減できるように、駆動信号DRjの位相を調整して駆動信号DRkとしてCDS回路227に供給する。
The
CDS回路227は、駆動信号DRkに基づき画像信号Saのサンプリングを行い、画像信号Saの雑音の低減処理を行う。このCDS回路227で雑音の低減処理を行うことにより得られた画像信号Sbは、前処理回路228に供給される。
The
前処理回路228は、画像信号Sbを用いて、ゲイン調整やホワイトクリップ処理、黒レベル調整処理等を行う。前処理回路228で種々の処理を行うことにより得られた画像信号Scは、A/D変換器213に供給される。
The preprocessing
A/D変換器213は、基準信号発生回路211から供給された基準信号CKaに基づき、画像信号Scをサンプリングしてディジタルの画像信号Dcに変換して画像信号処理回路214に供給する。画像信号処理回路214は、画像信号Dcを用いて種々の処理を行い出力信号Voutを生成する。
The A /
このようにカメラ本体部21では、基準信号発生回路211で生成された基準信号CKaに同期して、同期信号生成回路212やA/D変換器213および画像信号処理回路214を動作させる。また、位相調整回路221では、基準信号発生回路211で生成された基準信号CKaに基づいてA/D変換器213を動作させたときに、カメラヘッド部22から供給された画像信号ScをA/D変換器213で最適にサンプリングできるように、カメラヘッド部22の動作の位相調整を行う。
As described above, in the
ところで、近年、撮像素子の進歩による多画素化、高フレームレート化などが行われており、多画素化や高フレームレート化に伴い基準信号の高周波数化が行われている。このため、カメラヘッド部22の動作の位相調整も、基準信号の高周波数化に伴い精度良く行う必要が生じてきている。しかし、図3のカメラヘッド部22では、位相調整回路221や駆動信号生成回路223および位相調整回路226がカスケードに接続される構成となっていることから、各回路で生成する信号のタイミング変動、例えば温度変化や特性ばらつき等によってタイミングが変動してしまうと、各回路での変動が累積される。従って、位相調整回路221で位相調整を行っても、A/D変換器213では、画像信号Scを正しくディジタルの画像信号Dcに変換することができなくなってしまうおそれがある。
By the way, in recent years, the number of pixels has been increased and the frame rate has been increased due to the advancement of imaging devices, and the frequency of the reference signal has been increased with the increase in the number of pixels and the frame rate. For this reason, it is necessary to perform the phase adjustment of the operation of the
このため、図4に示すビデオカメラ20aのように、カメラヘッド部22aに位相調整回路229を設けることが行われる。なお、図4において、図3と対応する部分については同一符号を付し、詳細な説明は省略する。
For this reason, the
位相調整回路229は前処理回路228から出力される画像信号Scに応じて駆動信号DRkの位相調整を行い、位相調整後の駆動信号DRlをA/D変換器213に供給する。A/D変換器213は、駆動信号DRlに基づいて画像信号Scのサンプリングを行う。このようにすれば、前処理回路228から出力される画像信号Scをサンプリングする際のタイミング変動は、位相調整回路229によるものだけとなり、図3に示す場合に比べてタイミング変動量が少なくなり、前処理回路228から出力される画像信号ScをA/D変換器213で最適にサンプリングして、正しく画像信号Dcを生成できる。
The
また、特許文献2の発明では、回路遅延量情報を有する基準パルスを用いて、A/D変換用サンプリングパルスを発生させることで、前処理回路出力における回路遅延量が変化しても、常に最適な位相でサンプリングが行われる。なお、図4の破線は、画像信号Scから回路遅延量情報を取りだして駆動信号DRl(A/D変換用サンプリングパルス)を生成する場合を示している。
Further, in the invention of
ところで、上述のように、カメラヘッド部22aで生成された基準信号CKbに基づいて駆動信号DRlを生成してA/D変換器213を駆動すると、A/D変換器213で得られたディジタルの画像信号Dcは、カメラヘッド部22aで生成された駆動信号DRlに基づいたタイミングの信号となる。一方、ディジタルの画像信号Dcを用いる画像信号処理回路214は、カメラ本体部21で生成された基準信号CKaや水平同期信号HDa,垂直同期信号VDaに基づくタイミングで動作するものである。また、画像信号Dcを画像信号処理回路214で正しく処理するためには、画像信号処理回路214のセットアップタイムやホールドタイムの規格を満たすように画像信号DcをA/D変換器213から画像信号処理回路214に供給しなければならない。このため、カメラヘッド部22aで温度変化や特性ばらつき等により、駆動信号DRlのタイミングが変動してしまうと、画像信号処理回路214は画像信号Dcを正しく取り込むことができなくなり、画像信号Dcを正しく処理できなくなってしまう。特に、多画素化や高フレームレート化に伴い基準信号の高周波数化が行われて、基準信号の周波数が高くなると、タイミングずれの許容量も小さくなるので、温度変化や特性ばらつき等により画像信号Dcを正しく取り込むことができなくなってしまう場合が生じやすくなる。
By the way, as described above, when the drive signal DR1 is generated based on the reference signal CKb generated by the
そこで、この発明では、画像信号をA/D変換して正しく処理できるビデオカメラを提供するものである。 Accordingly, the present invention provides a video camera that can correctly process an image signal by A / D conversion.
この発明に係るビデオカメラは、撮像画像の画像信号を生成する画像信号生成部と、画像信号を用いて信号処理を行う画像信号処理部と、書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリと、第1および第2の駆動処理部を有し、第1および第2の駆動処理部の一方は、他方の駆動処理部で生成された基準信号に同期する基準信号を生成するものとし、第1の駆動処理部は、生成した基準信号に基づいて画像信号生成部と先入れ先出しメモリの駆動処理を行い、画像信号生成部で生成された画像信号を先入れ先出しメモリに書き込ませ、第2の駆動処理部は、生成した基準信号に基づいて先入れ先出しメモリと画像信号処理部の駆動処理を行い、先入れ先出しメモリに書き込まれている画像信号を読み出して画像信号処理部に供給して処理させるものである。 A video camera according to the present invention includes an image signal generation unit that generates an image signal of a captured image, an image signal processing unit that performs signal processing using the image signal, a first-in first-out memory capable of asynchronously performing a write operation and a read operation, The first and second drive processing units, wherein one of the first and second drive processing units generates a reference signal synchronized with the reference signal generated by the other drive processing unit; The first drive processing unit performs drive processing of the image signal generation unit and the first-in first-out memory based on the generated reference signal, causes the image signal generated by the image signal generation unit to be written in the first-in first-out memory, and the second drive processing unit Performs drive processing of the first-in first-out memory and the image signal processing unit based on the generated reference signal, reads out the image signal written in the first-in first-out memory, and outputs the image signal processing unit. Supply to those to be processed.
この発明においては、第1および第2の駆動処理部の一方では、他方の駆動処理部で生成された基準信号に同期する基準信号の生成が行われる。第1の駆動処理部では、生成した基準信号に基づき、撮像画像の画像信号を生成する画像信号生成部および書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリの駆動処理が行われて、画像信号生成部で生成された画像信号が先入れ先出しメモリに書き込まれる。第2の駆動処理部では、生成した基準信号に基づき先入れ先出しメモリと画像信号処理部の駆動処理が行われて、先入れ先出しメモリから読み出した画像信号が画像信号処理部で処理される。先入れ先出しメモリへの画像信号の書き込みと書き込まれた画像信号の読み出しとの間には、書き込みや読み出しのタイミング変動を生じても、少なくとも予め設定された時間間隔を確保することができるタイミング調整時間を設けるように、第1および第2の駆動処理部で駆動処理が行われる。また、タイミング調整時間は1水平期間よりも短い時間とされる。 In the present invention, one of the first and second drive processing units generates a reference signal that is synchronized with the reference signal generated by the other drive processing unit. The first drive processing unit performs drive processing of an image signal generation unit that generates an image signal of a captured image and a first-in first-out memory capable of asynchronously performing a write operation and a read operation based on the generated reference signal. The image signal generated by the generation unit is written into the first-in first-out memory. In the second drive processing unit, the first-in first-out memory and the image signal processing unit are driven based on the generated reference signal, and the image signal read from the first-in first-out memory is processed by the image signal processing unit. There is a timing adjustment time that can ensure at least a preset time interval between the writing of the image signal to the first-in first-out memory and the reading of the written image signal, even if the timing of writing or reading changes. As provided, drive processing is performed in the first and second drive processing units. The timing adjustment time is shorter than one horizontal period.
この発明によれば、第1および第2の駆動処理部の一方では、他方の駆動処理部で生成された基準信号に同期する基準信号の生成が行われて、第1の駆動処理部では、生成した基準信号に基づき、撮像画像の画像信号を生成する画像信号生成部および書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリの駆動処理が行われて、画像信号生成部で生成された画像信号が先入れ先出しメモリに書き込まれる。第2の駆動処理部では、生成した基準信号に基づき先入れ先出しメモリと画像信号処理部の駆動処理が行われて、先入れ先出しメモリから読み出した画像信号が画像信号処理部で処理される。 According to the present invention, one of the first and second drive processing units generates the reference signal synchronized with the reference signal generated by the other drive processing unit, and the first drive processing unit Based on the generated reference signal, an image signal generation unit that generates an image signal of a captured image, and a first-in first-out memory drive process in which writing operation and reading operation can be performed asynchronously are performed, and the image signal generated by the image signal generation unit Are written into the first-in first-out memory. In the second drive processing unit, the first-in first-out memory and the image signal processing unit are driven based on the generated reference signal, and the image signal read from the first-in first-out memory is processed by the image signal processing unit.
このため、多画素化や高フレームレート化に伴い基準信号の高周波数化が行われても、カメラヘッド部で生成した画像信号をカメラ本体部で正しく処理することが可能となり、例えばHD(High Definition)方式やHDスーパーモーション方式、さらにHD方式よりも水平画素数やライン数を高めた方式等の高画質,高速なアプリケーションに適用して、良好な撮像画像の出力信号を得ることができる。 For this reason, even if the frequency of the reference signal is increased along with the increase in the number of pixels and the increase in the frame rate, the image signal generated by the camera head unit can be correctly processed by the camera body unit. This method can be applied to high-speed and high-speed applications such as a definition) method, HD super motion method, and a method in which the number of horizontal pixels and lines is increased as compared with the HD method.
また、先入れ先出しメモリへの画像信号の書き込みタイミングと書き込まれた画像信号の読み出しタイミング間には、タイミングの変動を生じても、少なくとも予め設定された時間間隔を確保することができるタイミング調整時間を設けるように、第1および第2の駆動処理部で駆動処理が行われる。このため、温度変化や特性ばらつき等を生じても、先入れ先出しメモリに書き込まれた画像信号を正しく読み出すことができるので、画像信号処理部では、正しく信号処理を行うことができる。 Also, a timing adjustment time is provided between the timing of writing the image signal to the first-in / first-out memory and the timing of reading out the written image signal so that at least a preset time interval can be secured even if timing variation occurs. As described above, the drive processing is performed by the first and second drive processing units. For this reason, the image signal written in the first-in first-out memory can be read correctly even if a temperature change or characteristic variation occurs, so that the image signal processing unit can correctly perform the signal processing.
また、タイミング調整時間は1水平期間よりも短い時間とされるので、先入れ先出しメモリに書き込まれた画像信号が次のラインの画像信号で書き換えられる前に読み出すことができる。 Further, since the timing adjustment time is shorter than one horizontal period, the image signal written in the first-in first-out memory can be read out before being rewritten with the image signal of the next line.
以下、図を参照しながら、この発明の実施の形態について説明する。図1は、ビデオカメラ10の構成の一部を示している。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a part of the configuration of the
駆動処理部11の基準信号発生回路111は、電圧制御発振器(VCO:Voltage Controlled Oscillator)等を用いて構成されている。基準信号発生回路111は、基準信号CKaを生成して、同期信号生成回路112と非同期動作が可能な先入れ先出しメモリ(以下「非同期FIFO:First In First Out」という)14および画像信号処理部15に供給する。
The reference
同期信号生成回路112は、基準信号CKaに基づいて水平同期信号HDaや垂直同期信号VDaの生成を行う。例えば、基準信号CKaのクロック数をカウントして、カウント値が1水平ライン期間を示す毎に水平同期信号HDaの生成を行う。また、水平ライン数が所定数となる毎に垂直同期信号VDaを生成する。また、生成した水平同期信号HDaを駆動処理部12と非同期FIFO14と画像信号処理部15に供給する。さらに、生成した垂直同期信号VDaを駆動処理部12と画像信号処理部15に供給する。
The synchronization
駆動処理部12の基準信号発生回路121は、電圧制御発振器等を用いて構成されており、基準信号CKbを生成して駆動信号生成回路122に供給する。また、後述するPLL回路123から供給された誤差信号ERに応じて、基準信号CKbの周波数を制御する。駆動信号生成回路122は、同期信号生成回路112における水平同期信号HDaの生成と同様にして、基準信号CKbに基づき位相比較信号HDpを生成してPLL回路123に供給する。PLL回路123には、同期信号生成回路112で生成された水平同期信号HDaを供給する。PLL回路123は、水平同期信号HDaと位相比較信号HDpの位相比較を行い、位相差を示す誤差信号ERを生成して、基準信号発生回路121に供給する。ここで、基準信号発生回路121は、水平同期信号HDaと位相比較信号HDpの位相差がなくなるように、誤差信号ERに基づいて基準信号CKbの周波数を制御することで、基準信号CKaに同期した基準信号CKbを生成できる。
The reference
駆動信号生成回路122には、基準信号CKbと同期信号生成回路112で生成された水平同期信号HDaおよび垂直同期信号VDaを供給する。駆動信号生成回路122は、水平同期信号HDaおよび垂直同期信号VDaの同期タイミングを基準として、基準信号CKbに基づき画像信号生成部13や非同期FIFO14を動作させるための種々の信号を生成する。例えば、画像信号生成部13の撮像素子131を駆動するため駆動信号DRi、画像信号生成部13のCDS回路132やA/D変換器134および非同期FIFO14を駆動するための駆動信号DRj、非同期FIFO14での書き込み動作の初期化を行うための書き込み制御信号DRrを生成する。ここで、生成した駆動信号DRiは、画像信号生成部13の撮像素子131に供給する。また、駆動信号DRjは位相調整回路124、書き込み制御信号DRrは位相調整回路126に供給する。
The drive
位相調整回路124は、撮像素子131から出力される画像信号のタイミングに応じてCDS回路132の動作が行われるように駆動信号DRjの位相を調整する。この位相調整を行うことにより得られた駆動信号DRkは、位相調整回路125とCDS回路132に供給される。
The
位相調整回路125は、前処理回路133から出力される画像信号Scのタイミングに応じてA/D変換器134の動作が行われるように、駆動信号DRkの位相を調整する。
ここで、駆動信号DRkの位相は、通常、最も水平解像度が良くなるように設定される。また、駆動信号DRkの位相が最適値からずれを生じると、ずれが大きくなるに伴いアナログ的に解像度が劣化してしまうので、温度やばらつきによる誤差は、少なければ少ないほど良い。位相調整を行うことにより得られた駆動信号DRlは、A/D変換器134に供給される。
The
Here, the phase of the drive signal DRk is usually set so that the horizontal resolution is the best. Further, when the phase of the drive signal DRk deviates from the optimum value, the resolution deteriorates in an analog manner as the deviation increases. Therefore, the smaller the error due to temperature and variation, the better. The drive signal DRl obtained by performing the phase adjustment is supplied to the A /
位相調整回路126は、A/D変換器134から供給される画像信号Dcを非同期FIFO14に正しく書き込むため、書き込み動作の初期化のタイミングが適正となるように、書き込み制御信号DRrの位相調整を行う。この位相調整を行うことにより得られた書き込み制御信号DRsは、非同期FIFO14に供給される。
The
画像信号生成部13の撮像素子131は、駆動処理部12から供給された駆動信号DRiに基づいて動作を行い、画像信号Saを生成してCDS回路132に供給する。CDS回路132は、駆動信号DRkに基づき画像信号Saにおけるフィードスルー期間と信号期間のサンプリングを行い、信号差を求めることで画像信号Saの雑音を低減させる。このCDS回路132で雑音の低減処理を行うことにより得られた画像信号Sbは、前処理回路133に供給される。
The
前処理回路133は、画像信号Sbを用いて、ゲイン調整やホワイトクリップ処理、黒レベル調整処理、プリニー処理等を行う。前処理回路133で種々の処理を行うことにより得られた画像信号Scは、A/D変換器134に供給される。
The
A/D変換器134は、位相調整回路125から供給された駆動信号DRlに基づき、画像信号Scをサンプリングしてディジタルの画像信号Dcに変換して非同期FIFO14に供給する。
The A /
非同期FIFO14は、書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリである。この非同期FIFO14は、駆動処理部12の位相調整回路126から供給された書き込み制御信号DRsに基づいて書き込みの動作の初期化を行う。その後、位相調整回路125から供給された駆動信号DRlに基づいて書き込み動作を行い、A/D変換器134から供給された画像信号Dcを順次記憶する。ここで、書き込み制御信号DRsは、位相調整回路126によって位相調整が行われているので、画像信号Dcを正しく記憶することができる。例えば、水平同期信号の周期で非同期FIFO14の書き込み動作の初期化を行うものとすれば、画像信号Dcを1水平ライン単位で取り込むことができる。また、非同期FIFO14は、駆動処理部11の同期生成回路112から供給された水平同期信号HDaに基づいて読み出し動作の初期化を行う。その後、基準信号発生回路111から供給された基準信号CKaに基づいて読み出し動作を行い、記憶している画像信号を読み出して画像信号Ddとして信号処理回路15に供給する。
The
画像信号処理部15は、駆動処理部11の同期生成回路112から供給された水平同期信号HDaや垂直同期信号VDaおよび基準信号発生回路111から供給された基準信号CKaに基づき、非同期FIFO24から供給された画像信号Ddを取り込む。さらに、取り込んだ画像信号に種々の信号処理を行い出力信号Voutを生成する。例えば、ガンマ処理やニー処理、マスキング処理、輪郭補償処理等の信号処理を行う。また、必要に応じてエンコード処理等を行い出力信号Voutを生成して出力する。
The image
このように、ビデオカメラ10では、画像信号生成部13と画像信号処理部15との間に、書き込み動作と読み出し動作が非同期に可能な非同期FIFO14が設けられている。また、駆動処理部12で生成された基準信号に基づいて画像信号生成部13と非同期FIFO14を駆動して、画像信号生成部13で生成した画像信号を非同期FIFO14に書き込ませる。また、駆動処理部11で生成された基準信号に基づいて非同期FIFO14と画像信号処理部15を駆動して、非同期FIFO14に書き込まれている画像信号を読み出して画像信号処理部15に供給して処理させる。さらに、駆動処理部12では、駆動処理部11に同期して動作が行われる。なお、駆動処理部11と駆動処理部12は同期して動作すれば良く、駆動処理部11が駆動処理部12に同期して動作するものとしても良い。
As described above, in the
このため、画像信号生成部13における画像信号の生成と非同期FIFO14の書き込み動作は同期して行われるので、生成した画像信号を非同期FIFO14に正しく書き込むことができる。また、非同期FIFO14の読み出し動作と画像信号処理部15の信号処理動作も同期して行われるので、非同期FIFO14から読み出した画像信号を画像信号処理部15で正しく取り込んで信号処理を行うことができる。
For this reason, since the generation of the image signal and the writing operation of the
さらに、駆動処理部12は、駆動処理部11で生成された信号を基準として動作することから、非同期FIFO14の書き込み動作と読み出し動作は、位相差を有しているがほぼ同期して行われる。
Further, since the drive processing unit 12 operates with the signal generated by the drive processing unit 11 as a reference, the write operation and the read operation of the
ところで、非同期FIFO14では、書き込み動作と読み出し動作を非同期に行うとき、書き込まれた信号を正しく読み出すためには、時間Tdが経過した後に読み出しを行うよう規定されているものがある。すなわち、時間Td以上の時間間隔を設けて書き込み動作と読み出し動作を行わなければならない。なお、時間Tdは非同期FIFO14の構成等によって決まるものであり時間Tdは「Td≧0」となる。
By the way, some
ここで、駆動処理部11で生成された信号を基準として動作する駆動処理部12は、非同期FIFO14からの読み出し動作よりも時間Td前に、非同期FIFO14に対する書き込み動作が行われるよう画像信号生成部13や非同期FIFO14を駆動する構成とする。この場合、温度変化や駆動処理部12の特性ばらつき等によって書き込みタイミングが遅延して、書き込み動作から時間Tdが経過する前に読み出し動作が行われると、画像信号の読み出しを正しく行うことができなくなってしまう。
Here, the drive processing unit 12 that operates on the basis of the signal generated by the drive processing unit 11 performs the writing operation to the
そこで、温度変化や駆動処理部12の特性ばらつき等を生じても、書き込まれた信号が予め設定された時間間隔である時間Tdの経過後に読み出されるようにタイミング調整時間Tsを設定して、駆動処理部12では、書き込まれた画像信号がタイミング調整時間Tsの経過時に読み出されるよう駆動処理部11で生成された信号を基準として画像信号生成部13や非同期FIFO14を駆動する。すなわち、駆動処理部12の駆動信号生成回路122では、非同期FIFO14に書き込まれた信号がタイミング調整時間Tsの経過時に読み出されるように駆動信号DRi,DRj,書き込み制御信号DRrを生成する。例えば、駆動信号生成回路122は、基準信号CKbのパルス数をカウントして、カウント値に基づいて駆動信号DRi,DRj,書き込み制御信号DRrの生成を行うものとして、タイミング調整時間Tsに応じてカウントの開始タイミングを水平同期信号HDaの同期パルスからオフセットさせたり、タイミング調整時間Tsに応じてカウンタの初期値をオフセットさせて、駆動信号DRi,DRj,書き込み制御信号DRrを生成させる。
Therefore, even if a temperature change or characteristic variation of the drive processing unit 12 occurs, the timing adjustment time Ts is set so that the written signal is read after the time Td, which is a preset time interval, and driving is performed. The processing unit 12 drives the image signal generation unit 13 and the
タイミング調整時間Tsは、少なくとも時間Tdと温度変化や駆動処理部12の特性ばらつき等によって生ずる書き込み動作の遅延量Tvの最大値(Tv-max)を加算した時間以上に設定する。このようにタイミング調整時間Tsを設定すれば、温度変化や駆動処理部12の特性ばらつき等を生じても、書き込まれた画像信号の読み出しは時間Tdの経過した後に行われることとなり、書き込まれた画像信号を正しく読み出すことができる。また、タイミング調整時間Tsは、1水平期間よりも短い時間とする。この場合、書き込まれた画像信号が次のラインの画像信号で書き換えられる前に確実に読み出すことができる。 The timing adjustment time Ts is set to at least a time obtained by adding at least the time Td and the maximum value (Tv-max) of the delay amount Tv of the write operation caused by temperature change, characteristic variation of the drive processing unit 12, and the like. If the timing adjustment time Ts is set in this way, the written image signal is read after the time Td has elapsed even if a temperature change, characteristic variation of the drive processing unit 12, or the like occurs. The image signal can be read correctly. The timing adjustment time Ts is shorter than one horizontal period. In this case, the written image signal can be reliably read out before being rewritten with the image signal of the next line.
このように、タイミング調整時間Tsを設定すると、温度変化や駆動処理部12の特性ばらつき等を生じても、書き込み動作と読み出し動作の時間間隔が時間Tdよりも短くなってしまうことがなく、また新たな水平ラインの信号が書き込まれる前に、正しく画像信号を読み出すことができる。 As described above, when the timing adjustment time Ts is set, the time interval between the write operation and the read operation does not become shorter than the time Td even if a temperature change, a characteristic variation of the drive processing unit 12, or the like occurs. The image signal can be correctly read out before the new horizontal line signal is written.
図2は、画像信号の書き込み動作と読み出し動作を説明するための図である。図2Aは、書き込み制御信号DRs、図2Bは、A/D変換器から出力された画像信号Dc、図2Cは、水平同期信号HDa、図2Dは非同期FIFO14から読み出された画像信号Ddを示している。なお、図2Eは図2Bの時点taからの部分を拡大して示しており、図2Fは駆動信号DRlを示している。また、図2Gは図2Dの時点tbからの部分を拡大して示しており、図2Hは基準信号CKaを示している。
FIG. 2 is a diagram for explaining an image signal writing operation and a reading operation. 2A shows the write control signal DRs, FIG. 2B shows the image signal Dc output from the A / D converter, FIG. 2C shows the horizontal synchronization signal HDa, and FIG. 2D shows the image signal Dd read from the
画像信号の書き込み動作は、書き込み制御信号DRsのリセットパルスによって初期化されて、その後、駆動信号DRlに基づいて画像信号DCが画素単位で順次非同期FIFO14に書き込まれる。また、画像信号の読み出し動作は、水平同期信号HDaの同期パルスによって初期化されて、その後、基準信号CKaに基づき記憶されている画像信号が画素単位で読み出されて画像信号Ddとして画像信号処理部15に供給される。
The image signal writing operation is initialized by the reset pulse of the writing control signal DRs, and then the image signal DC is sequentially written to the
ここで、画像信号Dcの書き込みは、画像信号の読み出しが行われる時点tbよりもタイミング調整時間Ts前に行われている。このため、温度変化や駆動処理部12の特性ばらつき等により書き込み動作が、破線で示すように時点taから最大値Tv-maxだけ遅延されても、書き込み動作と読み出し動作の時間間隔が時間Tdよりも短くなることがないため、書き込まれた例えばライン-nやライン-(n+1)の画像信号を正しく読み出すことができる。 Here, the writing of the image signal Dc is performed before the timing adjustment time Ts before the time tb when the reading of the image signal is performed. For this reason, even if the write operation is delayed by the maximum value Tv-max from the time ta as shown by the broken line due to the temperature change, the characteristic variation of the drive processing unit 12, etc., the time interval between the write operation and the read operation is longer than the time Td For example, the written image signal of line-n or line- (n + 1) can be read out correctly.
なお、上述の実施の形態では、駆動処理部12の駆動信号生成回路122によってタイミング調整時間Tsを確保できるように書き込み動作のタイミングを制御したが、駆動処理部11によってタイミング調整時間Tsを確保できるように読み出し動作のタイミングを制御しても良い。また、駆動処理部11とA/D変換器134と非同期FIFO14と画像信号処理部15でカメラ本体部を構成し、駆動処理部12と画像信号生成部13(A/D変換器134を除く)でカメラヘッド部を構成すれば、カメラヘッド部とカメラ本体部をケーブルで接続して動作させる場合であっても、非同期FIFO14に画像信号を正しく書き込むことができ、また非同期FIFO14に書き込まれている画像信号を正しく読み出して処理することができる。また、A/D変換器134をカメラヘッド部に設けるものとすれば、カメラヘッド部とカメラ本体部との通信をディジタル信号で行うことができる。
In the above-described embodiment, the timing of the write operation is controlled so that the timing adjustment time Ts can be secured by the drive
以上のように、本発明に係るビデオカメラは、多画素化や高フレームレート化を行う上で有用である。 As described above, the video camera according to the present invention is useful for increasing the number of pixels and increasing the frame rate.
10,20,20a・・・ビデオカメラ、11,12・・・駆動処理部、13・・・画像信号生成部、14・・・非同期FIFO、15・・・画像信号処理部、21・・・カメラ本体部、22,22a・・・カメラヘッド部、111,121,211,222・・・基準信号発生回路、112,212・・・同期信号生成回路、122,223・・・駆動信号生成回路、123,224・・・PLL回路、124,125,126,221,226,229・・・位相調整回路、131,225・・・撮像素子、132,227・・・CDS回路、133,228・・・前処理回路、134,213・・・A/D変換器
DESCRIPTION OF
Claims (3)
前記画像信号を用いて信号処理を行う画像信号処理部と、
書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリと、
第1および第2の駆動処理部を有し、
前記第1および第2の駆動処理部の一方は、他方の駆動処理部で生成された基準信号に同期する基準信号を生成するものとし、
前記第1の駆動処理部は、生成した基準信号に基づいて前記画像信号生成部と先入れ先出しメモリの駆動処理を行い、前記画像信号生成部で生成された画像信号を前記先入れ先出しメモリに書き込ませ、
前記第2の駆動処理部は、生成した基準信号に基づいて前記先入れ先出しメモリと画像信号処理部の駆動処理を行い、前記先入れ先出しメモリに書き込まれている画像信号を読み出して前記画像信号処理部に供給して処理させる
ことを特徴とするビデオカメラ。 An image signal generator for generating an image signal of the captured image;
An image signal processing unit that performs signal processing using the image signal;
A first-in first-out memory capable of asynchronously writing and reading;
Having first and second drive processing units;
One of the first and second drive processing units generates a reference signal synchronized with the reference signal generated by the other drive processing unit,
The first drive processing unit performs drive processing of the image signal generation unit and first-in first-out memory based on the generated reference signal, and causes the image signal generated by the image signal generation unit to be written into the first-in first-out memory.
The second drive processing unit performs drive processing of the first-in first-out memory and the image signal processing unit based on the generated reference signal, reads out an image signal written in the first-in first-out memory, and supplies the image signal to the image signal processing unit A video camera characterized in that it can be processed.
ことを特徴とする請求項1に記載のビデオカメラ。 In the first drive processing unit or the second drive processing unit, the writing or reading timing fluctuation occurs between the writing of the image signal to the first-in first-out memory and the reading of the written image signal. 2. The video camera according to claim 1, wherein at least a timing adjustment time for ensuring a preset time interval is provided to perform the driving process.
ことを特徴とする請求項1に記載のビデオカメラ。
The video camera according to claim 1, wherein the timing adjustment time is shorter than one horizontal period.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005001740A JP2006191389A (en) | 2005-01-06 | 2005-01-06 | Video camera |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005001740A JP2006191389A (en) | 2005-01-06 | 2005-01-06 | Video camera |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006191389A true JP2006191389A (en) | 2006-07-20 |
Family
ID=36798087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005001740A Pending JP2006191389A (en) | 2005-01-06 | 2005-01-06 | Video camera |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006191389A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188454A (en) * | 2008-02-01 | 2009-08-20 | Nikon Corp | Data transfer device and electronic camera |
JP2011217408A (en) * | 2011-07-13 | 2011-10-27 | Toshiba Corp | Head separated camera device and video signal processing method |
JP2012039660A (en) * | 2011-10-31 | 2012-02-23 | Toshiba Corp | Head separation type camera apparatus |
US8314843B2 (en) | 2009-11-20 | 2012-11-20 | Kabushiki Kaisha Toshiba | Method and apparatus for information reproduction |
WO2019077900A1 (en) * | 2017-10-19 | 2019-04-25 | Necプラットフォームズ株式会社 | Asynchronous fifo circuit |
-
2005
- 2005-01-06 JP JP2005001740A patent/JP2006191389A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188454A (en) * | 2008-02-01 | 2009-08-20 | Nikon Corp | Data transfer device and electronic camera |
US8314843B2 (en) | 2009-11-20 | 2012-11-20 | Kabushiki Kaisha Toshiba | Method and apparatus for information reproduction |
JP2011217408A (en) * | 2011-07-13 | 2011-10-27 | Toshiba Corp | Head separated camera device and video signal processing method |
JP2012039660A (en) * | 2011-10-31 | 2012-02-23 | Toshiba Corp | Head separation type camera apparatus |
WO2019077900A1 (en) * | 2017-10-19 | 2019-04-25 | Necプラットフォームズ株式会社 | Asynchronous fifo circuit |
US11205463B2 (en) | 2017-10-19 | 2021-12-21 | Nec Platforms, Ltd. | Asynchronous FIFO circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI513321B (en) | An image processing apparatus, an information processing apparatus, an information processing system, and a frame data output synchronization method | |
US8502578B2 (en) | Timing adjustment circuit, solid-state image pickup element, and camera system | |
JP2008085859A (en) | Imaging apparatus and control method therefor, and imaging system | |
KR20050109538A (en) | High frame rate high definition imaging system and method | |
JP2010283671A (en) | Imaging device | |
US20140098272A1 (en) | Photoelectric conversion device and imaging system | |
JP2009213106A (en) | Solid-state image pickup device | |
JP2006191389A (en) | Video camera | |
US8248520B2 (en) | Imaging apparatus and imaging method | |
JP2011109611A (en) | Head separate type camera device | |
JP7146574B2 (en) | IMAGING DEVICE, IMAGING DEVICE CONTROL METHOD AND PROGRAM | |
JP2005311535A (en) | Imaging apparatus and phase compensation method thereof, and control program | |
US8279309B2 (en) | Image capturing device with signal sampling | |
WO2019193670A1 (en) | Imaging system and endoscope system | |
US10979626B2 (en) | Image capturing apparatus, method of controlling same, and storage medium for reducing power consumption in transmission of image data | |
JP4546182B2 (en) | Imaging apparatus and timing signal control method | |
EP2822268A2 (en) | Scanning circuit, photoelectric conversion apparatus, and image pickup system | |
US7636120B2 (en) | Image-data output device and digital camera | |
JP5017199B2 (en) | Delay circuit | |
WO2020144777A1 (en) | Imaging element, endoscope, and control device | |
JP4549040B2 (en) | Imaging device | |
JP2002232790A (en) | Tv camera apparatus, and camera control unit and camera head for use in the apparatus | |
JP2013165313A (en) | Camera control device | |
JP2008028696A (en) | Synchronous circuit of imaging element | |
JP4432570B2 (en) | Horizontal register transfer pulse generation circuit and imaging apparatus having this circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060615 |