JP2006121060A - 半導体装置及びその作製方法、並びに電子機器 - Google Patents
半導体装置及びその作製方法、並びに電子機器 Download PDFInfo
- Publication number
- JP2006121060A JP2006121060A JP2005275070A JP2005275070A JP2006121060A JP 2006121060 A JP2006121060 A JP 2006121060A JP 2005275070 A JP2005275070 A JP 2005275070A JP 2005275070 A JP2005275070 A JP 2005275070A JP 2006121060 A JP2006121060 A JP 2006121060A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- thin film
- conductive layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】 本発明は、薄膜集積回路と、センサ又はアンテナを有する第1の基板と、アンテナを有する第2の基板を有し、センサ又はアンテナを有する第1の基板とアンテナを有する第2の基板とは、薄膜集積回路を挟持している半導体装置である。複数のアンテナを有し、且つ通信する周波数帯が異なる場合、複数の周波数帯を受信することが可能であるため、リーダライタの選択幅が広がる。また、センサとアンテナを有する場合、センサで検知した情報を信号化し、アンテナを介して該信号をリーダライタに出力することが可能である。このため、従来の無線チップ等の半導体装置より、高付加価値を有する。
【選択図】図8
Description
層上に複数の素子を形成し、続いて剥離層を除去する。そうすると、複数の素子は基板から剥離され、基板と複数の素子の間には空間が生じる。その後、複数の素子を基板に接着させるが、当該複数の素子は数μm程度と薄く、また大変軽い。そのため、複数の素子を基板に接着させる前に、当該複数の素子が基板から飛散してしまうことがあった。
本発明の半導体装置の作製方法について、図面を参照して説明する。
の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。さらには、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。これは、タングステンを含む層を形成し、その上層にタングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、および窒化酸化珪素層を形成するとよい。
上の積層構造とし、該ゲート電極に異方性エッチングを行って該ゲート電極を構成する下層の導電層をマスクとして用いる手法と、サイドウォール絶縁層をマスクとして用いる手法がある。前者の手法を採用して形成された薄膜トランジスタはGOLD(Gate Overlapped Lightly Doped drain)構造と呼ばれる。本発明は、前者と後者のどちらの手法を用いてもよい。但し、後者のサイドウォール絶縁層をマスクとして用いる手法を用いると、LDD領域を確実に形成することができ、また、LDD領域の幅の制御が容易になるという利点がある。
上記の実施の形態によると、剥離層101〜104は、エッチング剤により完全に除去している(図3(A)参照)。しかし、本発明はこの形態に制約されず、剥離層101〜104を選択的に除去してもよい(図4(A)参照)。その後、第1の薄膜集積回路166及び第2の薄膜集積回路167を有する層上に導電層175が設けられた基板179を設けて、基板一体化した後、物理的手段(物理的な力)により、基板100から、第1の薄膜集積回路166及び第2の薄膜集積回路167を有する層と、導電層175が設けられた基板179基板とを剥離してもよい(図4(C)参照)。物理的手段(物理的な力)により、基板100から第1の薄膜集積回路166及び第2の薄膜集積回路167を有する層を剥離すると、剥離層101〜104は基板100上に残存する場合と、基板100から剥離層101〜104と第1の薄膜集積回路166、第2の薄膜集積回路167が共に剥離される場合の2つの場合があり、本形態では後者の場合を示す(図4(C)参照)。なお、物理的手段(物理的な力)とは、ノズルから吹き付けられるガスの風圧、超音波等の外部からストレスを与える手段に相当する。
本実施の形態では、実施の形態1及び実施の形態2において、導電層を有する基板179又は導電層を有する基板189の一方の代わりにセンサを有する基板を接着する例を示す。
上記の実施の形態では、無線チップとして機能する半導体装置について説明したが、本発明はこの形態に制約されない。そこで本実施の形態では、上記構成とは異なる半導体装置について説明する。
Claims (25)
- 第1の基板上に剥離層を選択的に形成し、
前記第1の基板及び前記剥離層に接するように第1の絶縁層を形成し、
前記第1の絶縁層上に複数の薄膜トランジスタを形成し、
前記第1の絶縁層上に第2の絶縁層を形成し、
前記第1の基板の一部が露出するように、前記第1の絶縁層と前記第2の絶縁層に第1の開口部を形成し、
前記複数の薄膜トランジスタのソース領域及びドレイン領域が露出するように、前記第2の絶縁層に第2の開口部を形成し、
前記第1の開口部を充填する第1の導電層及び前記第2の開口部を充填する第2の導電層を形成し、
前記剥離層の一部が露出するように前記第1の絶縁層と前記第2の絶縁層に第3の開口部を形成し、
前記第3の開口部にエッチング剤を導入して前記剥離層を除去し、前記第2の導電層と、第2の基板上に設けられた第3の導電層とが接続するように、前記複数の薄膜トランジスタと前記第2の基板を貼り合わせた後、前記第1の基板から前記複数の薄膜トランジスタを剥離し、
前記第1の導電層と、第3の基板上に設けられた第4の導電層とが接続するように、前記複数の薄膜トランジスタと前記第3の基板を貼り合わせることを特徴とする半導体装置の作製方法。 - 第1の基板上に剥離層を選択的に形成し、
前記第1の基板及び前記剥離層に接するように第1の絶縁層を形成し、
前記第1の絶縁層上に複数の薄膜トランジスタを形成し、
前記第1の絶縁層上に第2の絶縁層を形成し、
前記第1の基板の一部が露出するように、前記第1の絶縁層と前記第2の絶縁層に第1の開口部を形成し、
前記複数の薄膜トランジスタのソース領域及びドレイン領域が露出するように、前記第2の絶縁層に第2の開口部を形成し、
前記第1の開口部を充填する第1の導電層及び前記第2の開口部を充填する第2の導電層を形成し、
前記剥離層の一部が露出するように前記第1の絶縁層と前記第2の絶縁層に第3の開口部を形成し、
前記第3の開口部にエッチング剤を導入して前記剥離層を選択的に除去し、前記第2の導電層と、第2の基板上に設けられた第3の導電層とが接続するように、前記複数の薄膜トランジスタと前記第2の基板を貼り合わせた後、物理的手段により、前記第1の基板から前記複数の薄膜トランジスタを剥離し、
前記第1の導電層と、第3の基板上に設けられた第4の導電層とが接続するように、前記複数の薄膜トランジスタと前記第3の基板を貼り合わせることを特徴とする半導体装置の作製方法。 - 請求項1又は請求項2において、前記剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする半導体装置の作製方法。
- 請求項1又は請求項2において、前記剥離層として、酸素雰囲気下で、スパッタリング法により、タングステン又はモリブデンの酸化物を含む層を形成することを特徴とする半導体装置の作製方法。
- 請求項1又は請求項2において、前記剥離層として、タングステン又はモリブデン含む層を形成し、その上層に珪素の酸化物を含む層を形成することを特徴とする半導体装置の作製方法。
- 請求項1又は請求項2において、前記絶縁層として、珪素を含む層を形成することを特徴とする半導体装置の作製方法。
- 請求項1又は請求項2において、前記エッチング剤はフッ化ハロゲンを含む気体又は液体であることを特徴とする半導体装置の作製方法。
- 請求項1又は請求項2において、前記第3の導電層及び前記第4の導電層は、アンテナとして機能することを特徴とする半導体装置の作製方法。
- 請求項1又は請求項2において、前記第3の導電層はアンテナとして機能し、前記第4の導電層は、センサと電気的に接続することを特徴とする半導体装置の作製方法。
- 薄膜集積回路と、センサを有する第1の基板と、アンテナを有する第2の基板を有し、前記薄膜集積回路は、前記センサを有する第1の基板と前記アンテナを有する第2の基板に挟持されていることを特徴とする半導体装置。
- 請求項10において、前記薄膜集積回路及び前記第1の基板に設けられたセンサ、並びに前記薄膜集積回路及び前記第2の基板に設けられたアンテナそれぞれは、導電性粒子で電気的に接続されていることを特徴とする半導体装置。
- 請求項10において、前記薄膜集積回路及び前記センサを有する第1の基板、並びに前記薄膜集積回路及び前記アンテナを有する第2の基板は、導電性粒子を有する樹脂を挟持していることを特徴とする半導体装置。
- 薄膜集積回路と、アンテナを有する第1の基板と、アンテナを有する第2の基板を有し、前記薄膜集積回路は、前記アンテナを有する第1の基板と前記アンテナを有する第2の基板に挟持されていることを特徴とする半導体装置。
- 請求項13において、前記薄膜集積回路及び前記第1の基板に設けられたアンテナ、並びに前記薄膜集積回路及び前記第2の基板に設けられたアンテナは、導電性粒子で電気的に接続されていることを特徴とする半導体装置。
- 請求項13において、前記薄膜集積回路及び前記アンテナを有する第1の基板、並びに前記薄膜集積回路及び前記アンテナを有する第2の基板は、導電性粒子を有する樹脂を挟持していることを特徴とする半導体装置。
- 請求項10又は請求項13において、前記第1の基板及び前記第2の基板は、可とう性を有することを特徴とする半導体装置。
- 第1の基板上に設けられた第1の導電層と、
前記第1の導電層を覆う第1の絶縁層と、
前記第1の絶縁層上に設けられた第1の薄膜トランジスタ及び第2の薄膜トランジスタと、前記第1の薄膜トランジスタ及び前記第2の薄膜トランジスタを覆う第2の絶縁層と、
前記第2の絶縁層上に設けられた第2の導電層及び第3の導電層と、
第2の基板上に設けられた第4の導電層を有し、
前記第2の導電層は、前記第2の絶縁層に設けられた第1の開口部を介して前記第1の薄膜トランジスタのソース領域及びドレイン領域に接続し、且つ前記第1の絶縁層と前記第2の絶縁層の各々に設けられた第2の開口部を介して前記第1の導電層に接続し、
前記第3の導電層は、前記第2の絶縁層に設けられた第3の開口部を介して前記第2の薄膜トランジスタのソース領域及びドレイン領域に接続し、且つ前記第4の導電層に接続することを特徴とする半導体装置。 - 請求項17において、前記第1の導電層及び前記第2の導電層、並びに前記第3の導電層及び前記第4の導電層は、それぞれ導電性粒子で電気的に接続されていることを特徴とする半導体装置。
- 請求項17において、前記第1の基板及び前記第1の絶縁層、並びに前記第2の絶縁層及び前記第2の基板は、導電性粒子を有する樹脂を挟持していることを特徴とする半導体装置。
- 請求項17において、前記第1の基板及び第2の基板は、可撓性を有することを特徴とする半導体装置。
- 請求項17において、前記第1の導電層及び前記第4の導電層は、アンテナとして機能することを特徴とする半導体装置。
- 請求項17において、前記第1の導電層は、アンテナとして機能し、前記第4の導電層はセンサに電気的に接続することを特徴とする半導体装置。
- 請求項17において、前記第2の導電層は、導電性粒子を有する樹脂を介して前記第1の導電層と接する領域及び、前記第2の絶縁層に接する領域を有することを特徴とする半導体装置。
- 請求項17において、前記第1の薄膜トランジスタと前記第2の薄膜トランジスタは、サイドウォール絶縁層を有することを特徴とする半導体装置。
- 請求項10乃至請求項24のいずれか一項に記載の前記半導体装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005275070A JP5072208B2 (ja) | 2004-09-24 | 2005-09-22 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004278548 | 2004-09-24 | ||
JP2004278548 | 2004-09-24 | ||
JP2005275070A JP5072208B2 (ja) | 2004-09-24 | 2005-09-22 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006121060A true JP2006121060A (ja) | 2006-05-11 |
JP2006121060A5 JP2006121060A5 (ja) | 2008-11-06 |
JP5072208B2 JP5072208B2 (ja) | 2012-11-14 |
Family
ID=36538601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005275070A Expired - Fee Related JP5072208B2 (ja) | 2004-09-24 | 2005-09-22 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5072208B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008065660A (ja) * | 2006-09-08 | 2008-03-21 | Semiconductor Energy Lab Co Ltd | 非接触充電機能を備えたセンサ装置及びそれを有する容器類 |
JP2008181493A (ja) * | 2006-12-27 | 2008-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2008217776A (ja) * | 2007-02-09 | 2008-09-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2008217778A (ja) * | 2007-02-09 | 2008-09-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2009004756A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2009016808A (ja) * | 2007-06-07 | 2009-01-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2009282153A (ja) * | 2008-05-20 | 2009-12-03 | Kyocera Mita Corp | 画像形成装置及び消耗品ユニット |
JP2010153804A (ja) * | 2008-11-20 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | フレキシブル半導体装置の作製方法 |
US8781433B2 (en) | 2007-01-06 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2015156220A (ja) * | 2006-03-15 | 2015-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2017157850A (ja) * | 2007-03-13 | 2017-09-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2019216267A (ja) * | 2014-05-22 | 2019-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置及び健康管理システム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001272923A (ja) * | 2000-01-17 | 2001-10-05 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
JP2002353235A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板とそれを用いた表示装置およびその製造方法 |
JP2003100450A (ja) * | 2001-06-20 | 2003-04-04 | Semiconductor Energy Lab Co Ltd | 発光装置及びその作製方法 |
JP2004233444A (ja) * | 2003-01-28 | 2004-08-19 | Seiko Epson Corp | アクティブマトリクス型表示装置および薄膜トランジスタ型表示装置 |
-
2005
- 2005-09-22 JP JP2005275070A patent/JP5072208B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001272923A (ja) * | 2000-01-17 | 2001-10-05 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
JP2002353235A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板とそれを用いた表示装置およびその製造方法 |
JP2003100450A (ja) * | 2001-06-20 | 2003-04-04 | Semiconductor Energy Lab Co Ltd | 発光装置及びその作製方法 |
JP2004233444A (ja) * | 2003-01-28 | 2004-08-19 | Seiko Epson Corp | アクティブマトリクス型表示装置および薄膜トランジスタ型表示装置 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015156220A (ja) * | 2006-03-15 | 2015-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2008065660A (ja) * | 2006-09-08 | 2008-03-21 | Semiconductor Energy Lab Co Ltd | 非接触充電機能を備えたセンサ装置及びそれを有する容器類 |
JP2008181493A (ja) * | 2006-12-27 | 2008-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US10380472B2 (en) | 2006-12-27 | 2019-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9965713B2 (en) | 2006-12-27 | 2018-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8517275B2 (en) | 2006-12-27 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8781433B2 (en) | 2007-01-06 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8816484B2 (en) | 2007-02-09 | 2014-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2008217776A (ja) * | 2007-02-09 | 2008-09-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2008217778A (ja) * | 2007-02-09 | 2008-09-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2017157850A (ja) * | 2007-03-13 | 2017-09-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2009004756A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2012212917A (ja) * | 2007-06-07 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2009016808A (ja) * | 2007-06-07 | 2009-01-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2009282153A (ja) * | 2008-05-20 | 2009-12-03 | Kyocera Mita Corp | 画像形成装置及び消耗品ユニット |
JP2010153804A (ja) * | 2008-11-20 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | フレキシブル半導体装置の作製方法 |
JP2019216267A (ja) * | 2014-05-22 | 2019-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置及び健康管理システム |
US10964393B2 (en) | 2014-05-22 | 2021-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating a semiconductor device having a memory circuit with an OS transistor and an arithmetic circuit |
US11488668B2 (en) | 2014-05-22 | 2022-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and healthcare system |
Also Published As
Publication number | Publication date |
---|---|
JP5072208B2 (ja) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5072208B2 (ja) | 半導体装置の作製方法 | |
US7368318B2 (en) | Semiconductor device and method for manufacturing the same, and electric appliance | |
US11317806B2 (en) | Wireless sensor device | |
US7482248B2 (en) | Manufacturing method of semiconductor device | |
JP4942998B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
TWI411062B (zh) | 半導體裝置製造方法以及半導體裝置和電子裝置 | |
KR101416876B1 (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
US8716834B2 (en) | Semiconductor device including antenna | |
JP5523593B2 (ja) | 半導体装置 | |
US20080076974A1 (en) | Biological information detection sensor device | |
US20110291816A1 (en) | Semiconductor device | |
JP5296360B2 (ja) | 半導体装置およびその作製方法 | |
JP5072217B2 (ja) | 半導体装置の作製方法 | |
JP4912641B2 (ja) | 無線チップの作製方法 | |
JP5089037B2 (ja) | 半導体装置の作製方法 | |
JP4749102B2 (ja) | 半導体装置の作製方法 | |
JP4912586B2 (ja) | 薄膜集積回路装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080917 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120821 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |