JP2006066663A - 半導体パッケージ部品 - Google Patents

半導体パッケージ部品 Download PDF

Info

Publication number
JP2006066663A
JP2006066663A JP2004247769A JP2004247769A JP2006066663A JP 2006066663 A JP2006066663 A JP 2006066663A JP 2004247769 A JP2004247769 A JP 2004247769A JP 2004247769 A JP2004247769 A JP 2004247769A JP 2006066663 A JP2006066663 A JP 2006066663A
Authority
JP
Japan
Prior art keywords
plasma
semiconductor element
semiconductor wafer
semiconductor
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004247769A
Other languages
English (en)
Inventor
Hiroshi Haji
宏 土師
Kiyoshi Arita
潔 有田
Akira Nakagawa
顕 中川
Kazuhiro Noda
和宏 野田
Teruaki Nishinaka
輝明 西中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004247769A priority Critical patent/JP2006066663A/ja
Publication of JP2006066663A publication Critical patent/JP2006066663A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 接合材料を介して素子実装体の表面に接合された半導体素子実装構造を有する半導体パッケージ部品において、その構造的強度を向上させることができる半導体素子実装構造を提供する。
【解決手段】 半導体パッケージ部品において、上記半導体素子の上記実装側表面の端部に形成された湾曲凸面部と、当該半導体素子の周部全体における上記湾曲凸面部と上記素子実装体の上記表面との間に形成された接合材料充填用空間とを備えさせ、上記接合材料充填用空間に上記接合材料を充填させた実装構造とする。
【選択図】 図２

Description

本発明は、半導体素子における回路形成側表面とは反対側の実装側表面が、素子実装体の表面に接合材料を介して接合された半導体素子実装構造を有する半導体パッケージ部品
に関する。
従来、この種の半導体素子実装構造を有する半導体パッケージ部品としては、ＱＦＰ（Quad Flat Package）やＢＧＡ（Ball Grid Array）等、種々構造のものが知られている。このような半導体パッケージ部品に用いられる半導体素子は、半導体ウェハに形成された複数の半導体素子をダイシング処理により個片に分割することにより製造されている。
従来のこのようなダイシング処理においては、例えば、ダイサーと呼ばれるダイヤモンド等を用いた円盤型カッターを用いて、半導体ウェハに形成されたそれぞれの半導体素子を分割位置に沿って機械的に切断することで、それぞれの半導体素子への分割を行う方法がある（例えば、特許文献１参照）。また、このようなダイサーを用いてダイシングを行う方法の他にも、半導体ウェハの分割線に沿ってレーザ光を照射することで分割を行う方法もある（例えば、特許文献２参照）。
特開２００３−１７３９８７号公報 特開２００３−１５１９２４号公報
近年、このような半導体素子が用いられた電子回路を内蔵する電子機器の小型化が進んでおり、このような小型化に伴い電子回路自体の小型化が図られつつある。中でも、半導体素子を薄くする取り組み、すなわち半導体ウェハの薄化が活発に行われており、その厚みが１００μｍ以下の半導体ウェハが用いられるようになっている。
しかしながら、このように薄化された半導体素子は、薄化されていることによりその抗折強度が低下するとともに、特にウェハ状態の半導体素子を切断して個片毎に分割するダイシング処理において、ダイサーやレーザ光を用いた機械的な切断が行われることにより、それぞれの半導体素子の端部にはエッジ部分が形成されることとなり、このようなエッジ部分の存在は、欠片の発生や素子の破損を招きやすく、半導体素子の抗折強度を低下させるという問題がある。
このように半導体素子自体の薄化や機械的なダイシング処理が行われることに起因する半導体素子の抗折強度の低下は、接合材料を介して素子実装体に当該半導体素子を接合することにより製造される半導体パッケージ部品の構造的強度をも低下させることとなるという問題がある。
従って、本発明の目的は、上記問題を解決することにあって、接合材料を介して素子実装体の表面に接合された半導体素子実装構造を有する半導体パッケージ部品において、その構造的強度を向上させることができる半導体パッケージ部品を提供することにある。
上記目的を達成するために、本発明は以下のように構成する。
本発明の第１態様によれば、半導体素子における回路形成側表面とは反対側の実装側表面が、素子実装体の表面に接合材料を介して接合された半導体素子実装構造を有する半導体パッケージ部品において、
上記半導体素子の上記実装側表面の端部に形成された湾曲凸面部と、
当該半導体素子の周部全体における上記湾曲凸面部と上記素子実装体の上記表面との間に形成された接合材料充填用空間とを備え、
上記接合材料充填用空間に上記接合材料が充填されていることを特徴とする半導体パッケージ部品を提供する。
本発明の第２態様によれば、上記接合材料は、上記湾曲凸面部に接しながら上記半導体素子の周部全体に渡って配置され、当該半導体素子の周方向に略三角形状断面を有する***状接合部を有し、
上記***状接合部における上記三角形状断面は、上記半導体素子の内側方向と外側方向とのそれぞれの方向に末広がり形状を有する断面である第２態様に記載の半導体パッケージ部品を提供する。
本発明によれば、半導体パッケージ部品において、半導体素子の実装側表面の端部に湾曲凸面部が形成され、当該半導体素子の周部全体における上記湾曲凸面部と、素子実装体の表面との間に形成される接合材料充填用空間に、略隙間が空くことが無いように接合材料が充填されていることにより、その構造的強度を向上させることができる。
特に、上記接合材料が、上記湾曲凸面部に接しながら上記半導体素子の周部全体に渡って配置され、当該半導体素子の周方向に略三角形状断面を有する***状接合部における上記三角形状断面が、上記半導体素子の外側方向だけでなく、内側方向にも末広がり形状を有していることにより、より様々な方向からの外力に対して耐えることができる構造を有することができ、その構造的強度を向上させることができる。
また、このような上記湾曲凸面部を有するような半導体素子は、従来の方法では製造することが困難であるが、本明細書に開示されている方法により具体的に製造することができる。
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
（第１実施形態）
本発明の第１の実施形態にかかる半導体パッケージ部品の模式的な断面図を、図１に示す。図１に示すように、半導体パッケージ部品５０は、半導体素子６ｄの回路形成面６ａとは反対側の表面である実装側表面６ｂが、素子実装体の一例である基板５１の表面に接合材料５２を介して接合された半導体素子実装構造を有している。このような半導体パッケージ部品としてはＱＦＰやＢＧＡ等があり、回路形成基板等にこのような半導体パッケージ部品５０が実装されることで、電子回路を形成することが可能となっている。ここで、上記素子実装体とは、上記半導体素子が接合されることにより半導体パッケージ部品が形成される上記接合対象物のことであり、樹脂基板、紙−フェノール基板、セラミック基板、ガラス・エポキシ（ガラエポ）基板、フィルム基板などの回路基板、単層基板若しくは多層基板などの回路基板、部品、筐体、又は、フレームなど、回路が形成されている対象物を意味する。
図１に示すように、半導体パッケージ部品５０において、半導体素子６ｄは、実装側表面６ｂ及びその周部近傍に配置された接合材料５２を介して、基板５１の表面における所定の位置に固定されている。このような接合材料５２としては、樹脂等の接着剤や金属ペースト材料等の様々な材料を用いることができる。
また、半導体素子６ｄの回路形成面６ａには、半導体素子６ｄ内に形成された回路形成部（図示しない）を素子外部の回路と電気的に接続するための電極端子である複数の外部接続用電極５３が形成されている。なお、このような外部接続用電極５３は、導電性金属材料により形成されている。さらに、基板５１の表面には、導電性金属材料により形成された複数の電極５１ａが配置されており、基板５１の表面に固定された半導体素子６ｄのそれぞれの外部接続用電極５３と基板５１のそれぞれの電極５１ａとが、導電性金属材料により形成されたワイヤ５４により電気的に接続されている。
このようなワイヤ５４を用いたそれぞれの電極の接続方法は、一般的にワイヤボンディングと呼ばれているが、本第１実施形態の半導体パッケージ部品５０におけるそれぞれの電極の接続方法は、このようなワイヤボンディングを用いた手法に限定されることなく、例えば、テープオートメーテッドボンディング（ＴＡＢ）等の他のボンディング方法が用いられるような場合であってもよい。なお、半導体素子パッケージ部品５０におけるこのような半導体素子実装構造を保護するために、当該実装構造全体が樹脂等を用いて封止されるような場合であってもよい。
ここで、このような構造を有する半導体素子パッケージ部品５０における半導体素子６ｄと基板５１との接合部分を説明するための部分拡大模式斜視図（一部断面有り）を図２に示す。
図２に示すように、略矩形状の半導体素子６ｄにおける実装側表面６ｂの外周端部には、湾曲凸面部の一例であるＲ部６ｅが形成されている。すなわち、半導体素子６ｄにおいて、図示上面である回路形成面６ａの外周端部には角部分（エッジ部分）が存在しているのに対して、図示下面である実装側表面６ｂの外周端部には、角部分が存在することなく、滑らかな湾曲凸面で形成されたＲ部６ｅが、その外周全体に渡って形成されている。このＲ部６ｅの表面と基板５１の表面とを接合するように、半導体素子６ｄの周部全体に接合材料５２がロ字型に***されて配置された***状接合部５２ａが形成されている。
さらに、半導体素子６ｄの周方向におけるこのＲ部６ｅ付近及び***状接合部５２ａの部分拡大断面図を図３に示す。図３に示すように、Ｒ部６ｅの湾曲凸面と基板５１の表面にて囲まれた空間（接合材料充填用空間）Ｓには、接合材料５２が略隙間が空くことが無いように充填されている。また、この接合材料５２により形成された***状接合部５２ａは、略三角形状の断面を有しており、当該断面は、図示左右それぞれの方向に末広がり形状を有している。すなわち、半導体素子６ｄの内側方向と外側方向とのそれぞれの方向に末広がり形状を有する略三角形状の断面を、***状接合部５２ａは有している。
半導体素子６ｄを基板５１に固定させる接合材料５２が、半導体素子６ｄに形成されたＲ部６ｅの存在によって、上述のような略三角形状の断面を有するように配置されていることにより、半導体素子６ｄと基板５１との接合強度を向上させることができる。特に、このような略三角形状の断面が、半導体素子６ｄの外側方向に末広がり形状を有するだけでなく、半導体素子６ｄの内側方向にも末広がり形状を有していること、すなわち、半導体素子６ｄの表面の一部と基板５１の表面との間の空間である空間Ｓに、隙間なく接合材料５２が充填されていることにより、様々な方向からの外力に対する耐力を向上させることができ、上記接合強度をさらに向上させることができる。従って、構造的強度を向上させることができる半導体素子パッケージ部品５０を実現することができる。
なお、図３においては、Ｒ部６ｅを除く半導体素子６ｄの実装側表面６ｂと基板５１の表面との間に、接合材料５２が充填されている状態を示しているが、このような場合に代えて、当該部分へ接合材料５２が充填されていないような場合であってもよい。ただし、構造的強度の向上のためには、当該部分にも接合材料５２が充填されていることが望ましい。
次に、このような半導体素子実装構造を実現することを可能とするＲ部６ｅを有する半導体素子６ｄの製造方法について、具体的に説明する。
まず、このような半導体素子の製造工程において用いられるプラズマ処理装置１０１の構成を模式的に示す模式構成図を図４に示す。なお、図４は、プラズマ処理装置１０１の縦断面を示す模式構成図である。このプラズマ処理装置１０１は、複数の半導体素子が回路形成面（第１の表面）に形成された半導体ウェハを半導体素子の個片毎に分割することで、それぞれの半導体素子を製造する装置（半導体素子の分割装置）であって、例えば、その厚みが１００μｍ以下というように薄化された半導体素子の製造に用いられる。
また、このような半導体素子の一連の製造工程では、まず半導体ウェハの回路形成面に半導体の主材質であるシリコンよりもプラズマエッチングされにくい材質からなる保護シートが貼り付けられ、回路形成面の反対側表面であるマスク配置側面には、半導体ウェハを半導体素子の個片毎に分割するための切断線（分割線）を画定するマスクが形成される。そしてこの状態の半導体ウェハを対象として本プラズマ処理装置１０１によって、プラズマダイシング及びマスク除去の各工程が行われる。
具体的に、プラズマ処理装置１０１の構成について図４を用いて説明する。
図４のプラズマ処理装置１０１において、真空チャンバ１の内部は上述の半導体ウェハを対象としたプラズマ処理を行う処理室２となっており、減圧下でプラズマを発生させるための密閉空間が形成可能となっている。処理室２内部の下方には下部電極３（第１の電極）が配置されており、下部電極３の上方には上部電極４（第２の電極）が下部電極３に対して対向配置されている。下部電極３と上部電極４とはそれぞれ略円筒形状を有しており、処理室２内において同心配置されている。
下部電極３は、処理室２の底部を埋める形で装着された２つの層である絶縁部材５Ａ、５Ｂに周囲を取り囲まれ、処理室２の底部の中央部に処理対象物を保持する上面が露出されかつ固定された状態で配設されている。下部電極３はアルミニウムなどの導電体によって製作されており、上記処理対象物を保持する円盤状の電極部３ａと、この電極部３ａの下面より下方に突出し、その一端が真空チャンバ１の外部に露出するように形成された円柱状の支持部３ｂとを一体的な状態として備えている。また、この支持部３ｂは絶縁部材５Ｃを介して真空チャンバ１に保持されており、このように保持されることで、下部電極３が電気的に絶縁された状態で真空チャンバ１に装着されている。
上部電極４は、下部電極３と同様にアルミニウムなどの導電体で製作されており、円盤状の電極部４ａと、この電極部４ａの上面より上方に突出し、その一端が真空チャンバ１の外部に露出するように形成された円柱状の支持部４ｂとを一体的な状態として備えている。また、この支持部４ｂは真空チャンバ１と電気的に導通されるとともに、電極昇降装置２４（図１０参照）によって昇降可能となっている。この電極昇降装置２４により上部電極４は、その昇降の上端位置であって、下部電極３との間に半導体ウェハの搬出入を行うための大きな空間が形成される位置であるウェハ搬出入位置と、その昇降の下端位置であって、上部電極４と下部電極３との間にプラズマ処理のためのプラズマ放電を発生させる放電空間が形成される位置である放電空間形成位置との間にて昇降されることが可能となっている。なお、電極昇降装置２４は電極間距離変更手段として機能し、上部電極４を昇降させることにより、下部電極３と上部電極４との間の電極間距離Ｄ（図５参照）を変更することができる。
次に、下部電極３の詳細な構造および処理対象の半導体ウェハについて説明する。図４に示すように、下部電極３の電極部３ａの上面は、半導体ウェハ６を載置する平面状の保持面（保持部の一例である）となっており、保持面の外縁部にはその全周渡って絶縁被覆層３ｆが設けられている。この絶縁被覆層３ｆはアルミナなどのセラミックによって形成されており、下部電極３が真空チャンバ１内に装着された状態では、図４に示すように、絶縁被覆層３ｆの外縁部は部分的に絶縁部材５Ａによって覆われる。このような構造を有することにより、下部電極３の外縁部は放電空間内に発生したプラズマから絶縁され、異常放電の発生を防止することが可能とされている。
図５は、プラズマダイシングが開始される前の半導体ウェハ６を下部電極３に載置した状態を示す部分模式断面図である。半導体ウェハ６はシリコンを主材質とする半導体基板であり、半導体ウェハ６の表面（図５の下面側）の回路形成面６ａ（第１の表面）には保護シート３０が貼着されている。半導体ウェハ６を下部電極３の上面である電極部３ａの保持面３ｇの上に載置した状態では、保護シート３０は保持面３ｇに密着することとなる。
保護シート３０は、ポリイミドなどの絶縁体の樹脂を１００μｍ程度の厚みの膜に形成した絶縁層を含んだ構成となっており、粘着材により半導体ウェハ６の回路形成面６ａに剥離可能に貼り付けられる。保護シート３０が貼り付けられた半導体ウェハ６を下部電極３に保持させる際には、後述するようにこの絶縁層が半導体ウェハ６を電極部３ａの保持面３ｇによって静電吸着する際の誘電体として機能する。
また保護シート３０の材質としては、後述のプラズマダイシングにおいて半導体ウェハ６の主材質であるシリコンよりもエッチングされにくい材質が選定されることが好ましい。このようにすることで、プラズマダイシングの過程でプラズマによるエッチングレート分布が均一でなく、半導体ウェハのエッチングレートに部分的なばらつきが生じる場合が生じても、保護シート３０がエッチングストップ層として機能するようになっている。
また、回路形成面６ａの反対側（図５において上側）の表面には、後述するプラズマダイシングにおける切断線（分割線）を画定するマスクが配置されるマスク配置面６ｂ（第２の表面、さらに前述した実装側表面６ｂとなる）となっている。このマスクは、後述するようにマスク配置面６ｂとなる側の表面を例えば機械加工によって研削した後に、レジスト膜３１ａでパターニングすることにより形成され、これによりプラズマエッチングの対象となる切断線３１ｂの部分を除く領域がレジスト膜３１ａで覆われる。すなわち、半導体ウェハ６における個々の半導体素子のマスク配置面６ｂがレジスト膜３１ａにて覆われる。
また、図５に示すように、下部電極３には保持面３ｇに開口する吸着孔３ｅが複数設けられており、吸着孔３ｅは下部電極３の内部に設けられた吸引孔３ｃに連通している。吸引孔３ｃは図４に示すように、ガスライン切換バルブ１１を介して真空吸着ポンプ１２に接続されており、ガスライン切換バルブ１１はＮ２ガスを供給するＮ２ガス供給部１３に接続されている。ガスライン切換バルブ１１を切り換えることにより、吸引孔３ｃを、真空吸着ポンプ１２またはＮ２ガス供給部１３に選択的に接続させることが可能となっている。
具体的には、ガスライン切換バルブ１１により真空吸着ポンプ１２が選択されて、吸引孔３ｃが真空吸着ポンプ１２と連通された状態において真空吸着ポンプ１２を駆動することにより、それぞれの吸着孔３ｅから真空吸引を行って下部電極３に載置された半導体ウェハ６を真空吸着して保持することができる。従って、それぞれの吸着孔３ｅ、吸引孔３ｃ、及び真空吸着ポンプ１２は、下部電極３の保持面３ｇに開口したそれぞれの吸着孔３ｅから真空吸引することで、保護シート３０を電極部３ａの保持面３ｇに密着させた状態で、半導体ウェハ６を真空吸着により保持する真空吸着手段となっている。
また、ガスライン切換バルブ１１によりＮ２ガス供給部１３が選択されて、吸引孔３ｃをＮ２ガス供給部１３に接続させることにより、それぞれの吸着孔３ｅから保護シート３０の下面に対してＮ２ガスを噴出させることができるようになっている。後述するようにこのＮ２ガスは、保護シート３０を保持面３ｇから強制的に離脱させる目的のブロー用ガスである。
また、図４に示すように。下部電極３には冷却用の冷媒流路３ｄが設けられており、冷媒流路３ｄは冷却装置１０と接続されている。冷却装置１０を駆動することにより、冷媒流路３ｄ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって昇温した下部電極３や下部電極３上の保護シート３０を介して半導体ウェハ６が冷却される。なお、冷媒流路３ｄおよび冷却機構１０は、下部電極３を冷却する冷却手段となっている。
また、図４のプラズマ処理装置１０１において、処理室２に連通して設けられた排気ポート１ａには、排気切換バルブ７を介して真空ポンプ８が接続されている。排気切換バルブ７を排気側に切り換えて真空ポンプ８を駆動することにより、真空チャンバ１の処理室２内部が真空排気され、処理空２内を減圧することが可能となっている。また、処理室２は圧力センサ２８（図４において図示省略、図７参照）を備えており、この圧力センサ２８の圧力計測結果に基づいて、後述する制御装置３３（図７参照）によって真空ポンプ８が制御されることにより、処理室２内を所望の圧力に減圧することが可能とされている。なお、このような所望の圧力に減圧するための真空ポンプ８の制御は、例えば、真空ポンプ８として可変容量型のものを用いて真空ポンプ８自体の真空排気能力を直接的に制御すること、あるいは、開度調整弁（バタフライ弁等）を真空排気経路に設け、その開度を制御することで間接的に真空排気能力を制御することにより行うことができる。なお、真空ポンプ８及び排気切換バルブ７が、処理室２内を所望の圧力に減圧する真空排気装置（減圧手段）となっている。また、排気切換バルブ７を大気開放側に切り換えることにより、排気ポート１ａを通して処理空２内には大気が導入され、処理室２内部の圧力を大気圧に復帰させることが可能となっている。
次に上部電極４の詳細構造について説明する。上部電極４は、中央の電極部４ａと電極部４ａを囲むようにその外周部に固定して設けられた絶縁体からなる環状部材４ｆを備えている。環状部材４ｆの内径は下部電極３の電極部４ａの外径と略同じとされており、下部電極３の周面よりも外側に広がるような形状で同心配置されており、環状部材４ｆは、上部電極４の下方中央部に配置された円盤状のガス吹出部４ｅを保持する機能を担っている。
ガス吹出部４ｅは、上部電極４と下部電極３の間に形成される放電空間においてプラズマ放電を発生させるためのプラズマ発生用ガスを供給する。ガス吹出部４ｅは、内部に多数の微細孔を有する多孔質材料を円盤状に加工した部材であり、上部電極４の電極部４ａの下面、ガス吹出部４ｅの上面、および環状部材４ｆの内周面にて囲まれたガス滞留空間４ｇ内に供給されたプラズマ発生用ガスを、これらの微細孔を介して放電空間内に満遍なく吹き出させて均一な状態で供給することが可能となっている。
支持部４ｂ内には、ガス滞留空間４ｇに連通するガス供給孔４ｃが設けられており、ガス供給孔４ｃは、真空チャンバ１の外部に配置されたプラズマ発生用ガス供給装置に接続されている。このプラズマ発生装置は、異なる種類のガスを個別に供給する複数のガス供給部として第１のガス供給部２０Ａ、第２のガス供給部２０Ｂ、及び第３のガス供給部２０Ｃと、それぞれのガス供給部２０Ａ、２０Ｂ、２０Ｃより供給されるガスを混合してガス組成を均一な状態とするガス混合部（配管の結合部）１９と、このガス混合部１９とそれぞれのガス供給部２０Ａ、２０Ｂ、２０Ｃとの間に配置され、ガス混合部１９に供給されるそれぞれのガスの供給流量を個別的に調整するガス流量調整部２１とを備えている。
ガス流量調整部２１は、第１のガス供給部２０Ａより供給されるガス流量を独自に調整する第１の流量制御バルブ２３Ａとガスの供給を遮断可能な第１の開閉バルブ２２Ａと、第２のガス供給部２０Ｂより供給されるガス流量を独自に調整する第２の流量制御バルブ２３Ｂとガスの供給を遮断可能な第２の開閉バルブ２２Ｂと、第３のガス供給部２０Ｃより供給されるガス流量を独自に調整する第３の流量制御バルブ２３Ｃとガスの供給を遮断可能な第３の開閉バルブ２２Ｃとを備えており、それぞれのバルブの開度制御及び開閉制御は、後述する制御装置３３により行われる。
本実施形態のプラズマ処理装置１０１においては、例えば、第１のガス供給部２０Ａより六フッ化硫黄ガス（ＳＦ６）が供給可能であり、第２のガス供給部２０Ｂよりヘリウムガス（Ｈｅ）が供給可能であり、第３のガス供給部２０Ｃより酸素（Ｏ２）が供給可能とされている。このようにプラズマ発生用ガス供給装置が構成されていることにより、それぞれのガス供給部２０Ａ、２０Ｂ、及び２０Ｃより選択された１又は複数のガス供給部より供給されたガスの供給流量をガス流量調整部２１にて個別に調整して、所望のガス組成及び流量の混合ガス（あるいは単独のガス）をガス混合部１９に供給するとともに、ガス混合部１９にて混合されたガス（混合ガス）を、ガス供給孔４ｃ、ガス滞留空間４ｇ、及びガス吹出部４ｅを通して放電空間内に供給することが可能となっている。
また、それぞれのガスの流量を個別に調整できるというガス流量調整部２１の機能を用いて、ガス組成、すなわちガスの供給比率を変更することなく、供給流量のみを変更することで、処理室２内の圧力を制御することができる。具体的には、予め設定された圧力条件と圧力センサ２８により検出される処理室２内の圧力に基づいて、制御装置３３によりガス流量調整部２１を制御することにより、処理室２内の圧力を上記圧力条件に合致するように調整することができる。従って、ガス流量調整部２１は処理室２内に供給されるガス組成を調整する機能と、処理室２内の圧力を制御する機能とを併せ持っている。
また、図４に示すように、下部電極３は、マッチング回路１６を介して高周波電源部１７に電気的に接続されている。高周波電源部１７を駆動することにより、接地部９に接地された真空チャンバ１と導通した上部電極４と下部電極３の間には高周波電圧が印加される。これにより、処理室２内部では上部電極４と下部電極３との間の放電空間においてプラズマ放電が発生し、処理室２内に供給されたプラズマ発生用ガスがプラズマ状態に移行する。また、マッチング回路１６は、このプラズマ発生時において処理室２内のプラズマ放電回路と高周波電源部１７のインピーダンスを整合させる機能を有している。なお、本実施形態においては、高周波電源部１７とマッチング回路１６とが高周波電力印加装置の一例となっている。
さらに下部電極３には、ＲＦフィルタ１５を介して静電吸着用ＤＣ電源部１８が接続されている。静電吸着用ＤＣ電源部１８を駆動することにより、図６（Ａ）のプラズマ処理装置１０１の模式図に示すように、下部電極３の表面には負電荷（図中「−」にて示す）が蓄積される。そしてこの状態で図６（Ｂ）のプラズマ処理装置１０１の模式図に示すように、高周波電源部１７を駆動して処理室２内にプラズマ３４（図中点表示部分にて示す）を発生させると、保持面３ｇ上に保護シート３０を介して載置された半導体ウェハ６と接地部９とを接続する直流印加回路３２が処理室２内のプラズマ３４を介して形成される。これにより、下部電極３、ＲＦフィルタ１５、静電吸着用ＤＣ電源部１８、接地部９、プラズマ３４、及び半導体ウェハ６を順次結ぶ閉じた回路が形成され、半導体ウェハ６には正電荷（図中「＋」にて示す）が蓄積される。
そして導電体により形成された下部電極３の保持面３ｇに蓄積された負電荷「−」と、半導体ウェハ６に蓄積された正電荷「＋」との間には、誘電体としての絶縁層を含む保護シート３０を介してクーロン力が作用し、このクーロン力によって半導体ウェハ６は下部電極３に保持される。このとき、ＲＦフィルタ１５は、高周波電源部１７の高周波電圧が、静電吸着用ＤＣ電源部１８に直接印加されることを防止する。なお、静電吸着用ＤＣ電源部１８の極性は正負逆でもよい。なお、このようにプラズマ処理装置１０１において、実質的にプラズマの発生に寄与している構成部分をまとめて、プラズマ発生装置ということもできる。
また、上記構成において、静電吸着用ＤＣ電源部１８は、下部電極３に直流電圧を印加することにより、保護シート３０で隔てられた半導体ウェハ６と下部電極３の保持面３ｇとの間に作用するクーロン力を利用して、半導体ウェハ６を静電吸着する静電吸着手段となっている。すなわち、下部電極３に半導体ウェハ６を保持させる保持手段は、保持面３ｇに開口する複数の吸着孔３ｅを介して保護シート３０を真空吸着する真空吸着手段と、上述の静電吸着手段との２種類を使い分けできるようになっている。
また、下部電極３と同様に上部電極４にも冷却用の冷媒流路４ｄが設けられており、冷媒流路４ｄは冷却装置１０と接続されている。冷却装置１０を駆動することにより、冷媒流路４ｄ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって昇温した上部電極４を冷却することが可能となっている。
また、処理室２の側面には、処理対象物である半導体ウェハ６の出し入れ用の開口部１ｂが設けられている（図１０参照）。開口部１ｂの外側には扉開閉装置２６によって昇降する扉２５が設けられており、扉２５を昇降させることにより開口部１ｂが開閉される。図１０は、扉開閉装置２６により扉２５を下降させて開口部１ｂを開放した状態で半導体ウェハ６を出し入れする状態を示している。
また、図１０に示すように、半導体ウェハ６の出し入れ時には、電極昇降装置２４により上部電極４を上昇させてウェハ搬出入位置に位置させて、上部電極４と下部電極３との間に搬送用のスペースを確保する。そしてこの状態で、半導体ウェハ６を吸着保持した吸着ヘッド２７を、アーム２７ａを操作することによって開口部１ｂを介して処理室２内に進入させる。これにより、下部電極３上への半導体ウェハ６の搬入および処理済みの半導体ウェハ６（半導体装置）の搬出が行われる。
次にこのような構成を有するプラズマ処理装置１０１における制御系の構成について、図７に示す制御系のブロック図を用いて以下に説明する。
図７に示すように、制御装置３３は、各種のデータや処理プログラムを記憶する記憶部９２と、これらのデータや処理プログラムに基づいて、プラズマ処理装置１０１における各構成部の動作制御を行うことでプラズマ処理の制御を行うプロセス制御部９１とを備えている。記憶部９２は、プラズマ処理条件８１（プラズマ条件または運転条件というような場合であってもよい）や、プラズマ処理の動作プログラム８２を記憶しており、プロセス制御部９１は、動作プログラム８２及びプラズマ処理条件８１に基づいてプラズマ処理の制御を行う。操作・入力部９４はキーボードなどの入力手段であり、プラズマ処理条件などのデータ入力や操作コマンドの入力を行う。表示部９３はディスプレイ装置であり、操作入力時の案内画面などの表示を行う。なお、図示しないが、制御装置３３が外部入出力インターフェースを備えて、装置外部との情報の受け渡しが行われるような場合であってもよい。
ここで、本第１実施形態のプラズマ処理装置１０１において用いられるプラズマ処理条件について説明する。プラズマエッチングにおいては、半導体ウェハ６の表面沿いの方向よりも厚み方向に強いエッチング特性（すなわち、当該厚み方向を主方向としたエッチング特性）を有する異方性エッチングと、当該表面沿いの方向と厚み方向とに略等しいエッチング特性を有する等方性エッチングというエッチング特性が異なる２種類のエッチングがある。本発明においては、プラズマダイシング処理の途中において、エッチング特性を切り換える（すなわち変更する）ことにより、異方性エッチング又は等方性エッチングのいずれか一方を実施した後、他方に切り換えて実施することにより、半導体ウェハのダイシング処理が行われる。
このような異方性エッチングと等方性エッチングを行うためのプラズマ処理条件８１の一例を図１３のデータテーブルに示す。図１３に示すように、プラズマ処理条件８１は、例えば、それぞれのプラズマ発生用ガスのガス組成と、処理室２内の圧力と、上部電極４と下部電極３との間に印加される高周波の周波数（放電周波数）との組み合わせ条件により決定される。具体的には、異方性エッチング用のプラズマ処理条件８１Ａとしては、混合ガスのガス組成（すなわち、それぞれのガスの混合比）がＳＦ６とＯ２とを１０：２の比率として、圧力を１００Ｐａとし、そして周波数を６０ＭＨｚとする組み合わせの条件となっている。また、等方性エッチング用のプラズマ処理条件８１Ｂとしては、ガス組成がＳＦ６とＨｅとを１０：３０の比率として、圧力を１０Ｐａとし、そして周波数を１３．５６ＭＨｚとする組み合わせの条件となっている。
なお、このようなエッチング特性の切り換えは、上述のようにガス組成、圧力、及び周波数の組み合わせにより決定されるプラズマ条件８１Ａと８１Ｂとを切り換えることにより行うが好ましいが、このような条件のみに限られるものではない。このような場合に代えて、例えば、ガス組成、圧力、及び周波数のうちのいずれか１つのパラメータのみを切り換えるような場合であっても、エッチング特性の切り換えを行うことができる。このようなエッチング特性の切り換えにおいては、ガス組成が最も有効なパラメータであり、その次に、圧力、周波数の順序となる。例えば、ガス組成のみを変更することで上記エッチング特性の切り換えを行うような場合にあっては、ＳＦ６：Ｏ２：Ｈｅのガス組成を、１０：２：０から１０：０：３０と変更することで、異方性エッチングから等方性エッチングへの切り換えを行うことができる。また、処理室２内の圧力のみを変更することで上記エッチング特性の切り換えを行うような場合にあっては、圧力を低下させる（例えば、１００Ｐａから１０Ｐａとする）ことで、異方性エッチングから等方性エッチングへの切り換えを行うことができる。また、高周波の周波数のみを変更することで上記エッチング特性の切り換えを行うような場合にあっては、周波数を低くする（例えば、６０Ｈｚから１３．５６Ｈｚとする）ことで、異方性エッチングから等方性エッチングへの切り換えを行うことができる。なお、これらのパラメータの他にも、例えば、高周波出力（例えば、５００〜３０００Ｗの範囲で設定される）やガス供給流量も一のパラメータとして用いられる。
また、異方性エッチング用のガス組成としては、デポジション（deposition:蒸着又は堆積）しやすい反応生成物を生じるようなガス組成を用いることが好ましい。例えば、異方性エッチング用のガス組成として、酸素を含むガス組成を用いることで、反応生成物としてシリコンのフッ素酸化物（ＳｉｘＦｙＯｚ）を生成することができる（ここで、ｘ、ｙ、ｚは整数）。このフッ素酸化物は、シリコンよりもエッチングされ難いという特性を有している。このような特性を利用することで、半導体ウェハにおいて、異方性エッチングの実施によりその表面に溝部を形成するとともに、当該形成された溝部の内側面に生成されたフッ素酸化物を付着させて膜を形成することができる（側壁デポジション）。一方、加速されたイオンによる物理的エッチングにより、上記溝部の底面にはフッ素酸化物が付着し難い。これにより、上記溝部の内側面は底面に比べてエッチングされ難くすることができ、その結果として当該エッチングを半導体ウェハの厚み方向に強く行うことが可能となり、より理想に近い異方性エッチングを実現することができる。従って、異方性エッチング用のガス組成としては、異方性エッチングを促進させるようなガス組成、すなわち側壁デポジションを起こし易いガス組成を用いることが好ましい。
また、プラズマ処理装置１０１においては、プラズマダイシング工程とアッシング工程とを行うことができ、プラズマダイシング工程における上述以外の条件としては、上部電極４と下部電極３との間の電極間距離Ｄの条件があり、例えば電極間距離Ｄとして５〜５０ｍｍの範囲で最適と考えられる値（電極間距離Ｄ１とする）が、プラズマ処理条件８１Ａ及び８１Ｂとして設定されている。一方、アッシング工程におけるプラズマ処理条件としては、例えば、高周波出力が１００〜１０００Ｗ、圧力が５〜１００Ｐａ、電極間距離Ｄが５０〜１００ｍｍの範囲内で最適と考えられる値（電極間距離Ｄ２とする）が設定されている。
なお、このような異方性エッチング用プラズマ処理条件８１Ａ、等方性エッチング用プラズマ処理条件８１Ｂ、及びアッシング工程用のプラズマ処理条件のそれぞれは、制御装置３３の記憶部９２に記憶されており、動作プログラム８２に基づいて、各工程毎に必要なプラズマ処理条件８１が選択されて、プロセス制御部９１により、当該選択されたプラズマ処理条件８１に基づいて、プラズマ処理が行われる。
動作プログラム８２に基づいて行われるプラズマ処理においては、図７に示すように、ガス流量調整部２１、ガスライン切換バルブ１１、高周波電源部１７、静電吸着用ＤＣ電源部１８、排気切換バルブ７、真空ポンプ８、真空吸着ポンプ１２、扉開閉装置２６、及び電極昇降装置２４の各部が、プロセス制御部９１により制御される。
また、圧力センサ２８の圧力検出結果に基づいて、プロセス制御部９１のよりガス流量調整部２１が制御されてそれぞれのガスの供給量の総量が調整されることで、処理室２の内部の圧力を、プラズマ処理条件８１に合致させるように制御することができる。
さらに、図７に示すように、制御装置３３には、プラズマ処理時間の計測を行う処理時間計測部９５が備えられており、異方性エッチング又は等方性エッチングの処理時間の計測を行い、当該計測結果が、例えば、それぞれのプラズマ処理条件８１に含まれている処理時間の条件に到達したときに、プロセス制御部９１により当該処理を終了させるような制御を行うことが可能となっている。
次に、このような構成を有するプラズマ処理装置１０１を用いて行われる半導体素子の製造方法およびこの半導体素子の製造方法の過程において実行される半導体ウェハの分割方法（ダイシング処理）について、以下に説明する。また、半導体ウェハ６に対する処理内容を説明するための模式説明図を図８（Ａ）〜（Ｈ）に示し、当該製造方法の手順を示すフローチャートを図９に示し、これらの図面を中心に参照しながら説明を行う。
まず、図８（Ａ）に示す状態において、半導体ウェハ６には複数の半導体素子が形成されており、さらにその厚みが１００μｍ以下となるように薄化処理が施された後の半導体ウェハである。また、半導体ウェハ６の回路形成面６ａには、粘着剤を介して保護シート３０が剥離可能に貼り付けられており、以降において施されるそれぞれの処理の際に回路形成面６ａが損傷を受けることを防止している。なお、保護シート３０は、回路形成面６ａの全面を覆い且つ半導体ウェハ６から外側にはみ出すことのないよう、半導体ウェハ６の外形形状と同じ形状に整形したものが用いられる。これにより、プラズマ処理において保護シート３０がプラズマに対して露呈することがなく、プラズマによる保護シート３０のダメージを防止することができる。また、半導体ウェハ６の回路形成面６ａには、外部接続用電極５３が形成されているが、図８（Ａ）〜（Ｈ）においては、その図示を省略している。
次に、図８（Ｂ）に示すように、半導体ウェハ６の回路形成面６ａの裏面であるマスク配置面６ｂに、半導体ウェハ６を半導体素子の個片毎に分割するための切断線を画定するマスクを形成する。樹脂より成るレジスト膜３１を半導体ウェハ６のマスク配置面６ｂの全面を覆って形成する。その後、図８（Ｃ）に示すように、レジスト膜３１をフォトリソグラフィによってパターニングして、切断線３１ｂに相当する部分のみを約２０μｍ幅で除去する。これにより、半導体ウェハ６のマスク配置面６ｂには切断線３１ｂの部分を除く領域がレジスト膜３１ａによって覆われたマスクが形成され、この状態のマスク付きの半導体ウェハ６が、プラズマ処理の対象となる。
以下、このマスク付きの半導体ウェハ６を対象としたプラズマ処理方法について、図９のフローチャートに沿って、図１０から図１２に示すプラズマ処理装置１０１の模式図を参照しながら説明する。なお、プラズマ処理装置１０１における以降のそれぞれの動作の制御は、制御装置３３の記憶部９２内に保持されている動作プログラム８２に基づいて、プロセス制御部９１により各構成部が制御されることにより行われる。
まず、図９のフローチャートのステップＳ１において、図１０に示すように、マスク付きの半導体ウェハ６が処理室２内に搬入される。この搬入動作に際しては、上部電極４を電極昇降装置２４によって上昇させた状態で、アーム２７ａを操作して、吸着ヘッド２７にマスクを介して保持された半導体ウェハ６を開口部１ｂから処理室２内に搬入し、半導体ウェハ６を下部電極３上に保護シート３０を介して載置する。
次に、真空吸着ポンプ１２を駆動してそれぞれの吸着孔３ｅから真空吸引し、半導体ウェハ６の真空吸着をＯＮ状態にするとともに、静電吸着用ＤＣ電源部１８をＯＮ状態にする（ステップＳ２）。この真空吸着により、処理室内２において保護シート３０を下部電極３の保持面３ｇに密着させた状態で、半導体ウェハ６を下部電極３によって保持する。
この後、図１１に示すように扉２５が閉じられ、電極昇降装置２４により上部電極４を下降させる（ステップＳ３）。このとき、制御装置３３において、記憶部９２に保持されているそれぞれのプラズマ処理条件８１の中から、動作プログラム８２に基づいてプロセス制御部９１によりプラズマダイシング工程における異方性エッチング用プラズマ処理条件８１Ａが選択されて取り出されるとともに、この異方性エッチング用プラズマ処理条件８１Ａに含まれる電極間距離Ｄの条件に基づいて、上部電極４と下部電極３との間の電極間距離Ｄが例えば５〜５０ｍｍの範囲内の所定の条件（すなわち、電極間距離Ｄ１）に設定される。
次いで真空ポンプ８を作動させ、処理室２内の減圧を開始する（ステップＳ４）。処理室２内が所定の真空度に到達したならば、上記選択された異方性エッチング用プラズマ処理条件８１Ａに基づいて、ガス流量調整部２１により選択されたガスが所定のガス組成かつ所定の流量に調整されて処理室２内に供給される（ステップＳ５）。具体的には、異方性エッチング用プラズマ処理条件８１Ａに基づいて、第１の開閉バルブ２２Ａが開放されて、第１のガス供給部２０ＡからＳＦ６が第１の流量制御バルブ２３Ａによりその供給流量が調整されてガス混合部１９に供給されるとともに、第３の開閉バルブ部２２Ｃが開放されて、第３のガス供給部２０ＣからＯ２が第３の流量制御バルブ２３Ｃによりその供給流量が調整されてガス混合部１９に供給される。なお、このとき、第２の開閉バルブ２２Ｂは閉止された状態とされ、Ｈｅの供給は行われない。また、ガス混合部１９において、ＳＦ６とＯ２とが１０：２のガス組成となるように混合されて、処理室２内に供給される。
そしてガス供給過程において、処理室２内の圧力を圧力センサ２８により検出してプラズマ処理条件８１Ａの中の圧力条件（例えば、１００Ｐａ）と比較し、当該検出された圧力が当該圧力条件に示す圧力に到達したことを確認する（ステップＳ６）。すなわち、下部電極３と上部電極４との電極間距離Ｄ、処理室２に供給されるガス組成、ならびに処理室２内の圧力を、異方性エッチング用プラズマ処理条件８１Ａに設定する。
そして上記条件設定が完了した後、プラズマ処理条件８１Ａの高周波の周波数及び出力条件に基づいて、高周波電源部１８を駆動して上部電極４と下部電極３との間に、当該条件に合致する高周波電圧を印加し、プラズマ放電を開始する（ステップＳ７）。これにより、上部電極４と下部電極３との間の放電空間において、供給された混合ガスをプラズマ状態に移行させる。このプラズマ発生により、当該プラズマがマスク側（レジスト膜３１ａ側）から半導体ウェハ６に照射される。このプラズマの照射により、半導体ウェハ６の主材質であるシリコンのうち、レジスト膜３１ａに覆われていない切断線３１ｂの部分のみが、当該プラズマによってプラズマエッチングされる。
これとともに、プラズマによって上部電極４と下部電極３との間の放電空間には直流印加回路３２が形成される（図６参照）。これにより、下部電極３と半導体ウェハ６との間には静電吸着力が発生し、半導体ウェハ６は下部電極３に静電吸着力により保持される。このため保護シート３０は下部電極３の保持面３ｇに良好に密着し、半導体ウェハ６はプラズマ処理過程において安定して保持されるとともに、下部電極３に備えられた冷却機能によって保護シート３０が良好に冷却され、プラズマ放電によって発生する熱による熱ダメージが防止される。
また、このプラズマエッチングは、異方性エッチング用プラズマ処理条件８１Ａに基づいて行われていることより、そのエッチング特性は、半導体ウェハ６の厚み方向に大きくなる。従って、図８（Ｄ）に示すように、それぞれの切断線３１ｂに相当する半導体ウェハ６の表面を、その厚み方向にエッチングを行い、この切断線３１ｂの幅に略相当するような幅の切断溝６ｃが形成される。
また、ステップＳ８において、この切断溝６ｃの深さが所定の深さに到達するまで、例えば、処理時間計測部９５により計測された時間が、異方性エッチング用プラズマ処理条件８１Ａの処理時間の条件を経過するまで、ステップＳ７の異方性エッチングによるプラズマダイシングが行われる。
ステップＳ８において、当該所定時間を経過したものと判断された場合には、異方性エッチングを終了するとともに、プロセス制御部９１により等方性エッチング用プラズマ
処理条件８１Ｂが選択されて、当該条件に基づいて、ガス流量調整部２１により選択されたガスが所定のガス組成かつ所定の流量に調整されて処理室２内に供給される（ステップＳ９）。具体的には、等方性エッチング用プラズマ処理条件８１Ｂに基づいて、第１の開閉バルブ２２Ａが開放されて、第１のガス供給部２０ＡからＳＦ６が第１の流量制御バルブ２３Ａによりその供給流量が調整されてガス混合部１９に供給されるとともに、第２の開閉バルブ部２２Ｂが開放されて、第２のガス供給部２０ＢからＨｅが第２の流量制御バルブ２３Ｂによりその供給流量が調整されてガス混合部１９に供給される。なお、このとき、第３の開閉バルブ２２Ｃは閉止された状態とされ、Ｏ２の供給は行われない。また、ガス混合部１９において、ＳＦ６とＨｅとが１０：３０のガス組成となるように混合されて、処理室２内に供給される。
そしてガス供給過程において、圧力センサ２８により検出される処理室２内の圧力がプラズマ処理条件８１Ｂの中の圧力条件（例えば、１０Ｐａ）に到達したことを確認する（ステップＳ１０）。なお、下部電極３と上部電極４との電極間距離Ｄ１はそのままの状態に保たれる。
その後、プラズマ処理条件８１Ｂの高周波の周波数及び出力条件に基づいて、高周波電源部１８を駆動して上部電極４と下部電極３との間に、当該条件に合致する高周波電圧を印加し、プラズマ放電を開始することで、等方性エッチングによるプラズマダイシングを開始する（ステップＳ１１）。
この等方性エッチングは、半導体ウェハ６の表面沿いの方向のエッチング特性と、厚み方向のエッチング特性とが略同じであるという特徴を有していることにより、プラズマが照射される部分においては、上記それぞれの方向に略均等にエッチングが施されることとなる。ただし実際には、等方性エッチングにおいても厚み方向のエッチング特性が表面沿いの方向のエッチング特性よりもやや強くなる傾向にあるが、上記異方性エッチングとは明らかに異なるエッチング特性を示すことには変わりはない。
このように等方性エッチングを用いたプラズマダイシングが行われると、図８（Ｅ）に示すように、上記異方性エッチングにより形成されたそれぞれの切断溝６ｃは、半導体ウェハ６の厚み方向だけでなく、表面沿いの方向にもその内周面の全体に対してエッチングが施されることとなる。従って、それぞれの切断溝６ｃは、その幅方向にやや拡大されながらその深さ方向にも拡大され、当該深さが半導体ウェハ６の全厚みに到達することで、半導体ウェハ６はそれぞれの半導体素子６ｄの個片毎に分割される（プラズマダイシング工程）。また、エッチング特性は、それぞれの切断溝６ｃの上部である入り口付近程強く、底部へ行くに従って弱くなる傾向にある。従って、このような等方性エッチングを施すことにより、図８（Ｅ）に示すように、それぞれの半導体素子６ｄにおける切断線に接する端部に湾曲凸面部であるＲ（アール）部６ｅを形成することができ、特に、それぞれの半導体素子６ｄのマスク配置面６ｂ側に位置される端部（角部分）及びその矩形状平面の四隅部のそれぞれにＲ部６ｅが形成される。
なお、ステップＳ１２において、この切断溝６ｃの深さが半導体ウェハ６の全厚みに到達するまで、例えば、処理時間計測部９５により計測された時間が、等方性エッチング用プラズマ処理条件８１Ｂの処理時間の条件を経過するまで、ステップＳ１１の等方性エッチングによるプラズマダイシングが行われる。
ステップＳ１２において、当該所定時間を経過したものと判断された場合には、等方性エッチングを終了する。これにより、半導体ウェハ６はそれぞれの半導体素子６ｄの個片に分割されるとともに、それぞれの半導体素子６ｄの端部にＲ部６ｅが形成されて、プラズマダイシング工程が完了する。
このプラズマダイシング工程が完了する際には、混合ガスの供給や高周波電圧の印加が停止されることとなる。その後、プラズマアッシング工程に移行するための電極間距離変更をおこなう（ステップＳ１３）。具体的には、プロセス制御部９１によりプラズマアッシング用のプラズマ処理条件が選択されて、当該条件に基づいて、図１２に示すように電極昇降装置２４により上部電極４を上昇させて、上部電極４と下部電極３との間の電極間距離を電極間距離Ｄ２に設定する。このようなプラズマアッシングによりマスク除去を行う際の電極間距離Ｄ２は、上述のプラズマダイシングにおける電極間距離Ｄ１よりも広く設定するようにしている。
その後、上記プラズマ処理条件に基づいてそれぞれのガス供給部２０Ａ〜２０Ｃの中より選択されたガス供給部からプラズマアッシング用ガス（例えば、酸素）を、そのガス組成及び供給流量を調整しながら供給する（ステップＳ１４）。そしてガス供給過程において処理室２内のガス圧力を検出して上記プラズマ処理条件と比較し、当該圧力が上記条件に示す圧力に到達したことを確認する（ステップＳ１５）。
その後、高周波電源部１８を駆動して上部電極４と下部電極３との間に高周波電圧を印加し、プラズマ放電を開始する（ステップＳ１６）。これにより、上部電極４と下部電極３との間の放電空間において、供給されたガスをプラズマ状態に移行させる。このようにして発生したプラズマが、半導体ウェハ６のマスク配置面６ｂ側に作用することにより、有機物よりなるレジスト膜３１ａはプラズマによってアッシング（灰化）される。
そしてこのアッシングが進行することにより、レジスト膜３１ａが徐々に消滅し、最終的には、図８（Ｆ）に示すように半導体ウェハ６のマスク配置面６ａからマスクが完全に除去される。このマスク除去工程における高周波電源の出力は、上記プラズマ処理条件に基づいて、例えば１００〜１０００Ｗの範囲で設定された所定の値とされる。そしてマスクが完全に除去された後、プラズマ放電を停止する。
その後、真空ポンプ８の作動を停止し（ステップＳ１７）、排気切換バルブ７を切り換えて大気開放を行う（ステップＳ１８）。これにより、処理室２内の圧力が大気圧に復帰する。そして真空吸着をＯＦＦ状態にするとともに、静電吸着用ＤＣ電源をＯＦＦにする（ステップＳ１９）。これにより、それぞれの半導体素子６ｄの個片毎に分割され保護テープ３０に保持された状態の半導体ウェハ６の吸着保持が解除される。
さらにその後、プラズマ処理後の半導体ウェハ６の搬出が行われる（ステップＳ２０）。すなわち、吸着孔３ｅからＮ２ガスをブローしながら、吸着ヘッド２７によって半導体ウェハ６を吸着保持して処理室２の外へ搬出する。これにより、プラズマ処理装置１０１において、プラズマダイシング及びアッシングの各工程を連続して行うプラズマ処理が終了する。
そして、保護シート３０とともに搬出された半導体ウェハ６は、シート剥離工程に送られ、半導体素子６ｃの個片毎に分割して得られた半導体装置の回路形成面６ａから、保護シート３０を剥離する。このシート剥離は、図８（Ｇ）及び（Ｈ）に示すように、保持用の粘着シート３７をそれぞれの半導体素子６ｄのマスク配置面６ｂに貼り付けて各半導体素子６ｄを粘着シート３７に保持させた後に行われる。これにより半導体素子の製造工程が完了する。
ここで、上述のようにエッチング特性の異なる２種類のプラズマエッチングを組み合わせて行うようなプラズマダイシングが施されることにより形成された半導体素子６ｄの部分拡大断面図及び上面図を図１４及び図１５に示す。
図１４に示すように、半導体素子６ｄのマスク配置面６ｂ側におけるそれぞれの端部（図示上面側の端部）には、Ｒ部６ｅが形成されている。また、図１５に示すように、半導体素子６ｄの矩形状の４つの隅（角）部分にもＲ部６ｅが形成されている。このように薄化された半導体素子６ｄの端部や角部分にＲ部６ｅを形成することにより、その抗折強度を向上させることができ、チップ欠け等の発生を抑制することができる半導体素子６ｄを、ダイシング処理を施すことで形成することができる。
また、このようなプラズマダイシングにおける異方性エッチングの処理時間は、例えば、マスクにより画定される切断線３１ｂの線幅寸法と半導体ウェハ６の厚み寸法とに基づいて決定することができ、例えば、上記線幅寸法に基づいて、半導体ウェハ６の厚み寸法の１／２程度の深さの切断溝６ｃを形成するのに要する時間を、当該処理時間として決定することができる。また、等方性エッチングの処理時間は、切断線３１ｂの線幅寸法と形成される半導体素子６ｄに求められる抗折強度から求めることができるＲ部６ｅの形成領域（形成範囲）の大きさとに基づいて決定することができる。例えば、抗折強度を高めたい場合には、Ｒ部６ｅの形成領域を大きくする（例えば、Ｒサイズを大きく採る）必要がある。あるいは、このようなＲ部６ｅの形成領域の大きさは、製造される半導体パッケージ部品５０における半導体素子６ｄのＲ部６ｅの湾曲凸面と基板５１の表面との間の性都合材料５２の充填用の空間Ｓの大きさに基づいて求めることができる。
具体的な例を用いて、このようなそれぞれの処理時間の決定方法、すなわちプラズマエッチングの特性の切り換えのタイミングの決定方法について説明する。例えば、異方性エッチングを行った後に、等方性エッチングを行うような場合であって、厚さ５０μｍの半導体ウェハ６を用いて、要求される抗折強度より決定されるＲ部６ｅの大きさがＲ１５μｍであるそれぞれの半導体素子６ｄを形成するような場合について考えると、半導体ウェハ６の厚み方向における異方性エッチングによるエッチング量は３５μｍとなり、等方性エッチングによるエッチング量は１５μｍとなる。
ここで、異方性エッチングのエッチングレートをＳ１μｍ／ｍｉｎとし、等方性エッチングのエッチングレートをＳ２μｍ／ｍｉｎとすると、異方性エッチングの処理時間Ｔ１（ｓｅｃ）と等方性エッチングの処理時間Ｔ２（ｓｅｃ）は、数（１）、（２）のように算出することができる。
Ｔ１＝（３５μｍ／Ｓ１）×６０ ・・・（１）
Ｔ２＝（１５μｍ／Ｓ２）×６０ ・・・（２）
このようにして算出されたそれぞれの処理時間Ｔ１、Ｔ２は理論値であるので、これらに基づいて実際にプラズマエッチングを実験的に行って、その結果分割処理された半導体素子６ｄに形成されたＲ部６ｅの大きさを計測することで、それぞれの処理時間Ｔ１、Ｔ２の補正を行って、最適な処理時間を求めることができる。なお、異方性エッチングを先に行う場合においては、異方性エッチングの処理時間Ｔ１が、エッチング特性の切り換えのタイミングとなる。
また、プラズマダイシング処理において、異方性エッチングと等方性エッチングとの切り換えを複数回繰り返して行う場合には、それぞれの等方性エッチングの処理時間の合計時間によって、Ｒ部６ｅの大きさを決定することができる。
なお、上述のプラズマダイシングにおいては、エッチング特性が異なる２種類のエッチングとして、異方性エッチングを施した後に、等方性エッチングを施すような場合について説明したが、本実施形態はこのような場合にのみ限定されるものではない。このような場合に代えて、先に等方性エッチングを施して、その後、異方性エッチングを施すことでプラズマダイシングを行うような場合であってもよい。このように先に等方性エッチングを施すような場合であっても、そのエッチング特性により切断線３１ｂの形成位置を厚み方向にエッチングを行うことで切断溝６ｃを形成することができるとともに、当該形成の際に切断溝６ｃを幅方向にもエッチングすることでＲ部６ｅの形成を行うことができる。さらに、このようにＲ部６ｅが形成された切断溝６ｃに対して、異方性エッチングを施すことで、Ｒ部６ｅの形状を保持しながら切断溝６ｃの深さを半導体ウェハ６の厚さにまで拡大してダイシングを行うことができる。
次に、このように製造された半導体ウェハ６におけるそれぞれの半導体素子６ｄを用いて、半導体パッケージ部品５０を製造する方法について説明する。この説明にあたって、半導体ウェハ６より個片に分割された半導体素子６ｄを取り出して、基板５１への実装を行う半導体素子実装装置２０１の模式図を図１６に示す。
図１６に示すように、半導体素子実装装置２０１は、分割処理された半導体ウェハ６が、それぞれの半導体素子６ｄを取り出し可能に載置される素子供給部２１０と、半導体パッケージ部品５０のベースとなる複数の基板５１が載置される基板載置部２２０と、素子供給部２１０に載置された半導体ウェハ６より、一の半導体素子６ｄを吸着保持して取り出し、当該半導体素子６ｄを基板載置部２２０の上方に移動させて、一の基板５１の上面への実装を行う実装ヘッド２３０とを備えている。なお、実装ヘッド２３０は、上記吸着保持を行う吸着ノズル２３１を備えている。また、実装ヘッド２３０は、半導体ウェハ６の表面沿いの方向への実装ヘッド２３０の移動を行う図示しない移動装置が備えられている。
このような半導体素子実装装置２０１を用いて行われる半導体素子６ｄの基板５１への実装動作について、図１７（Ａ）〜（Ｄ）の模式説明図と、図１８（Ａ）、（Ｂ）の模式説明図とを用いて、具体的に説明する。
まず、図１６において、分割処理が行われた半導体ウェハ６が載置された素子供給部２１０の上方に、実装ヘッド２３０が移動され、取り出しが行われる半導体素子６ｄと、吸着ノズル２３１との位置合わせが行われる。一方、素子供給部２１０には、図１７（Ａ）に示すように、粘着シート３７に貼着された半導体素子６ｄを粘着シート３７の下方から突き上げることにより、当該半導体素子６ｄを粘着シート３７から剥離させて、吸着ノズル２３１による取り出しの補助を行う突き上げ装置２１１が備えられており、この突き上げ装置２１１には、当該突き上げ動作を行う昇降可能な突き上げピン２１２が装備されている。
この吸着ノズル２３１と取り出しが行われる半導体素子６ｄとの位置合わせの際に、当該半導体素子６ｄと突き上げ装置２１１との位置合わせも同時的に行われる。この位置合わせが行われた状態が、図１７（Ａ）に示す状態であり、この状態においては、突き上げピン２１２は、突き上げ装置２１１の内部に格納された状態にある。
その後、図１７（Ｂ）に示すように、吸着ノズル２３１の先端が半導体素子６ｄの回路形成面６ａに当接されて吸着保持が行われるとともに、突き上げ装置２１１の突き上げピン２１２の上昇が開始される。図１７（Ｃ）に示すように、さらに上昇された突き上げピン２１２は、粘着シート３７を貫通して、粘着シート３７から半導体素子６ｄを剥離させる。さらに、図１７（Ｄ）に示すように、この突き上げ動作と連動して、吸着ノズル２３１が上昇することで、半導体ウェハ６から半導体素子６ｄが取り出される。この半導体素子６ｄの粘着シート３７からの剥離動作の際に、半導体素子６ｄの実装側表面６ｂの端部にＲ部６ｅが形成されていることにより、その剥離性を良好なものとすることができる。特に、薄化された半導体素子６ｄの上記剥離性が良好とされることにより、当該剥離の際に半導体素子６ｄを損傷させる恐れを低減することができ、その後に形成される半導体パッケージ部品５０の構造的強度が（当該損傷の発生により）低下することを確実に防止することができる。
その後、図１６の半導体素子実装装置２０１において、実装ヘッド２３０が、素子供給部２１０の上方から、基板載置部２２０の上方へと移動される。基板載置部２２０においては、複数の基板５１が載置されており、その上面における半導体素子６ｄの実装位置には、予め接合材料５２が例えば塗布供給されている。
このような状態の基板５１の上方に、半導体素子６ｄを吸着保持した状態の吸着ノズル２３１を移動させて、図１８（Ａ）に示すように、基板５１における実装位置と吸着ノズル２３１との位置合わせを行う。その後、図１８（Ｂ）に示すように、吸着ノズル２３１を下降させることで、接合材料５２を介在させて、半導体素子６ｄを基板５１の実装位置に押し付けるようにして接合する。このような動作を行うことで、半導体素子６ｄの実装側表面６ｂの端部に形成されたＲ部６ｅと基板５１の表面との間に、略隙間が空くことが無いように接合材料を充填させることができる。その後、吸着ノズル２３１による吸着保持を解除することで、半導体素子６ｄが基板５１に実装される。
さらにその後、半導体素子６ｄの外部接続用電極５３を基板５１の電極５１ａにワイヤ５４で接続することで、図１に示すような半導体パッケージ部品５０が完成する。
上記第１実施形態によれば、以下のような種々の効果を得ることができる。
まず、薄化された半導体ウェハ６をそれぞれの半導体素子６ｄの個片に分割するダイシング工程において、ダイサーやレーザ光を用いることなく、プラズマエッチングを施すことで行うことにより、当該ダイシングの際に半導体ウェハ６の欠片が発生することを確実に防止することができ、ダイシングにおける加工歩留まりの低下を抑制することができる。
また、このようなプラズマダイシングにおいて、互いにそのエッチング特性が異なる異方性エッチングと等方性エッチングとを使い分けて、いずれか一方の特性のエッチングを施した後、エッチング条件の変更（切り換え）を行い、他方の特性のエッチングを行うことで、抗折強度を向上させることができるような加工を半導体素子６ｄに対して施すことができる。
具体的には、例えば、プラズマダイシングにおいて、先に異方性エッチングを施すことで、マスクにより画定された切断線３１ｂが配置されている半導体ウェハ６の表面部分に、厚み方向に強いエッチング特性により微細な幅の溝として切断溝６ｃを形成することができる。その後、エッチング特性を等方性エッチングに切り換えて、当該形成された切断溝６ｃの内周面に対して、半導体ウェハ６の厚み方向だけでなく、その表面沿いの方向にもエッチングを施すことで、切断溝６ｃを深さ方向だけでなく、幅方向にもエッチングを行うことができる。このようなエッチングを施すことで、半導体素子６ｄの端部や角部分に湾曲凸面部であるＲ部６ｅを形成するとともに、切断溝６ｃの底部を保護シート３０の表面にまで到達させて、半導体ウェハ６の分割を行うことができる。このように分割されたそれぞれの半導体素子６ｄの端部や角部分にＲ部６ｅを形成することで、半導体素子６ｄ自体の抗折強度を向上させることができ、薄化された半導体素子であっても高い強度を有する半導体素子を提供することができる。
従って、薄化された半導体ウェハ６に対するダイシング処理を、欠片の発生を防止して損傷の発生を防止するだけでなく、それぞれの半導体素子６ｄにＲ部６ｅを形成することで、抗折強度を向上させることができる。
このようなダイシング処理を行うことで、半導体素子６ｄの実装側表面６ｂの端部にＲ部６ｅを容易に形成することができ、また、Ｒ部６ｅを形成させるための複雑な処理を行う必要もない。
さらに、このような構造の半導体素子６ｄのＲ部６ｅの湾曲凸面と基板５１の表面との間に接合材料５２が充填されるような構造を有する半導体パッケージ部品５０においては、様々な方向からの外力に対抗する構造を有することとなり、より高い構造的強度を得ることができる。
（第２実施形態）
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。例えば、半導体素子へのＲ部の形成方法は、上記第１実施形態によるような場合のみに限られるものではない。上記第１実施形態とは異なる方法により半導体素子にＲ部の形成を行いながら半導体素子を製造する方法を、本発明の第２の実施形態として以下に説明する。
まず、このような半導体素子の製造工程において用いられるプラズマ処理装置３００の構成を模式的に示す模式構成図を図１９に示す。このプラズマ処理装置３００は、複数の半導体素子が形成された半導体ウェハに対して、プラズマエッチングを施すことにより、それぞれの半導体素子の個片への分割処理（プラズマダイシング処理）を行う装置である。まず、このプラズマ処理装置３００の概略構成について図１９を用いて以下に説明する。
図１９に示すように、プラズマ処理装置３００は、半導体ウェハ１に対してプラズマ処理を行うための密閉された空間である処理室３１２をその内部に形成する真空チャンバ３１１を備えている。この真空チャンバ３１１の内部には、下部電極３１３と上部電極３１４とが互いに対向して平行に配置されている。また、下部電極３１３の図示上面には、略円盤状の半導体ウェハ３０１を載置可能な載置面３１３ａが形成されており、この載置面３１３ａには、半導体ウェハ３０１が絶縁リング３１８によりその周囲全体が囲まれた状態にて載置されるようになっている。このような絶縁リング３１８は、異常放電の防止や下部電極３１３をプラズマから保護する機能を有している。また、この載置面３１３ａは、真空吸引又は静電吸引によって当該載置された半導体ウェハ３０１を解除可能に吸引保持する機能を有している。
また、上部電極３１４には、この上部電極３１４と下部電極３１３との間に形成された空間（放電空間）内にプラズマ発生用ガスを供給するための通路であるガス供給孔３１４ａが上部電極３１４の内部を貫通するように形成されている。また、上部電極３１４において、真空チャンバ３１１の外部に連通するように形成されたガス供給孔３１４ａの一端は、真空チャンバ３１１の外部に備えられたプラズマ発生用ガス供給部３１７と接続されており、プラズマ発生用ガス供給部３１７より例えばフッ素系のプラズマ発生用ガスをガス供給孔３１４ａを通して処理室３１２内の供給することが可能となっている。なお、プラズマ発生用ガス供給部３１７とガス供給孔３１４ａの上記一端との間のガス供給用通路の途中には、当該供給されるガス流量を所望の流量に調整するガス流量調整部の一例である流量調整バルブ３１６が備えられている。さらに、上部電極３１４の図示下面には多孔質プレート３１５が装備されており、ガス供給孔３１４ａを通じて供給されたプラズマ発生用ガスが、この多孔質プレート３１５を介して、下部電極３１３の載置面３１３ａに載置された半導体ウェハ１に対して均一に吹き付けるように、処理室３１２内に供給することが可能となっている。
また、プラズマ処理装置３００には、処理室３１２内を排気することで、処理室３１２内を所望の圧力に減圧する（すなわち真空化する）真空排気装置の一例である排気ポンプ３１９が備えられている。また、下部電極３１３には高周波電源部３２０が電気的に接続されており、高周波電源部３２０により下部電極３１３に高周波電圧を印加することが可能となっている。
このような構成のプラズマ処理装置３００においては、下部電極３１３の載置面３１３ａに半導体ウェハ３０１を載置して真空チャンバ３１１を密閉した後、排気ポンプ３１９により処理室３１２内を排気して真空化するとともに、プラズマ発生用ガス供給部３１７より所定の量のプラズマ発生用ガスを処理室３１２内に供給した状態で、高周波電源部３２０を駆動して下部電極３１３に高周波電圧を印加することにより、上部電極３１４と下部電極３１３との間の放電空間にフッ素系のプラズマを発生させることができる。このように発生されたプラズマを半導体ウェハ３０１の表面に対して照射することにより、当該照射された表面をエッチング（すなわち、プラズマエッチング）することができる。なお、プラズマ処理装置３００においては、下部電極３１３の内部に冷媒を循環させることで、下部電極３１３の載置面３１３ａを通して載置されている半導体ウェハ３０１を冷却する冷却ユニット３２１が備えられている。このように冷却ユニット３２１が備えられていることにより、プラズマ処理の際に発生した熱により半導体ウェハ３０１が所定温度以上に昇温することを防止することが可能となっている。
次に、このような構成のプラズマ処理装置３００を用いて行われる半導体ウェハ３０１の分割処理を含むそれぞれの半導体素子の一連の製造工程について、以下に説明する。当該説明にあたって、この半導体素子の製造工程の手順を示すフローチャートを図２０に示し、さらにこの製造工程の手順を説明するための模式説明図を図２１（Ａ）〜（Ｄ）及び図２２（Ａ）〜（Ｄ）に示す。
まず、図２０のフローチャートのステップＳ３１において、図２１（Ａ）に示すように半導体ウェハ３０１における第１の表面である回路形成面３０１ａに対して、成膜、露光、エッチング等の処理を施すことにより、半導体素子となる複数の回路形成部３０２の形成を行う（半導体素子形成工程）。さらに、それぞれの回路形成部３０２には、回路形成面３０１ａから露出するように導電性材料により複数の外部接続用電極３０３が形成される。このようにそれぞれの回路形成部３０２及び外部接続用電極３０３が形成された半導体ウェハ３０１は、その形成状態に不良箇所がないかどうかを判断するために、それぞれの回路形成部３０２及び外部接続用電極３０３の形成状態の検査が行われる（半導体素子検査工程、ステップＳ３２）。なお、このような検査において不良であると判断された半導体素子に対しては、半導体ウェハ３０１におけるその位置情報を記憶すること等により、その後半導体素子として使用されることがないような必要な処置が採られる。
また、上記検査工程が完了した半導体ウェハ３０１が、その後行われるそれぞれの処理の際に回路形成面３０１ａが損傷を受けることがないように、回路形成面３０１ａに保護シート３０４が粘着剤を介して剥離可能に貼着される。なお、この保護シート３０４は、回路形成面３０１ａの全面を覆いかつ半導体ウェハ３０１の端部から外側にはみ出すことがないように半導体ウェハ３０１の外形形状と略同じ形状に整形したものが用いられる。このような形状の保護シート３０４が用いられることにより、その後の処理、例えばプラズマ処理において、半導体ウェハ３０１からはみ出した保護シート３０４がプラズマによって焼損するというダメージの発生を防止することができる。
次に、図２０のステップＳ３３において、半導体ウェハ３０１の厚みの薄化を行う研磨工程が行われる。具体的には、図２１（Ｃ）に示すように、半導体ウェハ３０１の回路形成面３０１ａを図示下側として、保護シート３０４を介して半導体ウェハ３０１を研磨装置の保持テーブル３３２上に載置するとともに、その載置位置を保持させる。この状態において、半導体ウェハ３０１の回路形成面３０１ａの反対側の表面である被処理面３０１ｂ（第２の表面、その後、実装側表面となる）に対して、研削ホイール３３１を用いて研磨が行われる。研削ホイール３３１の図示下面には研削用砥石が固着されており、この砥石を半導体ウェハ３０１の被処理面３０１ｂに接触させながらその表面沿いに回転させることで、被処理面３０１ｂの研削が行われる。このような研磨処理により、半導体ウェハ３０１は１００μｍ以下程度の厚み、例えば、本第２実施形態では厚みが５０μｍとなるように薄化が行われる。
次に、このように薄化が行われた半導体ウェハ３０１の被処理面３０１ｂに、それぞれの半導体素子の分割位置に合わせて分割用溝部３０１ｃを形成する（溝形成工程（ハーフカットダイシング）、ステップＳ３４）。具体的には、図２１（Ｄ）に示すように、保護シート３０４を介して半導体ウェハ３０１をダイサーの保持テーブル３４２上に載置するとともにその載置位置を保持させて、半導体ウェハ３０１の被処理面３０１ｂに対して、円盤型回転刃３４１を用いて分割用溝部３０１ｃを形成する。半導体ウェハ３０１においては、それぞれの回路形成部３０２が格子状に配列されており、それぞれの回路形成部３０２、すなわちそれぞれの半導体素子を個別に分割できるようにその分割位置が格子状に定められている。円盤型回転刃３４１を回転駆動させながら、半導体ウェハ３０１の被処理面３０１ｂに円盤型回転刃３４１を接触させて上記分割位置に沿って直線的に移動させることで、当該分割位置に沿って格子状の分割用溝部１ｃを形成することができる。なお、このような円盤型回転刃３４１としては、いわゆるダイサーを用いることができる。
ここで、このように形成された分割用溝部３０１ｃの拡大断面図を図２３に示す。図２３に示すように、分割用溝部３０１ｃはその底面が回路形成面３０１ａに到達しないようにその深さ寸法Ｌが決定されて形成されている（すなわち、ハーフカットが行われている）。このように形成することで、この分割用溝部３０１ｃの形成によりそれぞれの半導体素子が個片に分割されてしまうことが防止されている。ここで、「分割用溝部」とは、半導体ウェハ３０１の被処理面３０１ｂに形成された凹部であって、その底面が回路形成面３０１ａに到達していないもののことをいう。すなわち、このような凹部の底面が回路形成面３０１ａに到達（すなわち貫通）しているようなものは、本明細書においては分割用溝部３０１ｃとは言わない。
また、このような分割用溝部３０１ｃの深さ寸法Ｌは、最終的に形成されるそれぞれの半導体素子の厚さ寸法以上となるように決定される。本実施形態においては、薄化された半導体ウェハ３０１の厚さ寸法５０μｍに対して、分割用溝部３０１ｃの深さ寸法Ｌが２５μｍとされており、最終的に形成される半導体素子の厚さ寸法が２５μｍとなっている。また、この場合、分割用溝部３０１ｃの底面と回路形成面３０１ａとの間の距離寸法は、分割用溝部３０１ｃとしてその形状が保持できる最小限の距離寸法を考慮して、例えば５〜２５μｍの範囲で決定することができる。また、研磨工程（ステップＳ３３）及び溝形成工程（ステップＳ３４）のような機械的加工が施されることにより、図２３に示すように半導体ウェハ３０１の被処理面３０１ｂと分割用溝部３０１ｃの内表面の近傍には、付加された応力が残留するダメージ層３０１ｆが形成されることとなる。
このように分割用溝部３０１ｃの底面と回路形成面３０１ａとの間の距離寸法の下限が５μｍとして規定していることに対する第１の理由は、上記ハーフカットダイシングの後の半導体ウェハ３０１の強度を確保するためであり、第２の理由は、保護シート３０４がプラズマに曝される時間を少なくするためである。半導体ウェハ３０１の被処理面３０１ｂに形成されたダメージ層３０１ｆを除去するためには、被処理面３０１ｂをその表面より少なくとも５μｍの厚さ除去する必要がある。しかしながら、分割用溝部３０１ｃの底面と回路形成面３０１ａとの間の距離寸法が５μｍ未満であれば、被処理面３０１ｂに形成されたダメージ層３０１ｆが除去される前に分割用溝部３０１ｃが除去されてしまうこととなり、被処理面３０１ｂのダメージ層３０１ｆを完全に除去するまで、分割用溝部３０１ｃが形成されていた部分に相当する保護シート３０４が高温のプラズマにさらされることとなる。そのため、被処理面３０１ｂのダメージ層３０１ｆの除去完了前に、分割用溝部３０１ｃが除去されないようにすることで、このような問題の発生を未然に防止可能とし、分割用溝部３０１ｃの底面と回路形成面３０１ａとの間の距離寸法の下限を５μｍ以上として規定している。
次に、このように分割用溝部３０１ｃが形成された半導体ウェハ３０１に対して、プラズマエッチングを行う（プラズマエッチング工程、ステップＳ３５）。本第２実施形態においては、半導体ウェハ３０１の表面にマスク層を形成することなく、このプラズマエッチングが行われる。
具体的には、図１９に示すプラズマ処理装置３００において、下部電極３１３の載置面３１３ａに、分割用溝部３０１ｃが形成された被処理面３０１ｂを上面として、保護シート３０４を介して半導体ウェハ３０１を載置する。その後、真空チャンバ３１１を密閉し、排気ポンプ３１９を駆動して処理室３１２内を真空化するとともに、プラズマ発生用ガス供給部３１７より流量調整バルブ３１６にて調整された流量のガスを、ガス供給孔３１４ａ及び多孔質プレート３１５を通して処理室３１２内に供給する。このような状態にて高周波電源部３２０により下部電極３１３に高周波電圧を印加することで、上部電極３１４と下部電極３１３との間の放電空間にプラズマを発生させることができる。
図２２（Ａ）に示すように、当該放電空間にて発生されたプラズマ３５１は、下部電極３１３の載置面３１３ａに載置された状態の半導体ウェハ３０１の被処理面３０１ｂの全体とそれぞれの分割用溝部３０１ｃの内表面に対して照射される。このようにプラズマが照射されることで、被処理面３０１ｂの全体と分割用溝部３０１ｃの内表面のそれぞれに対してエッチングが施されることとなる。
半導体ウェハ３０１の被処理面３０１ｂの全体に対してプラズマエッチングが施されることにより、半導体ウェハ３０１の厚みが薄化され、それとともに、それぞれの分割用溝部３０１ｃの内表面に対してプラズマエッチングが施されることにより、それぞれの分割用溝部３０１ｃが除去される。このようにそれぞれの分割用溝部３０１ｃが除去されることで、図２２（Ｂ）に示すように、半導体ウェハ３０１は、上記分割位置に沿ってそれぞれの半導体素子３０１ｄの個片に分割されることとなる。ここで「分割用溝部３０１ｃが除去される」とは、分割用溝部３０１ｃの底面に対してエッチングが施されることで当該底面が回路形成面３０１ａに近づけられ、最終的に当該底面が回路形成面３０１ａと合致されることで当該底面が消滅状態とされることをいう。すなわち、分割用溝部３０１ｃが除去されることで、半導体ウェハ３０１において分割位置に沿って、被処理面３０１ｂと回路形成面３０１ａとが貫通された状態とされることとなる。
ここで個片に分割された状態の半導体素子３０１ｄにおける上記分割位置付近の部分拡大断面図を図２４に示す。図２４に示すように、プラズマエッチングが施されることにより、被処理面３０１ｂとともに分割用溝部３０１ｃの内表面もエッチングされることとなるが、従来のプラズマエッチングのように被処理面３０１ｂにマスク層が配置されていないため、分割用溝部３０１ｃの入り口端部の形成される角部（エッジ部）も同様にエッチングが施されることとなり、その結果、当該角部が除去されて、半導体素子３０１ｄの被処理面３０１ｂ側の端部には、湾曲凸面部の一例であるＲ（アール）部３０１ｅが形成されることとなる。なお、分割用溝部３０１ｃに対するプラズマエッチングにより、半導体ウェハ３０１の厚み方向を主としてエッチングが行われるが、そのエッチング特性により半導体ウェハ３０１の表面沿いの方向にも僅かにエッチングが行われることとなる。このようなエッチング特性は、それぞれのＲ部３０１ｅの形成に寄与することとなるが、分割用溝部３０１ｃの幅寸法が当該エッチングにより拡大されることを考慮して、予め分割用溝部３０１ｃの幅寸法を決定しておくことが望ましい。
また、半導体ウェハ３０１の被処理面３０１ｂとそれぞれの分割用溝部３０１ｃの内表面に対して、プラズマエッチングが施されることで、それぞれの半導体素子３０１ｄへの分割処理が行われるとともに、上記機械的加工により生じたダメージ層３０１ｆを除去することができる。
プラズマ処理装置３００においてこのようなプラズマエッチングが完了すると、高周波電源部３２０による高周波電圧の印加、プラズマ発生用ガス供給部３１７よりのガスの供給、及び排気ポンプ３１９の駆動が停止され、その後、真空チャンバ３１１が開放されて、半導体ウェハ３０１が取り出される。
プラズマ処理装置３００から取り出された半導体ウェハ３０１に対して、図２２（Ｃ）に示すように、被処理面３０１ｂに粘着シート（ダイボンディングシート）３０６を貼り付ける（ダイボンディングシート貼付け工程、ステップＳ３６）。それとともに、図２２（Ｄ）に示すように、半導体ウェハ３０１の回路形成面３０１ａを保護していた保護シート３０４が剥離される。ここでこの粘着シート３０６は、半導体ウェハ３０１よりも大きなサイズを有しており、さらにその周囲に図示しないウェハリング（治具）によって固定されており、このウェハリングを把持することで半導体ウェハ３０１のハンドリングを行うことが可能となっている。以上で半導体素子の製造工程が完了する。
このように粘着シート３０６に貼着された状態のそれぞれの半導体素子３０１ｄの回路形成面３０１ａを、例えば吸着ノズルにて吸着保持し、その状態で吸着ノズルを上昇させることで、吸着保持された半導体素子３０１ｄを粘着シート３０６から剥離して取り出すことができる。
このようにして形成された半導体素子３０１ｄにおいては、その実装側表面３０１ｂの端部にＲ部３０１ｅが形成されることとなり、このような半導体素子３０１ｄを用いて、上記第１実施形態の半導体パッケージ部品５０と同様に、その構造的強度が向上された半導体パッケージ部品を製造することができる。
さらに、上記第２実施形態による方法では、マスクの配置及び除去という工程を不要としながら、Ｒ部を有する半導体素子を製造することができ、半導体素子の製造の効率化を図ることができる。
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
本発明の第１の実施形態にかかる半導体パッケージ部品の模式断面図である。 上記第１実施形態の半導体パッケージ部品の一部断面を含む模式斜視図である。 上記第１実施形態の半導体パッケージ部品におけるＲ部近傍の拡大断面図である。 上記第１実施形態のプラズマ処理装置の構成を示す模式構成図である。 上記プラズマ処理装置の下部電極の部分拡大断面図である。 上記プラズマ処理装置の模式構成図であって、（Ａ）は静電吸着用電源部の駆動により下部電極の表面に負電荷が蓄積された状態を示す模式構成図であって、（Ｂ）は高周波電源部の駆動により処理室内にプラズマが発生された状態を示す模式構成図である。 上記プラズマ発生装置の制御系の構成を示す制御ブロック図である。 上記第１実施形態にかかる半導体素子の製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、（Ａ）は保護シートが貼着された状態の半導体ウェハを示し、（Ｂ）はレジスト膜が形成された状態の半導体ウェハを示し、（Ｃ）は切断線を画定するマスクが形成された状態の半導体ウェハを示し、（Ｄ）は異方性エッチングが施されている状態の半導体ウェハを示し、（Ｅ）は等方性エッチングが施されている状態の半導体ウェハを示し、（Ｆ）はアッシング工程が施された状態の半導体ウェハを示し、（Ｇ）はそれぞれの半導体素子におけるマスク配置面に粘着シートが貼着された状態を示し、（Ｈ）は回路形成面より保護シートが剥離された状態を示す。 上記第１実施形態にかかる半導体ウェハの分割方法の手順を示すフローチャートである。 半導体ウェハの搬入が行われている状態のプラズマ処理装置の模式断面図である。 プラズマダイシング工程が行われている状態のプラズマ処理装置の模式断面図である。 プラズマアッシング工程が行われている状態のプラズマ処理装置の模式断面図である。 上記プラズマダイシング工程において用いられるプラズマ処理条件のデータテーブルを示す図である。 上記プラズマダイシング工程が施された半導体素子の模式断面図である。 上記プラズマダイシング工程が施された半導体素子の模式上面図である。 上記第１実施形態の半導体素子の実装を行う半導体素子実装装置の構成を示す模式図である。 半導体素子の実装方法を示す模式説明図であって、（Ａ）は吸着ノズルと突き上げ装置の位置合わせが行われている状態を示す図であり、（Ｂ）は突き上げ動作が開始された状態を示す図であり、（Ｃ）は半導体素子が剥離された状態を示す図であり、（Ｄ）は半導体素子が取り出された状態を示す図である。 半導体素子の実装方法を示す模式説明図であって、（Ａ）は基板の実装位置と吸着ノズルとの位置合わせが行われている状態を示す図であり、（Ｂ）は半導体素子が基板に接合された状態を示す図である。 本発明の第２の実施形態にかかるプラズマ処理装置の構成を示す模式構成図である。 上記第２実施形態の半導体素子の分割が行われる半導体素子の製造工程の手順を示すフローチャートである。 図２０の半導体素子の製造工程を説明するための模式説明図であって、（Ａ）は半導体ウェハに回路形成部及び外部接続用電極が形成された状態の図であり、（Ｂ）は半導体ウェハの回路形成面に保護シートが貼着された状態の図であり、（Ｃ）は半導体ウェハの薄化のための研磨工程が行われている状態の図であり、（Ｄ）は半導体ウェハの被処理面に分割用溝部が形成されている状態の図である。 図２１に続いて図２０の半導体素子の製造工程を説明するための模式説明図であって、（Ａ）はプラズマエッチングが施されている状態の図であり、（Ｂ）は（Ａ）のプラズマエッチングによりそれぞれの半導体素子の個片に分割された状態の図であり、（Ｃ）は半導体ウェハの被処理面に粘着シートが貼着されている状態の図であり、（Ｄ）は保護シートが剥離された状態の図である。 半導体ウェハに形成された分割用溝部の部分拡大断面図である。 分割されたそれぞれの半導体素子における分割位置近傍の部分拡大断面図である。
符号の説明
１ 真空チャンバ
２ 処理室
３ 下部電極
４ 上部電極
５Ａ、５Ｂ、５Ｃ 絶縁部材
６ 半導体ウェハ
６ａ 回路形成面
６ｂ マスク配置面、あるいは実装側表面
６ｅ Ｒ部
８ 真空ポンプ
１７ 高周波電源部
１８ 静電吸着用ＤＣ電源部
１９ ガス混合部
２０Ａ、２０Ｂ、２０Ｃ 第１〜第３のガス供給部
２１ ガス流量調整部
２２Ａ、２２Ｂ、２２Ｃ 第１〜第３の開閉バルブ
２３Ａ、２３Ｂ、２３Ｃ 第１〜第３の流量制御バルブ
２８ 圧力センサ
３０ 保護シート
３３ 制御装置
５０ 半導体パッケージ部品
５１ 基板
５２ 接合材料
５３ 外部接続用電極
５４ ワイヤ
８１ プラズマ処理条件
８２ 動作プログラム
９１ プロセス制御部
９２ 記憶部
９５ 処理時間計測部
１０１ プラズマ処理装置
Ｓ 空間

Claims (2)

  1. 半導体素子における回路形成側表面とは反対側の実装側表面が、素子実装体の表面に接合材料を介して接合された半導体素子実装構造を有する半導体パッケージ部品において、
    上記半導体素子の上記実装側表面の端部に形成された湾曲凸面部と、
    当該半導体素子の周部全体における上記湾曲凸面部と上記素子実装体の上記表面との間に形成された接合材料充填用空間とを備え、
    上記接合材料充填用空間に上記接合材料が充填されていることを特徴とする半導体パッケージ部品。
  2. 上記接合材料は、上記湾曲凸面部に接しながら上記半導体素子の周部全体に渡って配置され、当該半導体素子の周方向に略三角形状断面を有する***状接合部を有し、
    上記***状接合部における上記三角形状断面は、上記半導体素子の内側方向と外側方向とのそれぞれの方向に末広がり形状を有する断面である請求項１に記載の半導体パッケージ部品。
JP2004247769A 2004-08-27 2004-08-27 半導体パッケージ部品 Pending JP2006066663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004247769A JP2006066663A (ja) 2004-08-27 2004-08-27 半導体パッケージ部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004247769A JP2006066663A (ja) 2004-08-27 2004-08-27 半導体パッケージ部品

Publications (1)

Publication Number Publication Date
JP2006066663A true JP2006066663A (ja) 2006-03-09

Family

ID=36112861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004247769A Pending JP2006066663A (ja) 2004-08-27 2004-08-27 半導体パッケージ部品

Country Status (1)

Country Link
JP (1) JP2006066663A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351950A (ja) * 2005-06-17 2006-12-28 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2010034278A (ja) * 2008-07-29 2010-02-12 Rohm Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351950A (ja) * 2005-06-17 2006-12-28 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2010034278A (ja) * 2008-07-29 2010-02-12 Rohm Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP4288252B2 (ja) 半導体チップの製造方法
JP3991872B2 (ja) 半導体装置の製造方法
JP4275095B2 (ja) 半導体チップの製造方法
JP4546483B2 (ja) 半導体チップの製造方法
JP4275096B2 (ja) 半導体チップの製造方法
JP4013753B2 (ja) 半導体ウェハの切断方法
KR100967384B1 (ko) 반도체 장치의 제조 방법, 플라즈마 처리 장치 및플라즈마 처리 방법
JP3966168B2 (ja) 半導体装置の製造方法
JP4013745B2 (ja) プラズマ処理方法
JP5331500B2 (ja) ウエーハの処理方法
JP2009043992A (ja) ウエーハの加工方法
CN107154369A (zh) 等离子体处理方法
JP2006066663A (ja) 半導体パッケージ部品
JP2006040914A (ja) 半導体ウェハの分割方法及び分割装置
JP7139065B2 (ja) ウェーハの加工方法
JP7229631B2 (ja) ウェーハの加工方法
JP2011061654A (ja) 基板のドライエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060529

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071120