JP2006024858A - Printed-wiring board and method for manufacturing the same - Google Patents

Printed-wiring board and method for manufacturing the same Download PDF

Info

Publication number
JP2006024858A
JP2006024858A JP2004203618A JP2004203618A JP2006024858A JP 2006024858 A JP2006024858 A JP 2006024858A JP 2004203618 A JP2004203618 A JP 2004203618A JP 2004203618 A JP2004203618 A JP 2004203618A JP 2006024858 A JP2006024858 A JP 2006024858A
Authority
JP
Japan
Prior art keywords
land
solder resist
wiring board
printed
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004203618A
Other languages
Japanese (ja)
Inventor
Yoshihiko Naito
善彦 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Audio Technica KK
Original Assignee
Audio Technica KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Audio Technica KK filed Critical Audio Technica KK
Priority to JP2004203618A priority Critical patent/JP2006024858A/en
Priority to KR1020050061478A priority patent/KR20060049953A/en
Publication of JP2006024858A publication Critical patent/JP2006024858A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0939—Curved pads, e.g. semi-circular or elliptical pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a printed-wiring board by which the generation of a land peeling phenomenon can be effectively prevented by forming a land coat layer consisting of solder resist on the peripheral edge of a land of conventional size, while securing an effective contact area with an electrode of a mounted component even when a positional deviation is generated in the solder resist, and to provide the printed-wiring board. <P>SOLUTION: In the method for manufacturing the printed-wiring board 11 which includes a process of forming a land 13 on the prescribed position of a printed board 12 and a process of forming solder resist 23 on a prescribed region of the printed board 12, the solder resist 23 is formed integrally with a land coat layer 25 formed on a partial region in the outer edge 14 of the land 13 to prevent the land 13 from peeling off. Even if positional deviation is generated on the solder resist 23, the land 13 can secure a necessary contact area with the electrode of the mounted component. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、プリント配線板が備えるランドに発生しがちなランド剥離現象を効果的に防止することができるプリント配線板の製造方法およびプリント配線板に関する技術である。   The present invention relates to a method for manufacturing a printed wiring board and a technique related to the printed wiring board that can effectively prevent a land peeling phenomenon that tends to occur in a land included in the printed wiring board.

プリント配線板は、例えば両面に銅箔が積層されたガラスエポキシ銅張積層板からなるプリント基板に対し、穴開け加工やスルーホールめっき加工によるスルーホールの形成、めっき層と銅箔のエッチング加工による配線およびランドの形成、ソルダレジストの形成という加工プロセスを経ることで形成される。   A printed wiring board is formed by, for example, forming a through hole by drilling or through-hole plating, or etching a plated layer and copper foil on a printed circuit board made of a glass epoxy copper-clad laminate with copper foil laminated on both sides. It is formed through a process of forming wirings and lands and forming a solder resist.

図８（ａ）は、プリント配線板１におけるランド２とソルダレジスト４との配置関係についての従来例を示すものであり、平面形状が長方形を呈するランド２は、該ランド２よりもサイズの大きな相似形を呈してソルダレジスト４が存在していない空白部６内に形成されている。つまり、ランド２は、その外縁３ａと空白部６を区画形成しているソルダレジスト４の端縁５との間に間隙７を介在させた状態で形成されることになる。このようにランド２とソルダレジスト４との間に間隙７を介在させておく理由は、レジスト用インキ印刷時に生じがちな位置ずれを予め考慮に入れて、ソルダレジスト４がランド２側に入り込んでこれを覆わないようにするための余裕幅を確保することにある。   FIG. 8A shows a conventional example of the positional relationship between the land 2 and the solder resist 4 in the printed wiring board 1. The land 2 having a rectangular planar shape is larger in size than the land 2. The solder resist 4 is formed in the blank portion 6 which has a similar shape and does not exist. That is, the land 2 is formed in a state where the gap 7 is interposed between the outer edge 3 a and the edge 5 of the solder resist 4 that defines the blank portion 6. The reason why the gap 7 is interposed between the land 2 and the solder resist 4 in this way is that the solder resist 4 enters the land 2 side in consideration of the positional deviation that tends to occur during resist ink printing. The purpose is to secure a margin for not covering this.

一方、プリント配線板のはんだ付けに使用されるはんだについては、近時、鉛の毒性に関する問題もあって、鉛フリーはんだが使用されるようになってきている。そして、該鉛フリーはんだには、例えば９０〜９８％のすずに銀、銅、アンチモンを混合させたものを主材とし、これに微量のビスマス、インジウム、ニッケル、亜鉛を含有させてなるものなどがある。   On the other hand, with respect to solder used for soldering printed wiring boards, lead-free solder has recently been used due to problems related to lead toxicity. The lead-free solder mainly contains, for example, 90-98% tin mixed with silver, copper, antimony, and contains a small amount of bismuth, indium, nickel, zinc, etc. There is.

上記成分からなる鉛フリーはんだは、その溶融温度が２１０〜２３０℃であり、溶融温度が約１８３℃である従来からあるすず−鉛の共晶はんだよりも溶融温度は高い。   The lead-free solder composed of the above components has a melting temperature of 210 to 230 ° C. and a melting temperature higher than that of a conventional tin-lead eutectic solder having a melting temperature of about 183 ° C.

このように溶融温度の高い鉛フリーはんだを図８（ａ）に示すランド２に適用した場合には、従来からある有鉛はんだを用いた場合にはあまり発生しなかったランド剥離現象が多発する傾向にある。そして、該ランド剥離現象の発生原因は、必ずしも定かではないものの、鉛フリーはんだの熱収縮や凝固収縮に起因すると推定されている。   When the lead-free solder having a high melting temperature is applied to the land 2 shown in FIG. 8A as described above, the land peeling phenomenon that does not occur much when the conventional leaded solder is used frequently occurs. There is a tendency. The cause of the land peeling phenomenon is not necessarily certain, but is estimated to be due to thermal shrinkage and solidification shrinkage of lead-free solder.

このため、上記ランド剥離現象の発生を抑制・防止し得る手法として、図８（ｂ）に示すようにランド２の外縁部３にまでソルダレジスト４を入り込ませてランド被覆層８を形成するようにした構造のものも既に提案されている。
特開２００１−３３２８５１号公報 For this reason, as a method for suppressing or preventing the occurrence of the land peeling phenomenon, the land covering layer 8 is formed by inserting the solder resist 4 into the outer edge 3 of the land 2 as shown in FIG. A structure with the above structure has already been proposed.
JP 2001-332851 A

しかし、図８（ｂ）に開示されている従来技術による場合には、レジスト用インキ印刷時に位置ずれが発生すると、部品搭載時に該部品の電極とランド２との間に必要とされるだけの十分な接触面積を確保できなくなる不都合があった。また、図８（ｂ）の従来手法のもとでレジスト用インキ印刷時に生じがちな位置ずれを考慮に入れた設計を行おうとする場合には、通常サイズよりも大きなサイズのランドを予め形成しておくことが必要になるものの、ランドサイズを大きくすると、微小ピッチでの部品実装時にランド相互が短絡しやすくなってしまうので、実用的な解決手法とはいえない。   However, in the case of the prior art disclosed in FIG. 8B, if a positional shift occurs during printing of the resist ink, it is only required between the electrode of the component and the land 2 when the component is mounted. There was an inconvenience that a sufficient contact area could not be secured. In addition, when a design that takes into account the positional deviation that tends to occur during resist ink printing under the conventional method of FIG. 8B is to be performed, a land having a size larger than the normal size is formed in advance. However, if the land size is increased, the lands tend to be short-circuited when mounting components at a minute pitch, so this is not a practical solution.

本発明は、従来技術の上記課題に鑑み、ソルダレジストに位置ずれが生じても、搭載部品の電極とランドとの間に必要な接触面積を確保しつつ従来サイズのランドの周縁部にソルダレジストからなるランド被覆層を形成してランド剥離現象の発生を効果的に防止することができるプリント配線板の製造方法およびプリント配線板を提供することに目的がある。   In view of the above-described problems of the prior art, the present invention provides a solder resist at the periphery of a land of a conventional size while ensuring a necessary contact area between the electrode of the mounted component and the land even if the solder resist is displaced. An object of the present invention is to provide a printed wiring board manufacturing method and a printed wiring board capable of effectively preventing the occurrence of a land peeling phenomenon by forming a land covering layer made of

本発明は、上記目的を達成すべくなされたものであり、そのうちの第１の発明（製造方法）は、プリント基板の所定箇所にランドを形成する工程と、前記プリント基板の所定領域にソルダレジストを形成する工程とを含むプリント配線板の製造方法において、前記ソルダレジストは、前記ランドの外縁部における部分的領域上に設けたランド被覆層を含めて一体形成することを最も主要な特徴とする。   The present invention has been made to achieve the above object, and a first invention (manufacturing method) includes a step of forming lands at predetermined locations of a printed circuit board, and a solder resist in a predetermined area of the printed circuit board. The solder resist is integrally formed including a land coating layer provided on a partial region in the outer edge of the land. .

第１の発明における前記ランドは、平面形状が方形を呈し、その四隅に位置する前記外縁部の部分的領域に対し前記ランド被覆層を形成したり、平面形状が楕円形もしくは略長円形を呈し、少なくともその弧状部位が位置する前記外縁部の部分的領域に対し前記ランド被覆層を形成したりすることができる。   The land according to the first aspect of the present invention has a square planar shape, and the land covering layer is formed on partial regions of the outer edge located at the four corners, or the planar shape is elliptical or substantially oval. The land covering layer can be formed on at least a partial region of the outer edge where the arcuate portion is located.

また、第２の発明（プリント配線板）は、上記第１の発明により製造したプリント配線板であることを最も主要な特徴とする。   The most important feature of the second invention (printed wiring board) is the printed wiring board manufactured according to the first invention.

本発明のうち、請求項１に係る第１の発明によれば、ソルダレジストは、ランドの外縁部の部分的領域上のランド被覆層を含めて一体形成することができるので、該ランド被覆層を介してランドの剥離を効果的に防止することができる。また、ランド被覆層に位置ずれが生じても、部品搭載時に該搭載部品の電極との関係で必要とされるだけの十分な接触面積をランド側に確保することができる。   According to the first aspect of the present invention, since the solder resist can be integrally formed including the land coating layer on the partial region of the outer edge of the land, the land coating layer is formed. It is possible to effectively prevent the lands from being peeled through the gap. Further, even when the land covering layer is displaced, a sufficient contact area necessary for the relationship with the electrode of the mounted component can be secured on the land side when the component is mounted.

請求項２に係る製造方法によれば、略方形を呈するランドの四隅にランド被覆層を形成することにより、四カ所にてランドを位置固定してランドの剥離をより効果的に防止することができる。また、ランド被覆層に位置ずれが生じても、搭載部品の電極との関係で十分な接触面積をランド側に確保することができる。   According to the manufacturing method according to claim 2, by forming land coating layers at the four corners of the land having a substantially square shape, the land can be fixed in position at four locations and the separation of the land can be prevented more effectively. it can. Further, even if the land cover layer is displaced, a sufficient contact area can be secured on the land side in relation to the electrodes of the mounted components.

請求項３に係る製造方法によれば、略楕円形もしくは略長円形を呈するランドの弧状部位に対しランド被覆層を形成することにより、少なくとも二カ所にてランドを位置固定してランドの剥離を効果的に防止することができる。また、ランド被覆層に位置ずれが生じても、搭載部品の電極との関係で十分な接触面積をランド側に確保することができる。   According to the manufacturing method according to claim 3, the land covering layer is formed on the arc-shaped portion of the land having a substantially elliptical shape or a substantially oval shape, thereby fixing the land in at least two places and peeling the land. It can be effectively prevented. Further, even if the land cover layer is displaced, a sufficient contact area can be secured on the land side in relation to the electrodes of the mounted components.

一方、請求項４に係る第２の発明によれば、プリント配線板が備えるランドに部品を比較的高い温度ではんだ付けした際にランド側が剥離するという不具合を効果的に防止することができるので、環境に優しい鉛フリーはんだの使用を促進することができる。また、ランド被覆層に位置ずれが生じても、搭載部品の電極との関係で十分な接触面積をランド側に確保してはんだ付けを確実に行うことができる。   On the other hand, according to the second aspect of the present invention, when the component is soldered to the land provided in the printed wiring board at a relatively high temperature, it is possible to effectively prevent the problem that the land side peels off. Can promote the use of environmentally friendly lead-free solder. Even if the land cover layer is displaced, a sufficient contact area can be ensured on the land side in relation to the electrodes of the mounted component, and soldering can be performed reliably.

図１ないし図４は、本発明方法（第１の発明）を適用してランドとソルダレジストとを形成する際における相互の配置関係をパターン別に示す説明図である。   FIG. 1 to FIG. 4 are explanatory views showing the mutual positional relationship by pattern when a land and solder resist are formed by applying the method of the present invention (first invention).

これらの図に示すプリント配線板１１が備えるランド１３とソルダレジスト２３とは、プリント基板１２の所定箇所に銅箔などからなるランド１３を形成する工程と、プリント基板１２の所定領域にソルダレジスト２３を形成する工程とを含む本発明に係るプリント配線板の製造方法（第１の発明）を適用して形成される。   The land 13 and the solder resist 23 included in the printed wiring board 11 shown in these drawings include a step of forming a land 13 made of copper foil or the like at a predetermined position of the printed circuit board 12, and a solder resist 23 in a predetermined area of the printed circuit board 12. The method for manufacturing a printed wiring board according to the present invention including the step of forming (first invention) is included.

本発明におけるソルダレジスト２３としては、熱硬化性樹脂被膜、紫外線硬化性樹脂被膜、感光性樹脂被膜およびラミネートフィルムなどを例示することができる。   Examples of the solder resist 23 in the present invention include a thermosetting resin film, an ultraviolet curable resin film, a photosensitive resin film, and a laminate film.

すなわち、ソルダレジスト２３が例えば熱硬化性樹脂被膜である場合には、ランド１３の外縁部１４の部分的領域上にもスクリーン印刷法にて熱硬化性樹脂をプリント基板１２の表面に印刷した後、熱処理を施してなるランド被覆層２５を含めて一体形成されることになる（以下、熱硬化性樹脂被膜からなるソルダレジスト２３を例に説明する。）。   That is, when the solder resist 23 is, for example, a thermosetting resin film, after the thermosetting resin is printed on the surface of the printed circuit board 12 by a screen printing method on a partial region of the outer edge portion 14 of the land 13. The land coating layer 25 formed by heat treatment is integrally formed (hereinafter, a solder resist 23 made of a thermosetting resin film will be described as an example).

これを図１に示す例に基づいてより具体的に説明すれば、ランド１３は、平面形状が長方形を呈して形成されている。また、ソルダレジスト２３は、楕円形を呈して該ソルダレジスト２３が存在していない空白部２４が形成されるようにスクリーン印刷法にて熱硬化性樹脂をプリント基板１２の表面に印刷した後、熱処理を施して形成される。   More specifically, based on the example shown in FIG. 1, the land 13 is formed with a rectangular planar shape. In addition, after the solder resist 23 is printed on the surface of the printed circuit board 12 by a screen printing method so as to form a blank portion 24 having an elliptical shape and the solder resist 23 does not exist, It is formed by heat treatment.

しかも、該空白部２４は、ランド１３に対して正対させた際に、その四隅にのみ入り込むことができるサイズが付与されて形成されているので、ランド１３の四隅に位置する外縁部１４の部分的領域、つまり角部１５のそれぞれに対しソルダレジスト２３と一体となったランド被覆層２５を形成することができることになる。   In addition, since the blank portion 24 is formed to have a size that can enter only the four corners when facing the land 13, the blank portion 24 of the outer edge portion 14 positioned at the four corners of the land 13 is formed. The land coating layer 25 integrated with the solder resist 23 can be formed in each of the partial regions, that is, the corner portions 15.

また、図２によれば、ランド１３は、平面形状が正方形を呈して形成されている。また、ソルダレジスト２３は、円形を呈して該ソルダレジスト２３が存在していない空白部２４が形成されるようにスクリーン印刷法にて熱硬化性樹脂をプリント基板１２の表面に印刷した後、熱処理を施して形成される。   Further, according to FIG. 2, the land 13 is formed in a square shape in plan view. Also, the solder resist 23 is printed on the surface of the printed circuit board 12 by a screen printing method so that a blank portion 24 having a circular shape and free of the solder resist 23 is formed, and then heat treatment is performed. Formed.

しかも、該空白部２４は、ランド１３に対して正対させた際に、その四隅にのみ入り込むことができるサイズが付与されて形成されているので、ランド１３の四隅に位置する外縁部１４の部分的領域、つまり角部１５のそれぞれに対しソルダレジスト２３と一体となったランド被覆層２５を形成することができることになる。   In addition, since the blank portion 24 is formed to have a size that can enter only the four corners when facing the land 13, the blank portion 24 of the outer edge portion 14 positioned at the four corners of the land 13 is formed. The land coating layer 25 integrated with the solder resist 23 can be formed in each of the partial regions, that is, the corner portions 15.

さらに、図３によれば、ランド１３は、平面形状が楕円形を呈して形成されている。また、ソルダレジスト２３は、長方形を呈して該ソルダレジスト２３が存在していない空白部２４が形成されるようにスクリーン印刷法にて熱硬化性樹脂をプリント基板１２の表面に印刷した後、熱処理を施して形成される。   Furthermore, according to FIG. 3, the land 13 is formed with an elliptical planar shape. In addition, the solder resist 23 is printed on the surface of the printed circuit board 12 by a screen printing method so that a blank portion 24 having a rectangular shape and free of the solder resist 23 is formed, and then heat treatment is performed. Formed.

しかも、該空白部２４は、ランド１３に対して正対させた際に、上下と左右とに位置する弧状部位にのみ入り込むことができるサイズが付与されて形成されているので、ランド１３の上下左右にに位置する各外縁部１４の部分的領域、つまり上下左右の弧状部１６のそれぞれに対しソルダレジスト２３と一体となったランド被覆層２５を形成することができることになる。   In addition, since the blank portion 24 is formed to have a size that can enter only the arc-shaped portions located vertically and horizontally when facing the land 13, The land coating layer 25 integrated with the solder resist 23 can be formed on the partial regions of the outer edge portions 14 located on the left and right sides, that is, on the upper, lower, left and right arc-shaped portions 16 respectively.

さらにまた、図４によれば、ランド１３は、平面形状が長円形を呈して形成されている。また、ソルダレジスト２３は、長方形を呈して該ソルダレジスト２３が存在していない空白部２４が形成されるようにスクリーン印刷法にて熱硬化性樹脂をプリント基板１２の表面に印刷した後、熱処理を施して形成される。   Furthermore, according to FIG. 4, the land 13 is formed so that the planar shape is an oval. In addition, the solder resist 23 is printed on the surface of the printed circuit board 12 by a screen printing method so that a blank portion 24 having a rectangular shape and free of the solder resist 23 is formed, and then heat treatment is performed. Formed.

しかも、該空白部２４は、ランド１３に対して正対させた際に、上下に位置する弧状部位にのみ入り込むことができるサイズが付与されて形成されているので、ランド１３の上下左右に位置する各外縁部１４の部分的領域、つまり上下左右の弧状部１６のそれぞれに対しソルダレジスト２３と一体となったランド被覆層２５を形成することができることになる。   In addition, since the blank portion 24 is formed to have a size that can be inserted only into the arc-shaped portion positioned above and below when facing the land 13, the space portion 24 is positioned above and below the land 13. Thus, the land coating layer 25 integrated with the solder resist 23 can be formed in a partial region of each outer edge portion 14, that is, in each of the upper, lower, left and right arc-shaped portions 16.

このため、本発明方法により製造された第２の発明に係るプリント配線板１１は、各ランド１３の外縁部１４の部分的領域にソルダレジスト２３と一体となったランド被覆層２５が形成される結果、ランド１３に部品を比較的高い温度ではんだ付けした際にランド側が剥離するという不具合を効果的に防止することができることになる。   Therefore, in the printed wiring board 11 according to the second invention manufactured by the method of the present invention, the land covering layer 25 integrated with the solder resist 23 is formed in a partial region of the outer edge portion 14 of each land 13. As a result, when the component is soldered to the land 13 at a relatively high temperature, it is possible to effectively prevent the problem that the land side peels off.

しかも、ランド被覆層２５に位置ずれが生じたとしても、各ランド１３は、部品搭載時に該部品の電極との関係で必要とされるだけの十分な接触面積を確保することができるので、搭載部品を確実にはんだ付けすることができる。   Moreover, even if the land covering layer 25 is displaced, each land 13 can secure a sufficient contact area necessary for the relationship with the electrode of the component when mounting the component. Parts can be soldered securely.

次に、本発明の実施例について従来例（比較例）ともにに、以下に説明する。すなわち、図５は、図８（ａ）に従来例として示すランドとソルダレジストとの配置関係をより具体的に示した比較例説明図である。   Next, examples of the present invention will be described below together with conventional examples (comparative examples). That is, FIG. 5 is an explanatory diagram of a comparative example that more specifically shows the positional relationship between lands and solder resists shown in FIG. 8A as a conventional example.

同図によれば、縦（ａ）が１．４ｍｍで、横（ｂ）が０．４ｍｍの長方形を呈する各ランド３は、隣接するランド３の中心位置相互間の間隔（ｃ）を０．６５ｍｍとすることで形成されている。また、各ランド３は、その外縁３ａとこれに隣接するソルダレジスト４の端縁５との間に間隙７を介在させて形成されている。つまり、各ランド３は、ソルダレジスト４に設けられた縦（ｄ）が１．５ｍｍで、横（ｅ）が０．５ｍｍの長方形を呈する空白部６内に配置されることになる。このため、図５における各ランド３の有効面積は、ａ（縦）×ｂ（横）である０．５６ｍｍ２となる。 According to the figure, each land 3 having a rectangle with a length (a) of 1.4 mm and a width (b) of 0.4 mm has an interval (c) of 0. It is formed by setting it to 65 mm. Each land 3 is formed with a gap 7 between the outer edge 3a and the edge 5 of the solder resist 4 adjacent thereto. That is, each land 3 is arranged in a blank portion 6 which is provided in the solder resist 4 and has a rectangular shape with a vertical (d) of 1.5 mm and a horizontal (e) of 0.5 mm. Therefore, the effective area of each land 3 in FIG. 5 is 0.56 mm 2 which is a (vertical) × b (horizontal).

図６は、図８（ｂ）に従来例として示すランドとソルダレジストとの配置関係をより具体的に示した比較例説明図である。そのうちの（ａ）は、ソルダレジスト４に位置ずれが発生しなかった状態を、（ｂ）は、ソルダレジスト４の位置がずれた状態をそれぞれ示す。   FIG. 6 is an explanatory diagram of a comparative example that more specifically shows the positional relationship between lands and solder resists shown in FIG. 8B as a conventional example. Of these, (a) shows a state in which no position shift has occurred in the solder resist 4, and (b) shows a state in which the position of the solder resist 4 has shifted.

同図によれば、図５に示すと同様に縦（ａ）が１．４ｍｍで、横（ｂ）が０．４ｍｍの長方形を呈する各ランド３は、隣接するランド３の中心位置相互間の間隔（ｃ）を０．６５ｍｍとすることで形成されている。また、各ランド３は、その外縁部３にまでソルダレジスト４を入り込ませてランド被覆層８が形成されている。   As shown in FIG. 5, each land 3 having a rectangle with a length (a) of 1.4 mm and a width (b) of 0.4 mm, as shown in FIG. It is formed by setting the interval (c) to 0.65 mm. Each land 3 has a land coating layer 8 formed by inserting the solder resist 4 into the outer edge 3.

そして、図６（ｂ）に示すように縦横方向に各０．１ｍｍずつソルダレジスト４の空白部６の位置がずれることにより、斜線で示す各ランド３の有効面積は、０．３１２５ｍｍ２となってしまい、図５に示す従来例の有効面積に比較してその５５．８％にまで減少してしまうことが確認された。 Then, as shown in FIG. 6B, the position of the blank portion 6 of the solder resist 4 is shifted by 0.1 mm in each of the vertical and horizontal directions, so that the effective area of each land 3 indicated by hatching becomes 0.3125 mm 2. Therefore, it was confirmed that the effective area of the conventional example shown in FIG.

一方、図７は、本発明の実施例についてのランドとソルダレジストとの配置関係をより具体的に示した説明図である。そのうちの（ａ）は、ソルダレジスト２３の位置がずれていない状態を、（ｂ）は、ソルダレジスト２３の位置がずれた状態をそれぞれ示す。   On the other hand, FIG. 7 is an explanatory view showing more specifically the positional relationship between the land and the solder resist in the embodiment of the present invention. Among them, (a) shows a state where the position of the solder resist 23 is not shifted, and (b) shows a state where the position of the solder resist 23 is shifted.

同図によれば、図５に示すと同様に縦（ａ）が１．４ｍｍで、横（ｂ）が０．４ｍｍの長方形を呈する各ランド１３は、隣接するランド１３の中心位置相互間の間隔（ｃ）を０．６５ｍｍとすることで形成されている。また、各ランド１３は、その四隅にのみソルダレジストによるランド被覆部２５が形成された状態で長円形を呈する空白部２４内に配置される。このため、図７（ａ）の状態での各ランド１３の有効面積は、ａ（縦）×ｂ（横）である０．５６ｍｍ２とほぼ同等な近似値となる。 As shown in FIG. 5, each land 13 having a rectangle with a length (a) of 1.4 mm and a width (b) of 0.4 mm, as shown in FIG. It is formed by setting the interval (c) to 0.65 mm. Each land 13 is arranged in a blank portion 24 having an oval shape with land covering portions 25 made of solder resist formed only at the four corners. For this reason, the effective area of each land 13 in the state of FIG. 7A is an approximate value substantially equal to 0.56 mm 2 which is a (vertical) × b (horizontal).

したがって、本発明方法を適用してソルダレジスト２３からなるランド被覆層２５を形成しようとした際に、図７（ｂ）に示すように縦横方向に各０．１ｍｍずつソルダレジスト２３の空白部２４の位置がずれることにより、斜線で示す各ランド１３の有効面積は、０．４７ｍｍ２となり、図５に示す有効面積に比較してその８４％にまで減少はするものの、図６（ｂ）に示す比較例（従来例）ほどにはその有効面積が減少しないことが確認された。 Therefore, when the land coating layer 25 made of the solder resist 23 is formed by applying the method of the present invention, as shown in FIG. 7B, the blank portions 24 of the solder resist 23 are each 0.1 mm in the vertical and horizontal directions. The effective area of each land 13 indicated by hatching is 0.47 mm 2 due to the shift of the position of FIG. 6, which is reduced to 84% of the effective area shown in FIG. It was confirmed that the effective area did not decrease as much as the comparative example shown (conventional example).

つまり、本発明方法を適用してソルダレジスト２３を形成する場合には、ランド剥離に有効であるばかりでなく、ランド１３自体のサイズを大きくしないでも搭載部品との接触面積を十分に確保することができることが確認された。   In other words, when the solder resist 23 is formed by applying the method of the present invention, not only is it effective for land peeling, but also a sufficient contact area with the mounted components is ensured without increasing the size of the land 13 itself. It was confirmed that

以上は、本発明を図示例に基づいて説明したものであり、その具体的な構成はこれに限定されるものではない。例えば、ソルダレジスト２３は、紫外線硬化性樹脂被膜、感光性樹脂被膜およびラミネートフィルムなどからなるものであってもよい。また、ランド１３の形状とソルダレジスト２３側の空白部２４の形状とは、ランド１３と空白部２４とを正対させた際に、該空白部２４の外側にランド１３の外縁部１４の部分的領域を位置させることができるものでさえあれば、所望に応じ適宜選定することができる。   The above is the description of the present invention based on the illustrated example, and the specific configuration is not limited thereto. For example, the solder resist 23 may be made of an ultraviolet curable resin film, a photosensitive resin film, a laminate film, or the like. The shape of the land 13 and the shape of the blank portion 24 on the solder resist 23 side are the portions of the outer edge portion 14 of the land 13 outside the blank portion 24 when the land 13 and the blank portion 24 face each other. As long as the target region can be located, it can be selected as desired.

本発明方法（第１の発明）を適用してランドとソルダレジストとを形成する際における相互の配置関係の第１パターンを示す説明図。Explanatory drawing which shows the 1st pattern of the mutual arrangement | positioning relationship at the time of forming a land and a soldering resist by applying this invention method (1st invention). 同第２パターンを示す説明図。Explanatory drawing which shows the 2nd pattern. 同第３パターンを示す説明図。Explanatory drawing which shows the 3rd pattern. 同第４パターンを示す説明図。Explanatory drawing which shows the 4th pattern. 本発明の実施例を説明する際の比較例１として示される従来例についてのランドとソルダレジストとの相互の配置関係を示す説明図。Explanatory drawing which shows the mutual arrangement | positioning relationship of the land and solder resist about the prior art example shown as the comparative example 1 at the time of describing the Example of this invention. 本発明の実施例を説明する際の比較例２として示される従来例についてのランドとソルダレジストとの相互の配置関係を示す説明図であり、そのうちの（ａ）はソルダレジストに位置ずれが生じていない場合を、（ｂ）はソルダレジストに位置ずれが生じている場合をそれぞれ示す。It is explanatory drawing which shows the mutual arrangement | positioning relationship between the land and solder resist about the prior art example shown as the comparative example 2 at the time of describing the Example of this invention, (a) of which a position shift arises in a solder resist (B) shows the case where a position shift has occurred in the solder resist. 本発明の実施例についてのランドとソルダレジストとの相互の配置関係を示す説明図であり、そのうちの（ａ）はソルダレジストに位置ずれが生じていない場合を、（ｂ）はソルダレジストに位置ずれが生じている場合をそれぞれ示す。It is explanatory drawing which shows the mutual arrangement | positioning relationship between the land and solder resist about the Example of this invention, (a) is a case where position shift has not arisen in the solder resist, (b) is located in solder resist Each case where a deviation occurs is shown. 従来例についてのランドとソルダレジストとの相互の配置関係を示す説明図であり、そのうちの（ａ）はソルダレジストがランド側に入り込んでいない例を、（ｂ）はソルダレジストがランド側に入り込んでいる例をそれぞれ示す。It is explanatory drawing which shows the mutual arrangement | positioning relationship between the land and solder resist about a prior art example, (a) of them is an example in which the solder resist does not enter the land side, (b) is an example in which the solder resist enters the land side. Each example is shown.

符号の説明Explanation of symbols

１ プリント配線板
２ ランド
３ 外縁部
３ａ 外縁
４ ソルダレジスト
５ 端縁
６ 空白部
７ 間隙
８ ランド被覆部
１１ プリント配線板
１２ プリント基板
１３ ランド
１４ 外縁部
１５ 角部
１６ 弧状部
２３ ソルダレジスト
２４ 空白部
２５ ランド被覆部 DESCRIPTION OF SYMBOLS 1 Printed wiring board 2 Land 3 Outer edge part 3a Outer edge 4 Solder resist 5 End edge 6 Blank part 7 Gap 8 Land covering part 11 Printed wiring board 12 Printed circuit board 13 Land 14 Outer edge part 15 Corner part 16 Arc-shaped part 23 Solder resist 24 Blank part 25 Land cover

Claims (4)

プリント基板の所定箇所にランドを形成する工程と、前記プリント基板の所定領域にソルダレジストを形成する工程とを含むプリント配線板の製造方法において、
前記ソルダレジストは、前記ランドの外縁部における部分的領域上に設けたランド被覆層を含めて一体形成することを特徴とするプリント配線板の製造方法。 In a method for manufacturing a printed wiring board, including a step of forming a land at a predetermined location on a printed circuit board, and a step of forming a solder resist on a predetermined area of the printed circuit board.
The method of manufacturing a printed wiring board, wherein the solder resist is integrally formed including a land coating layer provided on a partial region in an outer edge portion of the land. 前記ランドは平面形状が略方形を呈し、その四隅に位置する前記外縁部の部分的領域に対し前記ランド被覆層を形成する請求項１に記載のプリント配線板の製造方法。   2. The method for manufacturing a printed wiring board according to claim 1, wherein the land has a substantially square planar shape, and the land coating layer is formed on partial regions of the outer edge located at four corners of the land. 前記ランドは平面形状が略楕円形もしくは略長円形を呈し、少なくともその弧状部位が位置する前記外縁部の部分的領域に対し前記ランド被覆層を形成する請求項１に記載のプリント配線板の製造方法。   2. The printed wiring board according to claim 1, wherein the land has a substantially elliptical shape or an oval shape in a planar shape, and the land covering layer is formed on at least a partial region of the outer edge portion where the arc-shaped portion is located. Method. 請求項１ないし３のいずれかのプリント配線板の製造方法により製造したことを特徴とするプリント配線板。
A printed wiring board manufactured by the method for manufacturing a printed wiring board according to claim 1.
JP2004203618A 2004-07-09 2004-07-09 Printed-wiring board and method for manufacturing the same Pending JP2006024858A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004203618A JP2006024858A (en) 2004-07-09 2004-07-09 Printed-wiring board and method for manufacturing the same
KR1020050061478A KR20060049953A (en) 2004-07-09 2005-07-08 Printed board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004203618A JP2006024858A (en) 2004-07-09 2004-07-09 Printed-wiring board and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2006024858A true JP2006024858A (en) 2006-01-26

Family

ID=35797901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004203618A Pending JP2006024858A (en) 2004-07-09 2004-07-09 Printed-wiring board and method for manufacturing the same

Country Status (2)

Country Link
JP (1) JP2006024858A (en)
KR (1) KR20060049953A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066122A (en) * 2009-09-16 2011-03-31 Murata Mfg Co Ltd Circuit board
US8233288B2 (en) 2007-04-24 2012-07-31 Panasonic Corporation Electronic component package, electronic component mounted apparatus, method of inspecting bonding portion therein, and circuit board
JP2017175018A (en) * 2016-03-24 2017-09-28 東芝メモリ株式会社 Semiconductor device
WO2023230923A1 (en) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 Wiring substrate and preparation method therefor, back plate, and display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8233288B2 (en) 2007-04-24 2012-07-31 Panasonic Corporation Electronic component package, electronic component mounted apparatus, method of inspecting bonding portion therein, and circuit board
JP2011066122A (en) * 2009-09-16 2011-03-31 Murata Mfg Co Ltd Circuit board
JP2017175018A (en) * 2016-03-24 2017-09-28 東芝メモリ株式会社 Semiconductor device
WO2023230923A1 (en) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 Wiring substrate and preparation method therefor, back plate, and display device

Also Published As

Publication number Publication date
KR20060049953A (en) 2006-05-19

Similar Documents

Publication Publication Date Title
JP4554873B2 (en) Wiring board, electronic device, electronic component mounting method and manufacturing method
JP2008041995A (en) Printed wiring board and manufacturing method of printed wiring board
CN104206034A (en) Wiring board
US20070257355A1 (en) Soldering structure of through hole
JP2011222742A (en) Print circuit board, method for manufacturing the same, and method for mounting electronic components
US9814135B2 (en) Printed wiring board and method for manufacturing the same
JP2005012088A (en) Multilayered circuit board and electronic equipment
KR20060049953A (en) Printed board and method for manufacturing the same
JP2011100912A (en) Mounting structure of power semiconductor module on printed wiring board
JP2005044990A (en) Land, manufacturing method, and mounting method for multilayer printed wiring board
JP2006287060A (en) Circuit board and soldering structure of chip component
JP2008112862A (en) Double-side printed wiring circuit board, electronic device, and method of manufacturing the double-side printed wiring circuit board
JP2007067147A (en) Printed circuit board and its manufacturing method
WO2005072032A1 (en) Circuit board, mounting structure of circuit board, and mounting method for circuit board
TW511403B (en) Circuit board and electronic equipment using the same
JP4952904B2 (en) Printed wiring board and motor control apparatus provided with the same
JP2009135285A (en) Method for manufacturing flexible printed wiring board, and flexible printed wiring board manufactured by the method
JP2007019150A (en) Printed wiring board and printed circuit board
JP2011135111A (en) Method for forming frame ground of printed circuit board
JP2009200234A (en) Metal base substrate and method for manufacturing the same
JP4735538B2 (en) Electronics
JP2007194328A (en) Printed-wiring board and semiconductor device
JPH11177224A (en) Metallic mask and printed wiring board
JP2021174975A (en) Printed circuit board and printed circuit board manufacturing method
JPH04243187A (en) Printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091216