JP2006013009A - Dc parameter measurement device in wafer burn-in system - Google Patents

Dc parameter measurement device in wafer burn-in system Download PDF

Info

Publication number
JP2006013009A
JP2006013009A JP2004185611A JP2004185611A JP2006013009A JP 2006013009 A JP2006013009 A JP 2006013009A JP 2004185611 A JP2004185611 A JP 2004185611A JP 2004185611 A JP2004185611 A JP 2004185611A JP 2006013009 A JP2006013009 A JP 2006013009A
Authority
JP
Japan
Prior art keywords
block
wafer
parameters
board
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004185611A
Other languages
Japanese (ja)
Inventor
Jang-Wook Heo
チャン−ウー ヘオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
From Thirty Inc
Original Assignee
From Thirty Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by From Thirty Inc filed Critical From Thirty Inc
Priority to JP2004185611A priority Critical patent/JP2006013009A/en
Publication of JP2006013009A publication Critical patent/JP2006013009A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a DC parameter measurement device capable of shortening the process time for measuring DC parameters by simplifying connection state of a DC block for measuring DC parameters in a wafer burn-in system, simplifying hardware configuration of the DC block, and accepting more DUT. <P>SOLUTION: The DC parameter measurement device of the wafer burn-in system consists of n-unit of same circuits for measuring DC parameters. The n-unit of circuits are connected to 18 DUTs through n-unit of switching means (DRy) connected in 1:1 correspondence. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、ウェハバーンイン（Ｂｕｒｎ−Ｉｎ）システムに関し、より詳しくは、ウェハバーンインシステムにおけるウェハ上の各半導体素子に対するＤＣパラメータを測定する事が出来る装置に関する。   The present invention relates to a wafer burn-in (Burn-In) system, and more particularly to an apparatus capable of measuring a DC parameter for each semiconductor element on a wafer in the wafer burn-in system.

一般に、ウェハバーンイン工程は、半導体素子をウェハ状態で最終ユーザに提供する前に製品が使用される条件よりもさらに厳しい高温（約１２５℃）の環境で通常の使用電圧（５．０Ｖ）よりも高い電圧を印加し、半導体素子の異常の有無を判断する一種のテスト工程であり、主に半導体製造の後工程で行われている。また、このウェハバーンイン工程を行うことにより、半導体素子に対する信頼性や生産性を早期に確保する事が出来る。   In general, the wafer burn-in process is performed at a higher temperature (about 125 ° C.) than the normal operating voltage (5.0 V) in an environment where the product is used before the semiconductor element is provided to the end user in a wafer state. This is a kind of test process in which a high voltage is applied to determine the presence or absence of an abnormality in a semiconductor element, and is mainly performed in a subsequent process of semiconductor manufacturing. Further, by performing this wafer burn-in process, it is possible to ensure reliability and productivity for semiconductor elements at an early stage.

これに関わり、図１は、従来の一般的なウェハバーンインシステムに対する全体の構成を示す図であり、コンピュータ１００と、ウェハローディング装置２００と、性能測定ボード２５０と、メインテスト装置３００とを備えており、これらの各装置は、通常、独立した個別の装置から構成される。即ち、図１に示したウェハローディング装置２００と、性能測定ボード２５０と、メインテスト装置３００とは、それぞれ独立した個別の装置から構成され、所定の接続方式により相互に接続され、ウェハバーンイン工程を行っている。   In relation to this, FIG. 1 is a diagram showing an overall configuration of a conventional general wafer burn-in system, and includes a computer 100, a wafer loading device 200, a performance measurement board 250, and a main test device 300. Each of these devices is usually composed of independent individual devices. That is, the wafer loading apparatus 200, the performance measurement board 250, and the main test apparatus 300 shown in FIG. 1 are configured by independent individual apparatuses, and are connected to each other by a predetermined connection method. Is going.

図１を参照し各構成手段の機能について説明すると、先ず、コンピュータ１００は、通常のパーソナルコンピュータやワークステーションから構成され、ユーザの操作によってウェハバーンイン工程における実行条件及び命令を入力し、後述するメインテスト装置３００に供給することにより、ウェハバーンイン工程の実行を制御し、それによる工程の進行状態を監視するための手段である。   Referring to FIG. 1, the function of each constituent means will be described. First, the computer 100 is composed of a normal personal computer or workstation, and inputs execution conditions and instructions in the wafer burn-in process by the user's operation. By supplying it to the test apparatus 300, it is means for controlling the execution of the wafer burn-in process and monitoring the progress of the process.

ウェハローディング装置２００は、テストを行うウェハを後述する性能測定ボード２５０に移送し、ローディング及びアラインメントする機能やテストの終了したウェハをアンローディングする機能を有する。   The wafer loading apparatus 200 has a function of transferring a wafer to be tested to a performance measurement board 250 (to be described later), a function of loading and alignment, and a function of unloading a wafer that has been tested.

性能測定ボード２５０は、ウェハローディング装置２００によってローディングされたウェハをテストする手段であり、バーンインテストを行うために必要な複数の測定デバイスとウェハとを接続させるための複数のピン、かつ、テストの進行状態を表示するための表示手段（例えば、ＬＥＤ）などを備えており、後述するメインテスト装置３００から供給される制御信号に基づき、バーンイン工程による所定の電圧や各種のテスト信号などを複数のピンを介してウェハに供給する。さらに、これに対応してウェハから出力される信号をメインテスト装置３００に伝送する。   The performance measurement board 250 is a means for testing a wafer loaded by the wafer loading apparatus 200, and includes a plurality of pins for connecting a plurality of measurement devices and a wafer necessary for performing a burn-in test, and a test A display means (for example, LED) for displaying the progress state is provided. Based on a control signal supplied from a main test apparatus 300 to be described later, a plurality of predetermined voltages, various test signals, and the like in the burn-in process are displayed. Supply to the wafer via pins. Further, in response to this, a signal output from the wafer is transmitted to the main test apparatus 300.

メインテスト装置３００は、上述のコンピュータ１００を介して入力される実行命令に基づいて、ウェハバーンイン工程による全体のテスト過程を実行及び制御する構成手段であり、上述の性能測定ボード２５０と接続され、テストを行うための所定の電圧及び各種のテスト信号を発生し、性能測定ボード２５０に供給する。   The main test apparatus 300 is a component that executes and controls the entire test process by the wafer burn-in process based on an execution command input via the computer 100, and is connected to the performance measurement board 250. A predetermined voltage and various test signals for performing the test are generated and supplied to the performance measurement board 250.

また、さらに性能測定ボード２５０から供給される出力信号を組み合わせ、それに対応するテスト結果信号を後述する警報発生装置（図示せず）に供給したり、自体のモニタ（図示せず）またはコンピュータ１００に伝送したりする。従って、このメインテスト装置３００は、ウェハバーンインテストを実行するための各種の構成手段を備えており、例えば、複数のタイミングクロック発生手段と、テスト波形発生手段と、実行のための制御命令を格納するメモリ手段と、波形モニタリング手段と、駆動ドライバと、ＤＣパラメータの測定手段と、かつ、これらのそれぞれの構成手段の動作及び検出信号の分析のためのＣＰＵや全体の工程の状態をディスプレイするためのディスプレイ手段（モニタ）とを備えている。   Further, output signals supplied from the performance measurement board 250 are combined, and a corresponding test result signal is supplied to an alarm generation device (not shown), which will be described later, or to its own monitor (not shown) or the computer 100. Or transmit. Therefore, the main test apparatus 300 includes various constituent means for executing a wafer burn-in test, and stores, for example, a plurality of timing clock generating means, test waveform generating means, and control commands for execution. A memory means, a waveform monitoring means, a drive driver, a DC parameter measuring means, and a CPU for displaying the operation of each of these constituent means and analysis of detection signals and the state of the whole process Display means (monitor).

さらに、このようにウェハバーンインシステムのメインテスト装置３００内に組み込まれる各種の構成手段は、通常、それぞれの機能に対応する複数のボード（Ｂｏａｒｄ）型に組み込まれ、各ボード間の相互の有機的な接続によって各種のテスト信号を生成することになる。   Further, the various constituent means incorporated in the main test apparatus 300 of the wafer burn-in system are usually incorporated in a plurality of board types corresponding to the respective functions, and the mutual organic means between the boards is used. Various test signals are generated by simple connection.

本発明において、上述のような従来の一般的なウェハバーンインシステムのメインテスト装置に組み込まれるそれぞれのボードの中にはウェハ上の各半導体素子に対するＤＣパラメータを測定するためのＤＣボードが含まれている。   In the present invention, a DC board for measuring a DC parameter for each semiconductor element on the wafer is included in each board incorporated in the main test apparatus of the conventional general wafer burn-in system as described above. Yes.

このＤＣボードは、テストモードによってウェハ上の各半導体素子に対するＤＣパラメータを測定しているが、このＤＣボードのテストモードとしては、各半導体素子に所定の電圧を印加し、これに対応して各半導体素子に流れる電流を測定するＶＳＩＭモードと、各半導体素子に所定の電流を印加し、これに対応して各半導体素子にかかる電圧を測定するＩＳＶＭモードと、実際に各半導体素子に印加される電圧を測定するＶＭモードとがある。また、通常、ＤＣボードは、メインテスト装置３００内のＰＤ（Ｐｕｌｓｅ Ｄｒｉｖｅｒ）ボードと連動してウェハ上の各半導体素子に対するＤＣパラメータを測定している。   This DC board measures DC parameters for each semiconductor element on the wafer in a test mode. As a test mode for this DC board, a predetermined voltage is applied to each semiconductor element, and each DC element corresponds to this. A VSIM mode for measuring a current flowing through a semiconductor element, an ISVM mode for measuring a voltage applied to each semiconductor element in response to applying a predetermined current to each semiconductor element, and an actual application to each semiconductor element There is a VM mode for measuring voltage. In general, the DC board measures DC parameters for each semiconductor element on the wafer in conjunction with a PD (Pulse Driver) board in the main test apparatus 300.

このような従来の一般的なウェハバーンインシステムにおいて使用されるＤＣボードは、同じ回路が８個ずつ構成され、１個のＤＣ回路では８個のパラメータを測定する事が出来る。即ち、ＤＣボードは、同じ回路から構成された８個の同じブロックからなっており、それぞれのブロックは、８個のＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）に対するＤＣパラメータを測定する事が出来る。従って、１個のＤＣボードは、ウェハ上に形成された６４個の半導体素子に対するＤＣパラメータを測定する事が出来る。   In the DC board used in such a conventional general wafer burn-in system, eight identical circuits are configured, and eight parameters can be measured with one DC circuit. In other words, the DC board is composed of eight identical blocks composed of the same circuit, and each block can measure DC parameters for eight device under test (DUT). Therefore, one DC board can measure DC parameters for 64 semiconductor elements formed on a wafer.

図２は、従来の一般的なウェハバーンインシステムにおけるＤＣボード内に含まれた１個のＤＣブロックに対する接続関係を一例として示す図である。   FIG. 2 is a diagram showing, as an example, a connection relationship with respect to one DC block included in a DC board in a conventional general wafer burn-in system.

図２に示すように、１個のＤＣブロック３１０は、８個のＤＵＴを測定することが可能となっているが、このとき、ＤＣブロック３１０と各ＤＵＴとは、それぞれリレースイッチ（ＤＲｙ１〜ＤＲｙ８）を介して接続されている。即ち、ＤＣブロック３１０は、それぞれのリレースイッチ（ＤＲｙ１〜ＤＲｙ８）をターンオンし、それぞれのＤＵＴに対するＤＣパラメータを測定している。このとき、ＤＣブロックから発生した信号は、メインテスト装置３００内のＰＤボードに形成された各ＰＤブロックを介してウェハ上の各半導体素子に伝達される。   As shown in FIG. 2, one DC block 310 can measure eight DUTs. At this time, the DC block 310 and each DUT are connected to relay switches (DRy1 to DRy8, respectively). ) Is connected through. That is, the DC block 310 turns on the respective relay switches (DRy1 to DRy8) and measures the DC parameters for the respective DUTs. At this time, a signal generated from the DC block is transmitted to each semiconductor element on the wafer via each PD block formed on the PD board in the main test apparatus 300.

図３は、図２に示した各ＤＵＴ内におけるＰＤブロックの接続関係を示す図である。同図を参照して説明すると、１個のＤＵＴ内には、同図に示した１２つのＰＤブロック（３２１〜３３２）が存在し、かつ、各ＰＤブロック（３２１〜３３２）は、それぞれのリレースイッチ（ＰＲｙ１とＰＲｙ１′、ＰＲｙ２とＰＲｙ２′、ＰＲｙ３とＰＲｙ３′、…、ＰＲｙ１２とＰＲｙ１２′）をオン／オフ制御することにより、ＤＣブロック３１０によるＤＣパラメータの測定、あるいはＰＤブロックによるＰＤパラメータの測定を行っている。   FIG. 3 is a diagram showing a connection relationship of PD blocks in each DUT shown in FIG. Referring to the figure, there are 12 PD blocks (321 to 332) shown in the figure in one DUT, and each PD block (321 to 332) has its own relay. DC parameter measurement by the DC block 310 or PD parameter measurement by the PD block by controlling on / off of the switches (PRy1 and PRy1 ′, PRy2 and PRy2 ′, PRy3 and PRy3 ′,..., PRy12 and PRy12 ′) It is carried out.

即ち、それぞれのＰＤブロック（３２１〜３３２）においてＰＤパラメータを測定する場合には、ＰＤブロックと接続されたそれぞれのリレースイッチ（ＰＲｙ１、ＰＲｙ２、ＰＲｙ３、…、ＰＲｙ１２）をターンオンした状態でＤＣブロック３１０と接続されたリレースイッチ（ＰＲｙ１′、ＰＲｙ２′、ＰＲｙ３′、…、ＰＲｙ１２′）をターンオフすることにより、それぞれのＰＤパラメータを測定している。   That is, when the PD parameter is measured in each PD block (321 to 332), the DC block 310 is turned on with each relay switch (PRy1, PRy2, PRy3,..., PRy12) connected to the PD block turned on. Each of the PD parameters is measured by turning off the relay switches (PRy1 ′, PRy2 ′, PRy3 ′,..., PRy12 ′) connected to.

これとは異なり、ＤＣブロック３１０によってウェハ上の各半導体素子に対するＤＣパラメータを測定する過程において、それぞれのＰＤブロック（３２１〜３３２）は、それぞれのリレースイッチ（ＰＲｙ１、ＰＲｙ２、ＰＲｙ３、…、ＰＲｙ１２）をターンオフした状態でＤＣブロック３１０と接続されたリレースイッチ（ＰＲｙ１′、ＰＲｙ２′、ＰＲｙ３′、…、ＰＲｙ１２′）をターンオンすることにより、ＤＣパラメータを測定している。   In contrast, in the process of measuring the DC parameter for each semiconductor element on the wafer by the DC block 310, each PD block (321 to 332) is connected to each relay switch (PRy1, PRy2, PRy3,..., PRy12). The DC parameters are measured by turning on relay switches (PRy1 ′, PRy2 ′, PRy3 ′,..., PRy12 ′) connected to the DC block 310 in a state in which is turned off.

結果的に、従来の一般的なＤＣボードには、図２に示すような接続関係を有するＤＣブロックが８個存在し、１個のＤＣブロックでは８個のＤＵＴに対するＤＣパラメータを測定できるため、従来の一般的なウェハバーンインシステムにおいては、全て６４個のＤＵＴに対するＤＣパラメータを同時に測定する事が出来る。   As a result, in the conventional general DC board, there are eight DC blocks having a connection relationship as shown in FIG. 2, and DC parameters for eight DUTs can be measured with one DC block. In the conventional general wafer burn-in system, DC parameters for all 64 DUTs can be measured simultaneously.

ところで、最近は、１個のメインテスト装置３００に２つの性能測定ボード２５０が受容できるようにするために、それぞれの装置内部に組み込まれるそれぞれのＤＣボードを、通常、２つずつ組み込まれおり、これを考慮すれば、通常のウェハバーンインシステムにおいては、一度の測定過程により１２８個（ＤＣボード２枚×各ＤＣボード当たり８ブロック×各ブロック当たり８個の素子）の半導体素子に対するＤＣパラメータを測定することが可能となる。   By the way, recently, in order to allow two performance measurement boards 250 to be received in one main test apparatus 300, two DC boards incorporated in each apparatus are usually incorporated in two, Considering this, in a normal wafer burn-in system, DC parameters for 128 semiconductor elements (2 DC boards x 8 blocks per DC board x 8 elements per block) are measured in a single measurement process. It becomes possible to do.

つまり、従来の一般的なウェハバーンインシステムを利用してＤＣパラメータを測定する場合には、一度の測定過程により最大１２８個の半導体素子に対するＤＣパラメータを測定することが可能となる。   That is, when DC parameters are measured using a conventional general wafer burn-in system, it is possible to measure DC parameters for a maximum of 128 semiconductor elements in a single measurement process.

しかし、実際のウェハ上には、１２８個よりもはるかに多くの半導体素子が形成されるため、ウェハ上に形成されている全ての半導体素子に対するＤＣパラメータを測定するには、かなりの時間がかかる。特に、最近はウェハの直径が益々増加しつつあり、ウェハ上に形成される半導体素子の数も益々増加しており、それにより、１個のウェハに対するＤＣパラメータの測定時間も増加することになり、よって、ウェハバーンイン工程における全体の所要時間が増加してしまうという問題があった。   However, since much more than 128 semiconductor elements are formed on an actual wafer, it takes a considerable amount of time to measure DC parameters for all the semiconductor elements formed on the wafer. . In particular, the diameter of a wafer is increasing more and more recently, and the number of semiconductor elements formed on the wafer is also increasing. As a result, the measurement time of DC parameters for one wafer also increases. Therefore, there is a problem that the total time required for the wafer burn-in process increases.

本発明は、上記問題点に鑑みなされたものであり、ウェハバーンインシステムにおいてＤＣパラメータ測定を行うＤＣブロックの接続状態をより一層簡素化し、ＤＣブロックのハードウェア的な構成を簡素化すると共に、より多くのＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）が受容できるようにすることにより、ＤＣパラメータ測定による工程時間を短縮できるようにするＤＣパラメータ測定装置を提供することを目的とする。   The present invention has been made in view of the above problems, and further simplifies the connection state of the DC block that performs DC parameter measurement in the wafer burn-in system, simplifies the hardware configuration of the DC block, and more It is an object of the present invention to provide a DC parameter measurement device that can reduce the process time for DC parameter measurement by allowing many DUTs (Device Under Tests) to be accepted.

上記の目的を達成するため、本発明によるウェハバーンインシステムにおいて半導体素子に対するＤＣパラメータを測定するための装置は、前記ＤＣパラメータを測定するためのｎ個の同じ回路からなり、前記ｎ個の回路は、１：１に対応して接続されたｎ個のスイッチング手段（ＤＲｙ）を介してそれぞれ１８個のＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）と接続されることを特徴とする。   To achieve the above object, an apparatus for measuring a DC parameter for a semiconductor device in a wafer burn-in system according to the present invention comprises n identical circuits for measuring the DC parameter, wherein the n circuits are It is characterized by being connected to 18 DUTs (Device Under Tests) through n switching means (DRy) connected corresponding to 1: 1.

本発明によると、従来のウェハバーンインシステムに備えられたＤＣパラメータ測定装置に比べ相対的にハードウェアの構成を最小化できる効果がある。また、単一の工程により処理可能なＤＵＴ数を２倍以上増加することにより、ウェハバーンイン工程におけるＤＣパラメータ測定時間を短縮できる効果がある。   According to the present invention, there is an effect that the hardware configuration can be relatively minimized as compared with the DC parameter measuring apparatus provided in the conventional wafer burn-in system. Further, by increasing the number of DUTs that can be processed in a single process more than twice, there is an effect that the DC parameter measurement time in the wafer burn-in process can be shortened.

以下、本発明の好ましい実施の形態を、添付図面に基づいて詳しく説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図４は、本発明のＤＣパラメータ測定装置によるＤＣブロックの接続状態を示す図である。本発明によると、ＤＣボードに形成されたそれぞれのＤＣブロックは、１個のリレースイッチ（ＤＲｙ）のみを用いて１８個のＤＵＴ（ＤＵＴ１〜ＤＵＴ１８）と接続されるように構成されている。即ち、図２に示す従来のＤＣブロックと比較してそれぞれのＤＵＴと接続されるリレースイッチの数を８個から１個に減少し、ＤＣブロック３１０に受容できるＤＵＴの数を８個から１８個に増大した。   FIG. 4 is a diagram showing a connection state of DC blocks by the DC parameter measuring apparatus of the present invention. According to the present invention, each DC block formed on the DC board is configured to be connected to 18 DUTs (DUT1 to DUT18) using only one relay switch (DRy). That is, compared with the conventional DC block shown in FIG. 2, the number of relay switches connected to each DUT is reduced from 8 to 1, and the number of DUTs that can be received by the DC block 310 is 8 to 18. Increased.

従って、図４に示すように、ＤＣボード内の各ＤＣブロックを構成する場合には、１個のＤＣブロックにおいて１８個のＤＵＴに対するＤＣパラメータを測定することが可能となり、それにより、８個のＤＣブロックを含む１個のＤＣボードでは全て１４４個のＤＵＴに対するＤＣパラメータを測定することが可能となる。   Therefore, as shown in FIG. 4, in the case of configuring each DC block in the DC board, it is possible to measure DC parameters for 18 DUTs in one DC block. With a single DC board including a DC block, it is possible to measure DC parameters for 144 DUTs.

図４に示す各ＤＵＴ（ＤＵＴ１〜ＤＵＴ１８）内における各ＰＤブロックとの接続関係は、前述の図３と同様である。図３及び図４を参照して本発明によるＤＣパラメータ測定装置の動作を説明すると、以下の通りになる。   The connection relationship with each PD block in each DUT (DUT1 to DUT18) shown in FIG. 4 is the same as that in FIG. The operation of the DC parameter measuring apparatus according to the present invention will be described with reference to FIGS. 3 and 4 as follows.

先ず、ＤＣブロック３１０によりＤＣパラメータを測定する過程において、図４に示すＤＣブロック３１０のリレースイッチ（ＤＲｙ）は、ＤＣブロック３１０の制御によりターンオン状態に切り替えられる。   First, in the process of measuring DC parameters by the DC block 310, the relay switch (DRy) of the DC block 310 shown in FIG. 4 is switched to a turn-on state by the control of the DC block 310.

また、図３に示すそれぞれのＰＤブロック（３２１〜３３２）は、従来と同様にそれぞれのリレースイッチ（ＰＲｙ１とＰＲｙ１′、ＰＲｙ２とＰＲｙ２′、ＰＲｙ３とＰＲｙ３′、…、ＰＲｙ１２とＰＲｙ１２′）のオン／オフ動作を制御している。即ち、それぞれのＰＤブロック（３２１〜３３２）は、ＰＤブロックと接続されたそれぞれのリレースイッチ（ＰＲｙ１、ＰＲｙ２、ＰＲｙ３、…、ＰＲｙ１２）をターンオフすると共に、ＤＣブロック３１０と接続されたリレースイッチ（ＰＲｙ１′、ＰＲｙ２′、ＰＲｙ３′、…、ＰＲｙ１２′）をターンオンすることにより、ＤＣブロック３１０から供給された信号が性能測定ボード２５０を介してウェハ上の各半導体素子に供給されるようにすることにより、ＤＣブロック３１０によるＤＣパラメータの測定を可能とする。   Further, each PD block (321 to 332) shown in FIG. 3 is turned on for the respective relay switches (PRy1 and PRy1 ′, PRy2 and PRy2 ′, PRy3 and PRy3 ′,..., PRy12 and PRy12 ′) as in the prior art. Controls off / off operation. That is, each PD block (321 to 332) turns off each relay switch (PRy1, PRy2, PRy3,..., PRy12) connected to the PD block and also connects to the DC block 310 (PRy1). ′, PRy2 ′, PRy3 ′,..., PRy12 ′), so that the signal supplied from the DC block 310 is supplied to each semiconductor device on the wafer via the performance measurement board 250. DC parameters can be measured by the DC block 310.

つまり、本発明においては、ＤＣブロック３１０と各ＤＵＴとの接続をスイッチングするリレースイッチを１個に構成することにより、８個のＤＣブロックからなるＤＣボード１個当たり８個のリレースイッチのみを必要とすることになる。従って、１個のＤＣブロックに８個のリレースイッチが備えられ、ＤＣボード１個当たり最小６４個のリレースイッチを必要とする従来のＤＣボードに比べ相対的にハードウェアの構成を簡素化することが可能となる。   In other words, in the present invention, by configuring the relay switch for switching the connection between the DC block 310 and each DUT to one, only eight relay switches are required per one DC board composed of eight DC blocks. Will be. Accordingly, eight relay switches are provided in one DC block, and the hardware configuration is simplified relative to a conventional DC board that requires a minimum of 64 relay switches per DC board. Is possible.

また、本発明においては、１個のＤＣブロック３１０に１８個のＤＵＴを受容できるように構成することにより、１個のＤＣボードにおいて１４４個のＤＵＴに対するＤＣパラメータの測定を同時に処理することが可能となり、従来のＤＣボード（６４個のＤＵＴ）に比べＤＣパラメータの測定時間を短縮することができ、これにより、最近のウェハ直径の増加傾向に、より効率的に対応することが可能となる。   In the present invention, it is possible to process the measurement of DC parameters for 144 DUTs simultaneously in one DC board by configuring 18 DCUTs in one DC block 310. As a result, the DC parameter measurement time can be shortened compared to the conventional DC board (64 DUTs), and this makes it possible to more efficiently cope with the recent trend of increasing the wafer diameter.

以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び添付された図面に限定されるものではない。   The present invention described above can be variously replaced, modified, and changed without departing from the technical idea of the present invention as long as it has ordinary knowledge in the technical field to which the present invention belongs. Therefore, the present invention is not limited to the above-described embodiment and attached drawings.

従来の一般的なウェハバーンインシステムに対する全体の構成を示す図である。It is a figure which shows the whole structure with respect to the conventional general wafer burn-in system. 従来の一般的なウェハバーンインシステムにおけるＤＣボード内のＤＣブロックに対する接続関係を示す図である。It is a figure which shows the connection relation with respect to DC block in the DC board in the conventional general wafer burn-in system. 図２に示した各ＤＵＴ内におけるＰＤブロックの接続関係を示す図である。It is a figure which shows the connection relation of PD block in each DUT shown in FIG. 本発明のＤＣパラメータ測定装置によるＤＣブロックの接続状態を示す図である。It is a figure which shows the connection state of DC block by the DC parameter measuring apparatus of this invention.

符号の説明Explanation of symbols

１００ コンピュータ
２００ ウェハローディング装置
２５０ 性能測定ボード
３００ メインテスト装置
３１０ ＤＣブロック
３２１〜３３２ ＰＤブロック 100 Computer 200 Wafer Loading Device 250 Performance Measurement Board 300 Main Test Device 310 DC Blocks 321 to 332 PD Block

Claims (2)

ウェハバーンインシステムで半導体素子に対するＤＣパラメータを測定するための装置であって、
前記ＤＣパラメータを測定するためのｎ個の同じ回路を備え、前記ｎ個の回路は、１：１に対応して接続されたｎ個のスイッチング手段（ＤＲｙ）を介してそれぞれ１８個のＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）と接続される、ウェハバーンインシステムのＤＣパラメータ測定装置。 An apparatus for measuring DC parameters for a semiconductor device in a wafer burn-in system,
N same circuits for measuring the DC parameters, each of which is connected to 18 DUTs (DRy) connected in a 1: 1 manner, respectively. A DC parameter measurement device for a wafer burn-in system connected to a device (Under Under Test). 前記各ＤＵＴは、ｍ個のＰＤ（Ｐｕｌｓｅ Ｄｒｉｖｅｒ）ブロックと、前記各ＰＤブロックと１：１に対応して接続され、前記ＤＣパラメータを測定する過程でターンオフ制御されるｍ個の第２のスイッチング手段（ＰＲｙ）と、前記スイッチング手段（ＤＲｙ）と接続され、前記ＤＣパラメータを測定する過程でターンオン制御されるｍ個の第３のスイッチング手段（ＰＲｙ′）を備える回路を介して接続される、請求項１に記載のウェハバーンインシステムのＤＣパラメータ測定装置。 Each DUT is connected to m PD (Pulse Driver) blocks and the PD blocks in a 1: 1 ratio, and m second switching units that are turned off in the process of measuring the DC parameters. A means (PRy) connected to the switching means (DRy) via a circuit comprising m third switching means (PRy ′) that are turned on in the process of measuring the DC parameter; The DC parameter measurement apparatus for a wafer burn-in system according to claim 1.
JP2004185611A 2004-06-23 2004-06-23 Dc parameter measurement device in wafer burn-in system Pending JP2006013009A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004185611A JP2006013009A (en) 2004-06-23 2004-06-23 Dc parameter measurement device in wafer burn-in system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004185611A JP2006013009A (en) 2004-06-23 2004-06-23 Dc parameter measurement device in wafer burn-in system

Publications (1)

Publication Number Publication Date
JP2006013009A true JP2006013009A (en) 2006-01-12

Family

ID=35779899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004185611A Pending JP2006013009A (en) 2004-06-23 2004-06-23 Dc parameter measurement device in wafer burn-in system

Country Status (1)

Country Link
JP (1) JP2006013009A (en)

Similar Documents

Publication Publication Date Title
KR100248258B1 (en) Method and apparatus for testing a megacell in an asic using jtag
US7944225B2 (en) Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test
KR100916762B1 (en) semiconductor device test system
US20200174073A1 (en) Device inspection method
KR100856079B1 (en) Semiconductor tester
JP2005191522A (en) Voltage supply parameter measurement device in wafer burn-in system
KR20050007815A (en) Parallel test apparatus and method of integrated circuit device able to provide high test current
JP4026945B2 (en) Mixed IC test apparatus and control method of the IC test apparatus
KR20050121376A (en) Test device for semiconductor device and method of testing semiconductor device by using the test device
JP2006013009A (en) Dc parameter measurement device in wafer burn-in system
US20050285612A1 (en) Apparatus for measuring DC parameters in a wafer burn-in system
KR20040062769A (en) Apparatus for measuring dc parameters in a wafer burn-in system
JP2010002315A (en) Semiconductor testing device and method for testing dc characteristic thereof
JP2009288064A (en) Semiconductor test apparatus and method
JP2003107128A (en) Semiconductor testing device and test method
TWI708305B (en) Improved method of mass sampling test for wafer process yield analysis
JP4061533B2 (en) IC tester
JP3053012B2 (en) Test circuit and test method for semiconductor device
JP2006038791A (en) Prober needle switching device, prober device and method for measuring semiconductor element
JP2002299460A (en) Semiconductor integrated circuit
KR100483493B1 (en) Main test device of wafer burnin system
KR20100024678A (en) Probe card for testing semiconductor devices, tester and chip inspection method using the same
KR20030058863A (en) Alarm apparatus of wafer burn-in system
JP4173229B2 (en) IC test equipment
KR100507918B1 (en) Apparatus for detecting a vs wire&#39;s break in a wafer burn-in system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080311