JP2005524970A - トレンチ型パワーｍｏｓゲートデバイス - Google Patents

トレンチ型パワーｍｏｓゲートデバイス Download PDF

Info

Publication number
JP2005524970A
JP2005524970A JP2003525887A JP2003525887A JP2005524970A JP 2005524970 A JP2005524970 A JP 2005524970A JP 2003525887 A JP2003525887 A JP 2003525887A JP 2003525887 A JP2003525887 A JP 2003525887A JP 2005524970 A JP2005524970 A JP 2005524970A
Authority
JP
Japan
Prior art keywords
trench
power mos
mos gate
type power
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003525887A
Other languages
English (en)
Other versions
JP4005019B2 (ja
Inventor
アイ．アマリ アダム
タパー ナレシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2005524970A publication Critical patent/JP2005524970A/ja
Application granted granted Critical
Publication of JP4005019B2 publication Critical patent/JP4005019B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本発明は、トレンチ型低電圧ＭＯＳＦＥＴの製造の複雑性を低減し、かつまたＲＤＳＯＮをも低下させるようにしたトレンチ型パワーＭＯＳゲートデバイスを提供するもので、コンタクト２６の周囲に複数の自己整合ソース９を有するトレンチ型パワーＭＯＳゲートデバイスを提供する。

Description

本発明は、トレンチ型パワーＭＯＳゲートデバイスに関し、より詳細には、自己整合ソース及びコンタクトを有するトレンチ型電界効果トランジスタに関し、特に、低電圧トレンチ（ｔｒｅｎｃｈ）型ＭＯＳＦＥＴの構造に関する。
低電圧トレンチ型ＭＯＳ（金属酸化膜半導体）電界効果トランジスタ（ＦＥＴ）は、よく知られている。
図１及び図２は、従来の低電圧トレンチ型ＭＯＳＦＥＴを示す図で、図１は、成長された酸化膜がポリシリコンゲートにキャップを施した従来のデバイスの活性領域の小部分を示す横断面図で、図２は、図１に示した従来のデバイスの末端領域の小部分を示す横断面図である。
このトレンチ型ＭＯＳＦＥＴにおいて、Ｎ＋基板１０は、その底部にドレイン電極（図示せず）を備え、またその上にエピタキシャル成長されたＮ−ドリフト層１１を有している。
Ｎ−ドリフト領域１１内にはＰ型本体拡散領域１２が形成され、また、Ｎ＋ソース層９がＰ型本体拡散領域１２中へ拡散している。Ｐ型本体拡散領域１２中へトレンチ１３，１４がエッチングされ、それぞれゲート酸化膜１５，１６で裏張りされ、また、それぞれ導電性ポリシリコンゲート１７，１８が充填されている。また、導電性ポリシリコン領域１７，１８の頂部には、熱成長した酸化膜のキャップがあり、このキャップは、四エチルオルトシリケート（ＴＥＯＳ）絶縁層２０で被覆されている。また、ゲート電極２１（図２）が、全ての導電性ポリシリコン領域１７，１８に接続されている（接続部は図示されていない）。
図示されるようにコンタクトのトレンチ２５が形成され、このトレンチ２５の底部にＰ＋コンタクト拡散部２６が形成される。最後に、ウエハ頂部に、ソースメタル３０が蒸着され、分離されて、ゲートメタルコンタクト３１（図２）を形成し、コンタクト３１はゲート電極２１に接触している。また、導電性ポリシリコン領域１７，１８の頂部にある成長された酸化膜キャップが、導電性ポリシリコン領域１７，１８をソースメタル３０から絶縁していた。この成長された酸化膜キャップが故障の原因となっている。
図示している構造は、寸法Ｘｃｈの横のチャネル、有効チャネル長Ｌ１ ｃｈ、及びチャネル長Ｌｃｈを提供する（図２）。
作動の際、装置のブレークダウン電圧は、チャネル長Ｘｃｈ及びＬ１ ｃｈにより、コンタクトのエッチングにより、かつ、それぞれの浅いＮ＋埋め込み部２５及びＰ＋埋め込み部２６により制限される。
さらに、コンタクトの製造シーケンスによってブレークダウン電圧ＢＶに制限が課せられるために、チャネル長Ｌｃｈは、最大空乏幅よりもかなり大きい。コンタクト整合性が重要な工程パラメータであり、メタルのステップカバレージが問題である。
今日のトレンチ型パワーＭＯＳゲートデバイスでは、コンタクトをエッチングしていること、及び浅い埋め込み（ｓｈａｌｌｏｗ ｉｍｐｌａｎｔ）を用いているため、製造方法が複雑になっている。したがって、コンタクトのエッチングに関しては、不完全なシリコンのエッチング及びメタルのステップカバレージ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）の問題が、また不完全なトレンチの充填の問題が存在する。さらに、深いコンタクト中への浅い埋め込みは、デバイスのＢＶｄｓｓを低下させる欠陥を有している。
さらに、低電圧トレンチ型ＭＯＳＦＥＴでは、オン抵抗（ＲＤＳＯＮ）がチャネル寄与率に高度に依存し、それは全ＲＤＳＯＮの４０％を超えている。したがって、ＲＤＳＯＮを低下させるため、チャネル密度の増加、及びチャネル長の縮小が望ましい。しかしながら、セル密度を増加させることは、デバイス及び製造方法の設計における複雑さをもたらす。
さらに、製造方法において、それぞれのトレンチが導電性ポリシリコンゲート物質で充填され、ポリシリコンのゲートからソース電極を絶縁する酸化膜でキャップを施している。この酸化膜は、従来、成長している酸化膜である。酸化膜キャップが成長する結果として、製造上の問題が生じることが見出されている。
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、トレンチ型低電圧ＭＯＳＦＥＴの製造の複雑性を低減し、かつまたＲＤＳＯＮをも低下させるようにしたトレンチ型パワーＭＯＳゲートデバイスを提供することにある。
本発明のトレンチ型パワーＭＯＳゲートデバイスは、
・トレンチ内の厚くしている底部酸化膜；
・単純化している電流流路；
・末端領域にソースが存在しないこと；
・（重要なコンタクト整合の問題、及びメタルのステップカバレージの問題をなくするため）シリコンの中へコンタクトをエッチングしないこと；
・トレンチ内のポリシリコンゲートの頂部を覆う堆積された酸化膜
を用いた構造を提供する。
また、本発明のトレンチ型パワーＭＯＳゲートデバイスは、活性領域において、ソース／ゲート重複部は、拡散によってのみ形成させ、かつトレンチ内のゲート酸化膜層は、ポリシリコンエッチングのプラズマから、またソース埋め込みの損傷から遮蔽されている。
また、本発明の顕著な特徴によれば、導電性ポリシリコンゲートにキャップを施すのに使用する酸化膜は、成長される酸化膜よりもむしろ堆積される酸化膜である。
その結果得られた構造は、低減された製造の複雑性、より低いＲＤＳＯＮ；同一の電流におけるより小さいダイサイズ、及び改良された製造歩留りを有している。
以下、図面を参照して本発明の実施の態様について説明する。
図３は、図１及び図２のデバイスの１つの改良例を示した図で、ゲートポリシリコン上にシリサイドを有する図１の横断面図である。導電性ポリシリコン充填物１７，１８は、ゲート端子への有効横方向ゲート抵抗を低下させる金属シリサイド（ｓｉｌｉｃｉｄｅ）層４０，４１によりそれぞれ被覆される。さらに、それぞれトレンチ１３，１４の底部４５，４６においてゲート酸化膜１５，１６を厚くしている。その上さらに、図３において、より厚いハードマスク（ｈａｒｄｍａｓｋ）を使用し、かつ導電性ポリシリコン充填物１７，１８の中心における凹所をハードマスク下方に到達させない。また、図３において、デバイスのＱｇを決定するソース／ゲートの重複は、拡散によってのみ形成される。最後に、ゲート酸化膜１５，１６は、ポリシリコンエッチングプラズマから、またソース埋め込みプラズマから遮蔽されている。
図４及び図５は、本発明のトレンチ型パワーＭＯＳゲートデバイスの構成図で、図４は、トレンチ内のポリシリコンへの堆積されたキャッピング酸化膜を含む本発明の特徴を有する、図１の横断面図と同様の横断面図で、図５は、図４のデバイスの末端領域を示す横断面図である。
本発明のトレンチ型パワーＭＯＳゲートデバイスは、シリコンダイ１２と、複数のトレンチ１３，１４と、酸化膜プラグ２０と、Ｎ＋ソース拡散部９と、ソース電極３０とから構成されている。
シリコンダイ１２は、Ｎ−ドリフト領域１１及びこのＮ−ドリフト領域１１の頂部に設けられたＰ型チャネルを有する。複数のトレンチ１３，１４は、シリコンダイ１２の頂部内側に向かって設けられ、かつＰ型本体１２を通ってＮ−ドリフト領域１１内まで直角に延在し、壁上にゲート誘電体を有し、かつ導電性ポリシリコン充填物１７，１８でシリコンダイ１２の頂部の表面下方の高さまで充填された間隔を有している。
酸化膜プラグ２０は、導電性ポリシリコン充填物１７，１８の各々の頂部に設けられ、かつ少なくとも頂部までトレンチ１３，１４を充填している。Ｎ＋ソース拡散部９は、トレンチ１３，１４の壁の頂部内側に設けられ、かつトレンチ１３，１４の頂部に短い横延長部を有し、所定の深さでポリシリコン充填物１７，１８の頂部下方に広がり、互いに間隔を有している。ソース電極３０は、シリコンダイ１２の頂部を覆うとともに、Ｎ＋ソース領域９の頂部表面に接触し、かつＮ＋ソース領域９間のＰチャネル領域１２に接触している。
厚くした底部の酸化膜４５，４６を使用している点が、シリサイドとしているゲート素子４０，４１（これらは図６では除去している）がそうであるように、注目される点である。さらに、しかし、ソース層９は末端部まで延びていない（図５）、また、シリコンの中へコンタクトをエッチングすることは行わない（重要なソース整合性の問題、及びメタルのステップカバレージの問題が避けられる）。さらに、単純化された電流流路を提供している。
本発明の特徴は、導電性ポリシリコン充填物１７，１８の上方の酸化膜キャップ２０（シリサイド層４０，４１は除去できる）は、堆積された酸化膜、好ましくは厚さ４０００Åを有する低密度ＴＥＯＳとしており、かつシリコン表面とおよそ同じ高さとなるようエッチングして戻している点である。
本発明のトレンチ型パワーＭＯＳゲートデバイスを作製するのに使用されている１つの方法は、下記の基本ステップを用いている。
ステップ１；まず、半導体ウエハもしくはチップのＮ−ドリフト領域（図４及び図５の領域１１）の表面頂部に，厚さ約２４０Åまでパッド酸化膜を成長させる。
ステップ２；次に、Ｎ−ドリフト領域１１の頂部中にＰ形チャネル埋め込み部を形成する。
ステップ３；次に、Ｐ型チャネル埋め込み部の頂部に、厚さ約３５００Åまで窒化膜を付着させる。
ステップ４；次に、デバイスの表面頂部に活性マスクを形成し、末端部のトレンチ（図１から図５には図示されないが、図６に図示している）を深さ０．７ミクロンまで形成できる。
ステップ５；次に、チャネルのドライブ（ｄｒｉｖｅ）、Ｐ埋め込みのドライブを約１１００℃で約３０分間実施して、Ｐ型チャネル領域１２を形成する。
ステップ６；次に、フィールド酸化ステップを実施して、厚さ約５０００Åまで酸化膜を形成する。
ステップ７；次に、活性領域トレンチマスクを形成して、深さ１．１ミクロン及び幅０．４ミクロンまでトレンチ１７、１８をエッチングする。他のトレンチ寸法を使用できる。
ステップ８；次に、犠牲（ｓａｃｒｉｆｉｃｉａｌ）酸化膜（４５０Å）及びエッチングを実施する。
ステップ９；次に、パッド酸化膜２４０Åを成長させ、続いて，トレンチ壁上に、また壁の間のメサ（ｍｅｓａ）表面頂部上に、ゲート窒化膜を付着させる。
ステップ１０；次に、乾式窒化膜エッチングにより、トレンチ底部から窒化膜を除去する。
ステップ１１；次に、酸化膜４５をトレンチ底部に２０００Åまで成長させる。
ステップ１２；次に、湿式窒化膜エッチングにより、垂直トレンチ壁の窒化膜を除去する。
ステップ１３；次に、空にしたトレンチ壁に、ゲート酸化膜（１５、１６）を成長させる。
ステップ１４；次に、ウエハ上及びトレンチの中へ、厚さ５０００Åまでポリシリコンを堆積させる。
ステップ１５；次に、ＰＯＣｌ堆積を行い、かつドライブを実施してポリシリコン物質１７，１８を導電性とする。
ステップ１６；次に、ポリシリコンをエッチングし、シリコン表面下方に深さ約０．１５ミクロン（±０．１ミクロン）の凹所を形成する。
ステップ１７；次に、ポリ酸化膜（ｐｏｌｙｏｘｉｄｅ）を約４５０Åまで形成する。
ステップ１８；次に、窒化膜上の酸化膜のエッチングを実施し、窒化膜を約１０００Åだけ横に後退させて、ソース埋め込みのために、トレンチ間のメサのコーナを空にする。
ステップ１９；次に、ＡＭＥ酸化膜エッチングに続いて、Ｎ＋ソース領域９を形成するために、ヒ素源打ち込みを実施する。
ステップ２０；その後、かつ本発明の重要な特徴に従って、厚さ約４０００Åまで低密度ＴＥＯＳ堆積を実施して、図４及び図５における酸化膜プラグ２０を形成する。酸化膜プラグは成長させないで、堆積させ、デバイスの信頼性向上をもたらす点が注目に値する。
ステップ２１；その後、酸化膜とのソースのドライブを実施し、続いて、コンタクトマスクについて行う。ソースは、水平範囲は短く、トレンチの中へ深く広がり、主としてゲート酸化膜に沿うようにし、キャップ酸化膜には沿わないように留意する。
ステップ２２；これらのステップに続いて、ＳＰ＋打ち込み、及びドライブを行う。
ステップ２３；メタルの予備清浄化ステップに続いて、ＦＭスパッタ、メタルマスク、及びアルミニウムのエッチングを行う。
ステップ２４；次に、標準的な仕上げステップを使用し、それに続いてＮ＋ウエハ１０の底部にバックメタル（ｂａｃｋ ｍｅｔａｌ）（図示されない）を形成する。
図６は、図４に示したトレンチ型パワーＭＯＳゲートデバイスの改良された末端部構造を示す横断面図である。図４のデバイスについての、また上述した方法により作製した、改良された末端部（トレンチ末端）を示している。図６において、図４のものと同じ構成要素は、同一の参照番号を付してある。
図６において、酸化膜プラグ２０が明らかに後退されて（ステップ１８及び１９）、ソースメタル３０への横方向ソース領域コンタクト面を提供している。さらに、新規な末端部は、上述したステップ７で形成されたフィールド酸化膜１０１、ステップ１４からステップ１６で形成された導電性ポリシリコンフィールドプレート１０２、及び、上述したステップ２０で形成される堆積されたＴＥＯＳ層１０３で被覆される、上述したステップ４で形成された末端部トレンチ１００を有する。
図３〜図６に示した構造により、図１及び図２の従来のデバイスと比較して、トレンチのセル密度を増加させること、及び同一ＢＶにおけるチャネル長Ｌｃｈの縮小が可能になり、したがって、より小型のチャネル構造が可能になる。
本発明は、その特定の実施形態に関連して記述されているが、当分野の技術者には多くの他の変形及び修正、ならびに他の用途が明らかになるであろう。したがって、本明細書における特定の開示によって、本発明が限定されないことが好ましい。
成長された酸化膜がポリシリコンゲートにキャップを施している従来のデバイスの活性領域の小部分を示す横断面図である。 図１に示した従来のデバイスの末端領域の小部分を示す横断面図である。 図１及び図２のデバイスの１つの改良例を示した図で、ゲートポリシリコン上にシリサイドを有する図１の横断面図である。 トレンチ内のポリシリコンへの堆積されたキャッピング酸化膜を含む本発明の特徴を有する、図１の横断面図と同様の横断面図である。 図４に示したデバイスの末端領域を示す横断面図である。 図４に示したデバイスの改良された末端部構造を示す横断面図である。

Claims (7)

  1. Ｎ−ドリフト領域及び該Ｎ−ドリフト領域の頂部に設けられたＰ型チャネルを有するシリコンダイと、
    該シリコンダイの頂部内側に向けて設けられ、かつ前記シリコンダイを通って前記Ｎ−ドリフト領域内まで直角に延在し、壁上にゲート誘電体を有し、かつ導電性ポリシリコン充填物で前記シリコンダイの頂部の表面下方の高さまで充填された間隔を有する複数のトレンチと、
    前記導電性ポリシリコン充填物の各々の頂部に設けられ、かつ少なくとも前記頂部まで前記トレンチを充填している酸化膜プラグと、
    前記トレンチの壁の頂部内側に設けられ、かつ前記トレンチの頂部に短い横延長部を有し、所定の深さで前記導電性ポリシリコン充填物の頂部下方に広がり、互いに間隔を有するＮ＋ソース拡散部と、
    前記シリコンダイの頂部を覆うとともに、前記Ｎ＋ソース領域の頂部表面に接触し、かつ該Ｎ＋ソース領域間の前記Ｐチャネル領域に接触しているソース電極と
    を備えたことを特徴とするトレンチ型パワーＭＯＳゲートデバイス。
  2. 前記シリコンダイの前記頂部表面と、前記酸化物プラグの頂部表面とは、実質的に共通の平面内にあることを特徴とする請求項１に記載のトレンチ型パワーＭＯＳゲートデバイス。
  3. 前記酸化物プラグは、堆積された酸化膜であることを特徴とする請求項１または２に記載のトレンチ型パワーＭＯＳゲートデバイス。
  4. 前記ゲート誘電体は、成長している酸化膜であることを特徴とする請求項１又は２に記載のトレンチ型パワーＭＯＳゲートデバイス。
  5. 前記トレンチの各々の底部は、前記ゲート誘電体の厚さよりも大きな厚さを有する酸化膜で裏張りされていることを特徴とする請求項１乃至４のいずれかに記載のトレンチ型パワーＭＯＳゲートデバイス。
  6. 活性領域を取り囲むトレンチ末端部を備え、該トレンチ末端部はフィールド酸化膜層で被覆され、該フィールド酸化膜は導電性ポリシリコンで覆われ、該導電性ポリシリコンは堆積された酸化膜により覆われていることを特徴とする請求項１乃至５のいずれかに記載のトレンチ型パワーＭＯＳゲートデバイス。
  7. シリコン基板中に垂直なトレンチを有し、該垂直なトレンチは、垂直な壁上にゲート酸化膜を有し、かつ導電性ポリシリコンを前記シリコン基板の頂部下方の高さまで充填し、前記導電性ポリシリコンの頂部から前記シリコン基板の頂部までの開口部には、堆積された酸化膜を充填していることを特徴とするトレンチ型パワーＭＯＳゲートデバイス。
JP2003525887A 2001-09-05 2002-09-03 パワー半導体デバイス Expired - Lifetime JP4005019B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US31751601P 2001-09-05 2001-09-05
US10/234,303 US7045859B2 (en) 2001-09-05 2002-08-30 Trench fet with self aligned source and contact
PCT/US2002/028067 WO2003021639A2 (en) 2001-09-05 2002-09-03 Trench fet with self aligned source and contact

Publications (2)

Publication Number Publication Date
JP2005524970A true JP2005524970A (ja) 2005-08-18
JP4005019B2 JP4005019B2 (ja) 2007-11-07

Family

ID=26927767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003525887A Expired - Lifetime JP4005019B2 (ja) 2001-09-05 2002-09-03 パワー半導体デバイス

Country Status (8)

Country Link
US (3) US7045859B2 (ja)
JP (1) JP4005019B2 (ja)
KR (1) KR100589252B1 (ja)
CN (1) CN100365826C (ja)
AU (1) AU2002326812A1 (ja)
DE (1) DE10297177B4 (ja)
TW (1) TW561517B (ja)
WO (1) WO2003021639A2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060184A (ja) * 2004-07-23 2006-03-02 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2008270811A (ja) * 2007-04-19 2008-11-06 Vishay-Siliconix トレンチ金属酸化物半導体
JP2009260271A (ja) * 2008-03-28 2009-11-05 Toshiba Corp 半導体装置及びｄｃ−ｄｃコンバータ
JP2010534921A (ja) * 2007-04-03 2010-11-11 ビシャイ‐シリコニックス 自己整合トレンチｍｏｓｆｅｔ及びその製造方法
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
WO2017149624A1 (ja) * 2016-02-29 2017-09-08 新電元工業株式会社 パワー半導体装置及びパワー半導体装置の製造方法
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
JP2019024138A (ja) * 2013-08-28 2019-02-14 ローム株式会社 半導体装置
JP2019024133A (ja) * 2012-08-21 2019-02-14 ローム株式会社 半導体装置
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US10777548B2 (en) 2013-08-28 2020-09-15 Rohm Co., Ltd. Method for manufacturing semiconductor device
US10923582B2 (en) 2012-08-21 2021-02-16 Rohm Co., Ltd. Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3939195B2 (ja) * 2002-05-13 2007-07-04 ローム株式会社 半導体装置の製造方法および半導体装置
US7161208B2 (en) * 2002-05-14 2007-01-09 International Rectifier Corporation Trench mosfet with field relief feature
JP2004022941A (ja) * 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
US7323402B2 (en) * 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness
US7557395B2 (en) * 2002-09-30 2009-07-07 International Rectifier Corporation Trench MOSFET technology for DC-DC converter applications
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
JP4860122B2 (ja) * 2004-06-25 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7442976B2 (en) * 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7371641B2 (en) 2004-10-29 2008-05-13 International Rectifier Corporation Method of making a trench MOSFET with deposited oxide
US20060197148A1 (en) * 2005-02-04 2006-09-07 Hsu Hsiu-Wen Trench power moset and method for fabricating the same
US9685524B2 (en) 2005-03-11 2017-06-20 Vishay-Siliconix Narrow semiconductor trench structure
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) * 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US20070075364A1 (en) * 2005-09-30 2007-04-05 Analog Power Intellectual Properties Limited Power MOSFETs and methods of making same
KR100730466B1 (ko) * 2005-12-29 2007-06-19 매그나칩 반도체 유한회사 트렌치 트랜지스터 및 그의 제조 방법
US7829941B2 (en) * 2006-01-24 2010-11-09 Alpha & Omega Semiconductor, Ltd. Configuration and method to form MOSFET devices with low resistance silicide gate and mesa contact regions
US7807536B2 (en) * 2006-02-10 2010-10-05 Fairchild Semiconductor Corporation Low resistance gate for power MOSFET applications and method of manufacture
US7473976B2 (en) 2006-02-16 2009-01-06 Fairchild Semiconductor Corporation Lateral power transistor with self-biasing electrodes
US8409954B2 (en) 2006-03-21 2013-04-02 Vishay-Silconix Ultra-low drain-source resistance power MOSFET
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7948033B2 (en) * 2007-02-06 2011-05-24 Semiconductor Components Industries, Llc Semiconductor device having trench edge termination structure
KR100847308B1 (ko) * 2007-02-12 2008-07-21 삼성전자주식회사 반도체 소자 및 그 제조 방법.
US7564099B2 (en) * 2007-03-12 2009-07-21 International Rectifier Corporation Monolithic MOSFET and Schottky diode device
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
KR100970282B1 (ko) * 2007-11-19 2010-07-15 매그나칩 반도체 유한회사 트렌치 ｍｏｓｆｅｔ 및 그 제조방법
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
KR101051809B1 (ko) * 2009-02-17 2011-07-25 매그나칩 반도체 유한회사 고전압 소자 및 그의 제조방법
US8143125B2 (en) * 2009-03-27 2012-03-27 Fairchild Semiconductor Corporation Structure and method for forming a salicide on the gate electrode of a trench-gate FET
CN102414825B (zh) * 2009-04-28 2014-12-24 三菱电机株式会社 功率用半导体装置
WO2010125661A1 (ja) 2009-04-30 2010-11-04 三菱電機株式会社 半導体装置及びその製造方法
US8264066B2 (en) * 2009-07-08 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Liner formation in 3DIC structures
CN102013398B (zh) * 2009-09-04 2012-12-26 中芯国际集成电路制造(上海)有限公司 功率mos管制造方法
CN101777514B (zh) * 2010-02-03 2012-12-05 香港商莫斯飞特半导体有限公司 一种沟槽型半导体功率器件及其制备方法
US8853770B2 (en) * 2010-03-16 2014-10-07 Vishay General Semiconductor Llc Trench MOS device with improved termination structure for high voltage applications
US8928065B2 (en) * 2010-03-16 2015-01-06 Vishay General Semiconductor Llc Trench DMOS device with improved termination structure for high voltage applications
JP2011243948A (ja) * 2010-04-22 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
US20120168819A1 (en) * 2011-01-03 2012-07-05 Fabio Alessio Marino Semiconductor pillar power MOS
US8502302B2 (en) 2011-05-02 2013-08-06 Alpha And Omega Semiconductor Incorporated Integrating Schottky diode into power MOSFET
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
CN103426738B (zh) 2012-05-17 2018-05-18 恩智浦美国有限公司 具有边缘端部结构的沟槽半导体器件及其制造方法
US8896047B2 (en) * 2012-05-22 2014-11-25 Infineon Technologies Ag Termination arrangement for vertical MOSFET
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9496391B2 (en) * 2013-03-15 2016-11-15 Fairchild Semiconductor Corporation Termination region of a semiconductor device
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
US10395970B2 (en) * 2013-12-05 2019-08-27 Vishay-Siliconix Dual trench structure
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9698248B2 (en) 2014-07-25 2017-07-04 Su Zhou Oriental Semiconductor Co., Ltd Power MOS transistor and manufacturing method therefor
US9673314B2 (en) 2015-07-08 2017-06-06 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
CN106711047A (zh) * 2016-12-05 2017-05-24 西安龙腾新能源科技发展有限公司 低压超结mosfet自对准工艺方法
US10242918B2 (en) 2017-02-08 2019-03-26 International Business Machines Corporation Shallow trench isolation structures and contact patterning
US10236340B2 (en) 2017-04-28 2019-03-19 Semiconductor Components Industries, Llc Termination implant enrichment for shielded gate MOSFETs
US10374076B2 (en) 2017-06-30 2019-08-06 Semiconductor Components Industries, Llc Shield indent trench termination for shielded gate MOSFETs

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767722A (en) * 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5910669A (en) 1992-07-24 1999-06-08 Siliconix Incorporated Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
US5514604A (en) * 1993-12-08 1996-05-07 General Electric Company Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making
JPH07235672A (ja) 1994-02-21 1995-09-05 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
US5641694A (en) * 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US6001678A (en) 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
TW344130B (en) * 1995-10-11 1998-11-01 Int Rectifier Corp Termination structure for semiconductor device and process for its manufacture
US6236099B1 (en) * 1996-04-22 2001-05-22 International Rectifier Corp. Trench MOS device and process for radhard device
DE19638439C2 (de) * 1996-09-19 2000-06-15 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
KR100225409B1 (ko) * 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
US6163052A (en) 1997-04-04 2000-12-19 Advanced Micro Devices, Inc. Trench-gated vertical combination JFET and MOSFET devices
JP3976374B2 (ja) * 1997-07-11 2007-09-19 三菱電機株式会社 トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法
US5998835A (en) * 1998-02-17 1999-12-07 International Business Machines Corporation High performance MOSFET device with raised source and drain
US6194741B1 (en) 1998-11-03 2001-02-27 International Rectifier Corp. MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
DE19908809B4 (de) 1999-03-01 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur mit einstellbarer Schwellspannung
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
GB9917099D0 (en) * 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
KR100399583B1 (ko) * 1999-11-29 2003-09-26 한국전자통신연구원 자기 정렬 기술을 이용한 트렌치 게이트 전력 소자 제조방법
US6864532B2 (en) 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
US6437386B1 (en) * 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
TW543146B (en) * 2001-03-09 2003-07-21 Fairchild Semiconductor Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge
TW583747B (en) * 2003-03-06 2004-04-11 Advanced Power Electronics Cor High density trench power MOSFET structure and method thereof
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US6977208B2 (en) * 2004-01-27 2005-12-20 International Rectifier Corporation Schottky with thick trench bottom and termination oxide and process for manufacture
JP2007531988A (ja) * 2004-03-01 2007-11-08 インターナショナル レクティファイアー コーポレイション トレンチデバイスのための自動整合された接点構造体
US7560787B2 (en) * 2005-12-22 2009-07-14 Fairchild Semiconductor Corporation Trench field plate termination for power devices

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060184A (ja) * 2004-07-23 2006-03-02 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
JP2010534921A (ja) * 2007-04-03 2010-11-11 ビシャイ‐シリコニックス 自己整合トレンチｍｏｓｆｅｔ及びその製造方法
US9761696B2 (en) 2007-04-03 2017-09-12 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
JP2008270811A (ja) * 2007-04-19 2008-11-06 Vishay-Siliconix トレンチ金属酸化物半導体
US8410546B2 (en) 2008-03-28 2013-04-02 Kabushiki Kaisha Toshiba Semiconductor device and DC-DC converter
USRE46204E1 (en) 2008-03-28 2016-11-15 Kabushiki Kaisha Toshiba Semiconductor device and DC-DC converter
JP2009260271A (ja) * 2008-03-28 2009-11-05 Toshiba Corp 半導体装置及びｄｃ−ｄｃコンバータ
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
JP7478716B2 (ja) 2012-08-21 2024-05-07 ローム株式会社 半導体装置
JP2019024133A (ja) * 2012-08-21 2019-02-14 ローム株式会社 半導体装置
JP2022000920A (ja) * 2012-08-21 2022-01-04 ローム株式会社 半導体装置
US10923582B2 (en) 2012-08-21 2021-02-16 Rohm Co., Ltd. Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region
US11610884B2 (en) 2013-08-28 2023-03-21 Rohm Co., Ltd. Semiconductor device
US10777548B2 (en) 2013-08-28 2020-09-15 Rohm Co., Ltd. Method for manufacturing semiconductor device
JP2019024138A (ja) * 2013-08-28 2019-02-14 ローム株式会社 半導体装置
JP2019050412A (ja) * 2013-08-28 2019-03-28 ローム株式会社 半導体装置
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10283587B2 (en) 2014-06-23 2019-05-07 Vishay-Siliconix Modulated super junction power MOSFET devices
US10444262B2 (en) 2014-08-19 2019-10-15 Vishay-Siliconix Vertical sense devices in vertical trench MOSFET
US10527654B2 (en) 2014-08-19 2020-01-07 Vishay SIliconix, LLC Vertical sense devices in vertical trench MOSFET
US10340377B2 (en) 2014-08-19 2019-07-02 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
WO2017149624A1 (ja) * 2016-02-29 2017-09-08 新電元工業株式会社 パワー半導体装置及びパワー半導体装置の製造方法

Also Published As

Publication number Publication date
WO2003021639A3 (en) 2003-07-31
US7397083B2 (en) 2008-07-08
WO2003021639A2 (en) 2003-03-13
US20060157782A1 (en) 2006-07-20
DE10297177T5 (de) 2004-08-26
AU2002326812A1 (en) 2003-03-18
TW561517B (en) 2003-11-11
JP4005019B2 (ja) 2007-11-07
US20080061365A1 (en) 2008-03-13
US7045859B2 (en) 2006-05-16
KR20040029158A (ko) 2004-04-03
CN100365826C (zh) 2008-01-30
CN1552102A (zh) 2004-12-01
US7301200B2 (en) 2007-11-27
KR100589252B1 (ko) 2006-06-19
DE10297177B4 (de) 2016-06-16
US20030085422A1 (en) 2003-05-08

Similar Documents

Publication Publication Date Title
JP4005019B2 (ja) パワー半導体デバイス
US9214545B2 (en) Dual gate oxide trench MOSFET with channel stop trench
TWI470676B (zh) 在帶有三掩膜屏蔽柵工藝的溝槽中直接接觸
US8884365B2 (en) Trench-gate field effect transistor
US10777661B2 (en) Method of manufacturing shielded gate trench MOSFET devices
US8168498B2 (en) Insulated gate type semiconductor device and method for fabricating the same
US6921697B2 (en) Method for making trench MIS device with reduced gate-to-drain capacitance
JP4168049B2 (ja) 上面ドレインｍｏｓゲートデバイスおよびそのための製造方法
US6849898B2 (en) Trench MIS device with active trench corners and thick bottom oxide
US7494876B1 (en) Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same
US9401409B2 (en) High density MOSFET array with self-aligned contacts enhancement plug and method
US6921699B2 (en) Method for manufacturing a semiconductor device with a trench termination
KR20040033313A (ko) 셀 트렌치 게이트 전계 효과 트렌지스터 및 그 제조 방법
CN113519054B (zh) 制造屏蔽栅极沟槽mosfet装置的方法
KR20050085608A (ko) 종형 절연 게이트 트랜지스터의 제조 방법 및 반도체 장치
EP1162665A2 (en) Trench gate MIS device and method of fabricating the same
TWI802320B (zh) 半導體結構以及閘極結構的製造方法
KR102444384B1 (ko) 트렌치 파워 mosfet 및 그 제조방법
JPH10154811A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070822

R150 Certificate of patent or registration of utility model

Ref document number: 4005019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term