JP2005310993A - 静電保護回路 - Google Patents
静電保護回路 Download PDFInfo
- Publication number
- JP2005310993A JP2005310993A JP2004124731A JP2004124731A JP2005310993A JP 2005310993 A JP2005310993 A JP 2005310993A JP 2004124731 A JP2004124731 A JP 2004124731A JP 2004124731 A JP2004124731 A JP 2004124731A JP 2005310993 A JP2005310993 A JP 2005310993A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- mos transistor
- circuit
- channel mos
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 title abstract 4
- 230000006378 damage Effects 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 230000003068 static effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
内部回路の動作電圧よりも高い信号電圧が入力される場合であっても信頼性を損なうことなく、高いESD耐性と、低寄生容量を両立する静電保護回路を提供すること。
【解決手段】
本発明にかかる静電保護回路100は、入力パッド1に加えられた静電気放電による内部回路50の破壊を防止する回路である。この静電保護回路100は、入力パッド1と内部回路50とを接続する接続点と接地端子との間に設けられた、ダイオード2と、ダイオード2と直列に接続され、入力パッド1より入力される信号電圧よりも低い動作電圧を有するNチャネルMOSトランジスタ3とを備えている。そして、ダイオード2は、通常動作時において電圧降下を生じさせるものである。
【選択図】 図1
Description
図1に本発明の実施の形態1にかかる静電保護回路の構成を示す。図に示されるように、入力パッド(入力端子)1は内部回路50に接続されており、その接続点に静電保護回路100が設けられている。尚、出力パッド(出力端子)と内部回路の接続点に静電保護回路が設けられる場合もある。この明細書においては、入力端子及び/又は出力端子を入出力端子とする。
本発明の実施の形態2にかかる静電保護回路100は、PチャネルMOSトランジスタ5を備えている。このPチャネルMOSトランジスタ5のソース及びゲートは、入力パッド1と内部回路50との間の接続点に接続され、ドレインは直列接続されたダイオード2のアノードに接続されている。ダイオード2のカソードは接地端子に接続されている。
上述の静電保護回路におけるNチャネルMOSトランジスタ3及びPチャネルMOSトランジスタ5は、それぞれ並列に複数接続されていてもよい。
2 ダイオード
3 NチャネルMOSトランジスタ
4 電流制御回路
5 PチャネルMOSトランジスタ
50 内部回路
100 静電保護回路
Claims (9)
- 入出力端子に加えられた静電気放電による被保護回路の破壊を防止するための静電保護回路であって、
前記入出力端子と前記被保護回路とを接続する接続点と接地端子との間に設けられた、1又は複数が直列接続されたダイオードと、
前記ダイオードと直列に接続され、前記入出力端子より入力される信号電圧よりも低い動作電圧を有するMOSトランジスタとを備え、
前記ダイオードは、通常動作時において電圧降下を生じさせる静電保護回路。 - 前記ダイオードと前記MOSトランジスタとを接続する接続点における電位を制御する電流制御回路をさらに備えたことを特徴とする請求項1記載の静電保護回路。
- 前記電流制御回路は、前記MOSトランジスタと並列に設けられていることを特徴とする請求項2記載の静電保護回路。
- 入出力端子に加えられた静電気放電による被保護回路の破壊を防止するための静電保護回路であって、
前記入出力端子と前記被保護回路とを接続する接続点にアノードが接続された1又は複数が直列接続されたダイオードと、
ドレインが前記ダイオードのカソードと接続されるとともに、ソースが接地端子に接続され、前記入出力端子より入力される信号電圧よりも低い動作電圧を有するNチャネルMOSトランジスタとを備え、
前記ダイオードが複数接続される場合には、連続するダイオードのアノードとカソードが接続されることによりダイオード列を構成し、当該ダイオード列の一端に位置するダイオードであって他のダイオードと接続されていないアノードが前記入出力端子と前記被保護回路とを接続する接続点に接続され、当該ダイオード列の他端に位置するダイオードのカソードが前記NチャネルMOSトランジスタのドレインと接続され、
前記ダイオードは、通常動作時において電圧降下を生じさせる静電保護回路。 - 前記NチャネルMOSトランジスタのドレイン電位を制御する電流制御回路をさらに備えたことを特徴とする請求項4記載の静電保護回路。
- 前記電流制御回路は、前記ダイオードと前記NチャネルMOSトランジスタの接続点と、接地端子間に設けられていることを特徴とする請求項5記載の静電保護回路。
- 入出力端子に加えられた静電気放電による被保護回路の破壊を防止するための静電保護回路であって、
前記入出力端子と前記被保護回路とを接続する接続点にソースが接続されたPチャネルMOSトランジスタと、
アノードが前記PチャネルMOSトランジスタのドレインと接続され、かつカソードが接地端子と接続された1又は複数のダイオードとを備え、
前記ダイオードが複数接続される場合には、連続するダイオードのアノードとカソードが接続されることによりダイオード列を構成し、当該ダイオード列の一端に位置するダイオードであって他のダイオードと接続されていないアノードが前記PチャネルMOSトランジスタのドレインと接続され、当該ダイオード列の他端に位置するダイオードのカソードが前記接地端子と接続され、
前記ダイオードは、通常動作時において電圧降下を生じさせる静電保護回路。 - 前記PチャネルMOSトランジスタのドレイン電位を制御する電流制御回路をさらに備えたことを特徴とする請求項7記載の静電保護回路。
- 前記電流制御回路は、前記入出力端子と前記内部回路の接続点と、前記PチャネルMOSトランジスタと前記ダイオードの接続点との間に設けられていることを特徴とする請求項8記載の静電保護回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004124731A JP3920276B2 (ja) | 2004-04-20 | 2004-04-20 | 静電保護回路 |
US11/108,854 US7339771B2 (en) | 2004-04-20 | 2005-04-19 | Electrostatic protection circuit |
TW094112613A TWI282173B (en) | 2004-04-20 | 2005-04-20 | Electrostatic protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004124731A JP3920276B2 (ja) | 2004-04-20 | 2004-04-20 | 静電保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005310993A true JP2005310993A (ja) | 2005-11-04 |
JP3920276B2 JP3920276B2 (ja) | 2007-05-30 |
Family
ID=35096009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004124731A Expired - Fee Related JP3920276B2 (ja) | 2004-04-20 | 2004-04-20 | 静電保護回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7339771B2 (ja) |
JP (1) | JP3920276B2 (ja) |
TW (1) | TWI282173B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009147040A (ja) * | 2007-12-13 | 2009-07-02 | Renesas Technology Corp | 半導体集積回路装置 |
KR101006096B1 (ko) | 2008-11-10 | 2011-01-07 | 주식회사 하이닉스반도체 | 정전기 방전 보호 회로 |
WO2012057464A2 (ko) * | 2010-10-28 | 2012-05-03 | 숭실대학교산학협력단 | 정전기 방지용 다이오드 |
JP2013517634A (ja) * | 2010-01-19 | 2013-05-16 | クゥアルコム・インコーポレイテッド | Rfic用の高電圧、高周波数esd保護回路 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI409936B (zh) * | 2007-07-26 | 2013-09-21 | Vanguard Int Semiconduct Corp | 靜電放電防護電路 |
TWI382290B (zh) * | 2008-08-14 | 2013-01-11 | Realtek Semiconductor Corp | 靜電保護電路 |
CN103022997B (zh) * | 2011-09-21 | 2016-02-03 | 旺宏电子股份有限公司 | 静电放电保护装置 |
CN103811482B (zh) * | 2012-11-14 | 2016-08-03 | 旺宏电子股份有限公司 | 静电放电保护电路 |
US20140167169A1 (en) * | 2012-12-18 | 2014-06-19 | Macronix International Co., Ltd. | Esd protection circuit |
CN106158850B (zh) * | 2016-08-26 | 2019-06-11 | 华为技术有限公司 | 静电放电保护装置及多电源域集成电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2874583B2 (ja) | 1995-02-10 | 1999-03-24 | 日本電気株式会社 | 半導体装置の入力保護回路 |
US5780897A (en) * | 1995-11-13 | 1998-07-14 | Digital Equipment Corporation | ESD protection clamp for mixed voltage I/O stages using NMOS transistors |
US5719737A (en) * | 1996-03-21 | 1998-02-17 | Intel Corporation | Voltage-tolerant electrostatic discharge protection device for integrated circuit power supplies |
US6556398B1 (en) * | 1999-10-05 | 2003-04-29 | Winbond Electronics Corporation | Voltage tolerance ESD protection circuit |
DE10255130B4 (de) * | 2002-11-26 | 2007-03-22 | Infineon Technologies Ag | Schaltungsanordnung zum Schutz integrierter Schaltungen vor elektrostatischen Entladungen mit parallelem Strompfad |
JP2004222119A (ja) * | 2003-01-17 | 2004-08-05 | Renesas Technology Corp | 半導体集積回路 |
US20050213271A1 (en) * | 2004-03-24 | 2005-09-29 | Nui Chong | Electrostatic discharge protection circuits |
-
2004
- 2004-04-20 JP JP2004124731A patent/JP3920276B2/ja not_active Expired - Fee Related
-
2005
- 2005-04-19 US US11/108,854 patent/US7339771B2/en active Active
- 2005-04-20 TW TW094112613A patent/TWI282173B/zh not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009147040A (ja) * | 2007-12-13 | 2009-07-02 | Renesas Technology Corp | 半導体集積回路装置 |
KR101006096B1 (ko) | 2008-11-10 | 2011-01-07 | 주식회사 하이닉스반도체 | 정전기 방전 보호 회로 |
JP2013517634A (ja) * | 2010-01-19 | 2013-05-16 | クゥアルコム・インコーポレイテッド | Rfic用の高電圧、高周波数esd保護回路 |
WO2012057464A2 (ko) * | 2010-10-28 | 2012-05-03 | 숭실대학교산학협력단 | 정전기 방지용 다이오드 |
WO2012057464A3 (ko) * | 2010-10-28 | 2012-07-05 | 숭실대학교산학협력단 | 정전기 방지용 다이오드 |
US8717724B2 (en) | 2010-10-28 | 2014-05-06 | Soongsil University Research Consortium Techno-Park | Diode for electrostatic protection |
Also Published As
Publication number | Publication date |
---|---|
TWI282173B (en) | 2007-06-01 |
US20050231867A1 (en) | 2005-10-20 |
US7339771B2 (en) | 2008-03-04 |
JP3920276B2 (ja) | 2007-05-30 |
TW200605348A (en) | 2006-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6373104B1 (en) | Circuit method for reducing parasitic bipolar effects during electrostatic discharges | |
US6815775B2 (en) | ESD protection design with turn-on restraining method and structures | |
US7394631B2 (en) | Electrostatic protection circuit | |
US5631793A (en) | Capacitor-couple electrostatic discharge protection circuit | |
US7106562B2 (en) | Protection circuit section for semiconductor circuit system | |
US7755870B2 (en) | Semiconductor integrated circuit device | |
US20060091464A1 (en) | Electrostatic protection circuit | |
US6867957B1 (en) | Stacked-NMOS-triggered SCR device for ESD-protection | |
US9704850B2 (en) | Electrostatic discharge protection device comprising a silicon controlled rectifier | |
JP5576674B2 (ja) | 半導体装置 | |
JP2005340380A (ja) | 静電保護回路及びこれを用いた半導体集積回路装置 | |
JP3825785B2 (ja) | 半導体装置 | |
JP2001160615A (ja) | スタック型mosトランジスタ保護回路 | |
US7339771B2 (en) | Electrostatic protection circuit | |
JP2018064082A (ja) | 静電放電回路 | |
JP2005167049A (ja) | 半導体集積回路装置 | |
JP4437682B2 (ja) | 低容量esd保護回路 | |
US20180130788A1 (en) | Electronic device, in particular for protection against overvoltages | |
JP4723443B2 (ja) | 半導体集積回路 | |
CN112310067B (zh) | 静电保护电路 | |
JP2008098587A (ja) | Esd保護回路 | |
JP6384223B2 (ja) | 静電気保護回路および集積回路 | |
JP2005123533A (ja) | 静電放電保護回路 | |
US6784498B1 (en) | Low capacitance ESD protection device and integrated circuit including the same | |
JP2021022687A (ja) | 静電気保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |