JP2004361728A - 電気光学装置、電気光学装置の駆動方法および電子機器 - Google Patents
電気光学装置、電気光学装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2004361728A JP2004361728A JP2003160838A JP2003160838A JP2004361728A JP 2004361728 A JP2004361728 A JP 2004361728A JP 2003160838 A JP2003160838 A JP 2003160838A JP 2003160838 A JP2003160838 A JP 2003160838A JP 2004361728 A JP2004361728 A JP 2004361728A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data
- time
- pixel
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】データ変換回路6は、画素2の階調を規定する階調データDに応じて、画素2を駆動させるオン電圧または画素を駆動させないオフ電圧をサブフィールド単位で規定するサブフィールドデータDsを出力する。ドライバIC41は、サブフィールドデータDsに応じて、複数の画素分の時系列的なデータを出力線DO1〜DOiに出力する。時分割回路43は、時系列的なデータを時分割することによって得られたデータを、出力線DOに対応して設けられた複数のデータ線Xのそれぞれに順次出力する。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、電気光学装置、電気光学装置の駆動方法および電子機器に係り、特に、サブフィールド駆動と時分割駆動との併用に関する。
【0002】
【従来の技術】
例えば、特許文献1および特許文献2には、データの電圧レベルをアナログ的(多値的)に設定することによって階調制御を行う電圧階調法に、時分割駆動を併用した技術について開示されている。時分割駆動は、ドライバIC等の上位回路から出力された時系列的なデータを時分割スイッチ群で時分割し、時分割された個々のデータを複数のデータ線に振り分ける技術である。時分割駆動は、ドライバICの出力ピン数を削減し、出力ピン間のピッチを確保する上で有利である。
【0003】
また、特許文献3には、時間軸変調法の一種であるサブフィールド駆動について開示されている。サブフィールド駆動では、1フレームを分割することによって規定される複数のサブフィールドを用いて、画素の駆動が行われる。表示される階調は、1フレームに占める画素の駆動期間の割合によって決まり、この割合は、画素を駆動する電圧を印加するサブフィールドの組み合わせによって一義的に特定される。サブフィールド駆動では、電圧階調法のように、データの電圧レベルを階調数分だけ用意する必要がなく、基本的に、デジタル的(二値的)な電圧レベルで足りる。そのため、データ線駆動用ドライバの回路規模を縮小できるという利点があるほか、D/A変換回路やオペアンプ等の特性のばらつき、或いは、各種の配線抵抗の不均一性等に起因した表示品質の低下を抑制できるという利点もある。
【0004】
【特許文献1】
特開平11−327518号公報
【特許文献2】
特開2001−134245号公報
【特許文献3】
特開2002−082653号公報。
【0005】
【発明が解決しようとする課題】
しかしながら、電圧階調法に時分割駆動を併用した場合には、表示品質の低下を招き易いという不都合がある。なぜなら、データの書き込み時には、時分割スイッチ群を切り替えながらデータ線を充電する必要があるが、画素の充電の順番や時分割スイッチ群の切替タイミングの影響によって、データ線の充電電位が変動するからである。これにより、データの書き込みにばらつきが生じて、表示ムラが発生する可能性がある。
【0006】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、サブフィールド駆動と時分割駆動とを併用することにより、表示品質の向上を図ることである。
【0007】
また、本発明の別の目的は、データ線駆動系の回路面積の低減を図ることである。
【0008】
さらに、本発明の別の目的は、表示の高精細化への対応を容易にすることである。
【0009】
【課題を解決するための手段】
かかる課題を解決するために、第1の発明は、所定の期間を分割することにより規定される複数のサブ期間を用いて、画素の階調表示を行う電気光学装置を提供する。この電気光学装置は、画素の階調を規定する階調データに応じて、画素を駆動する第1の電圧または第1の電圧とは異なる第2の電圧をサブフィールド単位で規定するサブフィールドデータを出力するデータ変換回路と、サブフィールドデータに応じて、複数の画素分の時系列的なデータを出力線に出力するとともに、時系列的なデータを時分割することによって得られたデータを、出力線に対応して設けられた複数のデータ線のそれぞれに順次出力するデータ線駆動回路とを有する。
【0010】
ここで、第1の発明において、データ線駆動回路は、時系列的なデータを出力線に出力するドライバICと、出力線に出力された時系列的なデータを時分割し、時分割されたデータを複数のデータ線のそれぞれに順次出力する時分割回路とを有することが好ましい。この場合、時分割回路は、画素がマトリクス状に形成された表示パネルに一体的に形成されていることが望ましい。
【0011】
第2の発明は、所定の期間を分割することによって複数のサブ期間を規定するとともに、それぞれのサブ期間において、画素を駆動する第1の電圧または第1の電圧とは異なる第2の電圧をデータ信号として画素に供給することによって、画素の階調表示を行う電気光学装置を提供する。この電気光学装置は、データ信号が時系列的に出力される出力線と、出力線に対応して設けられた複数のデータ線と、出力線に出力された時系列的なデータ信号を時分割し、時分割されたデータ信号を複数のデータ線のそれぞれに順次出力する時分割回路と、時分割回路の前段に設けられているとともに、データ信号の電圧を論理レベルから画素を駆動するのに必要な駆動レベルに変換した上で、時分割回路に出力するレベル変換部とを有する。
【0012】
ここで、第2の発明において、レベル変換部は、出力線の電圧が第1の論理レベルの場合、第1の電圧を出力し、出力線の電圧が第1の論理レベルとは異なる第2の論理レベルの場合、第2の電圧を出力することが好ましい。このレベル変換部は、第1の論理レベルと第2の論理レベルとの間の電圧振幅を第1の電圧と第2の電圧との間の電圧振幅に変換するレベルシフタを含んでいてもよい。また、レベル変換部は、アナログスイッチで構成されたアナログマルチプレクサを含んでいてもよい。この場合、アナログマルチプレクサは、コモンDC駆動を実現すべく、第1の電圧の極性と第2の電圧の極性とを所定の周期で反転させながら出力してもよい。
【0013】
また、第2の発明において、出力線は、データ信号を生成するドライバICの出力ピンに接続されていることが好ましく、レベル変換部および時分割回路は、画素がマトリクス状に形成された表示パネルに一体的に形成されていることが望ましい。
【0014】
第3の発明は、上述した第1の発明にかかる電気光学装置を実装した電子機器を提供する。
【0015】
第4の発明は、所定の期間を分割することにより規定される複数のサブ期間を用いて、画素の階調表示を行う電気光学装置の駆動方法を提供する。この駆動方法は、画素の階調を規定する階調データに応じて、画素を駆動する第1の電圧または第1の電圧とは異なる第2の電圧をサブフィールド単位で規定するサブフィールドデータを出力する第1のステップと、複数の画素分のサブフィールドデータを出力線に時系列的に出力する第2のステップと、時系列的なデータを時分割することによって得られたデータを、出力線に対応して設けられた複数のデータ線のそれぞれに順次出力する第3のステップとを有する。
【0016】
第5の発明は、所定の期間を分割することによって複数のサブ期間を規定するとともに、それぞれのサブ期間において、画素を駆動する第1の電圧または第1の電圧とは異なる第2の電圧をデータ信号として画素に供給することによって、画素の階調表示を行う電気光学装置の駆動方法を提供する。この駆動方法は、データ信号を出力線に時系列的に出力する第1のステップと、時系列的なデータ信号の電圧を論理レベルから画素を駆動するのに必要な駆動レベルに変換する第2のステップと、変換された時系列的なデータ信号を時分割し、これらの時分割されたデータ信号を、出力線に対応して設けられた複数のデータ線のそれぞれに順次出力する第3のステップとを有する。
【0017】
ここで、第5の発明において、第2のステップは、出力線の電圧が第1の論理レベルの場合、第1の電圧を出力するステップと、出力線の電圧が第1の論理レベルとは異なる第2の論理レベルの場合、第2の電圧を出力するステップとを含むことが好ましい。この場合、第2のステップは、レベルシフタによって、第1の論理レベルと第2の論理レベルとの間の電圧振幅を第1の電圧と第2の電圧との間の電圧振幅に変換するステップであってもよいし、アナログスイッチで構成されたアナログマルチプレクサによって、時系列的なデータ信号のレベル変換を行うステップであってもよい。特に後者の場合には、第2のステップは、第1の電圧の極性と第2の電圧の極性とを所定の周期で反転させながら出力するステップを含んでいてもよい。
【0018】
【発明の実施の形態】
(第1の実施形態)
本実施形態にかかる電気光学装置の具体的な説明に先立ち、まず、図1を参照しつつ、サブフィールド駆動による階調制御の概要について説明する。画素の階調を規定する階調データDは、一例として、D0〜D3の4ビットで構成される16階調データである。画像の最小表示単位である1フレームは、4つのサブフィールドSF1〜SF4に分割されている。表示すべき階調との関係において、サブフィールドSF1〜SF4は、1:2:4:8の重み付けを与える長さに設定されている。ただし、この重み付けは、例えば、0.9:2.1:3.9:8:1の如く、液晶の特性に応じて調整することもある。
【0019】
画素の表示階調は、画素をオン状態に設定するサブフィールドSFの組み合わせに応じて決定されるが、この組み合わせは、階調データDの階調値によって一義的に特定される。以下、ある階調表示を行う際に、画素を駆動するオン電圧Vonを供給するサブフィールドSFを「オン・サブフィールドSFon」という。また、オン電圧Vonとは異なるオフ電圧Voffを供給するサブフィールドSFを「オフ・サブフィールドSFoff」という。例えば、階調値が9の場合、オン・サブフィールドSFonは、重み付け1のSF1および重み付け8のSF4であり、オフ・サブフィールドSFoffは、重み付け2のSF2および重み付け4のSF3となる。この場合、2つのサブフィールドSF1,SF4の重み付けの合計は9となり、この重み付け相当の階調表示が行われる。画素に作用する実効電圧は、1フレームに占めるオン・サブフィールドSFonの長さに依存しており、これが長くなるほど実効電圧も高くなる。その結果、例えば、ノーマリブラックモードで動作する液晶の場合には、オン・サブフィールドSFonが長くなるにつれて、高輝度(白表示)になっていく。
【0020】
なお、図1に示した、サブフィールドSFの分割数、重み付けの設定、または、階調値に応じた組み合わせ方は一例にすぎず、また、すべてのサブフィールドSFの重み付けを同一に設定してもよい(等間隔サブフィールド駆動)。本発明は、所定の期間を分割することによって規定される複数のサブ期間を用いて、画素の階調表示を行う駆動方法に対して広く適用可能である。
【0021】
図2は、本実施形態にかかる電気光学装置のブロック構成図である。表示部1は、例えば、TFT(薄膜トランジスタ)等のスイッチング素子によって液晶素子を駆動するアクティブマトリクス型の表示パネルである。この表示部1には、mドット×nライン分の画素2がマトリクス状(二次元平面的)に並んでいる。また、表示部1には、それぞれが行方向(X方向)に延在しているn本の走査線Y1〜Ynと、それぞれが列方向(Y方向)に延在しているm本のデータ線X1〜Xmとが設けられており、これらの交差に対応して画素2が配置されている。
【0022】
図3は、液晶を用いた画素2の等価回路図である。1つの画素2は、スイッチング素子であるTFT21、液晶容量22および蓄積容量23によって構成されている。TFT21のソースは1本のデータ線Xに接続され、そのゲートは1本の走査線Yに接続されている。同一列に並んだ画素2に関しては、それぞれのTFT21のソースが同じデータ線Xに接続されている。また、同一行に並んだ画素2に関しては、それぞれのTFT21のゲートが同じ走査線Yに接続されている。TFT21のドレインは、並列に設けられた液晶容量22と蓄積容量23とに共通接続されている。液晶容量22は、画素電極22aと、対向電極22bと、これらの電極22a,22b間に挟持された液晶(液晶層)とによって構成されている。蓄積容量23は、画素電極22aと、図示しない共通容量電極との間に形成されており、電圧Vcsが供給される。この蓄積容量23によって、液晶に蓄積される電荷のリークが抑制される。画素電極22a側には、TFT21を介して、データ信号に応じた電圧が印加される。各サブフィールドSFのデータ書込期間において、画素2にデータが供給されると、液晶容量22と蓄積容量23とが充放電される。これにより、画素電極22aと対向電極22bとの間の電位差に応じて、液晶層の透過率が設定され、画素2の階調が設定される。
【0023】
液晶の駆動は、液晶の長寿命化を図るべく、交流化駆動によって行われる。ここで、電圧の極性は、液晶層に作用する電界の向き、換言すれば、液晶層の印加電圧の正逆に基づいて定義される。本実施形態では、液晶の交流化駆動の一方式として、対向電極22bに印加される電圧Vlcomを可変に設定するコモンAC駆動を採用している。
【0024】
制御回路5は、図示しない上位装置より入力される垂直同期信号Vs、水平同期信号Hs、ドットクロック信号DCLK等の外部信号に基づいて、走査線駆動回路3、データ線駆動回路4、およびデータ変換回路6を同期制御する。この同期制御の下、走査線駆動回路3およびデータ線駆動回路4は、互いに協働して表示部1の表示制御を行う。
【0025】
走査線駆動回路3は、シフトレジスタ、出力回路等を主体に構成されている。シフトレジスタは、各サブフィールドSFの最初に供給されるスタートパルスDYを、クロック信号CLYにしたがって転送し、1水平走査期間(1H)毎に、走査線Y1〜Ynを順次選択する。このような線順次走査によって、データの書込対象となる画素行が順番に選択されていく。
【0026】
データ変換回路6は、入力された階調データDを変換して、オン電圧Vonまたはオフ電圧Voffをサブフィールド単位で規定するサブフィールドデータDsをデータ線駆動回路4に出力する。図4は、データ変換回路6のブロック構成図である。このデータ変換回路6は、フレームメモリ61、メモリ制御回路62および変換部63で構成されている。
【0027】
フレームメモリ61は、表示部1の解像度に相当するm×nビットのメモリ空間を少なくとも有し、上位装置から入力される階調データDをフレーム単位で格納・保持する。メモリ制御回路62は、書き込み系の信号Vs,Hs,DCLKに基づいて、フレームメモリ61へのデータの書き込みを制御する。2つの同期信号Vs,Hsによる制御下において、ドットクロック信号DCLKがカウントアップされ、そのカウント値に応じたアドレスに階調データDが順次格納されていく。このカウント値は次の垂直同期信号Vsが入力されるタイミング毎にリセットされ、新たなカウントアップが開始される。また、メモリ制御回路62は、読み出し系の信号DY,LP,CLXに基づいて、フレームメモリ61からのデータの読み出しを制御する。2つのパルスDY,LPによる制御下において、クロック信号CLXがカウントアップされ、そのカウント値に応じたアドレスより、階調データDが順次読み出されていく。フレームメモリ61より読み出された階調データDは、変換部63にシリアルに転送される。
【0028】
変換部63は、例えば図5に示した真理値表が記述されたテーブルを備えており、このテーブルを参照することにより、階調データDに対応するサブフィールドデータDsを決定する。そして、変換部63は、サブフィールド信号SFによって指示されるサブフィールドSF1〜SF3の順番で、現在のサブフィールドSFに対応するサブフィールドデータDsをシリアルに出力する。
【0029】
データ変換回路6の後段に設けられたデータ線駆動回路4は、走査線駆動回路3と協働して、データの書込対象となる画素行に供給すべきデータをデータ線X1〜Xmに出力する。図2に示したように、データ線駆動回路4は、ドライバIC41、レベル変換部42および時分割回路43で構成されている。ドライバIC41は、画素2がマトリクス状に形成された表示パネルの外部に設けられており、i本の出力ピンPIN1〜PINiには、出力線DO1〜DOiが接続されている。また、レベル変換部42および時分割回路43は、製造コストの低減等を図るべく、例えば低温ポリシリコンで表示パネルに一体的に形成することが好ましい。
【0030】
ドライバIC41は、今回データを書き込む画素行に対するデータの出力と、次回にデータを書き込む画素行に関するデータの点順次的なラッチとを同時に行う。図6は、ドライバIC41のブロック構成図である。このドライバIC41には、Xシフトレジスタ41a、第1のラッチ回路41b、第2のラッチ回路41cおよび切替スイッチ群41dといった主要な回路が内蔵されている。Xシフトレジスタ41aは、1Hの最初に供給されるスタート信号STをクロック信号CLXにしたがって転送し、ラッチ信号S1,S2,S3,…,Smのいずれかを高レベル(Hレベル)、それ以外を低レベル(Lレベル)に設定する。第1のラッチ回路41bは、ラッチ信号S1,S2,S3,…,Smの立ち下がり時において、シリアルデータとして供給されたm個のサブフィールドデータDsを順次ラッチする。第2のラッチ回路41cは、第1のラッチ回路41bによりラッチされたサブフィールドデータDsをラッチパルスLPの立ち下がり時において同時にラッチする。ラッチされたm個のデータは、次の1Hにおいて、論理的な電圧レベルを有するデータ信号d1〜dmとして、第2のラッチ回路41cよりパラレルに出力される。
【0031】
データ信号d1〜dmは、切替スイッチ群41dによって、所定の個数(本実施形態では6つ)毎にグループ化され、複数の画素分の時系列的なデータとして、対応する出力ピンPIN1〜PINiより出力される。6個のスイッチで構成された切替スイッチ群41dは、出力ピンPINの本数分(すなわちi個)設けられている。ある切替スイッチ群41dを構成する個々のスイッチは、制御信号CNT1〜CNT6によって、オン時間が順次オフセットしながら択一的にオンしていく。これによって、第2のラッチ回路41cよりパラレルに出力されたデータセット(例えばd1〜d6)は、切替スイッチ群41dによってグループ化され、出力ピン(例えばPIN1)より時系列的に出力される。例えば、切替スイッチ群41d中のスイッチが左から右に向かって順次オンする場合、最左の出力ピンPIN1に関しては、d1,d2,d3,d4,d5,d6の順序で6画素分のデータ信号が時系列的に出力されるといった如くである。
【0032】
図2に示したように、ドライバIC41の出力ピンPIN1〜PINiには、出力線DO1〜DOiのいずれかが接続されている。ドライバIC41の後段に設けられたレベル変換部42と時分割回路43とのセットは、この出力線DO単位で設けられている。これらのセットは、同様の構成を有しており、また、すべてが同時並行的に動作するので、以下の説明では、出力線DO1の回路系のみに着目して説明する。
【0033】
図7は、本実施形態にかかるデータ線駆動回路4の要部回路図であり、ドライバIC41の後段の回路構成を示している。レベル変換部42は、インバータ42aとレベルシフタ42bとで構成されている。レベルシフタ42bは、その前後の回路系が互いに異なる電源系で駆動できるように電源系を分離し、論理レベルの電圧振幅|Vdd−Vss|を画素2の駆動レベルの電圧振幅|Vdd2−Vss|へと変換する。レベルシフタ42bよりも前段の回路系は、論理レベル、すなわち、第1の電源電圧Vdd(例えば、1.8V)で駆動する。また、レベルシフタ42bよりも後段の回路系は、画素2を駆動させるのに必要な駆動レベル、本実施形態では、第1の電源電圧Vddよりも高い第2の電源電圧Vdd2(例えば、3.0V)で駆動する。レベルシフタ42bの直前に設けられたインバータ42aは、出力ピンPIN1より出力された信号の電圧レベルを反転させる。そして、レベルシフタ42bのI端子(入力端子)には、出力ピンPIN1からの信号がそのまま供給され、/I端子(反転入力端子)には、インバータ42aによってレベル反転された信号が供給される。
【0034】
レベルシフタ42bは、一例として、6つのトランジスタで構成されており、第2の電源電圧Vdd2と基準電圧Vssとの間には、2つのトランジスタ列が並列に設けられている。一方のトランジスタ列は、2つのpチャネルトランジスタTp1,Tp2とnチャネルトランジスタTn1とで構成されており、他方のトランジスタ列は、2つのpチャネルトランジスタTp3,Tp4とnチャネルトランジスタTn2とで構成されている。トランジスタTp1,Tp3のソースには、第2の電源電圧Vdd2が印加されているとともに、トランジスタTn1,Tn2のソースには基準電圧Vssが印加されている。トランジスタTp2のソースはトランジスタTp1のドレインに接続されているとともに、トランジスタTp2のドレインはトランジスタTn1のドレインに接続されている。トランジスタTp4のソースはトランジスタTp3のドレインに接続されているとともに、トランジスタTp4のドレインはトランジスタTn2のドレインに接続されている。2つのトランジスタTp2,Tn1のゲートは、I端子に共通接続されているとともに、両者を接続する接続ノードaは、トランジスタTp3のゲートに接続されている。同様に、2つのトランジスタTp4,Tn2のゲートは、/I端子に共通接続されているとともに、両者を接続する接続ノードbは、トランジスタTp1のゲートとO端子(出力端子)とに共通接続されている。また、トランジスタTp3のゲートは、接続ノードaに接続されている。
【0035】
このレベルシフタ42bは、下表に示すように、I端子より入力した論理レベルの信号を画素2の駆動レベルの信号へと変換し、これをO端子を介して、後段の時分割回路43に出力する。
【0036】
【0037】
時分割回路43は、レベル変換部42において駆動レベルに変換された時系列的なデータ信号d1〜d6を時分割して、6本のデータ線X1〜X6のそれぞれに順次出力する。この時分割回路43は、1つのグループを構成するデータ線X1〜X6に対応して、6個の選択スイッチを有しており、それぞれの選択スイッチは、制御回路5からの選択信号SS1〜SS6のいずれかによって導通制御される。これらの選択信号SS1〜SS6は、同一のグループ内における選択スイッチのオン期間を規定しており、ドライバIC41からの時系列的な信号出力と同期している。
【0038】
図8は、時分割駆動のタイミングチャートである。本実施形態では、1本の出力線DO1の下位に6本のデータ線X1〜X6が設けられている。そのため、1H毎に、1本の出力線DOからの時系列的なデータ信号d1〜d6を時分割して、データ線X1〜X6のそれぞれに振り分けられる。まず、最初の1Hでは最上の走査線Y1が選択されるため、出力線DO1に関するデータ書込対象は、画素P(1,1)〜P(6,1)、すなわち、最上の走査線Y1と、データ線X1〜X6との交差に対応する6つの画素となる。ドライバIC41は、出力線DO1に対して、P(1,1)〜P(6,1)に関する6ドット分のデータ信号d1〜d6を時系列的に連続出力する。この信号出力と同期して、選択信号SS1〜SS6が排他的に順次Hレベルになり、時分割回路43を構成する6つの選択スイッチは、互いにオフセットしたオン時間で択一的にオンしていく。これにより、時系列的な信号d1〜d6は、6つに時分割され、1ドット分のデータ信号dとなって対応するデータ線X1〜X6に順次割り振られる。そして、割り振られたデータ信号dの電圧レベルに応じてデータ線X1〜X6が充電されて、画素P(1,1)〜P(6,1)へのデータ書き込みが行われる。
【0039】
次の1Hでは、2番目の走査線Y2が選択されるため、出力線DO1のデータ書込対象は、画素P(1,1)〜P(6,1)から画素P(1,2)〜P(6,2)へとシフトする。ドライバIC41は、出力線DO1に対して、P(1,2)〜,P(6,2)に関する6ドット分のデータ信号d1〜d6を時系列的に出力する。出力された時系列的な信号d1〜d6は、6つに時分割された上で、データ線X1〜X6のそれぞれに割り振られる。これ以降についても同様であり、最下の走査線Ynが選択されるまで、それぞれの画素行における6ドット分のデータ書き込みが線順次的に行われていく。このような線順次的なデータの書き込みは、1フレームを4つのサブフィールドSF1〜SF4に分割した関係上、1フレーム中に4回行われることになる。
【0040】
なお、液晶の交流化駆動をコモンAC駆動によって行う場合、データ線Xに出力される駆動レベルの2値的な電圧Vdd2,Vssのうち、どちらがオン電圧Vonになるかは、図3に示した対向電極22bに印加される電圧Vlcomに依存している。具体的には、電圧VlcomがVss相当の場合、Vdd2がオン電圧Vonとなり、Vssはオフ電圧Voffとなる。これに対して、電圧VlcomがVdd2相当の場合、Vssがオン電圧Vonとなり、Vdd2がオフ電圧Voffとなる。
【0041】
本実施形態によれば、サブフィールド駆動と時分割駆動とを併用することにより、表示品質の向上を図ることができる。サブフィールド駆動でのデータ書き込みは、オン電圧Vonとオフ電圧Voffというデジタル的な電圧レベルで行われる。したがって、データ線Xの充電電位は、画素2の充電の順番や時分割回路43の切替タイミングの影響を受け難い。したがって、データ線の充電変位の変動に起因した表示ムラの発生を抑制することが可能となる。
【0042】
また、本実施形態では、時分割回路43の前段にレベル変換部42を設けて、データ信号の電圧を論理レベルから駆動レベルに変換した上で、時分割回路43に出力する。この場合、出力線DO単位でレベル変換部42が設けられ、6本のデータ線Xで構成されるグループ毎にレベル変換部42が共有されることになる。これにより、データ線X単位でレベル変換部42を設けた場合と比較して、レベル変換部42の個数をm個からi個に削減できるので、その占有面積の低減を図ることが可能となる。それとともに、データ線X単位でレベル変換部42を設ける必要がなくなった分だけ、隣接したデータ線X間の間隔(ピッチ)を狭めることができるので、表示の高精細化への対応が容易になる。
【0043】
(第2の実施形態)
図9は、第2の実施形態にかかるデータ線駆動回路4の要部回路図であり、図7と同様に、ドライバIC41の後段の回路構成を示している。本実施形態は、上述したレベルシフタ42bに代えて、アナログマルチプレクサ42cを用いて、論理レベルから画素2の駆動レベルへのレベル変換を行う。なお、これ以外の点については上述した第1の実施形態と同様であるから、ここでの説明を省略する。
【0044】
このレベル変換部42は、インバータ42aとアナログマルチプレクサ42cとで構成されている。アナログマルチプレクサ42cは、2つの固定電圧Va,Vbの間に2つのアナログスイッチTM1,TM2を直列接続した構成を有する。これらの電圧Va,Vbの電圧値は、画素2を駆動させるのに必要な駆動レベルに設定されている。アナログスイッチTM1のpチャネルトランジスタのゲートおよびアナログスイッチTM2のnチャネルトランジスタのゲートには、出力線DO1の信号が供給される。また、アナログスイッチTM1のnチャネルトランジスタのゲートおよびアナログスイッチTM2のpチャネルトランジスタのゲートには、インバータ42aを介して、出力線DO1の反転信号が供給される。そして、2つのアナログスイッチTM1,TM2の接続ノードにおける電圧レベル(VaまたはVb)が、アナログマルチプレクサ42cの出力信号として、時分割回路43に供給される。
【0045】
アナログマルチプレクサ42cは、下表に示すように、入力端子(DO1)より入力した論理レベルの信号を画素2の駆動レベルの信号へと変換し、これを出力端子(TM1,TM2の接続ノード)より、後段の時分割回路43に出力する。
【0046】
【0047】
本実施形態によれば、第1の実施形態と同様、サブフィールド駆動と時分割駆動とを併用することにより、表示品質の向上を図ることができる。それとともに、レベル変換部42の個数を削減できるので、レベル変換部42の占有面積の低減でき、表示の高精細化への対応が容易になる。
【0048】
また、本実施形態では、レベルシフタ42bに代えてアナログマルチプレクサ42cを用いることにより、液晶の交流化駆動の一方式として、図3に示した対向電極22b側に印加される電圧Vlcomを一定にするコモンDC駆動が可能になる。この場合、アナログマルチプレクサ42cは、電圧の極性を指示する極性反転信号POLに応じて、オン電圧Vonの極性(例えば±Va)とオフ電圧Voffの極性(例えば±Vb)とを所定の周期で反転させながら出力する。
【0049】
なお、上述した各実施形態では、液晶素子を用いた場合を例に説明したが、本発明はこれに限定されるものではなく、有機EL素子、デジタルマイクロミラーデバイス(DMD)、或いは、プラズマ発光や電子放出による蛍光等を用いた様々な電気光学素子に対しても適用可能である。
【0050】
また、上述した各実施形態に係る電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【0051】
【発明の効果】
本発明によれば、時分割駆動とサブフィールド駆動とを併用することにより、データ線の充電変位の変動に起因した表示ムラを抑制でき、表示品質の向上を図ることができる。また、レベル変換部を時分割回路の前段に設けることにより、データ線のグループ単位でレベル変換部を共有することができるので、レベル変換部の占有面積を低減できる。それとともに、隣接したデータ線間のピッチを狭めることができるので、画面の高精細化への対応が容易になる。
【図面の簡単な説明】
【図1】サブフィールド駆動の説明図
【図2】電気光学装置のブロック構成図
【図3】液晶を用いた画素の等価回路図
【図4】データ変換回路のブロック構成図
【図5】変換部の真理値表
【図6】ドライバICのブロック構成図
【図7】第1の実施形態にかかるデータ線駆動回路の要部回路図
【図8】時分割駆動のタイミングチャート
【図9】第2の実施形態にかかるデータ線駆動回路の要部回路図
【符号の説明】
1 表示部
2 画素
3 走査線駆動回路
4 データ線駆動回路
5 制御回路
6 データ変換回路
41 ドライバIC
41a Xシフトレジスタ
41b 第1のラッチ回路
41c 第2のラッチ回路
41d 切替スイッチ群
42 レベル変換部
42a インバータ
42b レベルシフタ
42c アナログマルチプレクサ
43 時分割回路
61 フレームメモリ
62 メモリ制御回路
63 変換部
Claims (17)
- 所定の期間を分割することにより規定される複数のサブ期間を用いて、画素の階調表示を行う電気光学装置において、
前記画素の階調を規定する階調データに応じて、前記画素を駆動する第1の電圧または前記第1の電圧とは異なる第2の電圧を前記サブフィールド単位で規定するサブフィールドデータを出力するデータ変換回路と、
前記サブフィールドデータに応じて、複数の前記画素分の時系列的なデータを出力線に出力するとともに、当該時系列的なデータを時分割することによって得られたデータを、前記出力線に対応して設けられた複数のデータ線のそれぞれに順次出力するデータ線駆動回路と
を有することを特徴とする電気光学装置。 - 前記データ線駆動回路は、
前記時系列的なデータを前記出力線に出力するドライバICと、
前記出力線に出力された前記時系列的なデータを時分割し、当該時分割されたデータを前記複数のデータ線のそれぞれに順次出力する時分割回路と
を有することを特徴とする請求項1に記載された電気光学装置。 - 前記時分割回路は、前記画素がマトリクス状に形成された表示パネルに一体的に形成されていることを特徴とする請求項2に記載された電気光学装置。
- 所定の期間を分割することによって複数のサブ期間を規定するとともに、当該サブ期間のそれぞれにおいて、画素を駆動する第1の電圧または前記第1の電圧とは異なる第2の電圧をデータ信号として前記画素に供給することによって、前記画素の階調表示を行う電気光学装置において、
前記データ信号が時系列的に出力される出力線と、
前記出力線に対応して設けられた複数のデータ線と、
前記出力線に出力された時系列的な前記データ信号を時分割し、時分割された前記データ信号を前記複数のデータ線のそれぞれに順次出力する時分割回路と、前記時分割回路の前段に設けられているとともに、前記データ信号の電圧を論理レベルから前記画素を駆動するのに必要な駆動レベルに変換した上で、前記時分割回路に出力するレベル変換部と
を有することを特徴とする電気光学装置。 - 前記レベル変換部は、前記出力線の電圧が前記第1の論理レベルの場合、前記第1の電圧を出力し、前記出力線の電圧が前記第1の論理レベルとは異なる第2の論理レベルの場合、前記第2の電圧を出力することを特徴とする請求項4に記載された電気光学装置。
- 前記レベル変換部は、前記第1の論理レベルと前記第2の論理レベルとの間の電圧振幅を前記第1の電圧と前記第2の電圧との間の電圧振幅に変換するレベルシフタを含むことを特徴とする請求項5に記載された電気光学装置。
- 前記レベル変換部は、アナログスイッチで構成されたアナログマルチプレクサを含むことを特徴とする請求項5に記載された電気光学装置。
- 前記アナログマルチプレクサは、前記第1の電圧の極性と前記第2の電圧の極性とを所定の周期で反転させながら出力することを特徴とする請求項7に記載された電気光学装置。
- 前記出力線は、前記データ信号を生成するドライバICの出力ピンに接続されていることを特徴とする請求項4から8のいずれかに記載された電気光学装置。
- 前記レベル変換部および前記時分割回路は、前記画素がマトリクス状に形成された表示パネルに一体的に形成されていることを特徴とする請求項9に記載された電気光学装置。
- 請求項1から10のいずれかに記載された電気光学装置を実装したことを特徴とする電子機器。
- 所定の期間を分割することにより規定される複数のサブ期間を用いて、画素の階調表示を行う電気光学装置の駆動方法において、
前記画素の階調を規定する階調データに応じて、前記画素を駆動する第1の電圧または前記第1の電圧とは異なる第2の電圧を前記サブフィールド単位で規定するサブフィールドデータを出力する第1のステップと、
前記サブフィールドデータに応じて、複数の前記画素分の時系列的なデータを出力線に出力する第2のステップと、
前記時系列的なデータを時分割することによって得られたデータを、前記出力線に対応して設けられた複数のデータ線のそれぞれに順次出力する第3のステップと
を有することを特徴とする電気光学装置の駆動方法。 - 所定の期間を分割することによって複数のサブ期間を規定するとともに、当該サブ期間のそれぞれにおいて、画素を駆動する第1の電圧または前記第1の電圧とは異なる第2の電圧をデータ信号として前記画素に供給することによって、前記画素の階調表示を行う電気光学装置の駆動方法において、
前記データ信号を出力線に時系列的に出力する第1のステップと、
前記時系列的なデータ信号の電圧を論理レベルから前記画素を駆動するのに必要な駆動レベルに変換する第2のステップと、
前記変換された時系列的なデータ信号を時分割し、当該時分割されたデータ信号を、前記出力線に対応して設けられた複数のデータ線のそれぞれに順次出力する第3のステップと
を有することを特徴とする電気光学装置の駆動方法。 - 前記第2のステップは、前記出力線の電圧が前記第1の論理レベルの場合、前記第1の電圧を出力するステップと、前記出力線の電圧が前記第1の論理レベルとは異なる第2の論理レベルの場合、前記第2の電圧を出力するステップとを含むことを特徴とする請求項13に記載された電気光学装置の駆動方法。
- 前記第2のステップは、レベルシフタによって、前記第1の論理レベルと前記第2の論理レベルとの間の電圧振幅を前記第1の電圧と前記第2の電圧との間の電圧振幅に変換するステップであることを特徴とする請求項14に記載された電気光学装置の駆動方法。
- 前記第2のステップは、アナログスイッチで構成されたアナログマルチプレクサによって、前記時系列的なデータ信号のレベル変換を行うステップであることを特徴とする請求項14に記載された電気光学装置の駆動方法。
- 前記第2のステップは、前記第1の電圧の極性と前記第2の電圧の極性とを所定の周期で反転させながら出力するステップを含むことを特徴とする請求項16に記載された電気光学装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003160838A JP4311085B2 (ja) | 2003-06-05 | 2003-06-05 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003160838A JP4311085B2 (ja) | 2003-06-05 | 2003-06-05 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004361728A true JP2004361728A (ja) | 2004-12-24 |
JP4311085B2 JP4311085B2 (ja) | 2009-08-12 |
Family
ID=34053508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003160838A Expired - Fee Related JP4311085B2 (ja) | 2003-06-05 | 2003-06-05 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4311085B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008158189A (ja) * | 2006-12-22 | 2008-07-10 | Seiko Epson Corp | アクティブマトリクス基板、電気光学装置及び電子機器 |
JP2010078896A (ja) * | 2008-09-26 | 2010-04-08 | Hitachi Displays Ltd | 表示装置 |
CN114299871A (zh) * | 2020-10-07 | 2022-04-08 | 联咏科技股份有限公司 | 应用于显示面板的通道设定模块的控制方法与源极驱动器 |
-
2003
- 2003-06-05 JP JP2003160838A patent/JP4311085B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008158189A (ja) * | 2006-12-22 | 2008-07-10 | Seiko Epson Corp | アクティブマトリクス基板、電気光学装置及び電子機器 |
JP2010078896A (ja) * | 2008-09-26 | 2010-04-08 | Hitachi Displays Ltd | 表示装置 |
CN114299871A (zh) * | 2020-10-07 | 2022-04-08 | 联咏科技股份有限公司 | 应用于显示面板的通道设定模块的控制方法与源极驱动器 |
CN114299871B (zh) * | 2020-10-07 | 2024-05-24 | 联咏科技股份有限公司 | 应用于显示面板的通道设定模块的控制方法与源极驱动器 |
Also Published As
Publication number | Publication date |
---|---|
JP4311085B2 (ja) | 2009-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7133035B2 (en) | Method and apparatus for driving liquid crystal display device | |
US8139052B2 (en) | Electro-optical device, method of driving electro-optical device, and electronic apparatus | |
JP3882796B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
US7268761B2 (en) | Liquid crystal device, liquid crystal driving device and method of driving the same, and electronic equipment | |
US11282466B2 (en) | Driver device | |
US8773343B2 (en) | LCD wherein the polarity of the final subfield of a field is kept the same as the polarity of first subfield of the next subfield by inverting the polarity of the capacitive potential lines twice during the final subfield | |
KR100726928B1 (ko) | 액정표시장치 | |
JP3705086B2 (ja) | 液晶表示装置 | |
US8531490B2 (en) | Display drive apparatus and display apparatus | |
KR101340989B1 (ko) | 전기영동 표시장치와 그 구동방법 | |
KR101278001B1 (ko) | 액정표시장치와 그 구동방법 | |
JP2004233522A (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
JP3882795B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2002108264A (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
JP2003216106A (ja) | 電気光学素子の駆動方法、電気光学素子の駆動回路、電気光学装置および電子機器 | |
JP2005156962A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP4311085B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2010102151A (ja) | 電気光学装置、電子機器および電気光学装置の駆動方法 | |
JP2004333911A (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
JP2005309304A (ja) | データ線駆動回路、電気光学装置および電子機器 | |
JP5081456B2 (ja) | 表示装置 | |
JP2004271899A (ja) | 表示装置 | |
JP2001350451A (ja) | 液晶装置、その駆動装置及びその駆動方法、並びに電子機器 | |
JP2004233969A (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
JP2005049402A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090504 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |