JP2004349702A - シリコン・オン・ナッシング製造プロセス - Google Patents
シリコン・オン・ナッシング製造プロセス Download PDFInfo
- Publication number
- JP2004349702A JP2004349702A JP2004149812A JP2004149812A JP2004349702A JP 2004349702 A JP2004349702 A JP 2004349702A JP 2004149812 A JP2004149812 A JP 2004149812A JP 2004149812 A JP2004149812 A JP 2004149812A JP 2004349702 A JP2004349702 A JP 2004349702A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- silicon germanium
- etching
- germanium layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 169
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 169
- 239000010703 silicon Substances 0.000 claims abstract description 169
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 109
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 68
- 238000005530 etching Methods 0.000 claims abstract description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 claims abstract description 33
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000002955 isolation Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 14
- 238000000206 photolithography Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- 239000012212 insulator Substances 0.000 description 16
- 235000012239 silicon dioxide Nutrition 0.000 description 14
- 239000000377 silicon dioxide Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- HZEWFHLRYVTOIW-UHFFFAOYSA-N [Ti].[Ni] Chemical compound [Ti].[Ni] HZEWFHLRYVTOIW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910001000 nickel titanium Inorganic materials 0.000 description 1
- 238000013386 optimize process Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02B—HYDRAULIC ENGINEERING
- E02B8/00—Details of barrages or weirs ; Energy dissipating devices carried by lock or dry-dock gates
- E02B8/06—Spillways; Devices for dissipation of energy, e.g. for reducing eddies also for lock or dry-dock gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02B—HYDRAULIC ENGINEERING
- E02B7/00—Barrages or weirs; Layout, construction, methods of, or devices for, making same
- E02B7/16—Fixed weirs; Superstructures or flash-boards therefor
- E02B7/18—Siphon weirs
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02B—HYDRAULIC ENGINEERING
- E02B8/00—Details of barrages or weirs ; Energy dissipating devices carried by lock or dry-dock gates
- E02B8/04—Valves, slides, or the like; Arrangements therefor; Submerged sluice gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76289—Lateral isolation by air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Structural Engineering (AREA)
- Mechanical Engineering (AREA)
- Civil Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 シリコン基板上にシリコン・オン・ナッシングデバイスを製造する方法が提供すること。
【解決手段】 シリコン・オン・ナッシングデバイスは、絶縁された浮遊シリコンアクティブ領域上に製造され、シリコン基板からエアギャップによって完全に絶縁される。絶縁された浮遊シリコンアクティブ領域は、周りを囲む絶縁トレンチと共に、シリコンゲルマニウム層上に製造される。その後、エアギャップを形成するようにシリコンゲルマニウム層を選択的にエッチングする前に、シリコンアクティブ領域をシリコン基板に固定するために、複数のアンカーが製造される。絶縁トレンチ充填および平坦化は、絶縁された浮遊シリコンアクティブ領域の形成を完了させる。絶縁された浮遊シリコンアクティブ領域上のシリコン・オン・ナッシングデバイスは、***したソースおよびドレイン領域を有するか、または有さない、ポリシリコンゲートまたは金属ゲートであり得る。
【選択図】 図2A
【解決手段】 シリコン・オン・ナッシングデバイスは、絶縁された浮遊シリコンアクティブ領域上に製造され、シリコン基板からエアギャップによって完全に絶縁される。絶縁された浮遊シリコンアクティブ領域は、周りを囲む絶縁トレンチと共に、シリコンゲルマニウム層上に製造される。その後、エアギャップを形成するようにシリコンゲルマニウム層を選択的にエッチングする前に、シリコンアクティブ領域をシリコン基板に固定するために、複数のアンカーが製造される。絶縁トレンチ充填および平坦化は、絶縁された浮遊シリコンアクティブ領域の形成を完了させる。絶縁された浮遊シリコンアクティブ領域上のシリコン・オン・ナッシングデバイスは、***したソースおよびドレイン領域を有するか、または有さない、ポリシリコンゲートまたは金属ゲートであり得る。
【選択図】 図2A
Description
本発明は、半導体デバイスおよびシリコン・オン・インシュレーター(SOI)デバイスの製造、特に、シリコン・オン・ナッシングデバイスを製造する方法に関する。
シリコン・オン・インシュレーター(SOI)基板上に製造されたMOSFETは、バルクシリコンウェハ基板上に形成される場合と比較して、高速、低消費電力、および高密度であるなどの大きな利点を有する。SOI基板は、バルクシリコンウェハと、その上の絶縁材料の下層と、その上の単結晶シリコンの表面薄層とからなる。表面シリコン薄層は、代表的には、数十ナノメートルから数ミクロンの厚さであり、トランジスタのシリコンチャネルである。絶縁層は、通常、二酸化シリコンから製造されており、埋め込み酸化物と呼ばれ、通常、数百ナノメートルの厚さである。
SOIウェハは、動作するシリコン容量を低減させること、およびトランジスタを絶縁することによって、トランジスタ性能を高める。表面シリコン薄層は、トランジスタをオンおよびオフに切り替えるために帯電する必要があるシリコンの容量を制限し、そのことにより、トランジスタの寄生容量を低減させ、スイッチング速度を高める。絶縁層は、トランジスタを近傍から絶縁し、漏れ電流を低減させ、トランジスタがより低い供給電圧で動作することを可能にするので、トランジスタがより小さくなり、より高い密度でパックされることが可能になる。
50nm以下におけるCMOS技術において、ショートチャネル効果を防ぐために、シリコンチャネルおよび埋め込み酸化物の厚さは、それぞれ、50nmおよび100nmよりもずっと薄くなる必要がある。シリコン膜の厚さが5nmで、埋め込み酸化物の厚さが20nmの超SOIは、CMOSの縮小の下限が20nmチャネル長で、ショートチャネル効果を抑制する能力を有し得る。しかし、シリコンおよび埋め込み酸化物膜の厚さについてのこれらの要件は、現行のSOIウェハの製造能力を超えている。さらに、デバイス性能は、埋め込み酸化物を用いて達成され得ない低い誘電率を有する絶縁体によって高められることができる。絶縁層の最も低い誘電率は1である。これは、シリコン層の下にエアギャップがあることを意味し、改善されたデバイスは、シリコン・オン・ナッシング(SON)デバイスと呼ばれる。理論的に提案されたデバイスについてのSONデバイスシミュレーションは、3.9の誘電率を有する埋め込み酸化物を有するSOIデバイスと比較して向上した性能を示す(非特許文献1を参照)。
ソースおよびドレイン領域が基板に接続された、様々なSONデバイスの製造プロセスが提案されてきた。これらのデバイスの製造は向上した性能を示すが、このようなデバイスの構造は、より高い寄生ソースおよびドレイン容量、それに伴う、起こり得る基板のパンチスルー現象の懸念につながり得る。例えば、非特許文献1、2および3を参照されたい。
図1Aは、従来技術によるSONデバイスを示す。SONデバイスは、ゲート電極8と、ゲート誘電体7と、ソース4と、デバイスチャネル6を介するドレイン5とを、ソースおよびドレインの延長部4aおよび5aと共に、シリコン基板1上に含む。このSONデバイスは、トレンチ絶縁体3によって絶縁され、エアギャップ2上で浮遊する。しかし、エアギャップ2は、デバイスチャネル6と、ソースおよびドレイン延長部4aおよび5aに限られる。ソース4およびドレイン5は、依然としてシリコン基板1に接続されている。図1Bは、従来技術によるSONデバイスの平面図を示す。
R.Koh、「Buried layer engineering to reduce the drain−induced barrier lowering of sub−0.05μm SOI−MOSFET」、Japanese Journal of Applied Physics、Vol.38(1999)、pp.2294−2299、Part 1、No.4B、1999年4月 M.Jurczakら、「Silicon−on−nothing (SON)−an innovative process for advanced CMOS」、IEEE Transactions on Electron Devices、Vol.47、No.11、2000年11月、pp.2179−2187 S.Monfrayら、「First 80nm SON(silicon−on−nothing) MOSFETs with perfect morphology and high electrical performance」、IEDM Tech. Dig.、2001、p.800 T.Satoら、「SON(silicon−on−nothing) MOSFET using ESS、empty space in silicon) technique for SoC application」、IEDM Tech.Dig.、2001、p.809
R.Koh、「Buried layer engineering to reduce the drain−induced barrier lowering of sub−0.05μm SOI−MOSFET」、Japanese Journal of Applied Physics、Vol.38(1999)、pp.2294−2299、Part 1、No.4B、1999年4月 M.Jurczakら、「Silicon−on−nothing (SON)−an innovative process for advanced CMOS」、IEEE Transactions on Electron Devices、Vol.47、No.11、2000年11月、pp.2179−2187 S.Monfrayら、「First 80nm SON(silicon−on−nothing) MOSFETs with perfect morphology and high electrical performance」、IEDM Tech. Dig.、2001、p.800 T.Satoら、「SON(silicon−on−nothing) MOSFET using ESS、empty space in silicon) technique for SoC application」、IEDM Tech.Dig.、2001、p.809
ソースおよびドレイン領域が基板に接続された、様々なSONデバイスの製造プロセスが提案されてきた。これらのデバイスの製造は向上した性能を示すが、このようなデバイスの構造は、より高い寄生ソースおよびドレイン容量、それに伴う、起こり得る基板のパンチスルー現象の懸念につながり得る。
本発明による方法は、半導体基板上に、絶縁された浮遊アクティブ領域を製造する方法であって、a)半導体基板上にマルチ層構造を形成する工程であって、該マルチ層構造は、少なくとも犠牲層およびキャップ層を含む、工程と、b)絶縁トレンチによって囲まれた該アクティブ領域を形成する工程であって、該絶縁トレンチは、該犠牲層のところ、または該犠牲層より下までの深さを有する、工程と、c)該アクティブ領域を該半導体基板に固定する複数のアンカーを形成する工程と、d)該犠牲層を選択的にエッチングする工程とを包含し、これにより上記目的を達成する。
本発明による方法は、シリコン基板上に、絶縁された浮遊シリコンアクティブ領域を製造する方法であって、a)該シリコン基板上にマルチ層構造を形成する工程であって、該マルチ層構造は、少なくともシリコンゲルマニウム層およびシリコン層を含む、工程と、b)絶縁トレンチによって囲まれた該シリコンアクティブ領域を形成する工程であって、該絶縁トレンチは、該シリコンゲルマニウム層のところ、または該シリコンゲルマニウム層より下までの深さを有する、工程と、c)該シリコンアクティブ領域を該シリコン基板に固定する複数のアンカーを形成する工程と、d)該シリコンゲルマニウム層を選択的にエッチングする工程とを包含し、これにより上記目的を達成する。
前記シリコンゲルマニウム層は、エピタキシャル蒸着によって形成されてもよい。
前記シリコン層は、エピタキシャル蒸着によって形成されてもよい。
工程b)の後に、工程b1)をさらに包含する方法であって、工程b1)は、前記シリコンゲルマニウム層の一部を選択的にエッチングする工程であってもよい。
工程d)の後に、工程e)をさらに包含する方法であって、工程e)は、前記シリコンゲルマニウム層を選択的にエッチングする工程後に露出したシリコン表面を酸化する工程であって、該酸化は、該シリコンゲルマニウム層の選択的エッチングによって作成されたエアギャップを、部分的または完全に充填する工程であってもよい。
工程d)の後に工程f)をさらに包含する方法であって、工程f)は、前記絶縁トレンチを充填し、平坦化する工程であってもよい。
本発明による方法は、シリコン基板上の絶縁された浮遊シリコンアクティブ領域の上にシリコン・オン・ナッシングデバイスを製造する方法であって、a)該シリコン基板上にマルチ層構造を形成する工程であって、該マルチ層構造は、少なくともエピタキシャルシリコンゲルマニウム層、エピタキシャルシリコン層、ゲート誘電体層、およびキャップ層を含む、工程と、b)絶縁トレンチによって囲まれた該シリコンアクティブ領域を形成する工程であって、該絶縁トレンチは、該シリコンゲルマニウム層のところ、または該シリコンゲルマニウム層より下までの深さを有する、工程と、c)該シリコンアクティブ領域を該シリコン基板に固定する複数のアンカーを形成する工程と、d)該シリコンゲルマニウム層を選択的にエッチングする工程と、e)該絶縁トレンチを充填し、平坦化する工程と、f)該デバイスのゲート、ソース、およびドレイン領域を形成する工程とを包含し、これにより上記目的を達成する。
前記シリコンゲルマニウム層の厚さは3nm〜50nmの間であってもよい。
前記シリコンゲルマニウム層のゲルマニウム含有量は20〜60パーセントの間であってもよい。
前記シリコン層の厚さは3nm〜100nmの間であってもよい。
絶縁トレンチによって囲まれる前記シリコンアクティブ領域の形成は、フォトリソグラフィによって該シリコンアクティブ領域を囲む絶縁トレンチを規定する工程と、該フォトリソグラフィによって規定された構造によって保護されない領域をエッチングする工程とを含んでもよい。
前記トレンチ絶縁エッチングは、反応性イオンエッチングによって達成されてもよい。
前記絶縁トレンチは、前記シリコンゲルマニウム層よりも5nm〜50nm下までの深さであってもよい。
前記アンカー形成は、アンカー層を堆積する工程と、フォトリソグラフィによってアンカー構造を規定する工程と、該フォトリソグラフィで規定された構造によって保護されていない領域をエッチングする工程とを含んでもよい。
前記シリコンゲルマニウム層エッチングは、ウェットエッチングプロセスによって達成されてもよい。
前記シリコンゲルマニウム層エッチングは、反応性イオンエッチングプロセスによって達成されてもよい。
工程b)の後に工程b1)をさらに包含する方法であって、工程b1)は前記シリコンゲルマニウム層の一部を選択的にエッチングする工程であってもよい。
工程d)の後に工程d1)をさらに包含する方法であって、工程d1)は前記シリコンゲルマニウム層の選択的エッチング後に露出したシリコン表面を酸化する工程であって、該酸化は、該シリコンゲルマニウム層の選択的エッチングによって作成されたエアギャップを、部分的または完全に充填する、工程であってもよい。
前記シリコン・オン・ナッシングデバイスの前記ソースおよびドレイン領域は、***したソースおよびドレイン領域であってもよい。
前記シリコン・オン・ナッシングデバイスはポリシリコンゲートを有してもよい。
前記シリコン・オン・ナッシングデバイスは、金属ゲートを有してもよい。
(発明の要旨)
本発明は、シリコン基板からエアギャップによって絶縁されたソース、ドレインおよびチャネル領域を有するシリコン・オン・ナッシング(SON)デバイスを製造する方法を提供する。ソース、ドレインおよびチャネル領域を含むSON MOSFETデバイスは、絶縁された浮遊シリコンアクティブ領域の上に製造される。絶縁された浮遊シリコンアクティブ領域は、他のアクティブシリコン領域からシリコンアクティブ領域を囲むトレンチ絶縁によって完全に絶縁され、シリコン基板からエアギャップによって絶縁される。
本発明は、シリコン基板からエアギャップによって絶縁されたソース、ドレインおよびチャネル領域を有するシリコン・オン・ナッシング(SON)デバイスを製造する方法を提供する。ソース、ドレインおよびチャネル領域を含むSON MOSFETデバイスは、絶縁された浮遊シリコンアクティブ領域の上に製造される。絶縁された浮遊シリコンアクティブ領域は、他のアクティブシリコン領域からシリコンアクティブ領域を囲むトレンチ絶縁によって完全に絶縁され、シリコン基板からエアギャップによって絶縁される。
本発明のある局面において、半導体基板上における、絶縁された浮遊アクティブ領域の製造プロセスが開示される。キャップ層および犠牲層を含むマルチ層が、半導体基板上に堆積される。その後、マルチ層の選択された領域をエッチングすることによって、マルチ層はアクティブ領域にパターニングされる。アクティブ領域を囲むエッチングされた領域は、アクティブ領域を絶縁する絶縁トレンチを規定する。エッチングされた絶縁トレンチは、犠牲層のところまたは犠牲層の下までの深さを有し、犠牲層より下であることが好ましい。その後、絶縁されたアクティブ領域を基板に接続する複数のアンカーは、犠牲層をエッチングで取り除く前にアクティブ領域を固定するために形成される。絶縁された浮遊アクティブ領域を形成するために、絶縁トレンチが充填され得、構造は平坦化され得る。
本発明の他の局面において、本発明は、シリコン基板上における、絶縁された浮遊シリコンアクティブ領域の製造プロセスを開示する。マルチ層は、ゲート誘電体およびキャップ層をさらに含むことが好ましい。シリコンアクティブ領域は、エピタキシャルシリコンゲルマニウムの犠牲層の上に堆積される、エピタキシャルシリコン、ゲート誘電体およびキャップ層のマルチ層であることが好ましい。絶縁された浮遊シリコンアクティブ領域の製造プロセスは、シリコンゲルマニウムおよびシリコン層のマルチ層から開始される。マルチ層は、ゲート誘電体およびキャップ層をさらに含むことが好ましい。その後、シリコンアクティブ領域を囲むマルチ層構造の選択された領域をエッチングすることによって、シリコンアクティブ領域が形成される。エッチングは、シリコンアクティブ領域の周りの絶縁トレンチを規定する。絶縁トレンチは、少なくとも、シリコンゲルマニウム層のところか、またはそれよりも下までの深さを有する。絶縁トレンチの深さは、シリコンゲルマニウム層よりも5nm〜50nm下であることが好ましい。その後、複数のアンカーが、シリコンゲルマニウム層を選択的にエッチングする前に、シリコンアクティブ領域をシリコン基板に固定するために製造される。その後、絶縁トレンチは、充填され、平坦化され得る。浮遊シリコンアクティブ領域は、ここで、周りを囲むトレンチ絶縁によって支持される。
上記の一連のプロセスの改変例において、アンカーの形成の前に、シリコンゲルマニウム層の部分的エッチングが行われ得る。さらに、シリコンゲルマニウム層を選択的にエッチングする工程の後に、熱酸化工程が挿入され得る。熱酸化工程は、露出したシリコン表面、すなわち、エピタキシャルシリコンの底面およびシリコン基板の上面を酸化させ得る。これらのシリコン表面は、シリコンゲルマニウム層の選択的エッチング後に露出する。熱酸化工程は、シリコンゲルマニウム層の選択的エッチングによって形成されたエアギャップを、熱成長した二酸化シリコンによって部分的または完全に充填し得る。
シリコン層は、エピタキシャルシリコンであることが好ましく、3nm〜100nmの間の厚さであることが好ましい。シリコンゲルマニウム層は、エピタキシャルシリコンゲルマニウムであることが好ましく、3nm〜500nmの間の厚さであることが好ましく、3nm〜50nmの間の厚さであることが最も好ましい。シリコンゲルマニウム層におけるゲルマニウム含有量は、エピタキシャルシリコン層に良好なエッチング選択性および良好なエピタキシャル成長条件を提供するために、10%〜70%の間であることが好ましく、20%〜60%の間であることが最も好ましい。ゲート誘電体層は、堆積または成長した二酸化シリコンであることが好ましく、酸化ハフニウム、酸化ジルコニウム、酸化アルミニウム、ケイ酸ハフニウム、またはこれらの任意の組合せなどのhigh−k誘電体材料が最も好ましい。キャップ層は、ポリシリコンゲートデバイスにおいてはポリシリコン層であることが好ましく、金属ゲートデバイスにおいてはポリシリコン、二酸化シリコンまたは窒化シリコンであることが好ましい。
アクティブ領域およびアンカーのパターニング工程は、フォトレジストがコーティングされ、フォトマスクの下でUV光に露光されて、パターンがフォトマスクからフォトレジスト上に転写される、フォトリソグラフィによって行われることが好ましい。フォトレジストは、パターンがフォトレジストから基板上に転写されるように、エッチング工程において基板を保護する。その後、フォトレジストがはがされ得る。パターン転写エッチングは、反応性イオンエッチングまたはウェットエッチングによって達成されることが好ましい。
絶縁トレンチエッチングの深さは、シリコンゲルマニウム層の下になることが好ましく、シリコンゲルマニウム層より5nm〜50nm下になることが最も好ましい。
アンカー形成は、アンカー層の堆積後、フォトリソグラフィによって行われることが好ましい。アンカーパターンは、フォトレジストコーティングに転写され、エッチング工程は、アンカーパターンをアンカー層に転写し得る。アンカー層は、二酸化シリコンまたは窒化シリコンなどの絶縁材料であることが好ましい。シリコンアクティブ領域の下にエアギャップを形成するようにシリコンゲルマニウムがエッチングされ得るように、アンカーは、シリコンアクティブ領域を支持し、かつ、シリコンゲルマニウムに十分なアクセスを提供する。シリコンゲルマニウムエッチングは、反応性イオンエッチングによって、または、NH4OH/H2O2/H2Oのような選択的エッチング溶液を用いるウェットエッチングによって達成されることが好ましい。
本発明の他の局面において、本発明は、絶縁された浮遊シリコンアクティブ領域上に、SONデバイスを製造するプロセスを開示する。SONデバイスは、近傍のSONデバイスから、周りを囲む絶縁トレンチによって完全に絶縁され、シリコンアクティブ領域下のエアギャップによって完全に絶縁される。SONデバイスのソース、ドレイン、およびチャネル領域のエアギャップ絶縁は、高性能デバイスを提供する。
SONデバイス製造プロセスにおいて、シリコンアクティブ領域は、エピタキシャルシリコンゲルマニウム層の上に堆積される、エピタキシャルシリコン、ゲート誘電体およびキャップ層のマルチ層であることが好ましい。エピタキシャルシリコン層には、閾値電圧を調節するために、ドープ不純物が注入されることが好ましい。絶縁された浮遊シリコンアクティブ領域の完成後、SONデバイスを作成するために、現行の技術レベルのトランジスタ製造プロセスが行われ得る。
SONデバイスは、ポリシリコンゲートデバイスまたは金属ゲートデバイスであり得る。***したソースおよびドレインが製造され得る。
本発明は、半導体基板上に、絶縁された浮遊アクティブ領域を製造する方法を開示する。絶縁された浮遊アクティブ領域は、アクティブ領域を囲み、エアギャップ上で浮遊するトレンチ絶縁体によって絶縁される。エアギャップは、犠牲材料から製造され、その後選択的にエッチングされる。犠牲層が除去される場合にアクティブ領域が持ち上げられることを防ぐため、選択的なエッチング工程の前に、アクティブ領域を基板に固定する、複数のアンカーが製造される。その後、アンカーは、後の工程において、絶縁材料に同化し得る。
図2Aは、半導体基板101上の、本発明による絶縁された浮遊アクティブ領域103を示す。絶縁された浮遊アクティブ領域103は、アクティブ領域103を囲む充填されたトレンチ絶縁体102によって絶縁され、エアギャップ104によって半導体基板101から絶縁されている。浮遊アクティブ領域103は、充填されたトレンチ絶縁体102によって支持されている。図2Bは、トレンチ絶縁体102によって囲まれた、絶縁された浮遊アクティブ領域103の平面図を示す。
図3Aは、犠牲層116のエッチングの前にアクティブ領域113を支持するアンカー115を有する、絶縁された浮遊アクティブ領域構造を示す。この図において、トレンチ絶縁体112は、まだ充填されておらず、従って、アクティブ領域113は、アンカー115によって支持されている。図3Bは、支持アンカー115と共に、アクティブ領域113の平面図を示す。アンカー115は、遮断を最小限にし、犠牲層へのアクセスを最大限にすることによって、犠牲層116のエッチングを最適化するように設計されている。
図4A〜Fは、本発明による絶縁された浮遊アクティブ領域の完全な製造工程を示す。図4Aに示すように、アクティブ層120および犠牲層121を含むマルチ層構造が、半導体基板122上に堆積される。その後、図4Bに示すように、アクティブ領域124が、アクティブ領域の周りに絶縁トレンチ123をエッチングすることによって形成される。エッチングされた絶縁トレンチ123は、犠牲領域125のほとんどを露出させ、この図に示すように、犠牲領域125全体と、基板122の一部とを露出させることが好ましい。アンカー126は、図4Cに示すように、絶縁された浮遊アクティブ領域上に製造され、絶縁浮遊アクティブ領域124を露出された基板122に接続する。その後、犠牲領域125が、選択的にエッチングされて、エアギャップ127が形成され、図4Dに示すように、アンカー126によって支持される絶縁された浮遊アクティブ領域124が残される。図4Eに示すように、充填された層128は、構造全体の上に堆積され、絶縁トレンチ123を充填させる。絶縁トレンチの充填材は、絶縁トレンチ123を完全に充填し、エアギャップ127を完全には充填しないことが好ましい。充填材は、エアギャップのサイズを最大限にするため、エアギャップ127の充填が最小限になることがより好ましい。その後、充填層128は、全体的に平坦化するプロセス、例えば、化学機械研磨(CMP)を用いて平坦化され、図4Fに示すように、アクティブ領域124の上でストップされる。絶縁された浮遊アクティブ領域124は、エアギャップ127上を浮遊し、周りを、トレンチ絶縁体123によって絶縁され、基板122からは、エアギャップ127によって絶縁されている。絶縁浮遊アクティブ領域124は、ここでは、CMP工程後のアンカー126の残りと共に、充填されたトレンチ絶縁体123によって支持される。アンカー126の残りは、同じ材料から製造されている場合、トレンチ絶縁体123に同化され得る。
図2A、3A、および4Fは、絶縁された浮遊アクティブ領域の層を1つしか示していないが、マルチ層を用いることも、本発明の範囲内である。絶縁された浮遊アクティブ領域が非常に薄く、構造的に安定しない場合、絶縁された浮遊アクティブ領域層の上に、その強度を増すため、さらなる層が堆積され得る。後に続くプロセス工程の層も、プロセスの流れを最適化するため、絶縁された浮遊アクティブ領域の形成の前に堆積され得る。
絶縁された浮遊アクティブ領域の開示された製造プロセスの変形例において、図4C1および4C2の工程が図4Cの代わりになり得る。図4C1は、アンカーの形成の前に挿入される、犠牲領域を部分的にエッチングするさらなる工程を示す。浮遊領域124を支持するために十分な残りの犠牲領域125を残して、犠牲領域125の一部130がエッチングされる。プロセスのこの変形例によって、図4Cにおけるアンカー形成プロセスは、図4C2において、犠牲領域にエアギャップ130がある状態で、アンカー126が浮遊領域124および基板122に取り付いていることが示される。アンカー材料を堆積するプロセスの条件は、ギャップ130が充填されないことである。このプロセス変形例は、エアギャップの形成の間の犠牲層のエッチングを向上させる。
アンカー形成の各種の実施形態が図5A〜5Dに示される。図5Aは、エアギャップ136a上の浮遊アクティブ領域133aの2つの側面を基板131aに支持する2つのアンカー135aを示す。図5Bは、エアギャップ136b上の浮遊アクティブ領域133bの1つの側面のみを基板131bに支持する1つのアンカー135bを示す。図5Cは、エアギャップ136c上の浮遊アクティブ領域133cの2つの対向する側面を基板131cに支持する2つのアンカー135cを示す。図5Dは、エアギャップ136d上の浮遊アクティブ領域133dの2つの側面を基板131dに支持する1つの大きなアンカー135dを示す図である。浮遊アクティブ領域を支持するアンカーにおいて、犠牲層の開口部全てを遮蔽することなく、アンカー構造のさらなる変形および改変が為され得ることが理解される。
本発明の好ましい実施形態は、図6に示すような絶縁された浮遊シリコンアクティブ領域の製造である。絶縁された浮遊シリコンアクティブ領域は、シリコン層のエピタキシャル層202と、ゲート誘電体層203と、キャップ層204とを含み、周りをトレンチ絶縁体205によって絶縁され、シリコン基板200からエアギャップ201によって絶縁される。エピタキシャルシリコン層202は、デバイス閾値電圧を調節するために注入され得る。キャップ層は、ゲートポリシリコンデバイスを製造するためにポリシリコン層であってもよいし、金属ゲートデバイスの製造においては、CMPストップ層として、ポリシリコン、二酸化シリコン、または窒化シリコンであってもよい。
本発明の絶縁された浮遊シリコンアクティブ領域の製造プロセスは、以下に説明される。シリコンウェハ基板から開始して、シリコンゲルマニウムの層がエピタキシャル堆積される。その後、シリコン層の厚さが3nm〜100nmであることが好ましい、シリコンのエピタキシャル層が堆積される。本発明のいくつかの局面において、ゲート誘電体層、ゲートポリシリコン層、キャップ層などの後に続く層も、シリコン層の上に堆積される。シリコン層が非常に薄く、構造的に安定していない場合、シリコン層の上に、その強度を高めるため、さらなる層が堆積され得る。また、後に続くプロセス工程は、汚染を防ぐためにシリコンアクティブ領域の形成の完了を待つのではなく、表面の清浄度を高め、プロセスの流れを最適化するため、シリコン層堆積の直後に適用され得る。閾値電圧を調節するイオン注入工程は、エピタキシャルシリコン堆積工程の後に行われ得る。ポリシリコンゲートデバイスの場合、ゲート誘電体層およびゲートポリシリコン層が、エピタキシャルシリコン層上に堆積され得る。金属ゲートデバイスの場合、ポリシリコン、二酸化シリコンまたは窒化シリコンなどのゲート誘電体およびCMPストップ層が、堆積され得る。CMPストップ層は、化学機械研磨(CMP)工程などの全体的に平坦化する工程における、平坦化ストップに用いられる。
犠牲層としてシリコンゲルマニウムの層が選択される。なぜなら、シリコンゲルマニウムは、浮遊シリコン層のためのエアギャップを形成するように、シリコンに対して選択的にエッチングされ得るからである。デバイス用途において、シリコンゲルマニウムは、シリコンと格子が整合するというさらなる利点を有し、エピタキシャルシリコン層の堆積が容易になることにつながる。シリコンゲルマニウム層のゲルマニウム含有量は、10〜70%の間であり得、20〜60%であることが好ましい。ゲルマニウム含有量が低い場合、格子ひずみが少なく、従って、エピタキシャルシリコン堆積がより容易である。ゲルマニウム含有量が高い場合、シリコンに対するエッチング選択性がより良好であり、エアギャップ形成がより容易である。シリコンゲルマニウムおよびシリコンの格子は、僅かに異なり、シリコン上のエピタキシャルシリコンゲルマニウムの堆積は、シリコンに類似する格子とのひずんだシリコンゲルマニウムを作成する。シリコンゲルマニウムが臨界厚さよりも厚い場合、シリコンゲルマニウムの格子は、シリコンゲルマニウムの平衡格子まで緩和し得、後で堆積されるエピタキシャルシリコンを困難にし得る。従って、シリコンゲルマニウムの厚さは、臨界厚さよりも薄くなるように選択され、シリコンゲルマニウムの緩和が起きないようにすることが好ましい。シリコンゲルマニウムの厚さは、3nm〜50nmの間であることが好ましい。
マルチ層構造の堆積後、マルチ層構造は、シリコンアクティブ層にパターニングされる。パターニング工程の好ましいプロセスは、イメージをフォトマスクからフォトレジストコーティングに転写するフォトリソグラフィである。代表的なフォトリソグラフィプロセスにおいて、マルチ層は、フォトレジスト層でコーティングされ、フォトレジスト層は、フォトマスクと共にUV光に露光され、その後、現像される。用いられるフォトレジストのタイプ、例えば、ネガティブレジストまたはポジティブレジストに依存して、フォトマスクからのイメージは、フォトレジスト上に、ポジティブまたはネガティブに転写される。
その後、シリコンアクティブ領域を囲む絶縁トレンチが、パターニングされたシリコンアクティブ領域をエッチングすることによって製造される。絶縁トレンチは、シリコンゲルマニウム層の少なくとも殆どを露出する。絶縁トレンチエッチングは、シリコンゲルマニウム層全体に、シリコン基板へのオーバーエッチ量を加えた分を露出させることが望ましい。シリコン基板オーバーエッチは、シリコンアクティブ領域が完全に絶縁され、深い絶縁体は必要ないので、10nmの深さになり得る。パターニングされたフォトレジストは、絶縁トレンチエッチングにおいて、シリコンアクティブ領域を保護する。シリコンアクティブ領域の形成後、フォトレジストははがされ得る。
浮遊シリコンアクティブ領域を形成するために、シリコンゲルマニウム層がエッチングによって取り除かれる前に、シリコン層が持ち上げられることを防ぐために、基板に固定する必要がある。その後、複数のアンカーが形成され、シリコンアクティブ層を基板に接続して、後に続くシリコンゲルマニウム下層のエッチングにおいて、シリコンアクティブ領域を支持する。アンカー材料は、シリコンゲルマニウム下層のエッチングにおいてエッチングされることを防ぐために、シリコンゲルマニウムとは異なる。アンカー材料は、二酸化シリコンなどの絶縁材料であることが好ましい。なぜなら、そうすることによって、アンカーがシャロートレンチ絶縁材料の一部となり得るからである。アンカーは、エッチングアクセスを可能にするように、シリコンゲルマニウムに対して十分な開口部を残すことが好ましい。
アンカーは、以下のように製造されることが好ましい。二酸化シリコンまたは窒化シリコン等の絶縁材料の薄いアンカー層が一面に堆積される。アンカー層の厚さは、10nm〜500nmの間であることが好ましい。アンカー層は、シリコン層および基板の両方を覆う。その後、アンカー層は、フォトリソグラフィ工程によってパターニングされることが好ましい。アンカー層の選択された部分は、エッチングで取り除かれて、シリコン層を基板に接続する複数のアンカーが形成される。
アンカーの形成後、シリコンゲルマニウムがエッチングで取り除かれて、浮遊シリコンアクティブ領域が形成される。シリコンゲルマニウムはエアギャップを形成するために完全にエッチングされることが好ましいが、シリコンアクティブ領域の下にシリコンゲルマニウムの支持柱を残すように部分的にエッチングされてもよい。アンカーは、シリコンゲルマニウムがエッチングで取り除かれる場合、浮遊シリコンアクティブ領域が適切に支持されるように設計されることが好ましい。シリコンゲルマニウムのエッチングは、シリコンに対して選択的であることが好ましい。NH4OH/H2O2/H2Oの混合物が、選択的シリコンゲルマニウムウェットエッチングに用いられ得る。プラズマドライエッチングがまた、シリコンゲルマニウム層を選択的にエッチングすることに適用され得る。
シリコンゲルマニウムの部分エッチングの任意の工程が、アンカーの形成の前に行われ得る。シリコンゲルマニウムは、ゲルマニウム層が残った部分がある状態でシリコンゲルマニウムをへこませるように、部分的にエッチングされ得る。アクティブ領域の中間のシリコンゲルマニウムの残りの部分は、シリコンアクティブ領域が持ち上げられることを防ぐために用いられる。この変形例において、アンカー層堆積特徴は、シリコンゲルマニウムの凹部の充填を防ぐため、形状が一致し過ぎない(not too conformal)ことが好ましい。プラズマ強化化学蒸着技術が、アンカー層の堆積のために好ましい。
その後、絶縁トレンチが充填され、平坦化される。充填された層は、アンカー層と同じ材料であることが好ましく、二酸化シリコンまたは窒化シリコンなどの絶縁材料であることが好ましいが、絶縁トレンチを充填するように堆積される。充填された層は、絶縁トレンチを充填することが好ましく、エアギャップを完全には充填しないことが好ましい。その後、平坦化が、表面を平滑にするために行われ、キャップ層上でストップされる。ここで、シリコン層は、エアギャップの上に浮遊し、絶縁トレンチおよびエアギャップによって完全に絶縁される。
本発明の他の好ましい実施形態は、ソースおよびドレイン領域がシリコン基板から絶縁されたシリコン・オン・ナッシング(SON)デバイスの製造である。開示された、ソース、ドレインおよびゲート領域を含むSONデバイスは、絶縁された浮遊シリコンアクティブ領域上に製造される。
図7Aは、現行の技術レベルのプロセスを用いて準備されたマルチ層半導体構造を示す。マルチ層構造は、ゲートポリシリコンの層304と、ゲート誘電体の層303と、エピタキシャルシリコン層302と、エピタキシャルシリコンゲルマニウム層301とを、シリコンウェハ基板300上に含む。エピタキシャルシリコンゲルマニウム層301は、シリコン基板300上に成長する。シリコンゲルマニウム301の厚さは、緩和が起きないように臨界厚さよりも薄いことが好ましい。シリコンゲルマニウム301の厚さは、3nm〜50nmの間であることが好ましい。エピタキシャルシリコン層302は、シリコンゲルマニウム層301上に成長する。エピタキシャルシリコン層302の厚さは、3nm〜100nmの間であることが好ましい。エピタキシャルシリコン層のドーピング濃度は、閾値電圧を調節するように、チャネルイオン注入によって変更され得る。ゲート誘電体層303は、エピタキシャルシリコン層302上に成長または堆積される。ゲート誘電体材料は、二酸化シリコンであり得、酸化ハフニウムまたは酸化ジルコニウムなどのhigh−k誘電体材料であることが好ましい。その後、ゲートポリシリコン層304が堆積される。ポリシリコン層304が、ゲート材料として、または、単に、化学機械研磨(CMP)ストップ層として、用いられ得る。CMPストップ層に用いられる場合、窒化シリコンが代わりに用いられ得、CMP工程後に取り除かれ、ゲート誘電体およびゲート電極が、CMPストップ層の除去後に堆積される。
図7Bは、マルチ層構造をシリコンアクティブ領域にパターニングするシャロートレンチ絶縁フォトリソグラフィプロセスを示す。フォトレジスト305は、アクティブ領域を規定する。シリコンゲルマニウムエッチングレートおよびシリコンゲルマニウムに対するシリコンエッチング選択性に依存して、シリコンアクティブ領域レイアウトにおけるポリゴンの最大寸法を規定することが好ましい場合がある。
図7Cは、シリコンアクティブ領域を囲む絶縁トレンチ306を示す。フォトレジスト305は、絶縁トレンチエッチング工程におけるマルチ層を保護し、図7Dに示すように、絶縁トレンチエッチングの完了後に除去される。絶縁トレンチエッチの深さは、オーバーエッチ量がある状態で、シリコンゲルマニウム層301よりも僅かに下までいくことが好ましい。デバイスが上部エピタキシャルシリコン層302上に製造され、シリコンゲルマニウム301が空気と置き換えられるので、深い絶縁は必要とされない。絶縁トレンチオーバーエッチは、5nm〜50nmの間であり得、シリコンゲルマニウム層の10nm下であることが好ましい。
図7Eは、二酸化シリコンまたは窒化シリコンであることが好ましい、アクティブ領域および絶縁トレンチの上に堆積されたアンカー層310を示す。図7Fは、アンカーを規定するフォトリソグラフィ工程を示す。フォトレジスト311がアンカー領域を保護する。
図7Gは、フォトレジストパターン311がアンカー構造を保護する状態で、パターニングされたアンカー層がエッチングで取り除かれた後のアンカー312の形成を示す。図7Hは、フォトレジスト311がはがされた後のアンカー構造312を示す。アンカー312は、アクティブ領域のゲートポリシリコン層304の上面と、層304、303、および302の側壁とに取り付けられる。アンカーはまた、露出したシリコン基板300の表面上に取り付けられる。アンカーはまた、シリコンゲルマニウムの側壁に取り付けられてもよいが、シリコンゲルマニウムがエッチングで取り除かれるので、アンカーとシリコンゲルマニウムとの間の接着は、決定的なものではない。
図7Iは、シリコンゲルマニウムがエッチングで取り除かれた後のエアギャップ313の形成を示す。アクティブ領域304、303、および302は、ここでは、エアギャップ313の上でアンカー312によって支持される。
図7Jは、絶縁トレンチの充填を示す。絶縁トレンチを完全に充填し、エアギャップを充填しないことが好ましい。図7Kは、CMPを用い、ポリシリコン層304でストップする平坦化工程を示す。充填された絶縁トレンチ306およびアンカー312の残りは、ここでは、エアギャップ313の上でシリコンアクティブ領域を支持する。
図7Lは、ポリシリコンの第2の層321を堆積する次の任意の工程を示す。図7Mは、フォトレジストパターン322を用いてポリシリコン層321の上にゲートポリシリコンを形成する工程を示す。第2のポリシリコン層321は、フィールド絶縁領域までポリシリコンゲートを延長するために用いられ、アクティブ領域の上で第1のポリシリコン層304に同化される。
図7Nは、フォトレジスト322をマスクとして用いた、ポリシリコン層321のエッチングによるゲートポリシリコン形成を示す。ゲート形成は、第1のポリシリコン層304をエッチングし、ゲート酸化物303をエッチングし、シリコン層302上でストップする。フォトレジスト322は、図7Oにおいてはがされる。
ゲートポリシリコン形成後、デバイスは、図7Pに示すように、現行の技術レベルのCMOSプロセス技術によって完成され得る。SONデバイスは、残りのアンカー312を有するトレンチ絶縁体306によって絶縁され、エアギャップ313上で完全に浮遊する。ポリシリコンゲート321には、導電性を高めるために、ドープ不純物が注入され得る。ソース領域342およびドレイン領域341は、当該技術において周知であるように、ドープ不純物、n+またはp+の注入によって形成される。ソース342およびドレイン341領域の形成の前、または形成と共に、低ドープドレイン/ソース(LDD)領域およびHALOも形成され得る。本発明のSONデバイスのソース342およびドレイン341領域はまた、エアギャップ313によって、シリコン基板300から絶縁される。ゲートスペーサー349は、ゲート構造321および304を絶縁するように製造され得る。トランジスタ構造は、nチャネルまたはpチャネルデバイスのいずれかであり得る。その後、金属化が続き、デバイス製造が完了する。酸化層344が構造を覆い、その後、金属化インターコネクションのため、コンタクトホールがエッチングされる。その後、金属が堆積されて、ソース電極346、ドレイン電極347、およびゲート電極345が形成される。ソース、ドレインおよびポリシリコンゲートのシリサイデーションがまた、適用されてもよい。
さらに、シリコン・オン・ナッシングデバイスのソースおよびドレイン領域は、トランジスタの直列の抵抗を低減するために***したソースおよびドレイン技術によってソースおよびドレイン領域が拡大され得る、***したソースおよびドレイン領域であってもよい。***ソースおよびドレインのプロセスは、Hsuらによる、「Double sidewall raised silicided source/drain CMOS transistor」という名称の米国特許第6,368,960号、およびSakiyamaらによる、「Raised silicide source/drain MOS transistors having enlarged source/contact regions and method」という名称の米国特許第6,352,899号に見受けられる。これらの特許は本明細書中で参考として援用される。
上記の一連のプロセスは、ポリシリコンゲートを有するデバイスにも適用可能である。本発明のシリコン・オン・ナッシングデバイス製造はまた、金属ゲートを有するデバイスにも適用可能である。このデバイスにおいて、ゲート材料は、銅、アルミニウム、タングステン、ニッケル・チタン、タンタル、プラチナ、または、これらを組み合わせた任意の合金などの金属である。金属ゲートCMOSプロセスは、絶縁された浮遊シリコンアクティブ領域を採用して、金属ゲート電極を有するデバイスを製造するように調節され得る。金属ゲートMOSトランジスタを製造するプロセスは、Hsuらによる、「Method of making metal gate sub−micron MOS transistor」という名称の米国特許第6,274,421号に見受けられる。この特許は本明細書中で参考として援用される。
上記の一連のプロセスの改変例において、シリコンゲルマニウム層301の部分的なエッチングが、アンカー層の堆積の前に達成され得る。図7Dに示すようなトレンチ絶縁形成の後、選択的シリコンゲルマニウムエッチングが行われ得る。図7D1は、図7Dの後のさらなる工程を示す。この工程において、シリコンゲルマニウムエッチング工程は、シリコンアクティブ領域が持ち上がるのを防ぐために残りのシリコンゲルマニウムの部分を残した状態で、凹部340を形成する。このプロセスは、図7Eに示すように、アンカー層310の堆積から続けられる。アンカー層がシリコンゲルマニウムエッチング部分のギャップを充填しないことが好ましいので、アンカー層のプラズマ強化化学蒸着法が、このギャップの充填を防ぐために好ましい。
さらに、上記の一連のプロセスの改変例において、選択的シリコンゲルマニウム層301の後に、熱酸化工程が挿入されてもよい。この熱酸化工程に起因して、エアギャップには、おそらく、熱成長した二酸化シリコンが部分的にまたは完全に充填される。シリコンアクティブ層302の底面上に熱成長した二酸化シリコンは、デバイス性能を高め得る。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
(要約)
シリコン基板上にシリコン・オン・ナッシングデバイスを製造する方法が提供する。開示されたシリコン・オン・ナッシングデバイスは、絶縁された浮遊シリコンアクティブ領域上に製造され、シリコン基板からエアギャップによって完全に絶縁される。絶縁された浮遊シリコンアクティブ領域は、周りを囲む絶縁トレンチと共に、シリコンゲルマニウム層上に製造される。その後、エアギャップを形成するようにシリコンゲルマニウム層を選択的にエッチングする前に、シリコンアクティブ領域をシリコン基板に固定するために、複数のアンカーが製造される。絶縁トレンチ充填および平坦化は、絶縁された浮遊シリコンアクティブ領域の形成を完了させる。絶縁された浮遊シリコンアクティブ領域上のシリコン・オン・ナッシングデバイスは、***したソースおよびドレイン領域を有するか、または有さない、ポリシリコンゲートまたは金属ゲートであり得る。
シリコン基板上にシリコン・オン・ナッシングデバイスを製造する方法が提供する。開示されたシリコン・オン・ナッシングデバイスは、絶縁された浮遊シリコンアクティブ領域上に製造され、シリコン基板からエアギャップによって完全に絶縁される。絶縁された浮遊シリコンアクティブ領域は、周りを囲む絶縁トレンチと共に、シリコンゲルマニウム層上に製造される。その後、エアギャップを形成するようにシリコンゲルマニウム層を選択的にエッチングする前に、シリコンアクティブ領域をシリコン基板に固定するために、複数のアンカーが製造される。絶縁トレンチ充填および平坦化は、絶縁された浮遊シリコンアクティブ領域の形成を完了させる。絶縁された浮遊シリコンアクティブ領域上のシリコン・オン・ナッシングデバイスは、***したソースおよびドレイン領域を有するか、または有さない、ポリシリコンゲートまたは金属ゲートであり得る。
101 半導体基板
102 絶縁体
103 浮遊アクティブ領域
104 エアギャップ
113 アクティブ領域
115 アンカー
116 犠牲層
120 アクティブ層
121 犠牲層
122 基板
123 絶縁トレンチ
124 浮遊アクティブ領域
125 犠牲層
126 アンカー
127 エアギャップ
128 充填された層
102 絶縁体
103 浮遊アクティブ領域
104 エアギャップ
113 アクティブ領域
115 アンカー
116 犠牲層
120 アクティブ層
121 犠牲層
122 基板
123 絶縁トレンチ
124 浮遊アクティブ領域
125 犠牲層
126 アンカー
127 エアギャップ
128 充填された層
Claims (22)
- 半導体基板上に、絶縁された浮遊アクティブ領域を製造する方法であって、
a)半導体基板上にマルチ層構造を形成する工程であって、該マルチ層構造は、少なくとも犠牲層およびキャップ層を含む、工程と、
b)絶縁トレンチによって囲まれた該アクティブ領域を形成する工程であって、該絶縁トレンチは、該犠牲層のところ、または該犠牲層より下までの深さを有する、工程と、
c)該アクティブ領域を該半導体基板に固定する複数のアンカーを形成する工程と、
d)該犠牲層を選択的にエッチングする工程と
を包含する、方法。 - シリコン基板上に、絶縁された浮遊シリコンアクティブ領域を製造する方法であって、
a)該シリコン基板上にマルチ層構造を形成する工程であって、該マルチ層構造は、少なくともシリコンゲルマニウム層およびシリコン層を含む、工程と、
b)絶縁トレンチによって囲まれた該シリコンアクティブ領域を形成する工程であって、該絶縁トレンチは、該シリコンゲルマニウム層のところ、または該シリコンゲルマニウム層より下までの深さを有する、工程と、
c)該シリコンアクティブ領域を該シリコン基板に固定する複数のアンカーを形成する工程と、
d)該シリコンゲルマニウム層を選択的にエッチングする工程と
を包含する、方法。 - 前記シリコンゲルマニウム層は、エピタキシャル蒸着によって形成される、請求項2に記載の方法。
- 前記シリコン層は、エピタキシャル蒸着によって形成される、請求項2に記載の方法。
- 工程b)の後に、工程b1)をさらに包含する方法であって、工程b1)は、前記シリコンゲルマニウム層の一部を選択的にエッチングする工程である、請求項2に記載の方法。
- 工程d)の後に、工程e)をさらに包含する方法であって、工程e)は、前記シリコンゲルマニウム層を選択的にエッチングする工程後に露出したシリコン表面を酸化する工程であって、該酸化は、該シリコンゲルマニウム層の選択的エッチングによって作成されたエアギャップを、部分的または完全に充填する工程である、請求項2に記載の方法。
- 工程d)の後に工程f)をさらに包含する方法であって、工程f)は、前記絶縁トレンチを充填し、平坦化する工程である、請求項2に記載の方法。
- シリコン基板上の絶縁された浮遊シリコンアクティブ領域の上にシリコン・オン・ナッシングデバイスを製造する方法であって、
a)該シリコン基板上にマルチ層構造を形成する工程であって、該マルチ層構造は、少なくともエピタキシャルシリコンゲルマニウム層、エピタキシャルシリコン層、ゲート誘電体層、およびキャップ層を含む、工程と、
b)絶縁トレンチによって囲まれた該シリコンアクティブ領域を形成する工程であって、該絶縁トレンチは、該シリコンゲルマニウム層のところ、または該シリコンゲルマニウム層より下までの深さを有する、工程と、
c)該シリコンアクティブ領域を該シリコン基板に固定する複数のアンカーを形成する工程と、
d)該シリコンゲルマニウム層を選択的にエッチングする工程と、
e)該絶縁トレンチを充填し、平坦化する工程と、
f)該デバイスのゲート、ソース、およびドレイン領域を形成する工程と
を包含する、方法。 - 前記シリコンゲルマニウム層の厚さは3nm〜50nmの間である、請求項8に記載の方法。
- 前記シリコンゲルマニウム層のゲルマニウム含有量は20〜60パーセントの間である、請求項8に記載の方法。
- 前記シリコン層の厚さは3nm〜100nmの間である、請求項8に記載の方法。
- 絶縁トレンチによって囲まれる前記シリコンアクティブ領域の形成は、フォトリソグラフィによって該シリコンアクティブ領域を囲む絶縁トレンチを規定する工程と、該フォトリソグラフィによって規定された構造によって保護されない領域をエッチングする工程とを含む、請求項8に記載の方法。
- 前記トレンチ絶縁エッチングは、反応性イオンエッチングによって達成される、請求項12に記載の方法。
- 前記絶縁トレンチは、前記シリコンゲルマニウム層よりも5nm〜50nm下までの深さである、請求項8に記載の方法。
- 前記アンカー形成は、
アンカー層を堆積する工程と、
フォトリソグラフィによってアンカー構造を規定する工程と、
該フォトリソグラフィで規定された構造によって保護されていない領域をエッチングする工程と
を含む、請求項8に記載の方法。 - 前記シリコンゲルマニウム層エッチングは、ウェットエッチングプロセスによって達成される、請求項8に記載の方法。
- 前記シリコンゲルマニウム層エッチングは、反応性イオンエッチングプロセスによって達成される、請求項8に記載の方法。
- 工程b)の後に工程b1)をさらに包含する方法であって、工程b1)は前記シリコンゲルマニウム層の一部を選択的にエッチングする工程である、請求項8に記載の方法。
- 工程d)の後に工程d1)をさらに包含する方法であって、工程d1)は前記シリコンゲルマニウム層の選択的エッチング後に露出したシリコン表面を酸化する工程であって、該酸化は、該シリコンゲルマニウム層の選択的エッチングによって作成されたエアギャップを、部分的または完全に充填する、工程である、請求項8に記載の方法。
- 前記シリコン・オン・ナッシングデバイスの前記ソースおよびドレイン領域は、***したソースおよびドレイン領域である、請求項8に記載の方法。
- 前記シリコン・オン・ナッシングデバイスはポリシリコンゲートを有する、請求項8に記載の方法。
- 前記シリコン・オン・ナッシングデバイスは、金属ゲートを有する、請求項8に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/441,674 US7078298B2 (en) | 2003-05-20 | 2003-05-20 | Silicon-on-nothing fabrication process |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004349702A true JP2004349702A (ja) | 2004-12-09 |
Family
ID=33450045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004149812A Pending JP2004349702A (ja) | 2003-05-20 | 2004-05-19 | シリコン・オン・ナッシング製造プロセス |
Country Status (4)
Country | Link |
---|---|
US (1) | US7078298B2 (ja) |
JP (1) | JP2004349702A (ja) |
KR (1) | KR100576593B1 (ja) |
TW (1) | TWI248650B (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005036638A1 (ja) * | 2003-10-10 | 2005-04-21 | Tokyo Institute Of Technology | 半導体基板、半導体装置及び半導体基板の作製方法 |
JP2006261662A (ja) * | 2005-03-17 | 2006-09-28 | Korea Advanced Inst Of Sci Technol | シリコンオンナッシング金属酸化物半導体電界效果トランジスタ及びその製造方法 |
JP2006344623A (ja) * | 2005-06-07 | 2006-12-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2006352125A (ja) * | 2005-06-13 | 2006-12-28 | Samsung Electronics Co Ltd | 多重チャンネルを有するmos電界効果トランジスタの製造方法及びそれによって製造された多重チャンネルを有するmos電界効果トランジスタ |
JP2007142145A (ja) * | 2005-11-18 | 2007-06-07 | Seiko Epson Corp | 半導体装置 |
US7812402B2 (en) | 2004-12-02 | 2010-10-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
WO2010143306A1 (ja) * | 2009-06-12 | 2010-12-16 | 株式会社 東芝 | 不揮発性半導体記憶装置 |
JP2012518269A (ja) * | 2009-02-17 | 2012-08-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ナノワイヤ・メッシュ・デバイス及びその製造方法 |
JP2016129237A (ja) * | 2010-01-15 | 2016-07-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2016149557A (ja) * | 2010-01-15 | 2016-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7015147B2 (en) * | 2003-07-22 | 2006-03-21 | Sharp Laboratories Of America, Inc. | Fabrication of silicon-on-nothing (SON) MOSFET fabrication using selective etching of Si1-xGex layer |
KR100583725B1 (ko) * | 2003-11-07 | 2006-05-25 | 삼성전자주식회사 | 부분적으로 절연된 전계효과 트랜지스터를 구비하는반도체 장치 및 그 제조 방법 |
US7029964B2 (en) * | 2003-11-13 | 2006-04-18 | International Business Machines Corporation | Method of manufacturing a strained silicon on a SiGe on SOI substrate |
US7256077B2 (en) * | 2004-05-21 | 2007-08-14 | Freescale Semiconductor, Inc. | Method for removing a semiconductor layer |
DE102004036803A1 (de) * | 2004-07-29 | 2006-03-23 | Robert Bosch Gmbh | Verfahren zum Ätzen einer Schicht auf einem Substrat |
JP2006093268A (ja) * | 2004-09-22 | 2006-04-06 | Seiko Epson Corp | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 |
JP4759967B2 (ja) * | 2004-10-01 | 2011-08-31 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2006128428A (ja) * | 2004-10-29 | 2006-05-18 | Seiko Epson Corp | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 |
KR100674142B1 (ko) * | 2005-02-24 | 2007-01-24 | 한국과학기술원 | 빔 구조를 이용한 에스오엔 모스 트랜지스터 및 이를 이용한 인버터 소자 및 이들의 제조 방법 |
JP4367357B2 (ja) * | 2005-02-28 | 2009-11-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
KR101308548B1 (ko) * | 2005-06-02 | 2013-09-23 | 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 | 프린터블 반도체 구조들 및 관련 제조 및 조립 방법 |
JP2007027232A (ja) * | 2005-07-13 | 2007-02-01 | Seiko Epson Corp | 半導体装置及びその製造方法 |
US7452784B2 (en) * | 2006-05-25 | 2008-11-18 | International Business Machines Corporation | Formation of improved SOI substrates using bulk semiconductor wafers |
JP2008186838A (ja) * | 2007-01-26 | 2008-08-14 | Toshiba Corp | 半導体装置、その製造方法及び不揮発性半導体記憶装置 |
US7652332B2 (en) * | 2007-08-10 | 2010-01-26 | International Business Machines Corporation | Extremely-thin silicon-on-insulator transistor with raised source/drain |
US7829429B1 (en) * | 2007-09-18 | 2010-11-09 | National Semiconductor Corporation | Semiconductor device having localized insulated block in bulk substrate and related method |
US20110084356A1 (en) * | 2008-06-02 | 2011-04-14 | Nxp B.V. | Local buried layer forming method and semiconductor device having such a layer |
US8106468B2 (en) * | 2008-06-20 | 2012-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for fabricating silicon-on-nothing MOSFETs |
US8266962B2 (en) | 2009-01-28 | 2012-09-18 | Infineon Technologies Ag | Acceleration sensor |
US8138523B2 (en) | 2009-10-08 | 2012-03-20 | International Business Machines Corporation | Semiconductor device having silicon on stressed liner (SOL) |
US8481400B2 (en) | 2010-09-17 | 2013-07-09 | Infineon Technologies Ag | Semiconductor manufacturing and semiconductor device with semiconductor structure |
US8455308B2 (en) | 2011-03-16 | 2013-06-04 | International Business Machines Corporation | Fully-depleted SON |
US8647930B2 (en) * | 2011-04-14 | 2014-02-11 | Robert Bosch Gmbh | Wafer with recessed plug |
US8466070B2 (en) * | 2011-06-02 | 2013-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming semiconductor structures |
US8779554B2 (en) | 2012-03-30 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOSFETs with channels on nothing and methods for forming the same |
US9136328B2 (en) | 2012-10-09 | 2015-09-15 | Infineon Technologies Dresden Gmbh | Silicon on nothing devices and methods of formation thereof |
CN103730361B (zh) * | 2012-10-10 | 2018-02-13 | 中国科学院微电子研究所 | 半导体器件制造方法 |
CN104681606B (zh) * | 2013-11-28 | 2017-11-10 | 中芯国际集成电路制造(上海)有限公司 | 一种集成电路及其制造方法和电子装置 |
CN104752424B (zh) * | 2013-12-27 | 2019-05-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
JP6200818B2 (ja) * | 2014-01-21 | 2017-09-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US9735153B2 (en) | 2014-07-14 | 2017-08-15 | Samsung Electronics Co., Ltd. | Semiconductor device having fin-type field effect transistor and method of manufacturing the same |
US9391198B2 (en) | 2014-09-11 | 2016-07-12 | Globalfoundries Inc. | Strained semiconductor trampoline |
KR20160065643A (ko) * | 2014-12-01 | 2016-06-09 | 임대영 | 다기능 센서 장치 및 그의 제조 방법 |
US10373892B2 (en) * | 2015-02-18 | 2019-08-06 | Te Connectivity Corporation | High current high power solid state relay |
DE102016119799B4 (de) * | 2016-10-18 | 2020-08-06 | Infineon Technologies Ag | Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren |
FR3059150B1 (fr) | 2016-11-18 | 2019-05-10 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d'un transistor fet a grille debordante |
KR102510397B1 (ko) * | 2017-09-01 | 2023-03-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 디스플레이 장치 |
US10374060B2 (en) | 2018-01-09 | 2019-08-06 | International Business Machines Corporation | VFET bottom epitaxy formed with anchors |
US10374083B1 (en) | 2018-01-17 | 2019-08-06 | International Business Machines Corporation | Vertical fin field effect transistor with reduced gate length variations |
US10629489B2 (en) | 2018-09-24 | 2020-04-21 | International Business Machines Corporation | Approach to prevent collapse of high aspect ratio Fin structures for vertical transport Fin field effect transistor devices |
US11569229B2 (en) | 2019-04-12 | 2023-01-31 | International Business Machines Corporation | Stacked vertical transport field effect transistors with anchors |
US10790379B1 (en) | 2019-05-08 | 2020-09-29 | International Business Machines Corporation | Vertical field effect transistor with anchor |
US11094578B2 (en) * | 2019-05-22 | 2021-08-17 | Nanya Technology Corporation | Semiconductor structure and method for manufacturing the same |
US11502106B2 (en) * | 2020-02-11 | 2022-11-15 | Globalfoundries U.S. Inc. | Multi-layered substrates of semiconductor devices |
US11515158B2 (en) | 2020-03-11 | 2022-11-29 | Globalfoundries U.S. Inc. | Semiconductor structure with semiconductor-on-insulator region and method |
US11488980B2 (en) | 2020-08-26 | 2022-11-01 | Globalfoundries U.S. Inc. | Wafer with localized semiconductor on insulator regions with cavity structures |
US12027580B2 (en) | 2020-09-22 | 2024-07-02 | Globalfoundries U.S. Inc. | Semiconductor on insulator wafer with cavity structures |
US11605649B2 (en) | 2021-05-03 | 2023-03-14 | Globalfoundries U.S. Inc. | Switches in bulk substrate |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521465A (ja) * | 1991-07-10 | 1993-01-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2000022158A (ja) * | 1998-07-01 | 2000-01-21 | Nec Corp | 電界効果型トランジスタおよびその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6274421B1 (en) | 1998-01-09 | 2001-08-14 | Sharp Laboratories Of America, Inc. | Method of making metal gate sub-micron MOS transistor |
US6368960B1 (en) | 1998-07-10 | 2002-04-09 | Sharp Laboratories Of America, Inc. | Double sidewall raised silicided source/drain CMOS transistor |
FR2791178B1 (fr) * | 1999-03-19 | 2001-11-16 | France Telecom | NOUVEAU DISPOSITIF SEMI-CONDUCTEUR COMBINANT LES AVANTAGES DES ARCHITECTURES MASSIVE ET soi, ET PROCEDE DE FABRICATION |
FR2795554B1 (fr) * | 1999-06-28 | 2003-08-22 | France Telecom | Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs |
FR2795555B1 (fr) * | 1999-06-28 | 2002-12-13 | France Telecom | Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique |
FR2799307B1 (fr) * | 1999-10-01 | 2002-02-15 | France Telecom | Dispositif semi-conducteur combinant les avantages des architectures massives et soi, procede de fabrication |
US6352899B1 (en) | 2000-02-03 | 2002-03-05 | Sharp Laboratories Of America, Inc. | Raised silicide source/drain MOS transistors having enlarged source/drain contact regions and method |
US6472266B1 (en) | 2001-06-18 | 2002-10-29 | Taiwan Semiconductor Manufacturing Company | Method to reduce bit line capacitance in cub drams |
US6486025B1 (en) | 2002-01-14 | 2002-11-26 | Taiwan Semiconductor Manufacturing Co., Ltd | Methods for forming memory cell structures |
US6501120B1 (en) | 2002-01-15 | 2002-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd | Capacitor under bitline (CUB) memory cell structure employing air gap void isolation |
-
2003
- 2003-05-20 US US10/441,674 patent/US7078298B2/en not_active Expired - Fee Related
-
2004
- 2004-05-19 JP JP2004149812A patent/JP2004349702A/ja active Pending
- 2004-05-19 KR KR1020040035489A patent/KR100576593B1/ko not_active IP Right Cessation
- 2004-05-20 TW TW093114301A patent/TWI248650B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521465A (ja) * | 1991-07-10 | 1993-01-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2000022158A (ja) * | 1998-07-01 | 2000-01-21 | Nec Corp | 電界効果型トランジスタおよびその製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005036638A1 (ja) * | 2003-10-10 | 2005-04-21 | Tokyo Institute Of Technology | 半導体基板、半導体装置及び半導体基板の作製方法 |
US7812402B2 (en) | 2004-12-02 | 2010-10-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP2006261662A (ja) * | 2005-03-17 | 2006-09-28 | Korea Advanced Inst Of Sci Technol | シリコンオンナッシング金属酸化物半導体電界效果トランジスタ及びその製造方法 |
JP4533855B2 (ja) * | 2005-03-17 | 2010-09-01 | 韓国科学技術院 | シリコンオンナッシング金属酸化物半導体電界效果トランジスタ及びその製造方法 |
JP2006344623A (ja) * | 2005-06-07 | 2006-12-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP4670490B2 (ja) * | 2005-06-07 | 2011-04-13 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
JP2006352125A (ja) * | 2005-06-13 | 2006-12-28 | Samsung Electronics Co Ltd | 多重チャンネルを有するmos電界効果トランジスタの製造方法及びそれによって製造された多重チャンネルを有するmos電界効果トランジスタ |
JP2007142145A (ja) * | 2005-11-18 | 2007-06-07 | Seiko Epson Corp | 半導体装置 |
JP2012518269A (ja) * | 2009-02-17 | 2012-08-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ナノワイヤ・メッシュ・デバイス及びその製造方法 |
WO2010143306A1 (ja) * | 2009-06-12 | 2010-12-16 | 株式会社 東芝 | 不揮発性半導体記憶装置 |
JP5456036B2 (ja) * | 2009-06-12 | 2014-03-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8779502B2 (en) | 2009-06-12 | 2014-07-15 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
JP2016129237A (ja) * | 2010-01-15 | 2016-07-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2016149557A (ja) * | 2010-01-15 | 2016-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100576593B1 (ko) | 2006-05-04 |
US20040235262A1 (en) | 2004-11-25 |
TW200501274A (en) | 2005-01-01 |
KR20040100977A (ko) | 2004-12-02 |
TWI248650B (en) | 2006-02-01 |
US7078298B2 (en) | 2006-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004349702A (ja) | シリコン・オン・ナッシング製造プロセス | |
US6406962B1 (en) | Vertical trench-formed dual-gate FET device structure and method for creation | |
US10170609B2 (en) | Internal spacer formation from selective oxidation for Fin-first wire-last replacement gate-all-around nanowire FET | |
US7972914B2 (en) | Semiconductor device with FinFET and method of fabricating the same | |
US7879675B2 (en) | Field effect transistor with metal source/drain regions | |
KR101316959B1 (ko) | 전기적 절연을 제공하는 방법 및 전기적 절연을 포함하는 반도체 구조물 | |
US7422946B2 (en) | Independently accessed double-gate and tri-gate transistors in same process flow | |
US7723196B2 (en) | Damascene gate field effect transistor with an internal spacer structure | |
US6762101B2 (en) | Damascene double-gate FET | |
KR100518132B1 (ko) | 동적 문턱 전압 제어를 위한 폴리실리콘 후단-게이트절연체-상-실리콘 모스펫 | |
JP4058751B2 (ja) | 電界効果型トランジスタの製造方法 | |
US9196715B2 (en) | Field effect transistor with channel core modified to reduce leakage current and method of fabrication | |
US20050282342A1 (en) | Field effect transistor and fabrication method thereof | |
US8129800B2 (en) | Gate-all-around integrated circuit devices | |
US8679903B2 (en) | Vertical quadruple conduction channel insulated gate transistor | |
US20100252801A1 (en) | Semiconductor nanowire with built-in stress | |
JP2005045258A (ja) | Si1−xGex層の選択的エッチングを用いるシリコンオンナッシング(SON)MOSFETの製造 | |
US8399315B2 (en) | Semiconductor structure and method for manufacturing the same | |
US6900102B2 (en) | Methods of forming double gate electrodes using tunnel and trench | |
US8227301B2 (en) | Semiconductor device structures with floating body charge storage and methods for forming such semiconductor device structures | |
WO2006049707A1 (en) | Lithography-independent fabrication of small openings | |
JP3558338B2 (ja) | デュアル/ラップ−アラウンド・ゲート電界効果トランジスタおよびその製造方法 | |
JP2004207726A (ja) | 二重ゲート型電界効果トランジスタおよびその製造方法 | |
KR100497672B1 (ko) | 자기 배열 에스오아이 더블 게이트 트랜지스터를 이용한디램 및 이의 제조방법 | |
JP2001093860A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |