JP2004273913A - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004273913A JP2004273913A JP2003064981A JP2003064981A JP2004273913A JP 2004273913 A JP2004273913 A JP 2004273913A JP 2003064981 A JP2003064981 A JP 2003064981A JP 2003064981 A JP2003064981 A JP 2003064981A JP 2004273913 A JP2004273913 A JP 2004273913A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- transfer transistor
- conductivity type
- photodiode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【解決手段】p型シリコン基板1上に転送トランジスタのゲート電極3を形成後に、フォトダイオードのp型イオン注入層4を形成し、さらにフォトダイオードのn型イオン注入層5と転送トランジスタのしきい値制御イオン注入層6とを同時にイオン注入により形成する。その後フローティングディフュージョン領域8を形成する。n型イオン注入層5としきい値制御イオン注入層6とを同時にn型イオン注入して形成することにより、n型イオン注入層5を深く形成でき、フォトダイオードの感度の向上を図れる。また、しきい値制御イオン注入層6をn型イオン注入層5と同じ導電型で連続して形成することにより、転送トランジスタのチャネルにおいてポテンシャルバリアの発生を防止できる。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、固体撮像装置およびその製造方法に関し、特にMOS型固体撮像装置に使用される埋め込みフォトダイオードの読み出しトランジスタ構造に係わるものである。
【0002】
【従来の技術】
固体撮像装置のうち代表的なものとして、各画素に配置されたフォトダイオードにて検出した電荷をCCDを用いて電荷転送し最終段で増幅するCCDイメージセンサと、各画素にフォトダイオード・MOSトランジスタを配置し増幅した信号をXYアドレスすることで検出するMOS型イメージセンサがある。近年、MOS型イメージセンサは、先端を走るCMOSロジックの微細加工技術・回路設計技術を活用して、「単一電源」「低消費電力」「低コスト」といった点で注目を集めている。
【0003】
CCDイメージセンサでは、フォトダイオード構造として埋め込みフォトダイオードが一般に用いられており、この構造は、残像の抑制、暗電流の抑制、kTCノイズの抑制といった点で有効であり、CCDイメージセンサの高画質を支える要因の1つとなっている。そのため、この埋め込みフォトダイオード構造をMOS型イメージセンサにも適用しようとする試みが活発となっている。
【0004】
MOS型イメージセンサに埋め込みフォトダイオードを適用する際の課題は、通常のMOSトランジスタのソースよりも深い位置に形成される埋め込みフォトダイオードの感度を維持しながら、埋め込みフォトダイオードからフローティングディフュージョン部に信号電荷を転送するチャネルを、CCDよりも低いゲート電圧、たとえば0.35μm世代のMOSプロセスであれば3.3Vで制御する必要がある点である。このため、MOS型イメージセンサでは、埋め込みフォトダイオードおよびその転送トランジスタの形成方法にさまざまな工夫が提案されてきている。
【0005】
このMOS型イメージセンサの例である従来の固体撮像装置(例えば、特許文献1参照)の構成を図4に示す。
【0006】
この固体撮像装置は、n型基板101上に、p型ウェル102を形成し、その上にn層104を形成し、その上にp層105を表面を濃くして形成し、p層105とn層104とp型ウェル102とでpnp埋め込みフォトダイオードが構成されている。このフォトダイオードと隣接して転送トランジスタのゲート電極103を絶縁層を介してp型ウェル102上に形成し、転送トランジスタのゲート電極103とフォトダイオードの側面の間には、フォトダイオードのn層104から連続するバイパス領域106が形成されている。また、フォトダイオードと反対側の転送トランジスタのゲート電極103の側面下部のp型ウェル102上にn型のフローティングディフュージョン領域(FD領域)107が形成されており、FD領域107は出力回路の増幅用MOSトランジスタであるソースフォロワトランジスタ110のゲートに接続され、ソースフォロワトランジスタ110のソースには選択トランジスタ111のドレインが接続され、選択トランジスタ111のソースには、出力端子113とソースフォロワトランジスタ110の負荷となる電流源112が接続されてソースフォロワ増幅回路を構成している。また、FD領域107には、FD領域107のリセット用のMOSトランジスタ108のソースが接続され、そのドレインはリセット電源109に接続されている。図4中の矢印aは、電荷転送の流れを示す。
【0007】
この固体撮像装置を製造する際には、転送トランジスタのゲート電極103をイオン注入のマスクとして用い、p型ウェル102上に、n層104、p層105を順次形成してフォトダイオードを構成する。
【0008】
【特許文献1】
特開平11−274454号公報
【0009】
【発明が解決しようとする課題】
上記従来の構成では、埋め込みフォトダイオードを形成する際、転送トランジスタのゲート電極103をイオン注入のマスクとして用い、n型イオン種の注入によりバイパス領域106を含めてn層104を形成するが、このときn型イオン種がゲート電極103を突き抜けてその直下に注入されると、しきい値が低下してオフ特性が劣化する。オフ特性が劣化すると飽和電子量が減少しデバイス特性が悪化することになる。そのため、n層104の深さ(図5(a)のA2)を、転送トランジスタのゲート電極103の材質・膜厚から決定されるn型イオン種の注入阻止能を超えた深さに形成することができず、フォトダイオードを深くして感度向上を図る際に深さの限界があるという欠点があった。
【0010】
また、従来の構成において、図5(a)に示す転送トランジスタのしきい値制御イオン注入114の注入イオン種がp型である場合には、フォトダイオードのn層104およびn型バイパス領域106を形成するイオン注入により、p型のしきい値制御イオン注入が打ち返されるため、転送トランジスタのチャネルにポテンシャルバリアが生じてしまい、フォトダイオードに残像が残る要因となるという欠点があった。この場合の図5(a)のチャネル領域のY−Y’間のポテンシャルを図5(b)に示す。転送トランジスタがオン状態のときに、そのチャネルにポテンシャルバリアが生じている。
【0011】
本発明の目的は、フォトダイオードの感度の向上を図るとともに、転送トランジスタのチャネルにポテンシャルバリアが生じることを防止することができる固体撮像装置およびその製造方法を提供することである。
【0012】
【課題を解決するための手段】
本発明の請求項1に記載の固体撮像装置は、第1導電型の半導体基板上に絶縁層を介して形成された転送トランジスタのゲート電極と、ゲート電極の片側の半導体基板の所定領域と、所定領域上に形成された第2導電型不純物領域と、第2導電型不純物領域の表面に形成された第1導電型不純物領域とを有するフォトダイオードと、転送トランジスタのゲート電極を挟んでフォトダイオードと反対側の半導体基板に形成された第2導電型のフローティングディフュージョン領域とを備えた固体撮像装置であって、転送トランジスタのゲート電極の下の半導体基板の表面に形成され、かつフォトダイオードの第2導電型不純物領域と連続した第2導電型のしきい値制御イオン注入層を設けたことを特徴とする。
【0013】
この構成によれば、転送トランジスタのしきい値制御イオン注入層がフォトダイオードの第2導電型不純物領域と同じ導電型で連続して形成されているため、転送トランジスタのゲート電極下のチャネルにおいてポテンシャルバリアが生じず、なめらかなチャネル転送ポテンシャルプロファイルが得られ、残像の発生を防止することができる。さらに、この構成によれば、半導体基板上に転送トランジスタのゲート電極を形成後に、第2導電型不純物をイオン注入することでフォトダイオードの第2導電型不純物領域と同時に第2導電型のしきい値制御イオン注入層を形成することができ、第2導電型不純物領域の深さをゲート電極の材質・膜厚から決定される第2導電型イオン種の注入阻止能を超えた深さに形成することができ、フォトダイオードの感度の向上を図ることができる。
【0014】
また、請求項2に記載の固体撮像装置は、請求項1に記載の固体撮像装置において、転送トランジスタのゲート電極を、第2導電型がn型の場合は半導体基板よりも仕事関数が大きい材料で形成し、第2導電型がp型の場合は半導体基板よりも仕事関数の小さい材料で形成したことを特徴とする。
【0015】
この構成により、半導体基板より大きい仕事関数のゲート電極を形成した後に、半導体基板とは異なる導電型のしきい値制御イオン種が転送トランジスタのチャネルに導入される場合に、半導体基板と転送トランジスタのゲート電極の仕事関数差を利用して、転送トランジスタのしきい値が低下することを防ぐことができ、転送トランジスタのオフ特性悪化の弊害を防止することができる。
【0016】
本発明の請求項3に記載の固体撮像装置は、第1導電型の半導体基板上に絶縁層を介して形成された転送トランジスタのゲート電極と、ゲート電極の片側の半導体基板の所定領域と、所定領域上に形成された第2導電型不純物領域と、第2導電型不純物領域の表面に形成された第1導電型不純物領域とを有するフォトダイオードと、転送トランジスタのゲート電極を挟んでフォトダイオードと反対側の半導体基板に形成された第2導電型のフローティングディフュージョン領域とを備えた固体撮像装置の製造方法であって、転送トランジスタのゲート電極を形成した後に、フォトダイオードの第2導電型不純物領域をイオン注入により形成し、かつイオン注入により同時に、転送トランジスタのゲート電極の下の半導体基板の表面に形成され、かつフォトダイオードの第2導電型不純物領域と連続した第2導電型のしきい値制御イオン注入層を形成することを特徴とする。
【0017】
この製造方法によれば、半導体基板上に転送トランジスタのゲート電極を形成後に、第2導電型不純物をイオン注入することでフォトダイオードの第2導電型不純物領域と同時に第2導電型のしきい値制御イオン注入層を形成するため、第2導電型不純物領域の深さをゲート電極の材質・膜厚から決定される第2導電型イオン種の注入阻止能を超えた深さに形成することができ、フォトダイオードの感度の向上を図ることができる。また、転送トランジスタのしきい値制御イオン注入層がフォトダイオードの第2導電型不純物領域と同じ導電型で連続して形成されるため、転送トランジスタのゲート電極下のチャネルにおいてポテンシャルバリアが生じず、なめらかなチャネル転送ポテンシャルプロファイルが得られ、残像の発生を防止することができる。
【0018】
また、請求項4に記載の固体撮像装置の製造方法は、請求項3に記載の固体撮像装置の製造方法において、転送トランジスタのゲート電極を、第2導電型がn型の場合は半導体基板よりも仕事関数が大きい材料で形成し、第2導電型がp型の場合は半導体基板よりも仕事関数の小さい材料で形成することを特徴とする。
【0019】
この製造方法により、半導体基板より大きい仕事関数のゲート電極を形成した後に、半導体基板とは異なる導電型のしきい値制御イオン種が転送トランジスタのチャネルに導入される場合に、半導体基板と転送トランジスタのゲート電極の仕事関数差を利用して、転送トランジスタのしきい値が低下することを防ぐことができ、転送トランジスタのオフ特性悪化の弊害を防止することができる。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。図1は、本発明の実施の形態における固体撮像装置の一画素に相当する断面図であり、特に埋め込みフォトダイオードとその転送トランジスタ、フローティングディフュージョン領域(FD領域)の部分を示している。
【0021】
1はp型シリコン基板、2は転送トランジスタのゲート絶縁層、3は高濃度p型多結晶シリコンで形成された転送トランジスタのゲート電極、4はp型イオン注入層、5はn型イオン注入層、6はn型イオン注入層5と同時にイオン注入によって形成される転送トランジスタのしきい値制御イオン注入層、7はn型イオン注入層5からなるn型のバイパス領域、8はn型のフローティングディフュージョン領域(FD領域)、9は電源、10はソースフォロアトランジスタ、11は選択トランジスタ、13は出力端子、12は定電流源である。
【0022】
本実施の形態の固体撮像装置は、図4の従来例同様、転送トランジスタのゲート電極3を挟んでFD領域8とは反対側に、p型イオン注入層4とn型イオン注入層5とp型シリコン基板1によりpnp埋め込みフォトダイオードが構成され、n型イオン注入層5の一部がバイパス領域7となっている。さらに、本実施の形態では、ゲート電極3を形成後にn型不純物をイオン注入することにより、転送トランジスタのしきい値制御イオン注入層6がn型イオン注入層5と同じ導電型で同時に形成されている。
【0023】
本実施の形態の固体撮像装置の読み出し動作を簡単に説明しておく。フォトダイオード領域に光が入射し、光電変換により生成された電子がフォトダイオードのn型イオン注入層5に蓄積する。この時、転送トランジスタはOFF状態にある。所定の蓄積時間が経過したのち、転送トランジスタのゲート電極3にハイレベルを印加し転送トランジスタをON状態にし、フォトダイオードのn型イオン注入層5の蓄積電荷をFD領域8に転送する。転送トランジスタをON状態にする前に、予め、図示しない手段(図4のリセット用トランジスタ108およびリセット電源109参照)により、FD領域8を所定の電位にリセットしておく。蓄積電荷がFD領域8に転送されると、この場合は転送電荷が電子であるため、FD領域8の電位は、(転送電荷Q/拡散浮遊容量C)分がリセット電位から低下する。選択トランジスタ11がONし、この画素が選択されるとFD領域8の電位に応じた電位が出力端子13から出力される。
【0024】
この固体撮像装置の製造方法を、図2を用いて説明する。
【0025】
まず、p型シリコン基板1上にゲート絶縁層2を介して転送トランジスタのゲート電極3を図2(a)のように形成するが、このときp型シリコン基板1の仕事関数に対してさらに仕事関数の大きい高濃度p型多結晶シリコンをゲート電極3の電極材料に用いる。この高濃度p型多結晶シリコンは、ボロン濃度が2×1020/cm3 以上であるものが望ましい。
【0026】
次に、レジストパターン21を形成し、レジストパターン21およびゲート電極3をマスクに用いてフォトダイオードのp型イオン注入層4を形成する(図2(b))。このイオン注入層4は、たとえばボロンを用いて10〜15keVでイオン注入(24)し、1014〜1015/cm3 の濃度が望ましい。ここでレジストパターン21は、p型イオン注入層4の形成領域からその形成領域側に沿ったゲート電極3上の領域にかけて開口されたパターンとすることにより、ゲート電極3側のp型イオン注入層4の端部はゲート電極3がマスクとなって形成される。また、ここでのイオン注入24は基板表面の垂直方向に対しやや斜めから注入することでp型イオン注入層4をゲート電極3から少し間隔をとって形成している。
【0027】
次に、レジストパターン21を除去した後、レジストパターン22を形成し、それをマスクにして、フォトダイオードのn型イオン注入層5と、転送トランジスタのしきい値制御イオン注入層6とを同時にイオン注入(25)することで形成する(図2(c))。レジストパターン22は、n型イオン注入層5の形成領域からゲート電極3を挟んでFD領域の一部の形成領域上にかけて開口されたパターンにし、ここでのイオン注入25は基板表面に対し垂直方向から注入する。ここで、しきい値制御イオン注入層6は転送トランジスタのゲート電極3の電極越しの注入となる。このn型イオン注入層5としきい値制御イオン注入層6の深さ方向のプロファイルは、転送トランジスタのゲート電極3の形状およびイオン注入阻止能を反映したものとなり、p型イオン注入層4とのオーバーラップ部分は深く、転送トランジスタのゲート電極3の直下は浅く、イオン注入される。ゲート電極3の厚みを400nmとした場合、このイオン注入25は、たとえばAsを800keVで2〜3×1012/cm2 のドーズ量であれば、p型イオン注入層4とのオーバーラップ部分は約0.4μmの深さに、転送トランジスタのゲート電極3の直下はチャネル部に位置することになる。
【0028】
次に、レジストパターン22を除去した後、レジストパターン23を形成し、レジストパターン23およびゲート電極3をマスクに用いてFD領域8(n型イオン注入層)を形成する(図2(d))。ここでレジストパターン23は、FD領域8の形成領域からその形成領域側に沿ったゲート電極3上の領域にかけて開口されたパターンとすることにより、ゲート電極3側のFD領域8の端部はゲート電極3がマスクとなって形成される。この形成方法は通常のMOSトランジスタのソース・ドレイン領域の形成方法にならえばよい。
【0029】
この後、レジストパターン23を除去する(図2(e))。
【0030】
なお、図2の場合、FD領域8が、n型イオン注入層5と同程度の深さに形成されているが、図1のように、FD領域8がn型イオン注入層5より浅く形成されていてもよい。
【0031】
上記実施の形態により、p型イオン注入層4とn型イオン注入層5とp型シリコン基板1によりpnp埋め込みフォトダイオードが構成され、n型イオン注入層5から転送トランジスタのチャネルへのバイパス領域7が、転送トランジスタのゲート電極3の形状を反映して自己整合で形成される。
【0032】
このバイパス領域7を含むn型イオン注入層5を形成するときに同時に、転送トランジスタのゲート電極3の直下にn型のしきい値制御イオン注入層6を形成するようにしているため、埋め込みフォトダイオードの深さ、特にn型イオン注入層5の深さA1(図1)は、転送トランジスタのゲート電極3の材質・膜厚から決定されるn型イオン種の注入阻止能を超えた深さに形成することができる。すなわち、従来例において図5(a)に示す転送トランジスタのしきい値制御イオン注入114の注入イオン種がp型である場合には、ゲート電極103をマスクにしてn層104を形成するためのn型イオン注入がゲート電極103直下のp型ウェル102に到達しないようにしなければならないが、本実施の形態では、しきい値制御イオン注入層6をn型にし、n型イオン注入層5と同時に形成するもので、そのためにイオン注入25をゲート電極3直下のp型シリコン基板1に到達させるように注入するため、n型イオン注入層5の深さA1を従来例のn層104の深さA2より深く形成することができる。これによりフォトダイオードの感度の向上を図ることができる。
【0033】
また、バイパス領域7を含むn型イオン注入層5と転送トランジスタのしきい値制御イオン注入層6とが同じn型の導電型で、転送トランジスタのゲート電極3下のチャネルにおいて、ポテンシャルバリアの要因となるp型イオン種の打ち返し領域が存在しないため、図3に示すように、なめらかなチャネル転送ポテンシャルプロファイルが得られ、残像の発生を防止することができる。なお、図3は図1のX−X’間のポテンシャル図である。
【0034】
また、p型シリコン基板1より大きい仕事関数のゲート電極3を形成した後、p型シリコン基板1と反対の導電型のしきい値制御イオン種が転送トランジスタのチャネルに導入される場合に、p型シリコン基板1と転送トランジスタのゲート電極3の仕事関数差を利用して、転送トランジスタのしきい値が低下することを防ぐことができ、転送トランジスタのオフ特性悪化の弊害を防止することができる。
【0035】
なお、上記実施の形態では、バイパス領域7を、ゲート電極3が配置される領域(ゲート配置領域)の一端部に接してゲート配置領域の外側の領域に形成しているが、これに限られるものではなく、ゲート配置領域の一端部を含んで、あるいは一端部に接してその近傍に形成されてあればよい。これは図2(b)、(c)でのイオン注入24、25の注入方向を変更すればよい。例えば、バイパス領域7をゲート配置領域の一端部に接してゲート配置領域内(ゲート電極3の下部)に形成する場合、図2(b)のp型イオン注入24を基板表面に対し垂直方向から注入し、図2(c)のn型イオン注入25を基板表面と垂直方向に対し上記実施の形態における図2(b)のイオン注入24とは逆方向に傾けて斜めから注入すればよい。
【0036】
また、上記実施の形態では、p型イオン注入層4を形成後にn型イオン注入層(5、6、7)を形成したが、ゲート電極3形成後に、n型イオン注入層(5、6、7)を形成した後でp型イオン注入層4を形成するようにしてもよい。
【0037】
なお、上記実施の形態において、転送トランジスタのゲート電極3の材料をp型多結晶シリコンとしたが、PtSi2 など、p型シリコン基板1よりも仕事関数の大きい他の材料であってもよい。
【0038】
また、上記実施の形態では、pnp埋め込みフォトダイオードとnチャネル転送トランジスタを例としたが、これはnpn埋め込みフォトダイオードとpチャネル転送トランジスタの組み合わせにしてもよい。この場合、n型半導体基板を用いるが、転送トランジスタのゲート電極にはn型半導体基板に対して仕事関数の低い電極材料、たとえば高濃度n型多結晶シリコンなどが用いられることとなる。
【0039】
【発明の効果】
以上のように本発明によれば、半導体基板上に転送トランジスタのゲート電極を形成後に、第2導電型不純物をイオン注入してフォトダイオードの第2導電型不純物領域と同時に第2導電型のしきい値制御イオン注入層を形成することにより、第2導電型不純物領域の深さをゲート電極の材質・膜厚から決定される第2導電型イオン種の注入阻止能を超えた深さに形成することができ、フォトダイオードの感度の向上を図ることができる。また、転送トランジスタのしきい値制御イオン注入層をフォトダイオードの第2導電型不純物領域と同じ導電型で連続して形成することにより、転送トランジスタのゲート電極下のチャネルにおいてポテンシャルバリアが生じず、なめらかなチャネル転送ポテンシャルプロファイルが得られ、残像の発生を防止することができる。また、これによって転送トランジスタのしきい値が低下し、オフ特性が悪化するという弊害は、転送トランジスタのゲート電極に半導体基板と仕事関数の異なる材料を使用することで解決される。
【図面の簡単な説明】
【図1】本発明の実施の形態における固体撮像装置の断面図
【図2】本発明の実施の形態における固体撮像装置の製造工程を示した断面図
【図3】本発明の実施の形態における転送トランジスタチャネルのポテンシャル図
【図4】従来例の固体撮像装置の断面図
【図5】従来例における問題点を説明するための図
【符号の説明】
1 p型シリコン基板
2 ゲート絶縁層
3 ゲート電極
4 p型イオン注入層
5 n型イオン注入層
6 しきい値制御イオン注入層
7 バイパス領域
8 n型のフローティングディフュージョン領域
9 電源
10 ソースフォロアトランジスタ
11 選択トランジスタ
12 定電流源
13 出力端子
Claims (4)
- 第1導電型の半導体基板上に絶縁層を介して形成された転送トランジスタのゲート電極と、
前記ゲート電極の片側の前記半導体基板の所定領域と、前記所定領域上に形成された第2導電型不純物領域と、前記第2導電型不純物領域の表面に形成された第1導電型不純物領域とを有するフォトダイオードと、
前記転送トランジスタのゲート電極を挟んで前記フォトダイオードと反対側の前記半導体基板に形成された第2導電型のフローティングディフュージョン領域とを備えた固体撮像装置であって、
前記転送トランジスタのゲート電極の下の前記半導体基板の表面に形成され、かつ前記フォトダイオードの第2導電型不純物領域と連続した第2導電型のしきい値制御イオン注入層を設けたことを特徴とする固体撮像装置。 - 転送トランジスタのゲート電極を、第2導電型がn型の場合は半導体基板よりも仕事関数が大きい材料で形成し、第2導電型がp型の場合は前記半導体基板よりも仕事関数の小さい材料で形成したことを特徴とする請求項1に記載の固体撮像装置。
- 第1導電型の半導体基板上に絶縁層を介して形成された転送トランジスタのゲート電極と、
前記ゲート電極の片側の前記半導体基板の所定領域と、前記所定領域上に形成された第2導電型不純物領域と、前記第2導電型不純物領域の表面に形成された第1導電型不純物領域とを有するフォトダイオードと、
前記転送トランジスタのゲート電極を挟んで前記フォトダイオードと反対側の前記半導体基板に形成された第2導電型のフローティングディフュージョン領域とを備えた固体撮像装置の製造方法であって、
前記転送トランジスタのゲート電極を形成した後に、前記フォトダイオードの第2導電型不純物領域をイオン注入により形成し、かつ前記イオン注入により同時に、前記転送トランジスタのゲート電極の下の前記半導体基板の表面に形成され、かつ前記フォトダイオードの第2導電型不純物領域と連続した第2導電型のしきい値制御イオン注入層を形成することを特徴とする固体撮像装置の製造方法。 - 転送トランジスタのゲート電極を、第2導電型がn型の場合は半導体基板よりも仕事関数が大きい材料で形成し、第2導電型がp型の場合は前記半導体基板よりも仕事関数の小さい材料で形成することを特徴とする請求項3に記載の固体撮像装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003064981A JP2004273913A (ja) | 2003-03-11 | 2003-03-11 | 固体撮像装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003064981A JP2004273913A (ja) | 2003-03-11 | 2003-03-11 | 固体撮像装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004273913A true JP2004273913A (ja) | 2004-09-30 |
JP2004273913A5 JP2004273913A5 (ja) | 2006-04-13 |
Family
ID=33126127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003064981A Pending JP2004273913A (ja) | 2003-03-11 | 2003-03-11 | 固体撮像装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004273913A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100736427B1 (ko) | 2005-05-26 | 2007-07-09 | 엠텍비젼 주식회사 | 이미지 센서 제조 방법 |
US8697500B2 (en) | 2010-10-26 | 2014-04-15 | Canon Kabushiki Kaisha | Method for manufacturing solid-state image sensor |
US8697477B2 (en) | 2010-06-02 | 2014-04-15 | Sony Corporation | Method for production of solid-state imaging element, solid-state imaging element, and imaging apparatus |
JP2016178143A (ja) * | 2015-03-19 | 2016-10-06 | セイコーエプソン株式会社 | 固体撮像素子及びその製造方法 |
CN111490105A (zh) * | 2019-10-22 | 2020-08-04 | 国家电投集团西安太阳能电力有限公司 | 一种n型叉指背接触太阳电池制备方法 |
-
2003
- 2003-03-11 JP JP2003064981A patent/JP2004273913A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100736427B1 (ko) | 2005-05-26 | 2007-07-09 | 엠텍비젼 주식회사 | 이미지 센서 제조 방법 |
US8697477B2 (en) | 2010-06-02 | 2014-04-15 | Sony Corporation | Method for production of solid-state imaging element, solid-state imaging element, and imaging apparatus |
US9219097B2 (en) | 2010-06-02 | 2015-12-22 | Sony Corporation | Method for production of solid-state imaging element, solid-state imaging element, and imaging apparatus |
US8697500B2 (en) | 2010-10-26 | 2014-04-15 | Canon Kabushiki Kaisha | Method for manufacturing solid-state image sensor |
JP2016178143A (ja) * | 2015-03-19 | 2016-10-06 | セイコーエプソン株式会社 | 固体撮像素子及びその製造方法 |
CN111490105A (zh) * | 2019-10-22 | 2020-08-04 | 国家电投集团西安太阳能电力有限公司 | 一种n型叉指背接触太阳电池制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7115925B2 (en) | Image sensor and pixel having an optimized floating diffusion | |
US7642107B2 (en) | Split transfer gate for dark current suppression an imager pixel | |
US7718498B2 (en) | Semiconductor device and method of producing same | |
US20090166693A1 (en) | Image Sensor and Manufacturing Method Thereof | |
WO2013027524A1 (ja) | 固体撮像素子 | |
US7939859B2 (en) | Solid state imaging device and method for manufacturing the same | |
US7825444B2 (en) | Image sensor pixel having a lateral doping profile formed with indium doping | |
JP2008166607A (ja) | 固体撮像装置とその製造方法、並びに半導体装置とその製造方法 | |
US20080318358A1 (en) | Image sensor pixel having photodiode with indium pinning layer | |
JP5713956B2 (ja) | Cmosイメージ・センサー及びその製造方法 | |
JP4049218B2 (ja) | Cmosイメージセンサーの製造方法 | |
US7670864B2 (en) | CMOS image sensor and fabricating method thereof | |
JP3793205B2 (ja) | 電荷検出装置および固体撮像装置 | |
WO2014002365A1 (ja) | 固体撮像装置及びその製造方法 | |
JP5274118B2 (ja) | 固体撮像装置 | |
JP2004273913A (ja) | 固体撮像装置およびその製造方法 | |
JP2004356246A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
JP4351667B2 (ja) | 電荷検出装置の製造方法 | |
JP2004022624A (ja) | 固体撮像装置の製造方法 | |
JP4185807B2 (ja) | Mos型固体撮像装置の製造方法 | |
JP2006093520A (ja) | イオン注入方法、並びに、これを用いた電界効果トランジスタの製造方法及び固体撮像素子の製造方法 | |
JP2005123517A (ja) | 固体撮像装置およびその製造方法、ラインセンサ、および固体撮像ユニット | |
KR20030057709A (ko) | 이미지센서 및 그 제조 방법 | |
JP2005039219A (ja) | 固体撮像装置 | |
KR20030001139A (ko) | 포토다이오드 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060228 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060228 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090714 |