JP2003304060A - 両面回路基板の製造法 - Google Patents
両面回路基板の製造法Info
- Publication number
- JP2003304060A JP2003304060A JP2002110099A JP2002110099A JP2003304060A JP 2003304060 A JP2003304060 A JP 2003304060A JP 2002110099 A JP2002110099 A JP 2002110099A JP 2002110099 A JP2002110099 A JP 2002110099A JP 2003304060 A JP2003304060 A JP 2003304060A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- holes
- base material
- insulating base
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】回路基板内に抵抗体及び誘電体を有することに
より実装部品点数を低減可能な両面回路基板の製造法を
提供する。 【解決手段】絶縁べ−ス材２の一方面の導体層１に複数
の孔４を形成する。この孔４を有する導体層１をマスク
層としてレ−ザ−加工、プラズマエッチング手法又はウ
エットエッチング手法で絶縁べ−ス材２に孔５を形成す
る。この孔５に抵抗率及び誘電率の異なるペ−スト又は
インキ６、７、８を充填する。その後、導体層１、３に
所要の配線パタ−ン９、１０、１１を形成する。
より実装部品点数を低減可能な両面回路基板の製造法を
提供する。 【解決手段】絶縁べ−ス材２の一方面の導体層１に複数
の孔４を形成する。この孔４を有する導体層１をマスク
層としてレ−ザ−加工、プラズマエッチング手法又はウ
エットエッチング手法で絶縁べ−ス材２に孔５を形成す
る。この孔５に抵抗率及び誘電率の異なるペ−スト又は
インキ６、７、８を充填する。その後、導体層１、３に
所要の配線パタ−ン９、１０、１１を形成する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は両面回路基板の製造
法に関し、特には、回路基板内に抵抗体及び誘電体を有
することにより実装部品点数を減少させることが可能で
ある両面回路基板の製造法に関する。 【０００２】 【従来の技術とその問題点】近年、電子機器の小型化と
高機能化は益々促進されてきており、そのために回路基
板に対しては高密度実装に対応するため、実装基板に対
しては薄膜化、平坦化、抵抗体や誘電体等の実装部品に
対しては精度を確保した上での小型化の要求が高まって
きている。 【０００３】これに対して、従来は回路基板を製造した
後、抵抗体や誘電体等の実装部品を実装し、回路基板の
厚さに実装部品の厚さが加わるため実装後の基板の厚さ
を薄くすることは困難であった。実装部品の小型化も進
んではいるものの例えば可撓性基板の絶縁ベース材の厚
さである25〜50μmに比べると抵抗体の厚さが数百μmあ
ることからも、部品実装後の基板の厚さを抑えることが
困難であることが伺える。 【０００４】また、回路基板の実装密度が高まり、実装
部品点数が増加すると、実装コストも増大し、実装時の
歩留まりを下げる要因にもなっている。 【０００５】 【課題を解決するための手段】本発明は、上記従来例の
問題を好適に解決するための方法を提供するものであっ
て、絶縁べース材の両面に導体層を有する材料を用意
し、前記一方の導体層をマスク層として前記絶縁ベース
材の所定の位置にレーザー加工、プラズマエッチング手
法、ウエットエッチング手法を用いて複数の孔を形成
し、この孔に抵抗率および誘電率の異なるペースト又は
インキを充填することを特徴とする両面回路基板の製造
法が採用される。 【０００６】 【発明の実施の形態】以下、図示の実施例を参照しなが
ら本発明をさらに説明する。図１は、本発明の一実施例
による両面可撓性回路基板の製造工程図である。先ず、
同図（１）のように両面銅張り板等の絶縁べース材２の
両面に導体層１，３を有する材料を用意し、その一方の
導体層１をエッチングにより加工し、絶縁ベース材２を
レーザー加工、プラズマエッチング手法、ウエットエッ
チング手法で孔加工するために必要な孔４を形成してマ
スク層に形成する。 【０００７】次に、同図（２）に示すように導体層１を
マスク層として用いて絶縁ベース材２にレーザー加工、
プラズマエッチング手法、ウエットエッチング手法で薄
膜加工を行い、導電ペースト又は導電インキを充填する
ための孔５を形成する。 【０００８】その後、同図（３）に示すようにペース
ト、インキの印刷に用いるマスクを用い、誘電率あるい
抵抗率が高いペースト又はインキ６を形成された孔５の
一つに充填した後、これに熱処理を加える。 【０００９】次に、同図（４）に示すように同様にペー
スト、インキの印刷に用いるマスクを用い、誘電率ある
い抵抗率が高いペースト又はインキ７を形成された孔５
の他の一つに充填し、同様にこれに熱処理を加える。 【００１０】その後、同様に同図（５）に示すようにペ
ースト、インキの印刷に用いるマスクを用い、抵抗率が
低い導電ペースト又は導電インキ８を形成された残る孔
５に充填し、これに同様に熱処理を加える。 【００１１】さらに、同図（６）に示すように導体層
１，３に配線加工を行なって必要な配線パターン９，１
０，１１を形成し、両面可撓性回路基板を得る。 【００１２】 【発明の効果】本発明による両面回路基板の製造法によ
れば、導体層および孔加工が施された絶縁ベース材に抵
抗体、誘電体、導電体のペースト、インキを充填した構
造を有しているから従来の実装基板の製造方法では困難
であった実装後の基板の薄膜化、平坦化が好適に達成で
きる。 【００１３】そして、回路基板内部に抵抗体、誘電体を
有しているから、実装部品点数を減少させることが可能
となり実装コストの低減が好適に達成できる。
法に関し、特には、回路基板内に抵抗体及び誘電体を有
することにより実装部品点数を減少させることが可能で
ある両面回路基板の製造法に関する。 【０００２】 【従来の技術とその問題点】近年、電子機器の小型化と
高機能化は益々促進されてきており、そのために回路基
板に対しては高密度実装に対応するため、実装基板に対
しては薄膜化、平坦化、抵抗体や誘電体等の実装部品に
対しては精度を確保した上での小型化の要求が高まって
きている。 【０００３】これに対して、従来は回路基板を製造した
後、抵抗体や誘電体等の実装部品を実装し、回路基板の
厚さに実装部品の厚さが加わるため実装後の基板の厚さ
を薄くすることは困難であった。実装部品の小型化も進
んではいるものの例えば可撓性基板の絶縁ベース材の厚
さである25〜50μmに比べると抵抗体の厚さが数百μmあ
ることからも、部品実装後の基板の厚さを抑えることが
困難であることが伺える。 【０００４】また、回路基板の実装密度が高まり、実装
部品点数が増加すると、実装コストも増大し、実装時の
歩留まりを下げる要因にもなっている。 【０００５】 【課題を解決するための手段】本発明は、上記従来例の
問題を好適に解決するための方法を提供するものであっ
て、絶縁べース材の両面に導体層を有する材料を用意
し、前記一方の導体層をマスク層として前記絶縁ベース
材の所定の位置にレーザー加工、プラズマエッチング手
法、ウエットエッチング手法を用いて複数の孔を形成
し、この孔に抵抗率および誘電率の異なるペースト又は
インキを充填することを特徴とする両面回路基板の製造
法が採用される。 【０００６】 【発明の実施の形態】以下、図示の実施例を参照しなが
ら本発明をさらに説明する。図１は、本発明の一実施例
による両面可撓性回路基板の製造工程図である。先ず、
同図（１）のように両面銅張り板等の絶縁べース材２の
両面に導体層１，３を有する材料を用意し、その一方の
導体層１をエッチングにより加工し、絶縁ベース材２を
レーザー加工、プラズマエッチング手法、ウエットエッ
チング手法で孔加工するために必要な孔４を形成してマ
スク層に形成する。 【０００７】次に、同図（２）に示すように導体層１を
マスク層として用いて絶縁ベース材２にレーザー加工、
プラズマエッチング手法、ウエットエッチング手法で薄
膜加工を行い、導電ペースト又は導電インキを充填する
ための孔５を形成する。 【０００８】その後、同図（３）に示すようにペース
ト、インキの印刷に用いるマスクを用い、誘電率あるい
抵抗率が高いペースト又はインキ６を形成された孔５の
一つに充填した後、これに熱処理を加える。 【０００９】次に、同図（４）に示すように同様にペー
スト、インキの印刷に用いるマスクを用い、誘電率ある
い抵抗率が高いペースト又はインキ７を形成された孔５
の他の一つに充填し、同様にこれに熱処理を加える。 【００１０】その後、同様に同図（５）に示すようにペ
ースト、インキの印刷に用いるマスクを用い、抵抗率が
低い導電ペースト又は導電インキ８を形成された残る孔
５に充填し、これに同様に熱処理を加える。 【００１１】さらに、同図（６）に示すように導体層
１，３に配線加工を行なって必要な配線パターン９，１
０，１１を形成し、両面可撓性回路基板を得る。 【００１２】 【発明の効果】本発明による両面回路基板の製造法によ
れば、導体層および孔加工が施された絶縁ベース材に抵
抗体、誘電体、導電体のペースト、インキを充填した構
造を有しているから従来の実装基板の製造方法では困難
であった実装後の基板の薄膜化、平坦化が好適に達成で
きる。 【００１３】そして、回路基板内部に抵抗体、誘電体を
有しているから、実装部品点数を減少させることが可能
となり実装コストの低減が好適に達成できる。
【図面の簡単な説明】
【図１】本発明の一実施例による両面回路基板の製造工
程図。 【符号の説明】 １ 導体層 ２ 絶縁ベース材 ３ 導体層 ４ 孔 ５ 孔 ６ 誘電率あるい抵抗率が高いペースト、インキ ７ 誘電率あるい抵抗率が高いペースト、インキ ８ 抵抗率が低い導電ペースト、導電インキ ９ 配線パターン １０ 配線パターン １１ 配線パターン
程図。 【符号の説明】 １ 導体層 ２ 絶縁ベース材 ３ 導体層 ４ 孔 ５ 孔 ６ 誘電率あるい抵抗率が高いペースト、インキ ７ 誘電率あるい抵抗率が高いペースト、インキ ８ 抵抗率が低い導電ペースト、導電インキ ９ 配線パターン １０ 配線パターン １１ 配線パターン
Claims (1)
- 【特許請求の範囲】 【請求項１】絶縁べース材の両面に導体層を有する材料
を用意し、前記一方の導体層をマスク層として前記絶縁
ベース材の所定の位置にレーザー加工、プラズマエッチ
ング手法、ウエットエッチング手法を用いて複数の孔を
形成し、この孔に抵抗率および誘電率の異なるペースト
又はインキを充填することを特徴とする両面回路基板の
製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002110099A JP2003304060A (ja) | 2002-04-12 | 2002-04-12 | 両面回路基板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002110099A JP2003304060A (ja) | 2002-04-12 | 2002-04-12 | 両面回路基板の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003304060A true JP2003304060A (ja) | 2003-10-24 |
Family
ID=29393346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002110099A Pending JP2003304060A (ja) | 2002-04-12 | 2002-04-12 | 両面回路基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003304060A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266323A (ja) * | 2006-03-28 | 2007-10-11 | Matsushita Electric Works Ltd | 電子部品内蔵基板、電子部品内蔵基板の製造方法、及び電子部品の製造方法 |
| JP2007305825A (ja) * | 2006-05-12 | 2007-11-22 | Nippon Mektron Ltd | 回路基板の製造方法 |
| JP2015056604A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社デンソー | 導電材料の充填方法および導電材料充填装置 |
-
2002
- 2002-04-12 JP JP2002110099A patent/JP2003304060A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266323A (ja) * | 2006-03-28 | 2007-10-11 | Matsushita Electric Works Ltd | 電子部品内蔵基板、電子部品内蔵基板の製造方法、及び電子部品の製造方法 |
| JP2007305825A (ja) * | 2006-05-12 | 2007-11-22 | Nippon Mektron Ltd | 回路基板の製造方法 |
| JP2015056604A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社デンソー | 導電材料の充填方法および導電材料充填装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7570491B2 (en) | Printed circuit board with embedded capacitors therein, and process for manufacturing the same | |
| JP2005142523A (ja) | 埋設抵抗を有する印刷回路基板の製造方法 | |
| JP2001210956A (ja) | 多層ラミネート | |
| JP2008130748A (ja) | 抵抗素子を内蔵するプリント配線板の製造法 | |
| JP2006156547A (ja) | 配線回路基板およびその製造方法 | |
| CN102469691A (zh) | 印刷电路板及其制造方法 | |
| JP2004064052A (ja) | ノイズ遮蔽型積層基板とその製造方法 | |
| JP2003304060A (ja) | 両面回路基板の製造法 | |
| US20060096780A1 (en) | Thin film circuit integrating thick film resistors thereon | |
| KR20020085635A (ko) | 캐슬형 인쇄회로기판의 외곽 라우팅 방법 | |
| CN110650587A (zh) | 柔性线路板及所述柔性线路板的制作方法 | |
| JP2003324027A (ja) | 積層型電子部品の製造方法 | |
| JP2006229097A (ja) | コンデンサフィルム及びその製造方法 | |
| JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
| JP2004031699A (ja) | セラミック回路基板及びその製造方法 | |
| JP2004014553A (ja) | プリント回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法 | |
| JP2004179485A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JP4501570B2 (ja) | キャパシタ内蔵多層配線基板の製造方法 | |
| JP2005340728A (ja) | 積層セラミック電子部品、回路基板等、および当該部品、基板等の製造に供せられる電極等を内蔵するセラミックグリーンシートの製造方法 | |
| JPH0410753B2 (ja) | ||
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JP2000323837A (ja) | 多層印刷配線基板の製造方法 | |
| JP2003224364A (ja) | 多層プリント配線板 | |
| JP2007027238A (ja) | 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法 | |
| JP2003298207A (ja) | 両面回路基板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061205 |