JP2003297963A - Multi-layer circuit board and electronic apparatus - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To solve a problem that a conventional bypass capacitor insufficiently absorbs undesired radiation noise due to propagation of high frequency current generated at an IC power supply terminal to the whole board in a multi-layer circuit substrate where an IC of a BGA type is mounted. <P>SOLUTION: The multi-layer circuit board is provided with a layer 10 where an IC 1 is mounted, the layer containing a power supply 41 for an external power supply that the external power supply is connected and the layer 60 containing power supply wiring where both terminals of the bypass capacitor 62 to the IC power supply terminal are connected in an opposite face of the layer that the IC 1 is mounted and ground wiring 63. In the multi-layer circuit board, a power supply pattern 42 for the IC power supply terminal where the power supply terminal of the IC 1 is connected in any layer is provided separately from the power supply 41 for an external power supply. While the power supply 41 for an external power supply is connected to the power supply wiring 61 for the bypass capacitor, the power supply wiring 61 for the bypass capacitor is connected to the power supply pattern 42 for the IC power supply terminal. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、ＩＣの実装面とは
反対面に、ＩＣ電源端子に発生する高周波電流による不
要輻射ノイズを吸収するためのバイパスコンデンサを実
装するようにした多層回路基板にかかわり、特には、端
子配列がＢＧＡ(Ball Grid Array)タイプのデジタルＩ
Ｃを搭載するための多層回路基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-layer circuit board on which a bypass capacitor for absorbing unnecessary radiation noise due to a high frequency current generated at an IC power supply terminal is mounted on the surface opposite to the IC mounting surface. In particular, the terminal array is a BGA (Ball Grid Array) type digital I
The present invention relates to a multilayer circuit board for mounting C.

【０００２】[0002]

【従来の技術】近年の電子機器は小型化、高機能化が進
み、扱う信号もデジタル化されて膨大な信号量を高速処
理する。そのため、使用する多層回路基板もデジタル化
と信号周波数の高速化が進んでいる。これに伴って、電
子機器内部で発生する電磁波が機器外へ放射され他の電
子機器に影響を与える不要輻射ノイズも増加している。
しかも、これらの不要輻射ノイズを低減する対策設計が
年々技術的に困難化してきている。2. Description of the Related Art In recent years, electronic devices have become smaller and more sophisticated, and signals to be handled are also digitized to process a huge amount of signals at high speed. Therefore, the multilayer circuit boards to be used are also being digitized and the signal frequency is being increased. Along with this, electromagnetic waves generated inside the electronic device are radiated to the outside of the device, and unnecessary radiation noise affecting other electronic devices is also increasing.
Moreover, it is becoming technically difficult to design countermeasures for reducing these unwanted radiation noises year by year.

【０００３】このため、不要輻射ノイズの発生源となり
易いデジタル多層回路基板については、従来からＩＣ電
源のデカップリングや信号配線の伝送線路化等、様々な
ノイズ対策設計が取り組まれている。特にデジタルＩＣ
の電源端子とグランド端子間に挿入するバイパスコンデ
ンサは、ＩＣのスイッチング動作に伴って発生する電源
電圧の高周波変動を、蓄えた電荷で吸収し、電源電圧を
安定化させ、ＩＣのグランド端子へ高周波成分を帰還さ
せて高周波ノイズをＩＣ周辺に閉じ込める役割を果たし
ている。このように、バイパスコンデンサは、多層回路
基板の不要輻射ノイズ対策において最も重要でかつ基本
的な要素として広く用いられている。For this reason, various noise countermeasure designs such as decoupling of an IC power source and transmission lines of signal wiring have been conventionally applied to a digital multilayer circuit board which is likely to be a source of unnecessary radiation noise. Especially digital IC
The bypass capacitor inserted between the power supply terminal and the ground terminal of the IC absorbs the high frequency fluctuation of the power supply voltage generated by the switching operation of the IC with the accumulated charge, stabilizes the power supply voltage, and supplies the high frequency to the ground terminal of the IC. It plays the role of confining high frequency noise around the IC by returning components. As described above, the bypass capacitor is widely used as the most important and basic element in the countermeasure against unwanted radiation noise of the multilayer circuit board.

【０００４】バイパスコンデンサは、ＩＣの電源端子お
よび外部電源用電源パターンとの接続順序が「ＩＣ電源
端子−バイパスコンデンサ−電源パターン」の場合、バ
イパスコンデンサを通過する信号周波数範囲が最も広く
なり、多くの不要輻射ノイズを低減できることが知られ
ている。このため、端子配列が２列のＩＣや正方形の辺
上に配置されるＱＦＰ（Quad Flat Package）タイプの
ＩＣ等では「ＩＣ電源端子−バイパスコンデンサ−電源
パターン」の接続順序のバイパスコンデンサが積極的に
用いられている。When the connection order of the bypass capacitor with the power source terminal of the IC and the power source pattern for the external power source is "IC power source terminal-bypass capacitor-power source pattern", the signal frequency range passing through the bypass capacitor becomes the widest, and many It is known that the unnecessary radiation noise of can be reduced. For this reason, in an IC having a two-row terminal arrangement, a QFP (Quad Flat Package) type IC arranged on the side of a square, and the like, the bypass capacitors in the order of connection of "IC power supply terminal-bypass capacitor-power supply pattern" are positive. Is used for.

【０００５】また、特開２００１−２６７７０２号公報
のように、ＩＣ電源端子への電源パターンを２つに分離
し、インダクタンス素子を含むフィルター回路を挿入す
ることによって電源パターンとＩＣ電源端子間を伝搬す
る高周波電流を阻害して低減しようとする試みも行われ
ている。Further, as disclosed in Japanese Patent Laid-Open No. 2001-267702, the power source pattern to the IC power source terminal is separated into two and a filter circuit including an inductance element is inserted to propagate between the power source pattern and the IC power source terminal. Attempts have also been made to inhibit and reduce the high-frequency current that occurs.

【０００６】ところで、近年は、ＩＣの端子数の増加に
伴ってＩＣ裏面にはんだボールを規則的に配置して入出
力端子を形成したＢＧＡ(Ball Grid Array)タイプのＩ
Ｃが増加している。ＢＧＡタイプのＩＣは、はんだボー
ル間隔が狭く、ＩＣ裏面に密集している。そのため、電
源端子直近へのバイパスコンデンサ実装が困難となって
いる。また、配線接続やＩＣ領域外への配線の引き出し
には４層以上の多層基板が不可欠となっている。こうし
たことから、ＩＣ実装面と反対側にバイパスコンデンサ
を実装して、ＩＣの電源端子と内層の電源パターンとを
層間接続ビアで最短接続する接続構造が用いられてい
る。By the way, in recent years, as the number of IC terminals has increased, solder balls are regularly arranged on the back surface of the IC to form input / output terminals, which is a BGA (Ball Grid Array) type I.
C is increasing. The BGA type IC has a narrow solder ball interval and is densely packed on the back surface of the IC. Therefore, it is difficult to mount a bypass capacitor near the power supply terminal. In addition, a multi-layer substrate having four or more layers is indispensable for wiring connection and drawing the wiring out of the IC area. For this reason, a connection structure is used in which a bypass capacitor is mounted on the side opposite to the IC mounting surface, and the power supply terminal of the IC and the power supply pattern of the inner layer are shortest connected by an interlayer connection via.

【０００７】図１９に従来の多層回路基板の構造の一例
を示し、各層の状態を明確化するために層毎に分離した
状態を模式的に示している。図１９において、１ははん
だボールで形成された入出力端子２が格子状に配列され
たＢＧＡタイプのＩＣ、３はＩＣ実装面側及びその裏面
が各々信号層として構成され、電源層及びグランド層が
各々１層ずつ内層として設けられた４層基板である。FIG. 19 shows an example of the structure of a conventional multilayer circuit board, and schematically shows the state of each layer separated for clarifying the state of each layer. In FIG. 19, 1 is a BGA type IC in which input / output terminals 2 formed of solder balls are arranged in a grid pattern, and 3 is an IC mounting surface side and a back surface thereof as signal layers, and a power supply layer and a ground layer. Is a four-layer substrate provided with one layer each as an inner layer.

【０００８】１０は多層回路基板３においてＩＣ１の実
装面となる第１の信号層を示し、１１はＩＣ１を多層回
路基板３に電気的に接続するためにＩＣ１の端子配列に
合わせて設けられた複数のランド、１２はランド１１の
うち電源端子と接続されるＩＣ電源端子用ランド、１３
はランド１１のうちグランド端子と接続されるＩＣグラ
ンド端子用ランドを示す。３０は銅箔によりベタ面に形
成されグランド層、３１および３２はグランド層３０に
設けられた層間接続用のビアホールである。４０は銅箔
によりパターンを形成した電源層、４１は外部電源が接
続される外部電源用電源パターン、４３は外部電源用電
源パターン４１上に設けられた層間接続用のビアホー
ル、６０は第１の信号層１０とは反対面の第２の信号層
（表裏を反転して図示、６１は第２の信号層６０上に形
成されたバイパスコンデンサ用電源配線、６２はバイパ
スコンデンサ用電源配線６１上に接続されたＩＣ１の電
源端子用のバイパスコンデンサ、６３はバイパスコンデ
ンサ６２のグランド端子に接続されたグランド配線、６
４はバイパスコンデンサ用電源配線６１上に設けられた
層間接続用のビアホール、６６はグランド配線６３上に
設けられた層間接続用のビアホールを示す。Reference numeral 10 denotes a first signal layer which is a mounting surface of the IC 1 on the multilayer circuit board 3, and 11 is provided in accordance with the terminal arrangement of the IC 1 for electrically connecting the IC 1 to the multilayer circuit board 3. A plurality of lands, 12 is a land for IC power supply terminal connected to the power supply terminal of the land 11, 13
Shows the land for the IC ground terminal connected to the ground terminal in the land 11. Reference numeral 30 is a ground layer formed of a copper foil on a solid surface, and 31 and 32 are via holes for interlayer connection provided in the ground layer 30. Reference numeral 40 is a power supply layer having a pattern formed of copper foil, 41 is a power supply pattern for external power supply to which an external power supply is connected, 43 is a via hole for interlayer connection provided on the power supply pattern 41 for external power supply, and 60 is a first The second signal layer on the opposite side of the signal layer 10 (the front and the back are inverted and shown in the drawing, 61 is a power supply wire for bypass capacitor formed on the second signal layer 60, 62 is a power supply wire for bypass capacitor 61) Bypass capacitor for the power supply terminal of the connected IC1, 63 is ground wiring connected to the ground terminal of the bypass capacitor 62, 6
Reference numeral 4 denotes an interlayer connecting via hole provided on the bypass capacitor power supply wiring 61, and 66 denotes an interlayer connecting via hole provided on the ground wiring 63.

【０００９】以上のように構成された多層回路基板３に
おいて、外部電源用電源パターン４１とＩＣ電源端子用
ランド１２はビアホール４３により直接接続され、外部
電源用電源パターン４１からＩＣ１の電源端子へ電源が
供給される。ＩＣ１の電源端子に発生する高周波電流が
流れる経路については、外部電源用電源パターン４１か
らビアホール４３，６４を介してバイパスコンデンサ用
電源配線６１へ、さらにバイパスコンデンサ６２からグ
ランド配線６３を介してＩＣ１のグランド端子へ戻る経
路がある。In the multilayer circuit board 3 constructed as described above, the power source pattern 41 for external power source and the land 12 for IC power source terminal are directly connected by the via hole 43, and power is supplied from the power source pattern 41 for external power source to the power source terminal of IC1. Is supplied. Regarding the path through which the high-frequency current generated in the power supply terminal of the IC1 flows, the power supply pattern 41 for the external power supply to the bypass capacitor power supply wiring 61 via the via holes 43 and 64, and the bypass capacitor 62 to the ground wiring 63 for the IC1. There is a route back to the ground terminal.

【００１０】[0010]

【発明が解決しようとする課題】しかし、外部電源用電
源パターン４１とＩＣ電源端子用ランド１２とはビアホ
ール４３により直接接続されているため、ＩＣ１の電源
端子と外部電源用電源パターン４１との接続順序は「外
部電源用電源パターン−バイパスコンデンサ＆ＩＣ電源
端子」となっている。そのため、バイパスコンデンサを
通過する信号周波数範囲が狭くなって、ＩＣの電源端子
に発生する高周波電流が外部電源用電源パターン４１か
ら基板全体に伝搬して生じる不要輻射ノイズを十分に低
減できないという課題がある。However, since the power supply pattern 41 for the external power supply and the land 12 for the IC power supply terminal are directly connected by the via hole 43, the connection between the power supply terminal of the IC1 and the power supply pattern 41 for the external power supply. The order is "power supply pattern for external power supply-bypass capacitor & IC power supply terminal". Therefore, the signal frequency range passing through the bypass capacitor is narrowed, and the unwanted radiation noise generated when the high frequency current generated in the power supply terminal of the IC propagates from the external power supply power supply pattern 41 to the entire substrate cannot be sufficiently reduced. is there.

【００１１】そこで本発明は、ＩＣの実装面と反対面に
バイパスコンデンサが配置される構成の多層回路基板に
おいて、ＩＣの電源端子に発生する高周波電流が外部電
源用電源パターンから基板全体に伝搬して生じる不要輻
射ノイズを低減することを目的とする。Therefore, according to the present invention, in a multilayer circuit board having a structure in which a bypass capacitor is arranged on the surface opposite to the mounting surface of the IC, the high frequency current generated at the power supply terminal of the IC propagates from the external power supply power supply pattern to the entire board. The purpose is to reduce unnecessary radiation noise that occurs.

【００１２】[0012]

【課題を解決するための手段】上記の課題を解決するた
めに、本発明は多層回路基板において次のような手段を
講じる。すなわち、対象とする多層回路基板は、ＩＣを
実装する層と、外部電源が接続される外部電源用電源パ
ターンを含む層と、前記ＩＣを実装する層とは反対面で
ＩＣ電源端子に対するバイパスコンデンサの両端子が接
続される電源配線およびグランド配線を含む層とを具備
している。このような多層回路基板において、本発明
は、前記ＩＣの電源端子が何れかの層において接続され
るＩＣ電源端子用電源パターンを前記外部電源用電源パ
ターンに対して空間的に分離して設ける。そして、前記
外部電源用電源パターンをバイパスコンデンサ用電源配
線に接続するとともに、前記バイパスコンデンサ用電源
配線を前記ＩＣ電源端子用電源パターンに接続する。In order to solve the above problems, the present invention takes the following measures in a multilayer circuit board. That is, a target multilayer circuit board is a layer for mounting an IC, a layer including a power source pattern for an external power source to which an external power source is connected, and a bypass capacitor for an IC power source terminal on a surface opposite to the layer on which the IC is mounted. And a layer including a power supply wiring and a ground wiring to which both terminals are connected. In such a multilayer circuit board, according to the present invention, the power source pattern for the IC power source terminal to which the power source terminal of the IC is connected in any layer is spatially separated from the power source pattern for the external power source. Then, the power supply pattern for the external power supply is connected to the power supply wiring for the bypass capacitor, and the power supply wiring for the bypass capacitor is connected to the power supply pattern for the IC power supply terminal.

【００１３】この構成によれば、ＩＣ電源端子に何れか
の層において接続されるＩＣ電源端子用電源パターンを
外部電源用電源パターンから分離して設けている。ＩＣ
電源端子用電源パターンと外部電源用電源パターンとは
バイパスコンデンサ用電源配線を経由する状態で互いに
接続されている。ＩＣ電源端子から外部電源用電源パタ
ーンに至るには、ＩＣ電源端子用電源パターンを経る
が、ＩＣ電源端子用電源パターンは外部電源用電源パタ
ーンとは分離されており、ＩＣ電源端子用電源パターン
から外部電源用電源パターンに至るには、必ずバイパス
コンデンサ用電源配線を経なければならない。According to this structure, the power source pattern for the IC power source terminal connected to the IC power source terminal in any layer is provided separately from the power source pattern for the external power source. IC
The power supply pattern for the power supply terminal and the power supply pattern for the external power supply are connected to each other via the power supply wiring for the bypass capacitor. From the IC power supply terminal to the power supply pattern for the external power supply, the power supply pattern for the IC power supply terminal is used, but the power supply pattern for the IC power supply terminal is separated from the power supply pattern for the external power supply. To reach the power supply pattern for the external power supply, the power supply wiring for the bypass capacitor must be passed.

【００１４】すなわち、ＩＣの電源端子と外部電源用電
源パターンとの接続順序が、「ＩＣ電源端子−バイパス
コンデンサ−電源パターン」の接続順となっている。し
たがって、ＩＣ電源端子に発生する高周波電流に対して
は、ＩＣ電源端子用電源パターンから外部電源用電源パ
ターンへはバイパスコンデンサ直結のバイパスコンデン
サ用電源配線を必ず経由する。すなわち、ＩＣ電源端子
に発生する高周波電流の大部分をバイパスコンデンサを
介してＩＣグランド端子へ戻すことができる。したがっ
て、ＩＣ電源端子に発生する高周波電流が外部電源用電
源パターンから基板全体に伝搬して生じる不要輻射ノイ
ズを低減することができる。That is, the connection order of the power supply terminal of the IC and the power supply pattern for the external power supply is the connection order of "IC power supply terminal-bypass capacitor-power supply pattern". Therefore, for the high frequency current generated in the IC power supply terminal, the power supply pattern for the IC power supply terminal always passes through the bypass capacitor power supply wiring directly connected to the bypass capacitor. That is, most of the high frequency current generated in the IC power supply terminal can be returned to the IC ground terminal via the bypass capacitor. Therefore, it is possible to reduce unnecessary radiation noise generated by the high-frequency current generated at the IC power supply terminal propagating from the power supply pattern for the external power supply to the entire substrate.

【００１５】上記の発明において好ましい態様は、前記
バイパスコンデンサ用電源配線について、前記バイパス
コンデンサを接続する範囲の線幅が他の部分よりも細く
形成されていることを挙げることができる。A preferred aspect of the above invention is that the power line for the bypass capacitor is formed such that the line width of the range connecting the bypass capacitor is thinner than the other portions.

【００１６】これによれば、ＩＣ電源端子から発生した
高周波電流がバイパスコンデンサを通過しないバイパス
コンデンサ用電源配線の領域を狭くしており、パイパス
コンデンサの効果をより高めて、不要輻射ノイズをさら
に低減することができる。According to this, the area of the bypass capacitor power supply wiring where the high frequency current generated from the IC power supply terminal does not pass through the bypass capacitor is narrowed, the effect of the bypass capacitor is further enhanced, and unnecessary radiation noise is further reduced. can do.

【００１７】さらに好ましくは、前記バイパスコンデン
サ用電源配線を、滑らかな曲線によりくびれた形状に形
成する。この場合、高周波電流が通過しない領域を狭く
することに加えて、線幅の急激な変化を避けている。し
たがって、線幅の急激な変化に伴う特性インピーダンス
の不整合を抑制し、もって高周波信号の反射の抑制を通
じて不要輻射ノイズをさらに低減する。More preferably, the bypass capacitor power supply wiring is formed in a constricted shape with a smooth curve. In this case, in addition to narrowing the region through which the high frequency current does not pass, abrupt changes in line width are avoided. Therefore, the mismatch of the characteristic impedance due to the abrupt change of the line width is suppressed, and the unnecessary radiation noise is further reduced by suppressing the reflection of the high frequency signal.

【００１８】また、別の好ましい態様としては、前記バ
イパスコンデンサ用電源配線に前記バイパスコンデンサ
を装着するランドの幅が、前記バイパスコンデンサ用電
源配線の線幅と同等以上に形成されていることである。
この場合、ＩＣ電源端子から発生した高周波電流がバイ
パスコンデンサを通過しない領域を無くしており、不要
輻射ノイズを確実に抑制することができる。As another preferred mode, the width of the land for mounting the bypass capacitor on the bypass capacitor power supply wiring is formed to be equal to or larger than the line width of the bypass capacitor power supply wiring. .
In this case, the high-frequency current generated from the IC power supply terminal does not have a region where it does not pass through the bypass capacitor, and unnecessary radiation noise can be surely suppressed.

【００１９】また、別の好ましい態様として、前記バイ
パスコンデンサを容量の異なる複数のコンデンサとする
場合に、前記バイパスコンデンサ用電源配線上で前記Ｉ
Ｃ電源端子用電源パターンに近いものほど容量が小さく
なるように配置する。As another preferred embodiment, when the bypass capacitors are a plurality of capacitors having different capacities, the I on the bypass capacitor power supply wiring is used.
The capacitors are arranged so that the closer to the power source pattern for the C power source terminal, the smaller the capacity.

【００２０】これによれば、ＩＣ電源端子用電源パター
ンとバイパスコンデンサとの間の配線インダクタンスを
小さくすることができ、バイパス効果の劣化を低減して
不要輻射ノイズをさらに低減する。According to this, it is possible to reduce the wiring inductance between the power source pattern for the IC power source terminal and the bypass capacitor, reduce the deterioration of the bypass effect, and further reduce the unnecessary radiation noise.

【００２１】上記の発明において、別の観点からの好ま
しい態様として次のものを挙げることができる。すなわ
ち、前記バイパスコンデンサ用電源配線と、その周囲の
バイパスコンデンサ用グランド配線との間で、周方向に
等分した複数箇所においてバイパスコンデンサを接続す
るように構成する。In the above invention, the following can be mentioned as preferred embodiments from another viewpoint. That is, the bypass capacitors are connected at a plurality of locations equally divided in the circumferential direction between the bypass capacitor power supply wiring and the surrounding bypass capacitor ground wiring.

【００２２】これによれば、複数のバイパスコンデンサ
を接続する場合に、バイパスコンデンサの接続の形態を
回転対称形にしている。したがって、配線インダクタン
スの違いにより生じるＩＣ電源端子毎のバイパス効果の
バラツキを低減し、不要輻射ノイズをさらに低減するこ
とができる。According to this, when a plurality of bypass capacitors are connected, the connection form of the bypass capacitors is rotationally symmetrical. Therefore, it is possible to reduce the variation in the bypass effect between the IC power supply terminals caused by the difference in wiring inductance and further reduce the unnecessary radiation noise.

【００２３】上記の発明において、バイパスコンデンサ
として貫通型の３端子コンデンサを用いる態様がある。
すなわち、対象とする多層回路基板は、ＩＣを実装する
層と、外部電源が接続される外部電源用電源パターンを
含む層と、前記ＩＣを実装する層とは反対面でＩＣ電源
端子に対する貫通型の３端子コンデンサの両電源端子お
よびグランド端子が接続される電源配線およびグランド
配線を含む層とを具備している。このような多層回路基
板において、本発明は、前記ＩＣの電源端子が何れかの
層において接続されるＩＣ電源端子用電源パターンを前
記外部電源用電源パターンに対して空間的に分離して設
ける。そして、前記外部電源用電源パターンを一方の３
端子コンデンサ用電源配線に接続してあるとともに、前
記ＩＣ電源端子用電源パターンを他方の３端子コンデン
サ用電源配線を接続してある。In the above invention, there is a mode in which a feedthrough type three-terminal capacitor is used as the bypass capacitor.
That is, the target multi-layer circuit board is a layer for mounting an IC, a layer including a power source pattern for an external power source to which an external power source is connected, and a through type for the IC power source terminal on the side opposite to the layer on which the IC is mounted. And a layer including a power supply wiring and a ground wiring to which both power supply terminals and a ground terminal of the three-terminal capacitor are connected. In such a multilayer circuit board, according to the present invention, the power source pattern for the IC power source terminal to which the power source terminal of the IC is connected in any layer is spatially separated from the power source pattern for the external power source. The power source pattern for the external power source is
In addition to being connected to the terminal capacitor power supply wiring, the IC power supply terminal power supply pattern is connected to the other three-terminal capacitor power supply wiring.

【００２４】このように構成すると、貫通型の３端子コ
ンデンサおよびその両端の電源配線を介してＩＣ電源端
子用電源パターンと外部電源用電源パターンとを接続し
ている。換言すれば、通常の２端子コンデンサの場合
は、ＩＣ電源端子用電源パターンから外部電源用電源パ
ターンへ至る経路とＩＣ電源端子用電源パターンからバ
イパスコンデンサへ至る経路とが分岐するが、貫通型の
３端子コンデンサを用いる当該の態様の場合には、その
ような分岐はなく、３端子コンデンサがＩＣ電源端子用
電源パターンと外部電源用電源パターンとを直列的に接
続する。したがって、貫通型の３端子コンデンサを流れ
る高周波電流を漏れなくバイパスコンデンサ用グランド
配線を介してＩＣグランド端子へ戻すことができる。そ
れゆえに、ＩＣ電源端子に発生する高周波電流が外部電
源用電源パターンから基板全体に伝搬して生じる不要輻
射ノイズを効果的に低減する。According to this structure, the power source pattern for the IC power source terminal and the power source pattern for the external power source are connected to each other through the through-type three-terminal capacitor and the power source wirings at both ends thereof. In other words, in the case of a normal two-terminal capacitor, the path from the power supply pattern for the IC power supply terminal to the power supply pattern for the external power supply and the path from the power supply pattern for the IC power supply terminal to the bypass capacitor are branched, but a through type In the case of the embodiment using the three-terminal capacitor, there is no such branch, and the three-terminal capacitor connects the IC power supply terminal power supply pattern and the external power supply power supply pattern in series. Therefore, the high-frequency current flowing through the feedthrough type three-terminal capacitor can be returned to the IC ground terminal through the bypass capacitor ground wiring without leakage. Therefore, the unnecessary radiation noise generated when the high frequency current generated in the IC power supply terminal propagates from the power supply pattern for the external power supply to the entire substrate is effectively reduced.

【００２５】また、上記において好ましい態様は、前記
貫通型の３端子コンデンサをチップタイプとすることで
ある。これにより、外部電源用電源パターンからＩＣ電
源端子用電源パターンまでの配線距離を短くすることが
できる。Further, in the above-mentioned preferred mode, the through-type three-terminal capacitor is a chip type. Thereby, the wiring distance from the power supply pattern for the external power supply to the power supply pattern for the IC power supply terminal can be shortened.

【００２６】上記の発明において、別の観点からの好ま
しい態様として次のものを挙げることができる。すなわ
ち、前記バイパスコンデンサ用電源配線と前記外部電源
用電源パターンとの間にインダクタンス素子が設けられ
ていることである。In the above invention, the following can be mentioned as preferred embodiments from another viewpoint. That is, an inductance element is provided between the power supply wiring for the bypass capacitor and the power supply pattern for the external power supply.

【００２７】これによれば、インダクタンス素子が高周
波電流の流れを抑制するため、ＩＣ電源端子に発生する
高周波電流をさらに低減し、高周波電流が外部電源用電
源パターンから基板全体に伝搬して生じる不要輻射ノイ
ズを確実に低減することができる。According to this, since the inductance element suppresses the flow of the high frequency current, the high frequency current generated in the IC power source terminal is further reduced, and the high frequency current is not propagated from the power source pattern for the external power source to the entire substrate and is unnecessary. Radiation noise can be reliably reduced.

【００２８】また、上記の発明において、別の観点から
の好ましい態様として次のものを挙げることができる。
それは、前記バイパスコンデンサまたは３端子コンデン
サを接続するグランド配線についてである。前記ＩＣを
実装する層に前記ＩＣのグランド端子に位置対応してＩ
Ｃグランド端子用ランドが形成されている。前記ＩＣを
実装する層とは異なる層としてグランド層が設けられて
いる。そして、前記グランド配線において前記ＩＣグラ
ンド端子用ランドに位置対応してビアが形成されてい
る。このビアが前記グランド層に対して、前記ＩＣグラ
ンド端子用ランドが前記グランド層に接続されているの
と同じ位置で接続されている。Further, in the above invention, the following can be mentioned as a preferable embodiment from another viewpoint.
It is about the ground wiring connecting the bypass capacitor or the three-terminal capacitor. The layer on which the IC is mounted corresponds to the ground terminal of the IC, and I
Lands for the C ground terminal are formed. A ground layer is provided as a layer different from the layer on which the IC is mounted. Then, a via is formed in the ground wiring so as to correspond to the land for the IC ground terminal. The via is connected to the ground layer at the same position as the IC ground terminal land is connected to the ground layer.

【００２９】これは、換言すると、コンデンサ用グラン
ド配線のビアの位置とＩＣグランド端子用ランドの位置
とが位置対応しており、これらビアとランドとがグラン
ド層に対して同一位置で直結的に接続されているという
ことである。この電気的接続においては、グランド層の
面内を経ないのである。したがって、高周波電流がＩＣ
グランド端子に対してより戻り易くなっており、外部電
源用電源パターンから基板全体に伝搬して生じる不要輻
射ノイズをより低減することができる。In other words, the position of the via of the capacitor ground wiring and the position of the IC ground terminal land correspond to each other, and these via and land are directly connected to the ground layer at the same position. It means that they are connected. This electrical connection does not go through the plane of the ground layer. Therefore, the high frequency current
It is easier to return to the ground terminal, and it is possible to further reduce unnecessary radiation noise that is propagated from the power source pattern for the external power source to the entire substrate.

【００３０】また、上記の発明において好ましい態様
は、前記バイパスコンデンサまたは３端子コンデンサを
接続するグランド配線は、前記ＩＣ電源端子用電源パタ
ーンを覆う状態に広く展開されている。Further, in a preferred aspect of the above invention, the ground wiring connecting the bypass capacitor or the three-terminal capacitor is widely spread in a state of covering the power source pattern for the IC power source terminal.

【００３１】これによれば、広く展開されたグランド配
線がＩＣ電源端子用電源パターンをカバーしているた
め、ＩＣ電源端子用電源パターンから放射される高周波
ノイズをグランド配線によってシールドできる。したが
って、不要輻射ノイズの低減をさらに促進することがで
きる。According to this, since the widely spread ground wiring covers the power source pattern for the IC power source terminal, the high frequency noise radiated from the power source pattern for the IC power source terminal can be shielded by the ground wiring. Therefore, reduction of unnecessary radiation noise can be further promoted.

【００３２】また、別の好ましい態様は、前記外部電源
用電源パターンと前記ＩＣ電源端子用電源パターンとが
同一の層に形成され、前記ＩＣ電源端子用電源パターン
は隣接層の信号配線を覆う状態の広いベタ面に形成され
ている。In another preferred embodiment, the power source pattern for the external power source and the power source pattern for the IC power source terminal are formed in the same layer, and the power source pattern for the IC power source terminal covers the signal wiring of the adjacent layer. Is formed on a wide solid surface.

【００３３】隣接層の信号配線は、高周波信号のリター
ン電流経路となる。電源層における外部電源用電源パタ
ーンとＩＣ電源端子用電源パターンとの間にスリットが
あれば、バイパスコンデンサからＩＣ電源端子へ戻るリ
ターン電流がスリットを迂回し、それがアンテナを形成
して不要輻射ノイズの原因となるおそれがある。そこ
で、ＩＣ電源端子用電源パターンを広いベタ面にするこ
とにより、前記のアンテナ現象を抑制し、不要輻射ノイ
ズを低減する。The signal wiring in the adjacent layer serves as a return current path for high frequency signals. If there is a slit between the power source pattern for the external power source and the power source pattern for the IC power source terminal in the power source layer, the return current returning from the bypass capacitor to the IC power source terminal bypasses the slit, forming an antenna, and unnecessary radiation noise. May cause Therefore, by making the power supply pattern for the IC power supply terminal a wide solid surface, the above antenna phenomenon is suppressed and unnecessary radiation noise is reduced.

【００３４】上記の発明において別の好ましい態様は、
前記バイパスコンデンサまたは３端子コンデンサを接続
するグランド配線は、少なくともその一方の表面に導電
性塗料が塗布されていることである。Another preferred embodiment of the above invention is
At least one surface of the ground wiring connecting the bypass capacitor or the three-terminal capacitor is coated with conductive paint.

【００３５】これによれば、グランド配線に導電性塗料
を塗布してあるので、グランド配線における導体の厚み
が増加し、電気抵抗とインダクタンスを低減する。これ
により、バイパスコンデンサまたは３端子コンデンサへ
流れる高周波電流をより通りやすくし、ＩＣ電源端子に
発生した高周波電流が基板全体に伝搬して生じる不要輻
射ノイズをさらに低減することができる。According to this, since the ground wiring is coated with the conductive paint, the thickness of the conductor in the ground wiring is increased, and the electric resistance and the inductance are reduced. This makes it easier for high-frequency current flowing through the bypass capacitor or the three-terminal capacitor to pass therethrough, and further reduces unnecessary radiation noise generated by the high-frequency current generated at the IC power supply terminal propagating throughout the substrate.

【００３６】なお、上記のいずれかの多層回路基板が搭
載された電子機器も、有用な発明を構成する。An electronic device equipped with any one of the above multilayer circuit boards also constitutes a useful invention.

【００３７】[0037]

【発明の実施の形態】以下、本発明にかかわる低ＥＭＩ
用の多層回路基板の実施の形態について図面に基づいて
詳細に説明する（ＥＭＩ：Ｅlectro-Ｍagnetic Ｉnterf
erence；電磁波妨害）。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, a low EMI related to the present invention
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a multi-layer circuit board for use in electronic parts will be described in detail with reference to the drawings (EMI: Electro-Magnetic Interf
erence; electromagnetic interference).

【００３８】なお、図面においてビアホールの接続状態
は、その層で接続する場合には黒丸、非接続の場合には
白丸で示している。また、実際の基板ではＩＣの入出力
端子に応じたビアホールや多くの配線が存在するが、便
宜上、ＩＣの電源端子とグランド端子の接続構造につい
てのみ図示し、説明するものとする。また、本発明は以
下に示した４層基板や６層基板に限らず、８層基板等の
多層基板にも適用することができる。In the drawings, the connection state of the via holes is indicated by a black circle when the layers are connected and a white circle when the layers are not connected. Further, although there are via holes and many wirings corresponding to the input / output terminals of the IC in the actual board, for convenience, only the connection structure of the power supply terminal and the ground terminal of the IC will be shown and described. Further, the present invention is not limited to the 4-layer substrate and the 6-layer substrate shown below, but can be applied to a multilayer substrate such as an 8-layer substrate.

【００３９】（実施の形態１）図１は本発明における実
施の形態１の低ＥＭＩ用の多層回路基板の全体構成を模
式的に示す分解斜視図、図２はその概略断面図、図３は
図１におけるバイパスコンデンサの接続構成図である。
図１、図２において、１ははんだボールで形成された入
出力端子２が格子状に配列されたＢＧＡ(Ball Grid Arr
ay)タイプのＩＣ、３はＩＣ１の実装面側およびその裏
面が各々信号層として構成され、電源層およびグランド
層が各々１層ずつ内層として設けられた４層の多層回路
基板である。図では、この多層回路基板３の各層の状態
を明確化するために、層毎に分離した状態を模式的に示
している。(Embodiment 1) FIG. 1 is an exploded perspective view schematically showing the overall structure of a low EMI multilayer circuit board according to Embodiment 1 of the present invention, FIG. 2 is a schematic sectional view thereof, and FIG. It is a connection block diagram of the bypass capacitor in FIG.
1 and 2, 1 is a BGA (Ball Grid Arr) in which input / output terminals 2 formed of solder balls are arranged in a grid pattern.
The ay) type IC 3 is a multi-layer circuit board of four layers in which the mounting surface side and the back surface of the IC1 are respectively configured as signal layers and one power supply layer and one ground layer are provided as inner layers. In the figure, in order to clarify the state of each layer of the multilayer circuit board 3, a state in which each layer is separated is schematically shown.

【００４０】以下、多層回路基板３の各層の構成につい
て説明する。図１、図２において、１０は多層回路基板
３においてＩＣ１の実装面となる第１の信号層を示し、
１１はＩＣ１を多層回路基板３と電気的に接続するため
にＩＣ１の端子配列に合わせて設けられた複数のラン
ド、１２はランド１１のうちＩＣ１の電源端子と接続さ
れるＩＣ電源端子用ランド、１３はランド１１のうちＩ
Ｃ１のグランド端子と接続されるＩＣグランド端子用ラ
ンドを示す。また、３０は銅箔によりベタ面を形成した
グランド層、３１および３２はグランド層３０に設けら
れた層間接続用のビアホール、４０は銅箔によりパター
ンを形成した電源層、４１は外部電源が接続される外部
電源用電源パターン、４２はＩＣ１の電源端子の配置に
位置対応して電源層４０に形成されたＩＣ電源端子用電
源パターン、４３は外部電源用電源パターン４１上に設
けられた層間接続用のビアホール、４４はＩＣ電源端子
用電源パターン４２上に設けられた層間接続用のビアホ
ール、６０は第１の信号層１０とは反対面の第２の信号
層（表裏を反転して図示）、６１は第２の信号層６０上
に形成されたバイパスコンデンサ用電源配線、６２はバ
イパスコンデンサ用電源配線６１上に接続されたＩＣ１
の電源端子用のバイパスコンデンサ、６３はバイパスコ
ンデンサ６２のグランド端子に接続されたバイパスコン
デンサ用グランド配線、６４，６５，６６はバイパスコ
ンデンサ用電源配線６１およびバイパスコンデンサ用グ
ランド配線６３上に設けられた層間接続用のビアホール
を示す。The structure of each layer of the multilayer circuit board 3 will be described below. In FIGS. 1 and 2, reference numeral 10 denotes a first signal layer which is a mounting surface of the IC 1 in the multilayer circuit board 3,
Reference numeral 11 denotes a plurality of lands provided in accordance with the terminal arrangement of the IC1 for electrically connecting the IC1 to the multilayer circuit board 3, and reference numeral 12 denotes an IC power supply terminal land of the land 11 connected to the power supply terminal of the IC1. 13 is I of the land 11
The land for IC ground terminals connected to the ground terminal of C1 is shown. Further, 30 is a ground layer having a solid surface formed of copper foil, 31 and 32 are via holes for interlayer connection provided in the ground layer 30, 40 is a power supply layer having a pattern formed of copper foil, and 41 is an external power supply. A power supply pattern for an external power supply, 42 is a power supply pattern for an IC power supply terminal formed on the power supply layer 40 corresponding to the arrangement of power supply terminals of the IC 1, and 43 is an interlayer connection provided on the power supply pattern 41 for an external power supply. Via holes, 44 is a via hole for interlayer connection provided on the power supply pattern 42 for the IC power supply terminal, and 60 is a second signal layer on the opposite side to the first signal layer 10 (the front and the back are reversed and shown). , 61 is a bypass capacitor power supply wiring formed on the second signal layer 60, and 62 is an IC1 connected on the bypass capacitor power supply wiring 61.
Of the bypass capacitor for the power terminal, 63 is the ground wire for the bypass capacitor connected to the ground terminal of the bypass capacitor 62, and 64, 65, 66 are provided on the power wire 61 for the bypass capacitor and the ground wire 63 for the bypass capacitor. The via hole for interlayer connection is shown.

【００４１】以上のように構成された多層回路基板３に
おいて、ＩＣ電源端子用ランド１２とＩＣ電源端子用電
源パターン４２およびバイパスコンデンサ用電源配線６
１がビアホール４４，６５により電気的に接続されてい
る。さらに、バイパスコンデンサ用電源配線６１と外部
電源用電源パターン４１がビアホール６４，４３により
電気的に接続されている。バイパスコンデンサ６２はバ
イパスコンデンサ用電源配線６１とバイパスコンデンサ
用グランド配線６３との間に接続され、バイパスコンデ
ンサ用グランド配線６３とグランド層３０とはビアホー
ル６６，３２により接続されている。ＩＣグランド端子
用ランド１３とグランド層３０とはビアホール３１によ
り接続されている。In the multilayer circuit board 3 constructed as described above, the IC power terminal land 12, the IC power terminal power pattern 42, and the bypass capacitor power wiring 6 are provided.
1 is electrically connected by via holes 44 and 65. Further, the bypass capacitor power supply wiring 61 and the external power supply power supply pattern 41 are electrically connected by via holes 64 and 43. The bypass capacitor 62 is connected between the bypass capacitor power supply wire 61 and the bypass capacitor ground wire 63, and the bypass capacitor ground wire 63 and the ground layer 30 are connected by via holes 66 and 32. The IC ground terminal land 13 and the ground layer 30 are connected by a via hole 31.

【００４２】図３は第２の信号層６０上におけるバイパ
スコンデンサ用電源配線６１、バイパスコンデンサ用グ
ランド配線６３およびバイパスコンデンサ６２の接続の
様子を示す平面図である。FIG. 3 is a plan view showing how the bypass condenser power supply wiring 61, the bypass condenser ground wiring 63, and the bypass condenser 62 are connected on the second signal layer 60.

【００４３】上記のように本実施の形態においては、外
部電源用電源パターン４１からはバイパスコンデンサ用
電源配線６１およびＩＣ電源端子用電源パターン４２を
経由してＩＣ１の電源端子への電源供給経路が形成され
ている。ＩＣ電源端子用ランド１２から外部電源用電源
パターン４１へ至る経路の途中にＩＣ電源端子用電源パ
ターン４２とバイパスコンデンサ用電源配線６１とが介
在し、バイパスコンデンサ用電源配線６１にバイパスコ
ンデンサ６２が接続されている。その結果、ＩＣ１の電
源端子に発生する高周波電流に対しては、ＩＣ電源端子
用電源パターン４２から外部電源用電源パターン４１へ
は、バイパスコンデンサ６２を直結のバイパスコンデン
サ用電源配線６１を必ず経由する「ＩＣ電源端子−バイ
パスコンデンサ−電源パターン」の接続順序で高周波電
流の伝搬経路が形成されている。As described above, in the present embodiment, there is a power supply path from the power supply pattern 41 for the external power supply to the power supply terminal of IC1 via the power supply wiring 61 for the bypass capacitor and the power supply pattern 42 for the IC power supply terminal. Has been formed. The IC power supply terminal power supply pattern 42 and the bypass capacitor power supply wiring 61 are provided in the middle of the path from the IC power supply terminal land 12 to the external power supply power supply pattern 41, and the bypass capacitor 62 is connected to the bypass capacitor power supply wiring 61. Has been done. As a result, for a high-frequency current generated in the power supply terminal of the IC 1, the bypass power supply pattern 42 from the power supply pattern 42 for the IC power supply terminal to the power supply pattern 41 for the external power supply always passes through the bypass capacitor power supply wiring 61. A high-frequency current propagation path is formed in the order of connection of "IC power supply terminal-bypass capacitor-power supply pattern".

【００４４】この高周波電流の伝搬経路においては、バ
イパスコンデンサ用電源配線６１とグランド配線６３と
の間にバイパスコンデンサ６２が接続され、グランド配
線６３はビアホール６６，３２によりグランド層３０と
電気的に接続され、グランド層３０はビアホール３１に
よりＩＣグランド端子用ランド１３と電気的に接続され
ている。すなわち、ＩＣ１の電源端子に発生する高周波
電流の大部分をバイパスコンデンサ６２によりグランド
層３０を経由してＩＣ１のグランド端子へ戻すことが可
能となる。したがって、ＩＣ１の電源端子に発生する高
周波電流が外部電源用電源パターン４１から基板全体に
伝搬して生じる不要輻射ノイズを低減することができ
る。In the propagation path of the high frequency current, the bypass capacitor 62 is connected between the bypass capacitor power supply wiring 61 and the ground wiring 63, and the ground wiring 63 is electrically connected to the ground layer 30 by the via holes 66 and 32. The ground layer 30 is electrically connected to the IC ground terminal land 13 by the via hole 31. That is, most of the high frequency current generated at the power supply terminal of the IC1 can be returned to the ground terminal of the IC1 by the bypass capacitor 62 via the ground layer 30. Therefore, it is possible to reduce unnecessary radiation noise generated when the high frequency current generated in the power supply terminal of the IC 1 propagates from the power supply pattern 41 for the external power supply to the entire substrate.

【００４５】ところで、図３に示すように、バイパスコ
ンデンサ用電源配線６１のうちバイパスコンデンサ６２
の端子部を接続している領域の幅が比較的大きなものと
なっている。すなわち、ＩＣ１の電源端子から発生した
高周波電流がバイパスコンデンサ６２を通過しないバイ
パスコンデンサ用電源配線６１の領域６１ｎが比較的に
広いものとなっている。したがって、不要輻射ノイズを
さらに低減する余地がある。これを進めたのが、次に説
明する変形の形態である。By the way, as shown in FIG. 3, the bypass capacitor 62 of the bypass capacitor power supply wiring 61 is used.
The width of the region connecting the terminal portions is relatively large. That is, the region 61n of the bypass capacitor power supply wiring 61 in which the high frequency current generated from the power supply terminal of the IC 1 does not pass through the bypass capacitor 62 is relatively wide. Therefore, there is room for further reduction of unnecessary radiation noise. This has been advanced in the modified form described below.

【００４６】＜変形の形態１＞図４は本発明の実施の形
態１における変形の形態１のバイパスコンデンサ用電源
配線６１の形状を示す平面図である。このバイパスコン
デンサ用電源配線６１は、矩形に対して矩形凹部６１ｐ
を形成した形状（凹の字形）に形成されている。バイパ
スコンデンサ用電源配線６１においてバイパスコンデン
サ６２の接続部分の線幅Ｗ２が実施の形態１の図３の場
合の線幅Ｗ１よりも細くなっている。ＩＣ１の電源端子
から発生した高周波電流が通過しないバイパスコンデン
サ用電源配線６１の領域６１ｎを狭くすることにより、
パイパスコンデンサ６２の効果をさらに高めて、不要輻
射ノイズをさらに低減する。<Modification 1> FIG. 4 is a plan view showing the shape of bypass capacitor power supply wiring 61 according to Modification 1 of Embodiment 1 of the present invention. The bypass capacitor power supply wiring 61 has a rectangular concave portion 61p with respect to a rectangular shape.
Is formed (concave shape). Line width W2 of the connection portion of bypass capacitor 62 in bypass capacitor power supply wire 61 is smaller than line width W1 in the case of FIG. 3 of the first embodiment. By narrowing the area 61n of the bypass capacitor power supply wiring 61 through which the high frequency current generated from the power supply terminal of the IC1 does not pass,
The effect of the bypass capacitor 62 is further enhanced, and unnecessary radiation noise is further reduced.

【００４７】＜変形の形態２＞図５は本発明の実施の形
態１における変形の形態２のバイパスコンデンサ用電源
配線６１の形状を示す平面図である。このバイパスコン
デンサ用電源配線６１は、矩形に対して滑らかな曲線の
ほぼ楕円状の凹部６１ｑを形成した形状（変形凹の字
形）に形成されている。バイパスコンデンサ用電源配線
６１においてバイパスコンデンサ６２の接続部分の線幅
Ｗ３が実施の形態１の図３の場合の線幅Ｗ１よりも細く
なっている。滑らかにすることによって線幅の急激な変
化を避けている。ＩＣ１の電源端子から発生した高周波
電流が通過しないバイパスコンデンサ用電源配線６１の
領域６１ｎを狭くすることに加えて、線幅の急激な変化
に伴う特性インピーダンスの不整合に起因する高周波信
号の反射を抑制している。したがって、不要輻射ノイズ
をさらに低減することができる。<Modification 2> FIG. 5 is a plan view showing the shape of bypass capacitor power supply wiring 61 according to Modification 2 of Embodiment 1 of the present invention. This bypass capacitor power supply wiring 61 is formed in a shape (deformed concave shape) in which a substantially curved elliptical concave portion 61q having a smooth curve is formed with respect to a rectangular shape. In the bypass capacitor power supply wiring 61, the line width W3 of the connection portion of the bypass capacitor 62 is narrower than the line width W1 in the case of FIG. 3 of the first embodiment. The smoothness avoids sudden changes in line width. In addition to narrowing the area 61n of the bypass capacitor power supply wiring 61 through which the high frequency current generated from the power supply terminal of the IC1 does not pass, the reflection of the high frequency signal due to the mismatch of the characteristic impedance due to the rapid change of the line width is prevented. It's suppressed. Therefore, unnecessary radiation noise can be further reduced.

【００４８】＜変形の形態３＞図６は本発明の実施の形
態１における変形の形態３のバイパスコンデンサ用電源
配線６１の形状を示す平面図である。これは、バイパス
コンデンサ用電源配線６１上においてバイパスコンデン
サ６２の接続するために形成しているランド６７の幅を
工夫したものである。すなわち、バイパスコンデンサ用
電源配線６１の中央部を滑らかに湾曲凹入させることに
より、細くするとともに、ランド６７の幅をバイパスコ
ンデンサ用電源配線６１の幅と同等以上に形成してい
る。これにより、ＩＣ１の電源端子から発生した高周波
電流がバイパスコンデンサ６２を通過しない領域を無く
すことができる。その結果、不要輻射ノイズを確実に抑
制することができる。<Modification 3> FIG. 6 is a plan view showing the shape of bypass capacitor power supply wiring 61 according to Modification 3 of Embodiment 1 of the present invention. This is one in which the width of a land 67 formed for connecting the bypass capacitor 62 on the bypass capacitor power supply wiring 61 is devised. That is, the center portion of the bypass capacitor power supply wiring 61 is smoothly curved and recessed to make it thin, and the width of the land 67 is formed to be equal to or larger than the width of the bypass capacitor power supply wiring 61. As a result, it is possible to eliminate a region where the high frequency current generated from the power supply terminal of the IC 1 does not pass through the bypass capacitor 62. As a result, unnecessary radiation noise can be surely suppressed.

【００４９】＜変形の形態４＞図７は本発明の実施の形
態１における変形の形態４のバイパスコンデンサ接続の
電源配線の形状を示す平面図である。<Modification 4> FIG. 7 is a plan view showing the shape of the power supply wiring for bypass capacitor connection according to Modification 4 of Embodiment 1 of the present invention.

【００５０】バイパスコンデンサに通過させる高周波電
流の周波数範囲を広げるために、容量の大きなバイパス
コンデンサ６２と容量の小さなバイパスコンデンサ６８
をバイパスコンデンサ用電源配線６１に並列的に接続し
ている。そして、この場合に、容量の小さなバイパスコ
ンデンサ６８を容量の大きなバイパスコンデンサ６２よ
りもＩＣ電源端子用電源パターン４２に近い位置に接続
している。これにより、ＩＣ電源端子用電源パターン４
２とバイパスコンデンサ６８との間の配線インダクタン
スを小さくし、バイパス効果の劣化を低減することがで
きる。したがって、不要輻射ノイズをさらに低減するこ
とができる。In order to widen the frequency range of the high frequency current passed through the bypass capacitor, the bypass capacitor 62 having a large capacity and the bypass capacitor 68 having a small capacity are provided.
Are connected in parallel to the power supply wiring 61 for the bypass capacitor. In this case, the bypass capacitor 68 having a small capacity is connected to a position closer to the power supply pattern 42 for the IC power supply terminal than the bypass capacitor 62 having a large capacity. Thereby, the power supply pattern 4 for the IC power supply terminal
It is possible to reduce the wiring inductance between the bypass capacitor 2 and the bypass capacitor 68 and reduce the deterioration of the bypass effect. Therefore, unnecessary radiation noise can be further reduced.

【００５１】この形態は、異なる容量のコンデンサを３
つ以上接続する場合にも適用できる。その場合には、容
量の小さな順にＩＣ電源端子用電源パターン４２に近い
位置に接続するものとする。In this embodiment, three capacitors having different capacities are used.
It is also applicable when connecting more than one. In that case, the capacitors are connected to the IC power supply terminal power supply pattern 42 in the ascending order of capacity.

【００５２】（実施の形態２）図８は本発明における実
施の形態２の低ＥＭＩ用の多層回路基板の全体構成を模
式的に示す分解斜視図、図９は図８の要部拡大斜視図、
図１０は図８の概略断面図である。以下、実施の形態１
と相違する点を中心に説明する。(Embodiment 2) FIG. 8 is an exploded perspective view schematically showing the overall structure of a low EMI multilayer circuit board according to Embodiment 2 of the present invention, and FIG. 9 is an enlarged perspective view of a main part of FIG. ,
FIG. 10 is a schematic sectional view of FIG. Hereinafter, the first embodiment
The difference will be mainly described.

【００５３】図８〜図１０において、４１ａは電源層４
０において外部電源が接続される外部電源用電源パター
ン、４２ａと４２ｂはＩＣ１の電源端子配置に位置対応
して電源層４０に形成されたＩＣ電源端子用電源パター
ン、４５は電源層４０において外部電源用電源パターン
４１とＩＣ電源端子用電源パターン４２ａ，４２ｂとの
間に設けられた中継用電源パターン、４３，４４ａ，４
４ｂ，４６ａ，４６ｂ，４７は各電源パターン上に設け
られた層間接続用のビアホール、６１ａと６１ｂは第２
の信号層６０上に形成されたバイパスコンデンサ用電源
配線、６２ａと６２ｂはバイパスコンデンサ用電源配線
６１ａ，６１ｂに接続されたＩＣ１の電源端子用のバイ
パスコンデンサ、６３ａと６３ｂはバイパスコンデンサ
６２ａ，６２ｂのグランド端子に接続されたバイパスコ
ンデンサ用グランド配線、７１は第２の信号層６０上に
実装されたインダクタンス素子、７２はインダクタンス
素子７１の端子を接続する電源配線、７３はインダクタ
ンス素子７１の端子を接続する他方の電源配線、６４
ａ，６４ｂ，６５ａ，６５ｂ，６６ａ，６６ｂ，７４，
７５は電源配線およびグランド配線上に設けられた層間
接続用のビアホールを示す。In FIGS. 8 to 10, 41a is a power supply layer 4.
0 is a power supply pattern for an external power supply to which an external power supply is connected, 42a and 42b are IC power supply terminal power supply patterns formed in the power supply layer 40 corresponding to the power supply terminal arrangement of the IC 1, and 45 is an external power supply in the power supply layer 40. Relay power supply patterns 43, 44a, 4 provided between the power supply pattern 41 for power supply and the power supply patterns 42a, 42b for IC power supply terminals
4b, 46a, 46b and 47 are via holes for interlayer connection provided on each power source pattern, and 61a and 61b are second holes.
Power supply wiring for bypass capacitors formed on the signal layer 60, 62a and 62b are bypass capacitors for power supply terminals of the IC1 connected to the power supply wirings 61a and 61b for bypass capacitors, and 63a and 63b are bypass capacitors 62a and 62b. Bypass capacitor ground wiring connected to the ground terminal, 71 is an inductance element mounted on the second signal layer 60, 72 is power supply wiring connecting the terminals of the inductance element 71, and 73 is connecting the terminals of the inductance element 71. The other power wiring, 64
a, 64b, 65a, 65b, 66a, 66b, 74,
Reference numeral 75 indicates a via hole for interlayer connection provided on the power supply wiring and the ground wiring.

【００５４】以上のように構成された多層回路基板３に
おいて、ＩＣ電源端子用ランド１２とＩＣ電源端子用電
源パターン４２ａとバイパスコンデンサ用電源配線６１
ａはビアホール４４ａ，６５ａにより電気的に接続さ
れ、さらにビアホール６４ａにより中継用電源パターン
４５とも電気的に接続されている。また、ＩＣ電源端子
用ランド１２とＩＣ電源端子用電源パターン４２ｂとバ
イパスコンデンサ用電源配線６１ｂはビアホール４４
ｂ，６５ｂにより電気的に接続され、さらにビアホール
６４ｂにより中継用電源パターン４５とも電気的に接続
されている。バイパスコンデンサ６２ａはバイパスコン
デンサ用電源配線６１ａとバイパスコンデンサ用グラン
ド配線６３ａとの間に接続され、バイパスコンデンサ用
グランド配線６３ａとグランド層３０とはビアホール６
６ａ，３２により接続されている。また、バイパスコン
デンサ６２ｂはバイパスコンデンサ用電源配線６１ｂと
バイパスコンデンサ用グランド配線６３ｂとの間に接続
され、バイパスコンデンサ用グランド配線６３ｂとグラ
ンド層３０とはビアホール６６ｂ，３２により接続され
ている。ＩＣグランド端子用ランド１３とグランド層３
０とはビアホール３１により接続されている。外部電源
用電源パターン４１ａはインダクタンス素子７１の電源
配線７２に対してビアホール７４により接続され、イン
ダクタンス素子７１の他方の電源配線７３は中継用電源
パターン４５に対してビアホール７５，４７により接続
されている。In the multilayer circuit board 3 constructed as described above, the IC power terminal land 12, the IC power terminal power pattern 42a, and the bypass capacitor power wiring 61.
a is electrically connected by the via holes 44a and 65a, and is also electrically connected by the via hole 64a to the relay power supply pattern 45. Further, the IC power terminal land 12, the IC power terminal power pattern 42b, and the bypass capacitor power wiring 61b are provided in the via hole 44.
It is electrically connected by b and 65b, and is also electrically connected by the via hole 64b to the relay power supply pattern 45. The bypass capacitor 62a is connected between the bypass capacitor power supply wiring 61a and the bypass capacitor ground wiring 63a, and the bypass capacitor ground wiring 63a and the ground layer 30 are connected to the via hole 6.
It is connected by 6a and 32. The bypass capacitor 62b is connected between the bypass capacitor power supply wiring 61b and the bypass capacitor ground wiring 63b, and the bypass capacitor ground wiring 63b and the ground layer 30 are connected by via holes 66b and 32. Land 13 for IC ground terminal and ground layer 3
It is connected to 0 by a via hole 31. The power source pattern 41a for the external power source is connected to the power source wiring 72 of the inductance element 71 through the via hole 74, and the other power source wiring 73 of the inductance element 71 is connected to the relay power source pattern 45 through the via holes 75 and 47. .

【００５５】図１０では、都合上、中継用電源パターン
４５を分離して２つ描いているが、もちろんこの２つは
一体のものである。外部電源用電源パターン４１ａ、電
源配線７２、インダクタンス素子７１、電源配線７３、
中継用電源パターン４５が直列に接続されている。中継
用電源パターン４５からＩＣ１の電源端子に対して２つ
の経路が分岐している。すなわち、一方において、中継
用電源パターン４５、バイパスコンデンサ用電源配線６
１ａ、ＩＣ電源端子用電源パターン４２ａ、ＩＣ電源端
子用ランド１２が直列に接続され、他方において、中継
用電源パターン４５、バイパスコンデンサ用電源配線６
１ｂ、ＩＣ電源端子用電源パターン４２ｂ、ＩＣ電源端
子用ランド１２が直列に接続されている。そして、イン
ダクタンス素子７１とＩＣ１のグランド端子との間に２
つのバイパスコンデンサ６２ａ，６２ｂが並列に接続さ
れている。すなわち、一方で、電源配線７３、中継用電
源パターン４５、バイパスコンデンサ用電源配線６１
ａ、バイパスコンデンサ６２ａ、グランド配線６３ａ、
グランド層３０の経路で接続され、他方で、電源配線７
３、中継用電源パターン４５、バイパスコンデンサ用電
源配線６１ｂ、バイパスコンデンサ６２ｂ、グランド配
線６３ｂ、グランド層３０の経路で接続されている。そ
の他の構成については実施の形態１の場合の図１と同様
であるので、同一部分に同一符号を付すにとどめ、説明
を省略する。In FIG. 10, two relay power supply patterns 45 are drawn separately for convenience, but of course these two are integrated. Power source pattern 41a for external power source, power source wiring 72, inductance element 71, power source wiring 73,
The relay power supply pattern 45 is connected in series. Two paths are branched from the relay power supply pattern 45 to the power supply terminal of the IC 1. That is, on the other hand, the relay power supply pattern 45 and the bypass capacitor power supply wiring 6 are provided.
1a, an IC power supply terminal power supply pattern 42a, and an IC power supply terminal land 12 are connected in series, and on the other hand, a relay power supply pattern 45 and a bypass capacitor power supply wiring 6
1b, an IC power supply terminal power supply pattern 42b, and an IC power supply terminal land 12 are connected in series. Then, between the inductance element 71 and the ground terminal of IC1, 2
Two bypass capacitors 62a and 62b are connected in parallel. That is, on the other hand, the power supply wiring 73, the relay power supply pattern 45, and the bypass capacitor power supply wiring 61.
a, bypass capacitor 62a, ground wiring 63a,
Connected by the path of the ground layer 30, and on the other hand, the power supply wiring 7
3, the relay power supply pattern 45, the bypass condenser power supply wiring 61b, the bypass condenser 62b, the ground wiring 63b, and the ground layer 30. Since other configurations are similar to those of the first embodiment shown in FIG. 1, the same parts are allotted with the same reference numerals and the description thereof will be omitted.

【００５６】この実施の形態２には、２つの技術が混成
されている。１つは、外部電源用電源パターン４１ａと
ＩＣ１の電源端子との間にインダクタンス素子７１が直
列に挿入されているということである。もう１つは、実
施の形態１の場合のＩＣ１とバイパスコンデンサ６２と
の接続関係において、バイパスコンデンサ６２を６２ａ
と６２ｂの２つとし、両バイパスコンデンサ６２ａ，６
２ｂをＩＣ１に対して並列に接続してあるということで
ある。In the second embodiment, two technologies are mixed. One is that the inductance element 71 is inserted in series between the power source pattern 41a for external power source and the power source terminal of the IC1. The other is in the connection relationship between the IC 1 and the bypass capacitor 62 in the case of the first embodiment, the bypass capacitor 62 is 62a.
And 62b, and both bypass capacitors 62a and 6b
This means that 2b is connected in parallel to IC1.

【００５７】バイパスコンデンサ６２ａ，６２ｂを並列
接続しても、各バイパスコンデンサのＩＣ１に対する接
続関係は実施の形態１の場合と同様である。Even if the bypass capacitors 62a and 62b are connected in parallel, the connection relationship of each bypass capacitor to the IC1 is the same as that of the first embodiment.

【００５８】すなわち、ＩＣ電源端子用ランド１２から
中継用電源パターン４５へ至る経路の途中にＩＣ電源端
子用電源パターン４２ａ，４２ｂとバイパスコンデンサ
用電源配線６１ａ，６１ｂとが介在し、バイパスコンデ
ンサ用電源配線６１ａ，６１ｂにバイパスコンデンサ６
２ａ，６２ｂが接続されている。その結果、ＩＣ１の電
源端子に発生する高周波電流に対しては、ＩＣ電源端子
用電源パターン４２ａ，４２ｂから中継用電源パターン
４５へは、バイパスコンデンサ６２ａ，６２ｂを直結の
バイパスコンデンサ用電源配線６１ａ，６１ｂを必ず経
由する「ＩＣ電源端子−バイパスコンデンサ−電源パタ
ーン」の接続順序で伝搬経路が形成されている。That is, the power supply patterns 42a and 42b for the IC power supply terminals and the power supply wirings 61a and 61b for the bypass capacitor are interposed in the middle of the path from the IC power supply terminal land 12 to the relay power supply pattern 45, and the power supply for the bypass capacitor is provided. Bypass capacitor 6 on wiring 61a, 61b
2a and 62b are connected. As a result, for the high frequency current generated at the power supply terminal of the IC1, the bypass power supply wirings 61a, 62b directly connecting the bypass capacitors 62a, 62b to the relay power supply pattern 45 from the IC power supply terminal power supply patterns 42a, 42b. Propagation paths are formed in the order of connection of "IC power supply terminal-bypass capacitor-power supply pattern" which always passes through 61b.

【００５９】この高周波電流の伝搬経路においては、バ
イパスコンデンサ用電源配線６１ａ，６１ｂとバイパス
コンデンサ用グランド配線６３ａ，６３ｂとの間にバイ
パスコンデンサ６２ａ，６２ｂが接続され、バイパスコ
ンデンサ用グランド配線６３ａ，６３ｂはグランド層３
０を経てＩＣグランド端子用ランド１３と電気的に接続
されている。すなわち、ＩＣ１の電源端子に発生する高
周波電流の大部分をバイパスコンデンサ６２ａ，６２ｂ
によりグランド層３０を経由してＩＣ１のグランド端子
へ戻すことが可能となる。したがって、ＩＣ１の電源端
子に発生する高周波電流が外部電源用電源パターン４１
および中継用電源パターン４５から基板全体に伝搬して
生じる不要輻射ノイズを低減することができる。In the high-frequency current propagation path, bypass capacitors 62a and 62b are connected between the bypass capacitor power supply wirings 61a and 61b and the bypass capacitor ground wirings 63a and 63b, and the bypass capacitor ground wirings 63a and 63b are connected. Is the ground layer 3
It is electrically connected to the IC ground terminal land 13 via 0. That is, most of the high frequency current generated in the power supply terminal of the IC 1 is bypass capacitors 62a and 62b.
This makes it possible to return to the ground terminal of the IC 1 via the ground layer 30. Therefore, the high frequency current generated in the power supply terminal of the IC 1 is generated by the power supply pattern 41
Also, it is possible to reduce unnecessary radiation noise that is propagated from the relay power supply pattern 45 to the entire substrate.

【００６０】加えて、本実施の形態では、外部電源が接
続される外部電源用電源パターン４１ａと中継用電源パ
ターン４５との間にインダクタンス素子７１が挿入され
ている。インダクタンス素子７１は高周波電流の流れを
抑制し、高周波電流をさらに低減する。In addition, in the present embodiment, the inductance element 71 is inserted between the external power source power source pattern 41a to which the external power source is connected and the relay power source pattern 45. The inductance element 71 suppresses the flow of the high frequency current and further reduces the high frequency current.

【００６１】以上の相乗により、本実施の形態によれ
ば、ＩＣ１の電源端子に発生する高周波電流が外部電源
用電源パターン４１ａおよび中継用電源パターン４５か
ら基板全体に伝搬して生じる不要輻射ノイズを確実に低
減することができる。Due to the above synergies, according to the present embodiment, unnecessary radiation noise generated when the high frequency current generated at the power supply terminal of the IC1 propagates from the external power supply power supply pattern 41a and the relay power supply pattern 45 to the entire substrate is eliminated. It can be surely reduced.

【００６２】＜変形の形態１＞図１１は本発明の実施の
形態２における変形の形態１のインダクタンス素子７１
の配置の様子を示す平面図である。実施の形態２の場合
の中継用電源パターン４５を省略するものである。ここ
ではバイパスコンデンサを１つとしている。<First Modification> FIG. 11 shows an inductance element 71 according to a first modification of the second embodiment of the present invention.
FIG. 3 is a plan view showing the arrangement of the above. The relay power source pattern 45 in the case of the second embodiment is omitted. Here, there is one bypass capacitor.

【００６３】図１１に示すように、電源配線７３に一方
の端子が接続されたインダクタンス素子７１の他方の端
子がバイパスコンデンサ用電源配線６１に接続されてい
る。このように中継用電源パターン４５を省略しても同
様に、ＩＣ１の電源端子に発生する高周波電流が外部電
源用電源パターン４１から基板全体に伝搬して生じる不
要輻射ノイズを低減することができる。As shown in FIG. 11, the other terminal of the inductance element 71 whose one terminal is connected to the power supply wiring 73 is connected to the bypass capacitor power supply wiring 61. Even if the relay power supply pattern 45 is omitted in this way, similarly, unnecessary radiation noise generated when the high-frequency current generated at the power supply terminal of the IC 1 propagates from the external power supply power supply pattern 41 to the entire substrate can be reduced.

【００６４】（実施の形態３）図１２は本発明における
実施の形態３の低ＥＭＩ用の多層回路基板の全体構成を
模式的に示す分解斜視図、図１３は図１２におけるバイ
パスコンデンサの接続構成図、図１４はその斜視図であ
る。以下、実施の形態１と相違する点を中心に説明す
る。(Embodiment 3) FIG. 12 is an exploded perspective view schematically showing the overall structure of a low EMI multilayer circuit board according to Embodiment 3 of the present invention, and FIG. 13 is a connection structure of a bypass capacitor in FIG. FIG. 14 is a perspective view thereof. Hereinafter, the points different from the first embodiment will be mainly described.

【００６５】これらの図において、８１は第２の信号層
６０上にバイパスコンデンサとして配置されたチップタ
イプで貫通型の３端子コンデンサ、８２，８３は３端子
コンデンサ８１の電源端子を接続するための３端子コン
デンサ用電源配線、８６は３端子コンデンサ８１のグラ
ンド端子を接続するための３端子コンデンサ用グランド
配線、８４，８５，８７は３端子コンデンサ用電源配線
８２，８３上および３端子コンデンサ用グランド配線８
６上に設けられた層間接続用のビアホールを示す。その
他の構成については実施の形態１の場合の図１と同様で
あるので、同一部分に同一符号を付すにとどめ、説明を
省略する。In these figures, 81 is a chip type through-type three-terminal capacitor arranged as a bypass capacitor on the second signal layer 60, and 82 and 83 are for connecting the power supply terminals of the three-terminal capacitor 81. Three-terminal capacitor power wiring, 86 is a three-terminal capacitor ground wiring for connecting the ground terminal of the three-terminal capacitor 81, and 84, 85 and 87 are three-terminal capacitor power wiring 82, 83 and three-terminal capacitor ground. Wiring 8
The via hole for interlayer connection provided on 6 is shown. Since other configurations are similar to those of the first embodiment shown in FIG. 1, the same parts are allotted with the same reference numerals and the description thereof will be omitted.

【００６６】以上のように構成された多層回路基板３に
おいて、ＩＣ電源端子用ランド１２とＩＣ電源端子用電
源パターン４２および３端子コンデンサ用電源配線８３
はビアホール４４，８５により電気的に接続されてい
る。さらに、外部電源用電源パターン４１と３端子コン
デンサ用電源配線８２もビアホール４３，８４により電
気的に接続されている。さらに、３端子コンデンサ用グ
ランド配線８６はビアホール８７，３２によりグランド
層３０に電気的に接続されている。ＩＣグランド端子用
ランド１３はビアホール３１によりグランド層３０に電
気的に接続されている。In the multilayer circuit board 3 constructed as described above, the IC power terminal land 12, the IC power terminal power pattern 42, and the three-terminal capacitor power wiring 83
Are electrically connected by via holes 44 and 85. Further, the power supply pattern 41 for the external power supply and the power supply wiring 82 for the three-terminal capacitor are also electrically connected by the via holes 43 and 84. Further, the three-terminal capacitor ground wire 86 is electrically connected to the ground layer 30 through the via holes 87 and 32. The IC ground terminal land 13 is electrically connected to the ground layer 30 by a via hole 31.

【００６７】したがって、３端子コンデンサ用電源配線
８２，８３間に貫通型の３端子コンデンサ８１の電源端
子を接続して挿入することにより、外部電源用電源パタ
ーン４１から３端子コンデンサ８１とＩＣ電源端子用電
源パターン４２を経由してＩＣ１の電源端子へ至る電源
供給経路が形成されている。その結果、ＩＣ１の電源端
子に発生する高周波電流に対しては、ＩＣ電源端子用電
源パターン４２から外部電源用電源パターン４１へは必
ず貫通型の３端子コンデンサ８１を経由する伝搬経路が
「ＩＣ電源端子−バイパスコンデンサ−電源パターン」
の接続順序で形成されている。Therefore, by connecting and inserting the power supply terminal of the through-type three-terminal capacitor 81 between the power supply wirings 82 and 83 for the three-terminal capacitor, the power supply pattern 41 for the external power supply is connected to the three-terminal capacitor 81 and the IC power supply terminal. A power supply path is formed through the power supply pattern 42 for use to reach the power supply terminal of the IC 1. As a result, for a high frequency current generated at the power supply terminal of the IC 1, the propagation path from the power supply pattern 42 for the IC power supply terminal to the power supply pattern 41 for the external power supply always passes through the through-type three-terminal capacitor 81. Terminal-Bypass capacitor-Power supply pattern "
Are formed in the order of connection.

【００６８】さらに、外部電源用電源パターン４１とＩ
Ｃ電源端子用電源パターン４２とは貫通型の３端子コン
デンサ８１により直接接続されるため、実施の形態１に
示すバイパスコンデンサ用電源配線６１を必要としな
い。したがって、３端子コンデンサ８１を流れる高周波
電流を漏れなく、ＩＣ１のグランド端子へ戻すことが可
能となり、ＩＣ１の電源端子に発生する高周波電流が外
部電源用電源パターン４１から基板全体に伝搬して生じ
る不要輻射ノイズを低減することができる。Furthermore, the power source pattern 41 for external power source and I
Since it is directly connected to the power source pattern 42 for the C power source terminal by the through-type three-terminal capacitor 81, the bypass capacitor power source wiring 61 shown in the first embodiment is not necessary. Therefore, the high-frequency current flowing through the three-terminal capacitor 81 can be returned to the ground terminal of the IC1 without leakage, and the high-frequency current generated at the power supply terminal of the IC1 propagates from the external power supply power supply pattern 41 to the entire substrate and is unnecessary. Radiation noise can be reduced.

【００６９】（実施の形態４）図１５は本発明における
実施の形態４の低ＥＭＩ用の多層回路基板の全体構成を
模式的に示す分解斜視図である。以下、実施の形態１と
相違する点を中心に説明する。(Embodiment 4) FIG. 15 is an exploded perspective view schematically showing the overall structure of a low EMI multilayer circuit board according to Embodiment 4 of the present invention. Hereinafter, the points different from the first embodiment will be mainly described.

【００７０】図１５に示すように、第１の信号層１０上
のＩＣグランド端子用ランド１３はＩＣ１のグランド端
子を直接に接続するものであるが、このＩＣグランド端
子用ランド１３に位置対応して第２の信号層６０上に３
端子コンデンサ用グランド配線８６が形成され、さらに
３端子コンデンサ用グランド配線８６上のビアホール８
７がＩＣグランド端子用ランド１３に位置対応して設け
られている。As shown in FIG. 15, the IC ground terminal land 13 on the first signal layer 10 directly connects the ground terminal of the IC 1 to the IC ground terminal land 13. On the second signal layer 60
The ground wiring 86 for the terminal capacitor is formed, and the via hole 8 on the ground wiring 86 for the three-terminal capacitor is further formed.
7 are provided corresponding to the land 13 for the IC ground terminal.

【００７１】以上のように構成された多層回路基板３に
おいて、３端子コンデンサ用グランド配線８６は、ビア
ホール８７からグランド層３０の面内を経ることなく、
グランド層３０上のビアホール３１を経てＩＣグランド
端子用ランド１３へ直接に接続されている。ビアホール
３１は、ＩＣグランド端子用ランド１３とビアホール８
７の両者に位置対応している。すなわち、グランド層３
０上のビアホール３１を介するが、３端子コンデンサ用
グランド配線８６のビアホール８７はＩＣグランド端子
用ランド１３に対して直接に接続されている。このた
め、高周波電流がＩＣ１のグランド端子により戻り易く
なって、外部電源用電源パターン４１から基板全体に伝
搬して生じる不要輻射ノイズを低減することができる。
その他の事項については実施の形態１の場合と同様であ
るので、説明を省略する。In the multilayer circuit board 3 configured as described above, the three-terminal capacitor ground wiring 86 does not pass from the via hole 87 to the inside of the ground layer 30.
It is directly connected to the IC ground terminal land 13 via a via hole 31 on the ground layer 30. The via hole 31 is the land 13 for the IC ground terminal and the via hole 8.
It corresponds to both positions of 7. That is, the ground layer 3
The via hole 87 of the 3-terminal capacitor ground wiring 86 is directly connected to the IC ground terminal land 13 though the via hole 31 on the upper side of the 0. For this reason, the high-frequency current is easily returned to the ground terminal of the IC 1, and it is possible to reduce unnecessary radiation noise that is propagated from the power source pattern 41 for the external power source to the entire substrate.
Since other matters are the same as those in the first embodiment, the description thereof will be omitted.

【００７２】（実施の形態５）図１６は本発明における
実施の形態５の低ＥＭＩ用の多層回路基板の全体構成を
模式的に示す分解斜視図である。以下、実施の形態１と
相違する点を中心に説明する。(Fifth Embodiment) FIG. 16 is an exploded perspective view schematically showing the overall structure of a low EMI multilayer circuit board according to a fifth embodiment of the present invention. Hereinafter, the points different from the first embodiment will be mainly described.

【００７３】図１６に示すように、第２の信号層６０上
において３端子コンデンサ８１のグランド端子を接続す
る３端子コンデンサ用グランド配線８６ａは、電源層４
０上におけるＩＣ電源端子用電源パターン４２に位置対
応して広い面積に形成され、ＩＣ電源端子用電源パター
ン４２を覆う構成となっている。As shown in FIG. 16, on the second signal layer 60, the three-terminal capacitor ground wiring 86a for connecting the ground terminal of the three-terminal capacitor 81 is formed on the power supply layer 4
It is formed in a wide area corresponding to the power source pattern 42 for the IC power source terminal on 0, and covers the power source pattern 42 for the IC power source terminal.

【００７４】以上のように構成された多層回路基板３に
おいて、３端子コンデンサ用グランド配線８６ａはビア
ホール８７，３１によりグランド層３０に電気的に接続
され、グランド層３０からＩＣグランド端子用ランド１
３と電気的に接続されている。広い面積の３端子コンデ
ンサ用グランド配線８６ａによってＩＣ電源端子用電源
パターン４２を覆っているため、ＩＣ電源端子用電源パ
ターン４２から放射される高周波ノイズを３端子コンデ
ンサ用グランド配線８６ａによってシールドすることが
できる。したがって、不要輻射ノイズの低減をさらに促
進することができる。その他の事項については実施の形
態１の場合と同様であるので、説明を省略する。In the multilayer circuit board 3 configured as described above, the ground wiring 86a for the three-terminal capacitor is electrically connected to the ground layer 30 through the via holes 87 and 31, and the ground layer 30 allows the land 1 for the IC ground terminal to be connected.
3 is electrically connected. Since the power supply pattern 42 for the IC power supply terminal is covered with the ground wiring 86a for the three-terminal capacitor having a large area, the high frequency noise radiated from the power supply pattern 42 for the IC power supply terminal can be shielded by the ground wiring 86a for the three-terminal capacitor. it can. Therefore, reduction of unnecessary radiation noise can be further promoted. Since other matters are the same as those in the first embodiment, the description thereof will be omitted.

【００７５】（実施の形態６）図１７は本発明における
実施の形態６の低ＥＭＩ用の多層回路基板の全体構成を
模式的に示す分解斜視図である。(Embodiment 6) FIG. 17 is an exploded perspective view schematically showing the overall structure of a low EMI multilayer circuit board according to Embodiment 6 of the present invention.

【００７６】図１７に示すように、ＩＣ電源端子用ラン
ド１２に位置対応するＩＣ電源端子用電源パターン４２
ｄが電源層４０ではなく第２の信号層６０に形成されて
いる。ＩＣ電源端子用電源パターン４２ｄ上にＩＣ電源
端子用ランド１２に位置対応して複数のビアホール４４
ｄが設けられている。第２の信号層６０上において、Ｉ
Ｃ電源端子用電源パターン４２ｄの外周にほぼ矩形環状
の３端子コンデンサ用グランド配線８６ａが形成され、
この３端子コンデンサ用グランド配線８６ａの外周にほ
ぼ矩形環状の３端子コンデンサ用電源配線８２ａが形成
されている。外部電源用電源パターン４１と３端子コン
デンサ用電源配線８２ａとがビアホール４３，８４によ
り電気的に接続されている。ＩＣ電源端子用電源パター
ン４２ｄの中心まわりで周方向に等分した複数箇所にお
いて、前記中心からの放射方向に沿って複数のチップタ
イプの貫通型の３端子コンデンサ８１がＩＣ電源端子用
電源パターン４２ｄと３端子コンデンサ用電源配線８２
ａとの間に接続されている。ＩＣ電源端子用電源パター
ン４２ｄは、３端子コンデンサ用電源配線８２ａに対し
て、３端子コンデンサ８１の他方の３端子コンデンサ用
電源配線を兼用している。As shown in FIG. 17, the IC power supply terminal power supply pattern 42 corresponding to the IC power supply terminal land 12 is provided.
d is formed in the second signal layer 60 instead of the power supply layer 40. A plurality of via holes 44 corresponding to the IC power supply terminal lands 12 are provided on the IC power supply terminal power supply pattern 42d.
d is provided. On the second signal layer 60, I
A substantially rectangular ring-shaped three-terminal capacitor ground wire 86a is formed on the outer periphery of the C power terminal power pattern 42d,
A power supply wiring 82a for a three-terminal capacitor having a substantially rectangular ring shape is formed on the outer periphery of the ground wiring 86a for a three-terminal capacitor. The power supply pattern 41 for the external power supply and the power supply wiring 82a for the three-terminal capacitor are electrically connected by the via holes 43 and 84. At a plurality of locations equally divided in the circumferential direction around the center of the IC power terminal power supply pattern 42d, a plurality of chip type through-type three-terminal capacitors 81 are provided along the radial direction from the center to form the IC power terminal power supply pattern 42d. And power supply wiring for 3-terminal capacitors 82
It is connected to a. The power supply pattern 42d for the IC power supply terminal also serves as the power supply wiring 82a for the three-terminal capacitor and the power supply wiring for the other three-terminal capacitor of the three-terminal capacitor 81.

【００７７】ＩＣ電源端子用電源パターン４２ｄはビア
ホール４４ｄによりＩＣ電源端子用ランド１２に接続さ
れ、３端子コンデンサ用グランド配線８６ａはビアホー
ル８７，３１によりグランド層３０に接続され、グラン
ド層３０の同じビアホール３１から直接にＩＣグランド
端子用ランド１３に接続されている。外部電源用電源パ
ターン４１、ＩＣ電源端子用電源パターン４２ｄおよび
３端子コンデンサ用グランド配線８６ａにはそれぞれの
表面に導電性塗料が塗布され、厚みが増加されている。The power source pattern 42d for the IC power source terminal is connected to the land 12 for the IC power source terminal by the via hole 44d, the ground wiring 86a for the three-terminal capacitor is connected to the ground layer 30 by the via holes 87 and 31, and the same via hole of the ground layer 30. It is directly connected to the IC ground terminal land 13 from 31. A conductive paint is applied to the surface of each of the external power source power source pattern 41, the IC power source terminal power source pattern 42d, and the three-terminal capacitor ground wire 86a to increase the thickness.

【００７８】以上のように構成された多層回路基板３に
おいては、周方向等間隔の複数の貫通型の３端子コンデ
ンサ８１が設けられているが、ＩＣ１の電源端子に発生
する高周波電流に対しては、第２の信号層６０上のＩＣ
電源端子用電源パターン４２ｄから電源層４０上の外部
電源用電源パターン４１へは必ず３端子コンデンサ８１
…を経由する伝搬経路が「ＩＣ電源端子−バイパスコン
デンサ−電源パターン」の接続順序で形成されている。
したがって、貫通型の３端子コンデンサに流れる高周波
電流を漏れなくＩＣ１のグランド端子へ戻すことが可能
で、ＩＣ１の電源端子に発生した高周波電流が基板全体
に伝搬して生じる不要輻射ノイズを低減する。In the multilayer circuit board 3 configured as described above, a plurality of through-type three-terminal capacitors 81 equidistantly arranged in the circumferential direction are provided, but with respect to the high frequency current generated in the power supply terminal of the IC1, Is an IC on the second signal layer 60
The three-terminal capacitor 81 must be provided from the power supply terminal power supply pattern 42d to the external power supply power supply pattern 41 on the power supply layer 40.
A propagation path passing through ... Is formed in the connection order of "IC power supply terminal-bypass capacitor-power supply pattern".
Therefore, it is possible to return the high frequency current flowing through the through-type three-terminal capacitor to the ground terminal of the IC1 without leakage, and reduce unnecessary radiation noise generated by the high frequency current generated at the power supply terminal of the IC1 propagating to the entire substrate.

【００７９】また、３端子コンデンサ用グランド配線８
６ａがＩＣグランド端子用ランド１３にビアホール８
７，３１で直接接続されているため、高周波電流がＩＣ
１のグランド端子に戻り易くなっている。The ground wiring 8 for the three-terminal capacitor
6a is a via hole 8 in the IC ground terminal land 13
Since it is directly connected by 7, 31
It is easy to return to the 1st ground terminal.

【００８０】さらに、ＩＣ電源端子用電源パターン４２
ｄの周囲を等分割する位置に貫通型の３端子コンデンサ
８１…を複数個接続してあり、個々のビアホール４４ｄ
との距離差を小さくしている。したがって、配線インダ
クタンスの違いにより生じるＩＣ１の電源端子毎のバイ
パス効果のバラツキを低減させることができ、ＩＣ１の
電源端子に発生した高周波電流が基板全体に伝搬して生
じる不要輻射ノイズをさらに低減することができる。Furthermore, the power supply pattern 42 for the IC power supply terminal
A plurality of through-type three-terminal capacitors 81 ... Are connected at positions where the periphery of d is equally divided, and individual via holes 44d are formed.
The distance difference with is reduced. Therefore, it is possible to reduce the variation in the bypass effect between the power supply terminals of the IC1 caused by the difference in the wiring inductance, and further reduce the unnecessary radiation noise generated when the high frequency current generated in the power supply terminals of the IC1 propagates to the entire substrate. You can

【００８１】またさらに、ＩＣ電源端子用電源パターン
４２ｄおよび３端子コンデンサ用グランド配線８６ａの
少なくとも一方の表面に導電性塗料を塗布して導体厚み
を増加させ、電気抵抗とインダクタンスを低減している
ので、貫通型の３端子コンデンサ８１…へ流れる高周波
電流をより通りやすくしてＩＣ１の電源端子に発生した
高周波電流が基板全体に伝搬して生じる不要輻射ノイズ
をさらに低減することもできる。Furthermore, a conductive paint is applied to the surface of at least one of the power source pattern 42d for the IC power source terminal and the ground wiring 86a for the three-terminal capacitor to increase the conductor thickness and reduce the electric resistance and inductance. It is also possible to more easily pass the high-frequency current flowing through the feedthrough type three-terminal capacitor 81, and further reduce the unnecessary radiation noise generated when the high-frequency current generated at the power supply terminal of the IC 1 propagates to the entire substrate.

【００８２】（実施の形態７）図１８は本発明における
実施の形態７の低ＥＭＩ用の多層回路基板の全体構成を
模式的に示す分解斜視図である。以下、実施の形態１と
相違する点を中心に説明する。(Embodiment 7) FIG. 18 is an exploded perspective view schematically showing the overall structure of a low EMI multilayer circuit board according to Embodiment 7 of the present invention. Hereinafter, the points different from the first embodiment will be mainly described.

【００８３】図１８において、３はＩＣ実装面側および
その裏面とＩＣ実装面から数えて２層目、５層目の各々
が信号層１０，２０，５０，６０として構成され、グラ
ンド層３０および電源層４０が各々１層ずつ内層として
設けられた６層の多層回路基板である。以下６層の多層
回路基板３の各層の構成について説明する。In FIG. 18, 3 is the second layer and the fifth layer counting from the IC mounting surface side and the back surface thereof and the IC mounting surface, respectively, which are configured as signal layers 10, 20, 50 and 60, respectively. The power supply layer 40 is a multi-layer circuit board having six layers, each of which is provided as an inner layer. The structure of each layer of the six-layered multilayer circuit board 3 will be described below.

【００８４】図１８において、１４はランド１１からの
信号配線を示す。２０は第２の信号層、２１はＩＣ１か
らの信号配線、２２は信号配線２１と信号層１０上のラ
ンド１１とを接続する層間接続用のビアホールである。
５０は第３の信号層、５１はＩＣ１からの信号配線、５
２は信号配線５１と信号層１０上のランド１１とを接続
する層間接続用のビアホールである。６０ａは第１の信
号層１０と反対面の第４の信号層（表裏を反転して図
示）、８１は第４の信号層６０ａ上にバイパスコンデン
サとして配置されたチップタイプで貫通型の３端子コン
デンサ、８２，８３は３端子コンデンサ８１の電源端子
に接続された３端子コンデンサ用電源配線、８６は端子
コンデンサ８１のグランド端子に接続された３端子コン
デンサ用グランド配線、８４，８５，８７は電源配線お
よびグランド配線上に設けられた層間接続用のビアホー
ルを示す。電源層４０には、外部電源用電源パターン４
１とＩＣ電源端子用電源パターン４２が形成されている
が、ＩＣ電源端子用電源パターン４２は、下方に隣接す
る第３の信号層５０上の信号配線５１を覆う広い面積の
ベタ面に形成されている。In FIG. 18, 14 indicates a signal wiring from the land 11. Reference numeral 20 is a second signal layer, 21 is a signal wiring from the IC 1, and 22 is a via hole for interlayer connection which connects the signal wiring 21 and the land 11 on the signal layer 10.
50 is the third signal layer, 51 is the signal wiring from the IC 1, 5
Reference numeral 2 is a via hole for interlayer connection that connects the signal wiring 51 and the land 11 on the signal layer 10. Reference numeral 60a denotes a fourth signal layer opposite to the first signal layer 10 (shown with the front and back reversed), and 81 denotes a chip type through-type three terminal arranged as a bypass capacitor on the fourth signal layer 60a. Capacitors, 82 and 83 are power supply wires for 3-terminal capacitors connected to power supply terminals of the 3-terminal capacitor 81, 86 are ground wires for 3-terminal capacitors connected to ground terminals of the terminal capacitor 81, and 84, 85 and 87 are power supplies. The via hole for interlayer connection provided on the wiring and the ground wiring is shown. The power supply layer 40 includes a power supply pattern 4 for an external power supply.
1 and the power supply pattern 42 for the IC power supply terminal are formed, the power supply pattern 42 for the IC power supply terminal is formed on a solid surface of a large area covering the signal wiring 51 on the third signal layer 50 adjacent to the lower side. ing.

【００８５】ＩＣ電源端子用ランド１２とＩＣ電源端子
用電源パターン４２および３端子コンデンサ用電源配線
８３はビアホール４４，８５により電気的に接続され、
外部電源用電源パターン４１と３端子コンデンサ用電源
配線８２もビアホール４３，８４により電気的に接続さ
れている。さらに、３端子コンデンサ用グランド配線８
６はビアホール８７，３１によりグランド層３０および
ＩＣグランド端子用ランド１３と電気的に接続されてい
る。The IC power supply terminal land 12, the IC power supply terminal power supply pattern 42, and the three-terminal capacitor power supply wiring 83 are electrically connected by via holes 44 and 85.
The power supply pattern 41 for the external power supply and the power supply wiring 82 for the three-terminal capacitor are also electrically connected by the via holes 43 and 84. Furthermore, ground wiring 8 for 3 terminal capacitors
Reference numeral 6 is electrically connected to the ground layer 30 and the IC ground terminal land 13 by via holes 87 and 31.

【００８６】本実施の形態の場合も他の実施の形態と同
様に、ＩＣ１の電源端子に発生する高周波電流に対して
は、ＩＣ電源端子用電源パターン４２から外部電源用電
源パターン４１へは必ず貫通型の３端子コンデンサ８１
を経由する伝搬経路が「ＩＣ電源端子−バイパスコンデ
ンサ−電源パターン」の接続順序で形成されている。さ
らに、貫通型の３端子コンデンサ８１に流れる高周波電
流を漏れなくＩＣ１のグランド端子へ戻すことが可能で
ある。また、グランド側で直接の接続としているので、
高周波電流がＩＣ１のグランド端子に戻り易くなってい
る。In the case of the present embodiment as well as in the other embodiments, the high-frequency current generated in the power supply terminal of the IC 1 is always transferred from the IC power supply terminal power supply pattern 42 to the external power supply power supply pattern 41. Through-type 3-terminal capacitor 81
A propagation path passing through is formed in the order of connection of "IC power supply terminal-bypass capacitor-power supply pattern". Furthermore, it is possible to return the high frequency current flowing through the feedthrough type three-terminal capacitor 81 to the ground terminal of the IC 1 without leakage. Also, because the connection is made directly on the ground side,
It is easy for the high frequency current to return to the ground terminal of IC1.

【００８７】特に、ＩＣ電源端子用電源パターン４２を
広いベタ面に形成して、第３の信号層５０の信号配線５
１を覆っているので、リターン電流経路がスリットを迂
回して発生するアンテナ現象を抑制することができる。
電源層４０における外部電源用電源パターン４１とＩＣ
電源端子用電源パターン４２との間にスリットがあれ
ば、バイパスコンデンサからＩＣ電源端子へ戻るリター
ン電流がスリットを迂回し、それがアンテナを形成して
不要輻射ノイズの原因となるおそれがある。ＩＣ電源端
子用電源パターン４２を広いベタ面にすることにより、
前記のアンテナ現象を抑制し、不要輻射ノイズを低減す
る。In particular, the power supply pattern 42 for the IC power supply terminal is formed on a wide solid surface, and the signal wiring 5 of the third signal layer 50 is formed.
Since 1 covers the antenna 1, it is possible to suppress an antenna phenomenon that the return current path bypasses the slit.
Power supply pattern 41 for external power supply in power supply layer 40 and IC
If there is a slit between the power source terminal power supply pattern 42, the return current returning from the bypass capacitor to the IC power source terminal may bypass the slit, which may form an antenna and cause unnecessary radiation noise. By making the power supply pattern 42 for the IC power supply terminal a wide solid surface,
The above antenna phenomenon is suppressed and unnecessary radiation noise is reduced.

【００８８】[0088]

【発明の効果】以上のように本発明によれば、ＩＣ電源
端子に何れかの層において接続されるＩＣ電源端子用電
源パターンを外部電源用電源パターンから分離して設
け、ＩＣ電源端子から外部電源用電源パターンに至る
に、必ずバイパスコンデンサ用電源配線を経るようにし
ているので、換言すると、ＩＣの電源端子と外部電源用
電源パターンとの接続順序を、「ＩＣ電源端子−バイパ
スコンデンサ−電源パターン」の接続順としてあるの
で、ＩＣ電源端子に発生する高周波電流の大部分をバイ
パスコンデンサを介してＩＣグランド端子へ戻すことが
できる。したがって、ＩＣ電源端子に発生する高周波電
流が外部電源用電源パターンから基板全体に伝搬して生
じる不要輻射ノイズを低減することができる。As described above, according to the present invention, the power source pattern for the IC power source terminal connected to the IC power source terminal in any layer is provided separately from the power source pattern for the external power source, and the IC power source terminal is connected to the outside. In other words, the power supply pattern for the power supply is always routed through the power supply wiring for the bypass capacitor. In other words, the connection order of the power supply terminal of the IC and the power supply pattern for the external power supply is "IC power supply terminal-bypass capacitor-power supply". Most of the high frequency current generated at the IC power supply terminal can be returned to the IC ground terminal via the bypass capacitor because the connection order is "pattern". Therefore, it is possible to reduce unnecessary radiation noise generated by the high-frequency current generated at the IC power supply terminal propagating from the power supply pattern for the external power supply to the entire substrate.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明における実施の形態１の多層回路基板
の全体構成模式的に示す分解斜視図FIG. 1 is an exploded perspective view schematically showing an overall configuration of a multilayer circuit board according to a first embodiment of the present invention.

【図２】 本発明の実施の形態１における多層回路基板
の概略断面図FIG. 2 is a schematic cross-sectional view of the multilayer circuit board according to the first embodiment of the present invention.

【図３】 本発明の実施の形態１におけるバイパスコン
デンサの接続構成を示す平面図FIG. 3 is a plan view showing a connection configuration of a bypass capacitor according to the first embodiment of the present invention.

【図４】 本発明の実施の形態１における変形の形態１
のバイパスコンデンサの接続構成を示す平面図FIG. 4 is a first modification of the first embodiment of the present invention.
Plan view showing the connection configuration of the bypass capacitor

【図５】 本発明の実施の形態１における変形の形態２
のバイパスコンデンサの接続構成を示す平面図FIG. 5 is a modification 2 of the first embodiment of the present invention.
Plan view showing the connection configuration of the bypass capacitor

【図６】 本発明の実施の形態１における変形の形態３
のバイパスコンデンサの接続構成を示す平面図FIG. 6 is a third modification of the first embodiment of the present invention.
Plan view showing the connection configuration of the bypass capacitor

【図７】 本発明の実施の形態１における変形の形態４
のバイパスコンデンサの接続構成を示す平面図FIG. 7 is a fourth modification of the first embodiment of the present invention.
Plan view showing the connection configuration of the bypass capacitor

【図８】 本発明における実施の形態２の多層回路基板
の全体構成模式的に示す分解斜視図FIG. 8 is an exploded perspective view schematically showing the overall configuration of a multilayer circuit board according to a second embodiment of the present invention.

【図９】 本発明における実施の形態２の多層回路基板
の要部拡大斜視図FIG. 9 is an enlarged perspective view of a main part of a multilayer circuit board according to a second embodiment of the present invention.

【図１０】 本発明の実施の形態２における多層回路基
板の概略断面図FIG. 10 is a schematic sectional view of a multilayer circuit board according to a second embodiment of the present invention.

【図１１】 本発明の実施の形態２における変形の形態
１のバイパスコンデンサの接続構成を示す平面図FIG. 11 is a plan view showing the connection configuration of the bypass capacitor according to the first modification of the second embodiment of the present invention.

【図１２】 本発明における実施の形態３の多層回路基
板の全体構成模式的に示す分解斜視図FIG. 12 is an exploded perspective view schematically showing the overall configuration of a multilayer circuit board according to a third embodiment of the present invention.

【図１３】 本発明の実施の形態３におけるバイパスコ
ンデンサの接続構成を示す平面図FIG. 13 is a plan view showing a connection configuration of a bypass capacitor according to the third embodiment of the present invention.

【図１４】 本発明の実施の形態１におけるバイパスコ
ンデンサの接続構成を示す斜視図FIG. 14 is a perspective view showing a connection configuration of a bypass capacitor according to the first embodiment of the present invention.

【図１５】 本発明における実施の形態４の多層回路基
板の全体構成模式的に示す分解斜視図FIG. 15 is an exploded perspective view schematically showing the overall configuration of a multilayer circuit board according to a fourth embodiment of the present invention.

【図１６】 本発明における実施の形態５の多層回路基
板の全体構成模式的に示す分解斜視図FIG. 16 is an exploded perspective view schematically showing the overall configuration of a multilayer circuit board according to a fifth embodiment of the present invention.

【図１７】 本発明における実施の形態６の多層回路基
板の全体構成模式的に示す分解斜視図FIG. 17 is an exploded perspective view schematically showing the overall configuration of a multilayer circuit board according to a sixth embodiment of the present invention.

【図１８】 本発明における実施の形態７の多層回路基
板の全体構成模式的に示す分解斜視図FIG. 18 is an exploded perspective view schematically showing the overall configuration of a multilayer circuit board according to a seventh embodiment of the present invention.

【図１９】 従来の技術における多層回路基板の全体構
成模式的に示す分解斜視図FIG. 19 is an exploded perspective view schematically showing the overall configuration of a conventional multilayer circuit board.

【符号の説明】[Explanation of symbols]

１ ＢＧＡタイプのＩＣ ２ 入出力端子（はんだボール） ３ 多層回路基板 １０ 第１の信号層 １１ ランド １２ ＩＣ電源端子用ランド １３ ＩＣグランド端子用ランド １４ 信号配線 ２０ 第２の信号層 ２１ 信号配線 ３０ グランド層 ４０ 電源層 ４１ 外部電源用電源パターン ４２，４２ａ，４２ｂ，４２ｄ ＩＣ電源端子用電源
パターン ４５ 中継用電源パターン ５０ 第３の信号層 ５１ 信号配線 ６０ 第２の信号層 ６１，６１ａ，６１ｂ バイパスコンデンサ用電源配
線 ６２ バイパスコンデンサ ６３ バイパスコンデンサ用グランド配線 ６７ バイパスコンデンサ接続用のランド ６８ バイパスコンデンサ ７１ インダクタンス素子 ７２，７３ インダクタンス素子の電源配線 ８１ 貫通型の３端子コンデンサ ８２，８２ａ，８３ ３端子コンデンサ用電源配線 ８６，８６ａ ３端子コンデンサ用グランド配線DESCRIPTION OF SYMBOLS 1 BGA type IC 2 Input / output terminals (solder balls) 3 Multilayer circuit board 10 First signal layer 11 Land 12 IC power terminal land 13 IC ground terminal land 14 Signal wiring 20 Second signal layer 21 Signal wiring 30 Ground layer 40 Power supply layer 41 External power supply power supply patterns 42, 42a, 42b, 42d IC power supply terminal power supply pattern 45 Relay power supply pattern 50 Third signal layer 51 Signal wiring 60 Second signal layer 61, 61a, 61b Bypass Capacitor power supply wire 62 Bypass capacitor 63 Bypass capacitor ground wire 67 Bypass capacitor connection land 68 Bypass capacitor 71 Inductor 72, 73 Inductor power wire 81 Penetration type 3 terminal capacitors 82, 82a, 83 3 terminal capacitor Power wiring 6,86a 3 ground wiring terminal capacitor

Claims (14)

【特許請求の範囲】[Claims] 【請求項１】 ＩＣを実装する層と、外部電源が接続さ
れる外部電源用電源パターンを含む層と、前記ＩＣを実
装する層とは反対面でＩＣ電源端子に対するバイパスコ
ンデンサの両端子が接続される電源配線およびグランド
配線を含む層とを具備する多層回路基板において、 前記ＩＣの電源端子が何れかの層において接続されるＩ
Ｃ電源端子用電源パターンを前記外部電源用電源パター
ンに対して空間的に分離して設け、前記外部電源用電源
パターンをバイパスコンデンサ用電源配線に接続してあ
るとともに、前記バイパスコンデンサ用電源配線を前記
ＩＣ電源端子用電源パターンに接続してあることを特徴
とする多層回路基板。1. A layer on which an IC is mounted, a layer including a power source pattern for an external power source to which an external power source is connected, and both terminals of a bypass capacitor to an IC power source terminal are connected on the surface opposite to the layer on which the IC is mounted. And a layer including a power supply wiring and a ground wiring, the power supply terminal of the IC is connected in any one of the layers.
The power source pattern for the C power source terminal is provided spatially separated from the power source pattern for the external power source, the power source pattern for the external power source is connected to the power source wiring for the bypass capacitor, and the power source wiring for the bypass capacitor is connected. A multilayer circuit board connected to the power supply pattern for the IC power supply terminal. 【請求項２】 前記バイパスコンデンサ用電源配線は、
前記バイパスコンデンサを接続する範囲の線幅が他の部
分よりも細く形成されていることを特徴とする請求項１
に記載の多層回路基板。2. The power supply wiring for the bypass capacitor,
The line width of the range connecting the bypass capacitor is formed thinner than other portions.
The multi-layer circuit board according to. 【請求項３】 前記バイパスコンデンサ用電源配線は、
滑らかな曲線によりくびれた形状に形成されていること
を特徴とする請求項２に記載の多層回路基板。3. The power supply wiring for the bypass capacitor,
The multilayer circuit board according to claim 2, wherein the multilayer circuit board is formed in a constricted shape with a smooth curve. 【請求項４】 前記バイパスコンデンサ用電源配線に前
記バイパスコンデンサを装着するランドの幅が前記バイ
パスコンデンサ用電源配線の線幅と同等以上に形成され
ていることを特徴とする請求項１から請求項３までのい
ずれかに記載の多層回路基板。4. The width of a land for mounting the bypass capacitor on the bypass capacitor power supply wire is formed to be equal to or larger than the line width of the bypass capacitor power supply wire. 3. The multilayer circuit board according to any one of 3 to 3. 【請求項５】 前記バイパスコンデンサは容量の異なる
複数のコンデンサで構成され、前記バイパスコンデンサ
用電源配線上で前記ＩＣ電源端子用電源パターンに近い
ものほど容量が小さくなるように配置したことを特徴と
する請求項１から請求項４までのいずれかに記載の多層
回路基板。5. The bypass capacitor is composed of a plurality of capacitors having different capacities, and the bypass capacitor is arranged such that the closer it is to the power supply pattern for the IC power supply terminal, the smaller the capacity is on the power supply wiring for the bypass capacitor. The multilayer circuit board according to any one of claims 1 to 4. 【請求項６】 前記バイパスコンデンサ用電源配線は、
その周囲のバイパスコンデンサ用グランド配線との間
で、周方向に等分した複数箇所においてバイパスコンデ
ンサを接続するように構成されている請求項１から請求
項５までのいずれかに記載の多層回路基板。6. The power supply wiring for the bypass capacitor comprises:
The multilayer circuit board according to any one of claims 1 to 5, wherein the bypass capacitors are connected at a plurality of locations equally divided in the circumferential direction between the surrounding bypass wiring and the ground wiring for the bypass capacitors. . 【請求項７】 ＩＣを実装する層と、外部電源が接続さ
れる外部電源用電源パターンを含む層と、前記ＩＣを実
装する層とは反対面でＩＣ電源端子に対する貫通型の３
端子コンデンサの両電源端子およびグランド端子が接続
される電源配線およびグランド配線を含む層とを具備す
る多層回路基板において、 前記ＩＣの電源端子が何れかの層において接続されるＩ
Ｃ電源端子用電源パターンを前記外部電源用電源パター
ンに対して空間的に分離して設け、前記外部電源用電源
パターンを一方の３端子コンデンサ用電源配線に接続し
てあるとともに、前記ＩＣ電源端子用電源パターンを他
方の３端子コンデンサ用電源配線を接続してあることを
特徴とする多層回路基板。7. A layer for mounting an IC, a layer including a power source pattern for an external power source to which an external power source is connected, and a through type 3 for an IC power source terminal on a surface opposite to the layer for mounting the IC.
A multilayer circuit board comprising a power supply wiring to which both power supply terminals and a ground terminal of a terminal capacitor are connected and a layer including a ground wiring, wherein the power supply terminal of the IC is connected in any one of the layers.
The power source pattern for the C power source terminal is provided spatially separated from the power source pattern for the external power source, the power source pattern for the external power source is connected to one of the three-terminal capacitor power source wirings, and the IC power source terminal is also provided. A multi-layer circuit board, characterized in that the power supply pattern is connected to the power supply wiring for the other three-terminal capacitor. 【請求項８】 前記貫通型の３端子コンデンサはチップ
タイプである請求項７に記載の多層回路基板。8. The multilayer circuit board according to claim 7, wherein the through-type three-terminal capacitor is a chip type. 【請求項９】 前記バイパスコンデンサ用電源配線と前
記外部電源用電源パターンとの間にインダクタンス素子
が設けられている請求項１から請求項８までのいずれか
に記載の多層回路基板。9. The multilayer circuit board according to claim 1, further comprising an inductance element provided between the power supply wiring for the bypass capacitor and the power supply pattern for the external power supply. 【請求項１０】 前記ＩＣを実装する層に前記ＩＣのグ
ランド端子に位置対応してＩＣグランド端子用ランドが
形成され、前記ＩＣを実装する層とは異なる層としてグ
ランド層が設けられ、前記バイパスコンデンサまたは３
端子コンデンサを接続するグランド配線において前記Ｉ
Ｃグランド端子用ランドに位置対応してビアが形成さ
れ、このビアが前記グランド層に対して、前記ＩＣグラ
ンド端子用ランドが前記グランド層に接続されているの
と同じ位置で接続されている請求項１から請求項９まで
のいずれかに記載の多層回路基板。10. An IC ground terminal land is formed on a layer on which the IC is mounted so as to correspond to a ground terminal of the IC, and a ground layer is provided as a layer different from the layer on which the IC is mounted. Capacitor or 3
In the ground wiring connecting the terminal capacitor, the I
A via is formed corresponding to the position of the C ground terminal land, and the via is connected to the ground layer at the same position as the IC ground terminal land is connected to the ground layer. The multilayer circuit board according to any one of claims 1 to 9. 【請求項１１】 前記バイパスコンデンサまたは３端子
コンデンサを接続するグランド配線は、前記ＩＣ電源端
子用電源パターンを覆う状態に広く展開されている請求
項１から請求項１０までのいずれかに記載の多層回路基
板。11. The multi-layer according to claim 1, wherein the ground wiring connecting the bypass capacitor or the three-terminal capacitor is widely spread in a state of covering the power supply pattern for the IC power supply terminal. Circuit board. 【請求項１２】 前記外部電源用電源パターンと前記Ｉ
Ｃ電源端子用電源パターンとは同一の層に形成され、前
記ＩＣ電源端子用電源パターンは隣接層の信号配線を覆
う状態の広いベタ面に形成されている請求項１から請求
項１１までのいずれかに記載の多層回路基板。12. The power source pattern for the external power source and the I
12. The power supply pattern for a C power supply terminal is formed on the same layer, and the power supply pattern for an IC power supply terminal is formed on a wide solid surface covering a signal wiring of an adjacent layer. The multilayer circuit board according to claim 1. 【請求項１３】 前記バイパスコンデンサまたは３端子
コンデンサを接続するグランド配線は、少なくともその
一方の表面に導電性塗料が塗布されている請求項１から
請求項１２までのいずれかに記載の多層回路基板。13. The multilayer circuit board according to claim 1, wherein at least one surface of the ground wiring connecting the bypass capacitor or the three-terminal capacitor is coated with a conductive paint. . 【請求項１４】 請求項１から請求項１３までのいずれ
かに記載の多層回路基板が搭載されていることを特徴と
する電子機器。14. An electronic device on which the multilayer circuit board according to claim 1 is mounted.