JP2003197662A - 電子部品、電子部品の製造方法および装置 - Google Patents
電子部品、電子部品の製造方法および装置Info
- Publication number
- JP2003197662A JP2003197662A JP2001392361A JP2001392361A JP2003197662A JP 2003197662 A JP2003197662 A JP 2003197662A JP 2001392361 A JP2001392361 A JP 2001392361A JP 2001392361 A JP2001392361 A JP 2001392361A JP 2003197662 A JP2003197662 A JP 2003197662A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- bonding material
- sheet
- unit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 電子部品の反りを抑制し、略平坦に形成する
ことができるようにする。 【解決手段】 LSIユニット71は、LSIチップ7
2,LSIチップ73およびLSIチップ74を接合材
51によりモールド形成されたものを、さらに、ユニッ
ト別にダイシングして得られる。LSIチップ72,7
3,74を金型内に配置し、接合材51を注入してモー
ルドし、一体化する際、LSIチップ72,74の表面
を弾力性のあるラバーで押圧する。これにより、LSI
チップ72,74には接合材51の層が形成されなくな
る。LSIチップ73には接合材51の層が形成される
がその厚さを薄くすることができる。これにより、接合
材51とLSIチップ72,73,74の熱収縮率の差
に起因するLSIユニット71の反りを抑制し、略平坦
なLSIユニット71を形成することができる。
ことができるようにする。 【解決手段】 LSIユニット71は、LSIチップ7
2,LSIチップ73およびLSIチップ74を接合材
51によりモールド形成されたものを、さらに、ユニッ
ト別にダイシングして得られる。LSIチップ72,7
3,74を金型内に配置し、接合材51を注入してモー
ルドし、一体化する際、LSIチップ72,74の表面
を弾力性のあるラバーで押圧する。これにより、LSI
チップ72,74には接合材51の層が形成されなくな
る。LSIチップ73には接合材51の層が形成される
がその厚さを薄くすることができる。これにより、接合
材51とLSIチップ72,73,74の熱収縮率の差
に起因するLSIユニット71の反りを抑制し、略平坦
なLSIユニット71を形成することができる。
Description
【0001】
【発明の属する技術分野】本発明は、電子部品、電子部
品の製造方法および装置に関し、特に、簡単に反りを抑
制するようにした電子部品、電子部品の製造方法および
装置に関する。
品の製造方法および装置に関し、特に、簡単に反りを抑
制するようにした電子部品、電子部品の製造方法および
装置に関する。
【0002】
【従来の技術】近年、携帯端末や情報家電分野において
は、小型軽量化や高機能化に対する要求が強く、高速化
および高周波化が求められている。このため、1つのウ
エーハから多数のLSI(Large Scale Integration)
やIC(Integrated Circuit)が作成されるSOC(Syst
em On a Chip)でも、微細ピッチ化および高集積化が進
んでいる。
は、小型軽量化や高機能化に対する要求が強く、高速化
および高周波化が求められている。このため、1つのウ
エーハから多数のLSI(Large Scale Integration)
やIC(Integrated Circuit)が作成されるSOC(Syst
em On a Chip)でも、微細ピッチ化および高集積化が進
んでいる。
【0003】しかしながら、SOCで、ウエーハ上に作
成される複数のLSIやICは、すべてが良品というわ
けではなく、中には、不良品が存在する。LSIやIC
が不良品であるか否かは、作成プロセスの途中では判ら
ないので、途中の作業工程で、既に不良品となってしま
っている作成途中のLSIやICに対しても、残りのす
べての作業工程を施さなければならない。従って、歩留
まりが悪い場合、多くの作業が無駄となってしまう。
成される複数のLSIやICは、すべてが良品というわ
けではなく、中には、不良品が存在する。LSIやIC
が不良品であるか否かは、作成プロセスの途中では判ら
ないので、途中の作業工程で、既に不良品となってしま
っている作成途中のLSIやICに対しても、残りのす
べての作業工程を施さなければならない。従って、歩留
まりが悪い場合、多くの作業が無駄となってしまう。
【0004】そこで、近年、SIP(Single In-line Pa
ckage)が注目されている。SIPでは、SOCで作成さ
れ、すでに良品と確認されている各種(同種または異
種)のLSIやICを組み合わせて配置し、再配線し、
ユニットまたはモジュール化させることで1つの部品
(LSIまたはIC)として取り扱うことができるよう
にするものである。従って、歩留まりがよく、また、多
様な機能を有するLSIチップやICモジュールなどを
簡単に実現することができる。
ckage)が注目されている。SIPでは、SOCで作成さ
れ、すでに良品と確認されている各種(同種または異
種)のLSIやICを組み合わせて配置し、再配線し、
ユニットまたはモジュール化させることで1つの部品
(LSIまたはIC)として取り扱うことができるよう
にするものである。従って、歩留まりがよく、また、多
様な機能を有するLSIチップやICモジュールなどを
簡単に実現することができる。
【0005】LSIユニットやICモジュールを作成す
る1つの方法として、モールド成形により一括して、複
数個のLSIユニットやICモジュールを作成する方法
がある。その方法について、図1および図2の工程図を
参照して、順を追って説明する。
る1つの方法として、モールド成形により一括して、複
数個のLSIユニットやICモジュールを作成する方法
がある。その方法について、図1および図2の工程図を
参照して、順を追って説明する。
【0006】図1Aは、仮の支持基板1を示している。
支持基板1は、1辺が約20cmで、厚みが1mm乃至
3mmの金属、ガラス、または、シリコンにより構成さ
れる角板である。支持基板1の表面は、ミラー状に研磨
されている。
支持基板1は、1辺が約20cmで、厚みが1mm乃至
3mmの金属、ガラス、または、シリコンにより構成さ
れる角板である。支持基板1の表面は、ミラー状に研磨
されている。
【0007】図1Bに示されるように、支持基板1上に
は、接着用シート2が貼付けられ、さらに、その接着用
シート2上には、図1Cに示されるように、離散層3が
塗布される。この離散層3は、熱および紫外線が照射さ
れることにより、接着力を低下させる性質を持ってお
り、後の工程で接着用シート2の接着強度を下げるため
に塗布される。
は、接着用シート2が貼付けられ、さらに、その接着用
シート2上には、図1Cに示されるように、離散層3が
塗布される。この離散層3は、熱および紫外線が照射さ
れることにより、接着力を低下させる性質を持ってお
り、後の工程で接着用シート2の接着強度を下げるため
に塗布される。
【0008】次に、図1DのLSIチップ4およびLS
Iチップ5がデバイス面(活性面)を下にして、支持基
板1上に配置される。LSIチップ4およびLSIチッ
プ5は、SOCなどにより作成され、検査の結果、良品
であることが確認されたLSIチップである。
Iチップ5がデバイス面(活性面)を下にして、支持基
板1上に配置される。LSIチップ4およびLSIチッ
プ5は、SOCなどにより作成され、検査の結果、良品
であることが確認されたLSIチップである。
【0009】図1Dの例では、LSIチップ4およびL
SIチップ5により1つのLSIユニット(LSIチッ
プの組み合わせ)6が構成され、支持基板1上には、複
数のLSIユニット6が形成されるように、所定の数の
LSIチップ4およびLSIチップ5が所定の位置に配
置される。具体的には、用意されたLSIチップ4およ
びLSIチップ5は、画像認識機能を有するマウンタに
より、±5μm以上の精度で正確に予め決められた位置
に、デバイス面(活性面)を下(離散層3に接する方
向)にして、支持基板1上に配置される。
SIチップ5により1つのLSIユニット(LSIチッ
プの組み合わせ)6が構成され、支持基板1上には、複
数のLSIユニット6が形成されるように、所定の数の
LSIチップ4およびLSIチップ5が所定の位置に配
置される。具体的には、用意されたLSIチップ4およ
びLSIチップ5は、画像認識機能を有するマウンタに
より、±5μm以上の精度で正確に予め決められた位置
に、デバイス面(活性面)を下(離散層3に接する方
向)にして、支持基板1上に配置される。
【0010】次に、図2Eに示されるように、支持基板
1の周囲には、半導体ユニット6を固定するための接合
材8(図2F)の流出を防止するための流れ止め用ガイ
ド7が設置される。その後、図2Fに示されるように、
支持基板1上には、半導体ユニット6をモールドするた
めの接合材8が流し込まれる。
1の周囲には、半導体ユニット6を固定するための接合
材8(図2F)の流出を防止するための流れ止め用ガイ
ド7が設置される。その後、図2Fに示されるように、
支持基板1上には、半導体ユニット6をモールドするた
めの接合材8が流し込まれる。
【0011】図2Fにおいて、接合材8は、樹脂により
構成される。ただし、エポキシ樹脂は、熱膨張係数が大
きく、反りや割れを引き起こしやすい性質があるため、
その中でもできるだけその値の小さなものを選ぶ。
構成される。ただし、エポキシ樹脂は、熱膨張係数が大
きく、反りや割れを引き起こしやすい性質があるため、
その中でもできるだけその値の小さなものを選ぶ。
【0012】次に、図2Gに示されるように、接合材8
は、加熱により、硬化され、支持基板1から剥がされ、
さらに、流れ止め用ガイド7が外される。具体的には、
支持基板1上に形成されるものすべてが、100℃で3
0分加熱され、さらに、150℃で80分、加熱され
る。この加熱により、離散層3が接着用シート2の接着
力を低下させるので、接合材8およびLSIユニット6
のデバイス面は、支持基板1から容易に剥離でき、モー
ルドされたLSIユニット6の集積板が得られる(尚、
図1および図2においては、LSIユニット6の1ユニ
ット分しか示されていないが、実際には、この集積板
は、複数個のLSIユニット6により構成されてい
る)。
は、加熱により、硬化され、支持基板1から剥がされ、
さらに、流れ止め用ガイド7が外される。具体的には、
支持基板1上に形成されるものすべてが、100℃で3
0分加熱され、さらに、150℃で80分、加熱され
る。この加熱により、離散層3が接着用シート2の接着
力を低下させるので、接合材8およびLSIユニット6
のデバイス面は、支持基板1から容易に剥離でき、モー
ルドされたLSIユニット6の集積板が得られる(尚、
図1および図2においては、LSIユニット6の1ユニ
ット分しか示されていないが、実際には、この集積板
は、複数個のLSIユニット6により構成されてい
る)。
【0013】以上のように、作成されたLSIユニット
6の集積板は、再配線処理工程を経て、最終的には、ダ
イシングされ、個々のLSIユニット6に分けられて、
さまざまな電気回路に接続される。
6の集積板は、再配線処理工程を経て、最終的には、ダ
イシングされ、個々のLSIユニット6に分けられて、
さまざまな電気回路に接続される。
【0014】
【発明が解決しようとする課題】しかしながら、このモ
ールド成形により作成されたLSIユニット6の集積板
において、接合材8として用いられている樹脂は熱膨張
係数が大きいため、その中でもできるだけその値の小さ
な樹脂を使用しているにも関わらず、硬化収縮による影
響が生じてしまう。
ールド成形により作成されたLSIユニット6の集積板
において、接合材8として用いられている樹脂は熱膨張
係数が大きいため、その中でもできるだけその値の小さ
な樹脂を使用しているにも関わらず、硬化収縮による影
響が生じてしまう。
【0015】図3は、上記方法において作成されたLS
Iユニット6の集積板のうち、LSIユニット6の部分
のみを拡大した図である。
Iユニット6の集積板のうち、LSIユニット6の部分
のみを拡大した図である。
【0016】LSIチップ4(LSIチップ5)が表面
に出ているデバイス面f側とLSIチップ4(LSIチ
ップ5)が表面に出ていない面b側では、接合材8とし
て用いられている樹脂とLSIチップ4(LSIチップ
5)との収縮率の差が生じるため、図3に示されるよう
に、反りが発生してしまう。
に出ているデバイス面f側とLSIチップ4(LSIチ
ップ5)が表面に出ていない面b側では、接合材8とし
て用いられている樹脂とLSIチップ4(LSIチップ
5)との収縮率の差が生じるため、図3に示されるよう
に、反りが発生してしまう。
【0017】このように、LSIユニット6は、LSI
チップ4(LSIチップ5)が表面に出ているデバイス
面f側を凸とした形状に変形しやすく、以降の再配線処
理工程後、さまざまな電気回路に接続される場合におい
て、このLSIユニット6の接続が困難になる課題があ
った。
チップ4(LSIチップ5)が表面に出ているデバイス
面f側を凸とした形状に変形しやすく、以降の再配線処
理工程後、さまざまな電気回路に接続される場合におい
て、このLSIユニット6の接続が困難になる課題があ
った。
【0018】本発明は、このような状況に鑑みてなされ
たものであり、反りを抑制し、容易に電気回路に接続す
ることができるようにするものである。
たものであり、反りを抑制し、容易に電気回路に接続す
ることができるようにするものである。
【0019】
【課題を解決するための手段】本発明の第1の電子部品
は、接合材は、樹脂であり、半導体チップと略同じ厚さ
であることを特徴とする。
は、接合材は、樹脂であり、半導体チップと略同じ厚さ
であることを特徴とする。
【0020】複数の半導体チップは、金属薄膜により電
気的に、かつ、相互に再配線されているようにすること
ができる。
気的に、かつ、相互に再配線されているようにすること
ができる。
【0021】本発明の第2の電子部品は、接合材は、樹
脂であり、半導体チップのデバイス面と反対側の接合材
の面には、スリットが形成されていることを特徴とす
る。
脂であり、半導体チップのデバイス面と反対側の接合材
の面には、スリットが形成されていることを特徴とす
る。
【0022】複数の半導体チップは、金属薄膜により電
気的に、かつ、相互に再配線されているようにすること
ができる。
気的に、かつ、相互に再配線されているようにすること
ができる。
【0023】本発明の電子部品の製造方法は、第1の金
型と第2の金型との間に耐熱性高分子シートを配置する
第1のステップと、耐熱性高分子シートに、処理前は粘
着力を持つが処理後は粘着力が低下する粘着部材を配置
する第2のステップと、粘着部材の上に、半導体チップ
のデバイス面が接するように、複数の半導体チップを配
置する第3のステップと、半導体チップのデバイス面と
は反対側の第1の金型に、弾力性のあるシートを設置す
る第4のステップと、半導体チップの厚さに基づいて、
第1の金型と第2の金型を合わせる第5のステップと、
接合材により複数の半導体チップを耐熱性高分子シート
上にモールドする第6のステップと、粘着部材に所定の
工程を施して粘着部材の粘着力を低下させ、半導体チッ
プを配置した耐熱性高分子シートを剥離する第7のステ
ップと、複数の半導体チップにより構成される電子部品
の間において接合材を切断し、各電子部品を分離する第
8のステップとを含むことを特徴とする。
型と第2の金型との間に耐熱性高分子シートを配置する
第1のステップと、耐熱性高分子シートに、処理前は粘
着力を持つが処理後は粘着力が低下する粘着部材を配置
する第2のステップと、粘着部材の上に、半導体チップ
のデバイス面が接するように、複数の半導体チップを配
置する第3のステップと、半導体チップのデバイス面と
は反対側の第1の金型に、弾力性のあるシートを設置す
る第4のステップと、半導体チップの厚さに基づいて、
第1の金型と第2の金型を合わせる第5のステップと、
接合材により複数の半導体チップを耐熱性高分子シート
上にモールドする第6のステップと、粘着部材に所定の
工程を施して粘着部材の粘着力を低下させ、半導体チッ
プを配置した耐熱性高分子シートを剥離する第7のステ
ップと、複数の半導体チップにより構成される電子部品
の間において接合材を切断し、各電子部品を分離する第
8のステップとを含むことを特徴とする。
【0024】複数の半導体チップを、金属薄膜により電
気的に、かつ、相互に再配線する第9のステップをさら
に含むようにすることができる。
気的に、かつ、相互に再配線する第9のステップをさら
に含むようにすることができる。
【0025】弾力のあるシートは、ラバーであり、接合
材は、弾力のあるシートにより、半導体チップと略同じ
厚さに成形されるようにすることができる。
材は、弾力のあるシートにより、半導体チップと略同じ
厚さに成形されるようにすることができる。
【0026】弾力のあるシートは、凸状のパターニング
が施された耐熱性高分子シートであり、半導体チップの
デバイス面と反対側の接合材の面には、弾力のあるシー
トにより、スリットが形成されるようにすることができ
る。
が施された耐熱性高分子シートであり、半導体チップの
デバイス面と反対側の接合材の面には、弾力のあるシー
トにより、スリットが形成されるようにすることができ
る。
【0027】接合材は、液体の樹脂であるようにするこ
とができる。
とができる。
【0028】樹脂は、熱により軟化するタブレット型で
あるようにすることができる。
あるようにすることができる。
【0029】弾力性のあるシートは、第1の金型に直接
固定されているようにすることができる。
固定されているようにすることができる。
【0030】本発明の電子部品の製造装置は、第1の金
型と、第1の金型と圧接される第2の金型と、第1の金
型の上に配置されるとともに、表面に半導体チップが配
置される粘着性を有する第1のシート部材と、第1のシ
ート部材と第2の金型との間に配置され、第1の金型と
第2の金型が圧接され、内部に接合材が充填された状態
で、第1のシート部材上に配置された半導体チップの表
面を押圧する、弾性力を有する第2のシート部材とを備
えることを特徴とする。
型と、第1の金型と圧接される第2の金型と、第1の金
型の上に配置されるとともに、表面に半導体チップが配
置される粘着性を有する第1のシート部材と、第1のシ
ート部材と第2の金型との間に配置され、第1の金型と
第2の金型が圧接され、内部に接合材が充填された状態
で、第1のシート部材上に配置された半導体チップの表
面を押圧する、弾性力を有する第2のシート部材とを備
えることを特徴とする。
【0031】第2のシート部材は、半導体チップを押圧
する面に、突条を有するようにすることができる。
する面に、突条を有するようにすることができる。
【0032】本発明の第1の電子部品においては、樹脂
からなる接合材が、半導体チップと略同じ厚さにされ
る。
からなる接合材が、半導体チップと略同じ厚さにされ
る。
【0033】本発明の第2の電子部品においては、樹脂
からなる接合材の、半導体チップのデバイス面と反対側
の面には、スリットが形成される。
からなる接合材の、半導体チップのデバイス面と反対側
の面には、スリットが形成される。
【0034】本発明の電子部品の製造方法および装置に
おいては、半導体チップが弾力性を有する部材により押
印される。
おいては、半導体チップが弾力性を有する部材により押
印される。
【0035】
【発明の実施の形態】以下、図を参照して、本発明の実
施の形態について説明する。
施の形態について説明する。
【0036】図4は、本発明のLSIユニットの形成処
理装置のブロック図である。
理装置のブロック図である。
【0037】この形成処理装置は、シート配置部21、
LSI配置部22、弾力シート配置部23、金型処理部
24、接合材処理部25、加熱処理部26、再配線処理
部27およびダイシング部28により構成されている。
LSI配置部22、弾力シート配置部23、金型処理部
24、接合材処理部25、加熱処理部26、再配線処理
部27およびダイシング部28により構成されている。
【0038】シート配置部21は、耐熱性高分子シート
44(図6A)を用意し、所定の位置に配置する。ま
た、シート配置部21は、耐熱性高分子シート44に、
接着用シート45(図6A)を貼付けたり、その接着用
シート45に、離散層46(図6A)を塗布する。
44(図6A)を用意し、所定の位置に配置する。ま
た、シート配置部21は、耐熱性高分子シート44に、
接着用シート45(図6A)を貼付けたり、その接着用
シート45に、離散層46(図6A)を塗布する。
【0039】LSI配置部22は、画像認識機能を有す
るマウンタ(図示せず)を制御し、LSIチップ47
a,47bおよびLSIチップ48a,48b(図6
B)を耐熱性高分子シート44上に配置させる。弾力シ
ート配置部23は、上金型41(図6A)に、弾力性の
あるラバー50(図7C)または耐熱性高分子シート1
62(図20A)を配置する。
るマウンタ(図示せず)を制御し、LSIチップ47
a,47bおよびLSIチップ48a,48b(図6
B)を耐熱性高分子シート44上に配置させる。弾力シ
ート配置部23は、上金型41(図6A)に、弾力性の
あるラバー50(図7C)または耐熱性高分子シート1
62(図20A)を配置する。
【0040】金型処理部24は、所定の位置まで、上金
型41(図6A)を移動し、下金型42に圧接させる。
接合材処理部25は、上金型41および下金型42の間
に、接合材51(図8E)を充填する処理を行う。加熱
処理部26は、上金型41および下金型42の間に形成
されるもの全てを所定の温度で加熱したり、加熱により
硬化したLSIユニット49a,49b(図6B)を耐
熱性高分子シート44から剥離する。
型41(図6A)を移動し、下金型42に圧接させる。
接合材処理部25は、上金型41および下金型42の間
に、接合材51(図8E)を充填する処理を行う。加熱
処理部26は、上金型41および下金型42の間に形成
されるもの全てを所定の温度で加熱したり、加熱により
硬化したLSIユニット49a,49b(図6B)を耐
熱性高分子シート44から剥離する。
【0041】再配線処理部27は、LSIユニット49
a,49bの再配線処理を行う。ダイシング部28は、
複数個のLSIユニット49a,49bにより構成され
ているLSIユニット49a,49bの集積板を各ユニ
ット毎にダイシングする。
a,49bの再配線処理を行う。ダイシング部28は、
複数個のLSIユニット49a,49bにより構成され
ているLSIユニット49a,49bの集積板を各ユニ
ット毎にダイシングする。
【0042】次に、図5のフローチャートと図6乃至図
10の工程図を参照して、本発明のLSIユニットの形
成処理を説明する。
10の工程図を参照して、本発明のLSIユニットの形
成処理を説明する。
【0043】このLSIユニットの形成処理は、図6A
に示されるように、上金型41および下金型42を使用
して実行される。下金型42には、ストッパ43が、配
置されており、このストッパ43により、成形するLS
Iユニットの集積板の板厚が予め設定される。
に示されるように、上金型41および下金型42を使用
して実行される。下金型42には、ストッパ43が、配
置されており、このストッパ43により、成形するLS
Iユニットの集積板の板厚が予め設定される。
【0044】まず、ステップS1において、シート配置
部21は、耐熱性高分子シート44を用意し、下金型4
2の所定の位置に配置する。ステップS2において、シ
ート配置部21は、耐熱性高分子シート44上に接着用
シート45を貼付け、さらに、その上に離散層46を塗
布する。この離散層46は、熱および紫外線が照射され
ることにより、接着力を低下させる性質を持っており、
後の工程で、接着用シート45の接着強度を下げるため
に塗布される。
部21は、耐熱性高分子シート44を用意し、下金型4
2の所定の位置に配置する。ステップS2において、シ
ート配置部21は、耐熱性高分子シート44上に接着用
シート45を貼付け、さらに、その上に離散層46を塗
布する。この離散層46は、熱および紫外線が照射され
ることにより、接着力を低下させる性質を持っており、
後の工程で、接着用シート45の接着強度を下げるため
に塗布される。
【0045】次に、ステップS3において、LSI配置
部22は、図6Bに示されるように、任意の数のLSI
チップ47a,47bおよびLSIチップ48a,48
b(以下、LSIチップ47a,47bおよびLSIチ
ップ48a,48bを個々に区別する必要がない場合、
単にLSIチップ47およびLSIチップ48と称す
る)を、耐熱性高分子シート44の離散層46の上に、
デバイス面(活性面)を下(離散層46に接する方向)
にして配置する。LSIチップ47およびLSIチップ
48は、同じ厚さのLSIチップであり、SOCにより
作成され、検査の結果、良品であることが確認されたL
SIチップである。
部22は、図6Bに示されるように、任意の数のLSI
チップ47a,47bおよびLSIチップ48a,48
b(以下、LSIチップ47a,47bおよびLSIチ
ップ48a,48bを個々に区別する必要がない場合、
単にLSIチップ47およびLSIチップ48と称す
る)を、耐熱性高分子シート44の離散層46の上に、
デバイス面(活性面)を下(離散層46に接する方向)
にして配置する。LSIチップ47およびLSIチップ
48は、同じ厚さのLSIチップであり、SOCにより
作成され、検査の結果、良品であることが確認されたL
SIチップである。
【0046】図6Bの例では、LSIチップ47および
LSIチップ48により1つのLSIユニット(半導体
LSIの組み合わせ)49(49a,49b)が構成さ
れ、耐熱性高分子シート44上には、複数のLSIユニ
ット49が形成されるように、所定の数のLSIチップ
47およびLSIチップ48が所定の位置に配置され
る。具体的には、用意されたLSIチップ47およびL
SIチップ48は、デバイス面を下(離散層46に接す
る方向)にして、画像認識機能を有するマウンタによ
り、±5μm以上の精度で正確に予め決められた位置に
配置される。さらに、図8Eを参照して後述するが、接
合材51の流し込みのため、耐熱性高分子シート44の
センター(接合材51を流し込む湯口41aに対向する
位置)には、LSIチップ47またはLSIチップ48
は配置されない。
LSIチップ48により1つのLSIユニット(半導体
LSIの組み合わせ)49(49a,49b)が構成さ
れ、耐熱性高分子シート44上には、複数のLSIユニ
ット49が形成されるように、所定の数のLSIチップ
47およびLSIチップ48が所定の位置に配置され
る。具体的には、用意されたLSIチップ47およびL
SIチップ48は、デバイス面を下(離散層46に接す
る方向)にして、画像認識機能を有するマウンタによ
り、±5μm以上の精度で正確に予め決められた位置に
配置される。さらに、図8Eを参照して後述するが、接
合材51の流し込みのため、耐熱性高分子シート44の
センター(接合材51を流し込む湯口41aに対向する
位置)には、LSIチップ47またはLSIチップ48
は配置されない。
【0047】尚、図6Bにおいて、LSIユニット49
が、LSIチップ47およびLSIチップ48により構
成されているが、組み合わせるLSIチップは、同じ種
類でも異なる種類でもよく、さらに、その組み合わせる
数は、2個以上であれば、いくつでもよい。ただし、組
み合わせるLSIチップは、良品と確認されたものに限
られる。
が、LSIチップ47およびLSIチップ48により構
成されているが、組み合わせるLSIチップは、同じ種
類でも異なる種類でもよく、さらに、その組み合わせる
数は、2個以上であれば、いくつでもよい。ただし、組
み合わせるLSIチップは、良品と確認されたものに限
られる。
【0048】次に、ステップS4において、弾力シート
配置部23は、図7Cに示されるように、上金型41
に、ラバー50を配置する。ラバー50は、耐熱性があ
り、且つ、弾力性がある。尚、ラバー50は、LSIユ
ニット49の集積板を成形する毎に設置するようにして
もよいし、上金型41に予め固定しておき、繰り返し使
用するようにしてもよい。
配置部23は、図7Cに示されるように、上金型41
に、ラバー50を配置する。ラバー50は、耐熱性があ
り、且つ、弾力性がある。尚、ラバー50は、LSIユ
ニット49の集積板を成形する毎に設置するようにして
もよいし、上金型41に予め固定しておき、繰り返し使
用するようにしてもよい。
【0049】その後、ステップS5において、図7Dの
矢印に示されるように、金型処理部24は、LSIチッ
プ47およびLSIチップ48を挟むように、所定の位
置まで、上金型41を移動させる。上金型41が、配置
されるLSIチップのうち、その厚さが最も薄いLSI
チップの表面をラバー50がその弾力性を利用して軽く
押圧する位置で停止するように、その位置は、予め設定
されている(尚、下金型42を移動させたり、上金型4
1と下金型42の両方を移動させるようにしてもよ
い)。
矢印に示されるように、金型処理部24は、LSIチッ
プ47およびLSIチップ48を挟むように、所定の位
置まで、上金型41を移動させる。上金型41が、配置
されるLSIチップのうち、その厚さが最も薄いLSI
チップの表面をラバー50がその弾力性を利用して軽く
押圧する位置で停止するように、その位置は、予め設定
されている(尚、下金型42を移動させたり、上金型4
1と下金型42の両方を移動させるようにしてもよ
い)。
【0050】実際には、上金型41に設置されたラバー
50がLSIチップ47およびLSIチップ48の表面
を押圧するように2つの金型が圧接されるが、図8Eお
よび図8Fにおいては、説明の便宜上、離して記載され
ている。
50がLSIチップ47およびLSIチップ48の表面
を押圧するように2つの金型が圧接されるが、図8Eお
よび図8Fにおいては、説明の便宜上、離して記載され
ている。
【0051】次に、ステップS6において、接合材処理
部25は、図8Eに示されるように、LSIチップ47
およびLSIチップ48を接合するための接合材51を
上金型41および下金型42の間に注入する。接合材5
1は、液体の樹脂で形成されており、上金型41のセン
ターにある湯口41aより上金型41および下金型42
の間に形成されている空間に注入される。このように、
金型の中央から接合材51を注入することにより、側面
から注入するよりも、接合材51の流れが均一化でき
る。ただし、センターより接合材51を注入させるの
で、接合材51の流れを促進するため、耐熱性高分子シ
ート44のセンター(湯口41aの近傍)には、LSI
チップ47またはLSIチップ48を配置しない方が望
ましい。
部25は、図8Eに示されるように、LSIチップ47
およびLSIチップ48を接合するための接合材51を
上金型41および下金型42の間に注入する。接合材5
1は、液体の樹脂で形成されており、上金型41のセン
ターにある湯口41aより上金型41および下金型42
の間に形成されている空間に注入される。このように、
金型の中央から接合材51を注入することにより、側面
から注入するよりも、接合材51の流れが均一化でき
る。ただし、センターより接合材51を注入させるの
で、接合材51の流れを促進するため、耐熱性高分子シ
ート44のセンター(湯口41aの近傍)には、LSI
チップ47またはLSIチップ48を配置しない方が望
ましい。
【0052】尚、以下の図においては、湯口41aの図
示は、適宜省略する。
示は、適宜省略する。
【0053】図8Fに示されるように、注入された接合
材51は、LSIチップ47およびLSIチップ48の
間を埋めるように左右に広がる。その後、ステップS7
において、加熱処理部26は、上金型41および下金型
42の間に形成されるもの全てを加熱させ、接合材51
を硬化し、耐熱性高分子シート44からLSIユニット
49を剥離する。具体的には、耐熱性高分子シート44
上に形成されるもの全てが、100℃で30分加熱さ
れ、さらに、150℃で80分、加熱される。この加熱
により、離散層46が接着用シート45の接着力を低下
させるので、接合材51およびLSIユニット49は、
耐熱性高分子シート44から容易に剥離でき、モールド
されたLSIユニット49の集積板が得られる。
材51は、LSIチップ47およびLSIチップ48の
間を埋めるように左右に広がる。その後、ステップS7
において、加熱処理部26は、上金型41および下金型
42の間に形成されるもの全てを加熱させ、接合材51
を硬化し、耐熱性高分子シート44からLSIユニット
49を剥離する。具体的には、耐熱性高分子シート44
上に形成されるもの全てが、100℃で30分加熱さ
れ、さらに、150℃で80分、加熱される。この加熱
により、離散層46が接着用シート45の接着力を低下
させるので、接合材51およびLSIユニット49は、
耐熱性高分子シート44から容易に剥離でき、モールド
されたLSIユニット49の集積板が得られる。
【0054】図8Gは、熱硬化後、高耐熱性分子シート
44から剥離され、上金型41および下金型42から外
されたLSIユニット49の集積板を表している。接合
材51がLSIチップ47およびLSIチップ48と同
じ厚さになるようにストッパ43を設定する際に、上金
型41がLSIチップ47およびLSIチップ48に直
接当たらないような位置に止めることが常に要求されて
いた(上金型41をLSIチップ47およびLSIチッ
プ48の表面に直接当接させると、LSIチップ47お
よびLSIチップ48が破損してしまう)設定は、上金
型41に弾力性のあるラバー50を配置することによ
り、緩和される。
44から剥離され、上金型41および下金型42から外
されたLSIユニット49の集積板を表している。接合
材51がLSIチップ47およびLSIチップ48と同
じ厚さになるようにストッパ43を設定する際に、上金
型41がLSIチップ47およびLSIチップ48に直
接当たらないような位置に止めることが常に要求されて
いた(上金型41をLSIチップ47およびLSIチッ
プ48の表面に直接当接させると、LSIチップ47お
よびLSIチップ48が破損してしまう)設定は、上金
型41に弾力性のあるラバー50を配置することによ
り、緩和される。
【0055】また、ラバー50がLSIチップ47およ
びLSIチップ48を軽く押圧するように上金型41と
下金型42の位置を設定することにより、接合材51
(図8E)がラバー50とLSIチップ47およびLS
Iチップ48の間に入り込んでしまうのを防止すること
ができるので、接合材51を、LSIチップ47および
LSIチップ48と同じ厚さに簡単に形成することがで
きる。
びLSIチップ48を軽く押圧するように上金型41と
下金型42の位置を設定することにより、接合材51
(図8E)がラバー50とLSIチップ47およびLS
Iチップ48の間に入り込んでしまうのを防止すること
ができるので、接合材51を、LSIチップ47および
LSIチップ48と同じ厚さに簡単に形成することがで
きる。
【0056】さらに、ラバー50によりLSIチップ4
7およびLSIチップ48を押圧することにより、図6
BにおいてLSIチップ47およびLSIチップ48が
配置されたときに、LSIチップ47およびLSIチッ
プ48と接着用シート45および離散層46との間に入
り込んだ空気などを抜く(押し出す)ことができ、それ
に伴う、接着不良またはLSIユニット49の厚み違い
の発生などを抑制することができる。また、流動する接
合材51によりLSIチップ47およびLSIチップ4
8が押圧され、その位置がずれてしまうようなことも抑
制される。さらに、LSIユニット49の集積板は、ラ
バー50により固定されたまま熱硬化されるので、LS
Iチップ47およびLSIチップ48のデバイス面とは
反対側の面にも接合材51による層が形成されないの
で、LSIチップ47およびLSIチップ48と接合材
51との収縮率の差の影響があったとしても、反りの発
生を抑制し、略平坦なLSIユニット49の集積板を形
成することができる。
7およびLSIチップ48を押圧することにより、図6
BにおいてLSIチップ47およびLSIチップ48が
配置されたときに、LSIチップ47およびLSIチッ
プ48と接着用シート45および離散層46との間に入
り込んだ空気などを抜く(押し出す)ことができ、それ
に伴う、接着不良またはLSIユニット49の厚み違い
の発生などを抑制することができる。また、流動する接
合材51によりLSIチップ47およびLSIチップ4
8が押圧され、その位置がずれてしまうようなことも抑
制される。さらに、LSIユニット49の集積板は、ラ
バー50により固定されたまま熱硬化されるので、LS
Iチップ47およびLSIチップ48のデバイス面とは
反対側の面にも接合材51による層が形成されないの
で、LSIチップ47およびLSIチップ48と接合材
51との収縮率の差の影響があったとしても、反りの発
生を抑制し、略平坦なLSIユニット49の集積板を形
成することができる。
【0057】以上のようにして形成されるLSIユニッ
トの集積板の他の例を、図11を参照して説明する。
トの集積板の他の例を、図11を参照して説明する。
【0058】このLSIユニット71は、LSIチップ
72,73および74を1ユニットとして、接合材51
によりモールドされている。LSIチップ72,73お
よび74は、図6BのLSIチップ47およびLSIチ
ップ48と同様にSOCなどにより作成され、検査され
た良品のLSIチップである。また、LSIチップ7
2,73および74は、それぞれ種類も大きさも異な
る。さらに、LSIチップ73は、LSIチップ72お
よび74に較べて厚さが薄い
72,73および74を1ユニットとして、接合材51
によりモールドされている。LSIチップ72,73お
よび74は、図6BのLSIチップ47およびLSIチ
ップ48と同様にSOCなどにより作成され、検査され
た良品のLSIチップである。また、LSIチップ7
2,73および74は、それぞれ種類も大きさも異な
る。さらに、LSIチップ73は、LSIチップ72お
よび74に較べて厚さが薄い
【0059】このような場合に、LSIチップ72およ
びLSIチップ74だけをラバー50で押圧し、LSI
チップ73を押圧しないようにすれば、図11に示され
るようなLSIユニット71が得られることになる。
びLSIチップ74だけをラバー50で押圧し、LSI
チップ73を押圧しないようにすれば、図11に示され
るようなLSIユニット71が得られることになる。
【0060】このような場合においてもLSIチップ7
2およびLSIチップ74のデバイス面とは反対側(図
中、上側)の面には、接合材51の層が形成されない
し、LSIチップ73のデバイス面とは反対側の面には
接合材51の層が形成されるが、その厚さは薄くするこ
とができる。従って、反りの発生は少なくなる。
2およびLSIチップ74のデバイス面とは反対側(図
中、上側)の面には、接合材51の層が形成されない
し、LSIチップ73のデバイス面とは反対側の面には
接合材51の層が形成されるが、その厚さは薄くするこ
とができる。従って、反りの発生は少なくなる。
【0061】図5に戻って、次に、ステップS8におい
て、再配線処理部27は、LSIユニット49の集積板
の再配線処理を実行する。LSIユニット49の再配線
処理について、図12のフローチャートを参照して説明
する。
て、再配線処理部27は、LSIユニット49の集積板
の再配線処理を実行する。LSIユニット49の再配線
処理について、図12のフローチャートを参照して説明
する。
【0062】ステップS21において、再配線処理部2
7は、LSIユニット49のデバイス面に、層間膜52
として、オーバーコート樹脂(例えば、感光性ポリイミ
ド液体樹脂)をスピンナーコートする。この層間膜52
は、接合材51およびLSIユニット49のデバイス面
を平坦化させ、さらに、LSIチップ47およびLSI
チップ48のパッシベーション膜として作用する。
7は、LSIユニット49のデバイス面に、層間膜52
として、オーバーコート樹脂(例えば、感光性ポリイミ
ド液体樹脂)をスピンナーコートする。この層間膜52
は、接合材51およびLSIユニット49のデバイス面
を平坦化させ、さらに、LSIチップ47およびLSI
チップ48のパッシベーション膜として作用する。
【0063】さらに、再配線処理部27は、ステップS
22において、層間膜52上の所定の位置に、30μm
以下のコンタクトホール53を作成する。図9Iに示さ
れるように、層間膜52上のLSIチップ47およびL
SIチップ48のボンドエリアには、LSIチップ47
およびLSIチップ48を再配線するために、LSIユ
ニット49あたり数百個乃至数千個のコンタクトホール
53が作成される。このコンタクトホール53は、層間
膜52上にフォトレジストを形成し、その後、フォトレ
ジストの所定の位置を、露光、現像、および、加熱硬化
することにより作成される。
22において、層間膜52上の所定の位置に、30μm
以下のコンタクトホール53を作成する。図9Iに示さ
れるように、層間膜52上のLSIチップ47およびL
SIチップ48のボンドエリアには、LSIチップ47
およびLSIチップ48を再配線するために、LSIユ
ニット49あたり数百個乃至数千個のコンタクトホール
53が作成される。このコンタクトホール53は、層間
膜52上にフォトレジストを形成し、その後、フォトレ
ジストの所定の位置を、露光、現像、および、加熱硬化
することにより作成される。
【0064】次に、ステップS23において、再配線処
理部27は、図9Jに示されるように、コンタクトホー
ル53が作成された層間膜52上に、再配線層55(図
10K)になる金属薄膜54を成膜する。金属薄膜54
は、ニッケルまたはクロムの下地層と銅とが一緒にスパ
ッタ技術により成膜されたものである。下地層は、層間
膜52と銅の密着をよくするための層であり、厚みは、
500Å乃至2000Åである。また、銅の厚みは、5
000Å乃至5μmである。
理部27は、図9Jに示されるように、コンタクトホー
ル53が作成された層間膜52上に、再配線層55(図
10K)になる金属薄膜54を成膜する。金属薄膜54
は、ニッケルまたはクロムの下地層と銅とが一緒にスパ
ッタ技術により成膜されたものである。下地層は、層間
膜52と銅の密着をよくするための層であり、厚みは、
500Å乃至2000Åである。また、銅の厚みは、5
000Å乃至5μmである。
【0065】さらに、ステップS24において、再配線
処理部27は、フォトプロセスにより、この金属薄膜5
4上に、所定の回路パターンの元になるマスクパターン
をフォトレジストで形成する。その後、ステップS25
において、再配線処理部27は、回路パターンの元にな
るマスクパターンが形成されたフォトレジストを表面に
有する金属薄膜54に対して金属の専用エッチング液に
よりエッチングを行い、金属薄膜54に回路パターンを
転写する。その後、再配線処理部27は、金属薄膜54
上のレジストを、除去する。これにより、図10Kに示
されるように、層間膜52上に再配線層55が形成され
る。
処理部27は、フォトプロセスにより、この金属薄膜5
4上に、所定の回路パターンの元になるマスクパターン
をフォトレジストで形成する。その後、ステップS25
において、再配線処理部27は、回路パターンの元にな
るマスクパターンが形成されたフォトレジストを表面に
有する金属薄膜54に対して金属の専用エッチング液に
よりエッチングを行い、金属薄膜54に回路パターンを
転写する。その後、再配線処理部27は、金属薄膜54
上のレジストを、除去する。これにより、図10Kに示
されるように、層間膜52上に再配線層55が形成され
る。
【0066】尚、図6乃至図10においては、LSIユ
ニット49の1ユニット分しか示されていないが、実際
には、LSIユニット49の集積板は、複数個のLSI
ユニット49により構成されている。従って、ダイシン
グ部28は、以上のようして、再配線処理が行われ、形
成されたLSIユニット49の集積板を、ステップS9
において、図10Lに示されるように、それぞれ、1ユ
ニット毎にブレード56によりダイシング(切削加工)
する。これにより、多数のLSIユニット49が得られ
る。
ニット49の1ユニット分しか示されていないが、実際
には、LSIユニット49の集積板は、複数個のLSI
ユニット49により構成されている。従って、ダイシン
グ部28は、以上のようして、再配線処理が行われ、形
成されたLSIユニット49の集積板を、ステップS9
において、図10Lに示されるように、それぞれ、1ユ
ニット毎にブレード56によりダイシング(切削加工)
する。これにより、多数のLSIユニット49が得られ
る。
【0067】次に、図13のフローチャートと図14の
工程図を参照して、本発明のLSIユニットの形成処理
の他の例を説明する。
工程図を参照して、本発明のLSIユニットの形成処理
の他の例を説明する。
【0068】図14は、図6乃至図10のLSIユニッ
トの形成処理の耐熱性高分子シート44の代わりに耐熱
性高分子シート101を用いて、さらに、接着用シート
45、離散層46およびラバー50を逆に配置したもの
であり、図14において、図6乃至図10における場合
と対応する部分には対応する符号を付してあり、その説
明は繰り返しになるので省略する。
トの形成処理の耐熱性高分子シート44の代わりに耐熱
性高分子シート101を用いて、さらに、接着用シート
45、離散層46およびラバー50を逆に配置したもの
であり、図14において、図6乃至図10における場合
と対応する部分には対応する符号を付してあり、その説
明は繰り返しになるので省略する。
【0069】ステップS41において、シート配置部2
1は、耐熱性高分子シート101を用意し、上金型41
と下金型42の間の所定の位置に配置する。耐熱性高分
子シート101上の周囲には、作業性向上のため、耐熱
性高分子シート101を固定するシート固定枠102が
配置されている。ステップS42において、シート配置
部21は、耐熱性高分子シート101の下に接着用シー
ト45を貼付け、さらに、その下に離散層46を塗布す
る。
1は、耐熱性高分子シート101を用意し、上金型41
と下金型42の間の所定の位置に配置する。耐熱性高分
子シート101上の周囲には、作業性向上のため、耐熱
性高分子シート101を固定するシート固定枠102が
配置されている。ステップS42において、シート配置
部21は、耐熱性高分子シート101の下に接着用シー
ト45を貼付け、さらに、その下に離散層46を塗布す
る。
【0070】次に、ステップS43において、LSI配
置部22は、図14Aに示されるように、任意の数のL
SIチップ47およびLSIチップ48を、耐熱性高分
子シート101の離散層46の下に、デバイス面(活性
面)を上(離散層46に接する方向)にして配置する。
置部22は、図14Aに示されるように、任意の数のL
SIチップ47およびLSIチップ48を、耐熱性高分
子シート101の離散層46の下に、デバイス面(活性
面)を上(離散層46に接する方向)にして配置する。
【0071】次に、ステップS44において、弾力シー
ト配置部23は、下金型42に、ラバー50を配置す
る。
ト配置部23は、下金型42に、ラバー50を配置す
る。
【0072】その後、ステップS45において、図14
Aの矢印に示されるように、金型処理部24は、LSI
チップ47およびLSIチップ48を挟むように、所定
の位置まで、上金型41を移動させる。この位置は、L
SIチップ47およびLSIチップ48が下金型42の
ラバー50により軽く押圧される位置に予め設定されて
いる。
Aの矢印に示されるように、金型処理部24は、LSI
チップ47およびLSIチップ48を挟むように、所定
の位置まで、上金型41を移動させる。この位置は、L
SIチップ47およびLSIチップ48が下金型42の
ラバー50により軽く押圧される位置に予め設定されて
いる。
【0073】実際には、上金型41と耐熱性高分子シー
ト101、並びに、下金型42に設置されたラバー50
とLSIチップ47およびLSIチップ48とが接して
いるが、図14Bにおいては、説明の便宜上、離して記
載されている。
ト101、並びに、下金型42に設置されたラバー50
とLSIチップ47およびLSIチップ48とが接して
いるが、図14Bにおいては、説明の便宜上、離して記
載されている。
【0074】次に、ステップS46において、図14B
に示されるように、接合材処理部25は、LSIチップ
47およびLSIチップ48を接合するための接合材5
1を上金型41および下金型42の間の空間に注入す
る。接合材51は、液体の樹脂で構成されている。接合
材51は、下金型42のセンターにある湯口42aより
に注入される。
に示されるように、接合材処理部25は、LSIチップ
47およびLSIチップ48を接合するための接合材5
1を上金型41および下金型42の間の空間に注入す
る。接合材51は、液体の樹脂で構成されている。接合
材51は、下金型42のセンターにある湯口42aより
に注入される。
【0075】ステップS47乃至S49の処理は、図5
のステップS7乃至S9の処理と同様のため、その説明
を省略する。
のステップS7乃至S9の処理と同様のため、その説明
を省略する。
【0076】以上のように、接合材51を下金型42側
の湯口42aから流し込むようにしても、図5のフロー
チャートのLSIユニットの形成処理と同様の効果を得
ることができる。
の湯口42aから流し込むようにしても、図5のフロー
チャートのLSIユニットの形成処理と同様の効果を得
ることができる。
【0077】次に、図15のフローチャートと図16の
工程図を参照して、本発明のLSIユニットの形成処理
のさらに他の例を説明する。尚、図16において、図1
4における場合と対応する部分には対応する符号を付し
てあり、その説明は繰り返しになるので省略する。
工程図を参照して、本発明のLSIユニットの形成処理
のさらに他の例を説明する。尚、図16において、図1
4における場合と対応する部分には対応する符号を付し
てあり、その説明は繰り返しになるので省略する。
【0078】このLSIユニットの形成処理は、図16
Aに示されるように、上金型41および下金型121を
使用して実行される。下金型121には、センターに可
動台(プランジャ)122が配置されている。可動台1
22上には、ラバー50と同質のラバー123が設置さ
れており、可動台122は、ラバー123上に、接合材
124を乗せ、上金型41および下金型121の間の空
間に、接合材124を配置する。
Aに示されるように、上金型41および下金型121を
使用して実行される。下金型121には、センターに可
動台(プランジャ)122が配置されている。可動台1
22上には、ラバー50と同質のラバー123が設置さ
れており、可動台122は、ラバー123上に、接合材
124を乗せ、上金型41および下金型121の間の空
間に、接合材124を配置する。
【0079】ステップS61乃至S64の処理は、図1
3のステップS41乃至S44の処理と同様のため、そ
の説明を省略する。
3のステップS41乃至S44の処理と同様のため、そ
の説明を省略する。
【0080】ステップS65において、図16Bに示さ
れるように、接合材処理部25は、可動台122を移動
させ、LSIチップ47およびLSIチップ48をモー
ルドするための接合材124を上金型41および下金型
121の間の空間に配置する。接合材124は、175
℃の高温で軟化するタブレット(固形)の樹脂で構成さ
れている。また、接合材124は、正確に予め計量され
た量でタブレット化されている。そこで、ステップS6
6において、加熱処理部26は、上金型41および下金
型121の間に形成されるもの全てを175℃の高温で
加熱させ、接合材124を軟化させる。
れるように、接合材処理部25は、可動台122を移動
させ、LSIチップ47およびLSIチップ48をモー
ルドするための接合材124を上金型41および下金型
121の間の空間に配置する。接合材124は、175
℃の高温で軟化するタブレット(固形)の樹脂で構成さ
れている。また、接合材124は、正確に予め計量され
た量でタブレット化されている。そこで、ステップS6
6において、加熱処理部26は、上金型41および下金
型121の間に形成されるもの全てを175℃の高温で
加熱させ、接合材124を軟化させる。
【0081】さらに、ステップS67において、図16
Bの矢印に示されるように、金型処理部24は、LSI
チップ47およびLSIチップ48を挟むように、所定
の位置まで、上金型41を移動させ、軟化した接合材1
24をプレス成形する。下金型121に配置されたラバ
ー50およびラバー123により、ラバー50およびラ
バー123とLSIチップ47およびLSIチップ48
との間に接合材124が入り込むことが抑制され、さら
に、接合材124を下金型121上に、LSIチップ4
7およびLSIチップ48の間を埋めるように左右に広
げることができる。尚、この場合も、下金型121を移
動させるようにしてもよい。
Bの矢印に示されるように、金型処理部24は、LSI
チップ47およびLSIチップ48を挟むように、所定
の位置まで、上金型41を移動させ、軟化した接合材1
24をプレス成形する。下金型121に配置されたラバ
ー50およびラバー123により、ラバー50およびラ
バー123とLSIチップ47およびLSIチップ48
との間に接合材124が入り込むことが抑制され、さら
に、接合材124を下金型121上に、LSIチップ4
7およびLSIチップ48の間を埋めるように左右に広
げることができる。尚、この場合も、下金型121を移
動させるようにしてもよい。
【0082】その後、ステップS68において、加熱処
理部26は、上金型41および下金型121の間に形成
されるもの全てを所定の温度で加熱させる。具体的に
は、上金型41および下金型121の間に形成されるも
の全てが、100℃で30分加熱され、さらに、150
℃で80分、加熱される。これにより、接合材124が
硬化され、耐熱性高分子シート101からLSIユニッ
ト49が剥離される。この加熱により、離散層46が接
着用シート45の接着力を低下させるので、接合材12
4およびLSIユニット49は、耐熱性高分子シート1
01から容易に剥離でき、モールドされたLSIユニッ
ト49の集積板が得られる。
理部26は、上金型41および下金型121の間に形成
されるもの全てを所定の温度で加熱させる。具体的に
は、上金型41および下金型121の間に形成されるも
の全てが、100℃で30分加熱され、さらに、150
℃で80分、加熱される。これにより、接合材124が
硬化され、耐熱性高分子シート101からLSIユニッ
ト49が剥離される。この加熱により、離散層46が接
着用シート45の接着力を低下させるので、接合材12
4およびLSIユニット49は、耐熱性高分子シート1
01から容易に剥離でき、モールドされたLSIユニッ
ト49の集積板が得られる。
【0083】ステップS69およびS70の処理は、図
13のステップS48およびS49の処理と同様のた
め、その説明を省略する。
13のステップS48およびS49の処理と同様のた
め、その説明を省略する。
【0084】以上により、タブレット(固形)の樹脂か
らなる接合材124を用いることでも、図5のフローチ
ャートのLSIユニットの形成処理と同様の効果のLS
Iユニット49の集積板を得ることができる。
らなる接合材124を用いることでも、図5のフローチ
ャートのLSIユニットの形成処理と同様の効果のLS
Iユニット49の集積板を得ることができる。
【0085】次に、図17のフローチャートと図18の
工程図を参照して、本発明のLSIユニットの形成処理
のさらに他の例を説明する。尚、図18において、図6
乃至図10における場合と対応する部分には対応する符
号を付してあり、その説明は繰り返しになるので省略す
る。
工程図を参照して、本発明のLSIユニットの形成処理
のさらに他の例を説明する。尚、図18において、図6
乃至図10における場合と対応する部分には対応する符
号を付してあり、その説明は繰り返しになるので省略す
る。
【0086】ステップS91およびS92の処理は、図
5のステップS1およびS2の処理と同様のため、その
説明を省略する。
5のステップS1およびS2の処理と同様のため、その
説明を省略する。
【0087】ステップS93において、LSI配置部2
2は、図18Aに示されるように、任意の数のLSIチ
ップ141a,141b,141cおよびLSIチップ
142a,142b,142c(以下、LSIチップ1
41a,141b,141cおよびLSIチップ142
a,142b,142cを個々に区別する必要がない場
合、単にLSIチップ141およびLSIチップ142
と称する)を、耐熱性高分子シート44の離散層46の
上に、デバイス面(活性面)を下(離散層46に接する
方向)にして配置する。LSIチップ141および14
2は、同じ厚さのLSIチップであり、SOCにより作
成され、検査の結果、良品であることが確認されたLS
Iチップである。
2は、図18Aに示されるように、任意の数のLSIチ
ップ141a,141b,141cおよびLSIチップ
142a,142b,142c(以下、LSIチップ1
41a,141b,141cおよびLSIチップ142
a,142b,142cを個々に区別する必要がない場
合、単にLSIチップ141およびLSIチップ142
と称する)を、耐熱性高分子シート44の離散層46の
上に、デバイス面(活性面)を下(離散層46に接する
方向)にして配置する。LSIチップ141および14
2は、同じ厚さのLSIチップであり、SOCにより作
成され、検査の結果、良品であることが確認されたLS
Iチップである。
【0088】図18Aの例では、LSIチップ141お
よびLSIチップ142により1つのLSIユニット
(半導体LSIの組み合わせ)143(143a,14
3b,143c)が構成され、耐熱性高分子シート44
上には、複数のLSIユニット143が形成されるよう
に、所定の数のLSIチップ141およびLSIチップ
142が所定の位置に配置される。さらに、図18Aの
例では、耐熱性高分子シート44のセンターを接合材1
44(図18B)の流し込みのために、空ける必要はな
い。
よびLSIチップ142により1つのLSIユニット
(半導体LSIの組み合わせ)143(143a,14
3b,143c)が構成され、耐熱性高分子シート44
上には、複数のLSIユニット143が形成されるよう
に、所定の数のLSIチップ141およびLSIチップ
142が所定の位置に配置される。さらに、図18Aの
例では、耐熱性高分子シート44のセンターを接合材1
44(図18B)の流し込みのために、空ける必要はな
い。
【0089】ステップS94において、弾力シート配置
部23は、上金型41に、ラバー50を配置する。
部23は、上金型41に、ラバー50を配置する。
【0090】ステップS95において、接合材処理部2
5は、図18Bに示されるように、LSIチップ141
および142を接合するための接合材144を配置す
る。図18Bの例では、接合材処理部25は、正確に予
め計量された量の樹脂からなる接合材144を上金型4
1および下金型42の間の空間に配置する。
5は、図18Bに示されるように、LSIチップ141
および142を接合するための接合材144を配置す
る。図18Bの例では、接合材処理部25は、正確に予
め計量された量の樹脂からなる接合材144を上金型4
1および下金型42の間の空間に配置する。
【0091】その後、ステップS96において、図18
Bの矢印に示されるように、金型処理部24は、LSI
チップ141およびLSIチップ142を挟むように、
所定の位置まで、上金型41を移動させ、載せられた接
合材144をプレス成形する。
Bの矢印に示されるように、金型処理部24は、LSI
チップ141およびLSIチップ142を挟むように、
所定の位置まで、上金型41を移動させ、載せられた接
合材144をプレス成形する。
【0092】ステップS97乃至S99の処理は、図5
のステップS7乃至S9の処理と同様のため、その説明
を省略する。
のステップS7乃至S9の処理と同様のため、その説明
を省略する。
【0093】以上のようにして、上金型41および下金
型42の間に配置した接合材144を用いることによっ
ても、図5のフローチャートのLSIユニットの形成処
理と同様の効果のLSIユニット143の集積板を得る
ことができる。
型42の間に配置した接合材144を用いることによっ
ても、図5のフローチャートのLSIユニットの形成処
理と同様の効果のLSIユニット143の集積板を得る
ことができる。
【0094】また、図17のフローチャートのLSIユ
ニットの形成処理においては、接合材144を上金型4
1および下金型42の間に配置することにより、耐熱性
高分子シート44のセンターにもLSIチップ141ま
たはLSIチップ142が配置できるため、より多くの
LSIユニット143を得ることができる。
ニットの形成処理においては、接合材144を上金型4
1および下金型42の間に配置することにより、耐熱性
高分子シート44のセンターにもLSIチップ141ま
たはLSIチップ142が配置できるため、より多くの
LSIユニット143を得ることができる。
【0095】さらに、図15および図17のフローチャ
ートのLSIユニットの形成処理においては、正確に予
め計量された量の接合材が上金型および下金型にプレス
されて、LSIチップの間を埋めるように左右に広がる
ので、接合材の消費が抑制される。
ートのLSIユニットの形成処理においては、正確に予
め計量された量の接合材が上金型および下金型にプレス
されて、LSIチップの間を埋めるように左右に広がる
ので、接合材の消費が抑制される。
【0096】次に、図19のフローチャートと図20の
工程図を参照して、本発明のLSIユニットの形成処理
の耐熱性高分子シート162を使用した例を説明する。
尚、図20のLSIユニットの形成処理は、図6乃至図
10におけるLSIユニットの形成処理におけるLSI
ユニット49の代わりに、LSIユニット161が、ま
た、ラバー50の代わりに耐熱性高分子シート162が
配置されたものであり、図6乃至図10における場合と
対応する部分には対応する符号を付してあり、その説明
は繰り返しになるので省略する。
工程図を参照して、本発明のLSIユニットの形成処理
の耐熱性高分子シート162を使用した例を説明する。
尚、図20のLSIユニットの形成処理は、図6乃至図
10におけるLSIユニットの形成処理におけるLSI
ユニット49の代わりに、LSIユニット161が、ま
た、ラバー50の代わりに耐熱性高分子シート162が
配置されたものであり、図6乃至図10における場合と
対応する部分には対応する符号を付してあり、その説明
は繰り返しになるので省略する。
【0097】ステップS111およびS112の処理
は、図5のステップS1およびS2と処理と同様のた
め、その説明を省略する。
は、図5のステップS1およびS2と処理と同様のた
め、その説明を省略する。
【0098】ステップS113において、LSI配置部
22は、図20Aに示されるように、任意の数のLSI
チップ47およびLSIチップ48を、耐熱性高分子シ
ート44の離散層46の上に、デバイス面(活性面)を
下(離散層46に接する方向)にして配置する。
22は、図20Aに示されるように、任意の数のLSI
チップ47およびLSIチップ48を、耐熱性高分子シ
ート44の離散層46の上に、デバイス面(活性面)を
下(離散層46に接する方向)にして配置する。
【0099】図20Aの例では、LSIチップ47およ
びLSIチップ48により1つのLSIユニット(半導
体LSIの組み合わせ)161(161a,161b)
が構成され、耐熱性高分子シート44上には、複数のL
SIユニット161が形成されるように、所定の数のL
SIチップ47およびLSIチップ48が所定の位置に
配置される。
びLSIチップ48により1つのLSIユニット(半導
体LSIの組み合わせ)161(161a,161b)
が構成され、耐熱性高分子シート44上には、複数のL
SIユニット161が形成されるように、所定の数のL
SIチップ47およびLSIチップ48が所定の位置に
配置される。
【0100】次に、ステップS114において、弾力シ
ート配置部23は、図20Aに示されるように、上金型
41に、耐熱性高分子シート162を配置する。耐熱性
高分子シート162は、図21に示されるように、表面
から突出した突条163とスポット164が形成されて
いる。突条163は、耐熱性高分子シート162の中心
に向かって放射状に形成された部分と、同心円状に形成
された部分とで構成されており、スポット164は、耐
熱性高分子シート162上の所定の位置に配置されてい
る。突条163とスポット164の位置と数は、形成さ
れるLSIユニットに発生する反りが少なくなるよう
に、実験などに基づいて決定される。
ート配置部23は、図20Aに示されるように、上金型
41に、耐熱性高分子シート162を配置する。耐熱性
高分子シート162は、図21に示されるように、表面
から突出した突条163とスポット164が形成されて
いる。突条163は、耐熱性高分子シート162の中心
に向かって放射状に形成された部分と、同心円状に形成
された部分とで構成されており、スポット164は、耐
熱性高分子シート162上の所定の位置に配置されてい
る。突条163とスポット164の位置と数は、形成さ
れるLSIユニットに発生する反りが少なくなるよう
に、実験などに基づいて決定される。
【0101】その後、ステップS115において、図2
0Aの矢印に示されるように、金型処理部24は、LS
Iチップ47およびLSIチップ48を挟むように、所
定の位置まで、上金型41を移動させる。この位置は、
配置されるLSIチップよりも所定の厚さ分だけ接合材
51が厚くなるような位置に、予め設定されている。
尚、所定の厚さとは、耐熱性高分子シート162に形成
された突条163とスポット164の高さ分を考慮した
厚さとされる。
0Aの矢印に示されるように、金型処理部24は、LS
Iチップ47およびLSIチップ48を挟むように、所
定の位置まで、上金型41を移動させる。この位置は、
配置されるLSIチップよりも所定の厚さ分だけ接合材
51が厚くなるような位置に、予め設定されている。
尚、所定の厚さとは、耐熱性高分子シート162に形成
された突条163とスポット164の高さ分を考慮した
厚さとされる。
【0102】図20Bにおいても、説明の便宜上、上金
型41に設置された耐熱性高分子シート162とLSI
チップ47およびLSIチップ48とは離して記載され
ている。
型41に設置された耐熱性高分子シート162とLSI
チップ47およびLSIチップ48とは離して記載され
ている。
【0103】次に、ステップS116において、接合材
処理部25は、図20Bに示されるように、LSIチッ
プ47およびLSIチップ48を接合するための接合材
51を注入する。
処理部25は、図20Bに示されるように、LSIチッ
プ47およびLSIチップ48を接合するための接合材
51を注入する。
【0104】その後、ステップS117において、加熱
処理部26は、上金型41および下金型42の間に形成
されるもの全てを加熱させ、接合材51を硬化し、耐熱
性高分子シート44からLSIユニット161を剥離す
る。これにより、図20Cに示されるように、モールド
されたLSIユニット161の集積板が得られる。
処理部26は、上金型41および下金型42の間に形成
されるもの全てを加熱させ、接合材51を硬化し、耐熱
性高分子シート44からLSIユニット161を剥離す
る。これにより、図20Cに示されるように、モールド
されたLSIユニット161の集積板が得られる。
【0105】図20Cは、熱硬化後、高耐熱性分子シー
ト44から剥離され、上金型41および下金型42から
外されたLSIユニット161の集積板を表わしてい
る。このLSIユニット161の集積板の形成処理は、
接合材51がLSIチップ47およびLSIチップ48
の厚さよりも厚くなってしまう場合などに用いられる。
LSIユニット161の集積板には、耐熱性高分子シー
ト162の突条163とスポット164に対応してスリ
ット(溝)165が、LSIチップ47およびLSIチ
ップ48のデバイス面とは反対側に形成される。その結
果、接合材51の硬化収縮が分散され、反りが抑制され
る。形成されるスリット165の深さは、深いほど効果
があるが、LSIユニット161の集積板の板厚および
LSIチップ47およびLSIチップ48の板厚により
制限される。
ト44から剥離され、上金型41および下金型42から
外されたLSIユニット161の集積板を表わしてい
る。このLSIユニット161の集積板の形成処理は、
接合材51がLSIチップ47およびLSIチップ48
の厚さよりも厚くなってしまう場合などに用いられる。
LSIユニット161の集積板には、耐熱性高分子シー
ト162の突条163とスポット164に対応してスリ
ット(溝)165が、LSIチップ47およびLSIチ
ップ48のデバイス面とは反対側に形成される。その結
果、接合材51の硬化収縮が分散され、反りが抑制され
る。形成されるスリット165の深さは、深いほど効果
があるが、LSIユニット161の集積板の板厚および
LSIチップ47およびLSIチップ48の板厚により
制限される。
【0106】図22を参照して、上記の耐熱性高分子シ
ート162により形成される他のLSIユニット171
の集積板の例を説明する。
ート162により形成される他のLSIユニット171
の集積板の例を説明する。
【0107】このLSIユニット171は、図11のL
SIユニット71と同様に、LSIチップ72,73お
よび74を1ユニットとして、接合材51によりモール
ドされている。この例の場合、LSIチップ72,73
および74の全てのデバイス面とは反対側の面に接合材
51の層が形成されるので、そのままでは図11に示さ
れる構成に較べて、反りが発生しやすい。しかしなが
ら、スリット165が形成されることで、その反りの発
生を抑制することができる。
SIユニット71と同様に、LSIチップ72,73お
よび74を1ユニットとして、接合材51によりモール
ドされている。この例の場合、LSIチップ72,73
および74の全てのデバイス面とは反対側の面に接合材
51の層が形成されるので、そのままでは図11に示さ
れる構成に較べて、反りが発生しやすい。しかしなが
ら、スリット165が形成されることで、その反りの発
生を抑制することができる。
【0108】尚、詳細な説明は省略するが、耐熱性高分
子シート162する場合においても、上述した、図1
4、図16または図18に示された製造方法を適用する
ことが可能である。
子シート162する場合においても、上述した、図1
4、図16または図18に示された製造方法を適用する
ことが可能である。
【0109】図23は、以上のLSIユニット形成処理
により作成されたLSIユニット49aの外部の電気回
路201との接続例を示す。
により作成されたLSIユニット49aの外部の電気回
路201との接続例を示す。
【0110】LSIユニット49aは、プリント基板基
材202上の銅箔からなる導電部203に、はんだバン
プ204を介して接続されている。このLSIユニット
49aの反りを抑制し、略平坦に形成したことにより、
プリント基板基材202への接続が容易になり、さら
に、接続が安定するので、信頼性が向上する。
材202上の銅箔からなる導電部203に、はんだバン
プ204を介して接続されている。このLSIユニット
49aの反りを抑制し、略平坦に形成したことにより、
プリント基板基材202への接続が容易になり、さら
に、接続が安定するので、信頼性が向上する。
【0111】尚、LSIユニット71,161a,17
1の場合も同様の効果が得られる。
1の場合も同様の効果が得られる。
【0112】
【発明の効果】以上のごとく、本発明の電子部品、電子
部品の製造方法および装置によれば、反りを抑制し、略
平坦な電子部品を得ることができ、容易に電気回路に接
続できるようにするものである。
部品の製造方法および装置によれば、反りを抑制し、略
平坦な電子部品を得ることができ、容易に電気回路に接
続できるようにするものである。
【図面の簡単な説明】
【図1】従来のLSIユニットの形成工程を説明する図
である。
である。
【図2】従来のLSIユニットの形成工程を説明する図
である。
である。
【図3】従来のLSIユニットの反りを説明する図であ
る。
る。
【図4】本発明のLSIユニットの形成処理装置の構成
を示すブロック図である。
を示すブロック図である。
【図5】本発明のLSIユニットの形成処理を説明する
フローチャートである。
フローチャートである。
【図6】本発明のLSIユニットの形成工程を説明する
図である。
図である。
【図7】本発明のLSIユニットの形成工程を説明する
図である。
図である。
【図8】本発明のLSIユニットの形成工程を説明する
図である。
図である。
【図9】本発明のLSIユニットの形成工程を説明する
図である。
図である。
【図10】本発明のLSIユニットの形成工程を説明す
る図である。
る図である。
【図11】本発明のLSIユニットの構成を示す図であ
る。
る。
【図12】図5のステップS8のLSIユニットの再配
線処理を説明するフローチャートである。
線処理を説明するフローチャートである。
【図13】本発明のLSIユニットの他の形成処理を説
明するフローチャートである。
明するフローチャートである。
【図14】本発明のLSIユニットの他の形成工程を説
明する図である。
明する図である。
【図15】本発明のLSIユニットのさらに他の形成処
理を説明するフローチャートである。
理を説明するフローチャートである。
【図16】本発明のLSIユニットのさらに他の形成工
程を説明する図である。
程を説明する図である。
【図17】本発明のLSIユニットのさらに他の形成処
理を説明するフローチャートである。
理を説明するフローチャートである。
【図18】本発明のLSIユニットのさらに他の形成工
程を説明する図である。
程を説明する図である。
【図19】本発明のLSIユニットの耐熱性高分子シー
トを使用した形成処理を説明するフローチャートであ
る。
トを使用した形成処理を説明するフローチャートであ
る。
【図20】本発明のLSIユニットの耐熱性高分子シー
トを使用した形成工程を説明する図である。
トを使用した形成工程を説明する図である。
【図21】耐熱性高分子シートの構成を示す図である。
【図22】本発明のLSIユニットの構成を示す図であ
る。
る。
【図23】本発明のLSIユニットを外部の電気回路に
取り付けた場合の構成を示す図である。
取り付けた場合の構成を示す図である。
21 シート配置部, 22 LSI配置部, 23
弾力シート配置部, 24 金型処理部, 25 接
合材処理部, 26 加熱処理部, 27 再配線処理
部, 28 ダイシング部, 41 上金型, 41a
湯口, 42下金型, 42a 湯口, 43 スト
ッパ, 44 耐熱性高分子シート,45 接着用シー
ト, 46 離散層, 47a,47b LSIチッ
プ, 48a,48b LSIチップ, 49a,49
b LSIユニット, 50 ラバー, 51 接合
材, 52 層間膜, 53 コンタクトホール, 5
4金属薄膜, 55 再配線層, 56 ブレード,
71 LSIユニット,72,73,74 LSIチッ
プ, 101 耐熱性高分子シート, 102シート固
定枠, 121 下金型, 122 可動台, 12
3 ラバー,124 接合材, 141a,141b,
141c LSIチップ, 142a,142b,14
2c LSIチップ, 143a,143b,143c
LSIユニット, 144 接合材, 161a,1
61b LSIユニット,162 耐熱性高分子シー
ト,163 突条,164 スポット,165 スリッ
ト, 171 LSIユニット, 201 電気回路,
202 プリント基板基材, 203 導電部, 2
04 はんだバンプ
弾力シート配置部, 24 金型処理部, 25 接
合材処理部, 26 加熱処理部, 27 再配線処理
部, 28 ダイシング部, 41 上金型, 41a
湯口, 42下金型, 42a 湯口, 43 スト
ッパ, 44 耐熱性高分子シート,45 接着用シー
ト, 46 離散層, 47a,47b LSIチッ
プ, 48a,48b LSIチップ, 49a,49
b LSIユニット, 50 ラバー, 51 接合
材, 52 層間膜, 53 コンタクトホール, 5
4金属薄膜, 55 再配線層, 56 ブレード,
71 LSIユニット,72,73,74 LSIチッ
プ, 101 耐熱性高分子シート, 102シート固
定枠, 121 下金型, 122 可動台, 12
3 ラバー,124 接合材, 141a,141b,
141c LSIチップ, 142a,142b,14
2c LSIチップ, 143a,143b,143c
LSIユニット, 144 接合材, 161a,1
61b LSIユニット,162 耐熱性高分子シー
ト,163 突条,164 スポット,165 スリッ
ト, 171 LSIユニット, 201 電気回路,
202 プリント基板基材, 203 導電部, 2
04 はんだバンプ
Claims (13)
- 【請求項1】 複数の半導体チップが接合材により平坦
なシート上にモールドされ、モールドされたユニット毎
に前記接合材の位置で切断され、実装基板に用いられる
電子部品であって、 前記接合材は、樹脂であり、 前記半導体チップと略同じ厚さであることを特徴とする
電子部品。 - 【請求項2】 複数の前記半導体チップは、金属薄膜に
より電気的に、かつ、相互に再配線されていることを特
徴とする請求項1に記載の電子部品。 - 【請求項3】 複数の半導体チップが接合材により平坦
なシート上にモールドされ、モールドされたユニット毎
に前記接合材の位置で切断され、実装基板に用いられる
電子部品であって、 前記接合材は、樹脂であり、 前記半導体チップのデバイス面と反対側の前記接合材の
面には、スリットが形成されていることを特徴とする電
子部品。 - 【請求項4】 複数の前記半導体チップは、金属薄膜に
より電気的に、かつ、相互に再配線されていることを特
徴とする請求項1に記載の電子部品。 - 【請求項5】 第1の金型と第2の金型との間に耐熱性
高分子シートを配置する第1のステップと、 前記耐熱性高分子シートに、処理前は粘着力を持つが処
理後は粘着力が低下する粘着部材を配置する第2のステ
ップと、 前記粘着部材の上に、半導体チップのデバイス面が接す
るように、複数の前記半導体チップを配置する第3のス
テップと、 前記半導体チップの前記デバイス面とは反対側の前記第
1の金型に、弾力性のあるシートを設置する第4のステ
ップと、 前記半導体チップの厚さに基づいて、前記第1の金型と
前記第2の金型を合わせる第5のステップと、 接合材により複数の前記半導体チップを前記耐熱性高分
子シート上にモールドする第6のステップと、 前記粘着部材に所定の工程を施して前記粘着部材の粘着
力を低下させ、前記半導体チップを配置した前記耐熱性
高分子シートを剥離する第7のステップと、 複数の前記半導体チップにより構成される電子部品の間
において前記接合材を切断し、各電子部品を分離する第
8のステップとを含むことを特徴とする電子部品の製造
方法。 - 【請求項6】 複数の前記半導体チップを、金属薄膜に
より電気的に、かつ、相互に再配線する第9のステップ
をさらに含むことを特徴とする請求項5に記載の電子部
品の製造方法。 - 【請求項7】 前記弾力のあるシートは、ラバーであ
り、 前記接合材は、前記弾力のあるシートにより、前記半導
体チップと略同じ厚さに成形されることを特徴とする請
求項5に記載の電子部品の製造方法。 - 【請求項8】 前記弾力のあるシートは、凸状のパター
ニングが施された耐熱性高分子シートであり、 前記半導体チップのデバイス面と反対側の前記接合材の
面には、前記弾力のあるシートにより、スリットが形成
されることを特徴とする請求項5に記載の電子部品の製
造方法。 - 【請求項9】 前記接合材は、液体の樹脂であることを
特徴とする請求項5に記載の電子部品の製造方法。 - 【請求項10】 前記樹脂は、熱により軟化するタブレ
ット型であることを特徴とする請求項5に記載の電子部
品の製造方法。 - 【請求項11】 前記弾力性のあるシートは、前記第1
の金型に直接固定されていることを特徴とする請求項5
に記載の電子部品の製造方法。 - 【請求項12】 複数の半導体チップが接合材により平
坦なシート上にモールドされ、モールドされたユニット
毎に前記接合材の位置で切断され、実装基板に用いられ
る電子部品の製造装置において、 第1の金型と、 前記第1の金型と圧接される第2の金型と、 前記第1の金型の上に配置されるとともに、表面に前記
半導体チップが配置される粘着性を有する第1のシート
部材と、 前記第1のシート部材と前記第2の金型との間に配置さ
れ、前記第1の金型と前記第2の金型が圧接され、内部
に前記接合材が充填された状態で、前記第1のシート部
材上に配置された前記半導体チップの表面を押圧する、
弾性力を有する第2のシート部材とを備えることを特徴
とする電子部品の製造装置。 - 【請求項13】 前記第2のシート部材は、前記半導体
チップを押圧する面に、突条を有することを特徴とする
請求項12に記載の電子部品の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001392361A JP2003197662A (ja) | 2001-12-25 | 2001-12-25 | 電子部品、電子部品の製造方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001392361A JP2003197662A (ja) | 2001-12-25 | 2001-12-25 | 電子部品、電子部品の製造方法および装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003197662A true JP2003197662A (ja) | 2003-07-11 |
Family
ID=27599702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001392361A Withdrawn JP2003197662A (ja) | 2001-12-25 | 2001-12-25 | 電子部品、電子部品の製造方法および装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003197662A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2551904A1 (en) | 2011-07-28 | 2013-01-30 | J-Devices Corporation | Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof |
JP2015076428A (ja) * | 2013-10-07 | 2015-04-20 | 富士通株式会社 | 電子部品の製造方法 |
EP2903021A1 (en) | 2014-01-29 | 2015-08-05 | J-Devices Corporation | Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same |
US9147671B2 (en) | 2014-02-26 | 2015-09-29 | J-Devices Corporation | Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same |
KR20160064122A (ko) * | 2013-09-26 | 2016-06-07 | 베시 네덜란드 비.브이. | 전자 부품의 몰딩 및 표면 처리 방법, 및 이 방법에 의해 제조된 전자 부품 |
KR20160074398A (ko) | 2014-12-18 | 2016-06-28 | 가부시키가이샤 제이디바이스 | 반도체 장치 |
US9685376B2 (en) | 2014-07-23 | 2017-06-20 | J-Devices Corporation | Semiconductor device and method of manufacturing semiconductor device |
-
2001
- 2001-12-25 JP JP2001392361A patent/JP2003197662A/ja not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2551904A1 (en) | 2011-07-28 | 2013-01-30 | J-Devices Corporation | Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof |
KR20160064122A (ko) * | 2013-09-26 | 2016-06-07 | 베시 네덜란드 비.브이. | 전자 부품의 몰딩 및 표면 처리 방법, 및 이 방법에 의해 제조된 전자 부품 |
KR102125263B1 (ko) * | 2013-09-26 | 2020-06-24 | 베시 네덜란드 비.브이. | 전자 부품의 몰딩 및 표면 처리 방법, 및 이 방법에 의해 제조된 전자 부품 |
JP2015076428A (ja) * | 2013-10-07 | 2015-04-20 | 富士通株式会社 | 電子部品の製造方法 |
EP2903021A1 (en) | 2014-01-29 | 2015-08-05 | J-Devices Corporation | Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same |
US9147671B2 (en) | 2014-02-26 | 2015-09-29 | J-Devices Corporation | Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same |
US9196507B1 (en) | 2014-02-26 | 2015-11-24 | J-Devices Corporation | Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same |
US9685376B2 (en) | 2014-07-23 | 2017-06-20 | J-Devices Corporation | Semiconductor device and method of manufacturing semiconductor device |
KR20160074398A (ko) | 2014-12-18 | 2016-06-28 | 가부시키가이샤 제이디바이스 | 반도체 장치 |
US9627289B2 (en) | 2014-12-18 | 2017-04-18 | J-Devices Corporation | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI234253B (en) | Semiconductor device and manufacturing method thereof | |
KR101652534B1 (ko) | 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판 | |
AU2003253425B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2003243604A (ja) | 電子部品及び電子部品の製造方法 | |
US20090250251A1 (en) | Circuit Device and Method for Manufacturing the Circuit Device | |
US20060014403A1 (en) | Connecting structure of circuit board and method for manufacturing the same | |
US7297876B2 (en) | Circuit board and method of manufacturing the same | |
US20080264678A1 (en) | Member for Interconnecting Wiring Films and Method for Producing the Same | |
JP2003197662A (ja) | 電子部品、電子部品の製造方法および装置 | |
US20140138843A1 (en) | Method for Fabricating an Electronic Component | |
US8053281B2 (en) | Method of forming a wafer level package | |
JP2005019754A (ja) | 複合部品及びその製造方法 | |
JP2007317857A (ja) | 半導体装置及びその製造方法 | |
JP2008288481A (ja) | 半導体装置およびその製造方法 | |
JP4206779B2 (ja) | 半導体装置の製造方法 | |
JP4062305B2 (ja) | 半導体装置の製造方法 | |
JP2002359350A (ja) | 積層回路モジュールの製造方法 | |
JP2021197431A (ja) | 半導体装置の製造方法 | |
US20110221066A1 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
TWI324788B (ja) | ||
JP3731805B2 (ja) | 回路基板の製造方法 | |
CN101964308B (zh) | 制造半导体器件的方法、半导体器件以及半导体制造设备 | |
JP2663649B2 (ja) | マルチチップ実装方法 | |
JP3999222B2 (ja) | フリップチップ実装方法およびフリップチップ実装構造 | |
JPH0864639A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |