JP2003009548A - Pulse power supply unit - Google Patents
Pulse power supply unitInfo
- Publication number
- JP2003009548A JP2003009548A JP2001184616A JP2001184616A JP2003009548A JP 2003009548 A JP2003009548 A JP 2003009548A JP 2001184616 A JP2001184616 A JP 2001184616A JP 2001184616 A JP2001184616 A JP 2001184616A JP 2003009548 A JP2003009548 A JP 2003009548A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- bouncer
- pulse
- klystron
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Generation Of Surge Voltage And Current (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、パルス電源装置に
係わる。TECHNICAL FIELD The present invention relates to a pulse power supply device.
【０００２】[0002]
【従来の技術】図８に従来のパルス電源装置を示す。図
８において、１は直流電源、２はコンデンサ、１８はバ
ウンサ回路内の補助直流電源、１９はバウンサ回路内の
コンデンサ、２０はバウンサ回路内のインダクタンス、
２１、２２はバウンサ回路内のスイッチ、３１は補助直
流電源１８とスイッチ２１、２２を介してコンデンサ１
９、インダクタンス２０を並列に接続したバウンサ回
路、４１はグリッド付きクライストロン、４１ａはクラ
イストロン４１のカソード、４１ｂはクライストロン４
１のグリッド、４１ｃはクライストロン４１のアノード
である。2. Description of the Related Art FIG. 8 shows a conventional pulse power supply device. In FIG. 8, 1 is a DC power supply, 2 is a capacitor, 18 is an auxiliary DC power supply in the bouncer circuit, 19 is a capacitor in the bouncer circuit, 20 is an inductance in the bouncer circuit,
21 and 22 are switches in the bouncer circuit, 31 is a capacitor 1 via the auxiliary DC power supply 18 and switches 21 and 22.
9, a bouncer circuit in which the inductance 20 is connected in parallel, 41 is a klystron with a grid, 41a is a cathode of the klystron 41, 41b is a klystron 4
1 grid, 41c is the anode of the klystron 41.
【０００３】次に、動作について説明する。まず、バウ
ンサ回路３１がない場合について考える。直流電源１か
ら電荷がコンデンサ２に供給される。グリッド付きクラ
イストロン４１のグリッド４１ｂに電圧が印加される
と、クライストロン４１に電流が流れ、コンデンサ２に
蓄積された電荷が流れ出し、カソード４１ａとアノード
４１ｃ間に印加される直流電圧が低下する。直流電源の
電圧をＶ0 、コンデンサ２の容量をＣ、クライストロン
４１の負荷をＲとすると、次式のように電圧が降下す
る。
Ｖ＝Ｖ0 ｅ-t/CR
たとえば、Ｃ＝２μＦ、Ｒ＝１０００Ωとしたとき、図
９の波形Ａに当該バウンサ回路無しの波形を示す。図９
は、縦軸が直流電源電圧Ｖ0 に対するクライストロンの
アノードとカソード間の電圧比、横軸が時間であり、グ
リッドに電圧をかけ電流を流し始める時刻を０として、
パルス電源の電圧の安定度を示す図である。グリッドパ
ルス幅を１ｍｓとすると、初期の電圧の６０．７％まで
電圧が低下する。この初期電圧からの低下分３９．２％
をａとする。Next, the operation will be described. First, consider the case where the bouncer circuit 31 is not provided. Electric charges are supplied from the DC power supply 1 to the capacitor 2. When a voltage is applied to the grid 41b of the klystron 41 with a grid, a current flows through the klystron 41, the charges accumulated in the capacitor 2 flow out, and the DC voltage applied between the cathode 41a and the anode 41c decreases. Assuming that the voltage of the DC power source is V 0 , the capacitance of the capacitor 2 is C, and the load of the klystron 41 is R, the voltage drops as in the following equation. V = V 0 e -t / CR For example, when C = 2 μF and R = 1000 Ω, the waveform A in FIG. 9 shows a waveform without the bouncer circuit. Figure 9
Is the voltage ratio between the anode and cathode of the klystron with respect to the DC power supply voltage V 0 , the horizontal axis is time, and the time when voltage is applied to the grid and current starts to flow is 0,
It is a figure which shows the stability of the voltage of a pulse power supply. When the grid pulse width is 1 ms, the voltage drops to 60.7% of the initial voltage. 39.2% decrease from this initial voltage
Be a.
【０００４】次に、バウンサ回路３１を追加した場合に
ついて考える。その際の電圧降下は次式のようになる。
Ｖ＝Ｖ0 ｅ-t/CR ＋Ｖ1 ｓｉｎ（πｔ／Ｔ）
ここで、Ｖ1 はバウンサ回路内の補助直流電源の電圧、
Ｔはバウンサ回路のインダクタンス２０およびコンデン
サ１９の容量から決まるＬＣ共振時定数である。図９の
波形Ｂにおいては、Ｔ＝４ｍｓとなるようにインダクタ
ンス２０およびコンデンサ１９の容量を調整し、また、
Ｖ1 は時刻１ｍｓにおける電圧の低下分ａと同じ電圧、
従ってＶ1 ／Ｖ0 ＝０．３９３である。Next, consider the case where the bouncer circuit 31 is added. The voltage drop at that time is as follows. V = V 0 e −t / CR + V 1 sin (πt / T) where V 1 is the voltage of the auxiliary DC power supply in the bouncer circuit,
T is an LC resonance time constant determined by the inductance 20 of the bouncer circuit and the capacitance of the capacitor 19. In the waveform B of FIG. 9, the capacitances of the inductance 20 and the capacitor 19 are adjusted so that T = 4 ms, and
V 1 is the same voltage as the voltage drop a at time 1 ms,
Therefore, V 1 / V 0 = 0.393.
【０００５】ここで、バウンサ回路のスイッチ開閉のタ
イミングについて説明する。バウンサ回路は、まず、ス
イッチ２２を閉じてコンデンサ１９に電荷を貯め、スイ
ッチ２２を開けた後、スイッチ２１を閉じることで共振
を起こす。バウンサ回路のみで電圧の変化を考えると前
記したように周期４ｍｓの共振振動を起こすが、コンデ
ンサ１９に電荷を貯めた状態でスイッチ２１を閉じるタ
イミングを時刻−１ｍｓにすることで、図１１のような
共振振動を行う。このバウンサ回路をパルス電源回路中
に設けることで図９の波形Ａのような曲線に図１１に示
したバウンサ回路の共振振動が加わることによって図９
の波形Ｂのような曲線が得られる。図９を拡大した図が
図１０である。パルス波形Ｂは初期の値から最大５．８
％の上昇であり、バウンサ回路３がない場合の約４０％
の低下をある程度補正していた。従来例として、ＴＥＳ
ＬＡ Ｔｅｓｔ Ｆａｃｉｌｉｔｙ Ｌｉｎａｃ Ｄｅ
ｓｉｇｎ Ｒｅｐｏｒｔ（Ｄ．Ａ．Ｅｄｗａｒｄｓ，Ｖ
ｅｒｓｉｏｎ １．０１Ｍａｒｃｈ １９９５）３２６
〜３３４ページをあげる。Now, the timing of opening and closing the switch of the bouncer circuit will be described. In the bouncer circuit, first, the switch 22 is closed to store the electric charge in the capacitor 19, the switch 22 is opened, and then the switch 21 is closed to cause resonance. Considering the voltage change only with the bouncer circuit, resonance oscillation with a period of 4 ms occurs as described above, but by closing the switch 21 with the electric charge stored in the capacitor 19 at time -1 ms, as shown in FIG. Resonant vibration is performed. By providing this bouncer circuit in the pulse power supply circuit, the resonance vibration of the bouncer circuit shown in FIG. 11 is added to the curve like the waveform A in FIG.
A curve such as the waveform B is obtained. FIG. 10 is an enlarged view of FIG. 9. The pulse waveform B has a maximum value of 5.8 from the initial value.
%, About 40% of the case without bouncer circuit 3
Was corrected to some extent. As a conventional example, TES
LA Test Facility Linac De
sign Report (DA Edwards, V.
ersion 1.01 March 1995) 326
~ Page 334.
【０００６】[0006]
【発明が解決しようとする課題】以上のように、従来の
パルス電源装置ではバウンサ回路としてＬＣ共振回路を
一つ有した構成となっていたが、パルスが印加されてい
る間の電圧はある程度の補正しか行えなかった。As described above, the conventional pulse power supply device has a structure in which one LC resonance circuit is provided as the bouncer circuit, but the voltage during the application of the pulse has a certain level. I could only make corrections.
【０００７】本発明は以上の点を解決するためになされ
たものであり、前記バウンサ回路を複数直列につなぎ、
パルス電圧の安定度をより高精度に補正できるパルス電
源装置を得る。The present invention has been made to solve the above points, and a plurality of the bouncer circuits are connected in series,
To obtain a pulse power supply device capable of correcting the stability of pulse voltage with higher accuracy.
【０００８】[0008]
【課題を解決するための手段】本発明に係わるパルス電
源装置は、直流電源、コンデンサおよびグリッド付きク
ライストロンを有するパルス電源装置であって、前記直
流電源とは別の補助直流電源と当該補助直流電源にそれ
ぞれスイッチを介して並列に接続されたインダクタンス
およびキャパシタを有するバウンサ回路を備え、前記バ
ウンサ回路を複数直列に配置すると共に、前記バウンサ
回路のスイッチを外部信号によって制御するものであ
る。A pulse power supply device according to the present invention is a pulse power supply device having a DC power supply, a capacitor and a klystron with a grid, and an auxiliary DC power supply different from the DC power supply and the auxiliary DC power supply. And bouncer circuits each having an inductance and a capacitor connected in parallel via a switch, the plurality of bouncer circuits are arranged in series, and the switches of the bouncer circuit are controlled by an external signal.
【０００９】また、直流電源、コンデンサ、グリッドな
しクライストロンおよびスイッチを有するパルス電源装
置であって、前記直流電源とは別の補助直流電源と当該
補助直流電源にそれぞれスイッチを介して並列に接続さ
れたインダクタンスおよびキャパシタを有するバウンサ
回路を備え、前記バウンサ回路を複数直列に配置すると
共に、前記バウンサ回路のスイッチを外部信号によって
制御するものである。A pulse power supply device having a DC power supply, a capacitor, a klystron without a grid, and a switch, wherein an auxiliary DC power supply different from the DC power supply and the auxiliary DC power supply are connected in parallel via switches. A bouncer circuit having an inductance and a capacitor is provided, a plurality of the bouncer circuits are arranged in series, and switches of the bouncer circuit are controlled by an external signal.
【００１０】また、前記直流電源、コンデンサおよびグ
リッド付きクライストロンの低電圧側をアース接続した
ものである。Further, the low voltage side of the DC power source, the capacitor and the klystron with grid is grounded.
【００１１】また、前記直流電源、コンデンサ、グリッ
ドなしクライストロンの低電圧側をアース接続したもの
である。Further, the low voltage side of the DC power supply, the capacitor, and the gridless klystron is grounded.
【００１２】また、前記直流電源および前記コンデンサ
は、パルストランスを介して、グリッドなしクライスト
ロンと接続され、前記複数直列に接続されたバウンサ回
路は前記パルストランスの一次側または二次側に配置さ
れたものである。The DC power supply and the capacitor are connected to a gridless klystron via a pulse transformer, and the plurality of bouncer circuits connected in series are arranged on the primary side or the secondary side of the pulse transformer. It is a thing.
【００１３】[0013]
【発明の実施の形態】実施の形態１．本発明の実施の形
態１について説明する。図１は本発明の実施の形態１に
係わるパルス電源装置の構成を表すブロック図である。
１は直流電源、２はコンデンサ、３、４、５はバウンサ
回路の補助直流電源、６、７、８はバウンサ回路内のキ
ャパシタ、９、１０、１１はバウンサ回路内のインダク
タンス、１２、１３、１４、１５、１６、１７はバウン
サ回路内のスイッチ、３１ａ、３１ｂ、３１ｃバウンサ
回路、４１はクライストロン、４１ａはクライストロン
４１のカソード、４１ｂはクライストロン４１のグリッ
ド、４１ｃはクライストロン４１のアノードである。BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1. The first embodiment of the present invention will be described. 1 is a block diagram showing a configuration of a pulse power supply device according to a first embodiment of the present invention.
1 is a DC power supply, 2 is a capacitor, 3, 4, 5 is an auxiliary DC power supply of the bouncer circuit, 6, 7 and 8 are capacitors in the bouncer circuit, 9, 10 and 11 are inductances in the bouncer circuit, 12, 13 and Reference numerals 14, 15, 16 and 17 are switches in the bouncer circuit, 31a, 31b and 31c bouncer circuits, 41 is a klystron, 41a is a cathode of the klystron 41, 41b is a grid of the klystron 41, and 41c is an anode of the klystron 41.
【００１４】以下、動作について説明する。ここで、直
流電源１、および補助直流電源３、４、５の電圧をそれ
ぞれＶ0 、Ｖ1 、Ｖ2 、Ｖ3 、コンデンサ２の容量を
Ｃ、クライストロン４１の負荷をＲ、バウンサ回路３１
ａ、３１ｂ、３１ｃのＬＣ共振時定数をＴ1 、Ｔ2 、Ｔ
3 とする。まず、バウンサ回路３１ａ、３１ｂ、３１ｃ
のスイッチ１５、１６、１７を閉じて、コンデンサ６、
７、８に電荷を貯める。その次の、スイッチ１２、１
３、１４を入れるタイミングはそれぞれ−Ｔ1 ／４、−
Ｔ2 ／４、−Ｔ3 ／４としそれぞれの位相の変化点とグ
リッドに印加するタイミングを一致させる。The operation will be described below. Here, the voltages of the DC power supply 1 and the auxiliary DC power supplies 3, 4, and 5 are V 0 , V 1 , V 2 , and V 3 , respectively, the capacitance of the capacitor 2 is C, the load of the klystron 41 is R, and the bouncer circuit 31.
The LC resonance time constants of a, 31b, and 31c are T 1 , T 2 , and T.
Set to 3 . First, the bouncer circuits 31a, 31b, 31c
The switches 15, 16 and 17 of
Charge is stored in 7 and 8. Next, switches 12, 1
The timing of inserting 3, 14 is -T 1 /4,-
T 2/4, -T 3/ 4 and to match the timing of applying to each of the phase change point and grid.
【００１５】以上のように、スイッチ開閉を操作するこ
とで、次式のように電圧は変化する。
Ｖ＝Ｖ0 ｅ-t/CR ＋Ｖ1 ｓｉｎ（πｔ／Ｔ1 ）＋Ｖ2 ｓ
ｉｎ（πｔ／Ｔ2 ）＋Ｖ3 ｓｉｎ（πｔ／Ｔ3 ）
例えば、グリッドパルス幅を１ｍｓ、ＬＣ共振時定数を
Ｔ1 ＝２Ｔ2 ＝３Ｔ3＝４ｍｓとし、Ｃ＝２μＦ、Ｒ＝
１０００Ω、Ｖ1 ／Ｖ0 ＝０．３９２、Ｖ2 ／Ｖ0 ＝−
０．０５７、Ｖ3 ／Ｖ0 ＝０、とした時の波形を図２の
波形Ｃに示す。これによって±０．９６％以内に電圧を
補正できる。さらに、Ｖ3 ／Ｖ0 ＝０の代わりにＶ3 ／
Ｖ0 ＝０．００９としたときの波形を波形Ｄに示す。こ
の場合は、±０．１６％以内に補正できる。図２には比
較として従来例の図１０の波形Ａおよび波形Ｂも合わせ
て示す。As described above, by operating the opening and closing of the switch, the voltage changes according to the following equation. V = V 0 e -t / CR + V 1 sin (πt / T 1 ) + V 2 s
in (πt / T 2 ) + V 3 sin (πt / T 3 ) For example, the grid pulse width is 1 ms, the LC resonance time constant is T 1 = 2T 2 = 3T 3 = 4 ms, C = 2 μF, R =
1000Ω, V 1 / V 0 = 0.392, V 2 / V 0 =-
The waveform at 0.057 and V 3 / V 0 = 0 is shown as waveform C in FIG. As a result, the voltage can be corrected within ± 0.96%. In addition, V instead of V 3 / V 0 = 0 3 /
A waveform D is shown when V 0 = 0.009. In this case, the correction can be made within ± 0.16%. For comparison, FIG. 2 also shows the waveform A and the waveform B of FIG. 10 of the conventional example.
【００１６】なお、補助直流電源の電圧やバウンサ回路
のＬＣ共振時定数は以上で示した値に限定されるもので
はない。各パラメータの決定方法としては、例えば、ま
ず各時定数をグリッドパルスの幅に合わせて同じ長さか
ら短い長さの時定数を適宜設定し、それに合わせて各バ
ウンサ回路３１ａ、３１ｂ、３１ｃのコンデンサ６、
７、８およびインダクタンス９、１０、１１の容量を決
定する。次にグリッドパルス幅の始端および終端の電圧
が同じになるよう、電圧Ｖ1 、Ｖ2 、Ｖ3 を順番に調整
し、パルス電源装置の仕様に合致するようにする。The voltage of the auxiliary DC power supply and the LC resonance time constant of the bouncer circuit are not limited to the values shown above. As a method for determining each parameter, for example, first, each time constant is appropriately set to a time constant of the same length to a short length according to the width of the grid pulse, and the capacitors of the bouncer circuits 31a, 31b, 31c are adjusted accordingly. 6,
Determine the capacitance of 7, 8 and the inductances 9, 10, 11. Next, the voltages V 1 , V 2 , and V 3 are adjusted in order so that the voltages at the beginning and the end of the grid pulse width are the same, so as to meet the specifications of the pulse power supply device.
【００１７】以上では、各パラメータの決定の方法の一
例を示したが、その方法はこれに限定されるものではな
い。また、説明の便宜上、バウンサ回路の数を３つとし
たが、その数は本実施の形態１の説明に限定されるもの
ではなく２つ、または、４つ以上直列に接続して構成し
ても良い。Although an example of a method of determining each parameter has been shown above, the method is not limited to this. Further, for convenience of description, the number of bouncer circuits is three, but the number is not limited to the description of the first embodiment, and two or four or more bouncer circuits may be connected in series. good.
【００１８】なお、本実施の形態１は図３に示したよう
に、負荷をグリッド無しクライストロンに変更し、パル
ストランスにより高電圧を印加できるようにしたもので
ある。図３において図１と同じ構成要素には同じ符号を
付す。２３はスイッチ、２４はパルストランス、２５は
グリッドなしクライストロンである。In the first embodiment, as shown in FIG. 3, the load is changed to a gridless klystron and a high voltage can be applied by a pulse transformer. 3, the same components as those in FIG. 1 are designated by the same reference numerals. Reference numeral 23 is a switch, 24 is a pulse transformer, and 25 is a klystron without a grid.
【００１９】次に動作について説明する。この場合、ス
イッチ２３が閉じる時のみ、電流が流れ、パルストラン
ス２４によって電圧を昇圧され、グリッド無しクライス
トロン２５に印加される。この時、スイッチ２３を閉じ
るタイミングに同期させバウンサ回路３１ａ、３１ｂ、
３１ｃのスイッチを上記したように制御することで、パ
ルス電源装置の電圧を安定化する。Next, the operation will be described. In this case, current flows only when the switch 23 is closed, the voltage is boosted by the pulse transformer 24, and the voltage is applied to the gridless klystron 25. At this time, the bouncer circuits 31a and 31b are synchronized with the timing of closing the switch 23.
By controlling the switch 31c as described above, the voltage of the pulse power supply device is stabilized.
【００２０】以上のように、本実施の形態１では、直流
電源、コンデンサ、クライストロンからなるパルス電源
装置において、直列に接続した複数のバウンサ回路を有
し、各バウンサ回路の共振時定数に合わせて各バウンサ
回路の共振開始およびグリッド電圧印加を制御するた
め、安定したパルス電源装置を得る。As described above, in the first embodiment, the pulse power supply device including the DC power supply, the capacitor, and the klystron has a plurality of bouncer circuits connected in series, and the bouncer circuit is adjusted according to the resonance time constant of each bouncer circuit. A stable pulse power supply is obtained because the resonance start and grid voltage application of each bouncer circuit are controlled.
【００２１】実施の形態２．本実施の形態２では、電圧
を安定化するバウンサ回路を特にパルス電源装置の低電
圧側に配置したことを特徴とするパルス電源装置であ
る。以下、本実施の形態２について説明する。図４は本
実施の形態２に係わるパルス電源装置の構成を表すブロ
ック図である。図において、図１と同じ構成要素には同
じ符号を付す。Embodiment 2. The second embodiment is a pulse power supply device characterized in that a bouncer circuit for stabilizing the voltage is arranged especially on the low voltage side of the pulse power supply device. The second embodiment will be described below. FIG. 4 is a block diagram showing the configuration of the pulse power supply device according to the second embodiment. In the figure, the same components as those in FIG. 1 are designated by the same reference numerals.
【００２２】前記実施の形態１の図１のように直流電源
１の一端に直接バウンサ回路３１ａ，３１ｂ，３１ｃを
配置した場合、直流電源１の電圧の調整を行う際、バウ
ンサ回路の存在によって電圧が一定せず調整が難しい
が、図４のように直流電源１、コンデンサ２、グリッド
付きクライストロン４１の低電圧側をアース電位で一定
にすることにより、直流電源１の調整が容易となる。When the bouncer circuits 31a, 31b and 31c are arranged directly at one end of the DC power source 1 as shown in FIG. 1 of the first embodiment, when the voltage of the DC power source 1 is adjusted, the presence of the bouncer circuit causes However, the DC power source 1, the capacitor 2, and the low voltage side of the klystron 41 with a grid are kept constant at the ground potential as shown in FIG. 4, so that the DC power source 1 can be easily adjusted.
【００２３】また、図５に示したパルス電源装置よう
に、パルストランスを介してグリッドなしクライストロ
ン２５に電流を流す場合においてもバウンサ回路３１
ａ，３１ｂ，３１ｃを高電圧側に配置することでパルス
電源装置の制御が容易になる。図５において図３と同じ
構成要素には同じ符号を付す。Further, as in the pulse power supply device shown in FIG. 5, the bouncer circuit 31 is used also when a current is passed through the gridless klystron 25 via the pulse transformer.
Arranging a, 31b, and 31c on the high voltage side facilitates control of the pulse power supply device. 5, the same components as those in FIG. 3 are designated by the same reference numerals.
【００２４】さらに、グリッドなしクライストロン２５
を用いる場合、図６に示したように、バウンサ回路３１
ａ，３１ｂ，３１ｃおよびパルストランス２４をユニッ
トとして構成し、パルストランスの一次側と二次側とを
アース接続する。図６において、図１と同じ構成要素に
は同じ符号を付す。２６はパルストランスタンクであ
る。パルストランスタンク２６内の１次側にバウンサ回
路を配置したことで、設置が容易になり、また低電圧側
を共通のアース電位で接続することができ、直流電源１
の調整が容易になる。また、低電圧側にバウンサ回路３
１ａ、３１ｂ、３１ｃが配置してあるので、これらバウ
ンサ回路内の補助直流電源も調整が容易になる。Further, klystron 25 without grid
When using the bouncer circuit 31 as shown in FIG.
a, 31b, 31c and the pulse transformer 24 are configured as a unit, and the primary side and the secondary side of the pulse transformer are grounded. 6, the same components as those in FIG. 1 are designated by the same reference numerals. 26 is a pulse transformer tank. By arranging the bouncer circuit on the primary side in the pulse transformer tank 26, the installation is facilitated, and the low voltage side can be connected with a common ground potential.
Adjustment becomes easy. In addition, the bouncer circuit 3 on the low voltage side
Since the components 1a, 31b and 31c are arranged, the auxiliary DC power source in these bouncer circuits can be easily adjusted.
【００２５】また、図７に示すようにバウンサ回路をパ
ルストランスの２次側に配置しても同様の効果が得られ
る。また、１次側と比べて高電圧の２次側にバウンサ回
路を配置したことで、電流に関しては低電流で済むた
め、上記１次側に配置した場合と比べて、接続ケーブル
が細くても構成可能な利点がある。Similar effects can be obtained by arranging the bouncer circuit on the secondary side of the pulse transformer as shown in FIG. Further, since the bouncer circuit is arranged on the secondary side that has a higher voltage than the primary side, a low current is required for the current. Therefore, even if the connection cable is thin compared to the case where it is arranged on the primary side. There are configurable advantages.
【００２６】以上のように、本実施の形態２では、パル
ス電源装置の直流電源、コンデンサ、およびクライスト
ロンの低電圧側をアース接続したため、直流電源の調整
が容易で、安定したパルス電源装置を得る。As described above, in the second embodiment, the DC power supply, the capacitor, and the low voltage side of the klystron of the pulse power supply device are grounded, so that the DC power supply can be easily adjusted and a stable pulse power supply device can be obtained. .
【００２７】[0027]
【発明の効果】以上のように、本発明に係わるパルス電
源装置は、直流電源、コンデンサ、グリッド付きクライ
ストロンからなるパルス電源装置において、補助直流電
源と当該補助直流電源にスイッチを介して並列に接続さ
れたコンデンサ、インダクタンスを有するバウンサ回路
を複数直列に接続し、各バウンサ回路の共振時定数に合
わせて当該各バウンサ回路の共振開始およびグリッド電
圧印加を制御するため、電圧の安定したパルス電源装置
を得る。As described above, the pulse power supply device according to the present invention is a pulse power supply device including a DC power supply, a capacitor, and a klystron with a grid, and the auxiliary DC power supply and the auxiliary DC power supply are connected in parallel via a switch. Connect a plurality of bouncer circuits that have a fixed capacitor and inductance in series, and control the resonance start and grid voltage application of each bouncer circuit according to the resonance time constant of each bouncer circuit. obtain.
【００２８】また、直流電源、コンデンサ、およびグリ
ッドなしクライストロンを用い、スイッチの開閉によっ
てパルス電流を供給するパルス電源装置において、直列
に接続した複数の前記バウンサ回路を有し、各バウンサ
回路の共振時定数に合わせて当該各バウンサ回路の共振
開始およびグリッド電圧印加を制御するため、電圧の安
定したパルス電源装置を得る。A pulse power supply device using a DC power supply, a capacitor, and a klystron without a grid for supplying a pulse current by opening and closing a switch has a plurality of the bouncer circuits connected in series, and when each bouncer circuit resonates. Since the resonance start and grid voltage application of each bouncer circuit are controlled according to the constant, a pulse power supply device with stable voltage is obtained.
【００２９】また、前記直流電源、コンデンサ、グリッ
ド付きクライストロンおよびバウンサ回路を有するパル
ス電源装置の直流電源、コンデンサ、グリッド付きクラ
イストロンの低電圧側をアース接続したため、直流電源
の電圧調整が容易で、かつ電圧の安定したパルス電源装
置を得る。Further, since the low-voltage side of the DC power supply, the capacitor, the klystron with grid and the pulse power supply device having the bouncer circuit, the low voltage side of the capacitor and the klystron with grid are grounded, the voltage adjustment of the DC power supply is easy and A pulse power supply device with stable voltage is obtained.
【００３０】また、前記直流電源、コンデンサ、グリッ
ドなしクライストロンおよびバウンサ回路を有するパル
ス電源装置の直流電源、コンデンサ、グリッドなしクラ
イストロンの低電圧側をアース接続したため、直流電源
の電圧調整が容易で、かつ電圧の安定したパルス電源装
置を得る。Further, since the low-voltage side of the DC power supply, the capacitor, the gridless klystron, and the pulse power supply device having the bouncer circuit is connected to the ground at the low voltage side, the voltage adjustment of the DC power supply is easy and A pulse power supply device with stable voltage is obtained.
【００３１】また、前記直流電源、コンデンサ、グリッ
ドなしクライストロンおよびバウンサ回路を有するパル
ス電源装置において、前記直流電源および前記コンデン
サはパルストランスを介してグリッドなしクライストロ
ンと接続され、前記バウンサ回路はパルストランスの一
次側または二次側に配置されたため、直流電源、コンデ
ンサ、グリッド付きクライストロンの他、バウンサ回路
もアース接続されたため前記直流電源の他、バウンサ回
路内の補助直流電源も電圧の調整が容易で、かつ電圧の
安定したパルス電源装置を得る。In the pulse power supply device having the DC power supply, the capacitor, the gridless klystron, and the bouncer circuit, the DC power supply and the capacitor are connected to the gridless klystron via a pulse transformer, and the bouncer circuit is a pulse transformer. Since it is arranged on the primary side or the secondary side, other than the DC power supply, the capacitor, the klystron with a grid, the bouncer circuit is also grounded because the bouncer circuit is grounded, and the auxiliary DC power supply in the bouncer circuit is also easy to adjust the voltage, Also, a pulse power supply device with stable voltage is obtained.
【図１】 本発明の実施の形態１に係わるグリッド付き
クライストロンを用いたパルス電源装置の構成を表すブ
ロック図である。FIG. 1 is a block diagram showing a configuration of a pulse power supply device using a klystron with a grid according to a first embodiment of the present invention.
【図２】 本発明の実施の形態１に係わるパルス電源装
置の電圧の時間変化の図である。FIG. 2 is a diagram showing a voltage change with time of the pulse power supply device according to the first embodiment of the present invention.
【図３】 本発明の実施の形態１に係わるグリッドなし
クライストロンを用いたパルス電源装置の構成を表すブ
ロック図である。FIG. 3 is a block diagram showing a configuration of a pulse power supply device using a klystron without a grid according to the first embodiment of the present invention.
【図４】 本発明の実施の形態２に係わるグリッド付き
クライストロンを用いたパルス電源装置の構成を表すブ
ロック図である。FIG. 4 is a block diagram showing a configuration of a pulse power supply device using a klystron with a grid according to a second embodiment of the present invention.
【図５】 本発明の実施の形態２に係わるパルストラン
スおよびグリッドなしクライストロンを用いたパルス電
源装置の構成を表すブロック図である。FIG. 5 is a block diagram showing a configuration of a pulse power supply device using a pulse transformer and a klystron without a grid according to a second embodiment of the present invention.
【図６】 本発明の実施の形態２に係わるバウンサ回路
をパルストランスの一次側に配置し一つのユニットとし
たパルス電源装置の構成を表すブロック図である。FIG. 6 is a block diagram showing a configuration of a pulse power supply device in which the bouncer circuit according to the second embodiment of the present invention is arranged on the primary side of a pulse transformer to form one unit.
【図７】 本発明の実施の形態２に係わるバウンサ回路
をパルストランスの二次側に配置し一つのユニットとし
たパルス電源装置の構成を表すブロック図である。FIG. 7 is a block diagram showing a configuration of a pulse power supply device in which the bouncer circuit according to the second embodiment of the present invention is arranged on the secondary side of a pulse transformer to form one unit.
【図８】 従来のパルス電源装置の構成を表すブロック
図である。FIG. 8 is a block diagram showing a configuration of a conventional pulse power supply device.
【図９】 従来のパルス電源装置の電圧の時間変化を表
す図である。FIG. 9 is a diagram showing a voltage change over time of a conventional pulse power supply device.
【図１０】 図９の拡大図である。FIG. 10 is an enlarged view of FIG. 9.
【図１１】 従来のパルス電源装置の作用を説明する図
である。FIG. 11 is a diagram illustrating the operation of a conventional pulse power supply device.
【符号の簡単な説明】
１ 直流電源、 ２ コンデンサ、３，４，５ バウン
サ回路の補助直流電源、６，７，８ コンデンサ、 ３
１ａ、３１ｂ、３１ｃ バウンサ回路、９，１０，１１
インダクタンス、１２，１３，１４，１５，１６，１
７ スイッチ、２４ パルストランス、２５ グリッド
なしクライストロン、２６ パルストランスタンク，４
１ グリッド付きクライストロン、４１ａ カソード、
４１ｂ グリッド、 ４１ｃ アノード。[Brief description of reference numerals] 1 DC power supply, 2 capacitors, 3,4,5 bouncer circuit auxiliary DC power supply, 6,7,8 capacitors, 3
1a, 31b, 31c Bouncer circuit, 9, 10, 11
Inductance, 12, 13, 14, 15, 16, 1
7 switches, 24 pulse transformers, 25 gridless klystrons, 26 pulse transformer tanks, 4
1 klystron with grid, 41a cathode,
41b grid, 41c anode.
Claims (5)
ロンを有するパルス電源装置であって、前記直流電源と
は別の補助直流電源と当該補助直流電源にそれぞれスイ
ッチを介して並列に接続されたインダクタンスおよびキ
ャパシタを有するバウンサ回路を備え、前記バウンサ回
路を複数直列に配置すると共に、前記バウンサ回路のス
イッチを外部信号によって制御することを特徴とするパ
ルス電源装置。1. A pulse power supply device having a DC power supply, a capacitor and a klystron, wherein an auxiliary DC power supply different from the DC power supply and an inductance and a capacitor connected in parallel to the auxiliary DC power supply via switches, respectively. A pulse power supply device comprising: a bouncer circuit having the bouncer circuit, wherein a plurality of the bouncer circuits are arranged in series, and a switch of the bouncer circuit is controlled by an external signal.
イストロンであって、スイッチを介して直流電源に接続
されていることを特徴とする請求項１記載のパルス電源
装置。2. The pulse power supply device according to claim 1, wherein the klystron is a gridless klystron and is connected to a DC power supply via a switch.
ストロンの低電圧側をアース接続したことを特徴とする
請求項１または２記載のパルス電源装置。3. The pulse power supply device according to claim 1, wherein the DC power supply, the capacitor, and the klystron are grounded on the low-voltage side.
ストランスを介して前記直流電源および前記コンデンサ
に接続されていることを特徴とする請求項３記載のパル
ス電源装置。4. The pulse power supply device according to claim 3, wherein the klystron without a grid is connected to the DC power supply and the capacitor through a pulse transformer.
次または二次側に配置されたことを特徴とする請求項４
記載のパルス電源装置。5. The bouncer circuit is arranged on the primary or secondary side of a pulse transformer.
The pulsed power supply described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001184616A JP3881194B2 (en) | 2001-06-19 | 2001-06-19 | Pulse power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001184616A JP3881194B2 (en) | 2001-06-19 | 2001-06-19 | Pulse power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003009548A true JP2003009548A (en) | 2003-01-10 |
| JP3881194B2 JP3881194B2 (en) | 2007-02-14 |
Family
ID=19024348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001184616A Expired - Fee Related JP3881194B2 (en) | 2001-06-19 | 2001-06-19 | Pulse power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3881194B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008011595A (en) * | 2006-06-27 | 2008-01-17 | Toshiba Mitsubishi-Electric Industrial System Corp | High-voltage pulse generator |
| WO2015083305A1 (en) | 2013-12-03 | 2015-06-11 | 株式会社Ｉｆｇ | Medical successive magnetic pulse generation device |
| US11594981B2 (en) | 2019-05-20 | 2023-02-28 | Mitsubishi Electric Corporation | Power supply device |
-
2001
- 2001-06-19 JP JP2001184616A patent/JP3881194B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008011595A (en) * | 2006-06-27 | 2008-01-17 | Toshiba Mitsubishi-Electric Industrial System Corp | High-voltage pulse generator |
| WO2015083305A1 (en) | 2013-12-03 | 2015-06-11 | 株式会社Ｉｆｇ | Medical successive magnetic pulse generation device |
| KR20160065083A (en) | 2013-12-03 | 2016-06-08 | 아이에프지 코포레이션 | Medical successive magnetic pulse generation device |
| US10173071B2 (en) | 2013-12-03 | 2019-01-08 | Ifg Corporation | Medical successive magnetic pulse generation device |
| US11594981B2 (en) | 2019-05-20 | 2023-02-28 | Mitsubishi Electric Corporation | Power supply device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3881194B2 (en) | 2007-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11757359B2 (en) | Constant on-time converter with frequency control | |
| KR100398565B1 (en) | Flyback converter | |
| US8896281B2 (en) | Method for generating an internal compensation network of a pole and two zeros to compensate high frequency voltage mode switching regulators | |
| KR0155147B1 (en) | Inverter apparatus | |
| JP4310071B2 (en) | Control device for resonant converter | |
| US20130016533A1 (en) | Resonant converter control | |
| JPH07327365A (en) | Assembly set composed of static converter with control switch and its control circuit | |
| EP1070356A1 (en) | Pulse frequency modulation drive circuit for piezoelectric transformer | |
| JP3719352B2 (en) | Power supply device for plasma generation and method for manufacturing the same | |
| US20120194070A1 (en) | Operating an electrodeless discharge lamp | |
| CN107359789A (en) | Improve the EMI of inverse-excitation type switch power-supply system | |
| KR20100109574A (en) | Step-down voltage converter | |
| JP2006238659A (en) | Power unit | |
| CN100382123C (en) | Method and device for injecting discharge energy resonance to plane plasma display board | |
| US10355597B2 (en) | Power supply and method for controlling a power supply | |
| JP2003009548A (en) | Pulse power supply unit | |
| US6344982B1 (en) | Power supply circuit | |
| JP2005340185A (en) | Manufacturing method of power supply device for plasma generation | |
| JP2000163012A (en) | Driving method for display panel | |
| EP1880377B1 (en) | Sustain device for plasma panel | |
| JP3588169B2 (en) | Magnetic resonance imaging system | |
| EP0520663A2 (en) | Circuit to improve stability of high duty cycle current controlled PWM regulators | |
| JP2002199720A (en) | Resonance-type power supply circuit | |
| US4990834A (en) | Line deflection circuit arrangement for a picture display device | |
| JPH0635672Y2 (en) | Controller for DC high voltage power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |