JP2002512770A - 過電流保護を伴ったスイッチモード電源 - Google Patents

Abstract

(57)【要約】 調整されたスイッチモード電源では、トランジスタスイッチにおいてオフとオンの両方のスイッチング遷移期間中に、トランジスタスイッチ（Ｑ３）はゼロ電圧が維持される。調整されたスイッチモード電源は、電流モードで、電流パルス毎の制御基準で動作する。過電流状態が、トランジスタスイッチの所定の電流パルスの期間よりも実質的に長い第１の期間よりも長く継続すると過電流保護回路（２００）は、トランジスタスイッチを遮断する。過電流状態が第１の期間よりも短い期間のみ続くときは、トランジスタスイッチの動作は中断されない。

Description

【発明の詳細な説明】 過電流保護を伴ったスイッチモード電源発明の分野 本発明は、スイッチモード電源に関する。発明の背景 典型的なスイッチモード電源（ＳＭＰＳ）は、、入力電源電圧を受けるために 入力電源端子に接続された、インダクタンスと双方向の制御可能なスイッチの直 列接続を有する。スイッチは、トランジスタと制動ダイオードの平行配置により 形成される。駆動又は制御回路は、スイッチを、導通状態と遮断状態の交互に駆 動するために、スイッチングパルスを供する。スイッチの導通状態の継続時間は 、スイッチが遮断時に生成された整流又は発振による出力電圧に応じて、制御可 能である。 ある従来技術のＳＭＰＳでは、調整制御回路の変調器は、双方向スイッチの導 通時間の長さを変えるために、誤差増幅器で生成された誤差信号に応答する。そ れによりインダクタンスのピーク電流は制御される。このように、双方向スイッ チが遮断されたときに現れる共振パルス電圧の振幅は、出力電圧調整を行うため に制御される。 ＳＭＰＳは電流パルス制御原理により、電流パルスにより、電流モード制御で 動作し得る。トランジスタスイッチを流れる電流は、誤差信号により作られたし きい値に達すると止まる。誤差信号は、実際は、トランジスタスイッチと結合し たインダクタンスを流れるピーク電流を制御する。このように、制御回路は、誤 差増幅器のダイナミックレンジを使うこと無しに、瞬時に、フィードフォワード で、入力電圧変動を補正する。 トランジスタスイッチと典型的にはそれに結合しているトランス の巻線は、過電流の期間が短いときには、トランジスタスイッチの許容範囲を超 えるスイッチ電流により、損害を受けないであろう。例えば、ビデオディスクド ライブで使用されているモニタの動作開始期間が短くそして、ＳＭＰＳにより電 源が与えられているときである。しかし、故障状態が起こり、長い間過電流が流 れるときには、トランジスタスイッチとトランス巻線は損害を受けうる。発明の概要 それゆえ、電流モード制御回路により設定される電流制限よりも低いレベルで の期間の長い過電流に対して、ＳＭＰＳを保護することが必要である。この様に して、最大電流制限が低いトランジスタスイッチを使用できる。有利なことに、 最大電流制限が低いトランジスタスイッチは安価である。 本発明の実施例のスイッチモード電源装置は、入力電源電圧の供給源と入力電 源電圧の供給源に結合したインダクタンスを有する。第１のトランジスタスイッ チは、インダクタンスに結合し、電源の出力を生成する負荷回路に結合したイン ダクタンスを流れる電流パルスを生成するための周期的スイッチ制御信号に応答 する。変調器は、電流パルス毎の基準で、電流モード制御での電源出力を制御す るスイッチ制御信号を発生する所定の電流パルスを示す信号に応答する。過電流 保護回路は、過電流状態が発生したときに、電源の出力を停止する電流パルス指 示信号に応答する。電流センサは、対応する信号経路で過電流保護回路と変調器 のそれぞれに結合した電流パルス指示信号を発生する所定の電流パルスに応答す る。図面の簡単な説明 図１は、本発明の実施例の、調整されたＳＭＰＳ（スイッチモード電源）を示 す図である。 図２ａ、２ｂ、２ｃは、図１の調整されたＳＭＰＳの説明に使用 する波形を示す図である。発明の詳細な記載 図１は、本発明の実施例の調整されたＳＭＰＳ１００を示す。図１では、トラ ンジスタスイッチとして動作するＮ型の金属酸化物半導体（ＭＯＳ）パワートラ ンジスタＴｒは、トランスＴ１の１次巻線Ｌ１を通して、直流（ＤＣ）電圧Ｂ＋ の入力電源の端子２０に結合したドレイン電極を有する。回路配置では、図示し ていないが、トランスは、分離トランスとして動作する。電圧Ｂ＋は、例えば、 図示されていないが、主電源電圧を整流するブリッジ整流器に接続されたフィル タキャパシタから得られる。 トランジスタＴｒのソース電極は、電流センサ又は、サンプリング抵抗Ｒ１２ を介してグランド又は、共通端子に接続される。 スイッチとして動作する制動ダイオードＤ６は、トランジスタＴｒと平行に接 続され、双方向スイッチ２２を構成するためにトランジスタＴｒと同じパケージ に含まれる。キャパシタＣ６は、ダイオードＤ６と平行に接続され、スイッチ２ ２が非導通の時に巻線Ｌ１のインダクタンスと共振回路２２を構成するために巻 線Ｌ１と直列に接続される。 トランスＴ１の２次巻線Ｌ２は、ダイオードＤ８のカソードに接続されたフィ ルタキャパシタＣ１０で出力電圧ＶＯＵＴを発生するため、ピーク整流ダイオー ドＤ８のアノードと、グランドに接続される。電圧ＶＯＵＴは、図示されていな いが、負荷回路に接続される。同様に、フィルタキャパシタＣ９の出力電圧ＶＯ ＵＴ’には、整流ダイオードＤ７によるピーク整流電圧が現れる。 誤差増幅器２３は、出力電圧ＶＯＵＴと基準電圧ＶＲＥＦに応答する。光カプ ラＩＣ１は光放射ダイオードを有する。光カプラＩＣ１のトランジスタのエミッ タ電極は、抵抗Ｒ４を介して負のＤＣ電圧Ｖ３に接続される。光カプラＩＣ１の トランジスタのコレクタ電 極は、キャパシタＣ３に接続される。示されていない回路配置では、光カプラは 分離として働く。光カプラＩＣ１の誤差コレクタ電流Ｉｅは、電圧ＶＯＵＴが基 準電圧ＶＲＥＦよりも大きい量を示し、従って、それらの差である。 コンパレータトランジスタＱ２は、ベース電極を有し、抵抗Ｒ１１を介して、 トランジスタTrのソース電極と電流センサ抵抗Ｒ１２の接続点に結合している。 トランジスタＱ２は、トランジスタＱ２のベース電圧ＶＢＱ２とトランジスタＱ ２のエミッタに現れる誤差電圧ＶＥＱ２を比較する。電圧ＶＢＱ２はトランジス タＴｒのソース−ドレイン電流ＩＤに比例する第１部分を有する。ＤＣ電圧Ｖ２ は、抵抗Ｒ６を介してトランジスタＱ２のベースに接続され、抵抗Ｒ１１ト交差 して電圧ＶＢＱ２の第２部分を生じる。 ＤＣ電圧Ｖ２は、抵抗Ｒ５を介してキャパシタＣ３により構成される帰還ルー プフィルタに接続され、キャパシタＣ２を充電する電流源を構成する。誤差電流 Ｉｅは、キャパシタＣ３に接続され、キャパシタＣ３を放電する。ダイオードＤ ５は、トランジスタＱ２のエミッタとグランドの間に接続される。ダイオードＤ ５は、電圧ＶＥＱ２をダイオードＤ５の順方向電圧に制限し、トランジスタＴｒ の最大電流を制限する。 トランジスタＱ２のコレクタ電極は、トランジスタＱ１のベース電極に接続さ れ、トランジスタＱ１のコレクタ電極は、トランジスタＱ２のベース電極に接続 され、再生式のスイッチ３１を構成する。トランジスタＴｒの制御電圧ＶＧは、 再生式スイッチ３１の出力端子を構成するトランジスタＱ１のエミッタで生じ、 抵抗Ｒ１０を介してトランジスタＴｒのゲート電極に結合される。 トランスＴ１の２次巻線Ｌ３は、交流（ＡＣ）電圧Ｖ１を生成するために、抵 抗Ｒ９を介して結合される。電圧Ｖ１はキャパシタＣ４と抵抗Ｒ８を介してトラ ンジスタＱ１のエミッタにＡＣ結合され、トランジスタＴｒの駆動電圧ＶＧを発 生する。ＡＣ結合された電圧 Ｖ１は、コレクタ抵抗Ｒ７を介してトランジスタＱ２のコレクタ電極と、トラン ジスタＱ１のベース電極に接続される。電圧Ｖ１は、ダイオードＤ２により整流 され、電圧Ｖ３を発生し、また、ダイオードＤ３により、電圧Ｖ２を発生する。 電圧Ｂ＋の供給源と巻線Ｌ３から離れたキャパシタＣ４の端子３０の間に結合 した抵抗Ｒ３は、電源オン又は開始の際にキャパシタＣ４を充電する。トランジ スタＴｒのゲート電極の電圧ＶＧが、ＭＯＳトランジスタＴｒのしきい値を超え たとき、トランジスタＴｒは導通し、トランジスタＴｒのドレイン電圧ＶＤは減 少する。この結果、電圧Ｖ１は正となり、正帰還で、トランジスタＴｒを維持す るために電圧ＶＧを増強し、完全にオンにする。 図２ａから２ｃは、図１の調整されたＳＭＰＳ１００の動作を説明するのに役 立つ波形である。図１及び、２ａから２ｃで、同じ記号と番号は同じ項目及び、 機能を示す。 図２ｃの所定の期間Ｔの期間ｔ０からｔ１の間に、図１の導通トランジスタＴ ｒの電流ＩＤはランプ状に上昇する。従って、巻線Ｌ１の電流ＩＬ１の対応する 非共振電流パルス部分は、ランプ状に上昇し、トランスＴ１の巻線Ｌ１のインダ クタンスに磁気エネルギーを蓄積する。図２ｃの時刻ｔ１で、抵抗Ｒ１２による 電圧より得られたランプ状に上昇する部分を有する図１の電圧ＶＢＱ２が、再生 式スイッチ３１の電圧ＶＥＱ２より決まるトリガレベルを超え、トランジスタＱ ２をオンする。電流はトランジスタＱ１のベースを流れ、再生式スイッチ３１は トランジスタＴｒのゲート電極を低インピーダンスとする。従って、図２ａのゲ ート電極電圧ＶＧは、ゼロボルト付近に減少し、図１のトランジスタＴｒをオフ する。トランジスタＴｒがオフすると、図２ｂのドレイン電圧ＶＤが上昇し、巻 線Ｌ３より結合している図１の電圧Ｖ１が減少する。ゲート−ソース間キャパシ タンスＣＧに蓄積されたチャージは、図２ｂの時刻ｔ２までラッチモード動作を 維持する。 電圧ＶＧが、図１のトランジスタＱ１のコレクタ電流を維持するのに必要な電 圧よりも低くなると、トランジスタＱ２のベース電極の順方向導通がやみ、従っ て、再生式スイッチ３１のラッチ動作モードが停止される。その後、減少し続け る電圧Ｖ１は、図２ａの電圧ＶＧに負部分４０を生じ、図１のトランジスタＴｒ がオフのまま維持される。 トランジスタＴｒがオフすると、ドレイン電圧ＶＤは、図２ｂの期間ｔ１から ｔ２に示すように上昇する。キャパシタＣ６は、電圧ＶＤが完全にゼロ電圧以上 に上昇する前にトランジスタＴｒが非導通状態になり、電圧ＶＤの上昇を制限す る。これによって、スイッチング損失と放射スイッチングノイズは減少される。 キャパシタＣ６と巻線Ｌ１を有する共振回路２１は、図１のトランジスタＴｒが オフとなり、図２ｂの期間ｔ１からｔ３の間に、発振する。キャパシタＣ６は、 電圧ＶＤのピークレベルを制限する。それゆえ、スナバダイオードと抵抗は不要 であり、効率は改善され、スイッチングノイズは減少される。 図２ｂの時間ｔ３の前の電圧ＶＤの減少は、図１の電圧Ｖ１を正電圧にする。 図２ｂの時刻ｔ３で、電圧ＶＤはゼロボルト付近になり、僅かに負になり、図１ の制動ダイオードＤ６をオンし、図２ｂのクランプ電圧ＶＤをゼロボルトとする 。この様に、図１の共振回路２１は半周期の発振を示す。前述の図１の電圧Ｖ１ の極性の変化によって、図２ｂの時刻ｔ３で、図２ａの電圧ＶＧは更に正に上昇 する。 その後に続くトランジスタＴｒのオンは、電圧ＶＤがほぼゼロとなったときに 、図２ｂの時刻ｔ３後まで、抵抗Ｒ８とゲートキャパシタンスＣＧの時定数で決 まる遅延時間だけ遅延される。これにより、ターンオン損失は最小となり、スイ ッチングノイズは減少される。 フィルタキャパシタンスＣ３の電圧ＶＥＱ２を変えることにより、 電圧ＶＯＵＴの負帰還調整が行われる。電圧ＶＯＵＴが電圧ＶＲＥＦよりも大き い時に、電流ＩｅはキャパシタＣ３を放電し、電圧ＶＥＱ２を減少する。それゆ え、コンパレータトランジスタＱ２のしきい値レベルは減少する。従って、トラ ンジスタＴｒの電流ＩＤのピークレベルと、負荷回路（図示していない）に供給 される電力は減少される。一方、電圧ＶＯＵＴが電圧ＶＲＥＦよりも小さい場合 、電流Ｉｅはゼロであり、抵抗Ｒ５の電流は電圧ＶＥＱ２を上昇する。従って、 トランジスタＴｒの電流ＩＤのピーク値と負荷回路（図示していない）に供給さ れる電力は、上昇する。この様に、再生式スイッチ３１を有するトランジスタＱ ３の制御回路は、電圧ＶＥＱ２に従って、トランジスタＱ３でデューティーサイ クル変調を行う。 調整されたＳＭＰＳ１００は、電流パルスごとの制御を基に、電流モード制御 で動作する。図２ｃの期間ｔ０からｔ１の間の図１のトランジスタＴｒを流れる 電流ＩＤの電流パルスは、図１のトランジスタＱ２の電圧ＶＥＱ２により決まる しきい値に達したとき、図２ｃの時刻ｔ１で止まり、誤差信号を形成する誤差電 流Ｉｅにより確立される。誤差信号は実際に、巻線Ｌ１のインダクタンスを流れ る電流ＩＤの電流パルスのピーク電流を制御する。制御回路は、誤差増幅器２３ のダイナミックレンジを使用すること無しに、電圧Ｂ＋の入力電圧変動をフィー ドフォワードで瞬時に補正する。この様に、電流モード調整と調整されたＳＭＰ Ｓの、両方の優位な点が得られる。 本発明の過電流保護回路２００は、整流器２００ａを有する。整流器２００ａ は、電圧ＶＲ１２が現れる接続端子と積分キャパシタＣ１１の間に接続された整 流ダイオードＤ１９と直列に接続された抵抗１８を有する。抵抗Ｒ１９は、キャ パシタＣ１１と平行に接続され、キャパシタＣ１１に蓄積された電荷の放電経路 を与える。 キャパシタＣ１１の電圧は、ベース電流制限抵抗Ｒ２０を介して、トランジスタ Ｑ６のベース電極に接続される。トランジスタＱ６は、 トランジスタＱ５と接続され、Ｒ−Ｓフリップフロップ又は、ラッチ２００ｂを 構成する。トランジスタＱ５のエミッタは、トランジスタＱ１のベースに接続さ れ、Ｑ５が導通したときにトランジスタＱ３を遮断してトランジスタＱ１をオン する。 抵抗Ｒ１８と積分器キャパシタＣ１１の時定数は、抵抗Ｒ１２による電圧ＶＲ １２の長期ピーク値を決定する。過度の負荷電流がトランジスタＱ３に過度の電 流ＩＤを生成する場合、十分長い期間、例えば、数１００ミリ秒、電流ＩＤのあ るサイクルから次のサイクルで、キャパシタＣ１１の電圧は徐々に上昇する。キ ャパシタＣ１１の電圧が、トランジスタＱ６をオンするのに十分高くなったとき 、再生式動作はトランジスタＱ５をオンする。この結果、ラッチ２００ｂは、ト ランジスタＱ３のゲートから駆動電圧ＶＧを遮断する導通スイッチとして動作す る。従って、電源は発振を止め、負荷への電力供給を止める。 本発明の特徴に従って、過電流状態が、トランジスタＱ３の安全動作で許され ているよりも例えば、数１００ミリ秒と長い間継続するときには、過電流保護回 路２００は、トランジスタＱ３を遮断する。逆に、過電流状態が短い期間のみな ら、トランジスタＱ３の動作は中断されない。 有利に、電流ＩＤが高い期間の長さが比較的短い条件では、電流ＩＤのピーク レベルが、短い期間の間、所定の安全値を超えることができる。回路２００は、 短期間の長さと、所定の長い期間の電流ＩＤの安全値とを設定する。過電流の期 間が短いときには、トランジスタＱ３は許容範囲を超える電流ＩＤにより損害を 受けないのでトランジスタＱ３の要求される最大電流許容範囲は緩和できる。例 えば、ビデオディスクドライブで使用されるモータのスタート期間が短く、ＳＭ ＰＳ１００により電力が供給されているときなどである。しかし、故障が起き、 潜在的に有害な過電流が長い期間存在するときには、トランジスタＱ３はそのよ うな過電流状態から保護さ れる。 電力の遮断に続いて、キャパシタＣ１１は徐々に放電される。トランジスタＱ ５とＱ６を流れる電流がラッチ条件を維持するレベル以下に低下した場合、導通 は止み、電源は通常の開始シーケンスを始める。オン／オフサイクルは異常な高 負荷が存在する限り継続する。抵抗Ｒ１９はキャパシタＣ１１に放電経路を提供 し、ラッチ２００ｂのトランジスタがオンすること無しに通常のピークの負荷電 流が供給される。 前述のように、ＤＣ電圧Ｖ２は抵抗Ｒ６を介してトランジスタＱ２のベースに 接続され、抵抗Ｒ１１を通して電圧ＶＢＱ２の第２部分を生じる。図２ｃの期間 ｔ０からｔ１では、図１の電圧Ｖ２は電圧Ｂ＋にトランスＴ１の巻線Ｌ３とＬ１ の巻数比を掛けたものに等しい。 トランジスタＱ２のしきい値レベルは電圧Ｖ２に応じて変わり、そして、それ ゆえ、電圧Ｂ＋に応じて変わる。この様に、電流ＩＤのピーク値も電圧Ｂ＋に応 じて変わる。この特徴は、ＳＭＰＳ１００の一定な電力供給能力を維持し、それ によって、高ＡＣ本線電源（図示していない）で過度の電力供給がされない。 本発明の他の特徴に従って、電圧ＶＲ１２はデューティーサイクル変調器のコ ンパレータトランジスタＱ２及び、トランジスタＱ３を含まない信号経路の各々 を経由して過電流保護回路２００ａへ結合される。デューティーサイクル変調器 と過電流保護回路２００ａに共通に電圧ＶＲ１２を発生する電流センサ抵抗Ｒ１ ２を使用することで、回路は簡単になる。

【手続補正書】特許法第１８４条の４第４項 【提出日】平成１０年８月２０日（１９９８．８．２０） 【補正内容】 請求の範囲 １．入力電源電圧の供給源と、 前記入力電源電圧の前記供給源に結合したインダクタンスと、 前記インダクタンスに結合し、前記電源の出力を生成する負荷回路に結合した 前記インダクタンスを流れる電流パルスを生成するための周期的スイッチ制御信 号に応答する第１のトランジスタスイッチと、 電流パルス毎の基準で、電流モード制御での前記電源出力を制御する前記スイ ッチ制御信号を発生する所定の電流パルスを示す信号に応答する変調器と、 過電流状態が複数の前記電流パルスの間に継続したときには、前記電源出力を 減少させる前記電流パルス指示信号に応答し、前記過電流状態が前記複数の電流 パルスよりも少ない数の期間継続したときには、電源出力減少動作を行わない過 電流保護回路と、 対応する信号経路で、前記過電流保護回路と前記変調器のそれぞれに結合した 前記電流パルス指示信号を発生する前記所定の電流パルスに応答する電流センサ とを有するスイッチモード電源装置。 ２．各々の前記信号経路（Ｒ１１経由、Ｒ１８経由）は前記トランジスタスイッ チ（Ｑ３）を含まない請求項１記載の装置。 １２．前記過電流保護回路の信号経路中で結合し、前記変調器の信号経路中で結 合しないパルス積分器を更に有する請求項１記載の装置。 １３．前記パルス積分器は前記所定の電流パルスの一部分を積分するキャパシタ を有する請求項１２記載の装置。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ， ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，Ｌ Ｓ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ， ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，Ｅ Ｅ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ， ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，Ｍ Ｄ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ， ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，Ｖ Ｎ，ＹＵ，ＺＷ

Claims (1)

1. 【特許請求の範囲】 １．入力電源電圧の供給源（ＲＡＷ Ｂ＋）と、 前記入力電源電圧の前記供給源に結合したインダクタンス（Ｌ１）と、 前記インダクタンスに結合し、前記電源の出力（ＶＯＵＴ）を生成する負荷回 路に結合した前記インダクタンスを流れる電流パルス（ＩＬ１）を生成するため の周期的スイッチ制御信号（ＶＧ）に応答する第１のトランジスタスイッチ（Ｑ ３）と、 電流パルス毎の基準で、電流モード制御での前記電源出力を制御する前記スイ ッチ制御信号を発生する所定の電流パルスを示す信号（ＶＲ１２）に応答する変 調器（Ｑ２）と、 過電流状態が発生したときに、前記電源出力を停止する前記電流パルス指示信 号に応答する過電流保護回路（２００）と、 対応する信号経路（Ｒ１１経由、Ｒ１８経由）を経由して、前記過電流保護回 路と前記変調器のそれぞれに結合した前記電流パルス指示信号を発生する前記所 定の電流パルスに応答する電流センサ（Ｒ１２）とを有するスイッチモード電源 装置。 ２．各々の前記信号経路（Ｒ１１経由、Ｒ１８経由）は前記トランジスタスイッ チ（Ｑ３）を含まない請求項１記載の装置。 ３．前記過電流保護回路（２００）は、各々の電流パルスが発生したときに、前 記電流パルス指示信号（ＶＲ１２）に応答し、且つ、前記キャパシタに関連した 時定数（Ｒ８，Ｃ１１）に従って決まるレートの傾斜で立ち上る、ランプ状に立 ち上るキャパシタ電圧を生成するフィルタキャパシタ（Ｃ１１）に結合した整流 器（Ｄ１９） と、 前記ランプ状に立ち上るキャパシタ電圧が前記過電流状態に関連したしきい値 に達したときに検出する検出器（Ｑ６）とを有する請求項１記載の装置。 ４．前記キャパシタ（Ｃ１１）は前記第１のトランジスタスイッチの制御端子（ ゲート）に接続された再生式スイッチ（Ｑ５，Ｑ６）に接続され、 前記キャパシタ電圧が前記再生式スイッチのトリガレベルに達したときに前記 第１のトランジスタスイッチ（Ｑ３）を遮断する請求項３記載の装置。 ５．前記過電流状態が、前記所定の電流パルス（ＩＬ１）の期間よりも実質的に 長い間継続するときには、 前記過電流保護回路（２００）は電源出力を遮断する請求項１記載の装置。 ６．調整された共振回路（２１）を構成する前記インダクタンス（Ｌ１）に接続 されたキャパシタンス（Ｃ６）をさらに有し、 前記第１のトランジスタスイッチ（Ｑ３）がオフされているときには、前記第 １のトランジスタスイッチ（Ｑ３）の主電流導通端子（ソース−ドレイン）の組 の間で実質的にゼロ電圧を維持するように前記スイッチ制御信号が生成される、 請求項１記載の装置。 ７．前記第１のトランジスタスイッチの所定のスイッチング期間に、 前記共振回路に半サイクルの発振を起こす前記共振回路（２１）に共振パルス （ＶＤ）が現れる、請求項６記載の装置。 ８．前記第１のトランジスタスイッチ（Ｑ３）がオンしているときに、 前記第１のトランジスタスイッチ（Ｑ３）の前記主電流導通端子間（ソース− ドレイン）を実質的にゼロ電圧に維持するために前記主電流導通端子間に低イン ピーダンスを与える、第１のトランジスタスイッチに結合された第２のスイッチ （Ｄ６）を更に有する請求項６記載の装置。 ９．前記第２のスイッチ（Ｄ６）は、前記第１のトランジスタスイッチ（Ｑ３） に平行に接続された制動ダイオードを有する請求項８記載の装置。 １０．第２の信号に従って、前記電源の前記出力（ＶＯＵＴ）を制御する第２の 信号の供給源（２３）を更に有し、 前記電流センサ（Ｒ１２）は、前記所定の電流パルスが前記第２の信号により 決まるしきい値を超えたときに、前記所定の電流パルスの前記ランプ部分の間、 前記第１のトランジスタスイッチ（Ｑ３）に直列に接続され、前記電流パルス （ＩＬ１）のランプ部分を示すランプ電圧（ＶＲ２）を発生し、且つ、前記変調 器（Ｑ２）に接続され、前記スイッチ制御信号（ＶＧ）の状態を変化させる抵抗 を有する請求項１記載の装置。 １１．入力電源電圧の供給源（ＲＡＷ Ｂ＋）と、 前記入力電源電圧の前記供給源に結合したインダクタンス（Ｌ１）と、 前記インダクタンスに結合し、前記電源の出力（ＶＯＵＴ）を生成する負荷回 路に結合した前記インダクタンスを流れる電流パルスを生成するための周期的ス イッチ制御信号（ＶＧ）に応答するトランジスタスイッチ（Ｑ３）と、 ランプ状に変化する電流パルス毎の基準で、電流モード制御での前記所定の電 流パルスを制御する前記スイッチ制御信号を発生する所定の電流パルスに応答し 、且つ、前記第１の再生式スイッチのしきい値を超えたとき、前記電流パルスの 各期間で前記トランジスタスイッチを遮断する、前記トランジスタスイッチの前 記制御端子に結合した第１の再生式スイッチ（Ｑ１，Ｑ２）に結合した変調器（ Ｑ２）と、 前記電流パルスの振幅が第１の値を超え、且つ、前記所定の電流パルスの期間 よりも実質的に長い第１の期間よりも長く継続するときに、前記過電流状態が発 生し、 前記第１の期間よりも短い期間に前記電流パルスの振幅が第１の値を超えたと きは、前記トランジスタスイッチの動作は中断されない、前記電流パルスに応答 し、過電流状態が発生したときに、前記トランジスタスイッチを遮断する第２の 再生式スイッチ（Ｑ５，Ｑ６）とを有する過電流保護回路（２００）とを有する スイッチモード電源装置。