JP2002055659A - 予備充放電回路及び駆動回路 - Google Patents
予備充放電回路及び駆動回路Info
- Publication number
- JP2002055659A JP2002055659A JP2000243162A JP2000243162A JP2002055659A JP 2002055659 A JP2002055659 A JP 2002055659A JP 2000243162 A JP2000243162 A JP 2000243162A JP 2000243162 A JP2000243162 A JP 2000243162A JP 2002055659 A JP2002055659 A JP 2002055659A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- voltage
- discharge
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Control Of El Displays (AREA)
Abstract
の低下を十分小さく抑え、アイドリング電流を小さく抑
えつつ、出力端子に接続された容量性負荷を所望の電圧
付近まで高速に駆動する駆動回路の提供。 【解決手段】充電手段と第1定電流回路を含む第1出力
段と、放電手段と第2定電流回路を含む第2出力段と、
第1および第2差動回路とで構成した位相補償手段をも
たない予備充放電回路と、所望の電圧を出力する出力回
路と、予備充放電回路および出力回路を制御する動作制
御信号とで成る駆動回路において、所望の電圧を出力す
る出力期間の前半に少なくとも予備充放電回路は動作さ
せ、出力期間の後半は出力回路だけを動作させる。
Description
の期間、所定の電圧に駆動する駆動回路に関し、特に、
アクティブマトリクス駆動方式を用いた液晶表示装置の
駆動回路の出力段であるドライバ(バッファ)部等に用
いて好適な駆動回路に関する。
話や携帯情報端末など表示部を有する携帯機器の需要が
高まっている。携帯機器は、連続使用時間が十分長いこ
とが重要とされており、液晶表示装置は低消費電力であ
ることから、携帯機器の表示部に広く使われている。
用いた透過型であったが、外光を利用してバックライト
を用いない反射型も開発され、更に低電力化が図られて
いる。
ともに鮮明な画像表示が求められるようになり、従来の
単純マトリクス方式よりも鮮明表示可能なアクティブマ
トリクス駆動方式の液晶表示装置の需要が高まってい
る。
の駆動回路にも求められており、低消費電力の駆動回路
の研究・開発が盛んに行われている。以下、アクティブ
マトリクス駆動方式の液晶表示装置の駆動回路について
説明する。
用いた液晶表示装置の表示部は、透明な画素電極及び薄
膜トランジスタ(TFT)を配置した半導体基板(TF
T基板)と、面全体に1つの透明な電極を形成した対向
基板と、これら2枚の基板を対向させて間に液晶を封入
した構造からなり、スイッチング機能を持つTFTを制
御することにより、各画素電極に所定の電圧を印加し、
各画素電極と対向基板電極との間の電位差により液晶の
透過率を変化させて画像を表示するものである。
複数のレベル電圧(階調電圧)を送るデータ線と、TF
T素子へのスイッチング制御信号を送る走査線とが配線
され、データ線は、対向基板電極との間に挟まれる液晶
容量や各走査線との交差部に生じる容量などにより、比
較的大きな容量性負荷となっている。
を介して行われ、1フレーム期間(1/60秒程度)に
データ線につながる全ての画素へ階調電圧の書込みが行
われるため、データ線駆動回路は、容量性負荷であるデ
ータ線を、高い電圧精度で高速に駆動しなければならな
い。
負荷であるデータ線を、高い電圧精度で高速に駆動する
必要があり、さらに、携帯機器用途については、低消費
電力であることが求められている。このため、上記要求
(出力電圧の高精度化、高速化、及び、低消費電力化)
を満たすために、様々なデータ線駆動回路の開発が行わ
れている。
ては、図20のような抵抗ストリング200の接続端子
から取り出した電圧を、デコーダ300で選択して、出
力端子群400に接続される液晶表示パネルのデータ線
に直接出力するのが簡単である。なおデコーダ300に
おける各データ線に対応したレベル電圧の選択は、デジ
タル信号により行うことができる。
リング200に流す電流によって決まり、この電流を小
さく抑えれば消費電力を抑えることができる。しかし、
データ線へのレベル電圧の駆動期間(1出力期間)は、
一般に表示パネルの走査線数によって決まり、画素数が
多いパネルでは、1出力期間も短くなり、高速駆動が必
要となる。
抗ストリング200に流れる電流の大きさに依存し、デ
ータ線に供給される電荷は抵抗ストリング200より供
給される。このため、インピーダンスが高く、図20に
示した駆動回路において、高速駆動を行うためには、抵
抗ストリング200の電流を十分大きくする必要があ
り、その場合、消費電力が大きくなる。
開平10−301539号公報には、図21に示すよう
な構成の駆動回路が提案されている。図21を参照する
と、この駆動回路は、図20に示した駆動回路の各出力
に、出力回路900を設けたものである。出力回路90
0は、ゲートがデコーダ300の出力と出力端子400
間に接続されたスイッチ901と、ドレインが高位側電
源VDDに接続され、ソースが出力端子400に接続さ
れ、ゲートがデコーダ300の出力に接続されたNMO
Sトランジスタ902と、ソースが出力端子400に接
続され、ドレインが低位側電源VSSに接続され、ゲー
トがデコーダ300の出力に接続されたPMOSトラン
ジスタ903とを備えて構成されている。
間を設けて、予備充放電期間にスイッチ901をオフと
すると、トランジスタ902または903のソースフォ
ロワ動作により、選択されたレベル電圧からトランジス
タの閾値電圧ずれた電圧付近まで、高速に近づけること
ができる。
をオンとし、図20に示した駆動回路と同様に、抵抗ス
トリング200から、直接、データ線に電荷を供給し、
選択されたレベル電圧に駆動する。
間は、トランジスタのソースフォロワ動作におけるイン
ピーダンス変換により、トランジスタのドレインに接続
された電源からデータ線へ電荷が供給されるため、高速
駆動が可能となる。
0に示した駆動回路よりも、高速に所定のレベル電圧に
駆動することができる。
線へ電荷を供給することなく、完全なインピーダンス変
換によって高速駆動を実現する駆動回路も知られてい
る。その代表的な駆動回路の一例を図22に示す。
ンプよりなり、差動増幅段81、82と出力増幅段84
で構成したものである。図22において、オペアンプの
出力電圧Voutを差動増幅段81、82のVin−
(反転入力端)に戻した(負帰還をかけた)ボルテージ
フォロワ構成とすると、出力電圧Voutは、Vin+
(非反転入力端)に入力された電圧と等しい電圧が電流
増幅されて出力される。したがって、レベル電圧を、V
in+に入力すれば、高い電流供給能力で高速にデータ
線を駆動することができる。
ペアンプの動作は、Vin+=Vin−では、出力電圧
Voutは安定しているが、Vin+>Vin−に変化
すると、出力増幅段84のPMOSトランジスタ841
のみが動作して、出力電圧Voutは、Vin+(非反
転入力端の電圧)まで引き上げられる。一方、Vin+
<Vin−に変化すると、出力増幅段84のNMOSト
ランジスタ842のみが動作して、出力電圧Vout
は、Vin−(反転入力端の電圧)まで引き下げられ
る。
の変化に対する差動増幅段81、82および出力増幅段
84の応答に遅延が生じるため発振が起きやすくなる。
そのため位相補償手段として、容量素子843、844
を設け、応答遅延のタイミングの調整(位相補償)を行
い、発振を防いで安定した出力電圧を得られるようにし
ている。このようなオペアンプを用いることにより、デ
ータ線を高速に駆動することができる。なお、図22に
示したオペアンプを、図21の出力回路900として用
いる場合には、Vin+を与える回路は十分小さな電流
供給能力でよいため、抵抗ストリング200の電流を十
分小さくすることができる。
は、容量性負荷の充放電電力と、オペアンプの動作を維
持するためのアイドリング電流による消費電力が生じ
る。また、Vin+に入力されるレベル電圧が変化する
と、出力電圧が安定するまで充電作用と放電作用が高速
に切り替わることにより、短い時間に、極めて大きな電
力を消費する場合がある。このため、図22に示したオ
ペアンプは、高い電圧精度および高速駆動は可能である
が、消費電力は大きくなる。
公平11−2990082号には、図23に示すような
駆動回路が提案されている。図23を参照すると、この
駆動回路は、差動増幅段81と出力増幅段83からなる
オペアンプと、予備放電制御スイッチ834とを備えて
構成されている。
831により充電作用は高速に行うことができるが、放
電作用の速度は、定電流回路832の電流に制限され
る。そのため、出力期間の前半に、予備放電期間を設
け、予備放電期間に、スイッチ834によりデータ線を
一旦電源電圧VSSに引き下げ、予備放電期間以後に、
オペアンプにより高速に所定のレベル電圧に駆動する。
これにより、差動増幅段81と出力増幅段83の定電流
回路815、832の電流を小さくし、アイドリング電
流を小さく抑えても高速駆動が実現できる。
ータ線を一旦電源電圧VSSに予備放電することによ
り、アイドリング電流を抑えた低消費電力のオペアンプ
で高速駆動を可能とするとともに、さらに、オペアンプ
による高い電圧精度で駆動することができる。
ような簡単なオペアンプを用いても高速駆動が可能で、
さらに低消費電力を実現できる駆動回路として、例えば
特開平10−197848号公報には、図24に示すよ
うな構成が提案されている。
転入力端(−)に入力するオペアンプ860と、高位側
電源VDDにスイッチ871を介してソースが接続され
たPMOSトランジスタ861と、低位側電源VSSに
スイッチ872を介してソースが接続されたNMOSト
ランジスタ862と、を備え、PMOSトランジスタ8
61とNMOSトランジスタ862のドレインは出力端
子に共通接続され、PMOSトランジスタ861とNM
OSトランジスタ862のゲートに、オペアンプ860
の出力が共通接続され、出力端子の電圧Voutを、オ
ペアンプ860の非反転入力端(+)に戻す帰還型の構
成としている。
862のそれぞれのゲートのみを駆動する構成であるた
め、オペアンプ860が電流供給能力を抑えた低消費電
力型の構成でも、トランジスタ861、862のゲート
を高速に駆動することができる。またトランジスタ86
1、862は高い電流供給能力で容量性負荷を高速に充
電または放電することができ、オペアンプ860の入力
と等しい電圧となったところで安定する。
高速駆動が可能である。またスイッチ871、872
は、充電作用と放電作用の切り替わりによる貫通電流を
防ぐために設けられており、PMOSトランジスタ86
1による充電作用を生じるときに、スイッチ871をオ
ンとし、NMOSトランジスタ862による放電作用を
生じるときに、スイッチ872をオンとする。これによ
り、高速駆動を可能とし、消費電力を容量性負荷の充放
電電力とオペアンプ860のアイドリング電流による消
費電力だけに抑えることができる。
機器用途の液晶表示装置の駆動回路には、何よりも低消
費電力であることが求められている。それと同時に高い
電圧精度での高速駆動が必要である。
定のレベル電圧からトランジスタの閾値電圧程度ずれた
電圧まで高速に予備充放電し、その後抵抗ストリング2
00から直接電荷を供給して所定のレベル電圧に駆動す
ることにより、図20に示した駆動回路よりも高速駆動
を可能にしている。しかしながら、図21においても、
トランジスタの閾値電圧程度の電圧変動分は、抵抗スト
リング200から直接電荷を供給して駆動しなければな
らないため、トランジスタの閾値電圧が十分小さくない
限り、抵抗ストリング200の電流を十分小さく抑える
ことはできない。もし、予備充放電によってレベル電圧
付近まで高速に駆動することができる予備充放電回路が
あれば、抵抗ストリング200の電流を十分小さく抑え
ることができることは、容易に理解できよう。
還型の構成の駆動回路は、高速駆動は容易に実現できる
が、高い電圧精度で安定にデータ線を駆動するために
は、発振を防ぐための位相補償手段を必ず設けなければ
ならない。
流回路によってアイドリング電流を抑える場合でも、位
相補償容量を高速に充放電させる大きさのアイドリング
電流(静消費電流)は流さなければならない。
は、出力期間ごとに電源電圧に予備放電を行う構成とさ
れており、同じレベル電圧で連続駆動する場合にも、デ
ータ線を毎出力期間ごと予備放電しなければならないた
め、余分な充放電電力を消費する。
データ線を駆動するときに充電作用または放電作用のい
ずれか一方しか行われないので、容量が比較的小さいデ
ータ線の場合には、駆動電圧が所定のレベル電圧から大
きくずれてしまう場合がある。
も、オペアンプを用いた駆動回路において、アイドリン
グ電流による消費電力を抑えるためにオペアンプを一時
的に非動作とする方法等も提案されているが、オペアン
プの動作開始時に、位相補償容量の充放電が安定するま
では出力電圧が不安定になるため、頻繁にオペアンプの
動作、非動作の切替を行うと高い電圧精度の出力が難し
くなり、出力不安定となる期間の充放電により消費電力
も増加する。
てなされたものであって、その目的は、高速動作、及び
低消費電力化を実現し、容量性負荷を駆動する駆動回路
に用いて好適とされる予備充放電回路を提供することに
ある。
化、高速動作、及び低消費電力化を図る駆動回路を提供
することにある。
本発明の駆動回路は、放電作用を有する第1定電流回路
と充電手段とを含む第1出力段と、充電作用を有する第
2定電流回路と放電手段とを含む第2出力段と、前記第
1出力段または前記第2出力段に作用を与える差動回路
を少なくとも1つ含んで構成され、さらに前記第1出力
段および前記第2出力段および前記差動回路をそれぞれ
個別に制御する動作制御信号とを含むことを特徴とする
予備充放電回路を有する。
記第2出力段および前記差動回路は、それぞれ内部に流
れる電流を遮断する複数のスイッチを含み、前記動作制
御信号による前記複数のスイッチの制御により、前記第
1出力段および前記第2出力段および前記差動回路の制
御が行われてもよい。
前記予備充放電回路に入力される2つの電圧の電圧差に
応じて動作し、前記2つの電圧の一方が前記予備充放電
回路から出力される電圧であってもよい。さらに前記差
動回路は、定電流回路を含み、前記定電流回路により前
記差動回路内部に流れる電流が全て制御されているのが
好ましい。また、前記第1出力段および前記第2出力段
は、前記動作制御信号により少なくともどちらか一方が
動作している間は、他方は非動作とされてもよい。ま
た、前記予備充放電回路を動作させる予備充放電期間に
おいて、前記予備充放電期間の前半に少なくとも前記第
1出力段または前記第2出力段のいずれか一方を動作さ
せ、前記予備充放電期間の後半に他方を動作させてもよ
い。
段を含まない。
電回路と出力回路とで構成される駆動回路で、前記動作
制御信号は前記出力回路も制御し、所望の電圧を出力す
る出力期間において、前記出力期間の前半に少なくとも
前記予備充放電回路は動作させ、前記出力期間の後半に
前記出力回路だけを動作させてもよい。
充放電回路と2つの出力回路とで構成される駆動回路
で、前記予備充放電回路は、前記第1出力段に作用を与
える第1差動回路と前記第2出力段に作用を与える第2
差動回路とを含み、更に前記2つの出力回路それぞれと
前記第1差動回路および前記第1出力段または前記第2
差動回路および前記第2出力段との接続を行う切替スイ
ッチ群とを含み、前記動作制御信号は前記2つの出力回
路および前記切替スイッチ群も制御し、所望の電圧を出
力する出力期間において、前記出力期間の前半に少なく
とも前記予備充放電回路は動作させ、前記出力期間の後
半に前記2つの出力回路だけを動作させてもよい。
路の入力電圧が、抵抗ストリングの接続端子より取り出
した複数の電圧の中から選択された電圧であって、また
前記出力回路が、前記入力電圧をそのまま出力したり又
は遮断したりするスイッチを含んで構成されることを特
徴とする。
前記出力回路が、オペアンプと、前記オペアンプの出力
を遮断するスイッチとを含んで構成してもよい。
ペアンプに劣るものの、所望のレベル電圧付近まで高速
に予備充放電を行うことができるので、抵抗ストリング
の電流を十分小さく抑えても高速駆動が可能で、しかも
最終的には抵抗ストリングによって駆動することにより
高い電圧精度を実現することができる。
ついて以下に説明する。なお、以下では、液晶表示装置
のデータ線などの容量性負荷を所定の期間内に所望の電
圧に駆動する駆動回路に本発明を適用した実施の形態に
ついて説明する。
る。予備充放電回路の動作は、動作制御信号により制御
する。予備充放電回路は、オペアンプと同様の帰還型の
構成とされている。このため、出力電圧を所望の電圧付
近まで高速駆動が可能である(本発明の第1の特徴)。
定な動作を維持するために位相補償容量を含み、また位
相補償容量を十分高速に充放電させるためのアイドリン
グ電流が必要とされているが、本発明において、予備充
放電回路には、位相補償容量のような位相補償手段は設
けない。これにより、位相補償容量の充放電が必要な
く、アイドリング電流を十分小さく抑えることができ
る。
を持たないことから、わずかなアイドリング電流でトラ
ンジスタのゲート電圧を速やかに変動させることができ
るため、オペアンプのような位相補償容量を含む駆動回
路よりも、高速動作が可能である。
相補償手段を持たなければ、発振を生じ、安定な出力を
行うことができない。
路は、放電作用を有する第1定電流回路と充電手段とを
含む第1出力段と、充電作用を有する第2定電流回路と
放電手段とを含む第2出力段を備えている(本発明の第
2の特徴)。
らか一方が動作するときは他方が非動作となるように制
御される。
電手段により高速充電作用が生じるが、放電作用を生じ
る第1定電流回路の電流値を十分小さく設定すると、発
振を生じても、所望の電圧付近での小さいレベルの振動
に抑えられる。
手段により高速放電作用が生じるが、充電作用を生じる
第2定電流回路の電流値を十分小さく設定すると、発振
を生じても所望の電圧付近での小さいレベルの振動に抑
えられる。
さい場合でも、所望の電圧付近に駆動することができ
る。
は、差動回路および第1出力段および第2出力段それぞ
れが定電流回路を備えている(本発明の第3の特徴)。
これにより、予備充放電回路のアイドリング電流は、各
定電流回路で制御され、各定電流回路を十分小さく設定
することにより、低消費電力を実現することができる。
ても高速動作が可能であることは、上記に説明した通り
である。また、差動回路および第1出力段および第2出
力段それぞれにアイドリング電流を遮断するスイッチを
設け、動作制御信号によって各スイッチをオフ制御する
ことにより、予備充放電回路の動作を停止させることも
できる。
頻繁に切り替える場合も、速やかに動作させることがで
き、動作、非動作の切り替えによる消費電力の増加も生
じない。
電回路は、上記特徴により、所望の電圧付近までの高速
駆動と低消費電力を実現することができる。
出力回路を含む駆動回路について説明する。予備充放電
回路は、所望の電圧付近までの高速駆動が可能であるた
め、高精度な電圧出力が可能な出力回路と組み合わせる
ことで、出力電圧の高精度化、高速化、低消費電力の駆
動回路を実現することができる。
所望の電圧に駆動する場合、出力期間の前半に予備充放
電期間を設け、予備充放電期間に、予備充放電回路を動
作させて、所望の電圧付近まで高速に駆動し、出力期間
の後半は、予備充放電回路を非動作(非活性化状態)と
し、出力回路の動作によって、高い電圧精度で所望の電
圧に駆動する。
高速充電作用と、第2出力段による高速放電作用を同時
には動作させないため、予備充放電期間を、更に2段階
に分けて、第1出力段を動作させる予備充電期間と、第
2出力段を動作させる予備放電期間を設けても良い。
させる出力期間の前半において、回路特性に応じて動作
または非動作とする。または、非動作とする代わりに、
出力回路を容量性負荷の駆動から一時的に切り離しても
よい。
出力回路は、高精度な電圧出力が可能であれば、電流供
給能力を抑えた駆動回路を用いることができる。
した従来技術の課題を解決し、高い電圧精度で高速駆動
および低消費電力を実現することができる。具体例とし
ては、抵抗ストリングから直接電荷を供給してデータ線
を駆動する駆動回路に適用すれば、抵抗ストリングの電
流を十分小さく抑えても、高い電圧精度で高速駆動およ
び低消費電力を実現することができる。また応用例とし
ては、前記出力回路にオペアンプを用いれば、オペアン
プのアイドリング電流を増やすことなく高速化を実現す
ることもできる。
晶表示装置の駆動回路の場合について説明したが、これ
は、容量性負荷の駆動回路の代表例の一例として説明し
たものであり、本発明は液晶表示装置以外の、任意の容
量性負荷の駆動回路としても用いることができる。
を参照して説明する。なお説明を簡単にするため、以下
では、トランジスタとしてMOSトランジスタを用いた
場合について説明する。MOSトランジスタ以外のトラ
ンジスタについても、MOSトランジスタの場合と同様
の作用を得られるので説明は省略する。なお、以下の説
明において参照する各図においては、他の図と同等の機
能または回路には同一符号が付されている。なお、実施
の形態および以下の全ての実施の形態において、出力端
子2には容量性負荷が接続されているものとし、各実施
例における駆動回路は容量性負荷を所望の電圧に駆動す
るための駆動回路であるとする。
動回路の第1の実施の形態の構成を示す図である。図1
を参照すると、この駆動回路は、入力端子1および出力
端子2と、入力端子1の電圧Vinを受け、出力端子2
に所望の電圧を出力する出力回路10と、出力端子2の
電圧Voutを所望の電圧付近まで高速に変動させるこ
とのできる予備充放電回路20と、を備え、動作制御信
号は、予備充放電回路20および出力回路10の動作、
非動作を制御する信号である。
と、第2差動回路22と、第1出力段30と、第2出力
段40とを備えている。
電流回路32とを備え、第2出力段40は、放電手段4
1と第2定電流回路42とを備えている。
差動回路22と第2出力段40は、それぞれ出力段3
0、40の出力電圧を、差動回路21、22の入力に戻
す帰還型の構成とされており、第1差動回路21および
第2差動回路22は、入力電圧Vinと出力電圧Vou
tの電圧差の変動に応じて動作し、それぞれの出力を受
けて、充電手段31および放電手段41も動作し、出力
電圧Voutを変化させる。
端子2を充電して、出力電圧Voutを、高位側(電源
電圧VDD側とする)に引き上げるように作用し、放電
手段41は、高い電流供給能力で出力端子2の蓄積電荷
を放電して出力電圧Voutを、低位側(電源電圧VS
S側とする)に引き下げるように作用する。
給能力で出力端子2の蓄積電荷を放電して、出力電圧V
outを、電源電圧VSS側に引き下げるように作用
し、第2定電流回路42は一定の電流供給能力で出力端
子2を充電して、出力電圧Voutを、電源電圧VDD
側に引き上げるように作用する。
第2差動回路22と第2出力段40のそれぞれは、帰還
型の構成であるが、本発明の実施の形態においては、位
相補償手段は設けていない。
の形態の駆動回路の動作について説明する。
30(充電手段31、第1定電流回路32)の動作につ
いて説明する。
1の電圧Vinおよび出力端子2の電圧Voutの電圧
差の変動に応じて変動し、その変動により、電圧Vou
tが所望の電圧よりも低い電圧のときに、充電手段31
を動作させ、電圧Voutが所望の電圧よりも高い電圧
のときには、充電手段31を停止させる。
電圧よりも低い電圧のときには、充電手段31によっ
て、高速に、電源電圧VDD側に引き上げられ、所望の
電圧よりも高い電圧のときには,第1定電流回路32に
よって緩やかに引き下げられ、そして所望の電圧付近で
ほぼ安定する。第1差動回路21と第1出力段30は帰
還型の構成であるが、位相補償手段は設けない。位相補
償手段は発振を抑え、出力電圧Voutを安定させる作
用があるが、一方で、動作速度の低下や消費電力の増加
を招く。
1差動回路21と第1出力段30には、位相補償手段を
設けず、高速応答させることによって、出力電圧Vou
tを所望の電圧付近まで高速に変動させる。
合でも、回路素子に付帯する寄生容量等により、出力電
圧Voutの変動に対する第1差動回路21と充電手段
31のそれぞれの応答にわずかながら遅延が生じる。
DD側に引き上げられる場合に、充電手段31の応答遅
延により、過充電が生じて、出力電圧Voutは所望の
電圧よりも高い電圧となる場合がある。しかしながら、
本発明の第1の実施の形態では、第1差動回路21と充
電手段31の高速応答により、過充電も十分小さいレベ
ルに抑えることができる。
り、出力電圧Voutは、発振(振動)を生じるが、こ
の発振(振動)を十分小さいレベルに抑えるため、第1
定電流回路32を十分小さいレベルの電流に設定する。
行われても、第1定電流回路32による放電作用が緩や
かであるため、発振(振動)は、所望の電圧付近で緩や
かな変動で小さいレベルに抑えられる。
いては、位相補償手段を設けないことにより、出力電圧
Voutの変動に対する第1差動回路21と、充電手段
31の応答を速めて過充電を小さく抑え、第1定電流回
路32を十分小さいレベルの電流に設定することによ
り、発振(振動)を、緩やかな変動の小さいレベルに抑
えることができる。
分小さな電流レベルに抑えたことにより消費電力も抑え
ることができる。
は、出力電圧Voutを所望の電圧に十分近いレベルま
で速やかに予備充電できればよく、十分小さいレベルの
発振(振動)が残っても、差し支えない。
(放電手段41、第2定電流回路42)について説明す
る。基本的な動作原理は、第1差動回路21と第1出力
段30と同様である。
1の電圧Vinおよび出力端子2の電圧Voutの電圧
差に応じて変動し、電圧Voutが所望の電圧よりも高
い電圧のときに放電手段41を動作させ、電圧Vout
が所望の電圧よりも低い電圧のときには放電手段41を
停止させる。
電圧より高い電圧のときには、第2定電流回路42によ
って緩やかに引き上げられ、所望の電圧付近でほぼ安定
する。
型の構成であるが、第1差動回路21と第1出力段30
の構成と同様に、位相補償手段は設けず、第2定電流回
路を十分小さいレベルの電流に設定する。これにより、
出力電圧Voutの変動に対する第2差動回路22と放
電手段41の応答を速めて過放電を小さく抑え、発振
(振動)を緩やかな変動の小さいレベルに抑えることが
できる。
電流レベルに抑えたことにより、消費電力も抑えること
ができる。
は、出力電圧Voutを所望の電圧に十分近いレベルま
で速やかに予備放電できればよく、十分小さいレベルの
発振(振動)が残っても差し支えない。
42は、特に、負荷容量(出力端子2の負荷容量)が小
さい場合に、有効な作用を生じる。
31または放電手段41による過充電または過放電が生
じると、出力電圧Voutが所望の電圧から大きくずれ
やすくなるが、本発明の第1の実施の形態においては、
第1定電流回路32および第2定電流回路42を設ける
ことにより、過充電または過放電を抑制し、予備充放電
回路20の作用により到達する電圧と、所望の電圧との
ずれを抑えることができる。
22は、それぞれアイドリング電流を制御する定電流回
路を備えている。これにより、第1差動回路21、第2
差動回路22、第1出力段30、第2出力段40に流れ
る電流は、それぞれ各定電流回路により制御され、それ
ぞれのアイドリング電流を十分小さく設定することによ
り予備充放電回路20の低消費電力を実現することがで
きる。
ドリング電流を十分小さく抑えながら、高速動作が可能
であることは、上記した通りである。また、アイドリン
グ電流を遮断することにより、予備充放電回路20の動
作を停止させることができる。
を頻繁に切り替える場合も、速やかに動作させることが
でき、動作、非動作の切り替えによる消費電力の増加も
生じない。
て、動作制御信号による予備充放電回路20の動作の制
御について説明する。予備充放電回路20の第1差動回
路21、第1出力段30(充電手段31、第1定電流回
路32)および第2差動回路22、第2出力段40(放
電手段41、第2定電流回路42)は、それぞれ電流を
遮断するスイッチを含み、動作制御信号により、各スイ
ッチのオン、オフを制御して、予備充放電回路20の動
作、非動作を制御する。
に、電力は消費されない。また動作制御信号は、予備充
放電回路20の動作時においても、第1差動回路21と
第1出力段30(充電手段31、第1定電流回路32)
を動作させるときは、第2差動回路22と第2出力段4
0(放電手段41、第2定電流回路42)を非動作と
し、第2差動回路22と第2出力段40(放電手段4
1、第2定電流回路42)を動作させるときは、第1差
動回路21と第1出力段30(充電手段31、第1定電
流回路32)を非動作とする。
ような制御を行う理由は、充電手段31と放電手段41
が同時に動作可能であると、それぞれが高い電流供給能
力をもっているため、大きなレベルで発振が生じる、た
めである。
の少なくともいずれか一方が動作している間は、他方を
非動作とすることにより、出力電圧Voutを所望の電
圧付近まで速やかに予備充放電することができる。
る、動作制御信号による予備充放電回路20と出力回路
10を含む駆動回路の動作について説明する。
で出力端子2の電圧Voutを高速に変化させることが
できるが、高精度な電圧出力を、安定に供給することは
できない。
路10と組み合わせて用いる。出力回路10には、公知
の任意の駆動回路を用いることができる。
所望の電圧に駆動する場合、動作制御信号により、出力
期間の前半に、予備充放電回路20を動作させて所望の
電圧付近まで高速に駆動し、出力期間の後半は、予備充
放電回路20を非動作として、出力回路10の動作によ
って、高い電圧精度で所望の電圧に駆動する。
作させる出力期間の前半において、回路特性に応じて動
作または非動作とする。または非動作とする代わりに、
出力回路10を入力端子1および出力端子2から遮断す
る手段を設けてもよい。
回路10は、高精度な電圧出力が可能であれば、電流供
給能力を抑えた駆動回路を用いることができる。
の駆動回路は、予備充放電回路20により、所望の電圧
付近まで高速に駆動することができ、電流供給能力を抑
えた高精度な電圧出力が可能な出力回路10を用いるこ
とにより、高精度出力、高速駆動および低消費電力を実
現することができる。
動回路の第2の実施の形態の構成を示す図である。図2
には、図1の駆動回路における予備充放電回路20の具
体的な回路の一例が示されている。
力端子1に電圧Vinが与えられたとき、出力電圧Vo
utを電圧Vinに十分近い電圧レベルまで高速に予備
充放電する回路である。また出力回路10は、出力端子
2を高い電圧精度で電圧Vinに駆動できる回路であ
る。予備充放電回路20は、第1差動回路21と第1出
力段30と、第2差動回路22と第2出力段40とを備
えている。
第1定電流回路(321)を含み、第2出力段40は放
電手段(411)と第2定電流回路(421)を含む。
上記構成を更に詳しく説明する。
タ211、212よりなるカレントミラー回路を負荷に
備えた差動対NMOSトランジスタ213、214から
構成されている。より詳細には、ソースが共通接続さ
れ、定電流源215の一端に接続され、ゲートが、入力
端子1(Vin)、出力端子2(Vout)にそれぞれ
接続されたNMOSトランジスタ213、214と、ソ
ースがVDDに接続され、ゲートがPMOSトランジス
タ212のゲートに接続され、ドレインがNMOSトラ
ンジスタ213のドレインに接続されたPMOSトラン
ジスタ211(カレントミラー回路の電流出力側トラン
ジスタ)と、ソースが高位側電源VDDに接続され、ド
レインとゲートが接続されてNMOSトランジスタ21
4のドレインに接続されたPMOSトランジスタ212
(カレントミラー回路の電流入力側トランジスタ)と、
定電流源215の他端と低位側電源VSSとの間に接続
されるスイッチ521と、を備えている。差動NMOS
トランジスタ213、214は、サイズが等しい。NM
OSトランジスタ213のドレイン電圧を第1差動回路
21の出力とする。
て、ドレインが出力端子2に接続され、第1差動回路2
1の出力電圧がゲートに入力され、ソースがスイッチ5
31を介して、高位側電源VDDに接続されるPMOS
トランジスタ311を備え、第1定電流回路(図1の3
1)として、一端が出力端子2に接続され、他端がスイ
ッチ532を介して低位側電源VSSに接続された定電
流回路321を設け、出力端子2と電源VSSの間に流
れる電流を制御する。
端子が動作制御信号に接続されてオン、オフ制御され、
スイッチがオフのときに電流が遮断され動作が停止され
る。各スイッチは電流を遮断する配置であれば図2と異
なる配置でも構わない。前述したように、第1差動回路
21と第1出力段30は帰還型の構成であるが位相補償
容量は持たない。
は極性を逆とし、NMOSトランジスタ221、222
よりなるカレントミラー回路と、互いにサイズが等しい
PMOSトランジスタよりなる差動対223、224
と、定電流回路225とを備えて構成されている。
ランジスタ222のゲートとドレインが共通接続され
る。PMOSトランジスタ223、224のゲートには
それぞれ入力端子1の電圧Vinおよび出力端子2の電
圧Voutが入力される。そして差動PMOSトランジ
スタ223のドレイン電圧を第2差動回路22の出力と
する。
て、NMOSトランジスタ411を設け、NMOSトラ
ンジスタ411のドレインは出力端子2に接続され、ゲ
ートには第2差動回路22の出力電圧が入力され、ソー
スが低位側電源VSSに接続されている。また第2定電
流回路421を設け、出力端子2と高位側電源VDDと
の間に流れる電流を制御する。
40は、動作制御信号により制御されるスイッチ52
2、541、542を含み、スイッチがオフのときに電
流が遮断され動作が停止される。各スイッチは電流を遮
断する配置であれば図2と異なる配置でも構わない。な
お第2差動回路22と第2出力段40は帰還型の構成で
あるが位相補償容量は持たない。
OSトランジスタ411の閾値電圧は、それぞれカレン
トミラー回路(211、212)、(221、222)
を構成するトランジスタの閾値電圧と十分近い大きさで
あることが好ましい。
施の形態における予備充放電回路20の動作について説
明する。予備充放電回路20は、動作制御信号により、
その動作が制御され、第1差動回路21と第1出力段3
0または第2差動回路22と第2出力段40のいずれか
一方が動作しているときには、少なくとも他方は停止す
るように制御される。
が動作する場合について説明する。なお、以下では、電
圧Vinと電圧Voutが等しいときを初期状態として
説明する。
ている状態の第1差動回路21と第1出力段30は、以
下のような動作を行う。
化した場合、差動対NMOSトランジスタ213、21
4のうちNMOSトランジスタ213のドレイン電流が
増大し、第1差動回路21の出力電圧(NMOSトラン
ジスタ213のドレイン端子電圧)は急速に低下して、
PMOSトランジスタ311のゲート電圧を、引き下
げ、PMOSトランジスタ311の充電作用(電源VD
D側から出力端子2への電流の供給)により、出力端子
2の電圧Voutを引き上げる。
と、差動対NMOSトランジスタ213、214のうち
NMOSトランジスタ214のドレイン電流が増大し、
NMOSトランジスタ213のドレイン電流が減少し、
第1差動回路21の出力電圧(NMOSトランジスタ2
13のドレイン電圧)も、一旦低下したレベルから上昇
を始める。
1のゲート・ソース間電圧が小さくなるので、PMOS
トランジスタ311に流れる電流が減少し、充電作用も
速やかに低下していく。
まで上昇すると、PMOSトランジスタ311のゲート
・ソース間電圧は、その閾値電圧レベルに到達して、P
MOSトランジスタ311がオフし、充電作用が停止す
る。
ても、PMOSトランジスタ311のゲート・ソース間
電圧が閾値電圧以下となっていることから、充電作用は
停止したままとなる。
側電源VSSへ一定の電流で放電するので、過充電によ
り、出力電圧Voutが電圧Vinより高い電圧になっ
た場合には、PMOSトランジスタ311はオフしてお
り充電作用は停止しているため、定電流回路321によ
って、出力電圧Voutは引き下げられる。
n付近まで下がると、PMOSトランジスタ311が再
びオンとなって充電作用を生じる。このとき、出力電圧
Voutの変動に対して、第1差動回路21と第1出力
段30の応答遅延があるため、充電作用と放電作用が交
互に繰り返され、出力電圧Voutは、最終的には収束
するものの、電圧Vin付近で発振(振動)が長く続く
場合もある。
えるためには、定電流回路321は十分小さいレベルの
電流に設定する。これにより、PMOSトランジスタ3
11によって充電作用が高速に行われても、定電流回路
321による放電作用が緩やかであるため、発振(振
動)は、電圧Vin付近で緩やかな変動の小さいレベル
に抑えることができる。
utより低電圧側に変化した場合には、第1差動回路2
1の出力電圧は上昇してPMOSトランジスタ311の
ゲートの電圧を第1電源電位VDD側に引き上げ、PM
OSトランジスタ311はオフとなって充電作用を停止
する。
Voutを引き下げるように作用するが、十分小さいレ
ベルの電流に設定した場合には、出力電圧Voutを速
やかに変動させることはできない。
段30は、電圧Vinが電圧Voutよりも高電圧側に
変化した場合に、出力電圧Voutを電圧Vinに十分
近いレベルまで近づけることができる。
は、位相補償容量を持たないため、定電流回路215の
電流レベルを十分小さく設定しても、PMOSトランジ
スタ311を速やかに動作させることができる。
して、PMOSトランジスタ311の応答が速く、過充
電も十分小さいレベルに抑えることができる。すなわち
位相補償容量を設けないことにより、出力電圧Vout
の変動に対する第1差動回路21とPMOSトランジス
タ311の応答を速めて過充電を小さく抑え、定電流回
路321を十分小さいレベルの電流に設定することによ
り、発振(振動)を緩やかな変動の小さいレベルに抑え
ることができる。
さな電流レベルに抑えることにより、消費電力も抑える
ことができる。
は、出力電圧Voutを電圧Vinに十分近いレベルま
で速やかに予備充電できればよく、十分小さいレベルの
発振(振動)が残っても差し支えない。
て、第2差動回路22と第2出力段40が動作する場合
について説明する。なお、以下では、電圧Vinと電圧
Voutが等しいときを初期状態として説明する。
ている状態の第2差動回路22と第2出力段40は、以
下のような動作を行う。
した場合、第2差動回路22の出力電圧は急速に上昇し
て、NMOSトランジスタ411のゲート電圧を第1電
源VDD側に引き上げ、NMOSトランジスタ411が
オンし、放電作用により、出力端子2の電圧Voutを
第2電源VSS側に引き下げるように作用する。
2差動回路22の出力電圧も一旦上昇したレベルから低
下を始める。これによって、NMOSトランジスタ41
1のゲート・ソース間電圧が小さくなるので、NMOS
トランジスタ411に流れる電流が減少し、放電作用も
速やかに低下していく。
ると、NMOSトランジスタ411のゲート・ソース間
電圧は閾値電圧レベルに到達して、NMOSトランジス
タ411がオフし、放電作用が停止する。第2差動回路
22の出力電圧が更に低下しても、NMOSトランジス
タ411のゲート・ソース間電圧が閾値電圧以下となっ
ているので、放電作用は停止したままとなる。
ら出力端子2へ一定の電流で充電するので過放電により
出力電圧Voutが電圧Vinより低い電圧になった場
合には、NMOSトランジスタ411がオフしており、
放電作用は停止しているため、定電流回路421によっ
て、出力電圧Voutは引き上げられる。
まで上昇すると、NMOSトランジスタ411が再びオ
ンとなって放電作用を生じる。ここでも、出力電圧Vo
utの変動に対して、第2差動回路22と第2出力段4
0の応答遅延があるため、充電作用と放電作用が交互に
繰り返され、出力電圧Voutは、最終的には収束する
ものの、電圧Vin付近で発振(振動)が長く続く場合
もある。
には、定電流回路421を十分小さいレベルの電流に設
定する。これによりNMOSトランジスタ411によっ
て放電作用が高速に行われても、定電流回路421によ
る充電作用が緩やかであるため、振動を電圧Vin付近
で緩やかな変動の小さいレベルに抑えることができる。
出力電圧Voutより高電圧側に変化した場合には、第
2差動回路22の出力電圧は低下し、NMOSトランジ
スタ411のゲート電圧を引き下げ、NMOSトランジ
スタ411はオフとなって、放電作用を停止する。
Voutを引き上げるように作用するが、十分小さいレ
ベルの電流に設定された場合には、出力電圧Voutを
速やかに変動させることはできない。
段40は、入力電圧Vinが出力電圧Voutよりも低
電圧側に変化した場合に、出力電圧Voutを入力電圧
Vinに十分近いレベルまで近づけることができる。
は、位相補償容量を持たないため、定電流回路225の
電流レベルを十分小さく設定しても、NMOSトランジ
スタ411を速やかに動作させることができる。
して、NMOSトランジスタ411の応答が速く、過充
電も十分小さいレベルに抑えることができる。すなわち
位相補償容量を設けないことにより、出力電圧Vout
の変動に対する第2差動回路22とNMOSトランジス
タ411の応答を速めて過放電を小さく抑え、定電流回
路421を十分小さいレベルの電流に設定することによ
り、発振(振動)を緩やかな変動の小さいレベルに抑え
ることができる。
小さな電流レベルに抑えることにより消費電力も抑える
ことができる。なお第2差動回路22と第1出力段40
は、出力電圧Voutを電圧Vinに十分近いレベルま
で速やかに予備放電できればよく、十分小さいレベルの
発振(振動)が残っても差し支えない。
動作制御信号による予備充放電回路20の動作について
説明する。
第1出力段30および第2差動回路22、第2出力段4
0はそれぞれ電流を遮断するスイッチ521、531、
532およびスイッチ522、541、542を含み、
動作制御信号により、各スイッチのオン、オフを制御し
て、予備充放電回路20の動作、非動作を制御する。
に、アイドリング電流が全て遮断され、電力を消費しな
いようにさせることができる。その際、電圧Vinおよ
び電圧Voutに影響を与えることはない。
回路20の動作時においても、第1差動回路21と第1
出力段30または第2差動回路22と第2出力段40の
どちらか一方が動作しているときには、少なくとも他方
は停止するように制御する。
ように制御する理由は、PMOSトランジスタ311と
NMOSトランジスタ411が同時に動作可能である
と、それぞれが高い電流供給能力で動作可能であるた
め、大きなレベルで発振が生じ、消費電力も増加するか
らである。
ともどちらか一方が動作している間は、他方を非動作と
することにより、出力電圧Voutを電圧Vin付近ま
で速やかに予備充放電することができる。
て、動作制御信号による予備充放電回路20と出力回路
10を含む駆動回路の動作について説明する。
で出力端子2の電圧Voutを高速に変化させることが
できるが、高精度な電圧出力を安定に供給することはで
きない。そこで高精度な電圧出力が可能な出力回路10
と組み合わせて用いる。出力回路10には任意の従来駆
動回路を用いることができる。任意の1出力期間におい
て容量性負荷を任意の電圧Vinに駆動する場合、動作
制御信号により出力期間の前半に予備充放電回路20を
動作させて電圧Vin付近まで高速に駆動し、出力期間
の後半は予備充放電回路20を非動作とし出力回路10
の動作によって高い電圧精度で電圧Vinに駆動する。
作させる出力期間の前半において、回路特性に応じて動
作または非動作とする。あるいは、非動作とする代わり
に、出力回路10を入力端子1および出力端子2から遮
断する手段を設けてもよい。以上のような駆動を行うこ
とにより、前記出力回路は高精度な電圧出力が可能であ
れば電流供給能力を抑えた駆動回路を用いることができ
る。
outを電圧Vinに十分近いレベルにまで予備充放電
する回路であり、高精度な電圧出力は必ずしも求められ
ないので、厳密な設計は必要なく設計も容易に行うこと
ができる。したがって、各トランジスタの閾値電圧が多
少ばらつきをもつ場合でも設計が可能である。この場
合、予備充放電によって駆動される電圧が多少ばらつく
が、高い電圧精度で駆動できる出力回路10と組み合わ
せて用いることにより高い電圧精度で高速駆動が可能で
ある。また、PMOSトランジスタ311またはNMO
Sトランジスタ411は、チャネル長Lに対するチャネ
ル幅Wの比率(W/L比)を高くすることにより、充電
作用または放電作用をより高速にすることができる。
の切替を短い期間に行っても、第1差動回路21と第1
出力段30、第2差動回路22と第2出力段40は小さ
いレベルの電流で高速動作可能であるため、動作開始も
速やかに行うことができ、それによる消費電力の増加も
生じない。したがって予備充放電回路20は、低消費電
力で高速動作が可能である。
予備充放電回路20により所望の電圧付近まで高速に駆
動することができ、電流供給能力を抑えた高精度な電圧
出力が可能な出力回路10を用いることにより、高精度
出力、高速駆動および低消費電力を実現することができ
る。
動回路の第3の実施の形態の構成を示す図である。本発
明の第3の実施の形態は、図1の第1の実施の形態の予
備充放電回路20の構成を変更したものである。
回路20が、2つの出力段に対してそれぞれ独立な差動
回路を備えた構成とされているのに対し、本発明の第3
の実施の形態においては、予備充放電回路20では、2
つの出力段に対して、それぞれに作用を与える差動回路
を備えた構成としている。
形態において、駆動回路は、入力端子1および出力端子
2と、入力端子1の電圧Vinを受け、出力端子2に所
望の電圧を出力する出力回路10と、出力端子2の電圧
Voutを所望の電圧付近まで高速に変動させることの
できる予備充放電回路20と、予備充放電回路20およ
び出力回路10の動作、非動作を制御する動作制御信号
とを備えている。
第1出力段30と、第2出力段40とを備えている。
定電流回路32とを備え、第2出力段40は、放電手段
41と第2定電流回路42とを備えて構成されている。
れ、差動回路23は、電圧Vinと電圧Voutの電圧
差の変動に応じて動作し、その出力を受けて充電手段3
1および放電手段41も動作し、出力電圧Voutを変
化させる。差動回路23は、充電手段31および放電手
段41それぞれに作用を与える出力を少なくとも1つ備
え、異なる複数の出力を備えていてもよい。
電圧Voutを引き上げるように作用し、放電手段41
は、高い電流供給能力で出力電圧Voutを引き下げる
ように作用する。
給能力で、出力電圧Voutを引き下げるように作用
し、第2定電流回路42は、一定の電流供給能力で出力
電圧Voutを引き上げるように作用する。本発明の第
3の実施の形態においても、予備充放電回路20は、帰
還型の構成であるが、位相補償手段は設けない。
る、動作制御信号による予備充放電回路20の動作につ
いて説明する。
出力段30(充電手段31、第1定電流回路32)およ
び第2出力段40(放電手段41、第2定電流回路4
2)は、それぞれ電流を遮断するスイッチを含み、動作
制御信号により、各スイッチのオン、オフを制御して予
備充放電回路20の動作、非動作を制御する。これによ
り、予備充放電回路20を非動作とする場合に電力を消
費しないようにさせることができる。
の動作時において、第1出力段30(充電手段31、第
1定電流回路32)、または第2出力段40(放電手段
41、第2定電流回路42)のどちらか一方を動作させ
るときは、他方を非動作とする。
差動回路23と第1出力段30が動作する場合または差
動回路23と第2出力段40が動作する場合のいずれか
である。
の実施の形態において予備充放電回路20の第1差動回
路21と第1出力段30が動作する場合、または第2差
動回路22と第2出力段40が動作する場合と同じであ
る。
予備充放電回路20は、図1の前記第1の実施の形態の
予備充放電回路20と同様の作用効果を有する。すなわ
ち、本発明の第3の実施の形態において、予備充放電回
路20は、差動回路23と第1出力段30が動作すると
きは、電圧Voutが所望の電圧より低い電圧のときに
充電手段31により出力電圧Voutが高い電流供給能
力で所望の電圧付近まで引き上げられる。
作するときは、電圧Voutが所望の電圧より高い電圧
のときに放電手段41により出力電圧Voutが高い電
流供給能力で所望の電圧付近まで引き下げられる。
段を設けないことにより、出力電圧Voutの変動に対
する応答を速めて出力電圧Voutを速やかに所望の電
圧付近まで近づけることができ、さらに過充電または過
放電も小さく抑えることができる。また第1定電流回路
32および第2定電流回路42を十分小さいレベルの電
流に設定することにより、発振(振動)を緩やかな変動
の小さいレベルに抑えることができる。
電流回路42を十分小さな電流レベルに抑えたことによ
り消費電力も抑えることができる。なお予備充放電回路
20は、出力電圧Voutを所望の電圧に十分近いレベ
ルまで速やかに予備充放電できればよく、十分小さいレ
ベルの発振(振動)が残っても差し支えない。
制御する定電流回路を含んで構成する。これにより差動
回路23、第1出力段30、第2出力段40に流れる電
流はそれぞれ各定電流回路により制御され、それぞれの
アイドリング電流を十分小さく設定することにより予備
充放電回路20の低消費電力を実現することができる。
なお、アイドリング電流を十分小さく抑えても高速動作
が可能であることは上記に説明した通りである。また、
差動回路23、第1出力段30、第2出力段40はそれ
ぞれ動作制御信号により制御されるスイッチを含み、ス
イッチの制御によってアイドリング電流を遮断すること
により、前記予備充放電回路の動作を停止させることが
できる。そして前記予備充放電回路の動作、非動作を頻
繁に切り替える場合も、速やかに動作させることがで
き、動作、非動作の切り替えによる消費電力の増加も生
じない。
る、動作制御信号による予備充放電回路20と出力回路
10を含む駆動回路の動作について説明する。
で出力端子2の電圧Voutを高速に変化させることが
できるが、高精度な電圧出力を安定に供給することはで
きない。そこで高精度な電圧出力が可能な出力回路10
と組み合わせて用いる。なお、出力回路10は、任意の
公知の駆動回路を用いることができる。
望の電圧に駆動する場合、動作制御信号により出力期間
の前半に、予備充放電回路20を動作させて所望の電圧
付近まで高速に駆動し、出力期間の後半は、予備充放電
回路20を非動作とし、出力回路10の動作によって高
い電圧精度で所望の電圧に駆動する。
作させる出力期間の前半において、回路特性に応じて動
作または非動作とする。または、非動作とする代わり
に、出力回路10を入力端子1および出力端子2から遮
断する手段を設けてもよい。
回路10は高精度な電圧出力が可能であれば電流供給能
力を抑えた駆動回路を用いることができる。
の実施の形態の駆動回路は、予備充放電回路20によ
り、所望の電圧付近まで高速に駆動することができ、電
流供給能力を抑えた高精度な電圧出力が可能な出力回路
10を用いることにより、高精度出力、高速駆動および
低消費電力を実現することができる。
動回路の第4の実施の形態の構成を示す図であり、図3
の駆動回路における予備充放電回路20の具体的な回路
の一例を示す図である。図4を参照すると、予備充放電
回路20は、入力端子1に電圧Vinが与えられたと
き、出力電圧Voutを電圧Vinに十分近い電圧レベ
ルまで高速に予備充放電する回路である。
動回路23と、第1出力段30と第2出力段40と、を
備えて構成される。さらに、第1出力段30は、充電手
段(311)と第1定電流回路(321)を含み、第2
出力段40は、放電手段(411)と、第2定電流回路
(421)と、を備えている。上記構成を更に詳しく説
明する。
11、212よりなるカレントミラー回路と、互いにサ
イズが等しいNMOSトランジスタよりなる差動対21
3、214と、定電流回路215とを備えて構成されて
いる。
ランジスタ212のゲートとドレインが共通接続され
る。NMOSトランジスタ213、214のゲートには
それぞれ入力端子1の電圧Vinおよび出力端子2の電
圧Voutが入力される。そして差動NMOSトランジ
スタ213のドレイン電圧を差動回路23の出力とす
る。この差動回路23は、図2に示した差動回路21と
同じ構成であり、差動回路23の出力は充電手段31と
放電手段41に対して同じ出力となっている。
て、PMOSトランジスタ311を備え、PMOSトラ
ンジスタ311のドレインは出力端子2に接続され、ゲ
ートは差動回路23の出力電圧が入力され、ソースはス
イッチ531を介して電源電圧VDDが供給される。第
1定電流回路32(図3参照)として、第1定電流回路
321を備えており、出力端子2と電源VSS(VSS
<VDD)の間に流れる電流を制御する。
MOSトランジスタ411を設け、NMOSトランジス
タ411のドレインは出力端子2に接続され、ゲートに
第2差動回路22の出力電圧が入力され、ソースは第2
の電源電VSSに接続される。また第2定電流回路42
(図3)として、定電流回路421を設け、出力端子2
と電源電圧VDDとの間に流れる電流を制御する。この
第1出力段30および第2出力段40も、図2に示した
ものと、同じ構成である。
2出力段40は、動作制御信号により制御されるスイッ
チ522、531、532、541、542を含み、ス
イッチがオフのときに電流が遮断され動作が停止され
る。なお予備充放電回路20は帰還型の構成であるが位
相補償容量は持たない。
電圧は、カレントミラー回路(211、212)を構成
するトランジスタの閾値電圧と十分近い大きさであるこ
とが好ましい。一方、NMOSトランジスタ411は、
電圧Vinと電圧Voutが等しいときの差動回路の出
力電圧のときにゲート・ソース間電圧が閾値電圧に十分
近い大きさであることが好ましい。
予備充放電回路20の動作について説明する。予備充放
電回路20の動作は、動作制御信号により制御され、差
動回路23は予備充放電回路20の動作時に常に動作す
るが、第1出力段30および第2出力段40はどちらか
一方が動作しているときに他方は停止するように制御さ
れる。まず差動回路23と第1出力段30が動作する場
合について説明する。以下では、電圧Vinと電圧Vo
utが等しいときを初期状態として説明する。
ような動作を行う。差動回路23は、図2の差動回路2
1と同じ動作を行い、初期状態から電圧Vinが高電圧
側に変化した場合、差動回路23の出力電圧は急速に低
下し、第1出力段30のPMOSトランジスタ311の
ゲート電圧を引き下げる。これによりPMOSトランジ
スタ311は充電作用を生じ、電圧Voutは第1の電
源VDD側に引き上げられる。そして電圧Voutが上
昇し始めると、差動回路23の出力電圧も一旦低下した
レベルから上昇を始める。
のゲート・ソース間電圧が小さくなるので、充電作用も
速やかに低下していく。
で上昇すると、PMOSトランジスタ311のゲート・
ソース間電圧は閾値電圧レベルに到達して、充電作用が
停止する。
も、PMOSトランジスタ311のゲート・ソース間電
圧が閾値電圧以下となっているので、充電作用は停止し
たままとなる。
の電源VSSへ、一定の電流で放電するので、過充電に
より出力電圧Voutが電圧Vinより高い電圧になっ
た場合には、充電作用は停止しているため、定電流回路
321によって、出力電圧Voutは引き下げられる。
近まで下がると、PMOSトランジスタ311が再びオ
ンとなって、充電作用を生じる。このとき、出力電圧V
outの変動に対して差動回路23と第1出力段30の
応答遅延があるため、充電作用と放電作用が交互に繰り
返され、出力電圧Voutは、最終的には収束するもの
の、電圧Vin付近で発振(振動)が長く続く場合もあ
る。
えるためには、定電流回路321を十分小さいレベルの
電流に設定する。これによりPMOSトランジスタ31
1によって充電作用が高速に行われても、定電流回路3
21による放電作用が緩やかであるため、発振(振動)
は電圧Vin付近で緩やかな変動の小さいレベルに抑え
ることができる。
utより低電圧側に変化した場合、差動回路23の出力
電圧は上昇し、第1出力段30のPMOSトランジスタ
311のゲート電圧を引き上げる。これにより第1出力
段30のPMOSトランジスタ311はオフとなって充
電作用を停止する。そのため定電流回路321は出力電
圧Voutを引き下げるように作用するが、十分小さい
レベルの電流に設定した場合には、出力電圧Voutを
速やかに変動させることはできない。
0は、電圧Vinが電圧Voutより高電圧側に変化し
た場合に、出力電圧Voutを、電圧Vinに十分近い
レベルまで近づけることができる。
位相補償容量を持たないため、定電流回路215の電流
レベルを十分小さく設定しても、PMOSトランジスタ
311を速やかに動作させることができる。
して、PMOSトランジスタ311の応答が速く、過充
電も十分小さいレベルに抑えることができる。すなわち
位相補償容量を設けないことにより出力電圧Voutの
変動に対する差動回路23とPMOSトランジスタ31
1の応答を速めて過充電を小さく抑え、定電流回路32
1を十分小さいレベルの電流に設定することにより、発
振(振動)を緩やかな変動の小さいレベルに抑えること
ができる。
小さな電流レベルに抑えることにより、消費電力も抑え
ることができる。
utを電圧Vinに十分近いレベルまで速やかに予備充
電できればよく、差動回路23と第1出力段30による
出力電圧Voutに十分小さいレベルの発振(振動)が
残っても差し支えない。
差動回路23と第2出力段40が動作する場合について
説明する。
した場合、差動回路23の出力電圧は上昇する。これに
より、第1出力段40のNMOSトランジスタ411の
ゲート電圧は上昇し、NMOSトランジスタ411の放
電作用により電圧Voutを引き下げるように作用す
る。
と、差動回路23の出力電圧も一旦上昇したレベルから
低下を始める。これによって、NMOSトランジスタ4
11のゲート・ソース間電圧が小さくなるので、放電作
用も速やかに低下していく。
で低下すると、NMOSトランジスタ411のゲート・
ソース間電圧は閾値電圧レベルに到達して、放電作用が
停止する。
も、NMOSトランジスタ411のゲート・ソース間電
圧が閾値電圧以下となっているので、放電作用は停止し
たままとなる。定電流回路421は、電源電圧VDDか
ら出力端子へ一定の電流で充電するので、過放電により
出力電圧Voutが電圧Vinより低い電圧になった場
合には、放電作用は停止しているため、定電流回路42
1によって出力電圧Voutは引き上げられる。
n付近まで上昇すると、NMOSトランジスタ411が
再びオンとなって放電作用を生じる。ここでも、出力電
圧Voutの変動に対して、差動回路23と第2出力段
40の応答遅延があるため、充電作用と放電作用が交互
に繰り返され、出力電圧Voutは、最終的に収束する
ものの、電圧Vin付近で発振(振動)が長く続く場合
もある。この振動を十分小さいレベルに抑えるために
は、定電流回路421を十分小さいレベルの電流に設定
する。これにより、NMOSトランジスタ411によっ
て放電作用が高速に行われても、定電流回路421によ
る充電作用が緩やかであるため、発振(振動)を電圧V
in付近で緩やかな変動の小さいレベルに抑えることが
できる。
utより高電圧側に変化した場合、差動回路23の出力
電圧は低下する。これにより、第2出力段40のNMO
Sトランジスタ411はオフとなって放電作用を停止す
る。
Voutを第1の電源VDD側に引き上げるように作用
するが、十分小さいレベルの電流に設定された場合に
は、出力電圧Voutを速やかに変動させることはでき
ない。
0は、電圧Vinが電圧Voutより低電圧側に変化し
た場合に、出力電圧Voutを電圧Vinに十分近いレ
ベルまで近づけることができる。
相補償容量を持たないため、定電流回路215の電流レ
ベルを十分小さく設定しても、NMOSトランジスタ4
11を速やかに動作させることができる。
て、NMOSトランジスタ411の応答が速く、過放電
も十分小さいレベルに抑えることができる。すなわち、
本発明の第4の実施の形態においては、位相補償容量を
設けないことにより出力電圧Voutの変動に対する差
動回路23とNMOSトランジスタ411の応答を速め
て過放電を小さく抑え、定電流回路421を十分小さい
レベルの電流に設定することにより、発振(振動)を緩
やかな変動の小さいレベルに抑えることができる。
さな電流レベルに抑えることにより、消費電力も抑える
ことができる。
outを電圧Vinに十分近いレベルまで速やかに予備
放電できればよく、差動回路23と第2出力段40によ
る出力電圧Voutに十分小さいレベルの発振(振動)
が残っても差し支えない。
動作制御信号による予備充放電回路20の動作について
説明する。予備充放電回路20の差動回路23、第1出
力段30、第2出力段40はそれぞれ電流を遮断するス
イッチ521、531、532、541、542を含
み、動作制御信号により各スイッチのオン、オフを制御
して予備充放電回路20の動作、非動作を制御する。こ
れにより予備充放電回路20を非動作とする場合に、ア
イドリング電流が全て遮断され、電力を消費しないよう
にさせることができる。これにより入力電圧Vinおよ
び出力電圧Voutに影響を与えることはない。
作時においても、第1出力段30または第2出力段40
のどちらか一方が動作しているときには、少なくとも他
方は停止するように制御される。これにより、出力電圧
Voutが入力電圧Vin付近に至るまで、大きな発振
を生じることなく、速やかに予備充放電することができ
る。
て、動作制御信号による予備充放電回路20と出力回路
10を含む駆動回路について説明する。
で出力端子2の出力電圧Voutを高速に変化させるこ
とができるが、高精度な電圧出力を安定に供給すること
はできない。そこで高精度な電圧出力が可能な出力回路
10と組み合わせて用いる。なお、出力回路10には任
意の公知の駆動回路を用いることができる。
任意の電圧Vinに駆動する場合、動作制御信号により
出力期間の前半に、予備充放電回路20を動作させて電
圧Vin付近まで高速に駆動し、出力期間の後半は、予
備充放電回路20を非動作とし、出力回路10の動作に
よって高い電圧精度で電圧Vinに駆動する。
を動作させる出力期間の前半において、回路特性に応じ
て動作または非動作とする。または非動作とする代わり
に出力回路10を入力端子1および出力端子2から遮断
する手段を設けてもよい。
出力回路は高精度な電圧出力が可能であれば電流供給能
力を抑えた駆動回路を用いることができる。
を入力電圧Vinに十分近いレベルにまで予備充放電す
る回路であり、高精度な電圧出力は、必ずしも求められ
ないので、厳密な設計は必要なく設計も容易に行うこと
ができる。したがって各トランジスタの閾値電圧が多少
ばらつきをもつ場合でも設計が可能である。
電圧が多少ばらつくが、高い電圧精度で駆動できる出力
回路10と組み合わせて用いることにより、高い電圧精
度で高速駆動が可能である。
は、チャネル長Lに対するチャネル幅Wの比率(W/L
比)を高くすることにより、充電作用または放電作用を
より高速にすることができる。
の切替を短い期間に行っても、差動回路23、第1出力
段30、第2出力段40は小さいレベルの電流で高速動
作可能であるため、動作開始も速やかに行うことがで
き、それによる消費電力の増加も生じない。したがって
予備充放電回路20は、低消費電力で高速動作が可能で
ある。
の実施の形態の駆動回路は、予備充放電回路20により
所望の電圧付近まで高速に駆動することができ、電流供
給能力を抑えた高精度な電圧出力が可能な出力回路10
を用いることにより、高精度出力、高速駆動および低消
費電力を実現することができる。
と同じ構成でも、同様の作用と効果を生じることは、明
らかである。また図4では、充電手段31および放電手
段41に作用を与える差動回路23の出力電圧が共通の
例を示したが、差動回路23が、充電手段31および放
電手段41に個別に作用を与える複数の異なる出力電圧
をもつような構成でもよい。
動回路の第5の実施の形態を説明するための図である。
図5には、図2に示した駆動回路の駆動方法の具体例が
示されている。
において、任意の中間電圧Vm以上電圧VDD以下の電
圧を駆動し、偶数番目の出力期間において、電圧Vm未
満電圧VSS以上の電圧を駆動する駆動方法について説
明する。
路20の各スイッチと出力回路10の制御方法を示す。
圧が任意の奇数番目の出力期間のとき電圧Vin1、次
の偶数番目の出力期間のとき電圧Vin2であるとき
の、同図5(a)の制御による2出力期間の出力電圧V
outの電圧波形を示す。
番目出力期間(時間t0−t2および時間t2−t4)
それぞれの前半に予備充放電期間(時間t0−t1およ
び時間t2−t3)を設ける。
0−t1)では、電圧Voutを引き上げるので、スイ
ッチ521、531、532をオンとして、第1差動回
路21および第1出力段30を動作させ、スイッチ52
2、541、542をオフとして第2差動回路22およ
び第2出力段40は停止させる。これにより電圧Vou
tは電圧Vin1付近まで高速に引き上げられる。
531、532をオフとして、第1差動回路21および
第1出力段30も停止させる。
れた電圧Voutを、出力回路10により、高い電圧精
度で電圧Vin1に駆動する。
(時間t2−t3)では、出力電圧Voutを引き下げ
るので、スイッチ522、541、542をオンとし
て、第2差動回路22および第2出力段40を動作さ
せ、スイッチ521、531、532をオフとして、第
1差動回路21および第1出力段30は停止させる。こ
れにより、出力電圧Voutは、電圧Vin2付近まで
高速に引き下げられる。
541、542をオフとして、第2差動回路22および
第2出力段40も停止させる。そして、電圧Vin2付
近まで予備放電された電圧Voutを、出力回路10に
より、高い電圧精度で電圧Vin2に駆動する。
出力回路10の制御は、回路特性に応じて動作または非
動作とする。または非動作とする代わりに出力回路10
を入力端子1および出力端子2から遮断してもよい。
出力期間において電圧Voutを電圧Vin1または電
圧Vin2に高い電圧精度で高速に駆動することができ
る。なおそれぞれの予備充放電期間において予備充放電
回路20は高速に動作するので、予備充放電期間を短く
することができる。
小さく、しかも予備充放電期間だけしか電力を消費しな
い。
電圧Vin付近まで駆動された電圧を、予備充放電期間
終了後に高い電圧精度で、電圧Vinに駆動するだけで
よいことから、高い電流供給能力は必要ない。そのた
め、出力回路10には、低消費電力の駆動回路を用いる
ことができる。
図5に示した駆動方法に従って動作させることにより、
高精度出力、高速駆動および低消費電力を実現すること
ができる。
で行う場合の、予備充放電回路20の各スイッチと出力
回路10の制御方法を、図6に示す。
0の制御動作は、図2の第1差動回路21と第1出力段
30と同様であり、図4の差動回路23と第2出力段4
0の制御動作は図2の第2差動回路22と第2出力段4
0と同様である。
出力段30の動作と同じ制御方法で図4の差動回路23
と第1出力段30を動作させ、図2の第2差動回路22
と第2出力段40の動作と同じ制御方法で図4の差動回
路23と第2出力段40を動作させる。
は奇数番目および偶数番目出力期間の予備充放電期間と
もオンとし、第1出力段30のスイッチ531、532
は奇数番目出力期間の予備充放電期間のみオンとし、第
2出力段40のスイッチ541、542は偶数番目出力
期間の予備充放電期間のみオンとする。
を行う。これにより、出力電圧Voutは、図5(b)
と同様の電圧波形となる。すなわち図6の制御方法で図
4の駆動回路を動作させると、図5の制御方法で図2の
駆動回路を動作させるのと同様の駆動を行うことができ
る。
動回路の第6の実施の形態を示す図である。図7には、
図2の駆動回路の駆動方法の別の具体例が示されてい
る。この実施の形態では、連続する出力期間において任
意の電圧を任意の順番で駆動する駆動方法について説明
する。
備充放電回路20の各スイッチと出力回路10の制御方
法を示す図である。図7(b)は、入力端子1に与えら
れる電圧が電圧Vin2から電圧Vin1(但し、Vi
n1>Vin2)に切り替わった直後の出力期間におい
て、図7(a)の制御を行う場合の電圧Voutの電圧
波形(電圧波形1)を示す図である。図7(b)には、
電圧Vin1から電圧Vin2に切り替わった直後の出
力期間において、図7(a)の制御を行う場合の、出力
端子2の電圧Voutの電圧波形(電圧波形2)も併せ
て示す。
意の電圧を任意の順番で駆動できるように、1出力期間
(時間t0−t3)の前半に、予備充電期間(時間t0
−t1)と予備放電期間(時間t1−t2)を連続して
設ける。
1、532をオンとして第1差動回路21と第1出力段
30を動作させ、スイッチ522、541、542をオ
フとして第2差動回路22と第2出力段40は停止させ
る。
1、542をオンとして第2差動回路22と第2出力段
40を動作させ、スイッチ521、531、532をオ
フとして第1差動回路21と第1出力段30は停止させ
る。
は、スイッチ521、522、531、532、54
1、542を全てオフとして、予備充放電回路20を停
止させる。
間終了後は動作させ、予備充放電期間では、出力回路1
0の回路特性に応じて動作または非動作とする。または
非動作とする代わりに、出力回路10を入力端子1およ
び出力端子2から遮断してもよい。
圧が、電圧Vin2から電圧Vin1に切り替わる場
合、予備充電期間では、第1差動回路21と第1出力段
30の作用により、電圧Voutは電圧Vin2から電
圧Vin1付近まで高速に引き上げられる。予備放電期
間では、既に電圧Voutが電圧Vin1に十分近い電
圧となっているので、第2差動回路22と第2出力段4
0が動作しても電圧Voutはほとんど変動しない。
より、電圧Voutは高い電圧精度で電圧Vin1に駆
動される。
Vin1から電圧Vin2に切り替わる場合には、低電
圧側への変動であるため、予備充電期間において第1出
力段30は定電流回路321が動作するが、十分小さい
電流に設定されているため放電作用は小さく、電圧Vo
utは前の出力期間の電圧Vin1からあまり大きく変
化しない。
2出力段40の作用により、電圧Voutは電圧Vin
1付近から電圧Vin2付近まで高速に引き下げられ
る。
り、電圧Voutは高い電圧精度で電圧Vin2に駆動
される。
順番を入れ替えても、予備充放電回路20は適切な駆動
を行うことができる。
期間において、電圧Voutを電圧Vin1または電圧
Vin2に、高い電圧精度で高速に駆動することができ
る。すなわち、連続する出力期間において任意の電圧を
任意の順番で駆動することができる。
るので、予備充放電期間も短くすることができる。また
予備充放電回路20の消費電力は十分小さく、しかも予
備充放電期間だけしか電力を消費しない。
電圧Vin付近まで駆動された電圧を、予備充放電期間
終了後に高い電圧精度で電圧Vinに駆動するだけであ
るため、高い電流供給能力は必要ない。そのため出力回
路10には低消費電力の駆動回路を用いることができ
る。
図7に示した方法で駆動制御することにより、高精度出
力、高速駆動および低消費電力を実現することができ
る。
示した駆動回路で行う場合の予備充放電回路20の各ス
イッチと出力回路10の制御方法が示されている。
0の動作は、図2に示した第1差動回路21と第1出力
段30と同様であり、図4に示した差動回路23と第2
出力段40の動作は、図2に示した第2差動回路22と
第2出力段40と同様である。
と第1出力段30の動作と同じ制御方法で、図4に示し
た差動回路23と第1出力段30を動作させ、図2に示
した第2差動回路22と第2出力段40の動作と同じ制
御方法で、図4に示した差動回路23と第2出力段40
を動作させる。
予備充電期間、予備放電期間ともオンとし、第1出力段
30のスイッチ531、532は予備充電期間のみオン
とし、第2出力段40のスイッチ541、542は予備
放電期間のみオンとする。
を行う。これにより出力電圧Voutは、図7(b)と
同様の電圧波形となる。
示した駆動回路を動作させると、図7(a)に示した制
御方法で、図2の駆動回路を動作させる場合と同様の駆
動を行うことができる。
動回路の第7の実施の形態の構成を示す図である。本発
明の第7の実施の形態は、図1の駆動回路の構成を変更
したものである。
形態の駆動回路は、入力端子1Aの電圧VinAを受
け、出力端子2Aに所望の電圧を出力する第1出力回路
10Aと、入力端子1Bの電圧VinBを受け、出力端
子2Bに所望の電圧を出力する第2出力回路10Bと、
出力端子2Aおよび2Bの電圧VoutAおよびVou
tBをそれぞれ所望の電圧付近まで高速に変動させるこ
とのできる予備充放電回路20と、予備充放電回路20
および第1出力回路10A、第2出力回路10Bの動
作、非動作を制御する動作制御信号とを備えて構成され
ている。
の出力回路に対して1つの予備充放電回路20を持つ構
成とされているのに対して、本発明の第9の実施の形態
において、予備充放電回路20は、2つの出力回路(第
1出力回路10A、第2出力回路10B)に対して、1
つの予備充放電回路20を共有する。
充放電回路20は、図1に示した前記第1の実施の形態
の予備充放電回路20に2つの出力回路との接続を切り
替えるスイッチ611、612、613、614、61
5、616を加えた構成である。
作制御信号によるスイッチ611、612、613、6
14、615、616の制御は以下のように行われる。
きは、スイッチ612、614はオフとされる。
るときは、スイッチ622、624はオフとされる。
ッチ621、623の一方がオンとされるときは、他方
はオフとされ、スイッチ612、614またはスイッチ
621、623の一方がオンとされるときは、他方はオ
フとされる。
より、第1出力回路10Aおよび第2出力回路10Bそ
れぞれに対する予備充放電回路20の関係は、図1に示
した出力回路10に対する予備充放電回路20の関係と
同じとなる。
つの出力に対して、図1と同様の作用および効果を得る
ことができる。
合、図1に示した駆動回路を2つ設けるよりも、図9に
示した駆動回路の方が、素子数が少なく、所要面積を小
さくすることができる。
駆動回路の第8の実施の形態を示す図であり、図9の駆
動回路における予備充放電回路20の具体的な回路構成
を示している。図10を参照すると、予備充放電回路2
0は、入力端子1A、1Bに電圧VinA、VinBが
それぞれ与えられたとき、出力端子2A、2Bの電圧V
outA、VoutBをそれぞれ電圧VinAおよびV
inBに十分近い電圧レベルまで高速に予備充放電する
回路である。本発明の第8の実施の形態において、予備
充放電回路20は、図2に示した予備充放電回路20に
2つの出力回路との接続を切り替えるスイッチ611、
612、613、614、615、616を加えた構成
とされている。
時において、動作制御信号により各スイッチは以下のよ
うに制御される。スイッチ611、613がオンとされ
るときは、スイッチ612、614はオフとされる。ま
たスイッチ621、623がオンとされるときは、スイ
ッチ622、624はオフとされる。さらにスイッチ6
11、613またはスイッチ621、623の一方がオ
ンとされるときは、他方はオフとされ、スイッチ61
2、614またはスイッチ621、623の一方がオン
とされるときは、他方はオフとされる。このように各ス
イッチを制御することにより、第1出力回路10Aおよ
び第2出力回路10Bそれぞれに対する予備充放電回路
20の関係は、図1に示した出力回路10に対する予備
充放電回路20の関係と同じとなる。
つの出力に対して、図2と同様の作用および効果を得る
ことができる。
図2の駆動回路を2つ設けるよりも、図10の駆動回路
の方が素子数が少なく所要面積を小さくすることができ
る。
駆動回路の第9の実施の形態を説明するための図であ
る。図11には、図10に示した駆動回路の駆動方法の
具体例が示されている。
2Aの出力電圧VoutAを奇数番目の出力期間におい
て、任意の中間電圧Vm以上、高位側の電源電圧VDD
以下の電圧に駆動し、偶数番目の出力期間において、電
圧Vm未満、低位側の電源電圧VSS以上の電圧に駆動
し、出力端子2Bの出力電圧VoutBを奇数番目の出
力期間において任意の中間電圧Vm未満電源電圧VSS
以上の電圧に駆動し、偶数番目の出力期間において電圧
Vm以上電源電圧VDD以下の電圧に駆動する駆動方法
について説明する。
いてドット反転駆動を行う場合などに用いることができ
る。
電回路20の各スイッチと出力回路10の制御方法を示
す。
り、入力端子1A、1Bに与えられる電圧が任意の奇数
番目の出力期間のときそれぞれ電圧Vin1およびVi
n2、次の偶数番目の出力期間のときそれぞれ電圧Vi
n2およびVin1とするときの、出力端子2A、2B
の出力電圧VoutA、VoutBの2出力期間の電圧
波形を示す。以下、図10、図11を参照して説明す
る。
よび偶数番目出力期間(時間t0−t2および時間t2
−t4)のそれぞれの前半に、予備充放電期間(時間t
0−t1および時間t2−t3)を設ける。
スイッチ611、613、およびスイッチ622、62
4をオンとし、またスイッチ521、531、532お
よび、スイッチ522、541、542をオンとして、
第1差動回路21と、第1出力段30、および第2差動
回路22と、第2出力段40とを共に動作させる。これ
により、電圧VoutAは第1差動回路21と第1出力
段30の動作により電圧Vin1付近まで高速に引き上
げられ、電圧VoutBは第2差動回路22と第2出力
段40の動作により電圧Vin2付近まで高速に引き下
げられる。
をオフとして、予備充放電回路20を停止させ、第1出
力回路10Aおよび第2出力回路10Bにより、出力電
圧VoutA、VoutBをそれぞれ高い電圧精度で電
圧Vin1およびVin2に駆動する。
では、スイッチ612、614およびスイッチ621、
623をオンとし、またスイッチ521、531、53
2およびスイッチ522、541、542をオンとす
る。
回路22と第2出力段40の動作により、電圧Vin2
付近まで高速に引き下げられ、電圧VoutBは、第1
差動回路21と第1出力段30の動作により電圧Vin
1付近まで高速に引き上げられる。予備充放電期間終了
後は、全てのスイッチをオフとして予備充放電回路20
を停止させ、第1出力回路10Aおよび第2出力回路1
0Bにより、出力電圧VoutA、VoutBをそれぞ
れ高い電圧精度で電圧Vin2およびVin1に駆動す
る。なお、それぞれの予備充放電期間における出力回路
10の動作は、回路特性に応じて動作または非動作とす
る。または非動作とする代わりに第1出力回路10A、
第2出力回路10Bをそれぞれ入力端子1Aおよび出力
端子2A、入力端子1Bおよび出力端子2Bから遮断し
てもよい。
出力期間において、電圧VoutA、VoutBを、入
力端子1A、1Bに与えられた電圧と等しい電圧に高い
電圧精度で高速に駆動することができる。
回路20を共有して用いることにより、各出力ごとに予
備充放電回路20を設ける場合より回路規模を小さくす
ることができる。なお、それぞれの予備充放電期間にお
いて予備充放電回路20は高速に動作するので、予備充
放電期間を短くすることができる。
小さく、しかも予備充放電期間だけしか電力を消費しな
い。
回路10Bは、予備充放電期間に所望の電圧付近まで駆
動された電圧を予備充放電期間終了後に高い電圧精度で
所望の電圧に駆動するだけでよいことから、高い電流供
給能力は必要ない。そのため第1出力回路10Aおよび
第2出力回路10Bには低消費電力の駆動回路を用いる
ことができる。
対して、図11に示した駆動方法を行うことにより、高
精度出力、高速駆動および低消費電力を実現することが
できる。
の駆動回路の第10の実施の形態を示す図であり、図1
0の駆動回路の駆動方法の別の具体例を示す。
対して、連続する出力期間において任意の電圧を任意の
順番で駆動する駆動方法について説明する。図12
(a)は図10における予備充放電回路20の各スイッ
チと出力回路10の制御方法を示す。
る電圧が、電圧Vin2Aから電圧Vin1A(但し、
Vin1A>Vin2A)に切り替わった直後の出力期
間において、図12(a)の制御を行う場合の、電圧V
outAの電圧波形(電圧波形1A)を示したものであ
る。
圧Vin1Aから電圧Vin2Aに切り替わった直後の
出力期間の電圧VoutAの電圧波形(電圧波形2A)
についても併せて示す。
る電圧が、電圧Vin2Bから電圧Vin1B(但し、
Vin1B>Vin2B)に切り替わった直後の出力期
間において、図12(a)の制御を行う場合の電圧Vo
utBの電圧波形(電圧波形1B)を示す。また、入力
端子1Bに与えられる電圧が、電圧Vin1Bから電圧
Vin2Bに切り替わった直後の出力期間の電圧Vou
tBの電圧波形(電圧波形2B)についても併せて示
す。
する。
の順番で駆動できるように、1出力期間(時間t0−t
3)の前半に、第1予備充放電期間(時間t0−t1)
と第2予備充放電期間(時間t1−t2)を設ける。
1、613およびスイッチ622、624をオンとし、
スイッチ612、614およびスイッチ621、623
をオフとする。
1、613およびスイッチ622、624をオフとし、
スイッチ612、614およびスイッチ621、623
をオンとする。またスイッチ521、531、532お
よびスイッチ522、541、542は第1予備充放電
期間および第2予備充放電期間ともオンとして第1差動
回路21と第1出力段30および第2差動回路22と第
2出力段40を共に動作させる。
は、全てのスイッチをオフとして、予備充放電回路20
を停止させる。
0Bは、少なくとも第1、第2予備充放電期間の終了後
は動作させ、第1、第2予備充放電期間では、それぞれ
の出力回路の回路特性に応じて動作または非動作とす
る。または非動作とする代わりに第1出力回路10A、
第2出力回路10Bをそれぞれ入力端子1Aおよび出力
端子2A、入力端子1Bおよび出力端子2Bから遮断し
てもよい。
る電圧が、電圧Vin2Aから電圧Vin1Aに切り替
わる場合、第1予備充放電期間では、第1差動回路21
と第1出力段30の作用により、電圧VoutAは、電
圧Vin2Aから電圧Vin1A付近まで高速に引き上
げられる。
tAが電圧Vin1Aに十分近い電圧となっているの
で、第2差動回路22と第2出力段40が動作しても電
圧VoutAはほとんど変動しない。
1出力回路10Aにより、電圧VoutAは、高い電圧
精度で電圧Vin1Aに駆動される。
圧Vin1Aから電圧Vin2Aに切り替わる場合に
は、低電圧側への変動であることから、第1予備充放電
期間において、第1出力段30は定電流回路321が動
作するが、十分小さい電流に設定されているため放電作
用は小さく、電圧VoutAは、前の出力期間の電圧V
in1Aから、あまり大きく変化しない。
2と第2出力段40の作用により、電圧VoutAは電
圧Vin1A付近から電圧Vin2A付近まで高速に引
き下げられる。第1、第2予備充放電期間終了後は、第
1出力回路10Aにより、電圧VoutAは高い電圧精
度で電圧Vin2Aに駆動される。
電圧Vin1Bから電圧Vin2Bに切り替わる場合、
第1予備充放電期間では、第2差動回路22と第2出力
段40の作用により、電圧VoutBは電圧Vin1B
から電圧Vin2B付近まで高速に引き下げられる。
tBが電圧Vin2Bに十分近い電圧となっているの
で、第1差動回路21と第1出力段30が動作しても電
圧VoutBはほとんど変動しない。
出力回路10Bにより、電圧VoutBは高い電圧精度
で電圧Vin2Bに駆動される。
電圧Vin2Bから電圧Vin1Bに切り替わる場合に
は、第1予備充放電期間において、第2出力段40は定
電流回路421が動作するが、十分小さい電流に設定さ
れているため充電作用は小さく、電圧VoutBは前の
出力期間の電圧Vin2Bからあまり大きく変化しな
い。
1と第1出力段30の作用により、電圧VoutBは電
圧Vin2B付近から電圧Vin1B付近まで高速に引
き下げられる。
出力回路10Bにより、電圧VoutBは高い電圧精度
で電圧Vin1Bに駆動される。
充放電期間のそれぞれにおける予備充放電回路20の制
御を入れ替えても適切な駆動を行うことができる。
期間において電圧VoutA、VoutBを入力端子1
A、1Bに与えられた電圧と等しい電圧に高い電圧精度
で高速に駆動することができる。
する出力期間において、任意の電圧を任意の順番で駆動
することができる。
回路20を共有して用いることにより、各出力ごとに予
備充放電回路20を設ける場合より回路規模を小さくす
ることができる。
ので、第1、第2予備充放電期間それぞれも短くするこ
とができる。また予備充放電回路20の消費電力は十分
小さく、しかも予備充放電期間だけしか電力を消費しな
い。一方、第1出力回路10Aおよび第2出力回路10
Bは、2段階の予備充放電期間に所望の電圧付近まで駆
動された電圧を予備充放電期間終了後に高い電圧精度で
所望の電圧に駆動するだけなので、高い電流供給能力は
必要ない。そのため第1出力回路10Aおよび第2出力
回路10Bには低消費電力の駆動回路を用いることがで
きる。
2の駆動方法を行うことにより、高精度出力、高速駆動
および低消費電力を実現することができる。
の駆動回路の第13の実施の形態を示す図であり、液晶
表示装置のデータドライバの構成を示している。図13
を参照すると、このドライバは、抵抗ストリング200
と、選択回路300と、出力端子群400と、出力段1
00と、を備えて構成される。
プ)において、階調に対応したレベル電圧を生成し、各
出力期間ごとに、選択回路300で、任意のレベル電圧
を選択し、出力段100により、各出力端子に出力す
る。
回路(予備充放電回路20と出力回路10を備えた駆動
回路)を用いることができる。
が送られ、上記各実施の形態における各予備充放電回路
20および出力回路10の動作を制御する。
13の出力段100に用いる場合には、出力段100の
2出力分を、図9および図10の駆動回路に置きかえ
る。
ることにより、簡単に低消費電力で高速駆動のデータド
ライバを構成することができる。
て説明する。上記実施の形態で説明した駆動回路につい
て、シミュレーションにより得られた結果に基づき具体
例について説明する。
流供給能力を低く抑えた高精度出力が可能な回路を用い
ることができる。したがって、図13において、所望の
電圧付近まで予備充放電された状態であれば、抵抗スト
リング200から直接電荷を供給して出力端子に接続さ
れた容量性負荷を駆動することも可能である。この場
合、抵抗ストリング200の電流を十分小さく抑えても
高速駆動が可能で、高精度出力および低消費電力を実現
することができる。
例を図14に示す。
を示す図であり、出力回路10をCMOSスイッチ11
1、112(相補型トランスファゲート)と、スイッチ
を制御するインバータ110で構成した駆動回路であ
る。予備充放電回路20は、図2に示した構成と同様と
される。
信号により制御することができる。
図14の駆動回路を用い、また図5の駆動方法で、図1
4の駆動回路を動作させたときのシミュレーション結果
を示す。
ではなく1出力の構成で行った。
イッチ(111、112)は、予備充放電期間は、オ
フ、予備充放電期間終了後にオンとする。
回路215、225、321、421は、それぞれ0.
5μAの定電流に設定する。
て20pFの低容量の容量素子を接続し、容量素子の他
端は、GND電位(0V)に接続した。またデータドラ
イバの抵抗ストリング200には、両端に、高位側電源
VDDと低位側電源VSSの2つの電源電圧を供給し、
5μAの電流が流れるように設定した。なお、電源電圧
VDD、VSSはそれぞれ5V、0Vとした。
間を含む出力期間のシミュレーション結果を示す。図1
5は、抵抗ストリング200で生成されるレベル電圧
が、選択回路300によって0Vから4Vに切り替わっ
たときの上記負荷容量の電圧変化を示している。
る図21の駆動回路の電圧波形も図15に示した。図2
1の駆動回路のシミュレーションは、図14を用いた図
13の駆動回路と同じ条件とし、図21のスイッチ90
1は、図14の出力回路10と同じスイッチを用いて同
じ制御を行った。
示した駆動回路で駆動したときの波形であり、電圧波形
Dは、図13における出力段100として図14に示し
た駆動回路で駆動したときの波形である。
動した場合には、出力期間の前半2μs(予備充電期
間)において、NMOSトランジスタ902のソースフ
ォロワ動作によって、2.5V付近まで高速に駆動する
ことができる。しかしながら、ソースフォロワ動作で
は、選択された階調電圧からおよそ閾値電圧分だけ低い
電圧レベルまでしか駆動することができないため、後半
は、スイッチ901をオンとして、抵抗ストリング20
0から直接電流を供給して駆動する。
よそ閾値電圧差分を抵抗ストリング200により駆動し
なければならないが、上記シミュレーション条件での電
流供給能力はやや低いため、予備充電期間終了後に所定
の電圧(4V)まで到達するが遅く、高速駆動が実現で
きていない。
して図14に示した駆動回路を備える)で駆動した場合
には、電圧波形Dとなり、2μsの予備充電期間に予備
充放電回路20により、選択されたレベル電圧である4
V付近まで高速に引き上げられているため、予備充電期
間終了後は抵抗ストリング200からの電流供給能力が
低くても容易に選択された階調電圧を高い電圧精度で駆
動することができ、高速駆動を実現している。
において、第1差動回路21と第1出力段30だけが動
作し、予備充放電回路20のアイドリング電流は合計1
μAと十分小さく、しかも予備充電期間が短いため、予
備充放電回路20の動作による消費電力は十分小さい。
して図14に示した駆動回路を備える)の消費電力は、
抵抗ストリング200の電流による消費電力と予備充放
電回路20のアイドリング電流による消費電力と容量性
負荷の充放電電力である。
0の消費電力を小さく抑えることができるため、図13
に示した駆動回路(出力段として図14に示した駆動回
路を備える)は、低消費電力を実現することができる。
13に示した駆動回路(出力段100として図14に示
した駆動回路を備える)と同等の駆動速度を実現するた
めには、抵抗ストリング200に流す電流を相当大きく
する必要があり、消費電力が極めて大きくなる。
力段100として図14に示した駆動回路を備える)
は、図21に示した駆動回路よりも高速駆動可能とさ
れ、消費電力も十分小さい。
備充電期間を含む出力期間)が示されているが、低電圧
側に変化する場合(予備放電期間を含む出力期間)も同
様に、図13に示した駆動回路(出力段100として図
14に示した駆動回路を備える)は高速駆動を実現する
ことできる。また、図6に示した駆動方法で動作させた
ときも同様の効果を得ることができる。
段100として図14に示した駆動回路を備える)の高
速駆動と低消費電力の性能が示された。また、電圧精度
は、抵抗ストリング200から直接出力することから、
高い電圧精度を実現できる。
は、所望の電圧付近まで予備充放電できればよいため、
厳密な設計は必要なく、カレントミラー回路および差動
トランジスタ対はそれぞれ最小サイズから設計すること
ができ、回路の所要面積を小さくすることができる。
らつきをもつ場合でも、予備充放電回路20によって駆
動される電圧が所望の電圧から多少ずれるが、抵抗スト
リング200から直接出力することにより高い電圧精度
を実現できる。
4の駆動回路を用いたデータドライバは、閾値電圧が多
少ばらつきをもつようなプロセスにおいても高精度な電
圧出力、高速駆動、低消費電力を実現することができ
る。
および第2出力回路10Bに、図14の出力回路10と
同様のCMOSスイッチを用いて、図11または図12
の駆動方法を行う場合も、図13に示した駆動回路(出
力段100として図14に示した駆動回路を備える)と
同様の効果を得ることができる。
出力段100の別の実施例を示す図である。図16を参
照すると、この実施例は、図4に示した駆動回路におい
て、出力回路10を図14と同様のCMOSスイッチ
(111、112)と、インバータ110で構成したも
のである。出力回路10の動作、非動作は動作制御信号
により制御することができる。
を、図13に示した構成の出力段100に適用し、また
図6に示した駆動方法に従って、図16に示した駆動回
路を動作させたところ、図15の電圧波形Dと同様のシ
ミュレーション結果を得ることができた。なおシミュレ
ーション条件は、前記第1実施例の場合と同じとし、差
動回路23、第1出力段30、第2出力段40の各定電
流回路215、321、421は、それぞれ0.5μA
とした。
放電回路20のアイドリング電流は、差動回路23と第
1出力段30の合計で1μAとなり、十分小さい電流と
なっている。
は、同様の作用を行うため、図16に示した構成を備え
た図13の駆動回路においても、図14に示した構成を
備えた図13の駆動回路と同様に、高精度出力、高速駆
動、低消費電力を実現できる。
的な駆動回路に対しても応用することができ、本発明の
駆動回路の出力回路に従来の駆動回路を適用した場合、
低消費電力または高速駆動の性能を向上させることがで
きる。図17は、その具体例の一例を示す図である。
であり、出力回路10を、オペアンプ120(ボルテー
ジフォロワ)と、オペアンプ120の出力をオン・オフ
するスイッチ121で構成したものである。図17に示
した出力回路10は、図13の出力段100にも適用で
きる。
も、図17における入力端子1に複数のレベル電圧を与
える駆動回路であれば、図17に示した構成を適用する
ことができる。
図17に示した駆動回路を動作させたときのシミュレー
ション結果を示す。図17の駆動回路のシミュレーショ
ンにおいて、予備充放電回路20を動作させる予備充放
電期間を5μsとし、予備充放電期間においてスイッチ
121をオフとしてオペアンプ120の出力を遮断す
る。
非動作を切り替えると、オペアンプ120の出力が不安
定になり、かえってオペアンプの消費電力が増加するの
で、予備充放電期間においても、オペアンプ120を動
作させている。
をオンとして、オペアンプ120により高い電圧精度で
駆動を行う。なおオペアンプ120のアイドリング電流
は約10μAとし、予備充放電回路20の定電流回路2
15、225、321、421の電流はどちらも0.5
μAとし、十分小さい電流に設定した。
して100pFの容量素子を接続し、容量素子の他端
は、GND(0V)に接続した。なお、電源電圧VD
D、VSSはそれぞれ5V、0Vとした。
を含む出力期間のシミュレーション結果を示す図であ
る。図18には、電圧Vinを0Vから4.9Vに変化
させたときの上記負荷容量の電圧変化が示されている。
図18には、比較のため、予備充放電回路20およびス
イッチ121を持たないオペアンプ120単独で駆動し
たときの電圧波形も示されている。電圧波形Aはオペア
ンプ120単独で駆動したときの電圧波形で、電圧波形
Bは図17の駆動回路で駆動したときの電圧波形であ
る。
ことにより、駆動速度が大幅に向上していることがわか
る。これは、予備充放電回路20が、位相補償手段を有
するオペアンプに比べて、出力電圧Voutの変動に対
する充電作用の応答が速いためである。
に流す電流は小さく、予備充電期間も短いため、予備充
放電回路20の動作による消費電力の増加は十分小さ
い。
費電力は、オペアンプ120単独で駆動する場合と同程
度の消費電力である。
示した駆動回路と同等の駆動速度を実現する場合、アイ
ドリング電流を十分大きくしなければならず、消費電力
が大幅に増加する。
備充電期間を含む出力期間)だけが示されているが、低
電圧側に変化する場合(予備放電期間を含む出力期間)
も同様に、図17に示した駆動回路によって、高速駆動
を実現することできる。また、図6に示した駆動方法で
動作させたときも、同様の効果を得ることができる。
ペアンプ単独駆動よりも高速駆動または低消費電力が実
現できることが明らかにされた。
および第2出力回路10Bに、図17に示した出力回路
10と同様の、オペアンプ120とスイッチ121を用
いて、図11または図12に示した方法で駆動する場合
も、図17に示した駆動回路と同様の効果を得ることが
できる。
構成とは別の具体例の一例を示す図である。図19は、
図4に示した駆動回路の実施例であり、図17と同様
に、出力回路10をオペアンプ120とスイッチで構成
したものである。
法で、図19に示した駆動回路を動作させたとき、図1
8に電圧波形Bとして示したものと同様のシミュレーシ
ョン結果を得ることができた。なおシミュレーション条
件は、図17の場合と同じとし、予備充放電回路20の
定電流回路215、321、421については、それぞ
れ0.5μAとした。
放電回路20のアイドリング電流は、差動回路23と第
1出力段30の1μAとなり、十分小さい電流となって
いる。
図17における予備充放電回路20と同様の作用を行う
ため、図19に示した駆動回路においても、オペアンプ
単独駆動よりも高速駆動または低消費電力化が可能であ
る。
充電手段と第1定電流回路からなる第1出力段と、放電
手段と第2定電流回路からなる第2出力段と、第1およ
び第2差動回路とで構成した位相補償手段を持たない予
備充放電回路により、出力端子に接続された容量性負荷
を所望の電圧付近まで高速に駆動することができる、と
いう効果を奏する。
伴う余計な充放電電力や駆動速度の低下を十分小さく抑
えることができ、予備充放電回路のアイドリング電流を
小さく抑えても高速動作を実現できる。
えた低消費電力の出力回路と組み合わせることができ、
出力期間の前半に予備充放電回路により所望の電圧付近
まで高速に駆動し、後半は出力回路により高い電圧精度
で所望の電圧に駆動することにより、高精度出力、高速
駆動、低消費電力を実現することができる。
示す図である。
示す図であり、図1における予備充放電回路20の具体
的な回路構成を示す図である。
示す図である。
示す図であり、図2における予備充放電回路20の別の
具体的な回路構成を示す図である。
るための図であり、(a)は図2の駆動回路の制御方
法、(b)はそのときの出力電圧波形図である。
である。
るための図であり、(a)は図2の駆動回路の別の制御
方法、(b)はそのときの出力電圧波形図である。
の図である。
示す図である。
を示す図であり、図9における予備充放電回路20の具
体的な回路構成を示す図である。
図であり、図(a)は図10の駆動回路の制御方法、
(b)は出力電圧波形図である。
す図であり、(a)は図10の駆動回路の別の制御方
法、(b)は出力端子2Aの出力電圧波形図、(c)は
出力端子2Bの出力電圧波形図である。
成を示す図であり、液晶表示装置のデータドライバの構
成のの一例を示す図である。
り、図13の出力段100に用いることのできる具体的
な回路構成を示す図である。
ーション結果を示す図である。
り、図13の出力段100に用いることのできる別の具
体的な回路構成を示す図である。
図である。
ーション結果を示す図である。
図である。
供給する従来の駆動回路の構成を示す図である。
動回路の構成を示す図である。
構成を示す図である。
駆動回路の構成を示す図である。
開平10−301539号公報には、図21に示すよう
な構成の駆動回路が提案されている。図21を参照する
と、この駆動回路は、図20に示した駆動回路の各出力
に、出力回路900を設けたものである。出力回路90
0は、デコーダ300の出力と出力端子400間に接続
されたスイッチ901と、ドレインが高位側電源VDD
に接続され、ソースが出力端子400に接続され、ゲー
トがデコーダ300の出力に接続されたNMOSトラン
ジスタ902と、ソースが出力端子400に接続され、
ドレインが低位側電源VSSに接続され、ゲートがデコ
ーダ300の出力に接続されたPMOSトランジスタ9
03とを備えて構成されている。
差動増幅段81と出力増幅段83のような簡単なオペア
ンプを用いても高速駆動が可能で、さらに低消費電力を
実現できる駆動回路として、例えば特開平10−197
848号公報には、図24に示すような構成が提案され
ている。
1データ出力期間にデータ線を駆動するときに充電作用
または放電作用のいずれか一方しか行われないので、容
量が比較的小さいデータ線の場合には、駆動電圧が所定
のレベル電圧から大きくずれてしまう場合がある。
定な動作を維持するために位相補償容量を含み、また位
相補償容量を十分高速に充放電させるための大きなアイ
ドリング電流が必要とされているが、本発明において、
予備充放電回路には、位相補償容量のような位相補償手
段は設けない。これにより、位相補償容量の充放電が必
要なく、アイドリング電流を十分小さく抑えることがで
きる。
電圧より高い電圧のときには、放電手段41によって、
高速に、電源電圧VSS側に引き下げられ、所望の電圧
よりも低い電圧のときには、第2定電流回路42によっ
て緩やかに引き上げられ、所望の電圧付近でほぼ安定す
る。
て、第2差動回路22と第2出力段40が動作する場合
について説明する。なお、以下では、電圧Vinと電圧
Voutが等しいときを初期状態として説明する。
段40は、入力電圧Vinが出力電圧Voutよりも低
電圧側に変化した場合に、出力電圧Voutを入力電圧
Vinに十分近いレベルまで近づけることができる。
小さな電流レベルに抑えることにより消費電力も抑える
ことができる。なお第2差動回路22と第2出力段40
は、出力電圧Voutを電圧Vinに十分近いレベルま
で速やかに予備放電できればよく、十分小さいレベルの
発振(振動)が残っても差し支えない。
回路20が、2つの出力段に対してそれぞれ個別の差動
回路を備えた構成とされているのに対し、本発明の第3
の実施の形態においては、予備充放電回路20では、2
つの出力段に対して、それぞれに作用を与える差動回路
を備えた構成としている。
段を設けないことにより、出力電圧Voutの変動に対
する帰還応答を速めて出力電圧Voutを速やかに所望
の電圧付近まで近づけることができ、さらに過充電また
は過放電も小さく抑えることができる。また第1定電流
回路32および第2定電流回路42を十分小さいレベル
の電流に設定することにより、発振(振動)を緩やかな
変動の小さいレベルに抑えることができる。
した場合、差動回路23の出力電圧は上昇する。これに
より、第2出力段40のNMOSトランジスタ411の
ゲート電圧は上昇し、NMOSトランジスタ411の放
電作用により電圧Voutを引き下げるように作用す
る。
電圧Vin(Vin1、Vin2)付近まで駆動された
電圧を、予備充放電期間終了後に高い電圧精度で、電圧
Vin(Vin1、Vin2)に駆動するだけでよいこ
とから、高い電流供給能力は必要ない。そのため、出力
回路10には、低消費電力の駆動回路を用いることがで
きる。
電圧Vin(Vin1、Vin2)付近まで駆動された
電圧を、予備充放電期間終了後に高い電圧精度で電圧V
in(Vin1、Vin2)に駆動するだけであるた
め、高い電流供給能力は必要ない。そのため出力回路1
0には低消費電力の駆動回路を用いることができる。
て20pFの容量素子を接続し、容量素子の他端は、G
ND電位(0V)に接続した。またデータドライバの抵
抗ストリング200には、両端に、高位側電源VDDと
低位側電源VSSの2つの電源電圧を供給し、5μAの
電流が流れるように設定した。なお、電源電圧VDD、
VSSはそれぞれ5V、0Vとした。
であり、出力回路10を、オペアンプ120(ボルテー
ジフォロワ)と、オペアンプ120の出力と出力端子2
との接続を制御するスイッチ121で構成したものであ
る。図17に示した出力回路10は、図13の出力段1
00にも適用できる。
Claims (25)
- 【請求項1】放電作用を有する第1定電流回路と充電手
段とを含む第1出力段と、 充電作用を有する第2定電流回路と放電手段とを含む第
2出力段と、 前記第1出力段または前記第2出力段に作用を与える差
動回路を少なくとも1つ含み、 前記第1出力段および前記第2出力段および前記差動回
路をそれぞれ個別に制御する動作制御信号を含むことを
特徴とする予備充放電回路。 - 【請求項2】前記第1出力段および前記第2出力段およ
び前記差動回路は、それぞれ内部に流れる電流を遮断す
る複数のスイッチを含み、 前記動作制御信号による前記複数のスイッチの制御によ
り、前記第1出力段および前記第2出力段および前記差
動回路の制御が行われることを特徴とする請求項1に記
載の予備充放電回路。 - 【請求項3】前記差動回路は、前記予備充放電回路に入
力される2つの電圧の電圧差に応じて動作し、前記2つ
の電圧の一方が前記予備充放電回路から出力される電圧
であることを特徴とする請求項1に記載の予備充放電回
路。 - 【請求項4】前記差動回路は、定電流回路を少なくとも
1つ含み、前記定電流回路により前記差動回路内部に流
れる電流が全て制御される、ことを特徴とする請求項1
に記載の予備充放電回路。 - 【請求項5】前記第1出力段および前記第2出力段は、
前記動作制御信号により少なくともどちらか一方が動作
している間は、他方は非動作とされることを特徴とする
請求項1に記載の予備充放電回路。 - 【請求項6】前記予備充放電回路を動作させる予備充放
電期間において、前記予備充放電期間の前半に少なくと
も前記第1出力段または前記第2出力段のいずれか一方
を動作させ、前記予備充放電期間の後半に他方を動作さ
せることを特徴とする請求項5に記載の予備充放電回
路。 - 【請求項7】位相補償手段を含まないことを特徴とする
請求項1に記載の予備充放電回路。 - 【請求項8】請求項1乃至7のいずれか一に記載の前記
予備充放電回路と、入力信号を受けて出力端子を駆動す
る出力回路と、を備え、前記予備充放電回路が前記出力
端子を予備充放電する、ことを特徴とする駆動回路。 - 【請求項9】請求項1に記載の前記予備充放電回路と、
出力回路とで構成される駆動回路であって、 前記動作制御信号は、前記予備充放電回路と前記出力回
路とを制御し、所望の電圧を出力する出力期間におい
て、前記出力期間の前半に少なくとも前記予備充放電回
路は動作させ、前記出力期間の後半に前記出力回路だけ
を動作させることを特徴とする駆動回路 - 【請求項10】請求項1に記載の前記予備充放電回路
と、2つの出力回路とで構成される駆動回路であって、 前記予備充放電回路は、前記第1出力段に作用を与える
第1差動回路と前記第2出力段に作用を与える第2差動
回路とを含み、更に前記2つの出力回路それぞれと前記
第1差動回路および前記第1出力段または前記第2差動
回路および前記第2出力段との接続を行う切替スイッチ
群とを含み、 前記動作制御信号は前記2つの出力回路および前記切替
スイッチ群も制御し、所望の電圧を出力する出力期間に
おいて、前記出力期間の前半に少なくとも前記予備充放
電回路は動作させ、前記出力期間の後半に前記2つの出
力回路だけを動作させることを特徴とする駆動回路。 - 【請求項11】前記出力回路の入力信号電圧が、抵抗ス
トリングの接続端子より取り出した複数の電圧の中から
選択された電圧であり、 前記出力回路が、前記入力信号電圧をそのまま出力する
か、遮断するスイッチを含む、ことを特徴とする請求項
8乃至10のいずれか一に記載の駆動回路。 - 【請求項12】前記出力回路が、オペアンプと、前記オ
ペアンプの出力を遮断するスイッチとを含んで構成され
ることを特徴とする請求項8乃至10のいずれか一に記
載の駆動回路。 - 【請求項13】入力端子からの入力信号電圧を入力して
出力端子を駆動する出力回路と、 前記出力端子を予備充放電する予備充放電回路とを備え
た駆動回路であって、 前記予備充放電回路が、 前記入力端子からの入力信号電圧と前記出力端子の出力
信号電圧を差動入力する第1、及び第2の差動回路と、 前記第1の差動回路の出力電圧が制御端子に接続されて
オン及びオフされオン時には前記出力電圧により流れる
電流が制御され高位側電源から前記出力端子を充電する
第1導電型のトランジスタと、動作制御信号でオン及び
オフ制御される第1のスイッチとが、前記高位側電源と
前記出力端子との間に直列に接続されるとともに、 前記出力端子から低位側電源に放電する第1の定電流源
回路と、前記動作制御信号でオン及びオフ制御される第
2のスイッチとが、前記出力端子と前記低位側電源との
間に直列に接続されてなる第1の出力段と、 前記第2の差動回路の出力電圧が制御端子に接続されて
オン及びオフされオン時には前記出力電圧により流れる
電流が制御され前記出力端子から前記低位側電源に放電
する第2導電型のトランジスタと、前記動作制御信号で
オン及びオフ制御される第3のスイッチとが、前記出力
端子と前記低位側電源との間に直列に接続されるととも
に、 前記高側電源側から前記出力端子を充電する第2の定電
流源回路と、前記動作制御信号でオン及びオフ制御され
る第4のスイッチとが、前記高位側電源と前記出力端子
との間に直列に接続されてなる第2の出力段と、 を備えたことを特徴とする駆動回路。 - 【請求項14】前記第1、第2の差動回路が、前記入力
端子と前記出力端子の信号電圧を差動入力し、極性が互
いに逆の第1、第2の差動対トランジスタと、前記第
1、及び第2の差動対トランジスタにそれぞれ接続され
る第1、及び第2の負荷回路と、前記第1、第2の差動
対トランジスタにそれぞれ電流を供給する第1、第2の
定電流源と、をそれぞれ備え、 前記第1、第2の定電流源から、前記第1、第2の差動
対トランジスタにそれぞれ定電流を供給するパスを前記
動作制御信号に基づきオン及びオフ制御する第5、第6
のスイッチをそれぞれ備えたことを特徴とする請求項1
3に記載の駆動回路。 - 【請求項15】入力端子からの入力信号電圧を入力して
出力端子を駆動する出力回路と、 前記出力端子を予備充放電する予備充放電回路とを備え
た駆動回路であって、 前記予備充放電回路が、 前記入力端子からの入力信号電圧と前記出力端子の出力
信号電圧を差動入力する第1の差動回路と、 前記第1の差動回路の第1の出力電圧が制御端子に接続
されてオン及びオフされオン時には前記第1の出力電圧
により流れる電流が制御され高位側電源から前記出力端
子を充電する第1導電型のトランジスタと、動作制御信
号でオン及びオフ制御される第1のスイッチとが、前記
高位側電源と前記出力端子との間に直列に接続されると
ともに、 前記出力端子から低位側電源に放電する第1の定電流源
回路と、前記動作制御信号でオン及びオフ制御される第
2のスイッチとが、前記出力端子と前記低位側電源との
間に直列に接続されてなる第1の出力段と、 前記第1の差動回路の第2の出力電圧が制御端子に接続
されてオン及びオフされオン時には前記第2の出力電圧
により流れる電流が制御され前記出力端子から前記低位
側電源に放電する第2導電型のトランジスタと、前記動
作制御信号でオン及びオフ制御される第3のスイッチと
が、前記出力端子と前記低位側電源との間に直列に接続
されるとともに、 前記高側電源側から前記出力端子を充電する第2の定電
流源回路と、前記動作制御信号でオン及びオフ制御され
る第4のスイッチとが、前記高位側電源と前記出力端子
と間に直列に接続されてなる第2の出力段と、 を備えたことを特徴とする駆動回路。 - 【請求項16】前記第1の差動回路が、前記入力端子と
前記出力端子の電圧を差動入力する差動対トランジスタ
と、差動対トランジスタの負荷回路と、前記差動対トラ
ンジスタに電流を供給する定電流源と、前記定電流源か
ら、前記差動対トランジスタに定電流を供給するパスを
前記動作制御信号に基づきオン及びオフ制御する第5の
スイッチと、を備えたことを特徴とする請求項15に記
載の駆動回路。 - 【請求項17】前記出力端子の出力電圧の立ち上がりの
予備充電期間には、前記第1の差動回路の前記第5のス
イッチと前記第1の出力段の前記第1、及び第2のスイ
ッチをオンとし、前記出力回路をオフ状態とし、前記予
備充電期間終了後、前記第1の差動回路の前記第5のス
イッチと前記第1の出力段の前記第1、及び第2のスイ
ッチをオフとし、前記出力回路をオン状態とし、 前記出力端子の出力電圧の立ち下がりの予備放電期間に
は、前記第2の差動回路の前記第6のスイッチと前記第
2の出力段の前記第3、及び第4のスイッチをオンと
し、前記出力回路をオフ状態とし、前記予備放電期間終
了後、前記第2の差動回路の前記第6のスイッチと前記
第2の出力段の前記第3、及び第4のスイッチをオフと
し、前記出力回路をオン状態とする、ことを特徴とする
請求項14に記載の駆動回路。 - 【請求項18】前記出力端子の予備充電期間には、前記
第1の差動回路の前記第5のスイッチと前記第1の出力
段の前記第1、及び第2のスイッチをオンとし、前記予
備充電期間につづく前記出力端子の予備放電期間には、
前記第1の差動回路の第5のスイッチと前記第1の出力
段の前記第1、及び第2のスイッチをオフとし、前記第
2の差動回路の前記第6のスイッチと前記第2の出力段
の前記第3、及び第4のスイッチをオンとし、 前記予備放電期間終了後、前記第2の差動回路の前記第
6のスイッチと前記第2の出力段の前記第3、及び第4
のスイッチをオフとし、前記出力回路をオン状態とす
る、ことを特徴とする請求項14に記載の駆動回路。 - 【請求項19】前記出力端子の出力電圧の立ち上がりの
予備充電期間には、前記第1の差動回路の各スイッチと
前記第1の出力段の前記第1、及び第2のスイッチをオ
ンとし、前記出力回路をオフ状態とし、予備充電期間終
了後、前記第1の差動回路の前記スイッチと前記第1の
出力段の前記第1、及び第2のスイッチをオフとし、前
記出力回路をオン状態とし、 前記出力端子の出力電圧の立ち下がりの予備放電期間に
は、前記第1の差動回路の各スイッチと前記第2の出力
段の前記第3、及び第4のスイッチをオンとし、前記出
力回路をオフ状態とし、前記予備放電期間終了後、前記
第1の差動回路の前記スイッチと前記第2の出力段の前
記第3、及び第4のスイッチをオフとし、前記出力回路
をオン状態とする、ことを特徴とする請求項15または
16に記載の駆動回路。 - 【請求項20】前記出力端子の予備充電期間には、前記
第1の差動回路の各スイッチと前記第1の出力段の前記
第1、及び第2のスイッチをオンとし、前記予備充電期
間につづく前記出力端子の予備放電期間には前記第1の
出力段の前記第1、及び第2のスイッチをオフとし、前
記第2の出力段の前記第3、及び第4のスイッチをオン
とし、 前記第2の予備放電期間終了後、前記第1の差動回路の
各スイッチ、及び、前記第2の出力段の前記第3、及び
第4のスイッチをオフとし、前記出力回路をオン状態と
する、ことを特徴とする請求項15または16に記載の
駆動回路。 - 【請求項21】第1、及び第2の入力端子と、 前記第1、及び第2の入力端子を入力とする第1、及び
第2の出力回路と、 第1、及び第2の出力回路の出力に接続された第1、及
び第2の出力端子と、 前記予備充放電回路と、 を備え、 前記予備充放電回路の前記第1、第2の差動回路におい
て、差動入力端の一方は、前記第1の入力端子と前記第
2の入力端子の一方にそれぞれ第1、第2のセレクタを
介して接続され、差動入力端の他方は、前記第1の出力
端子と前記第2の出力端子の一方にそれぞれ第3、第4
のセレクタを介して接続され、 前記第3、第4のセレクタで選択された出力端子が、前
記予備充放電回路の前記第1、及び第2の出力段により
充放電される、ことを特徴とする請求項13又は14に
記載の駆動回路。 - 【請求項22】前記出力回路が、前記入力端子と前記出
力端子間に接続され、前記動作制御信号でオン及びオフ
制御されるトランスファゲートを含む、ことを特徴とす
る請求項13乃至21のいずれか一に記載の駆動回路。 - 【請求項23】前記出力回路が、前記入力端子が非反転
入力端に接続され、出力端が反転入力端に接続されボル
テージフォロワとして機能するオペアンプと、 前記オペアンプの出力端と前記出力端子との間に接続さ
れ、前記動作制御信号でオン及びオフ制御されるトラン
スファゲートと、を含む、ことを特徴とする請求項13
乃至21のいずれか一に記載の駆動回路。 - 【請求項24】前記出力端子に接続される前記容量性負
荷を駆動する、ことを特徴とする請求項13乃至23の
いずれか一に記載の駆動回路。 - 【請求項25】液晶表示装置の駆動回路が、請求項13
乃至23のいずれか一に記載の駆動回路を備えた、こと
を特徴とする液晶表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000243162A JP3700558B2 (ja) | 2000-08-10 | 2000-08-10 | 駆動回路 |
TW090119501A TW518553B (en) | 2000-08-10 | 2001-08-09 | Driving circuit, charge/discharge circuit and the like |
US09/924,609 US6567327B2 (en) | 2000-08-10 | 2001-08-09 | Driving circuit, charge/discharge circuit and the like |
KR10-2001-0048041A KR100438205B1 (ko) | 2000-08-10 | 2001-08-09 | 구동회로, 충전/방전회로 및 액정표시장치 |
EP01119343A EP1189191A3 (en) | 2000-08-10 | 2001-08-10 | Charge/discharge circuit for a flat panel display driver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000243162A JP3700558B2 (ja) | 2000-08-10 | 2000-08-10 | 駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002055659A true JP2002055659A (ja) | 2002-02-20 |
JP3700558B2 JP3700558B2 (ja) | 2005-09-28 |
Family
ID=18734068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000243162A Expired - Fee Related JP3700558B2 (ja) | 2000-08-10 | 2000-08-10 | 駆動回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6567327B2 (ja) |
EP (1) | EP1189191A3 (ja) |
JP (1) | JP3700558B2 (ja) |
KR (1) | KR100438205B1 (ja) |
TW (1) | TW518553B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003091980A1 (fr) * | 2002-04-24 | 2003-11-06 | Seiko Epson Corporation | Dispositif electronique, appareil electronique, et procede de commande de dispositif electronique |
US7176910B2 (en) | 2003-02-12 | 2007-02-13 | Nec Corporation | Driving circuit for display device |
JP2007053460A (ja) * | 2005-08-16 | 2007-03-01 | Sanyo Epson Imaging Devices Corp | 増幅回路および表示装置 |
CN101552841A (zh) * | 2008-03-31 | 2009-10-07 | 恩益禧电子股份有限公司 | 输出放大电路及使用该电路的显示装置的数据驱动器 |
JP2015021979A (ja) * | 2013-07-16 | 2015-02-02 | シナプティクス・ディスプレイ・デバイス株式会社 | 表示駆動装置 |
CN109036323A (zh) * | 2018-09-26 | 2018-12-18 | 北京集创北方科技股份有限公司 | 输出级电路、控制方法、驱动装置以及显示装置 |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4929431B2 (ja) * | 2000-11-10 | 2012-05-09 | Nltテクノロジー株式会社 | パネル表示装置のデータ線駆動回路 |
EP1434193A4 (en) * | 2001-09-07 | 2009-03-25 | Panasonic Corp | EL DISPLAY, EL DISPLAY CONTROL UNIT AND PICTURE DISPLAY |
US20050057580A1 (en) * | 2001-09-25 | 2005-03-17 | Atsuhiro Yamano | El display panel and el display apparatus comprising it |
JP3520418B2 (ja) * | 2002-02-04 | 2004-04-19 | セイコーエプソン株式会社 | 演算増幅回路、駆動回路及び演算増幅回路の制御方法 |
EP1998438B1 (en) * | 2002-02-25 | 2011-09-07 | NEC Corporation | Differential circuit, amplifier circuit, driver circuit and display device using those circuits |
WO2003092165A1 (fr) * | 2002-04-26 | 2003-11-06 | Toshiba Matsushita Display Technology Co., Ltd. | Circuits a semi-conducteur destines a commander par courant un affichage et affichage correspondant |
JP4103468B2 (ja) * | 2002-06-28 | 2008-06-18 | 日本電気株式会社 | 差動回路と増幅回路及び該増幅回路を用いた表示装置 |
US6812691B2 (en) * | 2002-07-12 | 2004-11-02 | Formfactor, Inc. | Compensation for test signal degradation due to DUT fault |
JP4736313B2 (ja) * | 2002-09-10 | 2011-07-27 | 日本電気株式会社 | 薄膜半導体装置 |
DE10297630T5 (de) * | 2002-11-20 | 2005-01-13 | Mitsubishi Denki K.K. | Bildanzeigevorrichtung |
TWI238987B (en) * | 2003-01-24 | 2005-09-01 | Au Optronics Corp | Pre-charging system of active matrix display |
JP4025657B2 (ja) * | 2003-02-12 | 2007-12-26 | 日本電気株式会社 | 表示装置の駆動回路 |
KR100832613B1 (ko) * | 2003-05-07 | 2008-05-27 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | El 표시 장치 |
KR100934293B1 (ko) * | 2003-05-07 | 2009-12-29 | 도시바 모바일 디스플레이 가부시키가이샤 | 매트릭스형 표시 장치 |
WO2004107078A1 (ja) | 2003-05-14 | 2004-12-09 | Semiconductor Energy Laboratory Co., Ltd. | 半導体装置 |
CN1802681B (zh) * | 2003-06-06 | 2011-07-13 | 株式会社半导体能源研究所 | 半导体装置 |
US8350785B2 (en) | 2003-09-12 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
JP3875229B2 (ja) * | 2003-11-13 | 2007-01-31 | シャープ株式会社 | データラインの駆動方法およびそれを用いた表示装置並びに液晶表示装置 |
US20070097152A1 (en) * | 2003-12-08 | 2007-05-03 | Koninklijke Philips Electronic, N.V. | Display device driving circuit |
CN1890706A (zh) * | 2003-12-08 | 2007-01-03 | 皇家飞利浦电子股份有限公司 | 显示设备驱动电路 |
WO2006064300A1 (en) * | 2004-12-13 | 2006-06-22 | Infineon Technologies Ag | Circuitry and method for an at-speed scan test |
KR100637203B1 (ko) * | 2005-01-07 | 2006-10-23 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 그 동작방법 |
TWI310926B (en) | 2005-01-24 | 2009-06-11 | Himax Tech Inc | Source driver and source driving method |
CN100389449C (zh) * | 2005-02-18 | 2008-05-21 | 奇景光电股份有限公司 | 源极驱动器及其驱动方法 |
WO2006092757A2 (en) * | 2005-03-02 | 2006-09-08 | Koninklijke Philips Electronics N.V. | Active matrix display devices and methods of driving the same |
US7342832B2 (en) * | 2005-11-16 | 2008-03-11 | Actel Corporation | Bit line pre-settlement circuit and method for flash memory sensing scheme |
KR100746288B1 (ko) * | 2005-11-21 | 2007-08-03 | 삼성전자주식회사 | 신호선 프리차아지 회로, 상기 회로를 포함하는 액정 표시장치의 구동장치 및 액정 표시 시스템 |
KR100763843B1 (ko) * | 2005-11-23 | 2007-10-05 | 삼성전자주식회사 | 소스 드라이버 및 상기 소스 드라이버를 구비하는디스플레이 장치 |
KR100916866B1 (ko) * | 2005-12-01 | 2009-09-09 | 도시바 모바일 디스플레이 가부시키가이샤 | El 표시 장치와 el 표시 장치의 구동 방법 |
KR100765514B1 (ko) | 2006-01-09 | 2007-10-10 | 엘지전자 주식회사 | 액정 디스플레이 패널 구동 회로. |
KR100965022B1 (ko) * | 2006-02-20 | 2010-06-21 | 도시바 모바일 디스플레이 가부시키가이샤 | El 표시 장치 및 el 표시 장치의 구동 방법 |
WO2007135789A1 (ja) * | 2006-05-24 | 2007-11-29 | Sharp Kabushiki Kaisha | アナログ出力回路およびデータ信号線駆動回路ならびに表示装置、電位書き込み方法 |
JP2008026636A (ja) * | 2006-07-21 | 2008-02-07 | Oki Electric Ind Co Ltd | 駆動回路 |
KR100766383B1 (ko) * | 2006-08-14 | 2007-10-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 증폭 회로 |
JP4939958B2 (ja) | 2007-01-31 | 2012-05-30 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
CN101471048B (zh) * | 2007-12-27 | 2011-04-20 | 比亚迪股份有限公司 | 一种tft-lcd驱动电路及液晶显示装置 |
KR100920840B1 (ko) * | 2008-03-12 | 2009-10-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 버퍼링 회로 |
US8432386B2 (en) * | 2010-05-11 | 2013-04-30 | Himax Technologies Limited | Switch device for source driver of liquid crystal display and operating method thereof |
TWI403088B (zh) * | 2010-06-03 | 2013-07-21 | Himax Tech Ltd | 液晶顯示器的資料驅動器之開關裝置及其操作方法 |
JP5633367B2 (ja) * | 2010-12-28 | 2014-12-03 | 富士通株式会社 | 増幅装置及び増幅方法 |
CN102650892B (zh) * | 2011-02-25 | 2016-01-13 | 瑞昱半导体股份有限公司 | 参考电压稳定装置及相关的电压稳定方法 |
CN103943058B (zh) * | 2014-04-28 | 2017-04-05 | 华南理工大学 | 一种行栅极扫描器及其驱动方法 |
JP6559407B2 (ja) * | 2014-09-29 | 2019-08-14 | ラピスセミコンダクタ株式会社 | 増幅器及び増幅器を含む表示ドライバ |
CN104317083A (zh) * | 2014-10-28 | 2015-01-28 | 重庆京东方光电科技有限公司 | 显示面板及显示装置 |
CN105632429A (zh) * | 2014-11-28 | 2016-06-01 | 十速兴业科技(深圳)有限公司 | 电压追随器及驱动装置 |
KR20160148831A (ko) * | 2015-06-16 | 2016-12-27 | 삼성디스플레이 주식회사 | 표시장치 및 그의 구동방법 |
KR102405182B1 (ko) * | 2015-08-06 | 2022-06-08 | 삼성디스플레이 주식회사 | 부스팅 전압 발생 회로 및 이를 포함하는 표시 장치 |
JP2021158396A (ja) * | 2018-06-28 | 2021-10-07 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子及び電子機器 |
US11158234B2 (en) | 2018-07-22 | 2021-10-26 | Novatek Microelectronics Corp. | Channel circuit of source driver |
US10848149B2 (en) * | 2018-07-22 | 2020-11-24 | Novatek Microelectronics Corp. | Channel circuit of source driver and operation method thereof |
CN109523971B (zh) * | 2018-12-24 | 2021-02-26 | 惠科股份有限公司 | 显示面板驱动电路和显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04143791A (ja) * | 1990-10-05 | 1992-05-18 | Toshiba Corp | 液晶表示器駆動電源回路 |
JPH05134628A (ja) * | 1991-11-11 | 1993-05-28 | Seiko Epson Corp | 液晶表示体駆動装置 |
JPH08122733A (ja) * | 1994-10-19 | 1996-05-17 | Hitachi Ltd | 液晶駆動回路 |
JPH09219636A (ja) * | 1996-02-09 | 1997-08-19 | Sharp Corp | 駆動回路 |
JPH10301539A (ja) * | 1997-04-28 | 1998-11-13 | Nec Corp | 液晶表示装置の駆動回路 |
JPH11150427A (ja) * | 1997-08-05 | 1999-06-02 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5471171A (en) | 1990-10-09 | 1995-11-28 | Kabushiki Kaisha Toshiba | Amplifier device capable of realizing high slew rate with low power consumption |
JP3234043B2 (ja) * | 1993-05-10 | 2001-12-04 | 株式会社東芝 | 液晶駆動用電源回路 |
CN1099608C (zh) | 1994-11-21 | 2003-01-22 | 精工爱普生株式会社 | 液晶驱动装置及液晶驱动方法 |
JP3537569B2 (ja) * | 1995-02-27 | 2004-06-14 | 松下電器産業株式会社 | 差動増幅装置 |
JP2001326542A (ja) * | 2000-05-16 | 2001-11-22 | Texas Instr Japan Ltd | 増幅器 |
JP4744686B2 (ja) * | 2000-12-06 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 演算増幅器 |
-
2000
- 2000-08-10 JP JP2000243162A patent/JP3700558B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-09 US US09/924,609 patent/US6567327B2/en not_active Expired - Lifetime
- 2001-08-09 KR KR10-2001-0048041A patent/KR100438205B1/ko not_active IP Right Cessation
- 2001-08-09 TW TW090119501A patent/TW518553B/zh not_active IP Right Cessation
- 2001-08-10 EP EP01119343A patent/EP1189191A3/en not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04143791A (ja) * | 1990-10-05 | 1992-05-18 | Toshiba Corp | 液晶表示器駆動電源回路 |
JPH05134628A (ja) * | 1991-11-11 | 1993-05-28 | Seiko Epson Corp | 液晶表示体駆動装置 |
JPH08122733A (ja) * | 1994-10-19 | 1996-05-17 | Hitachi Ltd | 液晶駆動回路 |
JPH09219636A (ja) * | 1996-02-09 | 1997-08-19 | Sharp Corp | 駆動回路 |
JPH10301539A (ja) * | 1997-04-28 | 1998-11-13 | Nec Corp | 液晶表示装置の駆動回路 |
JPH11150427A (ja) * | 1997-08-05 | 1999-06-02 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003091980A1 (fr) * | 2002-04-24 | 2003-11-06 | Seiko Epson Corporation | Dispositif electronique, appareil electronique, et procede de commande de dispositif electronique |
CN100345177C (zh) * | 2002-04-24 | 2007-10-24 | 精工爱普生株式会社 | 电光学装置、电子机器以及电光学装置的驱动方法 |
US7310092B2 (en) | 2002-04-24 | 2007-12-18 | Seiko Epson Corporation | Electronic apparatus, electronic system, and driving method for electronic apparatus |
US8194011B2 (en) | 2002-04-24 | 2012-06-05 | Seiko Epson Corporation | Electronic apparatus, electronic system, and driving method for electronic apparatus |
US7176910B2 (en) | 2003-02-12 | 2007-02-13 | Nec Corporation | Driving circuit for display device |
JP2007053460A (ja) * | 2005-08-16 | 2007-03-01 | Sanyo Epson Imaging Devices Corp | 増幅回路および表示装置 |
CN101552841A (zh) * | 2008-03-31 | 2009-10-07 | 恩益禧电子股份有限公司 | 输出放大电路及使用该电路的显示装置的数据驱动器 |
JP2009246741A (ja) * | 2008-03-31 | 2009-10-22 | Nec Electronics Corp | 出力増幅回路及びそれを用いた表示装置のデータドライバ |
CN101552841B (zh) * | 2008-03-31 | 2013-10-30 | 瑞萨电子株式会社 | 输出放大电路、输出电路、数据驱动器以及显示装置 |
JP2015021979A (ja) * | 2013-07-16 | 2015-02-02 | シナプティクス・ディスプレイ・デバイス株式会社 | 表示駆動装置 |
CN109036323A (zh) * | 2018-09-26 | 2018-12-18 | 北京集创北方科技股份有限公司 | 输出级电路、控制方法、驱动装置以及显示装置 |
CN109036323B (zh) * | 2018-09-26 | 2023-11-03 | 北京集创北方科技股份有限公司 | 输出级电路、控制方法、驱动装置以及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
TW518553B (en) | 2003-01-21 |
JP3700558B2 (ja) | 2005-09-28 |
US20020021606A1 (en) | 2002-02-21 |
EP1189191A2 (en) | 2002-03-20 |
US6567327B2 (en) | 2003-05-20 |
KR100438205B1 (ko) | 2004-07-01 |
EP1189191A3 (en) | 2002-05-15 |
KR20020013747A (ko) | 2002-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3700558B2 (ja) | 駆動回路 | |
US9892703B2 (en) | Output circuit, data driver, and display device | |
KR100297140B1 (ko) | 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로 | |
US8686987B2 (en) | Output circuit, data driver and display device | |
US7432922B2 (en) | Source driver and source driving method | |
US7154332B2 (en) | Differential amplifier, data driver and display device | |
US7821485B2 (en) | Source driver output circuit of thin film transistor liquid crystal display | |
US7265602B2 (en) | Voltage generating circuit with two resistor ladders | |
US20080180174A1 (en) | Output buffer with a controlled slew rate offset and source driver including the same | |
JP3776890B2 (ja) | 表示装置の駆動回路 | |
JP3666423B2 (ja) | 駆動回路 | |
JP3482908B2 (ja) | 駆動回路、駆動回路システム、バイアス回路及び駆動回路装置 | |
JP2004032603A (ja) | 差動回路と増幅回路及び該増幅回路を用いた表示装置 | |
US7078941B2 (en) | Driving circuit for display device | |
JP3228411B2 (ja) | 液晶表示装置の駆動回路 | |
CN108962156B (zh) | 半导体装置及数据驱动器 | |
KR20050026841A (ko) | 박막 트랜지스터-액정 표시 장치 구동을 위한 하이 슬루레이트 증폭회로 | |
US20030112071A1 (en) | Driving method and related apparatus for improving power efficiency of an operational transconductance amplifier | |
JPH07221560A (ja) | 演算増幅器及びこれを内蔵した半導体集積回路並びにその使用方法 | |
JP2002314400A (ja) | 信号レベル変換回路、信号レベル変換装置、および画像表示応用機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050704 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |