JP2002023705A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002023705A JP2002023705A JP2000205561A JP2000205561A JP2002023705A JP 2002023705 A JP2002023705 A JP 2002023705A JP 2000205561 A JP2000205561 A JP 2000205561A JP 2000205561 A JP2000205561 A JP 2000205561A JP 2002023705 A JP2002023705 A JP 2002023705A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- selection signal
- gradation
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/04—Partial updating of the display screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
- G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】メモリ機能を画素部に具備し、低消費電力化を
図ったマトリクス型の液晶表示装置において、表示デー
タの含む階調情報量が増加しても、画素に接続する配線
本数を少なく抑え、回路の複雑化を回避可能な表示装
置、及びその駆動方法を提供することにある。 【解決手段】液晶表示装置の各画素には、Ｙ選択信号
線、Ｘ選択信号線、及び階調信号線が接続され、各画素
は、該Ｙ選択信号線と該Ｘ選択信号線から与えられる信
号が、共にアクティブとなるタイミングで、階調信号線
から与えられる表示データに対応した階調電圧を保持す
るメモリ手段と、該メモリ手段が保持した電圧レベルを
時間変調してパルス幅信号を生成するパルス幅変換手段
と、該パルス幅信号の値により、交流信号と該交流信号
のセンタ電圧を切換えるスイッチ手段と、該スイッチ手
段に接続された画素電極から構成され、液晶層と挟んで
画素電極の対向側にある対向電極には、該センタ電圧を
印加することを特徴とする。
図ったマトリクス型の液晶表示装置において、表示デー
タの含む階調情報量が増加しても、画素に接続する配線
本数を少なく抑え、回路の複雑化を回避可能な表示装
置、及びその駆動方法を提供することにある。 【解決手段】液晶表示装置の各画素には、Ｙ選択信号
線、Ｘ選択信号線、及び階調信号線が接続され、各画素
は、該Ｙ選択信号線と該Ｘ選択信号線から与えられる信
号が、共にアクティブとなるタイミングで、階調信号線
から与えられる表示データに対応した階調電圧を保持す
るメモリ手段と、該メモリ手段が保持した電圧レベルを
時間変調してパルス幅信号を生成するパルス幅変換手段
と、該パルス幅信号の値により、交流信号と該交流信号
のセンタ電圧を切換えるスイッチ手段と、該スイッチ手
段に接続された画素電極から構成され、液晶層と挟んで
画素電極の対向側にある対向電極には、該センタ電圧を
印加することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリクス型液晶
表示装置に係り、特に画素部にメモリ手段を具備したマ
トリクス型液晶表示装置に関する。
表示装置に係り、特に画素部にメモリ手段を具備したマ
トリクス型液晶表示装置に関する。
【０００２】
【従来の技術】複数の走査線とデータ線のマトリクス交
点近傍の画素にスイッチ素子、画素容量、画素電極を設
け、液晶を挟んだ対向側に対向電極を設けた、従来のマ
トリクス型液晶表示装置の駆動方法として、下記の方法
がある。１画面全体を表示するために要する時間である
フレーム期間において、走査線には選択ラインを指示す
る選択信号を１本づつ時分割で印加し、データ線には選
択ライン上の表示データの持つ階調情報に従ったレベル
の階調信号を、選択電圧に同期して１ライン分一斉に印
加する。この動作により、選択信号の印加された走査ラ
イン上の画素のスイッチ素子は、選択信号が印加されて
いる間一時的にオン状態となり、この時データ線から階
調信号が画素容量に印加される。これにより、画素電極
と対向対向電極との間に電圧差が生じ、次のフレーム期
間で再び選択信号が印加されるまで、この電圧差が保持
される。この動作により、印加電圧の実効値で光の透過
率（以下、単に表示輝度と呼ぶ）が変化するマトリクス
型液晶表示装置において、各画素の表示輝度を個別に制
御することができる。なお、この駆動方法においては、
液晶の劣化を防止する目的で、次のフレーム期間で印加
する階調信号は、ある基準電圧を中心に反転したレベル
とする。以下、このフレーム毎の極性反転の動作を、単
に交流化と呼ぶ。また、本液晶表示装置を用いて４階調
を表示する場合の液晶印加電圧の例を図２に示す。
点近傍の画素にスイッチ素子、画素容量、画素電極を設
け、液晶を挟んだ対向側に対向電極を設けた、従来のマ
トリクス型液晶表示装置の駆動方法として、下記の方法
がある。１画面全体を表示するために要する時間である
フレーム期間において、走査線には選択ラインを指示す
る選択信号を１本づつ時分割で印加し、データ線には選
択ライン上の表示データの持つ階調情報に従ったレベル
の階調信号を、選択電圧に同期して１ライン分一斉に印
加する。この動作により、選択信号の印加された走査ラ
イン上の画素のスイッチ素子は、選択信号が印加されて
いる間一時的にオン状態となり、この時データ線から階
調信号が画素容量に印加される。これにより、画素電極
と対向対向電極との間に電圧差が生じ、次のフレーム期
間で再び選択信号が印加されるまで、この電圧差が保持
される。この動作により、印加電圧の実効値で光の透過
率（以下、単に表示輝度と呼ぶ）が変化するマトリクス
型液晶表示装置において、各画素の表示輝度を個別に制
御することができる。なお、この駆動方法においては、
液晶の劣化を防止する目的で、次のフレーム期間で印加
する階調信号は、ある基準電圧を中心に反転したレベル
とする。以下、このフレーム毎の極性反転の動作を、単
に交流化と呼ぶ。また、本液晶表示装置を用いて４階調
を表示する場合の液晶印加電圧の例を図２に示す。
【０００３】前記した従来の技術によれば、例えば表示
する画像が静止画であっても、常に表示データを液晶表
示装置に入力する必要がある。また、交流化を実現する
ため、選択信号と階調信号は、少なくともフレーム毎に
１回は変化させる必要がある。これらの動作に多くの電
力を消費していた。この点を改善する液晶表示装置とし
て、各画素に表示データを保持するメモリ手段と、保持
されたデータに応じてスイッチングを制御するスイッチ
手段を具備すると共に、対向電極に交流波形を印加する
ものが、特開平９−２５８１６８号公報、特開平１１−
２７９７号公報に開示されている。この装置によれば、
例えば静止画を表示する場合、メモリ手段がデータを保
持する時間、表示データを入力する必要がなく、また、
走査線とデータ線に印加する電圧も変化させる必要がな
い。一方、交流化は、表示データの入力等とは非同期に
実現することができる。
する画像が静止画であっても、常に表示データを液晶表
示装置に入力する必要がある。また、交流化を実現する
ため、選択信号と階調信号は、少なくともフレーム毎に
１回は変化させる必要がある。これらの動作に多くの電
力を消費していた。この点を改善する液晶表示装置とし
て、各画素に表示データを保持するメモリ手段と、保持
されたデータに応じてスイッチングを制御するスイッチ
手段を具備すると共に、対向電極に交流波形を印加する
ものが、特開平９−２５８１６８号公報、特開平１１−
２７９７号公報に開示されている。この装置によれば、
例えば静止画を表示する場合、メモリ手段がデータを保
持する時間、表示データを入力する必要がなく、また、
走査線とデータ線に印加する電圧も変化させる必要がな
い。一方、交流化は、表示データの入力等とは非同期に
実現することができる。
【０００４】
【発明が解決しようとする課題】上記従来技術は、表示
データの含む階調情報量が増加するに伴い、画素に接続
する表示データの配線本数が増加し、回路が複雑化する
課題がある。例えば、表示データが１画素あたり２階調
（＝２の１乗）の情報を含む場合、配線本数は１画素当
り１本で良いが、６４階調（＝２の６乗）の場合には、
１画素当り６本必要となる。
データの含む階調情報量が増加するに伴い、画素に接続
する表示データの配線本数が増加し、回路が複雑化する
課題がある。例えば、表示データが１画素あたり２階調
（＝２の１乗）の情報を含む場合、配線本数は１画素当
り１本で良いが、６４階調（＝２の６乗）の場合には、
１画素当り６本必要となる。
【０００５】本発明の目的は、マトリクス型の液晶表示
装置において、表示データの含む階調情報量が増加して
も、画素に接続する配線本数を少なく抑えることができ
る液晶表示装置を提供することにある。
装置において、表示データの含む階調情報量が増加して
も、画素に接続する配線本数を少なく抑えることができ
る液晶表示装置を提供することにある。
【０００６】また、本発明の他の目的は、マトリクス型
の液晶表示装置において、低消費電力にて多階調表示装
置を提供することをにある。
の液晶表示装置において、低消費電力にて多階調表示装
置を提供することをにある。
【０００７】
【課題を解決するための手段】前記した課題である、画
素に接続する配線本数を少なく抑えるためには、従来の
技術と同様、階調情報を多レベルの階調信号に変換し、
この階調信号を各画素に入力することが望ましい。これ
により、１本の配線で多値の階調情報を入力することが
可能になる。また、この階調信号を保持するメモリ手段
を画素内部に設ける。これにより、画素に接続する配線
本数を少なく押さえることができる。また、メモリ手段
が表示データ（階調信号）を保持する時間、外部からの
信号入力や、走査線とデータ線への電圧印加が不用とな
る。
素に接続する配線本数を少なく抑えるためには、従来の
技術と同様、階調情報を多レベルの階調信号に変換し、
この階調信号を各画素に入力することが望ましい。これ
により、１本の配線で多値の階調情報を入力することが
可能になる。また、この階調信号を保持するメモリ手段
を画素内部に設ける。これにより、画素に接続する配線
本数を少なく押さえることができる。また、メモリ手段
が表示データ（階調信号）を保持する時間、外部からの
信号入力や、走査線とデータ線への電圧印加が不用とな
る。
【０００８】次に、保持した階調信号を、交流の液晶印
加電圧に変換する手段として、パルス電圧への変換を図
ることにした。この理由は、パルス幅制御を用いること
により、２値の電圧レベル（交流を含むと３値）で液晶
印加電圧の実効値を制御できるため、回路が簡略化でき
ることによる。例えば、先の図２に示した各階調毎の液
晶印加電圧波形は、図３に示す交流パルス波形と、電圧
実効値の点において等価である。したがって、印加電圧
の実効値で表示輝度が変化する液晶にとっては、どちら
の波形を印加しても同じ表示輝度が得られる。
加電圧に変換する手段として、パルス電圧への変換を図
ることにした。この理由は、パルス幅制御を用いること
により、２値の電圧レベル（交流を含むと３値）で液晶
印加電圧の実効値を制御できるため、回路が簡略化でき
ることによる。例えば、先の図２に示した各階調毎の液
晶印加電圧波形は、図３に示す交流パルス波形と、電圧
実効値の点において等価である。したがって、印加電圧
の実効値で表示輝度が変化する液晶にとっては、どちら
の波形を印加しても同じ表示輝度が得られる。
【０００９】そこで本発明の液晶表示装置では、図４に
示すように、まず表示データの持つ階調情報を階調信号
Ｄに変換する手段を設け、この階調信号Ｄを画素に入力
することにした。そして、画素内部には、階調信号Ｄを
保持するメモリ手段、保持された階調信号Ｄを２値のパ
ルス信号ＳＰに変換する手段、２値のパルス信号ＳＰの
“ハイ”と“ロー”を基に交流パルス信号ＳＡＣＰを生
成する手段をそれぞれ設け、この交流パルス信号ＳＡＣ
Ｐを液晶に印加することにした。より具体的には、図５
に示すように、メモリ手段で保持された階調信号Ｄの電
圧レベルにスイープ信号の電圧レベルを加算し、これを
メモリ信号ＳＭとして、次段のスイッチ手段の制御信号
とした。これにより、スイッチ手段がハイとローを出力
するパルスの時間幅を、階調信号Ｄのレベルによって制
御することができる。さらに、このスイッチ手段が出力
するパルス信号ＳＰを、次段のスイッチ手段の制御信号
とした。これにより、スイッチ手段が交流信号またはセ
ンタ電圧を出力する時間幅を、パルス信号ＳＰによって
制御することができる。以上の動作により、画素内で保
持した階調信号Ｄを、図３に示した交流のパルス波形に
変換することが可能となる。
示すように、まず表示データの持つ階調情報を階調信号
Ｄに変換する手段を設け、この階調信号Ｄを画素に入力
することにした。そして、画素内部には、階調信号Ｄを
保持するメモリ手段、保持された階調信号Ｄを２値のパ
ルス信号ＳＰに変換する手段、２値のパルス信号ＳＰの
“ハイ”と“ロー”を基に交流パルス信号ＳＡＣＰを生
成する手段をそれぞれ設け、この交流パルス信号ＳＡＣ
Ｐを液晶に印加することにした。より具体的には、図５
に示すように、メモリ手段で保持された階調信号Ｄの電
圧レベルにスイープ信号の電圧レベルを加算し、これを
メモリ信号ＳＭとして、次段のスイッチ手段の制御信号
とした。これにより、スイッチ手段がハイとローを出力
するパルスの時間幅を、階調信号Ｄのレベルによって制
御することができる。さらに、このスイッチ手段が出力
するパルス信号ＳＰを、次段のスイッチ手段の制御信号
とした。これにより、スイッチ手段が交流信号またはセ
ンタ電圧を出力する時間幅を、パルス信号ＳＰによって
制御することができる。以上の動作により、画素内で保
持した階調信号Ｄを、図３に示した交流のパルス波形に
変換することが可能となる。
【００１０】本発明の液晶表示装置によれば、表示デー
タが含む階調情報量が増加しても、この情報を伝達する
ための配線は１本で済み、また、画素内部も１個のメモ
リ手段と２個のスイッチ手段で構成できる。
タが含む階調情報量が増加しても、この情報を伝達する
ための配線は１本で済み、また、画素内部も１個のメモ
リ手段と２個のスイッチ手段で構成できる。
【００１１】
【発明の実施の形態】以下、本発明第1の実施の形態
を、図１および図６〜２７を用いて説明する。図１は本
発明第１の実施の形態に係るマトリクス型液晶表示装置
における、ｍ行ｎ列番目の画素の構成を示す図である。
画素１０１は、例えば１個の容量１０２、５個のＮ型Ｍ
ＯＳトランジスタ１０３〜１０７、１個のＰ型ＭＯＳト
ランジスタ１０８、画素電極１０９、及び液晶層を介し
て画素電極１０９と対向側にある対向電極１１０から構
成さる。また、画素に入力する信号は、Ｙ選択信号Ｙ
ｍ、Ｘ選択信号Ｘｎ、階調信号Ｄｎ、スイープ信号Ｓ
Ｂ、交流信号ＳＡＣであり、画素に入力する電圧は、ハ
イ電圧ＶＨ、ロー電圧ＶＬ、センタ電圧ＶＣである。こ
れらの接続については、図１に示す通りである。
を、図１および図６〜２７を用いて説明する。図１は本
発明第１の実施の形態に係るマトリクス型液晶表示装置
における、ｍ行ｎ列番目の画素の構成を示す図である。
画素１０１は、例えば１個の容量１０２、５個のＮ型Ｍ
ＯＳトランジスタ１０３〜１０７、１個のＰ型ＭＯＳト
ランジスタ１０８、画素電極１０９、及び液晶層を介し
て画素電極１０９と対向側にある対向電極１１０から構
成さる。また、画素に入力する信号は、Ｙ選択信号Ｙ
ｍ、Ｘ選択信号Ｘｎ、階調信号Ｄｎ、スイープ信号Ｓ
Ｂ、交流信号ＳＡＣであり、画素に入力する電圧は、ハ
イ電圧ＶＨ、ロー電圧ＶＬ、センタ電圧ＶＣである。こ
れらの接続については、図１に示す通りである。
【００１２】次に、先の図３で示した、階調２の液晶印
加電圧波形を生成する場合を例にとり、図６〜図８を用
いて画素１０１の動作を説明する。図６は画素入力信号
群のタイミングチャートである。まず、スイープ信号Ｓ
Ｂは、交流化周期Ｔに同期とした階段状の波形であり、
始めの（Ｔ／９）時間は２β、次の（３Ｔ/９）時間は
β、最後の（５Ｔ／９）時間はＧＮＤレベルに遷移す
る。ここで、電圧２βのレベルはロー電圧ＶＬよりも
（β／２）分低いものとする。
加電圧波形を生成する場合を例にとり、図６〜図８を用
いて画素１０１の動作を説明する。図６は画素入力信号
群のタイミングチャートである。まず、スイープ信号Ｓ
Ｂは、交流化周期Ｔに同期とした階段状の波形であり、
始めの（Ｔ／９）時間は２β、次の（３Ｔ/９）時間は
β、最後の（５Ｔ／９）時間はＧＮＤレベルに遷移す
る。ここで、電圧２βのレベルはロー電圧ＶＬよりも
（β／２）分低いものとする。
【００１３】次に、Ｙ選択信号Ｙｍは、通常はＧＮＤレ
ベルであり、画素に階調情報を書き込むタイミングで波
高値γの選択オン電圧ＶＧに遷移する、いわゆるパルス
波形である。同様に、Ｘ選択信号Ｘｎも通常はＧＮＤレ
ベルであり、画素に階調情報を書き込むタイミングで波
高値γの選択オン電圧ＶＧに遷移する。なお、選択オン
電圧ＶＧのレベルは、ハイ電圧ＶＨよりも高い。
ベルであり、画素に階調情報を書き込むタイミングで波
高値γの選択オン電圧ＶＧに遷移する、いわゆるパルス
波形である。同様に、Ｘ選択信号Ｘｎも通常はＧＮＤレ
ベルであり、画素に階調情報を書き込むタイミングで波
高値γの選択オン電圧ＶＧに遷移する。なお、選択オン
電圧ＶＧのレベルは、ハイ電圧ＶＨよりも高い。
【００１４】次に、階調信号Ｄｎは、通常はＧＮＤレベ
ルであり、画素に階調情報を書き込むタイミングでは、
スイープ信号ＳＢの電圧レベルに対し、階調情報に応じ
た電圧を加算した電圧レベルに遷移する。階調情報と加
算する電圧レベルの関係については、図７に示す通りで
ある。Ｄｎ線に印加する階調信号は、ＭＰＵの命令でシ
ステムバスから転送される、複数ビットの階調情報を持
つ表示データが表す階調情報を、図７に示した関係に基
づき電圧レベルに変換したものである。なお、本説明は
階調２を表示する例であり、また画素に階調情報を書き
込むタイミングにおいて、イープ信号ＳＢの電圧レベル
がＧＮＤレベルであることから、この時の階調信号Ｄｎ
の電圧レベルは２βとなる。
ルであり、画素に階調情報を書き込むタイミングでは、
スイープ信号ＳＢの電圧レベルに対し、階調情報に応じ
た電圧を加算した電圧レベルに遷移する。階調情報と加
算する電圧レベルの関係については、図７に示す通りで
ある。Ｄｎ線に印加する階調信号は、ＭＰＵの命令でシ
ステムバスから転送される、複数ビットの階調情報を持
つ表示データが表す階調情報を、図７に示した関係に基
づき電圧レベルに変換したものである。なお、本説明は
階調２を表示する例であり、また画素に階調情報を書き
込むタイミングにおいて、イープ信号ＳＢの電圧レベル
がＧＮＤレベルであることから、この時の階調信号Ｄｎ
の電圧レベルは２βとなる。
【００１５】これらの電圧を画素１０１へ入力すると、
まず、Ｙ選択信号ＹｍおよびＸ選択信号Ｘｎが選択オン
電圧ＶＧに遷移するタイミングで、Ｎ型ＭＯＳトランジ
スタ１０３と１０４がオン状態となる。この時、階調信
号Ｄｎが容量１０２へ書き込まれ、スイープ信号ＳＢと
メモリ信号ＳＭ間に２βの電位差が保持される。この動
作により、Ｎ型ＭＯＳトランジスタ１０３または１０４
がオフ状態となっても、メモリ信号ＳＭは、スイープ信
号ＳＢに対して２β分電圧レベルの高い階段波形とな
る。
まず、Ｙ選択信号ＹｍおよびＸ選択信号Ｘｎが選択オン
電圧ＶＧに遷移するタイミングで、Ｎ型ＭＯＳトランジ
スタ１０３と１０４がオン状態となる。この時、階調信
号Ｄｎが容量１０２へ書き込まれ、スイープ信号ＳＢと
メモリ信号ＳＭ間に２βの電位差が保持される。この動
作により、Ｎ型ＭＯＳトランジスタ１０３または１０４
がオフ状態となっても、メモリ信号ＳＭは、スイープ信
号ＳＢに対して２β分電圧レベルの高い階段波形とな
る。
【００１６】メモリ信号ＳＭは、Ｎ型ＭＯＳトランジス
タ１０５及び１０６の動作を制御する信号となり、その
電圧レベルがＶＬ以上であれば、Ｎ型ＭＯＳトランジス
タが１０６がオン状態となり、パルス信号ＳＰはロー電
圧ＶＬとなる。反対に電圧レベルがＶＬ以下であれば、
Ｎ型ＭＯＳトランジスタ１０６はオフ状態となり、パル
ス信号ＳＰはハイ電圧ＶＨとなる。なお、図６の例にお
いて、パルス信号ＳＰは、画素への階調情報の書込みが
終了した次の周期から、最初の（４Ｔ／９）時間はロー
電圧ＶＬ、残りの（５Ｔ／９）時間はハイ電圧ＶＨとな
り、この遷移を繰り返す。
タ１０５及び１０６の動作を制御する信号となり、その
電圧レベルがＶＬ以上であれば、Ｎ型ＭＯＳトランジス
タが１０６がオン状態となり、パルス信号ＳＰはロー電
圧ＶＬとなる。反対に電圧レベルがＶＬ以下であれば、
Ｎ型ＭＯＳトランジスタ１０６はオフ状態となり、パル
ス信号ＳＰはハイ電圧ＶＨとなる。なお、図６の例にお
いて、パルス信号ＳＰは、画素への階調情報の書込みが
終了した次の周期から、最初の（４Ｔ／９）時間はロー
電圧ＶＬ、残りの（５Ｔ／９）時間はハイ電圧ＶＨとな
り、この遷移を繰り返す。
【００１７】パルス信号ＳＰは、Ｎ型ＭＯＳトランジス
タ１０７及びＰ型トランジスタ１０８で構成されたセレ
クトスイッチ回路の動作を制御する信号となり、その電
圧レベルがロー電圧の時、Ｎ型ＭＯＳトランジスタが１
０７がオフ状態、Ｐ型ＭＯＳトランジスタ１０８がオン
状態となり、交流パルス信号ＳＡＣＰは交流信号ＳＡＣ
となる。反対にパルス信号ＳＰがハイ電圧の時、Ｎ型Ｍ
ＯＳトランジスタが１０７がオン状態、Ｐ型ＭＯＳトラ
ンジスタ１０８がオフ状態となり、交流パルス信号ＳＰ
ＡＣはセンタ電圧ＶＣとなる。なお、図６の例におい
て、交流パルス信号ＳＡＣＰは、画素への階調情報の書
込みが終了した次の周期から、最初の（４Ｔ／９）時間
は交流信号ＳＡＣ、残りの（５Ｔ／９）時間はセンタ電
圧ＶＣとなり、この遷移を繰り返す。なお、センタ電圧
ＶＣの電圧レベルは、ハイ電圧ＶＨとロー電圧ＶＬの中
間レベルである。また、交流信号ＳＡＣの電圧振幅はセ
ンタ電圧ＶＣを中心にそれぞれαであり、これらはハイ
電圧ＶＨとロー電圧の範囲内である。
タ１０７及びＰ型トランジスタ１０８で構成されたセレ
クトスイッチ回路の動作を制御する信号となり、その電
圧レベルがロー電圧の時、Ｎ型ＭＯＳトランジスタが１
０７がオフ状態、Ｐ型ＭＯＳトランジスタ１０８がオン
状態となり、交流パルス信号ＳＡＣＰは交流信号ＳＡＣ
となる。反対にパルス信号ＳＰがハイ電圧の時、Ｎ型Ｍ
ＯＳトランジスタが１０７がオン状態、Ｐ型ＭＯＳトラ
ンジスタ１０８がオフ状態となり、交流パルス信号ＳＰ
ＡＣはセンタ電圧ＶＣとなる。なお、図６の例におい
て、交流パルス信号ＳＡＣＰは、画素への階調情報の書
込みが終了した次の周期から、最初の（４Ｔ／９）時間
は交流信号ＳＡＣ、残りの（５Ｔ／９）時間はセンタ電
圧ＶＣとなり、この遷移を繰り返す。なお、センタ電圧
ＶＣの電圧レベルは、ハイ電圧ＶＨとロー電圧ＶＬの中
間レベルである。また、交流信号ＳＡＣの電圧振幅はセ
ンタ電圧ＶＣを中心にそれぞれαであり、これらはハイ
電圧ＶＨとロー電圧の範囲内である。
【００１８】ここで、対向電極１１０に印加する電圧レ
ベルはセンタ電圧ＶＣであることから、液晶印加電圧波
形は、交流パルス信号ＳＡＣＰとセンタ電圧ＶＣの電圧
差、すわわち０Ｖを中心にした交流のパルス波形とな
る。これは先の図３で示した、階調２の液晶印加電圧波
形と同じであることが判る。
ベルはセンタ電圧ＶＣであることから、液晶印加電圧波
形は、交流パルス信号ＳＡＣＰとセンタ電圧ＶＣの電圧
差、すわわち０Ｖを中心にした交流のパルス波形とな
る。これは先の図３で示した、階調２の液晶印加電圧波
形と同じであることが判る。
【００１９】なお、各入力信号の電圧レベルについて
は、前記した動作説明で逐次述べたが、これらの関係を
図８にまとめて示す。
は、前記した動作説明で逐次述べたが、これらの関係を
図８にまとめて示す。
【００２０】次に、本発明の画素１０１をマトリクス状
に配置し、個々の画素に表示データに対応した表示輝度
を与える動作について、図９〜図１１を用いて説明す
る。図９は、画素１０１をマトリクス状に配置した画素
群９０１に対する、入力信号群との接続を示したもので
ある。図９において、Ｙ選択信号は横方向の画素に共通
の信号として入力され、Ｘ選択信号及び階調信号Ｄは縦
方向の画素に共通の信号として入力される。また、他の
入力信号であるスイープ信号ＳＢ、交流信号ＳＡＣ、及
び入力電圧であるハイ電圧ＶＨ、ロー電圧ＶＬ、センタ
電圧ＶＣは、全画素共通である。なお、各画素の内部構
成は先に示した画素１０１の構成と同じであり、また、
対向電極１１０は全画素共通のべた電極であり、センタ
電圧ＶＣが入力される。
に配置し、個々の画素に表示データに対応した表示輝度
を与える動作について、図９〜図１１を用いて説明す
る。図９は、画素１０１をマトリクス状に配置した画素
群９０１に対する、入力信号群との接続を示したもので
ある。図９において、Ｙ選択信号は横方向の画素に共通
の信号として入力され、Ｘ選択信号及び階調信号Ｄは縦
方向の画素に共通の信号として入力される。また、他の
入力信号であるスイープ信号ＳＢ、交流信号ＳＡＣ、及
び入力電圧であるハイ電圧ＶＨ、ロー電圧ＶＬ、センタ
電圧ＶＣは、全画素共通である。なお、各画素の内部構
成は先に示した画素１０１の構成と同じであり、また、
対向電極１１０は全画素共通のべた電極であり、センタ
電圧ＶＣが入力される。
【００２１】ここで、図１０に示すように、画素群９０
１のある一部分（Ｙ選択信号Ｙ０〜Ｙ２とＸ選択信号Ｘ
０〜Ｘ２が入力される画素）において、以下に示す４つ
の画素に順番に表示輝度を与える動作を説明する。
１のある一部分（Ｙ選択信号Ｙ０〜Ｙ２とＸ選択信号Ｘ
０〜Ｘ２が入力される画素）において、以下に示す４つ
の画素に順番に表示輝度を与える動作を説明する。
【００２２】画素Ａ：Ｙ選択信号Ｙ０とＸ選択信号Ｘ０
の交点（階調３）、 画素Ｂ：Ｙ選択信号Ｙ２とＸ選択信号Ｘ２の交点（階調
１）、 画素Ｃ：Ｙ選択信号Ｙ０とＸ選択信号Ｘ１の交点（階調
０）、 画素Ｄ：Ｙ選択信号Ｙ１とＸ選択信号Ｘ１の交点（階調
２） 図１１はＹ選択信号Ｙ０〜Ｙ２とＸ選択信号Ｘ０〜Ｘ
２、及び階調信号Ｄ０〜Ｄ２のタイミングチャートであ
る。図１１において、まず画素Ａを選択するため、Ｙ選
択信号Ｙ０とＸ選択信号Ｘ０が選択オン電圧ＶＧに遷移
し、このタイミングで階調信号Ｄ０は点線で示したスイ
ープ信号ＳＢに対して３β高い電圧レベルに遷移する。
次に、画素Ｂを選択するため、Ｙ２とＸ２が選択オン電
圧ＶＧに遷移し、このタイミングでＤ２はスイープ信号
ＳＢに対してβ高い電圧レベルに遷移する。同様に、画
素Ｃを選択するため、Ｙ０とＸ１が選択オン電圧ＶＧに
遷移し、このタイミングでＤ１はスイープ信号ＳＢと同
じ電圧レベルに遷移する。最後に、画素Ｄを選択するた
め、Ｙ１とＸ１が選択オン電圧ＶＧに遷移し、このタイ
ミングでＤ１はスイープ信号ＳＢに対して２β高い電圧
レベルに遷移する。
の交点（階調３）、 画素Ｂ：Ｙ選択信号Ｙ２とＸ選択信号Ｘ２の交点（階調
１）、 画素Ｃ：Ｙ選択信号Ｙ０とＸ選択信号Ｘ１の交点（階調
０）、 画素Ｄ：Ｙ選択信号Ｙ１とＸ選択信号Ｘ１の交点（階調
２） 図１１はＹ選択信号Ｙ０〜Ｙ２とＸ選択信号Ｘ０〜Ｘ
２、及び階調信号Ｄ０〜Ｄ２のタイミングチャートであ
る。図１１において、まず画素Ａを選択するため、Ｙ選
択信号Ｙ０とＸ選択信号Ｘ０が選択オン電圧ＶＧに遷移
し、このタイミングで階調信号Ｄ０は点線で示したスイ
ープ信号ＳＢに対して３β高い電圧レベルに遷移する。
次に、画素Ｂを選択するため、Ｙ２とＸ２が選択オン電
圧ＶＧに遷移し、このタイミングでＤ２はスイープ信号
ＳＢに対してβ高い電圧レベルに遷移する。同様に、画
素Ｃを選択するため、Ｙ０とＸ１が選択オン電圧ＶＧに
遷移し、このタイミングでＤ１はスイープ信号ＳＢと同
じ電圧レベルに遷移する。最後に、画素Ｄを選択するた
め、Ｙ１とＸ１が選択オン電圧ＶＧに遷移し、このタイ
ミングでＤ１はスイープ信号ＳＢに対して２β高い電圧
レベルに遷移する。
【００２３】以上の動作により、画素Ａ〜画素Ｄには、
それぞれ所望の階調情報に対応した信号レベルが個々に
書き込まれ、これを先に説明した階調情報に対応した時
間幅の交流パルス信号ＳＡＣＰに変換する。したがっ
て、画素群９０１における所望の画素に対し、所望の表
示輝度を与えることが可能である。
それぞれ所望の階調情報に対応した信号レベルが個々に
書き込まれ、これを先に説明した階調情報に対応した時
間幅の交流パルス信号ＳＡＣＰに変換する。したがっ
て、画素群９０１における所望の画素に対し、所望の表
示輝度を与えることが可能である。
【００２４】次に、前記した入力信号群を生成する駆動
手段を含む、液晶モジュールの構成と動作について、図
１２〜図２０を用いて説明する。図１２は液晶モジュー
ル１２０１の構成を示すブロック図であり、１２０２は
駆動電圧生成部、１２０３はＹ選択信号生成部、１２０
４はＸ選択信号生成部及び階調信号生成部である。ま
た、液晶モジュール１２０１に入力する信号群は、表示
データ、アドレス、イネーブル、システム電圧、ＧＮＤ
である。
手段を含む、液晶モジュールの構成と動作について、図
１２〜図２０を用いて説明する。図１２は液晶モジュー
ル１２０１の構成を示すブロック図であり、１２０２は
駆動電圧生成部、１２０３はＹ選択信号生成部、１２０
４はＸ選択信号生成部及び階調信号生成部である。ま
た、液晶モジュール１２０１に入力する信号群は、表示
データ、アドレス、イネーブル、システム電圧、ＧＮＤ
である。
【００２５】まずはじめに、駆動電圧生成部１２０２の
構成と動作について説明する。図１３は駆動電圧生成部
１２０２の構成を示すブロック図であり、基準電圧生成
部１３０１、動作周期制御部１３０２、交流信号生成部
１３０３、スイープ信号生成部１３０４から構成され
る。基準電圧生成部１３０１は、選択オン電圧ＶＧ、ハ
イ電圧ＶＨ、センタＶＣ、ロー電圧ＶＬを生成するブロ
ックであり、図８で示した電圧レベルの関係となるよう
に、各基準電圧を生成する。これは、例えば図１４に示
すように、まずシステム電圧を昇圧して選択オン電圧Ｖ
Ｇを生成し、その他の電圧レベルを、選択オン電圧ＶＧ
とＧＮＤレベルを抵抗分割することで生成可能である。
次に、動作周期生成部１３０２は、図１５に示すよう
に、発振器１５０１、及び発振器の出力するクロック信
号をカウントするカウンタ１５０２から構成される。こ
こで、発振器１５０２の出力するクロック信号の周期
は、交流化周期Ｔの（１／９）であり、０〜１７を繰り
返しカウントする１８進カウンタとする。交流信号生成
部１３０３は、図１５に示すように、分圧回路１５０
３、カウントデコーダ１５０４、および分圧回路の出力
をカウントデコーダの出力で選択するスイッチ１５０５
から構成される。分圧回路１５０３はハイ電圧ＶＨとロ
ー電圧ＶＬを分圧し、交流信号ＳＡＣの電圧振幅である
＋αと−αの電圧レベルを出力する。カウントデコーダ
１５０４は、カウンタ１５０２の出力をデコードしてス
イッチ１５０５の制御信号を出力する。具体的には、カ
ウント値が０〜８の場合には“０”、９〜１７の場合に
は“１”を出力する。スイッチ１５０５は、制御信号が
“０”の場合には−αの電圧、“１”の場合には＋αの
電圧を選択し、交流信号ＳＡＣとして出力する。以上の
動作により、交流信号ＳＡＣは、図６に示した周期Ｔ毎
に電圧レベルが＋α、−αに遷移する信号波形となる。
次に、スイープ信号生成部１３０４は、図１６に示すよ
うに、分圧回路１６０１、カウントデコーダ１６０２、
スイッチ１６０３、加算器１６０４から構成される。分
圧回路１６０１は、ハイ電圧ＶＨとＧＮＤを分圧し、ス
イープ信号ＳＢの基になるβ、２β、３βの電圧レベル
を出力する。カウントデコーダ１６０２は、カウンタ１
５０２の出力をデコードしてスイッチ１６０３の制御信
号を出力する。具体的には、カウント値が０または９の
場合には“０”、１〜３または１０〜１２の場合には
“１”、４〜８または１３〜１７の場合には“２”を出
力する。スイッチ１５０５は、制御信号が“０”の場合
には２β、“１”の場合にはβ、“２”の場合にはＧＮ
Ｄの電圧を選択し、スイープ信号ＳＢとして出力する。
以上の動作により、スイープ信号ＳＢは、図６に示した
ように、周期Ｔにおけるはじめの（Ｔ／９）時間は２
β、次の（３Ｔ/９）時間はβ、最後の（５Ｔ／９）時
間はＧＮＤレベルに遷移する信号波形となる。また、加
算器１６０４は、スイープ信号ＳＢにβ、２β、３βの
電圧レベルをそれぞれ加算し、ＳＢ＋β、ＳＢ＋２β、
ＳＢ＋３βとして出力する。なお、これらの信号は、階
調信号Ｄを生成するための信号として使用される。
構成と動作について説明する。図１３は駆動電圧生成部
１２０２の構成を示すブロック図であり、基準電圧生成
部１３０１、動作周期制御部１３０２、交流信号生成部
１３０３、スイープ信号生成部１３０４から構成され
る。基準電圧生成部１３０１は、選択オン電圧ＶＧ、ハ
イ電圧ＶＨ、センタＶＣ、ロー電圧ＶＬを生成するブロ
ックであり、図８で示した電圧レベルの関係となるよう
に、各基準電圧を生成する。これは、例えば図１４に示
すように、まずシステム電圧を昇圧して選択オン電圧Ｖ
Ｇを生成し、その他の電圧レベルを、選択オン電圧ＶＧ
とＧＮＤレベルを抵抗分割することで生成可能である。
次に、動作周期生成部１３０２は、図１５に示すよう
に、発振器１５０１、及び発振器の出力するクロック信
号をカウントするカウンタ１５０２から構成される。こ
こで、発振器１５０２の出力するクロック信号の周期
は、交流化周期Ｔの（１／９）であり、０〜１７を繰り
返しカウントする１８進カウンタとする。交流信号生成
部１３０３は、図１５に示すように、分圧回路１５０
３、カウントデコーダ１５０４、および分圧回路の出力
をカウントデコーダの出力で選択するスイッチ１５０５
から構成される。分圧回路１５０３はハイ電圧ＶＨとロ
ー電圧ＶＬを分圧し、交流信号ＳＡＣの電圧振幅である
＋αと−αの電圧レベルを出力する。カウントデコーダ
１５０４は、カウンタ１５０２の出力をデコードしてス
イッチ１５０５の制御信号を出力する。具体的には、カ
ウント値が０〜８の場合には“０”、９〜１７の場合に
は“１”を出力する。スイッチ１５０５は、制御信号が
“０”の場合には−αの電圧、“１”の場合には＋αの
電圧を選択し、交流信号ＳＡＣとして出力する。以上の
動作により、交流信号ＳＡＣは、図６に示した周期Ｔ毎
に電圧レベルが＋α、−αに遷移する信号波形となる。
次に、スイープ信号生成部１３０４は、図１６に示すよ
うに、分圧回路１６０１、カウントデコーダ１６０２、
スイッチ１６０３、加算器１６０４から構成される。分
圧回路１６０１は、ハイ電圧ＶＨとＧＮＤを分圧し、ス
イープ信号ＳＢの基になるβ、２β、３βの電圧レベル
を出力する。カウントデコーダ１６０２は、カウンタ１
５０２の出力をデコードしてスイッチ１６０３の制御信
号を出力する。具体的には、カウント値が０または９の
場合には“０”、１〜３または１０〜１２の場合には
“１”、４〜８または１３〜１７の場合には“２”を出
力する。スイッチ１５０５は、制御信号が“０”の場合
には２β、“１”の場合にはβ、“２”の場合にはＧＮ
Ｄの電圧を選択し、スイープ信号ＳＢとして出力する。
以上の動作により、スイープ信号ＳＢは、図６に示した
ように、周期Ｔにおけるはじめの（Ｔ／９）時間は２
β、次の（３Ｔ/９）時間はβ、最後の（５Ｔ／９）時
間はＧＮＤレベルに遷移する信号波形となる。また、加
算器１６０４は、スイープ信号ＳＢにβ、２β、３βの
電圧レベルをそれぞれ加算し、ＳＢ＋β、ＳＢ＋２β、
ＳＢ＋３βとして出力する。なお、これらの信号は、階
調信号Ｄを生成するための信号として使用される。
【００２６】次に、Ｙ選択信号生成部１２０３の構成と
動作について説明する。Ｙ選択信号生成部１２０３は、
図１７に示すように、Ｙアドレスデコーダ１７０１と、
選択信号セレクタ１７０２から構成され、入力信号はＹ
アドレス、イネーブル、入力電圧は選択オン電圧ＶＧ、
ＧＮＤである。Ｙアドレスデコーダ１７０１は、図１９
に示すように、イネーブル信号が“ハイ”の時、Ｙアド
レス信号で指定されたラインが“ハイ”となるＡＹ信号
を出力する。そして、選択信号セレクタ１７０２は、Ａ
Ｙ信号が“ハイ”を出力するラインの電圧レベルを選択
オン電圧ＶＧ、それ以外のラインの電圧レベルをＧＮＤ
に遷移させ、Ｙ選択信号として出力する。なお、図１９
は先の図１１に示した、Ｙ選択信号Ｙ０〜Ｙ２の動作を
実現するための、Ｙアドレスとイネーブルの入力を示し
ており、Ｙアドレスの００ｈ、０１ｈ、０２ｈは、それ
ぞれＹ選択信号Ｙ０、Ｙ１、Ｙ２を選択するためのアド
レスを意味する。
動作について説明する。Ｙ選択信号生成部１２０３は、
図１７に示すように、Ｙアドレスデコーダ１７０１と、
選択信号セレクタ１７０２から構成され、入力信号はＹ
アドレス、イネーブル、入力電圧は選択オン電圧ＶＧ、
ＧＮＤである。Ｙアドレスデコーダ１７０１は、図１９
に示すように、イネーブル信号が“ハイ”の時、Ｙアド
レス信号で指定されたラインが“ハイ”となるＡＹ信号
を出力する。そして、選択信号セレクタ１７０２は、Ａ
Ｙ信号が“ハイ”を出力するラインの電圧レベルを選択
オン電圧ＶＧ、それ以外のラインの電圧レベルをＧＮＤ
に遷移させ、Ｙ選択信号として出力する。なお、図１９
は先の図１１に示した、Ｙ選択信号Ｙ０〜Ｙ２の動作を
実現するための、Ｙアドレスとイネーブルの入力を示し
ており、Ｙアドレスの００ｈ、０１ｈ、０２ｈは、それ
ぞれＹ選択信号Ｙ０、Ｙ１、Ｙ２を選択するためのアド
レスを意味する。
【００２７】次に、Ｘ選択信号生成部及び階調信号生成
部１２０４の構成と動作について説明する。Ｘ選択信号
生成部及び階調信号生成部１２０４は、図１８に示すよ
うに、Ｘアドレスデコーダ１８０１、選択信号セレクタ
１８０２、データ信号セレクタ１８０３から構成され、
入力信号はＸアドレス、イネーブル、表示データ、およ
びスイープ電圧ＳＢ、ＳＢ＋β、ＳＢ＋２β、ＳＢ＋３
βであり、入力電圧は選択オン電圧ＶＧ、ＧＮＤであ
る。まず、Ｘアドレスデコーダ１８０１は、図２０に示
すように、イネーブル信号が“ハイ”の時、Ｘアドレス
信号で指定されたラインが“ハイ”となるＡＸ信号を出
力する。そして選択信号セレクタ１８０２は、ＡＸ信号
が“ハイ”を出力するラインの電圧レベルを選択オン電
圧ＶＧ、それ以外のラインの電圧レベルをＧＮＤに遷移
させ、Ｘ選択信号として出力する。一方、データ信号セ
レクタは１８０３は、ＡＸ信号が“ハイ”を出力するラ
インに対し、表示データの値に応じＳＢ、ＳＢ＋β、Ｓ
Ｂ＋２β、ＳＢ＋３βの電圧レベルから１レベルを選択
し、それ以外のラインはＧＮＤに遷移させ、階調信号Ｄ
として出力する。なお、表示データと階調信号Ｄとの選
択の関係は、図７に示した階調データと階調信号Ｄの関
係と等しい。また、図２０は先の図１１に示した、Ｘ選
択信号Ｘ０〜Ｘ２及び階調信号Ｄ０〜Ｄ２の動作を実現
するための、アドレスとイネーブルの入力を示してお
り、Ｘアドレスの００ｈ、０１ｈ、０２ｈは、それぞれ
Ｘ選択信号Ｘ０、Ｘ１、Ｘ２を選択するためのアドレス
を意味する。
部１２０４の構成と動作について説明する。Ｘ選択信号
生成部及び階調信号生成部１２０４は、図１８に示すよ
うに、Ｘアドレスデコーダ１８０１、選択信号セレクタ
１８０２、データ信号セレクタ１８０３から構成され、
入力信号はＸアドレス、イネーブル、表示データ、およ
びスイープ電圧ＳＢ、ＳＢ＋β、ＳＢ＋２β、ＳＢ＋３
βであり、入力電圧は選択オン電圧ＶＧ、ＧＮＤであ
る。まず、Ｘアドレスデコーダ１８０１は、図２０に示
すように、イネーブル信号が“ハイ”の時、Ｘアドレス
信号で指定されたラインが“ハイ”となるＡＸ信号を出
力する。そして選択信号セレクタ１８０２は、ＡＸ信号
が“ハイ”を出力するラインの電圧レベルを選択オン電
圧ＶＧ、それ以外のラインの電圧レベルをＧＮＤに遷移
させ、Ｘ選択信号として出力する。一方、データ信号セ
レクタは１８０３は、ＡＸ信号が“ハイ”を出力するラ
インに対し、表示データの値に応じＳＢ、ＳＢ＋β、Ｓ
Ｂ＋２β、ＳＢ＋３βの電圧レベルから１レベルを選択
し、それ以外のラインはＧＮＤに遷移させ、階調信号Ｄ
として出力する。なお、表示データと階調信号Ｄとの選
択の関係は、図７に示した階調データと階調信号Ｄの関
係と等しい。また、図２０は先の図１１に示した、Ｘ選
択信号Ｘ０〜Ｘ２及び階調信号Ｄ０〜Ｄ２の動作を実現
するための、アドレスとイネーブルの入力を示してお
り、Ｘアドレスの００ｈ、０１ｈ、０２ｈは、それぞれ
Ｘ選択信号Ｘ０、Ｘ１、Ｘ２を選択するためのアドレス
を意味する。
【００２８】以上の動作により、液晶モジュール１２０
１は、アドレス、イネーブル信号、表示データを入力す
ることにより、メモリ機能を具備した所望の画素に、所
望の表示輝度を与えることが可能となる。
１は、アドレス、イネーブル信号、表示データを入力す
ることにより、メモリ機能を具備した所望の画素に、所
望の表示輝度を与えることが可能となる。
【００２９】次に、前記したアドレス、イネーブル信
号、表示データを生成し、液晶モジュール１２０１へ出
力する、液晶コントローラの構成と動作について、図２
１〜図２６を用いて説明する。図２１は液晶コントロー
ラ２１０１の構成を示すブロック図であり、２１０２は
システムインタフェース、２１０３はコマンドデコー
ダ、２１０４は制御レジスタ、２１０５はリード制御
部、２１０６はメモリ制御部、２１０７は表示メモリで
ある。また、液晶コントローラ２１０１に入力する制御
信号群は、液晶を表示装置に持つ装置全体のシステムバ
スから供給されるものとする。表示の書き換えは、全て
ＭＰＵによって制御されており、書換え命令が実行され
ると、システムバスから書換え部分の情報（アドレスと
データ）が液晶コントローラに転送される。システムバ
スから供給される制御信号群の転送のフォーマットは、
いわゆる６８系ＭＰＵのバスインタフェースに準拠して
いる。つまり、液晶コントローラ２１０１は、表示デー
タの変化した情報をＭＰＵから受け取ることとなる。よ
り具体的には、ＭＰＵは各画素毎に1フレーム前と現在
のフレームとで階調が異なる場合、階調を表す表示デー
タを液晶コントローラ２１０１に転送し、階調が変化し
ない画素については表示データを転送しない。本発明の
液晶表示装置においては、各画素について階調が変化し
ない期間（リフレッシュ動作を除く）、書く画素毎に配
置されたメモリ手段（容量１０２）が、階調信号に対応
した電圧レベルを保持できるので、静止画や動きの少な
い動画については、各フレーム毎に全ての画素に階調電
圧を印加させる必要がなく低消費電力を実現できる。
号、表示データを生成し、液晶モジュール１２０１へ出
力する、液晶コントローラの構成と動作について、図２
１〜図２６を用いて説明する。図２１は液晶コントロー
ラ２１０１の構成を示すブロック図であり、２１０２は
システムインタフェース、２１０３はコマンドデコー
ダ、２１０４は制御レジスタ、２１０５はリード制御
部、２１０６はメモリ制御部、２１０７は表示メモリで
ある。また、液晶コントローラ２１０１に入力する制御
信号群は、液晶を表示装置に持つ装置全体のシステムバ
スから供給されるものとする。表示の書き換えは、全て
ＭＰＵによって制御されており、書換え命令が実行され
ると、システムバスから書換え部分の情報（アドレスと
データ）が液晶コントローラに転送される。システムバ
スから供給される制御信号群の転送のフォーマットは、
いわゆる６８系ＭＰＵのバスインタフェースに準拠して
いる。つまり、液晶コントローラ２１０１は、表示デー
タの変化した情報をＭＰＵから受け取ることとなる。よ
り具体的には、ＭＰＵは各画素毎に1フレーム前と現在
のフレームとで階調が異なる場合、階調を表す表示デー
タを液晶コントローラ２１０１に転送し、階調が変化し
ない画素については表示データを転送しない。本発明の
液晶表示装置においては、各画素について階調が変化し
ない期間（リフレッシュ動作を除く）、書く画素毎に配
置されたメモリ手段（容量１０２）が、階調信号に対応
した電圧レベルを保持できるので、静止画や動きの少な
い動画については、各フレーム毎に全ての画素に階調電
圧を印加させる必要がなく低消費電力を実現できる。
【００３０】図２２に示す６種類の制御信号ＣＳ、ＡＤ
Ｓ、ＭＲＳ、Ｅ、ＲＷ、ＤＡＴＡで構成され、各信号の
意味は図２２に記載した通りである。これらの信号はシ
ステムインタフェース２１０２を経由し、コマンドデコ
ーダ２１０３へ入力される。
Ｓ、ＭＲＳ、Ｅ、ＲＷ、ＤＡＴＡで構成され、各信号の
意味は図２２に記載した通りである。これらの信号はシ
ステムインタフェース２１０２を経由し、コマンドデコ
ーダ２１０３へ入力される。
【００３１】コマンドデコーダ２１０３は、入力される
制御信号群の情報から、入力されるＤＡＴＡがレジスタ
データ、表示データ、またはそれらのアドレスかを判別
し、図２３に示すように、ライドアドレスであるＷＡＤ
Ｄ信号、ライトデータであるＷＤＡＴＡ信号、メモリ用
のライトイネーブルであるＷＥ＿Ａ信号、レジスタ用の
ライトイネーブルであるＷＥ＿Ｂ信号を、それぞれＥ信
号の“ハイ”に同期して出力する。なお、ＷＡＤＤ信号
が表示データのアドレスである場合、１６ビット中の上
位８ビットは前記Ｙアドレス、下位８ビットはＸアドレ
スを意味する。
制御信号群の情報から、入力されるＤＡＴＡがレジスタ
データ、表示データ、またはそれらのアドレスかを判別
し、図２３に示すように、ライドアドレスであるＷＡＤ
Ｄ信号、ライトデータであるＷＤＡＴＡ信号、メモリ用
のライトイネーブルであるＷＥ＿Ａ信号、レジスタ用の
ライトイネーブルであるＷＥ＿Ｂ信号を、それぞれＥ信
号の“ハイ”に同期して出力する。なお、ＷＡＤＤ信号
が表示データのアドレスである場合、１６ビット中の上
位８ビットは前記Ｙアドレス、下位８ビットはＸアドレ
スを意味する。
【００３２】制御レジスタ２１０４は、前記信号の中か
ら、ＷＡＤＤ信号、ＷＤＡＴＡ信号、ＷＥ＿Ｂ信号を受
け、ＷＡＤＤ信号で指定されたアドレスに、ＷＤＡＴＡ
信号のデータを、ＷＥ＿Ｂ信号の“ハイ”に同期して格
納する。なお、格納されたレジスタデータは、液晶コン
トローラ２１０１を制御するための信号群となるが、こ
れらの動作説明については、ここでは省略する。
ら、ＷＡＤＤ信号、ＷＤＡＴＡ信号、ＷＥ＿Ｂ信号を受
け、ＷＡＤＤ信号で指定されたアドレスに、ＷＤＡＴＡ
信号のデータを、ＷＥ＿Ｂ信号の“ハイ”に同期して格
納する。なお、格納されたレジスタデータは、液晶コン
トローラ２１０１を制御するための信号群となるが、こ
れらの動作説明については、ここでは省略する。
【００３３】次に、リード制御部２１０５は、表示メモ
リ２１０７の読出しを制御するブロックであり、リード
アドレスＲＡＤＤ信号と、リードイネーブルＲＥ信号を
生成して出力する。具体的には、例えば図２４に示すよ
うに、表示読出し期間において、ＲＡＤＤ信号は０００
０ｈから順にインクリメントし、この間ＲＥ信号は“ハ
イ”に遷移する。そして、１画面分の表示データのアド
レス全てが指定されると、インクリメントが停止し、Ｒ
Ｅ信号が“ロー”に遷移する。この一連の動作を間欠的
に繰り返す。なお、表示データの読出し期間であって
も、ライトイネーブルであるＷＥ＿Ａ信号が“ハイ”の
場合には、アドレスのインクリメントは停止し、ＲＥ信
号も“ロー”に遷移する。また、１６ビットのＲＡＤＤ
信号の内、上位８ビットはＹアドレス、下位８ビットは
Ｘアドレスを意味する。
リ２１０７の読出しを制御するブロックであり、リード
アドレスＲＡＤＤ信号と、リードイネーブルＲＥ信号を
生成して出力する。具体的には、例えば図２４に示すよ
うに、表示読出し期間において、ＲＡＤＤ信号は０００
０ｈから順にインクリメントし、この間ＲＥ信号は“ハ
イ”に遷移する。そして、１画面分の表示データのアド
レス全てが指定されると、インクリメントが停止し、Ｒ
Ｅ信号が“ロー”に遷移する。この一連の動作を間欠的
に繰り返す。なお、表示データの読出し期間であって
も、ライトイネーブルであるＷＥ＿Ａ信号が“ハイ”の
場合には、アドレスのインクリメントは停止し、ＲＥ信
号も“ロー”に遷移する。また、１６ビットのＲＡＤＤ
信号の内、上位８ビットはＹアドレス、下位８ビットは
Ｘアドレスを意味する。
【００３４】次にメモリ制御部２１０６は、表示メモリ
２１０７の書込み、読出しを制御する部分であり、図２
５に示すように、ＷＥ＿Ａ信号が“ハイ”の時にはライ
ト用、ＷＥ＿Ａ信号が“ロー”の時にはリード用の、ア
ドレス、データ、イネーブル信号を選択し、それぞれＭ
ＡＤＤ信号、ＭＤＡＴＡ信号、ＭＲＥ信号、ＭＷＥ信号
として、表示メモリ２１０７へ出力する。またこれとは
別に、前記したアドレス、表示データ、イネーブルは、
液晶モジュール１２０１へ、表示データ、アドレス、イ
ネーブルとして出力される。ここで、表示データはＭＰ
Ｕの命令でシステムバスから転送される、複数ビットの
階調情報を持つデータであり、液晶モジュール１２０１
において、この階調情報に応じた電圧レベルとしてＤｎ
線に印加されるものとなる。なお、イネーブルと表示デ
ータの出力タイミングを模式的に示すと、図２６のよう
になり、ある周期で１画面分の表示データが間欠的に出
力され、書換える必要が発生した部分の表示データは、
この周期とは関係に随時出力される。なお、ある周期で
１画面分の表示データを間欠的に出力する理由は、画素
１０１内の容量１０２に蓄積された電荷のリークを考慮
し、電荷をリチャージするためである。この周期の求め
方の指針としては、まず、リークによるメモリ信号ＳＭ
の電圧降下量が（β／２）以上になると、隣接の階調で
あると誤認され、これに応じたパルス信号ＳＰが生成さ
れてしまう。したがって、メモリ信号ＳＭの電圧降下量
が（β／２）になる前に表示データを転送し、リチャー
ジを行う必要がある。具体的な数値で考えると、例えば
（β／２）が１Ｖ、容量１０２が１ｐＦ、リーク電流が
０．１ｐＡの場合、（β／２）電圧の放電時間は１０秒
となるため、この周期で表示データを転送すればよい。
これは、従来技術の転送周期である（１／６０）秒と比
較して６００倍も長い。
２１０７の書込み、読出しを制御する部分であり、図２
５に示すように、ＷＥ＿Ａ信号が“ハイ”の時にはライ
ト用、ＷＥ＿Ａ信号が“ロー”の時にはリード用の、ア
ドレス、データ、イネーブル信号を選択し、それぞれＭ
ＡＤＤ信号、ＭＤＡＴＡ信号、ＭＲＥ信号、ＭＷＥ信号
として、表示メモリ２１０７へ出力する。またこれとは
別に、前記したアドレス、表示データ、イネーブルは、
液晶モジュール１２０１へ、表示データ、アドレス、イ
ネーブルとして出力される。ここで、表示データはＭＰ
Ｕの命令でシステムバスから転送される、複数ビットの
階調情報を持つデータであり、液晶モジュール１２０１
において、この階調情報に応じた電圧レベルとしてＤｎ
線に印加されるものとなる。なお、イネーブルと表示デ
ータの出力タイミングを模式的に示すと、図２６のよう
になり、ある周期で１画面分の表示データが間欠的に出
力され、書換える必要が発生した部分の表示データは、
この周期とは関係に随時出力される。なお、ある周期で
１画面分の表示データを間欠的に出力する理由は、画素
１０１内の容量１０２に蓄積された電荷のリークを考慮
し、電荷をリチャージするためである。この周期の求め
方の指針としては、まず、リークによるメモリ信号ＳＭ
の電圧降下量が（β／２）以上になると、隣接の階調で
あると誤認され、これに応じたパルス信号ＳＰが生成さ
れてしまう。したがって、メモリ信号ＳＭの電圧降下量
が（β／２）になる前に表示データを転送し、リチャー
ジを行う必要がある。具体的な数値で考えると、例えば
（β／２）が１Ｖ、容量１０２が１ｐＦ、リーク電流が
０．１ｐＡの場合、（β／２）電圧の放電時間は１０秒
となるため、この周期で表示データを転送すればよい。
これは、従来技術の転送周期である（１／６０）秒と比
較して６００倍も長い。
【００３５】以上述べた、液晶コントローラ２１０１の
構成と動作により、システムバスから供給される制御信
号群から、先に示した液晶モジュール１２０１の入力信
号を生成することが実現可能である。
構成と動作により、システムバスから供給される制御信
号群から、先に示した液晶モジュール１２０１の入力信
号を生成することが実現可能である。
【００３６】以上、本発明第１の実施の形態に係る液晶
モジュール１２０１は、例えば静止画を表示する場合、
画素部に設けたメモリ手段がデータを保持する時間、Ｙ
選択信号、Ｘ選択信号、及び階調信号Ｄを変化させる必
要がなく、また、交流化は、表示データの入力等とは非
同期に実現できる。一方、本発明第１の実施の形態に係
る液晶コントローラ２１０１は、例えば静止画を表示す
る場合、画素部に設けたメモリ手段がデータを保持する
時間、表示データを出力する必要がない。したがって、
従来の技術に比べて消費電力を低く抑えられる効果があ
る。
モジュール１２０１は、例えば静止画を表示する場合、
画素部に設けたメモリ手段がデータを保持する時間、Ｙ
選択信号、Ｘ選択信号、及び階調信号Ｄを変化させる必
要がなく、また、交流化は、表示データの入力等とは非
同期に実現できる。一方、本発明第１の実施の形態に係
る液晶コントローラ２１０１は、例えば静止画を表示す
る場合、画素部に設けたメモリ手段がデータを保持する
時間、表示データを出力する必要がない。したがって、
従来の技術に比べて消費電力を低く抑えられる効果があ
る。
【００３７】また、本発明第１の実施の形態に係る液晶
モジュール１２０１は、メモリ機能を画素部に具備する
と共に、表示データの含む階調情報量が増加しても、表
示データを伝達するための配線を１画素あたり１本に抑
えることが可能であり、回路の複雑化を回避できる。し
たがって、低価格な液晶表示装置を提供することができ
る。
モジュール１２０１は、メモリ機能を画素部に具備する
と共に、表示データの含む階調情報量が増加しても、表
示データを伝達するための配線を１画素あたり１本に抑
えることが可能であり、回路の複雑化を回避できる。し
たがって、低価格な液晶表示装置を提供することができ
る。
【００３８】なお、本発明第１の実施の形態に係る液晶
モジュール１２０１と液晶コントローラ２１０１を用い
たシステムの一例として、携帯電話のブロック構成を図
２７に示す。図２７に示すように、全て周辺装置はシス
テムバスに接続され、これらは全てＭＰＵで制御され
る。
モジュール１２０１と液晶コントローラ２１０１を用い
たシステムの一例として、携帯電話のブロック構成を図
２７に示す。図２７に示すように、全て周辺装置はシス
テムバスに接続され、これらは全てＭＰＵで制御され
る。
【００３９】次に、本発明第２の実施の形態を図２８〜
３１を用いて説明する。まず、本発明第１の実施の形態
では、交流化周期Ｔの中で、階調データに応じた時間、
振幅αの電圧を液晶に印加するが、この電圧印加時間
は、例えば［階調データ／（階調数−１）］の２乗から
求めることができる。この式を基に、階調数８及び１６
における、各階調データの電圧印加時間を求めると、図
２８に示すようになる。このように、本発明第１の実施
の形態では、交流化周期Ｔを（階調数−１）の２乗で分
割することから、階調データの値が小さい部分（例えば
階調データ１）における電圧印加時間は、階調数の増加
に伴い急激に短くなる。
３１を用いて説明する。まず、本発明第１の実施の形態
では、交流化周期Ｔの中で、階調データに応じた時間、
振幅αの電圧を液晶に印加するが、この電圧印加時間
は、例えば［階調データ／（階調数−１）］の２乗から
求めることができる。この式を基に、階調数８及び１６
における、各階調データの電圧印加時間を求めると、図
２８に示すようになる。このように、本発明第１の実施
の形態では、交流化周期Ｔを（階調数−１）の２乗で分
割することから、階調データの値が小さい部分（例えば
階調データ１）における電圧印加時間は、階調数の増加
に伴い急激に短くなる。
【００４０】これに対し、本発明第２の実施の形態は、
交流化周期Ｔを（階調数−１）で均等に分割し、階調デ
ータに応じた時間、液晶に電圧を印加する方法について
述べる。
交流化周期Ｔを（階調数−１）で均等に分割し、階調デ
ータに応じた時間、液晶に電圧を印加する方法について
述べる。
【００４１】まず、交流化周期Ｔを（階調数−１）で均
等に分割した場合、振幅をα固定にすると各階調毎の液
晶印加電圧の実効値が指数的に変化する。このため、階
調データと液晶印加電圧実効値（表示輝度）のリニアリ
ティが損なわれ、所望の表示輝度が得られない。そこ
で、振幅をαに固定するのではなく、分割された時間毎
に振幅を変化させることを考えた。例えば、図２９に示
すような、分割時間毎に振幅が √（２／３）×α ず
つ増加する電圧波形と、パルス幅制御を組合せること
で、先の図３に示した交流パルス波形と、各階調毎の液
晶印加電圧実効値を等価にすることができる。一般的に
は、交流周期をＴを（階調数−１）で分割する場合、パ
ルス信号の振幅を、分割期間毎に √［２／（階調数−
１）］×αずつ増加させることで、階調データと表示輝
度のリニアリティを得ることができる。
等に分割した場合、振幅をα固定にすると各階調毎の液
晶印加電圧の実効値が指数的に変化する。このため、階
調データと液晶印加電圧実効値（表示輝度）のリニアリ
ティが損なわれ、所望の表示輝度が得られない。そこ
で、振幅をαに固定するのではなく、分割された時間毎
に振幅を変化させることを考えた。例えば、図２９に示
すような、分割時間毎に振幅が √（２／３）×α ず
つ増加する電圧波形と、パルス幅制御を組合せること
で、先の図３に示した交流パルス波形と、各階調毎の液
晶印加電圧実効値を等価にすることができる。一般的に
は、交流周期をＴを（階調数−１）で分割する場合、パ
ルス信号の振幅を、分割期間毎に √［２／（階調数−
１）］×αずつ増加させることで、階調データと表示輝
度のリニアリティを得ることができる。
【００４２】なお、この動作を実現するためには、例え
ば図３０に示すように、スイープ信号ＳＢを、（Ｔ／
３）毎に２βからＧＮＤレベルに遷移する階段波形と
し、階調信号Ｄｎはこのスイープ信号ＳＢを基に生成さ
れる波形とすれば良い。また、交流信号ＳＡＣは、分割
期間毎に、図３０に示した電圧レベルに遷移する波形と
すれば良い。これは液晶モジュール内に具備された駆動
電圧生成部の回路を変更することで容易に実現可能であ
る。
ば図３０に示すように、スイープ信号ＳＢを、（Ｔ／
３）毎に２βからＧＮＤレベルに遷移する階段波形と
し、階調信号Ｄｎはこのスイープ信号ＳＢを基に生成さ
れる波形とすれば良い。また、交流信号ＳＡＣは、分割
期間毎に、図３０に示した電圧レベルに遷移する波形と
すれば良い。これは液晶モジュール内に具備された駆動
電圧生成部の回路を変更することで容易に実現可能であ
る。
【００４３】以上述べた、本発明第２の実施の形態によ
れば、交流化周期Ｔを（階調数−１）で均等に分割する
方法において、本発明第１の実施の形態と等しい階調デ
ータ−表示輝度特性を得ることができる。したがって、
本発明第１の実施の形態と比べ、階調データの値が小さ
い部分（例えば階調データ１）における液晶への電圧印
加時間を長くすることが可能である。
れば、交流化周期Ｔを（階調数−１）で均等に分割する
方法において、本発明第１の実施の形態と等しい階調デ
ータ−表示輝度特性を得ることができる。したがって、
本発明第１の実施の形態と比べ、階調データの値が小さ
い部分（例えば階調データ１）における液晶への電圧印
加時間を長くすることが可能である。
【００４４】さらに、図３１に示すように、交流化周期
Ｔ毎にスイープ信号ＳＢの位相を反転させると、スイー
プ信号ＳＢの周波数を低減することができる。これによ
り、消費電力をより低減させることが可能である。
Ｔ毎にスイープ信号ＳＢの位相を反転させると、スイー
プ信号ＳＢの周波数を低減することができる。これによ
り、消費電力をより低減させることが可能である。
【００４５】次に本発明第３の実施の形態を、図３２〜
３７を用いて説明する。本発明第３の実施の形態は、画
素内部のトランジスタ数を削減可能な、マトリクス型液
晶表示装置について述べたものである。
３７を用いて説明する。本発明第３の実施の形態は、画
素内部のトランジスタ数を削減可能な、マトリクス型液
晶表示装置について述べたものである。
【００４６】図３２は、本発明第３の実施の形態に係る
マトリクス型液晶表示装置における、ｍ行ｎ列番目の画
素の構成を示す図である。画素３２０１は、本発明第１
及び第２の実施の形態に係る画素１０１と比較し、Ｘ選
択信号によって制御されるＮ型のＭＯＳトランジスタが
削除された構造となっており、残りの回路素子、および
入力信号波形は、画素１０１と同じであり、同じ動作を
行う。また図３３は、画素３２０１をマトリクス状に配
置した画素群３３０１に対する、入力信号群との接続を
示したものであるが、これも、本発明第１及び第２の実
施の形態に係る画素群９０１の構成と比較し、Ｘ選択信
号が削除された点以外は同じである。
マトリクス型液晶表示装置における、ｍ行ｎ列番目の画
素の構成を示す図である。画素３２０１は、本発明第１
及び第２の実施の形態に係る画素１０１と比較し、Ｘ選
択信号によって制御されるＮ型のＭＯＳトランジスタが
削除された構造となっており、残りの回路素子、および
入力信号波形は、画素１０１と同じであり、同じ動作を
行う。また図３３は、画素３２０１をマトリクス状に配
置した画素群３３０１に対する、入力信号群との接続を
示したものであるが、これも、本発明第１及び第２の実
施の形態に係る画素群９０１の構成と比較し、Ｘ選択信
号が削除された点以外は同じである。
【００４７】このように、本発明第３の実施の形態は、
Ｘ選択信号を用いることなく、個々の画素に対して所望
の表示輝度を与えることを目的とする。ここで、Ｘ選択
信号がない場合、Ｙ選択信号が選択オン電圧に遷移した
ライン上の全て画素は、階調電圧Ｄが書き込まれる状態
になる。そこで、Ｙ選択信号が選択オン電圧に遷移した
ライン上の画素に対しては、階調情報が変化する／しな
いによらず、一斉に階調電圧Ｄを印加する動作を行うこ
とにした。
Ｘ選択信号を用いることなく、個々の画素に対して所望
の表示輝度を与えることを目的とする。ここで、Ｘ選択
信号がない場合、Ｙ選択信号が選択オン電圧に遷移した
ライン上の全て画素は、階調電圧Ｄが書き込まれる状態
になる。そこで、Ｙ選択信号が選択オン電圧に遷移した
ライン上の画素に対しては、階調情報が変化する／しな
いによらず、一斉に階調電圧Ｄを印加する動作を行うこ
とにした。
【００４８】この動作の一例として、先の図１０で示し
た、４つの画素に順番に表示輝度を与える場合を説明す
る。なお、図１０において、変化なしと記載された画素
は、全て階調０に対応した表示輝度が予め与えられてい
るものとする。
た、４つの画素に順番に表示輝度を与える場合を説明す
る。なお、図１０において、変化なしと記載された画素
は、全て階調０に対応した表示輝度が予め与えられてい
るものとする。
【００４９】図３４はＹ選択信号Ｙ０〜Ｙ２と階調信号
Ｄ０〜Ｄ２のタイミングチャートである。図３４におい
て、まず画素Ａを選択するため、Ｙ選択信号Ｙ０が選択
オン電圧ＶＧに遷移する。この時Ｙ０が印加されるライ
ン上には下記の画素がある。
Ｄ０〜Ｄ２のタイミングチャートである。図３４におい
て、まず画素Ａを選択するため、Ｙ選択信号Ｙ０が選択
オン電圧ＶＧに遷移する。この時Ｙ０が印加されるライ
ン上には下記の画素がある。
【００５０】 画素Ａ （Ｙ０とＤ０の交点：階調３） 画素Ｃ （Ｙ０とＤ１の交点：階調０） 変化無しの画素（Ｙ０とＤ２の交点：階調０） したがって、このタイミングで階調信号Ｄ０は点線で示
したスイープ信号ＳＢに対して３β高い電圧レベル、Ｄ
１及びＤ２はスイープ信号ＳＢと同じ電圧レベルに遷移
する。次に、画素Ｂを選択するため、Ｙ２が選択オン電
圧ＶＧに遷移し、同様にこのタイミングで、Ｄ２はスイ
ープ信号ＳＢに対してβ高い電圧レベル、Ｄ０及びＤ１
はスイープ信号ＳＢと同じ電圧レベルに遷移する。同様
に、画素Ｃを選択するため、Ｙ０が選択オン電圧ＶＧに
遷移し、このタイミングでＤ０はスイープ信号ＳＢに対
して３β高い電圧レベル、Ｄ１及びＤ２はスイープ信号
ＳＢと同じ電圧レベルに遷移する。最後に、画素Ｄを選
択するため、Ｙ１が選択オン電圧ＶＧに遷移し、このタ
イミングでＤ１はスイープ信号ＳＢに対して２β高い電
圧レベル、Ｄ０及びＤ２はスイープ信号ＳＢと同じ電圧
レベルに遷移する。
したスイープ信号ＳＢに対して３β高い電圧レベル、Ｄ
１及びＤ２はスイープ信号ＳＢと同じ電圧レベルに遷移
する。次に、画素Ｂを選択するため、Ｙ２が選択オン電
圧ＶＧに遷移し、同様にこのタイミングで、Ｄ２はスイ
ープ信号ＳＢに対してβ高い電圧レベル、Ｄ０及びＤ１
はスイープ信号ＳＢと同じ電圧レベルに遷移する。同様
に、画素Ｃを選択するため、Ｙ０が選択オン電圧ＶＧに
遷移し、このタイミングでＤ０はスイープ信号ＳＢに対
して３β高い電圧レベル、Ｄ１及びＤ２はスイープ信号
ＳＢと同じ電圧レベルに遷移する。最後に、画素Ｄを選
択するため、Ｙ１が選択オン電圧ＶＧに遷移し、このタ
イミングでＤ１はスイープ信号ＳＢに対して２β高い電
圧レベル、Ｄ０及びＤ２はスイープ信号ＳＢと同じ電圧
レベルに遷移する。
【００５１】以上の動作により、画素Ａ〜画素Ｄには、
それぞれ所望の階調情報に対応した信号レベルが個々に
書き込まれ、これを先に説明した階調情報に対応した時
間幅の交流パルス信号ＳＡＣＰに変換する。したがっ
て、画素群３３０１における所望の画素に対し、所望の
表示輝度を与えることが可能である。
それぞれ所望の階調情報に対応した信号レベルが個々に
書き込まれ、これを先に説明した階調情報に対応した時
間幅の交流パルス信号ＳＡＣＰに変換する。したがっ
て、画素群３３０１における所望の画素に対し、所望の
表示輝度を与えることが可能である。
【００５２】次に、前記した入力信号群を生成する駆動
手段を含む、液晶モジュールの構成と動作について、図
３５〜図３７を用いて説明する。図３５は液晶モジュー
ル３５０１の構成を示すブロック図であり、階調信号生
成部３５０２以外は、本発明第１及び第２の実施の形態
に係る液晶モジュール１２０１の構成と同じであり、同
じ動作を行う。また、液晶モジュール３５０１に入力す
る信号群は、表示データ、リセット、クロック、イネー
ブル、Ｙアドレス、システム電圧、ＧＮＤである。以
下、階調信号生成部３５０２の構成と動作について説明
する。
手段を含む、液晶モジュールの構成と動作について、図
３５〜図３７を用いて説明する。図３５は液晶モジュー
ル３５０１の構成を示すブロック図であり、階調信号生
成部３５０２以外は、本発明第１及び第２の実施の形態
に係る液晶モジュール１２０１の構成と同じであり、同
じ動作を行う。また、液晶モジュール３５０１に入力す
る信号群は、表示データ、リセット、クロック、イネー
ブル、Ｙアドレス、システム電圧、ＧＮＤである。以
下、階調信号生成部３５０２の構成と動作について説明
する。
【００５３】階調信号生成部３５０２は、例えば図３６
に示すように、データラッチ３６０１、データ信号セレ
クタ３６０２から構成され、入力信号は表示データ、リ
セット、クロック、イネーブル、及びスイープ電圧Ｓ
Ｂ、ＳＢ＋β、ＳＢ＋２β、ＳＢ＋３βである。まず、
データラッチ３６０１は、図３７に示すように、リセッ
トの“ハイ”に同期して初期化され、その後、クロック
の立上りに同期して表示データを順次取り込み、これを
ＡＤ０〜ＡＤｎとして出力する。そしてデータ信号セレ
クタ３６０２は、イネーブルが“ハイ”の期間、表示デ
ータＡＤの値に応じＳＢ、ＳＢ＋β、ＳＢ＋２β、ＳＢ
＋３βの電圧レベルから１レベルを選択し、また“ロ
ー”の期間はＧＮＤを、階調信号Ｄとして出力する。な
お、表示データと階調信号Ｄとの選択の関係は、図７に
示した階調データと階調信号Ｄの関係と等しい。このよ
うに、階調信号生成部３５０２は、Ｙアドレスで選択さ
れたライン上の全画素分の表示データを一旦取り込み、
その後イネーブルに同期し、表示データを階調信号Ｄに
変換して出力する動作を行う。
に示すように、データラッチ３６０１、データ信号セレ
クタ３６０２から構成され、入力信号は表示データ、リ
セット、クロック、イネーブル、及びスイープ電圧Ｓ
Ｂ、ＳＢ＋β、ＳＢ＋２β、ＳＢ＋３βである。まず、
データラッチ３６０１は、図３７に示すように、リセッ
トの“ハイ”に同期して初期化され、その後、クロック
の立上りに同期して表示データを順次取り込み、これを
ＡＤ０〜ＡＤｎとして出力する。そしてデータ信号セレ
クタ３６０２は、イネーブルが“ハイ”の期間、表示デ
ータＡＤの値に応じＳＢ、ＳＢ＋β、ＳＢ＋２β、ＳＢ
＋３βの電圧レベルから１レベルを選択し、また“ロ
ー”の期間はＧＮＤを、階調信号Ｄとして出力する。な
お、表示データと階調信号Ｄとの選択の関係は、図７に
示した階調データと階調信号Ｄの関係と等しい。このよ
うに、階調信号生成部３５０２は、Ｙアドレスで選択さ
れたライン上の全画素分の表示データを一旦取り込み、
その後イネーブルに同期し、表示データを階調信号Ｄに
変換して出力する動作を行う。
【００５４】なお、前記した表示データ、リセット、ク
ロック、イネーブル、及びＹアドレスを生成し、液晶モ
ジュール３５０１へ出力するための液晶コントローラ
は、先の図２１で示した本発明第１及び第２の実施の形
態に係る液晶コントローラ２１０１の構成と動作を基
に、若干の修正を加えることで実現可能である。この詳
細については説明を省略するが、要はシステムバスから
入力される表示データを表示メモリに書き込んだ後、こ
の表示データを含むライン上の表示データを順次読み出
し、同期クロックと共に出力すればよい。また、リセッ
トとイネーブルについては、図３７で示したように、１
ライン分の表示データを出力する前と後に、それぞれ
“ハイ”を出力すればよい。
ロック、イネーブル、及びＹアドレスを生成し、液晶モ
ジュール３５０１へ出力するための液晶コントローラ
は、先の図２１で示した本発明第１及び第２の実施の形
態に係る液晶コントローラ２１０１の構成と動作を基
に、若干の修正を加えることで実現可能である。この詳
細については説明を省略するが、要はシステムバスから
入力される表示データを表示メモリに書き込んだ後、こ
の表示データを含むライン上の表示データを順次読み出
し、同期クロックと共に出力すればよい。また、リセッ
トとイネーブルについては、図３７で示したように、１
ライン分の表示データを出力する前と後に、それぞれ
“ハイ”を出力すればよい。
【００５５】以上、本発明第３の実施の形態に係る液晶
表示装置は、本発明第１及び第２の実施の形態と同様、
従来の技術に比べて消費電力を低く抑えらる効果がある
のに加え、画素内部のトランジスタ数が削減できること
から、より低価格な液晶表示装置を提供することができ
る。なお、本発明第３の実施の形態の液晶表示装置に、
本発明第２の実施の形態に係る信号波形を印加すること
は勿論可能であり、これにより、前記した効果と同じ効
果を得ることができる。
表示装置は、本発明第１及び第２の実施の形態と同様、
従来の技術に比べて消費電力を低く抑えらる効果がある
のに加え、画素内部のトランジスタ数が削減できること
から、より低価格な液晶表示装置を提供することができ
る。なお、本発明第３の実施の形態の液晶表示装置に、
本発明第２の実施の形態に係る信号波形を印加すること
は勿論可能であり、これにより、前記した効果と同じ効
果を得ることができる。
【００５６】なお、本発明の実施の形態においては、４
階調表示を例に説明したが、これに限定される訳ではな
い。例えばより多くの階調を表示するには、交流化周期
Ｔの分割数を多くし、これに応じてスイープ信号ＳＢの
ステップを細かくすることで、実現可能である。また、
本発明の実施の形態においては、スイープ信号の波形を
階段波形として説明したが、これに限定される訳ではな
い。
階調表示を例に説明したが、これに限定される訳ではな
い。例えばより多くの階調を表示するには、交流化周期
Ｔの分割数を多くし、これに応じてスイープ信号ＳＢの
ステップを細かくすることで、実現可能である。また、
本発明の実施の形態においては、スイープ信号の波形を
階段波形として説明したが、これに限定される訳ではな
い。
【００５７】また、本発明の画素群は、ポリシリコンＴ
ＦＴ素子を用いて形成することが望ましく、これによ
り、高性能かつ低コストで製造することが可能である。
さらに、周辺の信号生成部、駆動電圧生成部までを含む
液晶モジュールを、ポリシリコンＴＦＴ素子で一体形成
しても良い。これにより、さらに製造コストを下げるこ
とが可能である。
ＦＴ素子を用いて形成することが望ましく、これによ
り、高性能かつ低コストで製造することが可能である。
さらに、周辺の信号生成部、駆動電圧生成部までを含む
液晶モジュールを、ポリシリコンＴＦＴ素子で一体形成
しても良い。これにより、さらに製造コストを下げるこ
とが可能である。
【００５８】
【発明の効果】本発明によれば、例えば静止画を表示す
る場合、画素部に設けたメモリ手段がデータを保持する
時間、Ｙ選択信号、Ｘ選択信号、及び階調信号Ｄを変化
させる必要がなく、また、交流化は、表示データの入力
等とは非同期に実現できる。一方、液晶コントローラ
は、画素部に設けたメモリ手段がデータを保持する時
間、表示データを出力する必要がない。したがって、従
来の技術に比べて消費電力を低く抑えられる効果があ
る。
る場合、画素部に設けたメモリ手段がデータを保持する
時間、Ｙ選択信号、Ｘ選択信号、及び階調信号Ｄを変化
させる必要がなく、また、交流化は、表示データの入力
等とは非同期に実現できる。一方、液晶コントローラ
は、画素部に設けたメモリ手段がデータを保持する時
間、表示データを出力する必要がない。したがって、従
来の技術に比べて消費電力を低く抑えられる効果があ
る。
【００５９】また、表示データの含む階調情報量が増加
しても、表示データを伝達するための配線を１画素あた
り１本に抑えることが可能であり、回路の複雑化を回避
でき、低価格な液晶表示装置を提供することができる。
しても、表示データを伝達するための配線を１画素あた
り１本に抑えることが可能であり、回路の複雑化を回避
でき、低価格な液晶表示装置を提供することができる。
【図１】本発明第１の実施の形態に係わる、画素１０１
の構造を示す図である。
の構造を示す図である。
【図２】従来の液晶表示装置における、液晶印加電圧波
形を示すタイミングチャートである。
形を示すタイミングチャートである。
【図３】本発明第１の実施の形態に係わる、液晶印加電
圧波形を示すタイミングチャートである。
圧波形を示すタイミングチャートである。
【図４】本発明第１の実施の形態に係わる、画素の構造
を示す図である。
を示す図である。
【図５】本発明第１の実施の形態に係わる、画素の構造
を示す図である。
を示す図である。
【図６】本発明第１の実施の形態に係わる、画素１０１
の動作を示すタイミングチャートである。
の動作を示すタイミングチャートである。
【図７】本発明第１の実施の形態に係わる、表示データ
と階調信号との関係を示す図である。
と階調信号との関係を示す図である。
【図８】本発明第１の実施の形態に係わる、画素１０１
の入力信号の電位関係を示す図である。
の入力信号の電位関係を示す図である。
【図９】本発明第１の実施の形態に係わる、画素群９０
１の構造を示す図である。
１の構造を示す図である。
【図１０】本発明第１の実施の形態に係わる、画素群９
０１の表示情報を示す図である。
０１の表示情報を示す図である。
【図１１】本発明第１の実施の形態に係わる、画素群９
０１の入力信号のタイミングチャートである。
０１の入力信号のタイミングチャートである。
【図１２】本発明第１の実施の形態に係わる、液晶モジ
ュール１２０１の構成を示す図である。
ュール１２０１の構成を示す図である。
【図１３】本発明第１の実施の形態に係わる、駆動電圧
生成部１２０２の構成を示す図である。
生成部１２０２の構成を示す図である。
【図１４】本発明第１の実施の形態に係わる、基準電圧
生成部１３０１の構成を示す図である。
生成部１３０１の構成を示す図である。
【図１５】本発明第１の実施の形態に係わる、動作周期
制御部１３０２及び交流信号生成部１３０３の構成を示
す図である。
制御部１３０２及び交流信号生成部１３０３の構成を示
す図である。
【図１６】本発明第１の実施の形態に係わる、スイープ
信号生成部１３０４の構成を示す図である。
信号生成部１３０４の構成を示す図である。
【図１７】本発明第１の実施の形態に係わる、Ｙ選択信
号生成部１２０３の構成を示す図である。
号生成部１２０３の構成を示す図である。
【図１８】本発明第１の実施の形態に係わる、Ｘ選択信
号生成部及び階調信号生成部１２０４の構成を示す図で
ある。
号生成部及び階調信号生成部１２０４の構成を示す図で
ある。
【図１９】本発明第１の実施の形態に係わる、Ｙ選択信
号生成部１２０３の動作を示すタイミングチャートであ
る。
号生成部１２０３の動作を示すタイミングチャートであ
る。
【図２０】本発明第１の実施の形態に係わる、Ｘ選択信
号生成部及び階調信号生成部１２０４の動作を示すタイ
ミングチャートである。
号生成部及び階調信号生成部１２０４の動作を示すタイ
ミングチャートである。
【図２１】本発明第１の実施の形態に係わる、液晶コン
トローラ２１０１の構成を示す図である。
トローラ２１０１の構成を示す図である。
【図２２】本発明第１の実施の形態に係わる、制御信号
群の構成を示す図である。
群の構成を示す図である。
【図２３】本発明第１の実施の形態に係わる、コマンド
デコーダ２１０３の動作を示すタイミングチャートであ
る。
デコーダ２１０３の動作を示すタイミングチャートであ
る。
【図２４】本発明第１の実施の形態に係わる、リード制
御部２１０５の動作を示すタイミングチャートである。
御部２１０５の動作を示すタイミングチャートである。
【図２５】本発明第１の実施の形態に係わる、メモリ制
御部２１０６の動作を示す図である。
御部２１０６の動作を示す図である。
【図２６】本発明第１の実施の形態に係わる、液晶コン
トローラ２１０１の出力信号のタイミングチャートであ
る。
トローラ２１０１の出力信号のタイミングチャートであ
る。
【図２７】本発明第１の実施の形態に係わる、携帯電話
のシステム構成を示す図である。
のシステム構成を示す図である。
【図２８】本発明第１の実施の形態に係わる、階調デー
タと電圧印加時間の関係を示す図である。
タと電圧印加時間の関係を示す図である。
【図２９】本発明第２の実施の形態に係わる、液晶印加
電圧波形を示すタイミングチャートである。
電圧波形を示すタイミングチャートである。
【図３０】本発明第２の実施の形態に係わる、画素１０
１の動作を示すタイミングチャートである。
１の動作を示すタイミングチャートである。
【図３１】本発明第２の実施の形態に係わる、画素１０
１の動作を示すタイミングチャートである。
１の動作を示すタイミングチャートである。
【図３２】本発明第３の実施の形態に係わる、画素３２
０１の構造を示す図である。
０１の構造を示す図である。
【図３３】本発明第３の実施の形態に係わる、画素群３
３０１の構造を示す図である。
３０１の構造を示す図である。
【図３４】本発明第３の実施の形態に係わる、画素群３
３０１の入力信号のタイミングチャートである。
３０１の入力信号のタイミングチャートである。
【図３５】本発明第３の実施の形態に係わる、液晶モジ
ュール３５０１の構成を示す図である。
ュール３５０１の構成を示す図である。
【図３６】本発明第３の実施の形態に係わる、階調信号
生成部３５０２の構成を示す図である。
生成部３５０２の構成を示す図である。
【図３７】本発明第３の実施の形態に係わる、階調信号
生成部３５０２の動作を示すタイミングチャートであ
る。
生成部３５０２の動作を示すタイミングチャートであ
る。
１０１…画素、１０２…容量、１０３〜１０７…Ｎ型Ｍ
ＯＳトランジスタ、１０８…Ｐ型ＭＯＳトランジスタ、
１０９…画素電極、１１０…対向電極、９０１…画素
群、１２０１…液晶モジュール、１２０２…駆動電圧生
成部、１２０３…Ｙ選択信号生成部、１２０４…Ｘ選択
信号生成部及び階調信号生成部、１３０１…基準電圧生
成部、１３０２…動作周期制御部、１３０３…個閏信号
生成部、１３０４…スイープ信号生成部、１５０１…発
振器、１５０２…カウンタ、１５０３…分圧回路、１５
０４…カウントデコーダ、１５０５…スイッチ、１６０
１…分圧回路、１６０２…カウントデコーダ、１６０３
…スイッチ、１６０４…加算器、１７０１…Ｙアドレス
デコーダ、１７０２…選択信号セレクタ、１８０１…Ｘ
アドレスデコーダ、１８０２…選択信号セレクタ、１８
０３…データ信号セレクタ、２１０１…液晶コントロー
ラ、２１０２…システムインタフェース、２１０３…コ
マンドデコーダ、２１０４…制御レジスタ、２１０５…
リード制御部、２１０６…メモリ制御部、２１０７…表
示メモリ、３２０１…画素、３３０１…画素群、３５０
１…液晶モジュール、３５０２…階調信号生成部、３６
０１…データラッチ、３６０２…データ信号セレクタ
ＯＳトランジスタ、１０８…Ｐ型ＭＯＳトランジスタ、
１０９…画素電極、１１０…対向電極、９０１…画素
群、１２０１…液晶モジュール、１２０２…駆動電圧生
成部、１２０３…Ｙ選択信号生成部、１２０４…Ｘ選択
信号生成部及び階調信号生成部、１３０１…基準電圧生
成部、１３０２…動作周期制御部、１３０３…個閏信号
生成部、１３０４…スイープ信号生成部、１５０１…発
振器、１５０２…カウンタ、１５０３…分圧回路、１５
０４…カウントデコーダ、１５０５…スイッチ、１６０
１…分圧回路、１６０２…カウントデコーダ、１６０３
…スイッチ、１６０４…加算器、１７０１…Ｙアドレス
デコーダ、１７０２…選択信号セレクタ、１８０１…Ｘ
アドレスデコーダ、１８０２…選択信号セレクタ、１８
０３…データ信号セレクタ、２１０１…液晶コントロー
ラ、２１０２…システムインタフェース、２１０３…コ
マンドデコーダ、２１０４…制御レジスタ、２１０５…
リード制御部、２１０６…メモリ制御部、２１０７…表
示メモリ、３２０１…画素、３３０１…画素群、３５０
１…液晶モジュール、３５０２…階調信号生成部、３６
０１…データラッチ、３６０２…データ信号セレクタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｂ ６２３ ６２３Ｃ ６３１ ６３１Ｂ ６４１ ６４１Ａ (72)発明者 三上 佳朗 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 小村 真一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 宮沢 敏夫 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 Ｆターム(参考） 2H093 NA16 NA34 NA56 NC13 NC15 NC21 NC34 NC40 NC49 ND06 ND35 ND39 ND49 NH14 NH18 5C006 AA15 AC11 AC21 AC26 AF03 AF04 BB16 BC11 FA42 FA47 5C080 AA10 BB05 DD23 DD26 EE29 FF11 GG12 JJ02 JJ03 JJ04
Claims (15)
- 【請求項１】マトリックス状に複数の画素を構成する液
晶パネルと、 行を選択するための複数のＹ選択信号線を有するＹ選択
信号生成部と、 列を選択するための複数のＸ選択信号線を有するＸ選択
信号生成部とを有し、 前記液晶パネルの前記複数の画素のそれぞれは、各画素
の表示データが表す階調情報に応じた階調電圧を保持す
る記憶手段を配置し、 前記Ｘ選択信号生成部は、入力された表示データに応じ
た階調電圧を、前記記憶手段の内、選択状態を示す信号
を与えられた前記Ｘ選択信号線及び前記Ｙ選択信号線に
よって特定される画素の記憶素子に階調信号線を介して
与えることを特徴とする液晶表示装置。 - 【請求項２】請求項1記載の液晶表示装置において、 前記階調信号線は、前記Ｘ選択信号線とは異なり、前記
複数の各画素に対して画素毎に階調電圧を独立に供給す
るものであることを特徴とする液晶表示装置。 - 【請求項３】マトリクス状に配置された複数の画素を備
えた液晶パネルを備える液晶表示装置であって、 前記マトリックス状に配置された画素の内、列を選択す
るＸ選択信号を出力するＸ選択信号生成部と、 前記マトリックス状に配置された画素の内、行を選択す
るＹ選択信号を出力するＹ選択信号生成部とを有し、 前記液晶パネルは、前記複数の画素に対応して、 前記Ｘ選択信号およびＹ選択信号によって選択されると
表示データが表す階調情報に応じた階調電圧の保持を開
始するメモリ回路と、 前記メモリ回路が保持した階調
電圧を、パルス幅信号に変換するパルス幅変換回路と、 前記変換されたパルス幅信号に応じて第１の液晶印加電
圧と第２の液晶印加電圧のどちらかを選択するスイッチ
回路と、 前記スイッチ回路で選択された前記第１の液晶印加電圧
または前記第２の液晶印加電圧を液晶に与える画素電極
とを有することを特徴とする液晶表示装置。 - 【請求項４】少なくとも一方が透明の一対の基板と、そ
の一対の基板に狭持された液晶層を有し、複数の画素を
マトリックス状に配置する液晶パネルを有する液晶表示
装置において、 前記マトリックス状に配置された画素の内、列を選択す
るＸ選択信号を出力するＸ選択信号生成部と、 前記マトリックス状に配置された画素の内、行を選択す
るＹ選択信号を出力するＹ選択信号生成部とを有し、 前記液晶パネルの前記一対の基板の一方には、前記複数
の画素から特定画素を特定するよう前記Ｙ選択信号生成
部からのＹ選択信号により行を選択するための複数のＹ
選択信号線と前記Ｘ選択信号生成部からのＸ選択信号に
より列を選択するための複数のＸ選択信号線と、各列の
画素毎に表示データの持つ階調情報に応じた階調電圧を
与えるための複数の階調信号線とを配置し、 前記画素には、対応する前記Ｙ選択信号線、前記Ｘ選択
信号線、及び前記階調信号線が接続され、 前記画素は、前記Ｙ選択信号線と前記Ｘ選択信号線から
与えられる信号が、共に選択状態を示すタイミングで、
階調信号線から与えられる表示データの持つ階調情報に
応じた階調電圧の保持を開始するメモリ手段と、該メモ
リ手段が保持した電圧レベルを時間変調して２値のパル
ス幅信号を生成するパルス幅変換手段と、該２値のパル
ス幅信号の“ハイ”と“ロー”に従い、交流信号と該交
流信号のセンタ電圧を切換えるスイッチ手段と、該スイ
ッチ手段と接続された画素電極から構成され、 該一対の基板の他方には、全画素共通の対向電極が具備
され、該対向電極には該センタ電圧が印加されることを
特徴とする液晶表示装置。 - 【請求項５】請求項３の液晶表示装置において、 前記画素内部に具備されたパルス幅変換手段は、 前記
メモリ手段で保持された階調電圧に、時間毎に電位が変
化するスイープ信号の電圧を加算する手段と、この加算
された電圧のレベルがある設定値を超えるかどうかで、
“ハイ”または“ロー”を出力するスイッチ手段から構
成されることを特徴とする液晶表示装置。 - 【請求項６】請求項３または４の液晶表示装置におい
て、 前記画素電極に交流信号を出力する時間は、該交流信号
の交流周期Ｔを表示データの持つ階調数の二乗で分割し
た時間ｔａに対し、ｔａと階調情報を階調情報の二乗を
乗算した時間であり、前記交流信号の振幅は一定である
ことを特徴とする液晶表示装置。 - 【請求項７】請求項３または４の液晶表示装置におい
て、 前記画素電極に交流信号を出力する時間は、該交流信号
の交流周期Ｔを表示データの持つ階調数で分割した時間
ｔｂに対し、ｔｂと階調情報を乗算した時間であり、前
記交流信号の振幅は、２を前記階調数で除算した値の平
方根に、基準振幅αを乗算した値ずつ前記分割時間ｔｂ
毎に増加することを特徴とする液晶表示装置。 - 【請求項８】マトリクス状に配置された複数の画素を備
えた液晶パネルを備えた液晶表示装置において、 前記液晶パネルは、前記各画素にそれぞれ表示データの
持つ階調情報に応じた階調電圧を保持するメモリ回路を
備えており、 前記メモリ回路に保持された階調電圧をリフレッシュす
る回路と、階調情報に応じて前記メモリ回路に保持され
た階調電圧の書き換えを行う回路を備えた液晶駆動回路
を備え、 前記液晶駆動回路は予め定められた周期の予め定められ
た期間リフレッシュ動作を行い、その他の期間では、前
記階調電圧の書き換えを行うことを特徴とする液晶表示
装置。 - 【請求項９】マトリクス状に配置された複数の画素を備
えた液晶パネルを備える液晶表示装置であって、 前記マトリックス状に配置された画素の内、列を選択す
るＸ選択信号を出力するＸ選択信号生成部と、 前記マトリックス状に配置された画素の内、行を選択す
るＹ選択信号を出力するＹ選択信号生成部とを有し、 前記液晶パネルは、前記Ｙ選択信号生成部からのＹ選択
信号により行を選択するための複数のＹ選択信号線と、
前記Ｘ選択信号生成部からのＸ選択信号により列を選択
するための複数のＸ選択信号線と、前記複数の画素の各
列の画素に表示データの持つ階調情報に応じた階調電圧
を与える階調信号線とを有し、 前記Ｘ選択信号生成部は、階調情報を含む表示データ
と、前記表示データを表示すべき位置を示すアドレス情
報を入力し、前記表示データとアドレス情報を基に、前
記階調情報に応じた階調電圧を生成することを特徴とす
る液晶表示装置。 - 【請求項１０】マトリクス状に配置された複数の画素を
備えた液晶パネルを備える液晶表示装置であって、 前記マトリックス状に配置された画素の内、行を選択す
るＹ選択信号を出力するＹ選択信号生成部とを有し、 前記液晶パネルは、 前記Ｙ選択信号生成部からのＹ選択信号を入力する行を
選択するための複数のＹ選択信号線と、各列の画素に表
示データの持つ階調情報に応じた階調電圧を与える階調
信号線と、前記複数の画素の夫々に対応して階調電圧を
保持するメモリ手段を備え、 選択状態を示す信号を与えられた前記Ｙ選択信号線上の
画素に対応するメモリ手段に、前記階調信号線から表示
データが表す階調情報に応じた階調電圧を与えること
で、前記Ｙ選択信号線上の画素に階調を表示させること
を特徴とする液晶表示装置。 - 【請求項１１】少なくとも一方が透明の一対の基板と、
その一対の基板に狭持された液晶層を有し、複数の画素
をマトリックス状に配置する液晶パネルを有する液晶表
示装置において、 前記マトリックス状に配置された画素の内、行を選択す
るＹ選択信号を出力するＹ選択信号生成部とを有し、 前記液晶パネルの前記一対の基板の一方には、前記複数
の画素から特定画素を特定するよう、前記Ｙ選択信号生
成部からのＹ選択信号により行を選択するための複数の
Ｙ選択信号線と、各列の画素毎に表示データの持つ階調
情報に応じた階調電圧を与えるための複数の階調信号線
を配置し、 前記画素には、対応する前記Ｙ選択信号線及び前記階調
信号線が接続され、 前記画素は、前記Ｙ選択信号線から与えられる信号が選
択状態を示すタイミングで、階調信号線から与えられる
表示データの持つ階調情報に応じた階調電圧を保持する
メモリ手段と、該メモリ手段が保持した電圧レベルを時
間変調して２値のパルス幅信号を生成するパルス幅変換
手段と、該２値のパルス幅信号の“ハイ”と“ロー”に
従い、交流信号と該交流信号のセンタ電圧を切換えるス
イッチ手段と、該スイッチ手段と接続された画素電極か
らとを有し、該一対の基板の他方には、全画素共通の対
向電極が具備され、該対向電極には該センタ電圧が印加
されることを特徴とする液晶表示装置。 - 【請求項１２】請求項１１の液晶表示装置において、前
記画素内部に具備されたパルス幅変換手段は、 前記メモリ手段で保持された階調電圧に、時間毎に電位
が変化するスイープ信号の電圧を加算する手段と、この
加算された電圧のレベルがある設定値を超えるかどうか
で、“ハイ”または“ロー”を出力するスイッチ手段か
ら構成されることを特徴とする液晶表示装置。 - 【請求項１３】請求項１１または１２の液晶表示装置に
おいて、 前記画素電極に交流信号を出力する時間は、該交流信号
の交流周期Ｔを表示データ持つ階調数の二乗で分割した
時間ｔａに対し、ｔａと階調情報を階調情報の二乗を乗
算した時間であり、前記交流信号の振幅は一定であるこ
とを特徴とする液晶表示装置。 - 【請求項１４】請求項１１または１２の液晶表示装置に
おいて、 前記画素電極に交流信号を出力する時間は、該交流信号
の交流周期Ｔを表示データ持つ階調数で分割した時間ｔ
ｂに対し、ｔｂと階調情報を乗算した時間であり、前記
交流信号の振幅は、２を前記階調数で除算した値の平方
根に、基準振幅αを乗算した値ずつ前記分割時間ｔｂ毎
に増加することを特徴とする液晶表示装置。 - 【請求項１５】行を選択するための複数のＹ選択信号線
と、各列の画素に表示データの持つ階調情報に応じた階
調電圧を与える階調信号線と、前記Ｙ選択信号線と前記
階調信号線の交点に対応して、それぞれ階調電圧を保持
するメモリ機能を備えた画素を配置したマトリクス型の
液晶パネルであって、 前記液晶パネルは、前記表示データを表示すべき位置を
示す行方向のアドレス情報と、表示すべき位置にある行
の表示データとを入力し、 前記アドレス情報を基に前記複数のＹ選択信号線の１つ
を選択するＹ駆動回路と、 前記表示データを基に、前記階調情報に応じた階調電圧
を生成する、階調電圧駆動回路を備えたことを特徴とす
る液晶表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000205561A JP3705086B2 (ja) | 2000-07-03 | 2000-07-03 | 液晶表示装置 |
| TW090114618A TWI248055B (en) | 2000-07-03 | 2001-06-15 | LCD device and display method thereof |
| US09/895,065 US6801177B2 (en) | 2000-07-03 | 2001-07-02 | Liquid crystal display device |
| KR10-2001-0039403A KR100426760B1 (ko) | 2000-07-03 | 2001-07-03 | 액정 표시 장치 |
| US10/954,109 US7064736B2 (en) | 2000-07-03 | 2004-09-30 | Liquid crystal display device |
| US11/438,362 US20060256055A1 (en) | 2000-07-03 | 2006-05-23 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000205561A JP3705086B2 (ja) | 2000-07-03 | 2000-07-03 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002023705A true JP2002023705A (ja) | 2002-01-25 |
| JP3705086B2 JP3705086B2 (ja) | 2005-10-12 |
Family
ID=18702624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000205561A Expired - Fee Related JP3705086B2 (ja) | 2000-07-03 | 2000-07-03 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US6801177B2 (ja) |
| JP (1) | JP3705086B2 (ja) |
| KR (1) | KR100426760B1 (ja) |
| TW (1) | TWI248055B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100548742B1 (ko) * | 2001-10-25 | 2006-02-02 | 샤프 가부시키가이샤 | 표시소자 및 그의 계조구동방법 |
| US7173593B2 (en) | 2002-09-17 | 2007-02-06 | Advanced Lcd Technologies Development Center Co., Ltd. | Memory circuit, display circuit, and display device |
| US7187373B2 (en) | 2002-10-11 | 2007-03-06 | Mitsubishi Denki Kabushiki Kaisha | Display apparatus |
| JP2007508592A (ja) * | 2003-10-17 | 2007-04-05 | アトメル グルノーブル エス．ア． | 液晶マイクロディスプレイ |
| KR101363764B1 (ko) | 2007-12-07 | 2014-02-18 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US9307611B2 (en) | 2012-05-18 | 2016-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Pixel circuit, display device, and electronic device |
| JP2016051088A (ja) * | 2014-08-30 | 2016-04-11 | 京セラディスプレイ株式会社 | ドットマトリクス型表示装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408301B1 (ko) * | 2001-12-31 | 2003-12-01 | 삼성전자주식회사 | 화상 표시 소자 구동 장치 및 설계 방법 |
| JP3868826B2 (ja) * | 2002-02-25 | 2007-01-17 | シャープ株式会社 | 画像表示装置の駆動方法および画像表示装置の駆動装置 |
| KR100885019B1 (ko) * | 2002-10-29 | 2009-02-20 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2005043829A (ja) * | 2003-07-25 | 2005-02-17 | Nec Electronics Corp | フラットディスプレイ用ドライバー及び画面表示方法 |
| JP3813144B2 (ja) * | 2003-09-12 | 2006-08-23 | ローム株式会社 | 発光制御回路 |
| JP4935979B2 (ja) * | 2006-08-10 | 2012-05-23 | カシオ計算機株式会社 | 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法 |
| WO2010035548A1 (ja) * | 2008-09-24 | 2010-04-01 | シャープ株式会社 | 液晶表示装置、アクティブマトリクス基板、電子機器 |
| JP5907899B2 (ja) * | 2010-03-15 | 2016-04-26 | シーリアル テクノロジーズ ソシエテ アノニムＳｅｅｒｅａｌ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｓ．Ａ． | 空間光変調器のバックプレーンデバイス及びバックプレーンデバイスを操作する方法 |
| CN105761701B (zh) * | 2016-05-20 | 2018-10-30 | 深圳市华星光电技术有限公司 | 处理向液晶显示器提供的栅极电压信号的电路 |
| US10978028B2 (en) * | 2018-09-17 | 2021-04-13 | Apple Inc. | Correction for defective memory of a memory-in-pixel display |
| US20200143762A1 (en) * | 2018-11-01 | 2020-05-07 | HKC Corporation Limited | Display driving device, display device and display module |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02245793A (ja) * | 1989-03-20 | 1990-10-01 | Hitachi Ltd | マトリックス表示装置 |
| US5696531A (en) | 1991-02-05 | 1997-12-09 | Minolta Camera Kabushiki Kaisha | Image display apparatus capable of combining image displayed with high resolution and image displayed with low resolution |
| US5206633A (en) * | 1991-08-19 | 1993-04-27 | International Business Machines Corp. | Self calibrating brightness controls for digitally operated liquid crystal display system |
| JPH0588643A (ja) * | 1991-09-27 | 1993-04-09 | Casio Comput Co Ltd | 液晶駆動回路および液晶表示装置 |
| JP3349527B2 (ja) * | 1991-10-01 | 2002-11-25 | 株式会社日立製作所 | 液晶中間調表示装置 |
| JPH07129127A (ja) * | 1993-11-05 | 1995-05-19 | Internatl Business Mach Corp <Ibm> | 液晶表示装置の駆動方法及び装置 |
| US5798746A (en) * | 1993-12-27 | 1998-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JPH07253764A (ja) | 1994-03-15 | 1995-10-03 | Sharp Corp | 液晶表示装置 |
| JP2715943B2 (ja) * | 1994-12-02 | 1998-02-18 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
| JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
| JPH09101506A (ja) * | 1995-07-31 | 1997-04-15 | Victor Co Of Japan Ltd | 液晶表示装置 |
| US5945972A (en) | 1995-11-30 | 1999-08-31 | Kabushiki Kaisha Toshiba | Display device |
| JP3485229B2 (ja) | 1995-11-30 | 2004-01-13 | 株式会社東芝 | 表示装置 |
| KR100270147B1 (ko) * | 1996-03-01 | 2000-10-16 | 니시무로 타이죠 | 액정표시장치 |
| JP3305946B2 (ja) | 1996-03-07 | 2002-07-24 | 株式会社東芝 | 液晶表示装置 |
| JPH09258168A (ja) * | 1996-03-19 | 1997-10-03 | Hitachi Ltd | 液晶表示装置 |
| JPH10197848A (ja) | 1996-12-28 | 1998-07-31 | Casio Comput Co Ltd | 液晶表示素子駆動装置 |
| JP3292093B2 (ja) * | 1997-06-10 | 2002-06-17 | 株式会社日立製作所 | 液晶表示装置 |
| JP3900663B2 (ja) * | 1997-06-25 | 2007-04-04 | ソニー株式会社 | 光学空間変調素子及び画像表示装置 |
| JP3533074B2 (ja) * | 1997-10-20 | 2004-05-31 | 日本電気株式会社 | Ｖｒａｍ機能内蔵のｌｅｄパネル |
-
2000
- 2000-07-03 JP JP2000205561A patent/JP3705086B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-15 TW TW090114618A patent/TWI248055B/zh not_active IP Right Cessation
- 2001-07-02 US US09/895,065 patent/US6801177B2/en not_active Expired - Lifetime
- 2001-07-03 KR KR10-2001-0039403A patent/KR100426760B1/ko not_active IP Right Cessation
-
2004
- 2004-09-30 US US10/954,109 patent/US7064736B2/en not_active Expired - Lifetime
-
2006
- 2006-05-23 US US11/438,362 patent/US20060256055A1/en not_active Abandoned
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100548742B1 (ko) * | 2001-10-25 | 2006-02-02 | 샤프 가부시키가이샤 | 표시소자 및 그의 계조구동방법 |
| US7173593B2 (en) | 2002-09-17 | 2007-02-06 | Advanced Lcd Technologies Development Center Co., Ltd. | Memory circuit, display circuit, and display device |
| US7187373B2 (en) | 2002-10-11 | 2007-03-06 | Mitsubishi Denki Kabushiki Kaisha | Display apparatus |
| JP2007508592A (ja) * | 2003-10-17 | 2007-04-05 | アトメル グルノーブル エス．ア． | 液晶マイクロディスプレイ |
| KR101363764B1 (ko) | 2007-12-07 | 2014-02-18 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US9307611B2 (en) | 2012-05-18 | 2016-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Pixel circuit, display device, and electronic device |
| JP2016051088A (ja) * | 2014-08-30 | 2016-04-11 | 京セラディスプレイ株式会社 | ドットマトリクス型表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6801177B2 (en) | 2004-10-05 |
| US20050083286A1 (en) | 2005-04-21 |
| US20060256055A1 (en) | 2006-11-16 |
| US20020000966A1 (en) | 2002-01-03 |
| US7064736B2 (en) | 2006-06-20 |
| TWI248055B (en) | 2006-01-21 |
| KR100426760B1 (ko) | 2004-04-13 |
| JP3705086B2 (ja) | 2005-10-12 |
| KR20020014671A (ko) | 2002-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060256055A1 (en) | Liquid crystal display device | |
| US7176947B2 (en) | Device for driving a display apparatus | |
| JP4786996B2 (ja) | 表示装置 | |
| CN101872585B (zh) | 显示装置 | |
| US4985698A (en) | Display panel driving apparatus | |
| US20020005843A1 (en) | Method of driving display device, display device and electronic apparatus | |
| JP2004240236A (ja) | 表示装置 | |
| CN100476932C (zh) | 显示设备的驱动方法 | |
| KR101340989B1 (ko) | 전기영동 표시장치와 그 구동방법 | |
| JPH05341734A (ja) | 液晶表示装置 | |
| JP4003397B2 (ja) | 液晶駆動装置、液晶駆動方法及び液晶表示装置 | |
| KR0127102B1 (ko) | 표시장치의 구동회로 | |
| US5673061A (en) | Driving circuit for display apparatus | |
| JPH11352464A (ja) | 液晶表示装置および液晶パネル | |
| JP3882642B2 (ja) | 表示装置及び表示用駆動回路 | |
| JP3632589B2 (ja) | 表示駆動装置およびにそれを用いた電気光学装置並びに電子機器 | |
| US7466299B2 (en) | Display device | |
| JPH05188885A (ja) | 液晶表示装置の駆動回路 | |
| JPH09106267A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2002149119A (ja) | 液晶表示装置の駆動方法および駆動回路 | |
| JP2004271899A (ja) | 表示装置 | |
| JP2895889B2 (ja) | 表示装置 | |
| JP4506355B2 (ja) | 電源回路、駆動装置、電気光学装置、電子機器及び駆動電圧供給方法 | |
| JP3061231B2 (ja) | 液晶駆動装置 | |
| JP2003114649A (ja) | 表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050718 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |