JP2001339694A - Image signal processor and image signal processing method - Google Patents
Image signal processor and image signal processing methodInfo
- Publication number
- JP2001339694A JP2001339694A JP2000158119A JP2000158119A JP2001339694A JP 2001339694 A JP2001339694 A JP 2001339694A JP 2000158119 A JP2000158119 A JP 2000158119A JP 2000158119 A JP2000158119 A JP 2000158119A JP 2001339694 A JP2001339694 A JP 2001339694A
- Authority
- JP
- Japan
- Prior art keywords
- data
- field
- interpolation
- image signal
- motion detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
- Television Systems (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、画像信号処理装置
に係り、特にインターレース信号をプログレッシブ信号
に変換(IP変換)する画像信号処理装置およびその方
法に関するものである。The present invention relates to an image signal processing apparatus, and more particularly to an image signal processing apparatus for converting an interlace signal into a progressive signal (IP conversion) and a method thereof.
【0002】[0002]
【従来の技術】テレビジョンやビデオなど、世間の多く
の画像信号は、インターレースである。これに対し、コ
ンピュータ信号は、プログレッシブであり、たとえば、
コンピュータの画像とテレビの画像を同時に同じコンピ
ュータディスプレイ上に表示するためにはインターレー
ス信号をプログレッシブに変換しなければならない。ま
た、インターレース信号は、その特徴から、画像中に細
い横線があるとちらつきが生じてしまうが、プログレッ
シブ信号では、そのようなことがなく、きれいに表示さ
れるため、最近では、家庭用のテレビ受像機でも内部で
インターレースからプログレッシブへの変換を行い、プ
ログレッシブで表示するようになっているものもある。2. Description of the Related Art Many image signals such as television and video are interlaced. In contrast, computer signals are progressive, for example,
In order to simultaneously display a computer image and a television image on the same computer display, the interlaced signal must be converted to progressive. Also, interlaced signals tend to flicker if there are thin horizontal lines in the image due to their characteristics.However, progressive signals do not have such a phenomenon and are clearly displayed. Some machines also internally convert from interlaced to progressive and display progressively.
【0003】IP変換について インターレス信号は、図7に示すように、互いにずれた
1ラインおきのラインデータをもつ2つのフィールドで
一枚のフレームを構成する。これに対して、プログレッ
シブ信号は、図8に示すように、最初からすべてのライ
ンデータが存在している(つまっている)。インターレ
ース信号からプログレッシブに変換する場合、インター
レースでは、1ラインおきのデータしか存在しないた
め、データのないラインについて、補間データを作り出
力する。As shown in FIG. 7, in the IP conversion, an interlace signal forms one frame by two fields having line data of every other line shifted from each other. On the other hand, in the progressive signal, as shown in FIG. 8, all line data are present (blocked) from the beginning. In the case of converting the interlace signal into the progressive data, in the interlace, since only every other line exists, interpolation data is generated and output for a line having no data.
【0004】この補間データは、いろいろな作り方があ
るが、一般的には、図9に示すように、通常は動き検出
を行い、動領域と静止領域に分け、動領域についてはフ
ィールド内のデータから補間データを作成し、静止領域
については、前フィールドの同じラインのデータをその
まま持ってくるという方法が用いられる。そして、従
来、IP変換を行う際の動き検出処理は、現フィールド
と2フィールド遅延のデータを比較して判断していた。The interpolation data can be created in various ways. In general, as shown in FIG. 9, in general, a motion is detected and divided into a moving area and a stationary area. The interpolation method is used to create interpolation data from the data, and bring the data of the same line in the previous field as it is for the still area. Conventionally, in the motion detection processing when performing the IP conversion, the current field is compared with data delayed by two fields to determine.
【0005】[0005]
【発明が解決しようとする課題】ところが、上述したよ
うに従来の方法では、IP変換を行う元映像に文字テロ
ップが高速スクロールするような映像があった場合に、
動き検出が破綻し文字テロップのスクロールが、尾を引
いたような感じになってしまっていた。However, as described above, in the conventional method, when there is an image in which the character telop scrolls at high speed in the original image to be subjected to IP conversion,
The motion detection failed, and the scrolling of the character telop seemed to be trailing.
【0006】たとえば、2つの棒が高速にスクロールし
て行く場合、図10に示すようになる。なお、図10の
おいては、便宜的に横向きに図示している。図10
(A)が1フィールド目を、図10(B)が2フィール
ド目を、図10(C)が3フィールド目を、図10
(D)が動き検出の結果を、および図10(E)にIP
変換の結果を示している。ここでは、2フィールド目の
Eラインを補間する。For example, when two bars scroll at a high speed, the result is as shown in FIG. It should be noted that FIG. 10 is illustrated horizontally for convenience. FIG.
10A shows the first field, FIG. 10B shows the second field, FIG. 10C shows the third field, and FIG.
FIG. 10D shows the result of the motion detection, and FIG.
The result of the conversion is shown. Here, the E line in the second field is interpolated.
【0007】動き検出の結果を示す図10(D)におい
て、*は1フィールド目と3フィールド目の差分絶対値
を示し、+は動領域空間広げを示している。そして、従
来の方法に基づくIP変換の結果では、Oのラインにつ
いては2フィールド目はそのままであり、Eのラインに
ついては、動き領域(*,+)は2フィールド目から補
間し、静止領域( )は3フィールド目をそのまま用い
ている。しかし、この場合、図10(E)に示すよう
に、動き検出の空間広げを拡張しても、完全には回避す
ることができず、エラーとなっている。In FIG. 10D showing the result of motion detection, * indicates the absolute value of the difference between the first and third fields, and + indicates the expansion of the moving area space. As a result of the IP conversion based on the conventional method, the second field remains unchanged for the O line, the motion area (*, +) is interpolated from the second field for the E line, and the static area ( ) Uses the third field as it is. However, in this case, as shown in FIG. 10E, even if the space expansion of the motion detection is expanded, it cannot be completely avoided and an error occurs.
【0008】また、従来の方法に基づくIP変換の結果
において、横方向も同様に、LAPでIP変換を行って
いるとき、文字テロップが高速にスクロールするような
画面で、エラーが目立つ。In the result of the IP conversion based on the conventional method, similarly, in the horizontal direction, when the IP conversion is performed by the LAP, an error is conspicuous on a screen in which the character telop scrolls at high speed.
【0009】たとえば、2つの棒が高速にスクロールし
て行く場合、図11に示すようになる。図11(A)が
1フィールド目を、図11(B)が2フィールド目を、
図11(C)が3フィールド目を、図11(D)が動き
検出の結果を、および図11(E)にIP変換の結果を
示している。この場合も、動き検出の結果を示す図11
(D)において、*は1フィールド目と3フィールド目
の差分絶対値を示し、+は動領域空間広げを示してい
る。そして、従来の方法に基づくIP変換の結果では、
動き領域(*,+)は2フィールド目から補間し、静止
領域( )は3フィールド目をそのまま用いている。し
かし、この場合も、図11(E)に示すように、動き検
出の空間広げを拡張しても、完全には回避することがで
きず、エラーとなっている。For example, when the two bars scroll at high speed, the state becomes as shown in FIG. 11A shows the first field, FIG. 11B shows the second field,
FIG. 11C shows the third field, FIG. 11D shows the result of motion detection, and FIG. 11E shows the result of IP conversion. Also in this case, FIG.
In (D), * indicates the absolute value of the difference between the first field and the third field, and + indicates the expansion of the moving region space. And in the result of IP conversion based on the conventional method,
The motion area (*, +) is interpolated from the second field, and the still area () uses the third field as it is. However, also in this case, as shown in FIG. 11E, even if the space expansion of the motion detection is expanded, it cannot be completely avoided and an error occurs.
【0010】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、高速スクロールの画面をIP変
換する際に発生する動き検出の破綻を軽減できる画像信
号処理装置およびその方法を提供することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an image signal processing apparatus and method capable of reducing a failure in motion detection that occurs when performing high-speed scrolling screen IP conversion. Is to do.
【0011】[0011]
【課題を解決するための手段】上記目的を達成するた
め、本発明は、インターレース信号のデータが存在しな
いラインについて、動き検出を行い、インターレース信
号のデータが存在しないラインについて、補間データを
作成し、当該補間データに基づいて画像データをインタ
ーレース信号からプログレッシブ信号に変換する画像信
号処理装置であって、画像データをインターレース信号
からプログレッシブ信号に変換する際の動き検出を、現
フィールドと2フィールド遅延のデータと1フィールド
遅延のデータから補間して作成したデータと前フィール
ドの動き検出結果とに基づいてピクセルごとに行い、動
いている領域は、1フィールド遅延のデータからフィー
ルド内補間して補間データを作成し、静止している領域
は、現フィールドのデータ又は、2フィールド遅延のデ
ータ又は、現フィールドのデータおよび2フィールド遅
延のデータから補間データを作成する処理手段を有す
る。In order to achieve the above object, the present invention performs motion detection on a line where no interlace signal data exists, and creates interpolation data for a line where no interlace signal data exists. An image signal processing device for converting image data from an interlaced signal to a progressive signal based on the interpolation data, wherein the motion detection when converting the image data from an interlaced signal to a progressive signal is performed using a current field and a two-field delay. This is performed for each pixel based on the data created by interpolating from the data and the one-field delay data and the motion detection result of the previous field, and the moving area is interpolated by intra-field interpolation from the one-field delay data. The created and stationary area is Over data or two-field delay data or has a processing means for producing interpolation data from the data of the data and the two-field delay in the current field.
【0012】また、本発明では、上記処理手段は、フィ
ールド内補間の結果と、フィールド間補間の結果が、所
定のしきい値を超える場合は、動き領域とみなしフィー
ルド内補間を行う。In the present invention, when the result of the intra-field interpolation and the result of the inter-field interpolation exceed a predetermined threshold, the processing means performs the intra-field interpolation assuming that the area is a motion area.
【0013】また、本発明では、上記処理手段は、前フ
ィールドの動き検出の結果に応じて上記しきい値を自動
的に調整する。Further, in the present invention, the processing means automatically adjusts the threshold value according to the result of the motion detection in the previous field.
【0014】また、本発明では、上記処理手段は、前フ
ィールドの動き検出結果が静止ならば上記しきい値を大
きくし、動きならばしきい値を小さくする。In the present invention, the processing means increases the threshold value if the motion detection result of the previous field is stationary, and decreases the threshold value if the motion is detected.
【0015】また、本発明では、上記処理手段は、要素
プロセッサを1次元的に多並列にしたSIMD制御プロ
セッサを有する。Further, in the present invention, the processing means has a SIMD control processor in which element processors are one-dimensionally and multi-parallel.
【0016】また、本発明では、上記要素プロセッサを
1次元的に多並列したSIMD制御プロセッサは、ビッ
ト処理である。Further, according to the present invention, the SIMD control processor in which the above-mentioned element processors are multi-paralleled one-dimensionally is bit processing.
【0017】また、本発明は、インターレース信号のデ
ータが存在しないラインについて、動き検出を行い、イ
ンターレース信号のデータが存在しないラインについ
て、補間データを作成し、当該補間データに基づいて画
像データをインターレース信号からプログレッシブ信号
に変換する画像信号処理方法であって、画像データをイ
ンターレース信号からプログレッシブ信号に変換する際
の動き検出を、現フィールドと2フィールド遅延のデー
タと1フィールド遅延のデータから補間して作成したデ
ータと前フィールドの動き検出結果とに基づいて行い、
動いている領域は、1フィールド遅延のデータからフィ
ールド内補間して補間データを作成し、静止している領
域は、現フィールドのデータ又は2フィールド遅延のデ
ータ又は現フィールドのデータおよび2フィールド遅延
のデータからフィールド間補間して補間データを作成す
る。Further, according to the present invention, motion detection is performed on a line where no interlace signal data exists, interpolation data is created for a line where no interlace signal data exists, and image data is interlaced based on the interpolation data. An image signal processing method for converting a signal into a progressive signal, wherein motion detection when converting image data from an interlaced signal to a progressive signal is performed by interpolating from a current field, data of a two-field delay, and data of a one-field delay. Based on the created data and the motion detection result of the previous field,
The moving area creates interpolation data by intra-field interpolation from the data of one field delay, and the stationary area shows the data of the current field or the data of two fields delay or the data of the current field and the data of two fields delay. Interpolate between data to create interpolated data.
【0018】本発明によれば、IP変換する際の動き検
出が、現フィールドと2フィールド遅延のデータと1フ
ィールド遅延のデータから補間して作成したデータと前
フィールドの動き検出結果とに基づいて行われる。そし
て、動いている領域は、1フィールド遅延のデータから
フィールド内補間して補間データが作成される。一方、
静止している領域は、現フィールドのデータからフィー
ルド間補間して補間データが作成される。また、フィー
ルド内補間の結果と、フィールド間補間の結果が、所定
のしきい値を超える場合は、動き領域とみなしフィール
ド内補間が行われる。また、前フィールドの動き検出が
静止ならばしきい値が大きくなるように調整され、動き
ならばしきい値が小さくなるように調整される。これに
より、静止が続いた場合には、しきい値がだんだん高く
なり、ちらつきなくIP変換を行うことができる。According to the present invention, the motion detection at the time of IP conversion is performed based on the data generated by interpolating the current field, the data of the two-field delay, the data of the one-field delay, and the motion detection result of the previous field. Done. In the moving area, interpolation data is created by performing intra-field interpolation from data delayed by one field. on the other hand,
In the stationary area, interpolated data is created by inter-field interpolation from the data of the current field. If the result of the intra-field interpolation and the result of the inter-field interpolation exceed a predetermined threshold value, the intra-field interpolation is performed assuming that the area is a motion area. If the motion detection of the previous field is stationary, the threshold is adjusted to be large, and if the motion is detected, the threshold is adjusted to be small. Thus, when the stationary state continues, the threshold value gradually increases, and the IP conversion can be performed without flicker.
【0019】[0019]
【発明の実施の形態】図1は、本発明に係る画像信号処
理装置の一実施形態を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of an image signal processing apparatus according to the present invention.
【0020】この画像信号処理装置10は、図1に示す
ように、処理手段としてのディジタルシグナルプロセッ
サ(DSP)11、および1フィールドディレイを生成
するためのメモリ12,13を主構成要素として有して
いる。As shown in FIG. 1, the image signal processing apparatus 10 has a digital signal processor (DSP) 11 as processing means and memories 12 and 13 for generating one-field delay as main components. ing.
【0021】DSP11は、図示しない制御系によるパ
ラメータに基づいて、画像ソースによる画像信号をイン
タレース信号からプログレッシブ信号に変換するIP
(インタレース/プログレッシブ)変換を行う。DSP
11は、インターレース信号からプログレッシブ信号に
変換するIP変換の際のデータのないラインについて、
補間データを作成するときに行う動き検出を、現フィー
ルドと2フィールド遅延のデータと1フィールド遅延の
データから補間して作成したデータと前フィールドの動
き検出結果とに基づいて行い、動いている領域は、1フ
ィールド遅延のデータからフィールド内補間して補間デ
ータを作成し、静止している領域は、現フィールドのデ
ータからフィールド間補間して補間データを作成する。
そして、DSP11は、フィールド内補間の結果と、後
述するようにフィールド間補間の結果が、あるしきい値
を超える場合は、動き領域とみなしフィールド内補間を
行う。また、DSP11は、前フィールドの動き検出の
結果に応じてしきい値を調整する。具体的には、前フィ
ールドの動き検出結果が静止ならばしきい値を大きく
し、動きならばしきい値を小さくする。The DSP 11 converts an image signal from an image source from an interlace signal to a progressive signal based on a parameter from a control system (not shown).
(Interlace / progressive) conversion is performed. DSP
Reference numeral 11 denotes a line without data at the time of IP conversion for converting an interlace signal into a progressive signal.
The motion detection performed when creating the interpolation data is performed based on the data generated by interpolating from the current field, the data of the two-field delay, the data of the one-field delay, and the result of the motion detection of the previous field. Creates interpolated data by performing intra-field interpolation from data delayed by one field, and creates interpolation data by inter-field interpolation from data of the current field in a stationary area.
When the result of the intra-field interpolation and the result of the inter-field interpolation, as described later, exceed a certain threshold, the DSP 11 performs the intra-field interpolation assuming that the area is a motion area. Also, the DSP 11 adjusts the threshold according to the result of the motion detection in the previous field. Specifically, if the motion detection result of the previous field is stationary, the threshold is increased, and if the motion is detected, the threshold is decreased.
【0022】1フィールド分のディレイを生成するため
のメモリ12(M1)、13(M2)は、DSP11の
画像データの入力段に配置されている。画像データの入
力ラインが、メモリ12の入力端子と、DSP11の第
1入力端子(I1)に接続されている。メモリ12の出
力端子がメモリ13の入力端子とDSP21の第2入力
端子(I2)に接続されている。そして、メモリ13の
出力端子がDSPの第3入力端子(I3)に接続されて
いる。The memories 12 (M 1) and 13 (M 2) for generating a delay for one field are arranged at the image data input stage of the DSP 11. An input line for image data is connected to an input terminal of the memory 12 and a first input terminal (I1) of the DSP 11. An output terminal of the memory 12 is connected to an input terminal of the memory 13 and a second input terminal (I2) of the DSP 21. The output terminal of the memory 13 is connected to the third input terminal (I3) of the DSP.
【0023】DSP11は、リニアアレイ(線型配列)
型DSP、たとえば要素プロセッサを1次元的に多並列
にしたSIMD(Single Instruction Stream Multiple
Data stream) 制御方式の並列プロセッサにより構成さ
れる。The DSP 11 is a linear array (linear array)
Type DSP, for example, SIMD (Single Instruction Stream Multiple) in which element processors are made one-dimensionally multi-parallel.
Data stream) It is composed of a control type parallel processor.
【0024】以下に、SIMD制御プロセッサの具体的
な構成、およびDSP11におけるIP変換処理の具体
的な処理内容について、図面に関連付けて順を追って説
明する。Hereinafter, the specific configuration of the SIMD control processor and the specific processing contents of the IP conversion processing in the DSP 11 will be described in order with reference to the drawings.
【0025】SIMD制御プロセッサの基本的な構成 以下、SIMD制御プロセッサの構成を、図2に関連付
けて説明する。このSIMD制御プロセッサ100は、
図2に示すように、入力ポインタ(入力スキップレジス
タ)101、入力SAM(シリアルアクセスメモリ)部
(入力レジスタ)102、データメモリ部(ローカルメ
モリ)103、ALU(Arithmetic and
Logic Unit)アレイ部104、出力SAM
部(出力レジスタ)105、出力ポインタ(出力スキッ
プレジスタ)106およびプログラム制御部107によ
り構成されている。 Basic Configuration of SIMD Control Processor Hereinafter, the configuration of the SIMD control processor will be described with reference to FIG. This SIMD control processor 100
As shown in FIG. 2, an input pointer (input skip register) 101, an input SAM (serial access memory) unit (input register) 102, a data memory unit (local memory) 103, and an ALU (Arithmetic and)
Logic Unit) Array unit 104, output SAM
It comprises a unit (output register) 105, an output pointer (output skip register) 106, and a program control unit 107.
【0026】これらの構成部分のうち、入力SAM部1
02、データメモリ部103および出力SAM部105
は、主にメモリから構成される。入力SAM部102、
データメモリ部103、ALUアレイ部104および出
力SAM部105は、リニアアレイ(線形配列)形式に
並列化された複数(原画像の1水平走査期間分の画素数
H以上)の要素プロセッサ110を構成する。要素プロ
セッサ110それぞれ(単一エレメント)は、独立した
プロセッサの構成部分を有しており、図2において斜線
を付して示す部分に対応する。また、複数の要素プロセ
ッサ110は、図2において横方向に並列に配列され、
要素プロセッサ群を構成する。Of these components, the input SAM 1
02, data memory unit 103 and output SAM unit 105
Is mainly composed of a memory. Input SAM unit 102,
The data memory unit 103, the ALU array unit 104, and the output SAM unit 105 constitute a plurality of (more than the number of pixels H for one horizontal scanning period of the original image) element processors 110 parallelized in a linear array (linear array) format. I do. Each of the element processors 110 (single element) has an independent processor component, and corresponds to a hatched portion in FIG. The plurality of element processors 110 are arranged in parallel in the horizontal direction in FIG.
Construct an element processor group.
【0027】入力ポインタ(入力スキップレジスタ)1
01は、1ビットシフトレジスタであり、外部の画像処
理機器(図示せず)等から原画像の1画素分の画素デー
タが入力されるたびに、論理値1(H)の1ビット信号
〔入力ポインタ信号(SIP)〕をシフトすることによ
り、入力された1画素分の画素データを担当する要素プ
ロセッサ110を指定し、指定した要素プロセッサ11
0の入力SAM部102(入力SAMセル)に、対応す
る原画像の画素データを書き込む。Input pointer (input skip register) 1
Reference numeral 01 denotes a 1-bit shift register. Each time pixel data for one pixel of an original image is input from an external image processing device (not shown) or the like, a 1-bit signal of logical value 1 (H) is input. Pointer signal (SIP)] to designate the element processor 110 that is in charge of the input pixel data of one pixel, and
The pixel data of the corresponding original image is written to the input SAM unit 102 (input SAM cell) of 0.
【0028】つまり、入力ポインタ101は、原画像の
1水平走査期間ごとに、まず、図2の左端の要素プロセ
ッサ110に対する入力ポインタ信号を論理値1とし
て、画素データに同期したクロック信号に応じて入力さ
れる最初の原画像の画素データを、図2に示したSIM
D制御プロセッサ100の左端の要素プロセッサ100
の入力SAM部102に書き込み、さらにその後、クロ
ック信号が1周期分変化するたびに、順次、右隣の要素
プロセッサ110に対する論理値1の入力ポインタ信号
が右方にシフトして、要素プロセッサ110それぞれの
入力SAM部102に、原画像の画像データを1画素分
ずつ書き込んでゆく。That is, the input pointer 101 sets the logical value of the input pointer signal to the element processor 110 at the left end of FIG. 2 to 1 at every horizontal scanning period of the original image, and responds to the clock signal synchronized with the pixel data. The pixel data of the first input original image is converted to the SIM data shown in FIG.
The leftmost element processor 100 of the D control processor 100
Then, every time the clock signal changes by one cycle, the input pointer signal of the logical value 1 to the element processor 110 on the right is sequentially shifted rightward, and each of the element processors 110 , The image data of the original image is written one pixel at a time into the input SAM unit 102.
【0029】入力SAM部(入力レジスタ)102は、
上述したように入力ポインタ101から入力される入力
ポインタ信号が論理値1になった場合に、外部の画像処
理機器等から入力端子DINに入力される1画素分の画
素データ(入力データ)を記憶する。つまり、要素プロ
セッサ110の入力SAM部102は、全体として、水
平走査期間ごとに、原画像の1水平走査期間分の画素デ
ータを記憶する。さらに、入力SAM部102は、記憶
した1水平走査期間分の原画像の画素データ(入力デー
タ)を、プログラム制御部107の制御に従って、次の
水平走査帰線期間において、必要に応じてデータメモリ
部103に対して転送する。The input SAM unit (input register) 102
As described above, when the input pointer signal input from the input pointer 101 becomes a logical value 1, pixel data (input data) for one pixel input to the input terminal DIN from an external image processing device or the like is stored. I do. That is, the input SAM unit 102 of the element processor 110 stores pixel data for one horizontal scanning period of the original image as a whole for each horizontal scanning period. Further, the input SAM unit 102 stores the pixel data (input data) of the stored original image for one horizontal scanning period in a data memory as needed in the next horizontal scanning retrace period according to the control of the program control unit 107. Transfer to the unit 103.
【0030】データメモリ部(ローカルメモリ)103
は、プログラム制御部107の制御に従い、入力ポイン
タ101から入力される入力ポインタ信号(SIP)の
論理値に応じて、入力SAM部102に入力された原画
像の画素データ、演算途中のデータ、および、定数デー
タ等を記憶し、ALUアレイ部104に対して出力す
る。Data memory section (local memory) 103
Under the control of the program control unit 107, pixel data of the original image input to the input SAM unit 102, data in the middle of calculation, and data corresponding to the logical value of the input pointer signal (SIP) input from the input pointer 101 , Constant data, etc., and output them to the ALU array unit 104.
【0031】ALUアレイ部104は、プログラム制御
部107の制御に従って、データメモリ部103から入
力される原画像の画素データ、演算途中のデータ、およ
び、定数データ等に対して算術演算処理および論理演算
処理を行って、データメモリ部103の所定のアドレス
に記憶する。なお、ALUアレイ部104は、原画像の
画素データに対する演算処理を全てビット単位で行い、
1サイクルごとに1ビット分のデータを演算処理する。Under control of the program control unit 107, the ALU array unit 104 performs arithmetic operation processing and logical operation on pixel data of the original image, data in the middle of operation, constant data, and the like input from the data memory unit 103. Processing is performed and stored at a predetermined address in the data memory unit 103. The ALU array unit 104 performs all the arithmetic processing on the pixel data of the original image in bit units,
The arithmetic processing is performed on data of one bit every one cycle.
【0032】出力SAM部(出力レジスタ)105は、
プログラム制御部107の制御に従って、1水平走査期
間に割り当てられている処理が終了した場合に、データ
メモリ部103から処理結果の転送を受け記憶する。ま
た、出力SAM部105は、出力ポインタ106から入
力される出力ポインタ信号(SOP)に応じて記憶した
データを外部に出力する。The output SAM unit (output register) 105
Under the control of the program control unit 107, when the processing assigned to one horizontal scanning period is completed, the processing result is transferred from the data memory unit 103 and stored. The output SAM unit 105 outputs the stored data to the outside according to an output pointer signal (SOP) input from the output pointer 106.
【0033】出力ポインタ(出力スキップレジスタ)1
06は、1ビットシフトレジスタにより構成され、出力
SAM部105に対して出力ポインタ信号(SOP)を
選択的に活性化して、処理結果(出力データ)の出力を
制御する。Output pointer (output skip register) 1
Reference numeral 06 denotes a 1-bit shift register that selectively activates an output pointer signal (SOP) to the output SAM unit 105 and controls output of a processing result (output data).
【0034】プログラム制御部107は、プログラムメ
モリ、プログラムメモリに記憶されたプログラムの進行
を制御するシーケンス制御回路、および、入力SAM部
102、データメモリ部103および出力SAM部10
5を構成するメモリ用の「ロウ(ROW)」アドレスコデー
タ(いずれも図示せず)等から構成される。プログラム
制御部107は、これらの構成部分により、単一のプロ
グラムを記憶し、原画像の水平走査期間ごとに、記憶し
た単一のプログラムに基づいて各種制御信号を生成し、
生成した各種制御信号を介して全ての要素プロセッサ1
10を連動して制御することにより画像データに対する
処理を行う。このように、単一のプログラムに基づいて
複数の要素プロセッサを制御することを、SIMD制御
と称する。The program control unit 107 includes a program memory, a sequence control circuit for controlling the progress of a program stored in the program memory, the input SAM unit 102, the data memory unit 103, and the output SAM unit 10.
5 is composed of "ROW" address code data (both not shown) for the memory and the like. The program control unit 107 stores a single program by these components, generates various control signals based on the stored single program for each horizontal scanning period of the original image,
All the element processors 1 through the generated various control signals
The image data is processed by interlocking and controlling the image data 10. Controlling a plurality of element processors based on a single program in this manner is referred to as SIMD control.
【0035】各要素プロセッサ(プロセッサエレメン
ト)110は、1ビットプロセッサであり、外部の画像
処理機器や前段の回路から入力される原画像の画素デー
タそれぞれに対して、論理演算処理および算術演算処理
を行い、要素プロセッサ110全体として、FIRディ
ジタルフィルタによる水平方向および垂直方向のフィル
タリング処理等を実現する。なお、プログラム制御部1
07によるSIMD制御は、水平走査期間を周期として
行われるので、各要素プロセッサ110は、最大、水平
走査期間を要素プロセッサ110の命令サイクルの周期
で除算して得られるステップ数のプログラムを、各水平
走査期間ごとに実行し得る。Each element processor (processor element) 110 is a 1-bit processor, and performs a logical operation process and an arithmetic operation process on pixel data of an original image input from an external image processing device or a preceding circuit. Then, as a whole, the element processor 110 realizes a filtering process in a horizontal direction and a vertical direction using an FIR digital filter. The program control unit 1
07 is performed with the horizontal scanning period as a cycle. Therefore, each element processor 110 divides the program of the maximum number of steps obtained by dividing the horizontal scanning period by the cycle of the instruction cycle of the element processor 110 into each horizontal line. It can be performed every scan period.
【0036】また、要素プロセッサ110は、隣接する
要素プロセッサ110と接続されており、必要に応じ
て、隣接する要素プロセッサ110とプロセッサ間通信
を行う機能を有する。つまり、各要素プロセッサ110
は、プログラム制御部107のSIMD制御に従って、
例えば、右隣または左隣の要素プロセッサ110のデー
タメモリ部103等にアクセスして処理を行うことがで
き、また、右隣の要素プロセッサ110へのアクセスを
繰り返すことにより、要素プロセッサ110は直接接続
されていない要素プロセッサ110のデータメモリ部1
03に対してアクセスし、データを読み出すことができ
る。要素プロセッサ110は、隣接プロセッサ間の通信
機能を利用して、水平方向のフィルタリング処理を全体
として実現する。The element processor 110 is connected to the adjacent element processor 110 and has a function of performing inter-processor communication with the adjacent element processor 110 as necessary. That is, each element processor 110
According to the SIMD control of the program control unit 107,
For example, the processing can be performed by accessing the data memory unit 103 or the like of the element processor 110 on the right or left side. By repeating the access to the element processor 110 on the right side, the element processors 110 are directly connected. Data unit 1 of the element processor 110 that has not been
03 can be accessed and data can be read. The element processor 110 realizes a horizontal filtering process as a whole by using a communication function between adjacent processors.
【0037】ここで、たとえば、水平方向に10画素程
度離れた画素データとの間の演算処理が必要になる場合
等、プロセッサ間通信を行うとプログラムステップが非
常に多くなってしまうが、実際のFIRフィルタ処理
は、10画素も離れた画素データ間の演算処理をほとん
ど含まず、連続する画素データに対する演算処理がほと
んどである。従って、プロセッサ間通信を行うFIRフ
ィルタ処理のプログラムステップが増加して非能率にな
るということはほとんどあり得ない。Here, for example, when arithmetic processing between pixel data separated by about 10 pixels in the horizontal direction is required, the number of program steps becomes extremely large when communication between processors is performed. The FIR filter processing hardly includes arithmetic processing between pixel data separated by as much as 10 pixels, and mostly includes arithmetic processing on continuous pixel data. Therefore, it is very unlikely that the number of program steps of the FIR filter processing for performing inter-processor communication increases and becomes inefficient.
【0038】また、各要素プロセッサ110は、常に水
平走査方向における同一位置の画素データを専門に担当
して処理する。したがって、入力SAM部102から原
画像の画素データ(入力データ)を転送する先のデータ
メモリ部103の書き込みアドレスを水平走査期間の初
期ごとに変更して、過去の水平走査期間の入力データを
保持しておくことができるので、要素プロセッサ110
は、原画像の画素データを垂直方向にもフィルタリング
することができる。Each of the element processors 110 always processes the pixel data at the same position in the horizontal scanning direction exclusively. Therefore, the write address of the data memory unit 103 to which the pixel data (input data) of the original image is transferred from the input SAM unit 102 is changed at each initial stage of the horizontal scanning period to retain the input data of the past horizontal scanning period. The element processor 110
Can also filter the pixel data of the original image in the vertical direction.
【0039】なお、要素プロセッサ110それぞれにお
ける原画像の画素データ(入力データ)を入力SAM部
102に書き込む入力処理(第1の処理)、プログラム
制御部107の制御に従って、入力SAM部102に記
憶された入力データのデータメモリ部103への転送処
理、ALUアレイ部104による演算処理、出力SAM
部105への処理結果(出力データ)の転送処理(第2
の処理)、および、出力SAM部105からの出力デー
タの出力処理(第3の処理)は、処理周期を1水平走査
期間としたパイプライン形式で実行される。したがっ
て、入力データに着目した場合、同一の入力データに対
する第1〜第3の処理それぞれは1水平走査期間分の処
理時間を要するので、これら3つの処理の開始から終了
までには、3水平走査期間分の処理時間が必要とされ
る。しかしながら、これら3つの処理がパイプライン形
式で並行して実行されるので、平均すると、1水平走査
期間分の入力データの処理には、1水平走査期間分の処
理時間しか必要とされない。Note that the input processing (first processing) of writing pixel data (input data) of the original image into the input SAM unit 102 in each of the element processors 110 is stored in the input SAM unit 102 under the control of the program control unit 107. Transfer processing of input data to the data memory unit 103, arithmetic processing by the ALU array unit 104, output SAM
Transfer process (output data) to the processing unit 105 (second
) And the process of outputting output data from the output SAM unit 105 (third process) are executed in a pipeline format with a processing cycle of one horizontal scanning period. Therefore, when focusing on input data, each of the first to third processes for the same input data requires a processing time of one horizontal scanning period. Processing time for a period is required. However, since these three processes are executed in parallel in a pipeline format, on average, processing of input data for one horizontal scanning period requires only a processing time for one horizontal scanning period.
【0040】以下、図2に示した画像処理用のリニアア
レイ型SIMD制御プロセッサの基本的な動作を説明す
る。The basic operation of the linear array type SIMD control processor for image processing shown in FIG. 2 will be described below.
【0041】入力ポインタ101では、最初の水平走査
期間(第1の水平走査期間)において、入力された原画
像の画素データに同期したクロックに応じて、各要素プ
ロセッサ110に対する論理値1(H)の入力ポインタ
信号が順次シフトされて、原画像の各画素データを担当
して演算処理する要素プロセッサ110が指定される。In the input pointer 101, in the first horizontal scanning period (first horizontal scanning period), the logical value 1 (H) for each of the element processors 110 according to the clock synchronized with the input pixel data of the original image. Are sequentially shifted, and the element processor 110 that performs arithmetic processing on each pixel data of the original image is designated.
【0042】原画像の画素データは、入力端子DINを
介して入力SAM部102に入力される。入力SAM部
102では、入力ポインタ信号の論理値に応じて、各要
素プロセッサ110に原画像の1画素分の画素データが
記憶される。1水平走査期間に含まれる各画素に対応す
る要素プロセッサ110の全ての入力SAM部102に
おいて、それぞれ原画像の画素データが記憶される。そ
して、全体として1水平走査期間分の画素データが記憶
されると、入力処理(第1の処理)が終了する。The pixel data of the original image is input to the input SAM unit 102 via the input terminal DIN. In the input SAM unit 102, each element processor 110 stores pixel data of one pixel of the original image according to the logical value of the input pointer signal. In all input SAM units 102 of the element processor 110 corresponding to each pixel included in one horizontal scanning period, pixel data of an original image is stored. When the pixel data for one horizontal scanning period is stored as a whole, the input process (first process) ends.
【0043】入力処理(第1の処理)が終了すると、水
平走査期間ごとに、単一のプログラムに従って、各要素
プロセッサ110の入力SAM部102、データメモリ
部103、ALUアレイ部104および出力SAM部1
05がプログラム制御部107によりSIMD制御され
て、原画像の画素データに対する処理が実行される。When the input processing (first processing) is completed, the input SAM section 102, the data memory section 103, the ALU array section 104, and the output SAM section of each element processor 110 according to a single program for each horizontal scanning period. 1
05 is subjected to SIMD control by the program control unit 107 to execute processing on pixel data of the original image.
【0044】すなわち、次の水平走査帰線期間(第2の
水平走査期間)において、各入力SAM部102では、
第1の水平走査期間において記憶した原画像の各画素デ
ータ(入力データ)がデータメモリ部103に転送され
る。That is, in the next horizontal scanning flyback period (second horizontal scanning period), each input SAM unit 102
Each pixel data (input data) of the original image stored in the first horizontal scanning period is transferred to the data memory unit 103.
【0045】なお、このデータ転送処理は、プログラム
制御部107が、入力SAM読み出し信号(SIR)を
活性化〔論理値1(H)に〕して入力SAM部102の
所定のロウ(ROW)のデータを選択してアクセスを行
い、さらに、メモリアクセス信号(SWA)を活性化し
て、アクセスしたデータをデータメモリ部103の所定
のロウのメモリセル(後述)へ書き込むように入力SA
M部102およびデータメモリ部103を制御すること
により実現される。In this data transfer process, the program control unit 107 activates the input SAM read signal (SIR) [to a logical value 1 (H)] and sets a predetermined row (ROW) of the input SAM unit 102 to a predetermined row (ROW). Data is selected and accessed, and further, a memory access signal (SWA) is activated, and the input SA is written so that the accessed data is written to a memory cell (described later) of a predetermined row of the data memory unit 103.
It is realized by controlling the M unit 102 and the data memory unit 103.
【0046】次に、水平走査期間にプログラム制御部1
07により、プログラムに基づいて各要素プロセッサ1
10が制御され、データメモリ部103からデータがA
LUアレイ部24に対して出力される。ALUアレイ部
104では、算術演算処理および論理演算処理が行わ
れ、処理結果がデータメモリ部103の所定のアドレス
に書き込まれる。プログラムに応じた算術演算処理およ
び論理演算処理が終了すると、プログラム制御部107
では、データメモリ部103の制御が行われて、処理結
果がさらに次の水平走査帰線期間に出力SAM部105
に転送される(ここまでが第2の処理)。さらに、次の
水平走査期間(第3の水平走査期間)において、出力S
AM部105が制御されて、処理結果(出力データ)が
外部に出力される(第3の処理)。Next, during the horizontal scanning period, the program control unit 1
07, each element processor 1 based on the program
10 is controlled, and the data is
Output to the LU array unit 24. In the ALU array unit 104, arithmetic operation processing and logical operation processing are performed, and the processing result is written to a predetermined address of the data memory unit 103. When the arithmetic operation processing and the logical operation processing according to the program are completed, the program control unit 107
Then, the control of the data memory unit 103 is performed, and the processing result is output to the output SAM unit 105 in the next horizontal scanning retrace period.
(This is the second processing). Further, in the next horizontal scanning period (third horizontal scanning period), the output S
The AM unit 105 is controlled, and the processing result (output data) is output to the outside (third processing).
【0047】つまり、入力SAM部102に記憶された
1水平走査期間分の入力データは、次の水平走査期間に
おいて、必要に応じてデータメモリ部103に転送さ
れ、記憶されて、その後の水平走査期間における処理に
用いられる。That is, the input data for one horizontal scanning period stored in the input SAM unit 102 is transferred to the data memory unit 103 as necessary in the next horizontal scanning period, stored and stored in the subsequent horizontal scanning period. Used for processing in the period.
【0048】次に、図2に示すような基本構成を有する
DSP11におけるIP変換の具体的な処理について、
図2〜図6に関連付けて説明する。Next, specific processing of IP conversion in the DSP 11 having the basic configuration as shown in FIG.
This will be described with reference to FIGS.
【0049】図2および図3に示すように、画像ソース
からのインターレース信号は、メモリ12に入力される
とともに、DSP11の第1の入力端子I1に入力され
る(このデータをDI1とする)。また、メモリ12に
格納されたデータは、メモリ13に入力されるととも
に、DSP11の第2の入力端子I2に入力される(こ
のデータをDI2とする)。さらに、メモリ13に格納
されたデータは、DSP11の第3の入力端子I3に入
力される(このデータをDI3とする)。そして、DS
P11のデータメモリ部(図2,103)データDI2
を2ライン分蓄える。これらのデータを、L1、L2と
する(ST101,ST102)。As shown in FIGS. 2 and 3, the interlace signal from the image source is input to the memory 12 and also to the first input terminal I1 of the DSP 11 (this data is referred to as DI1). The data stored in the memory 12 is input to the memory 13 and also to the second input terminal I2 of the DSP 11 (this data is referred to as DI2). Further, the data stored in the memory 13 is input to a third input terminal I3 of the DSP 11 (this data is referred to as DI3). And DS
Data DI2 of the data memory section (103 in FIG. 2) of P11
Are stored for two lines. These data are defined as L1 and L2 (ST101, ST102).
【0050】データDI1とデータDI3のデータを比
較し、その差の第1の絶対値を求め(ST103)、第
1の絶対値があらかじめ設定した第1のしきい値(閾値
1)以下の場合、その画素を「静止領域」とみなす。一
方、データDI1とデータDI3のデータを比較し、そ
の差の第1の絶対値を求め(ST103)、第1の絶対
値が設定しきい値より大きい場合、その画素を「動き領
域」とみなす。The data DI1 and DI3 are compared to determine a first absolute value of the difference (ST103). If the first absolute value is equal to or less than a preset first threshold value (threshold value 1). , The pixel is regarded as a “still area”. On the other hand, the data DI1 and data DI3 are compared, and a first absolute value of the difference is obtained (ST103). If the first absolute value is larger than the set threshold value, the pixel is regarded as a “moving area”. .
【0051】以上の前フィールドの動き検出の結果が
「静止」ならば、第2のしきい値(閾値2)に、ある定
数を加算し(ST104)、前フィールドの動き検出の
結果が「動き」ならば、この閾値2に、ある定数を減算
する(ST105)。この閾値2が、255を超えた場
合には255にし(ST106〜ST108)、128
より小さくなったときは、128にする(ST109〜
ST111)。ただし、8ビットの場合である。If the result of the previous field motion detection is "still", a certain constant is added to the second threshold value (threshold value 2) (ST104), and the result of the previous field motion detection is "motion". , A certain constant is subtracted from the threshold value 2 (ST105). If the threshold value 2 exceeds 255, the threshold value is set to 255 (ST106 to ST108), and 128
When it becomes smaller, it is set to 128 (ST109-
ST111). However, it is the case of 8 bits.
【0052】そして、データDI1とデータDI3のデ
ータを比較し、閾値1以下の場合には、図4に示すよう
に、L1、L2データの平均値であるフィールド内補間
データR1を作成し(ST112)、データDI1、D
I3データの平均値であるフィールド間補間データR2
を作成し(ST113)、フィールド内補間データR1
とフィールド間補間データR2とを比較し、その差の第
2の絶対値を求める(ST114)。Then, the data DI1 and the data DI3 are compared, and if the data is equal to or smaller than the threshold value 1, as shown in FIG. 4, intra-field interpolation data R1, which is an average value of L1 and L2 data, is created (ST112). ), Data DI1, D
Inter-field interpolation data R2 which is an average value of I3 data
Is created (ST113), and the intra-field interpolation data R1 is created.
Is compared with the inter-field interpolation data R2, and a second absolute value of the difference is obtained (ST114).
【0053】第2の絶対値が閾値2より大きい場合、そ
の画素を「動き領域」とみなし、それ以外の場合その画
素を「静止領域」とみなす。そして、動き領域の空間広
げを行う(ST115)。隣り合う画素の動き検出の結
果が、「動き」の場合には、自分の画素の動き検出の結
果を動きとする。If the second absolute value is larger than the threshold value 2, the pixel is regarded as a "moving region", otherwise the pixel is regarded as a "still region". Then, the space of the motion area is expanded (ST115). When the result of the motion detection of the adjacent pixels is “movement”, the result of the motion detection of the own pixel is regarded as the motion.
【0054】その結果、「動き領域」とみなされた画素
は、検出結果に従って内部メモリに蓄積したデータL
1、L2から、補間データR1を作成し、補間データR
1、データDI2を出力する(ST116,ST11
7)。一方、「静止領域」とみなされた画素は、データ
DI1、データDI2を出力する(ST118)。As a result, the pixel regarded as the “moving area” is the data L stored in the internal memory according to the detection result.
1, L2, and generates interpolation data R1.
1. Output data DI2 (ST116, ST11)
7). On the other hand, the pixel regarded as the “still area” outputs data DI1 and data DI2 (ST118).
【0055】上述したように、本実施形態においては、
フィールド内補間の結果と、フィールド間補間の結果
が、所定のしきい値を超える場合は、動き領域とみなし
フィールド内補間とするようにしている。その結果、図
10(A)〜(D)で示す処理を行った場合、図5
(A)に示すように、エラーが発生しない。同様に、図
11(A)〜(D)で示す処理を行った場合、図5
(B)に示すように、エラーが発生しない。As described above, in this embodiment,
When the result of the intra-field interpolation and the result of the inter-field interpolation exceed a predetermined threshold value, it is regarded as a motion area and the intra-field interpolation is performed. As a result, when the processing shown in FIGS. 10A to 10D is performed, FIG.
As shown in (A), no error occurs. Similarly, when the processing shown in FIGS. 11A to 11D is performed, FIG.
As shown in (B), no error occurs.
【0056】さらに、上記アルゴリズムにおいて、1O
N/1OFFのある静止画の場合、たとえば図6(A)
〜(C)に示すような静止画で、1フィールド目と3フ
ィールド目の黒塗りの四角(■)が同じ位置で静止して
いるが、2フィールド目の白抜きの四角(□)から補間
して作成した同じ位置に相当する白丸(○)と、黒塗り
の四角(■)のデータの差が設定したしきい値を超えて
いる場合には、本来静止しているにもかかわらず動きと
みなされてしまうので、2フィールド目のフィールド内
で補間されたデータが結果として出力されてしまう。こ
の結果、画像がちらついてみえてしまう。そこで、本実
施形態においては、上述したように、前フィールドの動
き検出の結果によってこのしきい値を自動的に調整す
る。そして、前フィールドの動き検出の結果が静止なら
ば、このしきい値を高くし、動きならば、低くする。こ
の際、しきい値は、ある範囲内から出ないようにする。
これにより、静止が続いた場合には、しきい値がだんだ
ん高くなり、上記のような場合にもちらつきなくIP変
換を行うことができる。Further, in the above algorithm, 10
In the case of a still image with N / 1OFF, for example, FIG.
(C), the black squares (■) in the first and third fields are stationary at the same position, but interpolation is performed from the white squares (□) in the second field. If the difference between the white circle (○) and the black square (し た) corresponding to the same position created by Therefore, data interpolated in the second field is output as a result. As a result, the image appears to flicker. Therefore, in the present embodiment, as described above, the threshold is automatically adjusted according to the result of the motion detection in the previous field. If the result of the motion detection in the previous field is stationary, the threshold is increased, and if the result is motion, the threshold is decreased. At this time, the threshold value does not fall out of a certain range.
As a result, when the stationary state continues, the threshold value gradually increases, and the IP conversion can be performed without flickering even in the above case.
【0057】以上説明したように、本実施形態によれ
ば、インターレース信号からプログレッシブ信号に変換
するIP変換の際のデータのないラインについて、補間
データを作成するときに行う動き検出を、現フィールド
と2フィールド遅延のデータと1フィールド遅延のデー
タから補間して作成したデータと前フィールドの動き検
出結果とに基づいて行い、動いている領域は、1フィー
ルド遅延のデータからフィールド内補間して補間データ
を作成し、静止している領域は、現フィールドのデータ
からフィールド間補間して補間データを作成し、フィー
ルド内補間の結果と、フィールド間補間の結果が、ある
しきい値を超える場合は、動き領域とみなしフィールド
内補間を行い、前フィールドの動き検出結果が静止なら
ばしきい値を大きくし、動きならばしきい値を小さくす
るDSP11を設けたので、高速スクロールの画面をI
P変換する際に発生する動き検出の破綻を軽減でき、精
度高くIP変換を行うことができる。As described above, according to the present embodiment, the motion detection performed when creating the interpolation data for the line without data at the time of the IP conversion for converting the interlace signal into the progressive signal is performed based on the current field and the current field. It is performed based on the data created by interpolating from the two-field delay data and the one-field delay data and the motion detection result of the previous field, and the moving area is interpolated by inter-field interpolation from the one-field delay data. Is created, and in the stationary area, interpolated data is created by inter-field interpolation from the data of the current field.If the result of intra-field interpolation and the result of inter-field interpolation exceed a certain threshold, Assuming that it is a motion area, perform intra-field interpolation, and increase the threshold if the motion detection result of the previous field is static. , Is provided with the DSP11 to reduce the threshold if the motion, the screen of the fast scrolling I
It is possible to reduce the failure of motion detection that occurs when performing P conversion, and to perform IP conversion with high accuracy.
【0058】[0058]
【発明の効果】本発明によれば、高速スクロールを伴う
画像に対してIP変換を行っても、動き検出の破綻が少
なく補間でき、精度高くIP変換を行うことができる利
点がある。According to the present invention, even when IP conversion is performed on an image accompanied by high-speed scrolling, there is an advantage that motion detection can be performed with few failures and IP conversion can be performed with high accuracy.
【図1】本発明に係る画像信号処理装置の一実施形態を
示すブロック図である。FIG. 1 is a block diagram showing an embodiment of an image signal processing device according to the present invention.
【図2】本発明に係るDSPを構成するSIMD制御プ
ロセッサの基本的な構成を示すブロック図である。FIG. 2 is a block diagram showing a basic configuration of a SIMD control processor constituting a DSP according to the present invention.
【図3】本発明に係る画像信号処理装置の動作を説明す
るためのフローチャートである。FIG. 3 is a flowchart for explaining the operation of the image signal processing device according to the present invention.
【図4】本発明に係る画像信号処理装置の動作を説明す
るためのフローチャートである。FIG. 4 is a flowchart for explaining the operation of the image signal processing device according to the present invention.
【図5】本発明に係る画像信号処理装置において図10
(A)〜(D)および図11(A)〜(D)の処理を行
った場合のIP変換の結果を示す図である。FIG. 5 shows an image signal processing apparatus according to the present invention;
FIG. 12 is a diagram illustrating a result of the IP conversion in a case where the processes of (A) to (D) and FIGS. 11A to 11D are performed.
【図6】前フィールドの動き検出の結果によってこの閾
値を自動的に調整することによる効果を説明するための
図である。FIG. 6 is a diagram for explaining an effect of automatically adjusting the threshold value based on a result of motion detection in a previous field.
【図7】インターレース信号の説明図である。FIG. 7 is an explanatory diagram of an interlace signal.
【図8】プログレッシブ信号の説明図である。FIG. 8 is an explanatory diagram of a progressive signal.
【図9】IP変換の説明図である。FIG. 9 is an explanatory diagram of IP conversion.
【図10】従来のIP変換の課題を説明するための図で
ある。FIG. 10 is a diagram for explaining a problem of conventional IP conversion.
【図11】従来のIP変換の課題を説明するための図で
ある。FIG. 11 is a diagram for explaining a problem of the conventional IP conversion.
10…画像信号処理装置、11…DSP、12,13…
メモリ、100…SIMD制御プロセッサ、101…入
力ポインタ(入力スキップレジスタ)、102…入力S
AM部(入力レジスタ)、103…データメモリ部(ロ
ーカルメモリ)、104…ALUアレイ部、105…出
力SAM部(出力レジスタ)、106…出力ポインタ
(出力スキップレジスタ)。10 image signal processing device, 11 DSP, 12, 13 ...
Memory 100 SIMD control processor 101 input pointer (input skip register) 102 input S
AM unit (input register), 103: data memory unit (local memory), 104: ALU array unit, 105: output SAM unit (output register), 106: output pointer (output skip register).
Claims (16)
いラインについて、動き検出を行い、インターレース信
号のデータが存在しないラインについて補間データを作
成し、当該補間データに基づいて画像データをインター
レース信号からプログレッシブ信号に変換する画像信号
処理装置であって、 画像データをインターレース信号からプログレッシブ信
号に変換する際の動き検出を、現フィールドと2フィー
ルド遅延のデータと1フィールド遅延のデータから補間
して作成したデータと前フィールドの動き検出結果とに
基づいてピクセルごとに行い、動いている領域は、1フ
ィールド遅延のデータからフィールド内補間して補間デ
ータを作成し、静止している領域は、現フィールドのデ
ータ又は、2フィールド遅延のデータ又は、現フィール
ドのデータおよび2フィールド遅延のデータから補間デ
ータを作成する処理手段を有する画像信号処理装置。1. A motion detection is performed on a line having no interlace signal data, interpolation data is created for a line having no interlace signal data, and image data is converted from an interlace signal to a progressive signal based on the interpolation data. An image signal processing device for converting, when converting image data from an interlaced signal to a progressive signal, a motion detection, which is performed by interpolating between a current field, data of a two-field delay and data of a one-field delay, and Performed for each pixel based on the motion detection result of the field, a moving area creates interpolation data by performing intra-field interpolation from data delayed by one field, and a stationary area uses data of the current field or 2-field delay data or current fee Image signal processing apparatus having a processing means for producing interpolation data from the de-data and two-field delayed data.
果と、フィールド間補間の結果が、所定のしきい値を超
える場合は、動き領域とみなしフィールド内補間を行う
請求項1記載の画像信号処理装置。2. The image signal according to claim 1, wherein said processing means performs intra-field interpolation assuming that the result of intra-field interpolation and inter-field interpolation exceeds a predetermined threshold value as a motion area. Processing equipment.
出の結果に応じて上記しきい値を自動的に調整する請求
項2記載の画像信号処理装置。3. The image signal processing apparatus according to claim 2, wherein said processing means automatically adjusts said threshold value in accordance with a result of motion detection of a previous field.
出結果が静止ならば上記しきい値を大きくし、動きなら
ばしきい値を小さくする請求項3記載の画像信号処理装
置。4. The image signal processing apparatus according to claim 3, wherein said processing means increases the threshold value if the motion detection result of the previous field is stationary, and decreases the threshold value if the motion detection result indicates motion.
元的に多並列にしたSIMD制御プロセッサを有する請
求項1記載の画像信号処理装置。5. The image signal processing apparatus according to claim 1, wherein said processing means includes a SIMD control processor in which element processors are one-dimensionally and multi-parallel.
元的に多並列にしたSIMD制御プロセッサを有する請
求項2記載の画像信号処理装置。6. The image signal processing apparatus according to claim 2, wherein said processing means has a SIMD control processor in which element processors are one-dimensionally and multi-parallel.
元的に多並列にしたSIMD制御プロセッサを有する請
求項3記載の画像信号処理装置。7. The image signal processing apparatus according to claim 3, wherein said processing means has a SIMD control processor in which element processors are one-dimensionally and multi-parallel.
元的に多並列にしたSIMD制御プロセッサを有する請
求項4記載の画像信号処理装置。8. The image signal processing apparatus according to claim 4, wherein said processing means includes a SIMD control processor in which element processors are one-dimensionally and multi-parallel.
したSIMD制御プロセッサは、ビット処理である請求
項5記載の画像信号処理装置。9. The image signal processing apparatus according to claim 5, wherein the SIMD control processor in which the element processors are one-dimensionally and multi-parallel is bit processing.
列したSIMD制御プロセッサは、ビット処理である請
求項6記載の画像信号処理装置。10. The image signal processing device according to claim 6, wherein the SIMD control processor in which the element processors are one-dimensionally multi-parallel is bit processing.
列したSIMD制御プロセッサは、ビット処理である請
求項7記載の画像信号処理装置。11. The image signal processing apparatus according to claim 7, wherein the SIMD control processor in which the element processors are one-dimensionally and multi-parallel is bit processing.
列したSIMD制御プロセッサは、ビット処理である請
求項8記載の画像信号処理装置。12. The image signal processing device according to claim 8, wherein the SIMD control processor in which the element processors are one-dimensionally and multi-parallel is bit processing.
ないラインについて、動き検出を行い、インターレース
信号のデータが存在しないラインについて補間データを
作成し、当該補間データに基づいて画像データをインタ
ーレース信号からプログレッシブ信号に変換する画像信
号処理方法であって、 画像データをインターレース信号からプログレッシブ信
号に変換する際の動き検出を、現フィールドと2フィー
ルド遅延のデータと1フィールド遅延のデータから補間
して作成したデータと前フィールドの動き検出結果とに
基づいて行い、動いている領域は、1フィールド遅延の
データからフィールド内補間して補間データを作成し、
静止している領域は、現フィールドのデータ又は、2フ
ィールド遅延のデータ又は、現フィールドのデータおよ
び2フィールド遅延のデータからフィールド間補間して
補間データを作成する画像信号処理方法。13. A motion detection is performed on a line where no data of the interlace signal is present, interpolation data is created for a line where no data of the interlace signal is present, and the image data is converted from the interlace signal to a progressive signal based on the interpolation data. An image signal processing method for converting, in which motion detection when converting image data from an interlaced signal to a progressive signal is performed by interpolating between a current field, two-field delayed data, and one-field delayed data. Based on the result of the field motion detection, the moving area is interpolated in the field from the data of one field delay to create interpolation data,
An image signal processing method in which a stationary area is subjected to inter-field interpolation from data of a current field, data of a two-field delay, or data of a current field and data of a two-field delay to create interpolation data.
ド間補間の結果が、所定のしきい値を超える場合は、動
き領域とみなしフィールド内補間を行う請求項13記載
の画像信号処理方法。14. The image signal processing method according to claim 13, wherein when a result of the intra-field interpolation and a result of the inter-field interpolation exceed a predetermined threshold value, the intra-field interpolation is regarded as a motion area.
て上記しきい値を調整する請求項14記載の画像信号処
理方法。15. The image signal processing method according to claim 14, wherein the threshold value is adjusted according to a result of motion detection in a previous field.
らば上記しきい値を大きくし、動きならばしきい値を小
さくする請求項15記載の画像信号処理方法。16. The image signal processing method according to claim 15, wherein the threshold value is increased if the motion detection result of the previous field is still, and the threshold value is decreased if the motion is detected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000158119A JP2001339694A (en) | 2000-05-29 | 2000-05-29 | Image signal processor and image signal processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000158119A JP2001339694A (en) | 2000-05-29 | 2000-05-29 | Image signal processor and image signal processing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001339694A true JP2001339694A (en) | 2001-12-07 |
Family
ID=18662639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000158119A Pending JP2001339694A (en) | 2000-05-29 | 2000-05-29 | Image signal processor and image signal processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001339694A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004215266A (en) * | 2002-12-26 | 2004-07-29 | Samsung Electronics Co Ltd | Device for improving reproduction quality of video and its method |
WO2005015908A1 (en) * | 2003-08-06 | 2005-02-17 | Sony Corporation | Image processing apparatus and image processing method |
US7688386B2 (en) | 2007-12-26 | 2010-03-30 | Kabushiki Kaisha Toshiba | De-interlacing apparatus, de-interlacing method, and video display apparatus |
-
2000
- 2000-05-29 JP JP2000158119A patent/JP2001339694A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004215266A (en) * | 2002-12-26 | 2004-07-29 | Samsung Electronics Co Ltd | Device for improving reproduction quality of video and its method |
US7697790B2 (en) | 2002-12-26 | 2010-04-13 | Samsung Electronics Co., Ltd. | Apparatus and method for enhancing quality of reproduced image |
JP4524104B2 (en) * | 2002-12-26 | 2010-08-11 | 三星電子株式会社 | Apparatus and method for improving reproduction quality of video |
WO2005015908A1 (en) * | 2003-08-06 | 2005-02-17 | Sony Corporation | Image processing apparatus and image processing method |
CN100356782C (en) * | 2003-08-06 | 2007-12-19 | 索尼株式会社 | Image processing apparatus and image processing method |
US7688386B2 (en) | 2007-12-26 | 2010-03-30 | Kabushiki Kaisha Toshiba | De-interlacing apparatus, de-interlacing method, and video display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5008826B2 (en) | High-definition deinterlacing / frame doubling circuit and method thereof | |
JP2002542741A (en) | De-interlacing of video signal | |
US5619282A (en) | Image motion compensating address generator | |
JP2001339694A (en) | Image signal processor and image signal processing method | |
JPH0767154B2 (en) | Imaging device | |
KR100486284B1 (en) | Apparatus and method of deinterlacing interlaced frames capable of outputting consecutive two deinterlaced frames | |
US7015975B2 (en) | Image processing device with a processing unit that processes image data in units of one scan line | |
US20020021826A1 (en) | Image signal processing apparatus and method thereof | |
EP1606954B1 (en) | Arrangement for generating a 3d video signal | |
JP2002057994A (en) | Image signal processing unit and its method | |
WO2003036942A1 (en) | Motion compensation with subblock scanning | |
JP2002300537A (en) | Video frequency converter | |
JP2664578B2 (en) | Video signal playback method | |
JP2002077830A (en) | Image signal processor and processing method | |
JPH0865639A (en) | Image processor | |
KR100404217B1 (en) | format converter apparatus for double rate | |
JP2005277523A (en) | Scanning line converter | |
JP2005079848A (en) | Sequential scanning line conversion apparatus and video signal processing system | |
JP2002112202A (en) | Image signal processing apparatus and its method | |
KR0148178B1 (en) | Apparatus which employs a memory to compensate a moving image | |
JP3237556B2 (en) | Video processing device | |
JP3460497B2 (en) | Video camera shading correction address generation circuit | |
JPH10294926A (en) | Television receiver | |
JPH01114272A (en) | Frame memory access method | |
KR20000044785A (en) | Video data down filtering interpolation device of digital television |