JP2001168033A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JP2001168033A
JP2001168033A JP34491699A JP34491699A JP2001168033A JP 2001168033 A JP2001168033 A JP 2001168033A JP 34491699 A JP34491699 A JP 34491699A JP 34491699 A JP34491699 A JP 34491699A JP 2001168033 A JP2001168033 A JP 2001168033A
Authority
JP
Japan
Prior art keywords
chamber
main chamber
passage
sub
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34491699A
Other languages
English (en)
Inventor
Daiki Tsunemi
大樹 恒見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34491699A priority Critical patent/JP2001168033A/ja
Publication of JP2001168033A publication Critical patent/JP2001168033A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 クリーニングガスのプラズマを発生させる副
チャンバ内に堆積した反応生成物の主チャンバ内への流
入を防止することができる半導体製造装置を提供するこ
と。 【解決手段】 主チャンバ1と副チャンバ2との間を連
絡する導入通路3と真空排気通路4との間にバイパス通
路18を設けるとともに、導入通路3とバイパス通路1
8との接続点に3ポート弁17を設け、主チャンバ1の
クリーニング時は主チャンバ1と副チャンバ2とを連通
させ、副チャンバ2の真空排気時は、3ポート弁17を
切り換えてバイパス通路18を介して副チャンバ2を真
空排気通路4に接続する。これにより副チャンバ2から
主チャンバ1へのパーティクルの流入を防止することが
できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体製造装置に関
し、更に詳しくは、チャンバ内のドライクリーニング機
能を備えた半導体製造装置に関する。
【0002】
【従来の技術】近年の半導体装置の製造工程では、半導
体基板表面への成膜にCVD(Chemical vapor deposit
ion )法が不可欠である。CVD法は公知のように、薄
膜材料を構成する元素からなる1種又は数種の化合物ガ
ス、単体ガスを成膜室内の半導体基板上に供給し、気相
又は半導体基板表面での化学反応により所望の薄膜を形
成する方法である。CVD法には、CVD反応の励起エ
ネルギとして熱を用いる熱CVD法や、反応性ガス(原
料ガス)のプラズマ放電分解によって薄膜を形成するプ
ラズマCVD法、光のエネルギにより気体分子を分解さ
せ薄膜を形成する光CVD法などがある。
【0003】ここで、半導体基板の成膜に伴って、成膜
を行うチャンバの内壁にも薄膜材料が付着し、堆積す
る。この堆積膜の膜厚は半導体基板の処理枚数に応じて
増大する。これが部分的に剥離して半導体基板に付着す
ると、デバイスのパターン欠陥の原因となる。これを防
止するため、これら堆積膜を定期的に除去する必要があ
る。
【0004】チャンバ内壁面に付着した堆積膜を除去す
る方法として、一般的に、チャンバ内を溶剤で拭き取る
ウエットクリーニング法と、クリーニングガスのプラズ
マを発生させ、そのなかのラジカルを用いて堆積膜を除
去するドライクリーニング法とがある。前者はチャンバ
内を大気に開放して作業する必要があるので、作業後の
真空排気等により装置立上げに長時間を要し、装置稼働
率の低下を招く点で問題がある。そのため、現在では後
者の方法が主流となりつつあり、例えば特開平10−2
61623号の開示例など種々の技術が提案されてい
る。
【0005】図5に、チャンバ内のドライクリーニング
機能を備えた従来のプラズマCVD装置の概要を示す。
主チャンバ1は内部に半導体基板(図示略)を収容し、
トップノズル9及びサイドノズル10から供給される原
料ガスを図示しないプラズマ発生機構でプラズマ化し
て、公知のように半導体基板表面に原料ガスの薄膜を形
成する。このとき、主チャンバ1の内壁面や基板保持部
(ペデスタル)8上など半導体基板以外の場所にも薄膜
材料が付着し堆積する。副チャンバ2は、主チャンバ1
内の堆積物を除去するドライクリーニング工程で用いら
れ、その詳細が図4に示される。
【0006】図4を参照して、冷却水が循環する本体2
1の内部には石英チューブ22及びサファイアチューブ
23が設けられ、内周側のサファイアチューブ23内に
供給されるNF3 ガスを、マグネトロン26から導波管
27を介して供給されるマイクロ波28で励起すること
によりプラズマ化し、フッ素ラジカル(Fラジカル)を
発生させる。このフッ素ラジカルは導入通路3を介して
主チャンバ1内に導入され、主チャンバ1内の堆積物と
反応して蒸気圧の高い化合物となり、結果的に真空排気
されて主チャンバ1内から除去される。
【0007】主チャンバ1内のドライクリーニング中
は、図5を参照して、第1バルブ11及び圧力調整弁1
3を備えた真空排気通路4を介してドライポンプ5によ
り排気されるとともに、圧力調整弁13により主チャン
バ1内がドライクリーニングに最適な圧力に調整され
る。なお、図において符号6は主チャンバ1の真空排気
時に作動するターボ分子ポンプ、7はゲートバルブ、1
2はターボ分子ポンプ6の吐出口とドライポンプ5との
間の連通/遮断を行う第2バルブ、14はスロットルバ
ルブをそれぞれ示している。
【0008】
【発明が解決しようとする課題】ここで問題となるの
は、副チャンバ2における接ガス部がサファイアチュー
ブ23であるため、このサファイアチューブ23の内壁
面にFとAl(アルミニウム)を含んだ反応物が生成さ
れ、これが副チャンバ2内の真空排気及びAr(アルゴ
ン)ガスによる置換の際にサファイアチューブ23の内
壁面から剥離し、結果的に主チャンバ1内へ流入して、
主チャンバ1の内壁面や基板保持部8、更にはこれから
成膜を行う半導体基板上に付着し、デバイス不良を引き
起こしてしまうということである。サファイアチューブ
23は本来、プラズマの衝撃から石英チューブ23を保
護するために配置されるものであるが、従来の装置構成
では上記の問題が避けられない。
【0009】本発明は上述の問題に鑑みてなされ、副チ
ャンバ内に堆積したプラズマ反応生成物の主チャンバ内
への流入を防止することができる半導体製造装置を提供
することを課題とする。
【0010】
【課題を解決するための手段】以上の課題を解決するに
当たり、本発明は、導入通路と真空排気通路との間に主
チャンバをバイパスするバイパス通路を設けるととも
に、導入通路とバイパス通路との接続点に、副チャンバ
と主チャンバとの間を連通させる第1の状態と、副チャ
ンバと真空排気通路とをバイパス通路を介して連通させ
る第2の状態とを選択的にとる流路切換手段を設けてい
る。この流路切換手段としては3ポート弁を用いること
ができる。そして、主チャンバのクリーニング時は流路
切換手段を第1の状態として、副チャンバで発生させた
プラズマ中のラジカルを主チャンバ内へ供給してドライ
クリーニング作用を得、副チャンバの真空排気時やガス
置換時は流路切換手段を第2の状態として、バイパス通
路を介して副チャンバ内の真空排気を行うようにし、副
チャンバ内に付着した反応生成物の主チャンバへの流入
を防止する。
【0011】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【0012】図1は本発明の実施の形態を示している。
本実施の形態では半導体製造装置として、チャンバ内の
ドライクリーニング機能を備えたプラズマCVD装置を
例にとり説明する。ここで、図5を参照して説明した従
来のプラズマCVD装置と対応する部分については同一
の符号を付し、その詳細な説明は省略するものとする。
すなわち本実施の形態におけるプラズマCVD装置で
は、主チャンバ1及び副チャンバ2の構成は従来と全く
同様に構成される。
【0013】本実施の形態では、主チャンバ1と副チャ
ンバ2との間を連絡する導入通路3と、主チャンバ1を
真空排気手段であるドライポンプ5に接続する真空排気
通路4との間に、主チャンバ1をバイパスするバイパス
通路18が設けられている。このバイパス通路18と導
入通路3との接続点には3ポート弁17が設けられる。
また、バイパス通路18と真空排気通路4との接続点
は、圧力調整弁よりも排気方向からみて上流側、すなわ
ち第1バルブ11と圧力調整弁13との間の配管部分と
される。
【0014】3ポート弁17は本発明に係る流路切換手
段として配置され、主チャンバ1と副チャンバ2との間
を連通させる第1の状態と、副チャンバ2をバイパス通
路18を介して真空排気通路4に接続する第2の状態と
を選択的にとりうる構成とされる。
【0015】本実施の形態は以上のように構成され、次
にこの作用を図2及び図3を参照して説明する。
【0016】(ステップS1、t0〜t1)成膜時、半
導体基板は基板保持部8上に載置され、公知のようにト
ップノズル9及びサイドノズル10から供給される薄膜
形成ガスを図示しないプラズマ発生機構でプラズマ化し
て半導体基板表面に薄膜を形成する。このとき、第1バ
ルブ11は閉、第2バルブ12は開、ゲートバルブ7は
開、3ポート弁17は第1の状態とされ、ターボ分子ポ
ンプ6により主チャンバ1内が所定の真空度にまで排気
されている。
【0017】主チャンバ1内のドライクリーニングは、
所定枚数の半導体基板を処理する毎に行われる。以下、
ドライクリーニング工程について説明する。
【0018】(ステップS2、t1〜t2)ドライクリ
ーニングは主チャンバ1から半導体基板を搬出したのち
行われる。そして、第1バルブ11を開、第2バルブ1
2及びゲートバルブ7を閉とし、クリーニング用ガスと
してNF3 ガスをマスフローコントローラ15で流量調
整して副チャンバ2内へ導入し、マグネトロン26から
のマイクロ波28を印加してNF3 ガスをプラズマ化す
る(図4参照)。プラズマ中のFラジカルは導入通路3
から第1の状態にある3ポート弁17を介して主チャン
バ1内へ導入される。導入されたFラジカルは、除去対
象である堆積物(例えばシリコン酸化膜(SiO2))と反
応して蒸気圧の高い化合物となり、真空排気通路4を介
して真空排気され、主チャンバ1内から除去される。こ
のドライクリーニング工程中、主チャンバ1内は、圧力
調整弁13によりドライクリーニングに最適な圧力に維
持される。
【0019】(ステップS3、t2〜t3)ドライクリ
ーニングの終了直前、3ポート弁17が第1の状態から
第2の状態へ切り換えられる。これにより主チャンバ1
内へのFラジカルの導入が停止され、NF3 ガスはバイ
パス通路18を介して真空排気される。このときバイパ
ス通路17と真空排気通路4との接続点が、圧力調整弁
13よりも排気方向からみて上流側とされるので、ガス
流路の変更によるドライクリーニングの圧力変動が抑制
され、これにより副チャンバ2内でのFとAlの反応生
成物の剥離が抑制される。また、ドライクリーニングの
終了直前に3ポート弁17を第1の状態から第2の状態
へ切り換えるようにしているので、終了直後における圧
力の変動によって剥離した上記反応生成物の主チャンバ
1内への流入が防止される。
【0020】(ステップS4、t3〜t4)次に、第1
バルブ11が閉じ、この動作を受けてNF3 ガスの供給
が停止される。そして、圧力調整弁13の開度が全開と
され、バイパス通路18を介して副チャンバ2内の真空
引きが行われる。
【0021】(ステップS5、t4〜t5)副チャンバ
2内の真空引きが行われた後、マスフローコントローラ
16により流量調整されたArガスが副チャンバ2内へ
供給され、副チャンバ2内のNF3 ガスを置換する。
【0022】(ステップS6、t5〜t6)その後、A
rガスの供給を停止し、再度、副チャンバ2内の真空引
きを行う。
【0023】これら副チャンバ2内の真空引き、および
Arガスの置換の際、副チャンバ2内では反応生成物の
剥離が起こるおそれがあるが、これらのダストはバイパ
ス通路18を介して真空排気されるので、主チャンバ1
内に流入することはない。
【0024】(ステップS7、t6〜t7)次に、第1
バルブ11を開けて主チャンバ1内の真空引きを開始
し、一定の時間または圧力にまで減圧されると、3ポー
ト弁17を第2の状態から第1の状態へと切り換える。
【0025】(ステップS8、t7〜t8)そして、一
定時間Arガスを流して主チャンバ1内を置換する。
【0026】(ステップS9、t8〜t9)その後、A
rガスの供給を停止して、主チャンバ1内を所定圧にま
で真空排気する。
【0027】次いで、成膜を行う状態(ステップS1)
に主チャンバ1を切り替えるため、第2バルブ12及び
ゲートバルブ7を開いて、ターボ分子ポンプ6側からの
主チャンバ1内の真空引きを開始する。以降、この動作
を繰り返す。
【0028】以上のように本実施の形態によれば、副チ
ャンバ2内の真空引き、副チャンバ2内のガス置換のガ
ス経路が主チャンバ1内を通らないようにしているの
で、ドライクリーニング時の副チャンバ2内の反応生成
物が主チャンバ1内へ流入することを防止することがで
きる。なお主チャンバ1内の真空排気時、副チャンバ2
内も同時に真空排気されるが、比較的低真空度からの真
空排気なので副チャンバ2内の反応生成物が剥離して主
チャンバ1内へ流入することはほとんどない。
【0029】したがって、成膜時、主チャンバ1の内壁
面や半導体基板、及び基板保持部8等に付着するパーテ
ィクルを減少させることができ、これによりデバイス不
良発生の抑制、膜厚の安定化、半導体基板と基板保持部
8との接触状態の安定による基板温度の安定化、更に基
板保持部8への半導体基板の搬送精度の向上、などの効
果を得ることができる。
【0030】以上、本発明の実施の形態について説明し
たが、勿論、本発明はこれに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。
【0031】例えば以上の実施の形態では、主チャンバ
1としてプラズマCVD装置を例にとり説明したが、こ
れに代えて、減圧CVD装置として適用することも可能
である。また、成膜装置に限らず、プラズマエッチング
装置あるいはアッシング装置として適用することも可能
である。
【0032】更に、クリーニング用のラジカル元素はフ
ッ素に限らず、除去対象堆積物の種類に応じて塩素ラジ
カル等の他のラジカル元素を適用することも可能であ
る。
【0033】
【発明の効果】以上述べたように、本発明の半導体製造
装置によれば、副チャンバから主チャンバ内へのパーテ
ィクルの流入を防止することができるので、デバイス不
良の発生を抑制することができるとともに、半導体基板
に対する膜厚制御の安定化、半導体基板と基板保持部と
の間の接触状態の安定による基板温度の安定化、更に半
導体基板の搬送精度の向上、などの効果を得ることがで
きる
【0034】また、請求項2の発明によれば、ドライク
リーニング圧力を大きく変動させることなくガス流路を
変更することができ、これにより副チャンバ内の反応生
成物の剥離を抑制することができる。
【0035】さらに請求項3の発明によれば、ドライク
リーニング終了直後における圧力の変動による副チャン
バから主チャンバへのパーティクルの流入を防止するこ
とができる。
【図面の簡単な説明】
【図1】本発明の実施の形態による半導体装置の製造装
置の配管構成及び装置構成を示す断面図である。
【図2】本発明の実施の形態の作用を説明するフロー図
である。
【図3】本発明の実施の形態の作用を説明する図であ
り、各チャンバ内の圧力の概略推移、各弁の切り換えタ
イミング、及び、ガスの供給タイミングを示している。
【図4】副チャンバの構成を示す断面図である。
【図5】従来の半導体装置の製造装置の配管構成及び装
置構成を示す断面図である。
【符号の説明】
1…主チャンバ、2…副チャンバ、3…導入通路、4…
排気通路、5…ドライポンプ、6…ターボ分子ポンプ、
11…第1バルブ、12…第2バルブ、13…圧力調整
弁、17…3ポート弁(流路切換手段)、18…バイパ
ス通路、23…サファイアチューブ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の表面に所定の処理を施す主
    チャンバと、この主チャンバ内の堆積物を除去するべく
    クリーニングガスのプラズマを発生させる副チャンバ
    と、前記主チャンバと前記副チャンバとの間を連絡し前
    記プラズマ中のラジカルを前記主チャンバへ導入する導
    入通路と、前記主チャンバ内を圧力調整弁を介して真空
    排気手段に接続する真空排気通路とを備えた半導体製造
    装置において、 前記導入通路と前記真空排気通路との間に前記主チャン
    バをバイパスするバイパス通路を設けるとともに、 前記導入通路と前記バイパス通路との接続点に、前記副
    チャンバと前記主チャンバとの間を連通させる第1の状
    態と、前記副チャンバと真空排気通路とを前記バイパス
    通路を介して連通させる第2の状態とを選択的にとる流
    路切換手段を設け、 前記主チャンバのクリーニング時は前記流路切換手段を
    前記第1の状態とし、前記副チャンバの真空排気時は前
    記流路切換手段を前記第2の状態とすることを特徴とす
    る半導体製造装置。
  2. 【請求項2】 前記バイパス通路と前記真空排気通路と
    の接続点は、前記圧力調整弁よりも排気方向からみて上
    流側とされることを特徴とする請求項1に記載の半導体
    製造装置。
  3. 【請求項3】 前記流路切換手段は、前記主チャンバの
    ドライクリーニングの終了直前に前記第1の状態から前
    記第2の状態へ切り換えられることを特徴とする請求項
    1に記載の半導体製造装置。
JP34491699A 1999-12-03 1999-12-03 半導体製造装置 Pending JP2001168033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34491699A JP2001168033A (ja) 1999-12-03 1999-12-03 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34491699A JP2001168033A (ja) 1999-12-03 1999-12-03 半導体製造装置

Publications (1)

Publication Number Publication Date
JP2001168033A true JP2001168033A (ja) 2001-06-22

Family

ID=18373001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34491699A Pending JP2001168033A (ja) 1999-12-03 1999-12-03 半導体製造装置

Country Status (1)

Country Link
JP (1) JP2001168033A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091651A (ja) * 2006-10-03 2008-04-17 Hitachi High-Technologies Corp プラズマエッチング装置およびプラズマエッチング方法
JP2010199497A (ja) * 2009-02-27 2010-09-09 Semiconductor Energy Lab Co Ltd 半導体装置の製造装置および半導体装置の製造方法
KR20160130994A (ko) * 2014-03-11 2016-11-15 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 성막 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091651A (ja) * 2006-10-03 2008-04-17 Hitachi High-Technologies Corp プラズマエッチング装置およびプラズマエッチング方法
JP2010199497A (ja) * 2009-02-27 2010-09-09 Semiconductor Energy Lab Co Ltd 半導体装置の製造装置および半導体装置の製造方法
KR20160130994A (ko) * 2014-03-11 2016-11-15 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 성막 방법
KR102217492B1 (ko) 2014-03-11 2021-02-19 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 성막 방법

Similar Documents

Publication Publication Date Title
US5609721A (en) Semiconductor device manufacturing apparatus and its cleaning method
US5650013A (en) Layer member forming method
TWI413182B (zh) 半導體製程用成膜裝置及使用其之方法
JP4652327B2 (ja) 基板処理装置
JPH10149989A (ja) 高出力遠隔励起源を用いた堆積チャンバクリーニング技術
JPH0373523A (ja) 半導体製造材料をエッチング処理する方法
JPH11513197A (ja) プロセス気体および洗浄気体の別々の注入ポートを有するプラズマ・チャンバ
JP2961000B2 (ja) 反応装置の自己洗浄方法
JP4845269B2 (ja) 半導体ウエーハ処理システム、コンピュータ可読媒体、及び、半導体プロセスチャンバの洗浄方法
JP2007227501A (ja) 半導体製造装置のクリーニング方法及びクリーニング機能付き半導体製造装置
JPH10280151A (ja) Cvd装置のクリーニング方法
JP2001168033A (ja) 半導体製造装置
US20020192972A1 (en) Plasma processing
JP2001020076A (ja) 反応室のクリーニング方法及び装置
JPH10195651A (ja) 成膜装置及び成膜方法
JP3675065B2 (ja) ドライエッチング方法
JP2001131751A (ja) 気相成長装置および半導体装置の製造方法
JP3856397B2 (ja) 半導体製造装置のウェーハ処理方法及び半導体製造装置
JPH1140502A (ja) 半導体製造装置のドライクリーニング方法
JP3563565B2 (ja) 排気装置および排気方法
US7972961B2 (en) Purge step-controlled sequence of processing semiconductor wafers
JPH0845904A (ja) ドライエッチング方法および装置
JP4127586B2 (ja) 半導体装置の製造方法および半導体製造装置
JP3595508B2 (ja) 半導体製造装置
JPH07240379A (ja) 薄膜形成法及びその装置