JP2000284740A - Dot defect decision device for dot matrix display unit - Google Patents

Abstract

PROBLEM TO BE SOLVED: To efficiently decide whether or not a dot matrix display unit represented by a liquid crystal display device has a dot defect. SOLUTION: Resistance elements are inserted in series between the column electrode driving circuit 6 and column electrodes 3-1 to 3-n of the liquid crystal display device 1, and the row electrode driving circuit 5 and column electrode driving circuit 6 selectively drive switching transistors 4. A dot defect decision circuit 9 detects the value of the voltage developed at a resistance element and decides whether or not the switching transistors 4 mounted on the liquid crystal display device 1 are broken according to voltage values generated at the respective resistance elements.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は、例えば液晶表示
装置などのドットマトリックス表示器において発生する
ドット欠陥の有無を判定し、当該表示器における品質を
評価し得るようにしたドット欠陥判定装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dot defect judging apparatus for judging the presence or absence of a dot defect which occurs in a dot matrix display such as a liquid crystal display and evaluating the quality of the display.

【０００２】[0002]

【従来の技術】ドットマトリックス表示器に代表される
例えば液晶表示装置は、表示装置の全体が薄型に形成で
き、かつ軽量であるという特質を有しており、急速にそ
の需要が上昇している。そして、現状においては、家庭
用のまたは車載用のテレビジョン受像機におけるディス
プレイ、省スペースを必要とする例えばノート型パソコ
ンを初めとするディスクトップ型パソコンなどにも利用
されている。2. Description of the Related Art For example, a liquid crystal display device represented by a dot matrix display device has such characteristics that the entire display device can be formed thin and light, and the demand thereof is rapidly increasing. . At present, they are also used for displays in home-use or on-vehicle television receivers, and desktop personal computers such as notebook personal computers that require space saving.

【０００３】現状における液晶表示装置においては、画
質、表示情報量、および応答速度の点で優位性を持つア
クティブマトリックス方式が用いられており、画素のス
イッチング用に薄膜トランジスタを用いたＴＦＴ−ＬＣ
Ｄが主流となっている。In the current liquid crystal display device, an active matrix system having advantages in image quality, display information amount, and response speed is used, and a TFT-LC using a thin film transistor for switching a pixel is used.
D is the mainstream.

【０００４】このような液晶表示装置によると、前記薄
膜トランジスタなどの動作不良（破損）により、画素毎
に点灯状態とならない欠陥が発生するという問題を抱え
ている。昨今においては、製造技術の向上によりこの欠
陥発生率は遥かに減少しているものの、数十万画素以上
を有する表示装置の全てにおいて、この欠陥の発生を皆
無にすることはきわめて難しい。According to such a liquid crystal display device, there is a problem that a defect that does not turn on for each pixel occurs due to an operation failure (breakage) of the thin film transistor or the like. In recent years, the rate of occurrence of this defect has been greatly reduced due to improvement in manufacturing technology, but it is extremely difficult to eliminate the occurrence of this defect in all display devices having hundreds of thousands of pixels or more.

【０００５】[0005]

【発明が解決しようとする課題】そこで、製造された表
示装置の個々において、欠陥の数および欠陥の発生位置
に応じた評価が実施されている。この場合、各画素を構
成する薄膜トランジスタのすべてがアクティブ状態とな
るように、各行電極および各列電極の間に所定の制御電
圧を印加し、表示画面上にピンホール状の欠陥が発生し
ているか否かを、例えば目視によって観察するなどの検
査が実施される。Therefore, in each of the manufactured display devices, evaluation according to the number of defects and the positions where the defects occur is performed. In this case, a predetermined control voltage is applied between each row electrode and each column electrode so that all of the thin film transistors constituting each pixel are in an active state, and whether a pinhole-shaped defect has occurred on the display screen. For example, an inspection such as observing visually is performed.

【０００６】しかし、この目視による評価においては、
検査にあたる各人に応じて多少なりともばらつきが発生
し、しかも画面全体を観察するには相当の時間も必要で
あり、評価の能率を向上させることには限界が生ずる。However, in this visual evaluation,
Some variation occurs depending on each person who performs the inspection, and a considerable amount of time is required to observe the entire screen, and there is a limit in improving the efficiency of the evaluation.

【０００７】この発明は、前記した問題点に着目してな
されたものであり、前記した検査員の目視等による評価
に頼ることなく、客観的にかつ短時間においてドット欠
陥の有無を判定し、欠陥の数および欠陥位置等から即座
に全体評価をもたらすことが可能なドット欠陥判定装置
を提供することを課題とするものである。The present invention has been made in view of the above-mentioned problem, and objectively and quickly determines the presence or absence of a dot defect without relying on the above-mentioned evaluation by an inspector visually. It is an object of the present invention to provide a dot defect determination device capable of immediately giving an overall evaluation from the number of defects, defect positions, and the like.

【０００８】[0008]

【課題を解決するための手段】前記した課題を達成する
ために成された本発明にかかるドット欠陥判定装置は、
ドットマトリックス表示器を構成する各画素を択一的に
駆動状態に制御する駆動手段と、駆動状態に制御された
それぞれの画素の駆動電流に対応するデータを、当該画
素のアドレスに対応して格納するデータ格納手段が具備
され、前記データ格納手段に格納された各画素の駆動電
流に対応するデータと当該画素のアドレスとにより、表
示器の画素の欠陥状態を判定するように構成される。According to the present invention, there is provided a dot defect determining apparatus for solving the above-mentioned problems.
Driving means for selectively controlling each pixel constituting the dot matrix display to a driving state, and data corresponding to the driving current of each pixel controlled in the driving state are stored corresponding to the address of the pixel. And a data storage unit configured to determine a defective state of a pixel of the display based on data corresponding to a driving current of each pixel stored in the data storage unit and an address of the pixel.

【０００９】この場合、好ましくは前記ドットマトリッ
クス表示器における行電極または列電極に直列に抵抗素
子が配置され、前記抵抗素子に生ずる電圧値をそれぞれ
の画素の駆動電流に対応するデータとして前記データ格
納手段に取り込むように構成される。In this case, a resistance element is preferably arranged in series with a row electrode or a column electrode in the dot matrix display, and a voltage value generated in the resistance element is stored as the data corresponding to a driving current of each pixel. Configured to be incorporated into the means.

【００１０】さらに好ましくは、前記ドットマトリック
ス表示器における行電極または列電極に直列に配置され
た抵抗素子に生ずる電圧値を、所定の電位レベルと比較
するそれぞれのコンパレータと、前記各コンパレータの
出力を択一的に抽出するマルチプレクサとが具備され、
前記マルチプレクサによって抽出された各コンパレータ
の出力が、画素のアドレスに対応して前記データ格納手
段に取り込まれるように構成される。More preferably, each of the comparators compares a voltage value generated in a resistance element arranged in series with a row electrode or a column electrode in the dot matrix display with a predetermined potential level, and outputs an output of each of the comparators. And a multiplexer for selectively extracting,
The output of each comparator extracted by the multiplexer is taken into the data storage means in accordance with the address of a pixel.

【００１１】この場合、前記各コンパレータ、マルチプ
レクサ、およびデータ格納手段とが前記駆動手段と共に
表示器を構成する表示ユニット内に配置され、データ格
納手段に格納されたそれぞれの画素の駆動電流に対応す
るデータが、画素のアドレスに対応して外部ツールに読
み出しできるように構成される。In this case, each of the comparators, multiplexers, and data storage means are arranged in a display unit constituting a display together with the drive means, and correspond to the drive current of each pixel stored in the data storage means. The data is configured to be read out to an external tool corresponding to the address of the pixel.

【００１２】また、前記各コンパレータ、およびマルチ
プレクサが前記駆動手段と共に表示器を構成する表示ユ
ニット内に配置され、マルチプレクサによって抽出され
た各コンパレータの出力データが、画素のアドレスに対
応して外部ツールに配置されたデータ格納手段に取り込
まれるように構成される場合もある。Further, the comparator and the multiplexer are arranged in a display unit constituting a display together with the driving means, and the output data of each comparator extracted by the multiplexer is transmitted to an external tool in accordance with the address of the pixel. In some cases, it is configured to be taken into the arranged data storage means.

【００１３】そして、前記した構成によると、液晶表示
装置に限らずプラズマ放電表示装置におけるドット欠陥
判定装置として有効に機能し得る。According to the above-described structure, the present invention can effectively function as a dot defect determining device in a plasma discharge display device as well as a liquid crystal display device.

【００１４】以上のように構成されたドット欠陥判定装
置によると、駆動手段によって表示器を構成する各画素
が順次択一的に駆動状態となされる。そして、各画素を
駆動状態とした場合の画素ごとの駆動電流に対応するデ
ータが、当該画素のアドレスと共にデータ格納手段に格
納される。According to the dot defect judging device configured as described above, each of the pixels forming the display is sequentially and selectively driven by the driving means. Then, data corresponding to the drive current of each pixel when each pixel is in the drive state is stored in the data storage together with the address of the pixel.

【００１５】この場合、表示器における行電極または列
電極に直列に抵抗素子を配置し、この抵抗素子に生ずる
電圧値を、所定の電位レベルと比較するコンパレータに
供給することで、コンパレータの出力によって、当該画
素がドット欠陥であるか否かを判定することができる。
このコンパレータの出力によって判定された各画素に対
応する判定データは、マルチプレクサによって択一的に
抽出され、画素のアドレスに対応して前記データ格納手
段に取り込まれる。In this case, a resistance element is arranged in series with a row electrode or a column electrode in the display, and a voltage value generated in the resistance element is supplied to a comparator for comparing the resistance value with a predetermined potential level. It can be determined whether or not the pixel has a dot defect.
The determination data corresponding to each pixel determined by the output of the comparator is selectively extracted by the multiplexer, and is taken into the data storage means in accordance with the address of the pixel.

【００１６】このデータ格納手段に格納されたアドレス
ごとの前記判定データに基づいて、ドット欠陥の数およ
び欠陥位置を判定することができ、ドットマトリックス
表示器の全体評価を即座に提供することが可能となる。The number and position of dot defects can be determined based on the determination data for each address stored in the data storage means, and the overall evaluation of the dot matrix display can be immediately provided. Becomes

【００１７】[0017]

【発明の実施の形態】以下、本発明にかかるドット欠陥
判定装置について、図に示す実施の形態に基づいて説明
する。図１は画素のスイッチング用に薄膜トランジスタ
を用いたＴＦＴ型液晶表示ユニットに、ドット欠陥判定
回路を搭載させた基本構成を示したものである。この液
晶表示装置１は周知のとおり、縦方向に複数の行電極２
−１……２−ｎが配置され、また横方向に複数の列電極
３−１……３−ｎが配置されており、行電極および列電
極の交点に、それぞれスイッチング用薄膜トランジスタ
（以下ＴＦＴと称する）４が実装されて、当該箇所にそ
れぞれ画素が形成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a dot defect judging device according to the present invention will be described based on an embodiment shown in the drawings. FIG. 1 shows a basic configuration in which a dot defect determination circuit is mounted on a TFT type liquid crystal display unit using thin film transistors for switching pixels. As is well known, the liquid crystal display device 1 has a plurality of row electrodes 2 in the vertical direction.
-1... 2-n are arranged, and a plurality of column electrodes 3-1... 3-n are arranged in the horizontal direction. Switching thin film transistors (hereinafter referred to as TFTs) are provided at intersections of the row electrodes and the column electrodes. 4) are mounted, and pixels are formed at the respective locations.

【００１８】前記した液晶表示装置１には、行電極駆動
回路５および列電極駆動回路６が配置されており、各行
電極駆動回路５および列電極駆動回路６より各行電極２
−１……２−ｎおよび列電極３−１……３−ｎに対して
スイッチング用制御信号が印加されるように構成されて
いる。そして、前記行電極駆動回路５および列電極駆動
回路６に対して、入力端子８に供給される画像信号に基
づいて、制御信号を供給する主駆動回路７が具備されて
いる。In the liquid crystal display device 1 described above, a row electrode driving circuit 5 and a column electrode driving circuit 6 are arranged, and each row electrode driving circuit 5 and column electrode driving circuit 6
... 2-n and the column electrodes 3-1... 3-n are configured to be applied with switching control signals. Further, a main drive circuit 7 for supplying a control signal to the row electrode drive circuit 5 and the column electrode drive circuit 6 based on an image signal supplied to an input terminal 8 is provided.

【００１９】一方、前記列電極駆動回路６と、各列電極
３−１……３−ｎとの間には、それぞれ抵抗素子Ｒ１…
…Ｒｎが直列に接続されており、各列電極３−１……３
−ｎには、列電極駆動回路６より抵抗素子Ｒ１……Ｒｎ
を介して駆動電流が与えられるように構成されている。
換言すれば各画素をスイッチング動作させる各ＴＦＴ４
のドレイン電極には、抵抗素子Ｒ１……Ｒｎを介して駆
動電流が与えられるように構成されている。On the other hand, between the column electrode driving circuit 6 and each of the column electrodes 3-1.
.. Rn are connected in series, and each column electrode 3-1.
-N, resistance elements R1... Rn from the column electrode driving circuit 6
Is configured to be supplied with a drive current via the.
In other words, each TFT 4 for switching operation of each pixel
Are configured to be supplied with a drive current through the resistance elements R1... Rn.

【００２０】そして、前記各抵抗素子Ｒ１……Ｒｎと、
各列電極３−１……３−ｎとの接続点における電圧値
が、ドット欠陥判定回路９に導入されるように構成され
ており、このドット欠陥判定回路９は、各抵抗素子Ｒ１
……Ｒｎに生ずる電圧値を、それぞれの画素の駆動電流
に対応するデータとして取り込むように構成されてい
る。And each of the resistance elements R1... Rn;
The voltage value at the connection point with each of the column electrodes 3-1... 3-n is configured to be introduced into the dot defect determination circuit 9, and the dot defect determination circuit 9
.. Are configured to take in a voltage value generated at Rn as data corresponding to a drive current of each pixel.

【００２１】図１に示す構成において、ドット欠陥の判
定を行おうとする場合には、主駆動回路７の入力端子８
に対して、液晶表示装置１の各画素が順次駆動状態とな
るような信号を入力させる。これにより行電極駆動回路
５からは、各行電極２−１……２−ｎに対してスイッチ
ング用の制御信号が順次供給される。また、列電極駆動
回路６からは、各列電極３−１……３−ｎに対して順次
駆動電流が供給される。In the configuration shown in FIG. 1, when a dot defect is to be determined, the input terminal 8 of the main drive circuit 7 is used.
, A signal is input such that each pixel of the liquid crystal display device 1 is sequentially driven. Thereby, a control signal for switching is sequentially supplied from the row electrode drive circuit 5 to each of the row electrodes 2-1 to 2-n. A driving current is sequentially supplied from the column electrode driving circuit 6 to each of the column electrodes 3-1 to 3-n.

【００２２】この場合、１つの行電極にスイッチング用
の制御信号が供給されている状態において、列電極駆動
回路６より各列電極３−１……３−ｎに対して順次駆動
電流が供給されるように作用し、さらに次の行電極にス
イッチング用の制御信号が供給されている状態におい
て、同様に列電極駆動回路６より各列電極３−１……３
−ｎに対して順次駆動電流が供給されるようになされ
る。この結果、行電極および列電極によって形成される
各画素に実装された全てのＴＦＴ４は、順次駆動状態に
なされる。In this case, while a control signal for switching is supplied to one row electrode, a driving current is sequentially supplied from the column electrode driving circuit 6 to each of the column electrodes 3-1... 3-n. In the state where the switching control signal is supplied to the next row electrode, the column electrode driving circuit 6 similarly operates the respective column electrodes 3-1... 3
−n is supplied with a drive current sequentially. As a result, all the TFTs 4 mounted on each pixel formed by the row electrodes and the column electrodes are sequentially driven.

【００２３】図２は、前記したドット欠陥判定回路９の
第１の実施の形態を示したものである。このドット欠陥
判定回路９には、各抵抗素子Ｒ１……Ｒｎと、各列電極
３−１……３−ｎとの接続点における電圧値を受けるコ
ンパレータ２１−１……２１−ｎが具備されており、各
コンパレータ２１−１……２１−ｎの各リファレンス入
力端子には、直流電圧源２２が接続されている。FIG. 2 shows a first embodiment of the dot defect judging circuit 9 described above. The dot defect determination circuit 9 includes comparators 21-1 to 21-n that receive voltage values at connection points between the resistance elements R1 to Rn and the column electrodes 3-1 to 3-n. A DC voltage source 22 is connected to each reference input terminal of each of the comparators 21-1 to 21-n.

【００２４】この構成において、例えば１つのＴＦＴ４
が破損されて、例えば開放状態となっている場合には、
当該ＴＦＴ４にスイッチング用の制御信号および駆動電
流を与えても駆動電流は発生しない。したがって抵抗素
子における電圧降下は発生せず、当該コンパレータに
は、リファレンス入力端子に供給される直流電圧源２２
の電圧レベルよりも高い電圧値が供給されることにな
る。これにより当該コンパレータからは、ドットの欠陥
状態を示す高レベル出力“Ｈ”がもたらされる。In this configuration, for example, one TFT 4
Is damaged, for example, if it is open,
Even if a switching control signal and a drive current are applied to the TFT 4, no drive current is generated. Therefore, no voltage drop occurs in the resistance element, and the comparator has a DC voltage source 22 supplied to the reference input terminal.
Will be supplied. As a result, the comparator provides a high-level output “H” indicating the defect state of the dot.

【００２５】一方この時、ＴＦＴ４が正常である場合に
は、当該ＴＦＴ４にスイッチング用の制御信号および駆
動電流が与えられることにより駆動電流が発生する。し
たがって抵抗素子において電圧降下が発生し、前記コン
パレータには、リファレンス入力端子に供給される直流
電圧源２２レベルよりも低い電圧値が供給されることに
なる。これにより当該コンパレータからは、ドットの正
常状態を示す低レベル出力“Ｌ”がもたらされる。On the other hand, at this time, when the TFT 4 is normal, a drive control current and a drive current are applied to the TFT 4 to generate a drive current. Therefore, a voltage drop occurs in the resistance element, and a voltage value lower than the level of the DC voltage source 22 supplied to the reference input terminal is supplied to the comparator. As a result, a low level output “L” indicating the normal state of the dot is provided from the comparator.

【００２６】図２に示すように各コンパレータ２１−１
……２１−ｎの出力端子は、マルチプレクサ２３に供給
されるように構成されており、このマルチプレクサ２３
にはアドレス信号が供給されるように構成されている。
このアドレス信号は、列電極駆動回路６より各列電極３
−１……３−ｎに対して供給する駆動電流の発生タイミ
ングに同期しており、したがってマルチプレクサ２３に
おいては、前記タイミングに同期して各コンパレータ２
１−１……２１−ｎの出力を択一的に抽出し、順次デー
タ格納手段２４に供給するように作用する。As shown in FIG. 2, each comparator 21-1
The output terminals of 21-n are configured to be supplied to a multiplexer 23.
Is configured to be supplied with an address signal.
This address signal is supplied from the column electrode driving circuit 6 to each column electrode 3.
-1... 3-n are synchronized with the generation timing of the driving current supplied to the 3-n.
... 1-1-n are selectively extracted and supplied to the data storage means 24 in sequence.

【００２７】前記データ格納手段２４は、行電極および
列電極によって構成される各画素のアドレスに対応し
て、各コンパレータ２１−１……２１−ｎの出力を記憶
する機能を有しており、アドレス信号入力端子２４ａに
供給されるアドレス信号、およびリード・ライト信号入
力端子２４ｂに供給されるライト信号に基づいて、各コ
ンパレータ２１−１……２１−ｎの出力データが、画素
のアドレスに対応して前記データ格納手段２４に書き込
まれるように成される。The data storage means 24 has a function of storing the output of each of the comparators 21-1... 21-n corresponding to the address of each pixel constituted by the row electrode and the column electrode. Based on the address signal supplied to the address signal input terminal 24a and the write signal supplied to the read / write signal input terminal 24b, the output data of each of the comparators 21-1 to 21-n corresponds to the address of the pixel. Then, the data is written into the data storage means 24.

【００２８】図２に示す実施の形態においては、前記各
コンパレータ、マルチプレクサ、およびデータ格納手段
とでドット欠陥判定回路９を構成し、前記液晶表示装置
１および各駆動手段５，６，７と共に表示ユニット３１
内に配置された構成とされている。In the embodiment shown in FIG. 2, each of the comparators, multiplexers and data storage means constitutes a dot defect judging circuit 9, which is displayed together with the liquid crystal display device 1 and the driving means 5, 6, and 7. Unit 31
It is configured to be arranged inside.

【００２９】そして、データ格納手段２４に格納された
それぞれの画素の駆動電流に対応するデータは、データ
格納手段２４より読み出され、外部ツール３２に配置さ
れた評価手段２５において表示ユニットの評価がなされ
るように構成されている。このために、評価手段２５に
もアドレス信号入力端子２５ａおよびリード・ライト信
号入力端子２５ｂが配置されており、データ格納手段２
４より読み出された画素の駆動電流に対応するデータ
は、入力端子２５ｂに供給されるライト信号によって評
価手段２５に取り込まれる。Then, the data corresponding to the drive current of each pixel stored in the data storage means 24 is read out from the data storage means 24, and the evaluation of the display unit is performed by the evaluation means 25 arranged in the external tool 32. It is configured to be made. For this purpose, the evaluation means 25 is also provided with an address signal input terminal 25a and a read / write signal input terminal 25b.
The data corresponding to the drive current of the pixel read from 4 is taken into the evaluation means 25 by the write signal supplied to the input terminal 25b.

【００３０】評価手段２５においては、表示装置の個々
において、例えばドット欠陥の数および欠陥の発生位置
に応じた評価が実施され、評価手段２５からは評価のラ
ンク等が出力されるようになされる。The evaluation means 25 performs an evaluation according to, for example, the number of dot defects and the positions where the defects occur in each of the display devices, and the evaluation means 25 outputs an evaluation rank and the like. .

【００３１】図２に示した実施の形態においては、デー
タ格納手段２４が表示ユニット３１内のドット欠陥判定
回路９内に格納された構成とされており、このデータ格
納手段２４はフレームメモリと同程度の容量を必要とす
るため、コストを上昇させるという問題が発生する。In the embodiment shown in FIG. 2, the data storage means 24 is stored in the dot defect judging circuit 9 in the display unit 31, and the data storage means 24 is the same as the frame memory. Since a certain amount of capacity is required, there is a problem that the cost is increased.

【００３２】図３はこのような問題を解決したドット欠
陥判定回路９の第２の実施の形態を示したものである。
なお図３において、図２に相当する部分はそれぞれ同一
符号によって示しており、したがって個々の説明は省略
する。図３に示した実施の形態においては、各コンパレ
ータ、マルチプレクサによりドット欠陥判定回路９を構
成し、前記液晶表示装置１および各駆動手段５，６，７
と共に表示ユニット３１内に配置された構成とされてい
る。FIG. 3 shows a second embodiment of the dot defect judging circuit 9 which solves such a problem.
Note that, in FIG. 3, the portions corresponding to FIG. 2 are indicated by the same reference numerals, respectively, and therefore, description thereof will be omitted. In the embodiment shown in FIG. 3, a dot defect determination circuit 9 is constituted by each comparator and multiplexer, and the liquid crystal display device 1 and each of the driving means 5, 6, 7 are formed.
Together with the display unit 31.

【００３３】そして、マルチプレクサによって抽出され
た各コンパレータの出力データが、外部ツール３２に配
置されたデータ格納手段に取り込まれるように構成し、
同じく外部ツール３２に配置された評価手段２５におい
て、例えばドット欠陥の数および欠陥の発生位置に応じ
た評価が実施され、評価手段２５からは評価のランク等
が出力されるように構成されている。Then, the output data of each comparator extracted by the multiplexer is configured to be taken into data storage means arranged in the external tool 32,
Similarly, the evaluation means 25 arranged in the external tool 32 performs an evaluation in accordance with the number of dot defects and the positions where the defects are generated, and the evaluation means 25 outputs an evaluation rank or the like. .

【００３４】この図３に示す構成によると、比較的コス
トを上昇させるデータ格納手段２４が外部ツールに配置
されるため、ドット欠陥判定装置を総合的に低いコスト
で運用することが可能となる。According to the configuration shown in FIG. 3, since the data storage means 24 for relatively increasing the cost is arranged in the external tool, it is possible to operate the dot defect judging apparatus comprehensively at a low cost.

【００３５】なお、以上はＴＦＴ型の液晶表示装置に対
してドット欠陥判定装置を構築した実施の形態に基づい
て説明したが、本発明にかかるドット欠陥判定装置は、
画素のスイッチング用にダイオードを用いた液晶表示装
置、またはアクティブマトリックス形態以外に単純マト
リックス形態の液晶表示装置にも適用することができ
る。さらに本発明にかかるドット欠陥判定装置は、各表
示セルをマトリックス状に配置したプラズマ放電表示装
置におけるドット欠陥の判定にも応用することができ
る。Although the above description has been made based on the embodiment in which the dot defect judging device is constructed for the TFT type liquid crystal display device, the dot defect judging device according to the present invention comprises:
The present invention can be applied to a liquid crystal display device using a diode for switching pixels, or a liquid crystal display device of a simple matrix type other than the active matrix type. Further, the dot defect determination device according to the present invention can be applied to the determination of dot defects in a plasma discharge display device in which display cells are arranged in a matrix.

【００３６】[0036]

【発明の効果】以上の説明で明らかなとおり、本発明に
かかるドット欠陥判定装置によると、各画素を択一的に
駆動状態に制御する駆動手段と、駆動状態に制御された
それぞれの画素の駆動電流に対応するデータを、当該画
素のアドレスに対応して格納するデータ格納手段を具備
し、データ格納手段に格納された各画素の駆動電流に対
応するデータと当該画素のアドレスとにより、表示器の
画素の欠陥状態を判定するように構成したので、ドット
欠陥の数および欠陥位置などに基づいてドットマトリッ
クス表示器の全体評価を即座に提供することが可能とな
る。As is apparent from the above description, according to the dot defect judging device according to the present invention, the driving means for selectively controlling each pixel to the driving state, and the driving means for each pixel controlled to the driving state. A data storage unit for storing data corresponding to the drive current in correspondence with the address of the pixel; and displaying the data corresponding to the drive current of each pixel stored in the data storage unit and the address of the pixel. Since the configuration is such that the defect state of the pixel of the display device is determined, it is possible to immediately provide the overall evaluation of the dot matrix display based on the number of dot defects and the defect position.

【００３７】しかも、ドット欠陥を正確に把握すること
ができ、迅速に評価を行うことが可能であるため、この
種のドットマトリックス表示器の検査能率を遥かに向上
させることが可能となる。Furthermore, since dot defects can be accurately grasped and evaluation can be performed quickly, the inspection efficiency of this type of dot matrix display can be greatly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明にかかるドット欠陥判定装置を液晶表示
ユニットに搭載した状態を示すブロック図である。FIG. 1 is a block diagram showing a state in which a dot defect determination device according to the present invention is mounted on a liquid crystal display unit.

【図２】図１に示す液晶表示ユニットに搭載されたドッ
ト欠陥判定装置の第１の実施の形態を示すブロック図で
ある。FIG. 2 is a block diagram showing a first embodiment of a dot defect determination device mounted on the liquid crystal display unit shown in FIG.

【図３】図１に示す液晶表示ユニットに搭載されたドッ
ト欠陥判定装置の第２の実施の形態を示すブロック図で
ある。FIG. 3 is a block diagram showing a second embodiment of the dot defect determination device mounted on the liquid crystal display unit shown in FIG.

【符号の説明】[Explanation of symbols]

１ 液晶表示装置 ２−１〜２−ｎ 行電極 ３−１〜３−ｎ 列電極 ４ 薄膜トランジスタ ５ 行電極駆動回路 ６ 列電極駆動回路 ７ 主駆動回路 ８ 入力端子 ９ ドット欠陥判定回路 ２１−１〜２１−ｎ コンパレータ ２２ 直流電圧源 ２３ マルチプレクサ ２４ データ格納手段 ２５ 評価手段 ３１ 表示ユニット ３２ 外部ツール Ｒ１〜Ｒｎ 抵抗素子 DESCRIPTION OF SYMBOLS 1 Liquid crystal display device 2-1-2-n Row electrode 3-1-3-n Column electrode 4 Thin film transistor 5 Row electrode drive circuit 6 Column electrode drive circuit 7 Main drive circuit 8 Input terminal 9 Dot defect judgment circuit 21-1 Reference Signs List 21-n comparator 22 DC voltage source 23 multiplexer 24 data storage means 25 evaluation means 31 display unit 32 external tool R1-Rn resistance element

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 Ｆターム(参考） 2G036 AA25 BA33 CA06 2H088 FA13 HA06 MA20 5C006 BB11 BB16 BF14 BF15 BF24 EB01 5C080 AA05 AA10 BB05 DD15 DD28 JJ02 5G435 AA17 AA19 BB06 BB12 CC09 EE31 GG21 HH15 KK05 KK10──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. ⁷ Identification symbol FI Theme coat ゛ (Reference) G09G 3/36 G09G 3/36 F-term (Reference) 2G036 AA25 BA33 CA06 2H088 FA13 HA06 MA20 5C006 BB11 BB16 BF14 BF15 BF24 EB01 5C080 AA05 AA10 BB05 DD15 DD28 JJ02 5G435 AA17 AA19 BB06 BB12 CC09 EE31 GG21 HH15 KK05 KK10

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 ドットマトリックス表示器を構成する各
画素を択一的に駆動状態に制御する駆動手段と、駆動状
態に制御されたそれぞれの画素の駆動電流に対応するデ
ータを、当該画素のアドレスに対応して格納するデータ
格納手段が具備され、 前記データ格納手段に格納された各画素の駆動電流に対
応するデータと当該画素のアドレスとにより、表示器の
画素の欠陥状態を判定するように構成したドットマトリ
ックス表示器におけるドット欠陥判定装置。1. A driving unit for selectively controlling each pixel constituting a dot matrix display to a driving state, and data corresponding to a driving current of each pixel controlled in the driving state by an address of the pixel. Data storage means for storing the data corresponding to the drive current of each pixel stored in the data storage means and the address of the pixel to determine the defect state of the pixel of the display. A dot defect judging device in the constituted dot matrix display. 【請求項２】 前記ドットマトリックス表示器における
行電極または列電極に直列に抵抗素子が配置され、前記
抵抗素子に生ずる電圧値をそれぞれの画素の駆動電流に
対応するデータとして前記データ格納手段に取り込むよ
うに構成した請求項１に記載のドットマトリックス表示
器におけるドット欠陥判定装置。2. A resistance element is arranged in series with a row electrode or a column electrode in the dot matrix display, and a voltage value generated in the resistance element is taken into the data storage means as data corresponding to a driving current of each pixel. 2. The dot defect judging device for a dot matrix display according to claim 1, wherein the dot defect judging device is constituted as follows. 【請求項３】 前記ドットマトリックス表示器における
行電極または列電極に直列に配置された抵抗素子に生ず
る電圧値を、所定の電位レベルと比較するそれぞれのコ
ンパレータと、前記各コンパレータの出力を択一的に抽
出するマルチプレクサとが具備され、前記マルチプレク
サによって抽出された各コンパレータの出力が、画素の
アドレスに対応して前記データ格納手段に取り込まれる
ように構成した請求項２に記載のドットマトリックス表
示器におけるドット欠陥判定装置。3. A comparator for comparing a voltage value generated in a resistance element arranged in series with a row electrode or a column electrode in the dot matrix display with a predetermined potential level, and an output of each of the comparators. 3. A dot matrix display according to claim 2, further comprising a multiplexer for extracting the data, wherein an output of each comparator extracted by the multiplexer is taken into the data storage means in accordance with a pixel address. Dot defect determination device. 【請求項４】 前記各コンパレータ、マルチプレクサ、
およびデータ格納手段とが前記駆動手段と共に表示器を
構成する表示ユニット内に配置され、データ格納手段に
格納されたそれぞれの画素の駆動電流に対応するデータ
が、画素のアドレスに対応して外部ツールに読み出しで
きるように構成されている請求項３に記載のドットマト
リックス表示器におけるドット欠陥判定装置。4. Each of the comparators, multiplexers,
And a data storage means are arranged in a display unit constituting a display together with the driving means, and data corresponding to the driving current of each pixel stored in the data storage means is stored in an external tool corresponding to the address of the pixel. 4. The dot defect judging device in the dot matrix display according to claim 3, wherein the dot defect judging device is configured to be able to read the dot defect. 【請求項５】 前記各コンパレータ、およびマルチプレ
クサが前記駆動手段と共に表示器を構成する表示ユニッ
ト内に配置され、マルチプレクサによって抽出された各
コンパレータの出力データが、画素のアドレスに対応し
て外部ツールに配置されたデータ格納手段に取り込まれ
るように構成した請求項３に記載のドットマトリックス
表示器におけるドット欠陥判定装置。5. The comparator and the multiplexer are arranged in a display unit constituting a display together with the driving means, and output data of each comparator extracted by the multiplexer is sent to an external tool in accordance with a pixel address. 4. The dot defect judging device in a dot matrix display according to claim 3, wherein the dot defect judging device is configured to be taken into the arranged data storage means. 【請求項６】 前記ドットマトリックス表示器が、液晶
表示装置またはプラズマ放電表示装置である請求項１乃
至請求項５のいずれかに記載のドットマトリックス表示
器におけるドット欠陥判定装置。6. The apparatus according to claim 1, wherein said dot matrix display is a liquid crystal display or a plasma discharge display.