JP2000155557A - Pdp駆動装置 - Google Patents
Pdp駆動装置Info
- Publication number
- JP2000155557A JP2000155557A JP33063898A JP33063898A JP2000155557A JP 2000155557 A JP2000155557 A JP 2000155557A JP 33063898 A JP33063898 A JP 33063898A JP 33063898 A JP33063898 A JP 33063898A JP 2000155557 A JP2000155557 A JP 2000155557A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- electrode
- pulse
- driver
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
間にPDP(プラズマディスプレイパネル)へ維持放電
パルス電流を供給することができるPDP駆動装置を提
供する。 【解決手段】 発光セル及び非発光セルを選択するため
に行電極対の一方に走査パルスを供給し、行電極対の一
方に各々の一端が共通接続された2つのスイッチング素
子を有するスキャンドライバと、発光セルのみを発光維
持するために行電極対の一方に維持放電パルスを供給す
る維持放電ドライバとを備え、スキャンドライバの作動
時には2つのスイッチング素子のうちの一方の他端に第
1電位が印加され、他方のスイッチング素子の他端に第
1電位より低く走査パルスの電位に等しい第2電位が印
加され、維持放電ドライバの作動時に維持放電ドライバ
の出力が他方のスイッチング素子の他端に電気的に接続
される。
Description
式のプラズマディスプレイパネル(以下、PDPと称す
る)の駆動装置に関する。
装置として種々の研究がなされており、その1つにマト
リクス表示方式のPDPが知られている。図1は、かか
るPDPを含んだPDP駆動装置の構成を示す図であ
る。図1において、PDP1には、X及びYの1対にて
1画面の各行(第1行〜第n行)に対応した行電極対を
為す行電極Y1〜Yn及び行電極X1〜Xnが形成されてい
る。更に、これら行電極対に直交し、かつ図示せぬ誘電
体層及び放電空間を挟んで、1画面の各列(第1列〜第
m列)に対応した列電極を為す列電極D1〜Dmが形成さ
れている。この際、1組の行電極対と1つの列電極との
交叉部に、1画素に対応した放電セルが形成される。
各画素毎の画素データを、その論理レベルに応じた電圧
値を有する画素データパルスに変換し、これを1行分毎
に、上記列電極D1〜Dmに印加する。X行電極ドライバ
3は、各放電セルの残留壁電荷量を初期化する為のリセ
ットパルス、後述するが如き発光放電セルの放電発光状
態を維持させる為の維持放電パルスを発生し、これらを
上記行電極X1〜Xnに印加する。
イバ3と同様に、各放電セルの残留壁電荷量を初期化す
る為のリセットパルス、発光放電セルの放電発光状態を
維持させる為の維持放電パルスを発生し、これらを上記
行電極Y1〜Ynに印加する。更に、Y行電極ドライバ4
は、放電セル内に発生した荷電粒子を再形成させる為の
プライミングパルス、並びに各放電セルに対し画素デー
タパルスに応じた電荷量を形成せしめて上記発光放電セ
ル又は非発光放電セルの設定を行う為の走査パルスSP
を発生し、これらを行電極Y1〜Ynに印加する。
ライバ4の具体的構成を電極Xj及び電極Yjについて示
している。電極Xjは電極X1〜Xnのうちの第j行の電
極であり、電極Yjは電極Y1〜Ynのうちの第j行の電
極である。電極XjとYjとの間はコンデンサC0として
作用するようになっている。X行電極ドライバ3におい
ては、2つの電源B1,B2が備えられている。電源B
1は電圧Vs1(例えば、170V)を出力し、電源B2
は電圧Vr1(例えば、190V)を出力する。電源B1
の正端子はスイッチング素子S3を介して電極Xjへの
接続ライン11に接続され、負端子はアース接続されて
いる。接続ライン11とアースとの間にはスイッチング
素子S4が接続されている他、スイッチング素子S1、
ダイオードD1及びコイルL1からなる直列回路と、コ
イルL2、ダイオードD2及びスイッチング素子S2か
らなる直列回路とがコンデンサC1を共通にアース側に
介して接続されている。なお、ダイオードD1はコンデ
ンサC1側をアノードとしており、ダイオードD2はコ
ンデンサC1側をカソードとして接続されている。ま
た、電源B2の正端子はスイッチング素子S8及び抵抗
R1を介して接続ライン11に接続され、電源B2の負
端子はアース接続されている。
源B3〜B6が備えられている。電源B3は電圧V
s1(例えば、170V)を出力し、電源B4は電圧Vr1
(例えば、190V)を出力し、電源B5は電圧Voff
(例えば、140V)を出力し、電源B6は電圧V
h(例えば、160V、Vh>Voff)を出力する。電源
B3の正端子はスイッチング素子S13を介してスイッ
チング素子S15への接続ライン12に接続され、負端
子はアース接続されている。接続ライン12とアースと
の間にはスイッチング素子S14が接続されている他、
スイッチング素子S11、ダイオードD3及びコイルL
4からなる直列回路と、コイルL4、ダイオードD4及
びスイッチング素子S12からなる直列回路とがコンデ
ンサC2を共通にアース側に介して接続されている。な
お、ダイオードD3はコンデンサC2側をアノードとし
ており、ダイオードD4はコンデンサC2側をカソード
として接続されている。
を介して電源B6の正端子への接続ライン13に接続さ
れている。電源B4の正端子はアース接続され、負端子
はスイッチング素子S16、そして抵抗R2を介して接
続ライン13に接続されている。電源B5の正端子はス
イッチング素子S17を介して接続ライン13に接続さ
れ、負端子はアース接続されている。
S21を介して電極Yjへの接続ライン14に接続され
ている。電源B6の負端子はスイッチング素子S22を
介して接続ライン14に接続されている。接続ライン1
3,14との間にはダイオードD5が接続され、またス
イッチング素子S23とダイオードD6との直列回路が
接続されている。ダイオードD5は接続ライン14側を
アノードとし、ダイオードD6は接続ライン14側をカ
ソードとして接続されている。
8、S11〜S17及びS21〜S23のオンオフは図
示しない制御回路によって制御される。図2の各スイッ
チング素子の矢印が制御回路からの制御信号端子であ
る。なお、Y行電極ドライバ4において電源B3、スイ
ッチング素子S11〜S15、コイルL3、L4、ダイ
オードD3、D4及びコンデンサC2がサスティンドラ
イバ部を構成し、電源B4、抵抗R2及びスイッチング
素子S16がリセットドライバ部を構成し、残りの電源
B5、B6、スイッチング素子S13、S17、S2
1、S22及びダイオードD5、D6がスキャンドライ
バ部を構成している。
について図3のタイミングチャートを参照しつつ説明す
る。PDP駆動装置の動作はリセット期間、アドレス期
間及びサスティン期間からなる。先ず、リセット期間に
なると、Y行電極ドライバ4のスイッチング素子S23
がオンとなる。スイッチング素子S23はリセット期間
及びサスティン期間においてオンとなる。また、同時に
X行電極ドライバ3のスイッチング素子S8がオンとな
り、Y行電極ドライバ4のスイッチング素子S16がオ
ンとなる。その他のスイッチング素子はオフである。ス
イッチング素子S8のオンにより電源B2の正端子から
スイッチング素子S8、抵抗R1を介して電極Xjに電
流が流れ、またスイッチング素子S16のオンにより電
極YjからダイオードD5、抵抗R2、スイッチング素
子S16を介して電源B4の負端子に電流が流れ込む。
電極Xjの電位はコンデンサC0と抵抗R1との時定数
により徐々に上昇してリセットパルスPRxとなり、電
極Yjの電位はコンデンサC0と抵抗R2との時定数に
より徐々に低下してリセットパルスPRyとなる。この
リセットパルスPRxは電極X1〜Xnの全てに同時に印
加され、リセットパルスPRyも電極Y1〜Yn毎に生成
されて電極Y1〜Yn全てに同時に印加される。
時印加により、PDP1の全ての放電セルが放電励起し
て荷電粒子が発生し、この放電終息後、全放電セルの誘
電体層には一様に所定量の壁電荷が形成される。スイッ
チング素子S8及びスイッチング素子S16はリセット
パルスPRx及びPRyのレベルが飽和した後、リセット
期間終了以前にオフとなる。また、この時点にスイッチ
ング素子S4、S14及びS15がオンとなり、電極X
j及びYjは共にアースされる。これによりリセットパル
スPRx及びPRyは消滅する。
ッチング素子S14及びS15がオフとなり、スイッチ
ング素子S23がオフとなり、スイッチング素子S17
がオンとなり、同時にスイッチング素子S22がオンと
なる。スイッチング素子S17のオンにより電源B5と
電源B6とが直列に接続された状態となり、電源B6の
負端子には電圧VhとVoffとの差を示す負電位が生じ、
それが電極Yjに印加される。
は映像信号に基づく各画素毎の画素データを、その論理
レベルに応じた電圧値を有する画素データパルスDP1
〜DPnに変換し、これを1行分毎に、上記列電極D1〜
Dmに順次印加する。図3に示すように電極Yj,Yj+1
に対しては画素データパルスDPj,DPj+1が印加され
る。
ングパルスPPを行電極Y1〜Ynに順次印加して行く。
更に、各プライミングパルスPPの印加直後でありかつ
上記画素データパルス群DP1〜DPn各々のタイミング
に同期させて負電圧の走査パルスSPを行電極Y1〜Yn
に順次印加して行く。電極Yjについて説明すると、プ
ライミングパルスPPを生成する際には、スイッチング
素子S21がオンとなり、スイッチング素子S22がオ
フとなる。また、スイッチング素子S17はオンのまま
である。これにより電源B5の正端子の電位Voffがス
イッチング素子S17、そしてスイッチング素子S21
を介して電極YjにプライミングパルスPPとして印加
される。プライミングパルスPPの印加後、アドレスド
ライバ2からの画素データパルスDPjの印加に同期し
てスイッチング素子S21がオフとなり、スイッチング
素子S22がオンとなる。これにより電源B6の負端子
の電圧VhとVoffとの差を示す負電位が電極Yjに走査
パルスSPとして印加される。そして、アドレスドライ
バ2からの画素データパルスDPjの印加の停止に同期
してスイッチング素子S21がオンとなり、スイッチン
グ素子S22がオフとなり、電源B5の正端子の電位V
offがスイッチング素子S17、そしてスイッチング素
子S21を介して電極Yjに印加される。その後、電極
Yj+1についても図3に示すように、電極Yjと同様にプ
ライミングパルスPPが印加され、アドレスドライバ2
からの画素データパルスDP j+1の印加に同期して走査
パルスSPが印加される。
る放電セルの内では、正電圧の画素データパルスが更に
同時に印加された放電セルにおいて放電が生じ、その壁
電荷の大半が失われる。一方、走査パルスSPが印加さ
れたものの正電圧の画素データパルスが印加されなかっ
た放電セルでは放電が生じないので、上記壁電荷が残留
したままとなる。この際、壁電荷が残留したままとなっ
た放電セルは発光放電セル、壁電荷が消滅してしまった
放電セルは非発光放電セルとなる。
わる時には、スイッチング素子S17,S21はオフと
なり、代わってスイッチング素子S14及びS15がオ
ンとなる。スイッチング素子S4のオン状態は継続され
る。サスティン期間において、X行電極ドライバ3で
は、スイッチング素子S4のオンにより電極Xjの電位
はほぼ0Vのアース電位となる。次に、スイッチング素
子S4がオフとなり、スイッチング素子S1がオンにな
ると、コンデンサC1に蓄えられている電荷によりコイ
ルL1、ダイオードD1、そしてスイッチング素子S1
を介して電流が電極Xjに達してコンデンサC0に流れ
込み、コンデンサC0を充電させる。このとき、コイル
L1及びコンデンサC0の時定数により電極Xjの電位
は図3に示すように徐々に上昇する。
り、スイッチング素子S3がオンとなる。これにより、
電極Xjには電源B1の正端子の電位VS1が印加され
る。その後、スイッチング素子S3がオフとなり、スイ
ッチング素子S2がオンとなり、コンデンサC0に蓄積
された電荷により電極XjからコイルL2、ダイオード
D2、そしてスイッチング素子S2を介してコンデンサ
C1に電流が流れ込む。このとき、コイルL2及びコン
デンサC1の時定数により電極Xjの電位は図3に示す
ように徐々に低下する。電極Xjの電位がほぼ0Vに達
すると、スイッチング素子S2がオフとなり、スイッチ
ング素子S4がオンとなる。
図3に示した如き正電圧の維持放電パルスIPxを電極
Xjに印加する。維持放電パルスIPxが消滅するスイッ
チング素子S4のオン時に同時に、Y行電極ドライバ4
ではスイッチング素子S11がオンとなり、スイッチン
グ素子S14がオフとなる。スイッチング素子S14が
オンであったときには電極Yjの電位はほぼ0Vのアー
ス電位となっているが、スイッチング素子S14がオフ
となり、スイッチング素子S11がオンになると、コン
デンサC2に蓄えられている電荷によりコイルL3、ダ
イオードD3、スイッチング素子S11、スイッチング
素子S15、スイッチング素子S13、そしてダイオー
ドD6を介して電流が電極Yjに達してコンデンサC0
に流れ込み、コンデンサC0を充電させる。このとき、
コイルL3及びコンデンサC0の時定数により電極Yj
の電位は図3に示すように徐々に上昇する。
なり、スイッチング素子S13がオンとなる。これによ
り、電極Yjには電源B3の正端子の電位VS1が印加さ
れる。その後、スイッチング素子S13がオフとなり、
スイッチング素子S12がオンとなり、コンデンサC0
に蓄積された電荷により電極YjからダイオードD5、
スイッチング素子S15、コイルL4、ダイオードD
4、そしてスイッチング素子S12を介してコンデンサ
C2に電流が流れ込む。このとき、コイルL4及びコン
デンサC2の時定数により電極Yjの電位は図3に示す
ように徐々に低下する。電極Yjの電位がほぼ0Vに達
すると、スイッチング素子S12がオフとなり、スイッ
チング素子S14がオンとなる。
図3に示した如き正電圧の維持放電パルスIPyを電極
Yjに印加する。このように、サスティン期間において
は、維持放電パルスIPxと維持放電パルスIPyとが交
互に生成して電極X1〜Xnと電極Y1〜Ynとに交互に印
加されるので、上記壁電荷が残留したままとなっている
発光放電セルは放電発光を繰り返しその発光状態を維持
する。
駆動装置において、スキャンドライバ部はスイッチング
素子S21としてPMOS−FET又はNMOSを用
い、スイッチング素子S22としてNMOS−FETを
用いて、それらの直列接続によりその接続点を電極Yj
への出力とする構成となっているが、この場合、スイッ
チング素子S21を構成するFETのオン抵抗は高いの
で、その駆動能力はスイッチング素子S22を構成する
FETのそれに比べて著しく劣ることになる。よって、
サスティン期間にサスティンドライバ部による維持放電
パルス電流をスイッチング素子S21を介して電極Yj
へ供給することができないので、スイッチング素子S1
3によるバイパス回路を介して維持放電パルス電流をP
DP電極Yjへ供給することが行なわれ、回路規模が大
きくなり、コスト高になるという問題点があった。
くすることなくサスティン期間にPDPへ維持放電パル
ス電流を供給することができるPDP駆動装置を提供す
ることである。
は、複数の行電極対と、行電極対に交差して配列されて
おり各交差部にて放電セルを形成する複数の列電極とを
有するプラズマディスプレイパネルを駆動する駆動装置
であって、発光セル及び非発光セルを選択するために行
電極対の一方に走査パルスを供給するスキャンドライバ
と、発光セルのみを発光維持するために行電極対の一方
に維持放電パルスを供給する維持放電ドライバとを備
え、スキャンドライバは行電極対の一方に各々の一端が
共通接続された2つのスイッチング素子を有し、スキャ
ンドライバの作動時には2つのスイッチング素子のうち
の一方の他端に第1電位が印加され、2つのスイッチン
グ素子のうちの他方の他端に第1電位より低く走査パル
スの電位に等しい第2電位が印加され、維持放電ドライ
バの作動時に維持放電ドライバの出力が他方のスイッチ
ング素子の他端に電気的に接続されることを特徴として
いる。
力された維持放電パルスは他方のスイッチング素子を介
して行電極対の一方に供給される。
照しつつ詳細に説明する。図4は、本発明によるPDP
駆動装置の構成を示しており、図1及び図2に示した従
来装置と同一部分は同一符号を用いて示している。この
図4のPDP駆動装置においては、スイッチング素子S
15に接続されている接続ライン13には電源B6の負
端子が接続されている。電源B6の正端子はスイッチン
グ素子S21を介して電極Yjへの接続ライン14に接
続され、接続ライン13と接続された電源B6の負端子
はスイッチング素子S22を介して接続ライン14に接
続されている。スイッチング素子S21にはダイオード
D5が並列に接続され、またスイッチング素子S22に
はダイオードD6が並列に接続されている。ダイオード
D5は接続ライン14側をアノードとし、ダイオードD
6は接続ライン14側をカソードとして接続されてい
る。
逆にして接続されており、電圧Vof fとして例えば、1
0〜20Vを発生する。その他の構成は図1及び図2に
示した従来装置と同一であるので、ここでの説明を省略
する。次に、かかる構成の本発明によるPDP駆動装置
の動作について図5のタイミングチャートを参照しつつ
説明する。このPDP駆動装置の動作がリセット期間、
アドレス期間及びサスティン期間からなることは図2の
従来装置と同様である。
ライバ3のスイッチング素子S8がオンとなり、Y行電
極ドライバ4のスイッチング素子S16,S22が共に
オンとなる。その他のスイッチング素子はオフである。
スイッチング素子S8のオンにより電源B2の正端子か
らスイッチング素子8、抵抗R1を介して電極Xjに電
流が流れ、またスイッチング素子S16,S22のオン
により電極Yjからスイッチング素子S22、抵抗R
2、スイッチング素子S16を介して電源B4の負端子
に電流が流れ込む。電極Xjの電位はコンデンサC0と
抵抗R1との時定数により徐々に上昇してリセットパル
スPRxとなり、電極Yjの電位はコンデンサC0と抵抗
R2との時定数により徐々に低下してリセットパルスP
Ryとなる。リセットパルスPRxは最終的に電圧Vr1と
なり、リセットパルスPRyは最終的に電圧−Vr1とな
る。このリセットパルスPRxは電極X1〜Xnの全てに
同時に印加され、リセットパルスPRyも電極Y1〜Yn
毎に生成されて電極Y1〜Yn全てに同時に印加される。
時印加により、PDP1の全ての放電セルが放電励起し
て荷電粒子が発生し、この放電終息後、全放電セルの誘
電体層には一様に所定量の壁電荷が形成される。スイッ
チング素子S8,S16,S22はリセットパルスPR
x及びPRyのレベルが飽和した後、リセット期間終了以
前にオフとなる。また、この時点にスイッチング素子S
4、S14及びS15がオンとなり、電極Xj及びYjは
共にアースされる。これによりリセットパルスPRx及
びPRyは消滅する。
ッチング素子S14及びS15がオフとなり、スイッチ
ング素子S17がオンとなり、同時にスイッチング素子
S22がオンとなる。スイッチング素子S17及びS2
2のオンにより電源B5の負端子の負電位−Voffがス
イッチング素子S17、そしてスイッチング素子S22
を介して電極Yjに印加される。
は映像信号に基づく各画素毎の画素データを、その論理
レベルに応じた電圧値を有する画素データパルスDP1
〜DPnに変換し、これを1行分毎に、上記列電極D1〜
Dmに順次印加する。図5に示すように電極Yj,Yj+1
に対しては画素データパルスDPj,DPj+1が印加され
る。
ングパルスPPを行電極Y1〜Ynに順次印加して行く。
更に、各プライミングパルスPPの印加直後でありかつ
上記画素データパルス群DP1〜DPn各々のタイミング
に同期させて負電圧の走査パルスSPを行電極Y1〜Yn
に順次印加して行く。電極Yjについて説明すると、プ
ライミングパルスPPを生成する際には、スイッチング
素子S21がオンとなり、スイッチング素子S22がオ
フとなる。また、スイッチング素子S17はオンのまま
である。これにより電源B6と電源B5とはスイッチン
グ素子S17を介して直列に接続された状態となるの
で、電源B6の正端子の電位はVh−Voff(例えば、1
40V)となる。この正電位がスイッチング素子S21
を介して電極YjにプライミングパルスPPとして印加
される。
スドライバ2からの画素データパルスDPjの印加に同
期してスイッチング素子S21がオフとなり、スイッチ
ング素子S22がオンとなる。これにより電源B5の負
端子の負電位−Voffがスイッチング素子S17、そし
てスイッチング素子S22を介して電極Yjに走査パル
スSPとして印加される。そして、アドレスドライバ2
からの画素データパルスDPjの印加の停止に同期して
スイッチング素子S21がオンとなり、スイッチング素
子S22がオフとなり、電源B6の正端子の電位Vh−
Voffがスイッチング素子S21を介して電極Yjに印加
される。その後、電極Yj+1についても図5に示すよう
に、電極Yjと同様にプライミングパルスPPが印加さ
れ、アドレスドライバ2からの画素データパルスDP
j+1の印加に同期して走査パルスSPが印加される。
る放電セルの内では、正電圧の画素データパルスが更に
同時に印加された放電セルにおいて放電が生じ、その壁
電荷の大半が失われる。一方、走査パルスSPが印加さ
れたものの正電圧の画素データパルスが印加されなかっ
た放電セルでは放電が生じないので、上記壁電荷が残留
したままとなる。この際、壁電荷が残留したままとなっ
た放電セルは発光放電セル、壁電荷が消滅してしまった
放電セルは非発光放電セルとなる。
わる時には、スイッチング素子S17,S21はオフと
なり、代わってスイッチング素子S14及びS15がオ
ンとなる。スイッチング素子S4のオン状態は継続され
る。サスティン期間におけるX行電極ドライバ3の動作
は、図2に示した従来装置の場合と同一であるので、動
作説明を省略するが、X行電極ドライバ3は図5に示し
た如き正電圧の維持放電パルスIPxを電極Xjに印加す
る。
IPxが消滅するスイッチング素子S4のオン時に同時
に、スイッチング素子S11がオンとなり、スイッチン
グ素子S14がオフとなる。スイッチング素子S14が
オンであったときには電極Y jの電位はほぼ0Vのアー
ス電位となっているが、スイッチング素子S14がオフ
となり、スイッチング素子S11がオンになると、コン
デンサC2に蓄えられている電荷によりコイルL3、ダ
イオードD3、スイッチング素子S11、スイッチング
素子S15、そしてダイオードD6を介して電流が電極
Yjに達してコンデンサC0に流れ込み、コンデンサC
0を充電させる。このとき、コイルL3及びコンデンサ
C0の時定数により電極Yjの電位は図5に示すように
徐々に上昇する。
なり、スイッチング素子S13がオンとなる。これによ
り、電極Yjには電源B3の正端子の電位VS1がスイッ
チング素子S13,スイッチング素子S15、そしてダ
イオードD6を介して印加される。その後、スイッチン
グ素子S13がオフとなり、スイッチング素子S12が
オンとなり、更にスイッチング素子S22がオンとな
り、コンデンサC0に蓄積された電荷により電極Yjか
らスイッチング素子S22、スイッチング素子S15、
コイルL4、ダイオードD4、そしてスイッチング素子
S12を介してコンデンサC2に電流が流れ込む。この
とき、コイルL4及びコンデンサC2の時定数により電
極Yjの電位は図5に示すように徐々に低下する。電極
Yjの電位がほぼ0Vに達すると、スイッチング素子S
12及びS22がオフとなり、スイッチング素子S14
がオンとなる。
図5に示した如き正電圧の維持放電パルスIPyを電極
Yjに印加する。このように、サスティン期間において
は、維持放電パルスIPxと維持放電パルスIPyとが交
互に生成して電極X1〜Xnと電極Y1〜Ynとに交互に印
加されるので、上記壁電荷が残留したままとなっている
発光放電セルは放電発光を繰り返しその発光状態を維持
する。
ング素子によるバイパス回路を介することなくサスティ
ン期間にPDPへ維持放電パルス電流を供給することが
できるので、回路規模が増大することを防止することが
できる。
Claims (2)
- 【請求項1】 複数の行電極対と、前記行電極対に交差
して配列されており各交差部にて放電セルを形成する複
数の列電極とを有するプラズマディスプレイパネルを駆
動する駆動装置であって、発光セル及び非発光セルを選
択するために走査パルスを前記行電極対の一方に供給す
るスキャンドライバと、前記発光セルのみを発光維持す
るために前記行電極対の一方に維持放電パルスを供給す
る維持放電ドライバとを備え、 前記スキャンドライバは前記行電極対の一方に各々の一
端が共通接続された2つのスイッチング素子を有し、前
記スキャンドライバの作動時には前記2つのスイッチン
グ素子のうちの一方の他端に第1電位が印加され、前記
2つのスイッチング素子のうちの他方の他端に前記第1
電位より低く前記走査パルスの電位に等しい第2電位が
印加され、 前記維持放電ドライバの作動時に前記維持放電ドライバ
の出力が前記他方のスイッチング素子の他端に電気的に
接続されることを特徴とするプラズマディスプレイパネ
ル駆動装置。 - 【請求項2】 前記スキャンドライバは前記一方のスイ
ッチング素子としてのPチャンネルMOSトランジスタ
と、前記他方のスイッチング素子としてのNチャンネル
MOSトランジスタと、前記MOSトランジスタ各々に
並列接続されたダイオードとを有することを特徴とする
請求項1記載のプラズマディスプレイパネル駆動装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33063898A JP3591766B2 (ja) | 1998-11-20 | 1998-11-20 | Pdp駆動装置 |
US09/441,202 US6567059B1 (en) | 1998-11-20 | 1999-11-16 | Plasma display panel driving apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33063898A JP3591766B2 (ja) | 1998-11-20 | 1998-11-20 | Pdp駆動装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000155557A true JP2000155557A (ja) | 2000-06-06 |
JP2000155557A5 JP2000155557A5 (ja) | 2004-08-12 |
JP3591766B2 JP3591766B2 (ja) | 2004-11-24 |
Family
ID=18234917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33063898A Expired - Fee Related JP3591766B2 (ja) | 1998-11-20 | 1998-11-20 | Pdp駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3591766B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020062142A (ko) * | 2001-01-19 | 2002-07-25 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 평면 표시 장치의 구동 회로 |
KR100416092B1 (ko) * | 2001-02-01 | 2004-01-24 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동장치 |
EP1414006A2 (en) * | 2002-10-24 | 2004-04-28 | Pioneer Corporation | Driving apparatus for a scan electrode of an AC plasma display panel |
KR100458567B1 (ko) * | 2001-11-15 | 2004-12-03 | 삼성에스디아이 주식회사 | 멀티 레벨의 구동 전압을 발생하는 플라즈마 디스플레이패널의 구동 장치 및 그 구동 방법 |
EP1763001A2 (en) * | 2005-09-08 | 2007-03-14 | Pioneer Corporation | Plasma display device |
US7259759B2 (en) | 2003-05-19 | 2007-08-21 | Pioneer Corporation | Display panel drive device |
US7330167B2 (en) | 2003-07-22 | 2008-02-12 | Pioneer Corporation | Method for driving a display panel |
US7605781B2 (en) | 2003-04-17 | 2009-10-20 | Pioneer Corporation | Display panel driving method |
CN101471025B (zh) * | 2005-03-25 | 2010-12-15 | 日立等离子显示器股份有限公司 | 等离子体显示装置 |
-
1998
- 1998-11-20 JP JP33063898A patent/JP3591766B2/ja not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020062142A (ko) * | 2001-01-19 | 2002-07-25 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 평면 표시 장치의 구동 회로 |
KR100416092B1 (ko) * | 2001-02-01 | 2004-01-24 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동장치 |
KR100458567B1 (ko) * | 2001-11-15 | 2004-12-03 | 삼성에스디아이 주식회사 | 멀티 레벨의 구동 전압을 발생하는 플라즈마 디스플레이패널의 구동 장치 및 그 구동 방법 |
EP1414006A2 (en) * | 2002-10-24 | 2004-04-28 | Pioneer Corporation | Driving apparatus for a scan electrode of an AC plasma display panel |
US6876341B2 (en) | 2002-10-24 | 2005-04-05 | Pioneer Corporation | Driving apparatus of display panel |
EP1414006A3 (en) * | 2002-10-24 | 2007-08-01 | Pioneer Corporation | Driving apparatus for a scan electrode of an AC plasma display panel |
US7605781B2 (en) | 2003-04-17 | 2009-10-20 | Pioneer Corporation | Display panel driving method |
US7259759B2 (en) | 2003-05-19 | 2007-08-21 | Pioneer Corporation | Display panel drive device |
US7330167B2 (en) | 2003-07-22 | 2008-02-12 | Pioneer Corporation | Method for driving a display panel |
CN101471025B (zh) * | 2005-03-25 | 2010-12-15 | 日立等离子显示器股份有限公司 | 等离子体显示装置 |
JP2007072266A (ja) * | 2005-09-08 | 2007-03-22 | Pioneer Electronic Corp | プラズマディスプレイ装置 |
EP1763001A3 (en) * | 2005-09-08 | 2008-07-23 | Pioneer Corporation | Plasma display device |
EP1763001A2 (en) * | 2005-09-08 | 2007-03-14 | Pioneer Corporation | Plasma display device |
Also Published As
Publication number | Publication date |
---|---|
JP3591766B2 (ja) | 2004-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6680581B2 (en) | Apparatus and method for driving plasma display panel | |
US20120001836A1 (en) | Plasma display device | |
JP3568098B2 (ja) | 表示パネルの駆動装置 | |
JP4689078B2 (ja) | プラズマディスプレイ装置 | |
JP4660020B2 (ja) | ディスプレイパネルの駆動装置 | |
JP3556108B2 (ja) | Pdpの駆動方法 | |
JP3591766B2 (ja) | Pdp駆動装置 | |
JP4434642B2 (ja) | 表示パネルの駆動装置 | |
WO2007032403A1 (ja) | プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置 | |
US6567059B1 (en) | Plasma display panel driving apparatus | |
JP2003015595A (ja) | Pdp表示装置の駆動回路 | |
JP2000293135A (ja) | プラズマディスプレイパネルの駆動装置 | |
US7605781B2 (en) | Display panel driving method | |
US6480189B1 (en) | Display panel driving apparatus | |
US6975311B2 (en) | Apparatus for driving display panel | |
JP4399190B2 (ja) | 表示パネル駆動装置 | |
US20090033592A1 (en) | Plasma display device and driving method thereof | |
US20050219155A1 (en) | Driving method of display panel | |
US20050200565A1 (en) | Method for driving display panel | |
US20050219154A1 (en) | Method of driving display panel | |
JP4416418B2 (ja) | プラズマディスプレイパネル駆動装置 | |
US20080158219A1 (en) | Plasma display device, driving device, and method of driving the same | |
US20090237331A1 (en) | Plasma display device | |
EP1783730A1 (en) | Apparatus for and method of driving a sustain-discharge circuit of a plasma display panel | |
US20090140952A1 (en) | Plasma display device, power supply thereof and associated methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040506 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040820 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140903 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |