JP2000155557A - Ｐｄｐ駆動装置 - Google Patents
Ｐｄｐ駆動装置Info
- Publication number
- JP2000155557A JP2000155557A JP33063898A JP33063898A JP2000155557A JP 2000155557 A JP2000155557 A JP 2000155557A JP 33063898 A JP33063898 A JP 33063898A JP 33063898 A JP33063898 A JP 33063898A JP 2000155557 A JP2000155557 A JP 2000155557A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- electrode
- pulse
- driver
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 回路規模が大きくすることなくサスティン期
間にＰＤＰ（プラズマディスプレイパネル）へ維持放電
パルス電流を供給することができるＰＤＰ駆動装置を提
供する。 【解決手段】 発光セル及び非発光セルを選択するため
に行電極対の一方に走査パルスを供給し、行電極対の一
方に各々の一端が共通接続された２つのスイッチング素
子を有するスキャンドライバと、発光セルのみを発光維
持するために行電極対の一方に維持放電パルスを供給す
る維持放電ドライバとを備え、スキャンドライバの作動
時には２つのスイッチング素子のうちの一方の他端に第
１電位が印加され、他方のスイッチング素子の他端に第
１電位より低く走査パルスの電位に等しい第２電位が印
加され、維持放電ドライバの作動時に維持放電ドライバ
の出力が他方のスイッチング素子の他端に電気的に接続
される。
間にＰＤＰ（プラズマディスプレイパネル）へ維持放電
パルス電流を供給することができるＰＤＰ駆動装置を提
供する。 【解決手段】 発光セル及び非発光セルを選択するため
に行電極対の一方に走査パルスを供給し、行電極対の一
方に各々の一端が共通接続された２つのスイッチング素
子を有するスキャンドライバと、発光セルのみを発光維
持するために行電極対の一方に維持放電パルスを供給す
る維持放電ドライバとを備え、スキャンドライバの作動
時には２つのスイッチング素子のうちの一方の他端に第
１電位が印加され、他方のスイッチング素子の他端に第
１電位より低く走査パルスの電位に等しい第２電位が印
加され、維持放電ドライバの作動時に維持放電ドライバ
の出力が他方のスイッチング素子の他端に電気的に接続
される。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリクス表示方
式のプラズマディスプレイパネル（以下、ＰＤＰと称す
る）の駆動装置に関する。
式のプラズマディスプレイパネル（以下、ＰＤＰと称す
る）の駆動装置に関する。
【０００２】
【従来の技術】ＰＤＰは、周知の如く、薄型の平面表示
装置として種々の研究がなされており、その１つにマト
リクス表示方式のＰＤＰが知られている。図１は、かか
るＰＤＰを含んだＰＤＰ駆動装置の構成を示す図であ
る。図１において、ＰＤＰ１には、Ｘ及びＹの１対にて
１画面の各行（第１行〜第ｎ行）に対応した行電極対を
為す行電極Ｙ1〜Ｙn及び行電極Ｘ1〜Ｘnが形成されてい
る。更に、これら行電極対に直交し、かつ図示せぬ誘電
体層及び放電空間を挟んで、１画面の各列（第１列〜第
ｍ列）に対応した列電極を為す列電極Ｄ1〜Ｄmが形成さ
れている。この際、１組の行電極対と１つの列電極との
交叉部に、１画素に対応した放電セルが形成される。
装置として種々の研究がなされており、その１つにマト
リクス表示方式のＰＤＰが知られている。図１は、かか
るＰＤＰを含んだＰＤＰ駆動装置の構成を示す図であ
る。図１において、ＰＤＰ１には、Ｘ及びＹの１対にて
１画面の各行（第１行〜第ｎ行）に対応した行電極対を
為す行電極Ｙ1〜Ｙn及び行電極Ｘ1〜Ｘnが形成されてい
る。更に、これら行電極対に直交し、かつ図示せぬ誘電
体層及び放電空間を挟んで、１画面の各列（第１列〜第
ｍ列）に対応した列電極を為す列電極Ｄ1〜Ｄmが形成さ
れている。この際、１組の行電極対と１つの列電極との
交叉部に、１画素に対応した放電セルが形成される。
【０００３】アドレスドライバ２は、映像信号に基づく
各画素毎の画素データを、その論理レベルに応じた電圧
値を有する画素データパルスに変換し、これを１行分毎
に、上記列電極Ｄ1〜Ｄmに印加する。Ｘ行電極ドライバ
３は、各放電セルの残留壁電荷量を初期化する為のリセ
ットパルス、後述するが如き発光放電セルの放電発光状
態を維持させる為の維持放電パルスを発生し、これらを
上記行電極Ｘ1〜Ｘnに印加する。
各画素毎の画素データを、その論理レベルに応じた電圧
値を有する画素データパルスに変換し、これを１行分毎
に、上記列電極Ｄ1〜Ｄmに印加する。Ｘ行電極ドライバ
３は、各放電セルの残留壁電荷量を初期化する為のリセ
ットパルス、後述するが如き発光放電セルの放電発光状
態を維持させる為の維持放電パルスを発生し、これらを
上記行電極Ｘ1〜Ｘnに印加する。
【０００４】Ｙ行電極ドライバ４は、上記Ｘ行電極ドラ
イバ３と同様に、各放電セルの残留壁電荷量を初期化す
る為のリセットパルス、発光放電セルの放電発光状態を
維持させる為の維持放電パルスを発生し、これらを上記
行電極Ｙ1〜Ｙnに印加する。更に、Ｙ行電極ドライバ４
は、放電セル内に発生した荷電粒子を再形成させる為の
プライミングパルス、並びに各放電セルに対し画素デー
タパルスに応じた電荷量を形成せしめて上記発光放電セ
ル又は非発光放電セルの設定を行う為の走査パルスＳＰ
を発生し、これらを行電極Ｙ1〜Ｙnに印加する。
イバ３と同様に、各放電セルの残留壁電荷量を初期化す
る為のリセットパルス、発光放電セルの放電発光状態を
維持させる為の維持放電パルスを発生し、これらを上記
行電極Ｙ1〜Ｙnに印加する。更に、Ｙ行電極ドライバ４
は、放電セル内に発生した荷電粒子を再形成させる為の
プライミングパルス、並びに各放電セルに対し画素デー
タパルスに応じた電荷量を形成せしめて上記発光放電セ
ル又は非発光放電セルの設定を行う為の走査パルスＳＰ
を発生し、これらを行電極Ｙ1〜Ｙnに印加する。
【０００５】図２はＸ行電極ドライバ３及びＹ行電極ド
ライバ４の具体的構成を電極Ｘj及び電極Ｙjについて示
している。電極Ｘjは電極Ｘ1〜Ｘnのうちの第ｊ行の電
極であり、電極Ｙjは電極Ｙ1〜Ｙnのうちの第ｊ行の電
極である。電極ＸjとＹjとの間はコンデンサＣ０として
作用するようになっている。Ｘ行電極ドライバ３におい
ては、２つの電源Ｂ１，Ｂ２が備えられている。電源Ｂ
１は電圧Ｖs1（例えば、１７０Ｖ）を出力し、電源Ｂ２
は電圧Ｖr1（例えば、１９０Ｖ）を出力する。電源Ｂ１
の正端子はスイッチング素子Ｓ３を介して電極Ｘjへの
接続ライン１１に接続され、負端子はアース接続されて
いる。接続ライン１１とアースとの間にはスイッチング
素子Ｓ４が接続されている他、スイッチング素子Ｓ１、
ダイオードＤ１及びコイルＬ１からなる直列回路と、コ
イルＬ２、ダイオードＤ２及びスイッチング素子Ｓ２か
らなる直列回路とがコンデンサＣ１を共通にアース側に
介して接続されている。なお、ダイオードＤ１はコンデ
ンサＣ１側をアノードとしており、ダイオードＤ２はコ
ンデンサＣ１側をカソードとして接続されている。ま
た、電源Ｂ２の正端子はスイッチング素子Ｓ８及び抵抗
Ｒ１を介して接続ライン１１に接続され、電源Ｂ２の負
端子はアース接続されている。
ライバ４の具体的構成を電極Ｘj及び電極Ｙjについて示
している。電極Ｘjは電極Ｘ1〜Ｘnのうちの第ｊ行の電
極であり、電極Ｙjは電極Ｙ1〜Ｙnのうちの第ｊ行の電
極である。電極ＸjとＹjとの間はコンデンサＣ０として
作用するようになっている。Ｘ行電極ドライバ３におい
ては、２つの電源Ｂ１，Ｂ２が備えられている。電源Ｂ
１は電圧Ｖs1（例えば、１７０Ｖ）を出力し、電源Ｂ２
は電圧Ｖr1（例えば、１９０Ｖ）を出力する。電源Ｂ１
の正端子はスイッチング素子Ｓ３を介して電極Ｘjへの
接続ライン１１に接続され、負端子はアース接続されて
いる。接続ライン１１とアースとの間にはスイッチング
素子Ｓ４が接続されている他、スイッチング素子Ｓ１、
ダイオードＤ１及びコイルＬ１からなる直列回路と、コ
イルＬ２、ダイオードＤ２及びスイッチング素子Ｓ２か
らなる直列回路とがコンデンサＣ１を共通にアース側に
介して接続されている。なお、ダイオードＤ１はコンデ
ンサＣ１側をアノードとしており、ダイオードＤ２はコ
ンデンサＣ１側をカソードとして接続されている。ま
た、電源Ｂ２の正端子はスイッチング素子Ｓ８及び抵抗
Ｒ１を介して接続ライン１１に接続され、電源Ｂ２の負
端子はアース接続されている。
【０００６】Ｙ行電極ドライバ４においては、４つの電
源Ｂ３〜Ｂ６が備えられている。電源Ｂ３は電圧Ｖ
s1（例えば、１７０Ｖ）を出力し、電源Ｂ４は電圧Ｖr1
（例えば、１９０Ｖ）を出力し、電源Ｂ５は電圧Ｖoff
（例えば、１４０Ｖ）を出力し、電源Ｂ６は電圧Ｖ
h（例えば、１６０Ｖ、Ｖh＞Ｖoff）を出力する。電源
Ｂ３の正端子はスイッチング素子Ｓ１３を介してスイッ
チング素子Ｓ１５への接続ライン１２に接続され、負端
子はアース接続されている。接続ライン１２とアースと
の間にはスイッチング素子Ｓ１４が接続されている他、
スイッチング素子Ｓ１１、ダイオードＤ３及びコイルＬ
４からなる直列回路と、コイルＬ４、ダイオードＤ４及
びスイッチング素子Ｓ１２からなる直列回路とがコンデ
ンサＣ２を共通にアース側に介して接続されている。な
お、ダイオードＤ３はコンデンサＣ２側をアノードとし
ており、ダイオードＤ４はコンデンサＣ２側をカソード
として接続されている。
源Ｂ３〜Ｂ６が備えられている。電源Ｂ３は電圧Ｖ
s1（例えば、１７０Ｖ）を出力し、電源Ｂ４は電圧Ｖr1
（例えば、１９０Ｖ）を出力し、電源Ｂ５は電圧Ｖoff
（例えば、１４０Ｖ）を出力し、電源Ｂ６は電圧Ｖ
h（例えば、１６０Ｖ、Ｖh＞Ｖoff）を出力する。電源
Ｂ３の正端子はスイッチング素子Ｓ１３を介してスイッ
チング素子Ｓ１５への接続ライン１２に接続され、負端
子はアース接続されている。接続ライン１２とアースと
の間にはスイッチング素子Ｓ１４が接続されている他、
スイッチング素子Ｓ１１、ダイオードＤ３及びコイルＬ
４からなる直列回路と、コイルＬ４、ダイオードＤ４及
びスイッチング素子Ｓ１２からなる直列回路とがコンデ
ンサＣ２を共通にアース側に介して接続されている。な
お、ダイオードＤ３はコンデンサＣ２側をアノードとし
ており、ダイオードＤ４はコンデンサＣ２側をカソード
として接続されている。
【０００７】接続ライン１２はスイッチング素子Ｓ１５
を介して電源Ｂ６の正端子への接続ライン１３に接続さ
れている。電源Ｂ４の正端子はアース接続され、負端子
はスイッチング素子Ｓ１６、そして抵抗Ｒ２を介して接
続ライン１３に接続されている。電源Ｂ５の正端子はス
イッチング素子Ｓ１７を介して接続ライン１３に接続さ
れ、負端子はアース接続されている。
を介して電源Ｂ６の正端子への接続ライン１３に接続さ
れている。電源Ｂ４の正端子はアース接続され、負端子
はスイッチング素子Ｓ１６、そして抵抗Ｒ２を介して接
続ライン１３に接続されている。電源Ｂ５の正端子はス
イッチング素子Ｓ１７を介して接続ライン１３に接続さ
れ、負端子はアース接続されている。
【０００８】また、接続ライン１３はスイッチング素子
Ｓ２１を介して電極Ｙjへの接続ライン１４に接続され
ている。電源Ｂ６の負端子はスイッチング素子Ｓ２２を
介して接続ライン１４に接続されている。接続ライン１
３，１４との間にはダイオードＤ５が接続され、またス
イッチング素子Ｓ２３とダイオードＤ６との直列回路が
接続されている。ダイオードＤ５は接続ライン１４側を
アノードとし、ダイオードＤ６は接続ライン１４側をカ
ソードとして接続されている。
Ｓ２１を介して電極Ｙjへの接続ライン１４に接続され
ている。電源Ｂ６の負端子はスイッチング素子Ｓ２２を
介して接続ライン１４に接続されている。接続ライン１
３，１４との間にはダイオードＤ５が接続され、またス
イッチング素子Ｓ２３とダイオードＤ６との直列回路が
接続されている。ダイオードＤ５は接続ライン１４側を
アノードとし、ダイオードＤ６は接続ライン１４側をカ
ソードとして接続されている。
【０００９】上記のスイッチング素子Ｓ１〜Ｓ４、Ｓ
８、Ｓ１１〜Ｓ１７及びＳ２１〜Ｓ２３のオンオフは図
示しない制御回路によって制御される。図２の各スイッ
チング素子の矢印が制御回路からの制御信号端子であ
る。なお、Ｙ行電極ドライバ４において電源Ｂ３、スイ
ッチング素子Ｓ１１〜Ｓ１５、コイルＬ３、Ｌ４、ダイ
オードＤ３、Ｄ４及びコンデンサＣ２がサスティンドラ
イバ部を構成し、電源Ｂ４、抵抗Ｒ２及びスイッチング
素子Ｓ１６がリセットドライバ部を構成し、残りの電源
Ｂ５、Ｂ６、スイッチング素子Ｓ１３、Ｓ１７、Ｓ２
１、Ｓ２２及びダイオードＤ５、Ｄ６がスキャンドライ
バ部を構成している。
８、Ｓ１１〜Ｓ１７及びＳ２１〜Ｓ２３のオンオフは図
示しない制御回路によって制御される。図２の各スイッ
チング素子の矢印が制御回路からの制御信号端子であ
る。なお、Ｙ行電極ドライバ４において電源Ｂ３、スイ
ッチング素子Ｓ１１〜Ｓ１５、コイルＬ３、Ｌ４、ダイ
オードＤ３、Ｄ４及びコンデンサＣ２がサスティンドラ
イバ部を構成し、電源Ｂ４、抵抗Ｒ２及びスイッチング
素子Ｓ１６がリセットドライバ部を構成し、残りの電源
Ｂ５、Ｂ６、スイッチング素子Ｓ１３、Ｓ１７、Ｓ２
１、Ｓ２２及びダイオードＤ５、Ｄ６がスキャンドライ
バ部を構成している。
【００１０】次に、かかる構成のＰＤＰ駆動装置の動作
について図３のタイミングチャートを参照しつつ説明す
る。ＰＤＰ駆動装置の動作はリセット期間、アドレス期
間及びサスティン期間からなる。先ず、リセット期間に
なると、Ｙ行電極ドライバ４のスイッチング素子Ｓ２３
がオンとなる。スイッチング素子Ｓ２３はリセット期間
及びサスティン期間においてオンとなる。また、同時に
Ｘ行電極ドライバ３のスイッチング素子Ｓ８がオンとな
り、Ｙ行電極ドライバ４のスイッチング素子Ｓ１６がオ
ンとなる。その他のスイッチング素子はオフである。ス
イッチング素子Ｓ８のオンにより電源Ｂ２の正端子から
スイッチング素子Ｓ８、抵抗Ｒ１を介して電極Ｘjに電
流が流れ、またスイッチング素子Ｓ１６のオンにより電
極ＹjからダイオードＤ５、抵抗Ｒ２、スイッチング素
子Ｓ１６を介して電源Ｂ４の負端子に電流が流れ込む。
電極Ｘjの電位はコンデンサＣ０と抵抗Ｒ１との時定数
により徐々に上昇してリセットパルスＰＲxとなり、電
極Ｙjの電位はコンデンサＣ０と抵抗Ｒ２との時定数に
より徐々に低下してリセットパルスＰＲyとなる。この
リセットパルスＰＲxは電極Ｘ1〜Ｘnの全てに同時に印
加され、リセットパルスＰＲyも電極Ｙ1〜Ｙn毎に生成
されて電極Ｙ1〜Ｙn全てに同時に印加される。
について図３のタイミングチャートを参照しつつ説明す
る。ＰＤＰ駆動装置の動作はリセット期間、アドレス期
間及びサスティン期間からなる。先ず、リセット期間に
なると、Ｙ行電極ドライバ４のスイッチング素子Ｓ２３
がオンとなる。スイッチング素子Ｓ２３はリセット期間
及びサスティン期間においてオンとなる。また、同時に
Ｘ行電極ドライバ３のスイッチング素子Ｓ８がオンとな
り、Ｙ行電極ドライバ４のスイッチング素子Ｓ１６がオ
ンとなる。その他のスイッチング素子はオフである。ス
イッチング素子Ｓ８のオンにより電源Ｂ２の正端子から
スイッチング素子Ｓ８、抵抗Ｒ１を介して電極Ｘjに電
流が流れ、またスイッチング素子Ｓ１６のオンにより電
極ＹjからダイオードＤ５、抵抗Ｒ２、スイッチング素
子Ｓ１６を介して電源Ｂ４の負端子に電流が流れ込む。
電極Ｘjの電位はコンデンサＣ０と抵抗Ｒ１との時定数
により徐々に上昇してリセットパルスＰＲxとなり、電
極Ｙjの電位はコンデンサＣ０と抵抗Ｒ２との時定数に
より徐々に低下してリセットパルスＰＲyとなる。この
リセットパルスＰＲxは電極Ｘ1〜Ｘnの全てに同時に印
加され、リセットパルスＰＲyも電極Ｙ1〜Ｙn毎に生成
されて電極Ｙ1〜Ｙn全てに同時に印加される。
【００１１】これらリセットパルスＲＰx及びＲＰyの同
時印加により、ＰＤＰ１の全ての放電セルが放電励起し
て荷電粒子が発生し、この放電終息後、全放電セルの誘
電体層には一様に所定量の壁電荷が形成される。スイッ
チング素子Ｓ８及びスイッチング素子Ｓ１６はリセット
パルスＰＲx及びＰＲyのレベルが飽和した後、リセット
期間終了以前にオフとなる。また、この時点にスイッチ
ング素子Ｓ４、Ｓ１４及びＳ１５がオンとなり、電極Ｘ
j及びＹjは共にアースされる。これによりリセットパル
スＰＲx及びＰＲyは消滅する。
時印加により、ＰＤＰ１の全ての放電セルが放電励起し
て荷電粒子が発生し、この放電終息後、全放電セルの誘
電体層には一様に所定量の壁電荷が形成される。スイッ
チング素子Ｓ８及びスイッチング素子Ｓ１６はリセット
パルスＰＲx及びＰＲyのレベルが飽和した後、リセット
期間終了以前にオフとなる。また、この時点にスイッチ
ング素子Ｓ４、Ｓ１４及びＳ１５がオンとなり、電極Ｘ
j及びＹjは共にアースされる。これによりリセットパル
スＰＲx及びＰＲyは消滅する。
【００１２】次に、アドレス期間が開始されると、スイ
ッチング素子Ｓ１４及びＳ１５がオフとなり、スイッチ
ング素子Ｓ２３がオフとなり、スイッチング素子Ｓ１７
がオンとなり、同時にスイッチング素子Ｓ２２がオンと
なる。スイッチング素子Ｓ１７のオンにより電源Ｂ５と
電源Ｂ６とが直列に接続された状態となり、電源Ｂ６の
負端子には電圧ＶhとＶoffとの差を示す負電位が生じ、
それが電極Ｙjに印加される。
ッチング素子Ｓ１４及びＳ１５がオフとなり、スイッチ
ング素子Ｓ２３がオフとなり、スイッチング素子Ｓ１７
がオンとなり、同時にスイッチング素子Ｓ２２がオンと
なる。スイッチング素子Ｓ１７のオンにより電源Ｂ５と
電源Ｂ６とが直列に接続された状態となり、電源Ｂ６の
負端子には電圧ＶhとＶoffとの差を示す負電位が生じ、
それが電極Ｙjに印加される。
【００１３】アドレス期間においてアドレスドライバ２
は映像信号に基づく各画素毎の画素データを、その論理
レベルに応じた電圧値を有する画素データパルスＤＰ1
〜ＤＰnに変換し、これを１行分毎に、上記列電極Ｄ1〜
Ｄmに順次印加する。図３に示すように電極Ｙj，Ｙj+1
に対しては画素データパルスＤＰj，ＤＰj+1が印加され
る。
は映像信号に基づく各画素毎の画素データを、その論理
レベルに応じた電圧値を有する画素データパルスＤＰ1
〜ＤＰnに変換し、これを１行分毎に、上記列電極Ｄ1〜
Ｄmに順次印加する。図３に示すように電極Ｙj，Ｙj+1
に対しては画素データパルスＤＰj，ＤＰj+1が印加され
る。
【００１４】Ｙ行電極ドライバ４は、正電圧のプライミ
ングパルスＰＰを行電極Ｙ1〜Ｙnに順次印加して行く。
更に、各プライミングパルスＰＰの印加直後でありかつ
上記画素データパルス群ＤＰ1〜ＤＰn各々のタイミング
に同期させて負電圧の走査パルスＳＰを行電極Ｙ1〜Ｙn
に順次印加して行く。電極Ｙjについて説明すると、プ
ライミングパルスＰＰを生成する際には、スイッチング
素子Ｓ２１がオンとなり、スイッチング素子Ｓ２２がオ
フとなる。また、スイッチング素子Ｓ１７はオンのまま
である。これにより電源Ｂ５の正端子の電位Ｖoffがス
イッチング素子Ｓ１７、そしてスイッチング素子Ｓ２１
を介して電極ＹjにプライミングパルスＰＰとして印加
される。プライミングパルスＰＰの印加後、アドレスド
ライバ２からの画素データパルスＤＰjの印加に同期し
てスイッチング素子Ｓ２１がオフとなり、スイッチング
素子Ｓ２２がオンとなる。これにより電源Ｂ６の負端子
の電圧ＶhとＶoffとの差を示す負電位が電極Ｙjに走査
パルスＳＰとして印加される。そして、アドレスドライ
バ２からの画素データパルスＤＰjの印加の停止に同期
してスイッチング素子Ｓ２１がオンとなり、スイッチン
グ素子Ｓ２２がオフとなり、電源Ｂ５の正端子の電位Ｖ
offがスイッチング素子Ｓ１７、そしてスイッチング素
子Ｓ２１を介して電極Ｙjに印加される。その後、電極
Ｙj+1についても図３に示すように、電極Ｙjと同様にプ
ライミングパルスＰＰが印加され、アドレスドライバ２
からの画素データパルスＤＰ j+1の印加に同期して走査
パルスＳＰが印加される。
ングパルスＰＰを行電極Ｙ1〜Ｙnに順次印加して行く。
更に、各プライミングパルスＰＰの印加直後でありかつ
上記画素データパルス群ＤＰ1〜ＤＰn各々のタイミング
に同期させて負電圧の走査パルスＳＰを行電極Ｙ1〜Ｙn
に順次印加して行く。電極Ｙjについて説明すると、プ
ライミングパルスＰＰを生成する際には、スイッチング
素子Ｓ２１がオンとなり、スイッチング素子Ｓ２２がオ
フとなる。また、スイッチング素子Ｓ１７はオンのまま
である。これにより電源Ｂ５の正端子の電位Ｖoffがス
イッチング素子Ｓ１７、そしてスイッチング素子Ｓ２１
を介して電極ＹjにプライミングパルスＰＰとして印加
される。プライミングパルスＰＰの印加後、アドレスド
ライバ２からの画素データパルスＤＰjの印加に同期し
てスイッチング素子Ｓ２１がオフとなり、スイッチング
素子Ｓ２２がオンとなる。これにより電源Ｂ６の負端子
の電圧ＶhとＶoffとの差を示す負電位が電極Ｙjに走査
パルスＳＰとして印加される。そして、アドレスドライ
バ２からの画素データパルスＤＰjの印加の停止に同期
してスイッチング素子Ｓ２１がオンとなり、スイッチン
グ素子Ｓ２２がオフとなり、電源Ｂ５の正端子の電位Ｖ
offがスイッチング素子Ｓ１７、そしてスイッチング素
子Ｓ２１を介して電極Ｙjに印加される。その後、電極
Ｙj+1についても図３に示すように、電極Ｙjと同様にプ
ライミングパルスＰＰが印加され、アドレスドライバ２
からの画素データパルスＤＰ j+1の印加に同期して走査
パルスＳＰが印加される。
【００１５】走査パルスＳＰが印加された行電極に属す
る放電セルの内では、正電圧の画素データパルスが更に
同時に印加された放電セルにおいて放電が生じ、その壁
電荷の大半が失われる。一方、走査パルスＳＰが印加さ
れたものの正電圧の画素データパルスが印加されなかっ
た放電セルでは放電が生じないので、上記壁電荷が残留
したままとなる。この際、壁電荷が残留したままとなっ
た放電セルは発光放電セル、壁電荷が消滅してしまった
放電セルは非発光放電セルとなる。
る放電セルの内では、正電圧の画素データパルスが更に
同時に印加された放電セルにおいて放電が生じ、その壁
電荷の大半が失われる。一方、走査パルスＳＰが印加さ
れたものの正電圧の画素データパルスが印加されなかっ
た放電セルでは放電が生じないので、上記壁電荷が残留
したままとなる。この際、壁電荷が残留したままとなっ
た放電セルは発光放電セル、壁電荷が消滅してしまった
放電セルは非発光放電セルとなる。
【００１６】アドレス期間からサスティン期間に切り替
わる時には、スイッチング素子Ｓ１７，Ｓ２１はオフと
なり、代わってスイッチング素子Ｓ１４及びＳ１５がオ
ンとなる。スイッチング素子Ｓ４のオン状態は継続され
る。サスティン期間において、Ｘ行電極ドライバ３で
は、スイッチング素子Ｓ４のオンにより電極Ｘjの電位
はほぼ０Ｖのアース電位となる。次に、スイッチング素
子Ｓ４がオフとなり、スイッチング素子Ｓ１がオンにな
ると、コンデンサＣ１に蓄えられている電荷によりコイ
ルＬ１、ダイオードＤ１、そしてスイッチング素子Ｓ１
を介して電流が電極Ｘjに達してコンデンサＣ０に流れ
込み、コンデンサＣ０を充電させる。このとき、コイル
Ｌ１及びコンデンサＣ０の時定数により電極Ｘjの電位
は図３に示すように徐々に上昇する。
わる時には、スイッチング素子Ｓ１７，Ｓ２１はオフと
なり、代わってスイッチング素子Ｓ１４及びＳ１５がオ
ンとなる。スイッチング素子Ｓ４のオン状態は継続され
る。サスティン期間において、Ｘ行電極ドライバ３で
は、スイッチング素子Ｓ４のオンにより電極Ｘjの電位
はほぼ０Ｖのアース電位となる。次に、スイッチング素
子Ｓ４がオフとなり、スイッチング素子Ｓ１がオンにな
ると、コンデンサＣ１に蓄えられている電荷によりコイ
ルＬ１、ダイオードＤ１、そしてスイッチング素子Ｓ１
を介して電流が電極Ｘjに達してコンデンサＣ０に流れ
込み、コンデンサＣ０を充電させる。このとき、コイル
Ｌ１及びコンデンサＣ０の時定数により電極Ｘjの電位
は図３に示すように徐々に上昇する。
【００１７】次いで、スイッチング素子Ｓ１がオフとな
り、スイッチング素子Ｓ３がオンとなる。これにより、
電極Ｘjには電源Ｂ１の正端子の電位ＶS1が印加され
る。その後、スイッチング素子Ｓ３がオフとなり、スイ
ッチング素子Ｓ２がオンとなり、コンデンサＣ０に蓄積
された電荷により電極ＸjからコイルＬ２、ダイオード
Ｄ２、そしてスイッチング素子Ｓ２を介してコンデンサ
Ｃ１に電流が流れ込む。このとき、コイルＬ２及びコン
デンサＣ１の時定数により電極Ｘjの電位は図３に示す
ように徐々に低下する。電極Ｘjの電位がほぼ０Ｖに達
すると、スイッチング素子Ｓ２がオフとなり、スイッチ
ング素子Ｓ４がオンとなる。
り、スイッチング素子Ｓ３がオンとなる。これにより、
電極Ｘjには電源Ｂ１の正端子の電位ＶS1が印加され
る。その後、スイッチング素子Ｓ３がオフとなり、スイ
ッチング素子Ｓ２がオンとなり、コンデンサＣ０に蓄積
された電荷により電極ＸjからコイルＬ２、ダイオード
Ｄ２、そしてスイッチング素子Ｓ２を介してコンデンサ
Ｃ１に電流が流れ込む。このとき、コイルＬ２及びコン
デンサＣ１の時定数により電極Ｘjの電位は図３に示す
ように徐々に低下する。電極Ｘjの電位がほぼ０Ｖに達
すると、スイッチング素子Ｓ２がオフとなり、スイッチ
ング素子Ｓ４がオンとなる。
【００１８】かかる動作によってＸ行電極ドライバ３は
図３に示した如き正電圧の維持放電パルスＩＰxを電極
Ｘjに印加する。維持放電パルスＩＰxが消滅するスイッ
チング素子Ｓ４のオン時に同時に、Ｙ行電極ドライバ４
ではスイッチング素子Ｓ１１がオンとなり、スイッチン
グ素子Ｓ１４がオフとなる。スイッチング素子Ｓ１４が
オンであったときには電極Ｙjの電位はほぼ０Ｖのアー
ス電位となっているが、スイッチング素子Ｓ１４がオフ
となり、スイッチング素子Ｓ１１がオンになると、コン
デンサＣ２に蓄えられている電荷によりコイルＬ３、ダ
イオードＤ３、スイッチング素子Ｓ１１、スイッチング
素子Ｓ１５、スイッチング素子Ｓ１３、そしてダイオー
ドＤ６を介して電流が電極Ｙjに達してコンデンサＣ０
に流れ込み、コンデンサＣ０を充電させる。このとき、
コイルＬ３及びコンデンサＣ０の時定数により電極Ｙj
の電位は図３に示すように徐々に上昇する。
図３に示した如き正電圧の維持放電パルスＩＰxを電極
Ｘjに印加する。維持放電パルスＩＰxが消滅するスイッ
チング素子Ｓ４のオン時に同時に、Ｙ行電極ドライバ４
ではスイッチング素子Ｓ１１がオンとなり、スイッチン
グ素子Ｓ１４がオフとなる。スイッチング素子Ｓ１４が
オンであったときには電極Ｙjの電位はほぼ０Ｖのアー
ス電位となっているが、スイッチング素子Ｓ１４がオフ
となり、スイッチング素子Ｓ１１がオンになると、コン
デンサＣ２に蓄えられている電荷によりコイルＬ３、ダ
イオードＤ３、スイッチング素子Ｓ１１、スイッチング
素子Ｓ１５、スイッチング素子Ｓ１３、そしてダイオー
ドＤ６を介して電流が電極Ｙjに達してコンデンサＣ０
に流れ込み、コンデンサＣ０を充電させる。このとき、
コイルＬ３及びコンデンサＣ０の時定数により電極Ｙj
の電位は図３に示すように徐々に上昇する。
【００１９】次いで、スイッチング素子Ｓ１１がオフと
なり、スイッチング素子Ｓ１３がオンとなる。これによ
り、電極Ｙjには電源Ｂ３の正端子の電位ＶS1が印加さ
れる。その後、スイッチング素子Ｓ１３がオフとなり、
スイッチング素子Ｓ１２がオンとなり、コンデンサＣ０
に蓄積された電荷により電極ＹjからダイオードＤ５、
スイッチング素子Ｓ１５、コイルＬ４、ダイオードＤ
４、そしてスイッチング素子Ｓ１２を介してコンデンサ
Ｃ２に電流が流れ込む。このとき、コイルＬ４及びコン
デンサＣ２の時定数により電極Ｙjの電位は図３に示す
ように徐々に低下する。電極Ｙjの電位がほぼ０Ｖに達
すると、スイッチング素子Ｓ１２がオフとなり、スイッ
チング素子Ｓ１４がオンとなる。
なり、スイッチング素子Ｓ１３がオンとなる。これによ
り、電極Ｙjには電源Ｂ３の正端子の電位ＶS1が印加さ
れる。その後、スイッチング素子Ｓ１３がオフとなり、
スイッチング素子Ｓ１２がオンとなり、コンデンサＣ０
に蓄積された電荷により電極ＹjからダイオードＤ５、
スイッチング素子Ｓ１５、コイルＬ４、ダイオードＤ
４、そしてスイッチング素子Ｓ１２を介してコンデンサ
Ｃ２に電流が流れ込む。このとき、コイルＬ４及びコン
デンサＣ２の時定数により電極Ｙjの電位は図３に示す
ように徐々に低下する。電極Ｙjの電位がほぼ０Ｖに達
すると、スイッチング素子Ｓ１２がオフとなり、スイッ
チング素子Ｓ１４がオンとなる。
【００２０】かかる動作によってＹ行電極ドライバ４は
図３に示した如き正電圧の維持放電パルスＩＰyを電極
Ｙjに印加する。このように、サスティン期間において
は、維持放電パルスＩＰxと維持放電パルスＩＰyとが交
互に生成して電極Ｘ1〜Ｘnと電極Ｙ1〜Ｙnとに交互に印
加されるので、上記壁電荷が残留したままとなっている
発光放電セルは放電発光を繰り返しその発光状態を維持
する。
図３に示した如き正電圧の維持放電パルスＩＰyを電極
Ｙjに印加する。このように、サスティン期間において
は、維持放電パルスＩＰxと維持放電パルスＩＰyとが交
互に生成して電極Ｘ1〜Ｘnと電極Ｙ1〜Ｙnとに交互に印
加されるので、上記壁電荷が残留したままとなっている
発光放電セルは放電発光を繰り返しその発光状態を維持
する。
【００２１】
【発明が解決しようとする課題】上記した従来のＰＤＰ
駆動装置において、スキャンドライバ部はスイッチング
素子Ｓ２１としてＰＭＯＳ−ＦＥＴ又はＮＭＯＳを用
い、スイッチング素子Ｓ２２としてＮＭＯＳ−ＦＥＴを
用いて、それらの直列接続によりその接続点を電極Ｙj
への出力とする構成となっているが、この場合、スイッ
チング素子Ｓ２１を構成するＦＥＴのオン抵抗は高いの
で、その駆動能力はスイッチング素子Ｓ２２を構成する
ＦＥＴのそれに比べて著しく劣ることになる。よって、
サスティン期間にサスティンドライバ部による維持放電
パルス電流をスイッチング素子Ｓ２１を介して電極Ｙj
へ供給することができないので、スイッチング素子Ｓ１
３によるバイパス回路を介して維持放電パルス電流をＰ
ＤＰ電極Ｙjへ供給することが行なわれ、回路規模が大
きくなり、コスト高になるという問題点があった。
駆動装置において、スキャンドライバ部はスイッチング
素子Ｓ２１としてＰＭＯＳ−ＦＥＴ又はＮＭＯＳを用
い、スイッチング素子Ｓ２２としてＮＭＯＳ−ＦＥＴを
用いて、それらの直列接続によりその接続点を電極Ｙj
への出力とする構成となっているが、この場合、スイッ
チング素子Ｓ２１を構成するＦＥＴのオン抵抗は高いの
で、その駆動能力はスイッチング素子Ｓ２２を構成する
ＦＥＴのそれに比べて著しく劣ることになる。よって、
サスティン期間にサスティンドライバ部による維持放電
パルス電流をスイッチング素子Ｓ２１を介して電極Ｙj
へ供給することができないので、スイッチング素子Ｓ１
３によるバイパス回路を介して維持放電パルス電流をＰ
ＤＰ電極Ｙjへ供給することが行なわれ、回路規模が大
きくなり、コスト高になるという問題点があった。
【００２２】そこで、本発明の目的は、回路規模が大き
くすることなくサスティン期間にＰＤＰへ維持放電パル
ス電流を供給することができるＰＤＰ駆動装置を提供す
ることである。
くすることなくサスティン期間にＰＤＰへ維持放電パル
ス電流を供給することができるＰＤＰ駆動装置を提供す
ることである。
【００２３】
【課題を解決するための手段】本発明のＰＤＰ駆動装置
は、複数の行電極対と、行電極対に交差して配列されて
おり各交差部にて放電セルを形成する複数の列電極とを
有するプラズマディスプレイパネルを駆動する駆動装置
であって、発光セル及び非発光セルを選択するために行
電極対の一方に走査パルスを供給するスキャンドライバ
と、発光セルのみを発光維持するために行電極対の一方
に維持放電パルスを供給する維持放電ドライバとを備
え、スキャンドライバは行電極対の一方に各々の一端が
共通接続された２つのスイッチング素子を有し、スキャ
ンドライバの作動時には２つのスイッチング素子のうち
の一方の他端に第１電位が印加され、２つのスイッチン
グ素子のうちの他方の他端に第１電位より低く走査パル
スの電位に等しい第２電位が印加され、維持放電ドライ
バの作動時に維持放電ドライバの出力が他方のスイッチ
ング素子の他端に電気的に接続されることを特徴として
いる。
は、複数の行電極対と、行電極対に交差して配列されて
おり各交差部にて放電セルを形成する複数の列電極とを
有するプラズマディスプレイパネルを駆動する駆動装置
であって、発光セル及び非発光セルを選択するために行
電極対の一方に走査パルスを供給するスキャンドライバ
と、発光セルのみを発光維持するために行電極対の一方
に維持放電パルスを供給する維持放電ドライバとを備
え、スキャンドライバは行電極対の一方に各々の一端が
共通接続された２つのスイッチング素子を有し、スキャ
ンドライバの作動時には２つのスイッチング素子のうち
の一方の他端に第１電位が印加され、２つのスイッチン
グ素子のうちの他方の他端に第１電位より低く走査パル
スの電位に等しい第２電位が印加され、維持放電ドライ
バの作動時に維持放電ドライバの出力が他方のスイッチ
ング素子の他端に電気的に接続されることを特徴として
いる。
【００２４】本発明によれば、維持放電ドライバから出
力された維持放電パルスは他方のスイッチング素子を介
して行電極対の一方に供給される。
力された維持放電パルスは他方のスイッチング素子を介
して行電極対の一方に供給される。
【００２５】
【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ詳細に説明する。図４は、本発明によるＰＤＰ
駆動装置の構成を示しており、図１及び図２に示した従
来装置と同一部分は同一符号を用いて示している。この
図４のＰＤＰ駆動装置においては、スイッチング素子Ｓ
１５に接続されている接続ライン１３には電源Ｂ６の負
端子が接続されている。電源Ｂ６の正端子はスイッチン
グ素子Ｓ２１を介して電極Ｙjへの接続ライン１４に接
続され、接続ライン１３と接続された電源Ｂ６の負端子
はスイッチング素子Ｓ２２を介して接続ライン１４に接
続されている。スイッチング素子Ｓ２１にはダイオード
Ｄ５が並列に接続され、またスイッチング素子Ｓ２２に
はダイオードＤ６が並列に接続されている。ダイオード
Ｄ５は接続ライン１４側をアノードとし、ダイオードＤ
６は接続ライン１４側をカソードとして接続されてい
る。
照しつつ詳細に説明する。図４は、本発明によるＰＤＰ
駆動装置の構成を示しており、図１及び図２に示した従
来装置と同一部分は同一符号を用いて示している。この
図４のＰＤＰ駆動装置においては、スイッチング素子Ｓ
１５に接続されている接続ライン１３には電源Ｂ６の負
端子が接続されている。電源Ｂ６の正端子はスイッチン
グ素子Ｓ２１を介して電極Ｙjへの接続ライン１４に接
続され、接続ライン１３と接続された電源Ｂ６の負端子
はスイッチング素子Ｓ２２を介して接続ライン１４に接
続されている。スイッチング素子Ｓ２１にはダイオード
Ｄ５が並列に接続され、またスイッチング素子Ｓ２２に
はダイオードＤ６が並列に接続されている。ダイオード
Ｄ５は接続ライン１４側をアノードとし、ダイオードＤ
６は接続ライン１４側をカソードとして接続されてい
る。
【００２６】電源Ｂ５は図２の従来装置とは正負端子を
逆にして接続されており、電圧Ｖof fとして例えば、１
０〜２０Ｖを発生する。その他の構成は図１及び図２に
示した従来装置と同一であるので、ここでの説明を省略
する。次に、かかる構成の本発明によるＰＤＰ駆動装置
の動作について図５のタイミングチャートを参照しつつ
説明する。このＰＤＰ駆動装置の動作がリセット期間、
アドレス期間及びサスティン期間からなることは図２の
従来装置と同様である。
逆にして接続されており、電圧Ｖof fとして例えば、１
０〜２０Ｖを発生する。その他の構成は図１及び図２に
示した従来装置と同一であるので、ここでの説明を省略
する。次に、かかる構成の本発明によるＰＤＰ駆動装置
の動作について図５のタイミングチャートを参照しつつ
説明する。このＰＤＰ駆動装置の動作がリセット期間、
アドレス期間及びサスティン期間からなることは図２の
従来装置と同様である。
【００２７】先ず、リセット期間になると、Ｘ行電極ド
ライバ３のスイッチング素子Ｓ８がオンとなり、Ｙ行電
極ドライバ４のスイッチング素子Ｓ１６，Ｓ２２が共に
オンとなる。その他のスイッチング素子はオフである。
スイッチング素子Ｓ８のオンにより電源Ｂ２の正端子か
らスイッチング素子８、抵抗Ｒ１を介して電極Ｘjに電
流が流れ、またスイッチング素子Ｓ１６，Ｓ２２のオン
により電極Ｙjからスイッチング素子Ｓ２２、抵抗Ｒ
２、スイッチング素子Ｓ１６を介して電源Ｂ４の負端子
に電流が流れ込む。電極Ｘjの電位はコンデンサＣ０と
抵抗Ｒ１との時定数により徐々に上昇してリセットパル
スＰＲxとなり、電極Ｙjの電位はコンデンサＣ０と抵抗
Ｒ２との時定数により徐々に低下してリセットパルスＰ
Ｒyとなる。リセットパルスＰＲxは最終的に電圧Ｖr1と
なり、リセットパルスＰＲyは最終的に電圧−Ｖr1とな
る。このリセットパルスＰＲxは電極Ｘ1〜Ｘnの全てに
同時に印加され、リセットパルスＰＲyも電極Ｙ1〜Ｙn
毎に生成されて電極Ｙ1〜Ｙn全てに同時に印加される。
ライバ３のスイッチング素子Ｓ８がオンとなり、Ｙ行電
極ドライバ４のスイッチング素子Ｓ１６，Ｓ２２が共に
オンとなる。その他のスイッチング素子はオフである。
スイッチング素子Ｓ８のオンにより電源Ｂ２の正端子か
らスイッチング素子８、抵抗Ｒ１を介して電極Ｘjに電
流が流れ、またスイッチング素子Ｓ１６，Ｓ２２のオン
により電極Ｙjからスイッチング素子Ｓ２２、抵抗Ｒ
２、スイッチング素子Ｓ１６を介して電源Ｂ４の負端子
に電流が流れ込む。電極Ｘjの電位はコンデンサＣ０と
抵抗Ｒ１との時定数により徐々に上昇してリセットパル
スＰＲxとなり、電極Ｙjの電位はコンデンサＣ０と抵抗
Ｒ２との時定数により徐々に低下してリセットパルスＰ
Ｒyとなる。リセットパルスＰＲxは最終的に電圧Ｖr1と
なり、リセットパルスＰＲyは最終的に電圧−Ｖr1とな
る。このリセットパルスＰＲxは電極Ｘ1〜Ｘnの全てに
同時に印加され、リセットパルスＰＲyも電極Ｙ1〜Ｙn
毎に生成されて電極Ｙ1〜Ｙn全てに同時に印加される。
【００２８】これらリセットパルスＲＰx及びＲＰyの同
時印加により、ＰＤＰ１の全ての放電セルが放電励起し
て荷電粒子が発生し、この放電終息後、全放電セルの誘
電体層には一様に所定量の壁電荷が形成される。スイッ
チング素子Ｓ８，Ｓ１６，Ｓ２２はリセットパルスＰＲ
x及びＰＲyのレベルが飽和した後、リセット期間終了以
前にオフとなる。また、この時点にスイッチング素子Ｓ
４、Ｓ１４及びＳ１５がオンとなり、電極Ｘj及びＹjは
共にアースされる。これによりリセットパルスＰＲx及
びＰＲyは消滅する。
時印加により、ＰＤＰ１の全ての放電セルが放電励起し
て荷電粒子が発生し、この放電終息後、全放電セルの誘
電体層には一様に所定量の壁電荷が形成される。スイッ
チング素子Ｓ８，Ｓ１６，Ｓ２２はリセットパルスＰＲ
x及びＰＲyのレベルが飽和した後、リセット期間終了以
前にオフとなる。また、この時点にスイッチング素子Ｓ
４、Ｓ１４及びＳ１５がオンとなり、電極Ｘj及びＹjは
共にアースされる。これによりリセットパルスＰＲx及
びＰＲyは消滅する。
【００２９】次に、アドレス期間が開始されると、スイ
ッチング素子Ｓ１４及びＳ１５がオフとなり、スイッチ
ング素子Ｓ１７がオンとなり、同時にスイッチング素子
Ｓ２２がオンとなる。スイッチング素子Ｓ１７及びＳ２
２のオンにより電源Ｂ５の負端子の負電位−Ｖoffがス
イッチング素子Ｓ１７、そしてスイッチング素子Ｓ２２
を介して電極Ｙjに印加される。
ッチング素子Ｓ１４及びＳ１５がオフとなり、スイッチ
ング素子Ｓ１７がオンとなり、同時にスイッチング素子
Ｓ２２がオンとなる。スイッチング素子Ｓ１７及びＳ２
２のオンにより電源Ｂ５の負端子の負電位−Ｖoffがス
イッチング素子Ｓ１７、そしてスイッチング素子Ｓ２２
を介して電極Ｙjに印加される。
【００３０】アドレス期間においてアドレスドライバ２
は映像信号に基づく各画素毎の画素データを、その論理
レベルに応じた電圧値を有する画素データパルスＤＰ1
〜ＤＰnに変換し、これを１行分毎に、上記列電極Ｄ1〜
Ｄmに順次印加する。図５に示すように電極Ｙj，Ｙj+1
に対しては画素データパルスＤＰj，ＤＰj+1が印加され
る。
は映像信号に基づく各画素毎の画素データを、その論理
レベルに応じた電圧値を有する画素データパルスＤＰ1
〜ＤＰnに変換し、これを１行分毎に、上記列電極Ｄ1〜
Ｄmに順次印加する。図５に示すように電極Ｙj，Ｙj+1
に対しては画素データパルスＤＰj，ＤＰj+1が印加され
る。
【００３１】Ｙ行電極ドライバ４は、正電圧のプライミ
ングパルスＰＰを行電極Ｙ1〜Ｙnに順次印加して行く。
更に、各プライミングパルスＰＰの印加直後でありかつ
上記画素データパルス群ＤＰ1〜ＤＰn各々のタイミング
に同期させて負電圧の走査パルスＳＰを行電極Ｙ1〜Ｙn
に順次印加して行く。電極Ｙjについて説明すると、プ
ライミングパルスＰＰを生成する際には、スイッチング
素子Ｓ２１がオンとなり、スイッチング素子Ｓ２２がオ
フとなる。また、スイッチング素子Ｓ１７はオンのまま
である。これにより電源Ｂ６と電源Ｂ５とはスイッチン
グ素子Ｓ１７を介して直列に接続された状態となるの
で、電源Ｂ６の正端子の電位はＶh−Ｖoff（例えば、１
４０Ｖ）となる。この正電位がスイッチング素子Ｓ２１
を介して電極ＹjにプライミングパルスＰＰとして印加
される。
ングパルスＰＰを行電極Ｙ1〜Ｙnに順次印加して行く。
更に、各プライミングパルスＰＰの印加直後でありかつ
上記画素データパルス群ＤＰ1〜ＤＰn各々のタイミング
に同期させて負電圧の走査パルスＳＰを行電極Ｙ1〜Ｙn
に順次印加して行く。電極Ｙjについて説明すると、プ
ライミングパルスＰＰを生成する際には、スイッチング
素子Ｓ２１がオンとなり、スイッチング素子Ｓ２２がオ
フとなる。また、スイッチング素子Ｓ１７はオンのまま
である。これにより電源Ｂ６と電源Ｂ５とはスイッチン
グ素子Ｓ１７を介して直列に接続された状態となるの
で、電源Ｂ６の正端子の電位はＶh−Ｖoff（例えば、１
４０Ｖ）となる。この正電位がスイッチング素子Ｓ２１
を介して電極ＹjにプライミングパルスＰＰとして印加
される。
【００３２】プライミングパルスＰＰの印加後、アドレ
スドライバ２からの画素データパルスＤＰjの印加に同
期してスイッチング素子Ｓ２１がオフとなり、スイッチ
ング素子Ｓ２２がオンとなる。これにより電源Ｂ５の負
端子の負電位−Ｖoffがスイッチング素子Ｓ１７、そし
てスイッチング素子Ｓ２２を介して電極Ｙjに走査パル
スＳＰとして印加される。そして、アドレスドライバ２
からの画素データパルスＤＰjの印加の停止に同期して
スイッチング素子Ｓ２１がオンとなり、スイッチング素
子Ｓ２２がオフとなり、電源Ｂ６の正端子の電位Ｖh−
Ｖoffがスイッチング素子Ｓ２１を介して電極Ｙjに印加
される。その後、電極Ｙj+1についても図５に示すよう
に、電極Ｙjと同様にプライミングパルスＰＰが印加さ
れ、アドレスドライバ２からの画素データパルスＤＰ
j+1の印加に同期して走査パルスＳＰが印加される。
スドライバ２からの画素データパルスＤＰjの印加に同
期してスイッチング素子Ｓ２１がオフとなり、スイッチ
ング素子Ｓ２２がオンとなる。これにより電源Ｂ５の負
端子の負電位−Ｖoffがスイッチング素子Ｓ１７、そし
てスイッチング素子Ｓ２２を介して電極Ｙjに走査パル
スＳＰとして印加される。そして、アドレスドライバ２
からの画素データパルスＤＰjの印加の停止に同期して
スイッチング素子Ｓ２１がオンとなり、スイッチング素
子Ｓ２２がオフとなり、電源Ｂ６の正端子の電位Ｖh−
Ｖoffがスイッチング素子Ｓ２１を介して電極Ｙjに印加
される。その後、電極Ｙj+1についても図５に示すよう
に、電極Ｙjと同様にプライミングパルスＰＰが印加さ
れ、アドレスドライバ２からの画素データパルスＤＰ
j+1の印加に同期して走査パルスＳＰが印加される。
【００３３】走査パルスＳＰが印加された行電極に属す
る放電セルの内では、正電圧の画素データパルスが更に
同時に印加された放電セルにおいて放電が生じ、その壁
電荷の大半が失われる。一方、走査パルスＳＰが印加さ
れたものの正電圧の画素データパルスが印加されなかっ
た放電セルでは放電が生じないので、上記壁電荷が残留
したままとなる。この際、壁電荷が残留したままとなっ
た放電セルは発光放電セル、壁電荷が消滅してしまった
放電セルは非発光放電セルとなる。
る放電セルの内では、正電圧の画素データパルスが更に
同時に印加された放電セルにおいて放電が生じ、その壁
電荷の大半が失われる。一方、走査パルスＳＰが印加さ
れたものの正電圧の画素データパルスが印加されなかっ
た放電セルでは放電が生じないので、上記壁電荷が残留
したままとなる。この際、壁電荷が残留したままとなっ
た放電セルは発光放電セル、壁電荷が消滅してしまった
放電セルは非発光放電セルとなる。
【００３４】アドレス期間からサスティン期間に切り替
わる時には、スイッチング素子Ｓ１７，Ｓ２１はオフと
なり、代わってスイッチング素子Ｓ１４及びＳ１５がオ
ンとなる。スイッチング素子Ｓ４のオン状態は継続され
る。サスティン期間におけるＸ行電極ドライバ３の動作
は、図２に示した従来装置の場合と同一であるので、動
作説明を省略するが、Ｘ行電極ドライバ３は図５に示し
た如き正電圧の維持放電パルスＩＰxを電極Ｘjに印加す
る。
わる時には、スイッチング素子Ｓ１７，Ｓ２１はオフと
なり、代わってスイッチング素子Ｓ１４及びＳ１５がオ
ンとなる。スイッチング素子Ｓ４のオン状態は継続され
る。サスティン期間におけるＸ行電極ドライバ３の動作
は、図２に示した従来装置の場合と同一であるので、動
作説明を省略するが、Ｘ行電極ドライバ３は図５に示し
た如き正電圧の維持放電パルスＩＰxを電極Ｘjに印加す
る。
【００３５】Ｙ行電極ドライバ４では、維持放電パルス
ＩＰxが消滅するスイッチング素子Ｓ４のオン時に同時
に、スイッチング素子Ｓ１１がオンとなり、スイッチン
グ素子Ｓ１４がオフとなる。スイッチング素子Ｓ１４が
オンであったときには電極Ｙ jの電位はほぼ０Ｖのアー
ス電位となっているが、スイッチング素子Ｓ１４がオフ
となり、スイッチング素子Ｓ１１がオンになると、コン
デンサＣ２に蓄えられている電荷によりコイルＬ３、ダ
イオードＤ３、スイッチング素子Ｓ１１、スイッチング
素子Ｓ１５、そしてダイオードＤ６を介して電流が電極
Ｙjに達してコンデンサＣ０に流れ込み、コンデンサＣ
０を充電させる。このとき、コイルＬ３及びコンデンサ
Ｃ０の時定数により電極Ｙjの電位は図５に示すように
徐々に上昇する。
ＩＰxが消滅するスイッチング素子Ｓ４のオン時に同時
に、スイッチング素子Ｓ１１がオンとなり、スイッチン
グ素子Ｓ１４がオフとなる。スイッチング素子Ｓ１４が
オンであったときには電極Ｙ jの電位はほぼ０Ｖのアー
ス電位となっているが、スイッチング素子Ｓ１４がオフ
となり、スイッチング素子Ｓ１１がオンになると、コン
デンサＣ２に蓄えられている電荷によりコイルＬ３、ダ
イオードＤ３、スイッチング素子Ｓ１１、スイッチング
素子Ｓ１５、そしてダイオードＤ６を介して電流が電極
Ｙjに達してコンデンサＣ０に流れ込み、コンデンサＣ
０を充電させる。このとき、コイルＬ３及びコンデンサ
Ｃ０の時定数により電極Ｙjの電位は図５に示すように
徐々に上昇する。
【００３６】次いで、スイッチング素子Ｓ１１がオフと
なり、スイッチング素子Ｓ１３がオンとなる。これによ
り、電極Ｙjには電源Ｂ３の正端子の電位ＶS1がスイッ
チング素子Ｓ１３，スイッチング素子Ｓ１５、そしてダ
イオードＤ６を介して印加される。その後、スイッチン
グ素子Ｓ１３がオフとなり、スイッチング素子Ｓ１２が
オンとなり、更にスイッチング素子Ｓ２２がオンとな
り、コンデンサＣ０に蓄積された電荷により電極Ｙjか
らスイッチング素子Ｓ２２、スイッチング素子Ｓ１５、
コイルＬ４、ダイオードＤ４、そしてスイッチング素子
Ｓ１２を介してコンデンサＣ２に電流が流れ込む。この
とき、コイルＬ４及びコンデンサＣ２の時定数により電
極Ｙjの電位は図５に示すように徐々に低下する。電極
Ｙjの電位がほぼ０Ｖに達すると、スイッチング素子Ｓ
１２及びＳ２２がオフとなり、スイッチング素子Ｓ１４
がオンとなる。
なり、スイッチング素子Ｓ１３がオンとなる。これによ
り、電極Ｙjには電源Ｂ３の正端子の電位ＶS1がスイッ
チング素子Ｓ１３，スイッチング素子Ｓ１５、そしてダ
イオードＤ６を介して印加される。その後、スイッチン
グ素子Ｓ１３がオフとなり、スイッチング素子Ｓ１２が
オンとなり、更にスイッチング素子Ｓ２２がオンとな
り、コンデンサＣ０に蓄積された電荷により電極Ｙjか
らスイッチング素子Ｓ２２、スイッチング素子Ｓ１５、
コイルＬ４、ダイオードＤ４、そしてスイッチング素子
Ｓ１２を介してコンデンサＣ２に電流が流れ込む。この
とき、コイルＬ４及びコンデンサＣ２の時定数により電
極Ｙjの電位は図５に示すように徐々に低下する。電極
Ｙjの電位がほぼ０Ｖに達すると、スイッチング素子Ｓ
１２及びＳ２２がオフとなり、スイッチング素子Ｓ１４
がオンとなる。
【００３７】かかる動作によってＹ行電極ドライバ４は
図５に示した如き正電圧の維持放電パルスＩＰyを電極
Ｙjに印加する。このように、サスティン期間において
は、維持放電パルスＩＰxと維持放電パルスＩＰyとが交
互に生成して電極Ｘ1〜Ｘnと電極Ｙ1〜Ｙnとに交互に印
加されるので、上記壁電荷が残留したままとなっている
発光放電セルは放電発光を繰り返しその発光状態を維持
する。
図５に示した如き正電圧の維持放電パルスＩＰyを電極
Ｙjに印加する。このように、サスティン期間において
は、維持放電パルスＩＰxと維持放電パルスＩＰyとが交
互に生成して電極Ｘ1〜Ｘnと電極Ｙ1〜Ｙnとに交互に印
加されるので、上記壁電荷が残留したままとなっている
発光放電セルは放電発光を繰り返しその発光状態を維持
する。
【００３８】
【発明の効果】以上の如く、本発明によれば、スイッチ
ング素子によるバイパス回路を介することなくサスティ
ン期間にＰＤＰへ維持放電パルス電流を供給することが
できるので、回路規模が増大することを防止することが
できる。
ング素子によるバイパス回路を介することなくサスティ
ン期間にＰＤＰへ維持放電パルス電流を供給することが
できるので、回路規模が増大することを防止することが
できる。
【図１】ＰＤＰ駆動装置を示すブロック図である。
【図２】従来の駆動装置の構成を示す回路図である。
【図３】図２の装置の各部のタイムチャートである。
【図４】本発明の実施例を示す回路図である。
【図５】図４の装置の各部のタイムチャートである。
１ ＰＤＰ ２ アドレスドライバ ３ Ｘ行電極ドライバ ４ Ｙ行電極ドライバ
Claims (2)
- 【請求項１】 複数の行電極対と、前記行電極対に交差
して配列されており各交差部にて放電セルを形成する複
数の列電極とを有するプラズマディスプレイパネルを駆
動する駆動装置であって、発光セル及び非発光セルを選
択するために走査パルスを前記行電極対の一方に供給す
るスキャンドライバと、前記発光セルのみを発光維持す
るために前記行電極対の一方に維持放電パルスを供給す
る維持放電ドライバとを備え、 前記スキャンドライバは前記行電極対の一方に各々の一
端が共通接続された２つのスイッチング素子を有し、前
記スキャンドライバの作動時には前記２つのスイッチン
グ素子のうちの一方の他端に第１電位が印加され、前記
２つのスイッチング素子のうちの他方の他端に前記第１
電位より低く前記走査パルスの電位に等しい第２電位が
印加され、 前記維持放電ドライバの作動時に前記維持放電ドライバ
の出力が前記他方のスイッチング素子の他端に電気的に
接続されることを特徴とするプラズマディスプレイパネ
ル駆動装置。 - 【請求項２】 前記スキャンドライバは前記一方のスイ
ッチング素子としてのＰチャンネルＭＯＳトランジスタ
と、前記他方のスイッチング素子としてのＮチャンネル
ＭＯＳトランジスタと、前記ＭＯＳトランジスタ各々に
並列接続されたダイオードとを有することを特徴とする
請求項１記載のプラズマディスプレイパネル駆動装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33063898A JP3591766B2 (ja) | 1998-11-20 | 1998-11-20 | Ｐｄｐ駆動装置 |
| US09/441,202 US6567059B1 (en) | 1998-11-20 | 1999-11-16 | Plasma display panel driving apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33063898A JP3591766B2 (ja) | 1998-11-20 | 1998-11-20 | Ｐｄｐ駆動装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000155557A true JP2000155557A (ja) | 2000-06-06 |
| JP2000155557A5 JP2000155557A5 (ja) | 2004-08-12 |
| JP3591766B2 JP3591766B2 (ja) | 2004-11-24 |
Family
ID=18234917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33063898A Expired - Fee Related JP3591766B2 (ja) | 1998-11-20 | 1998-11-20 | Ｐｄｐ駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3591766B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020062142A (ko) * | 2001-01-19 | 2002-07-25 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 평면 표시 장치의 구동 회로 |
| KR100416092B1 (ko) * | 2001-02-01 | 2004-01-24 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동장치 |
| EP1414006A2 (en) * | 2002-10-24 | 2004-04-28 | Pioneer Corporation | Driving apparatus for a scan electrode of an AC plasma display panel |
| KR100458567B1 (ko) * | 2001-11-15 | 2004-12-03 | 삼성에스디아이 주식회사 | 멀티 레벨의 구동 전압을 발생하는 플라즈마 디스플레이패널의 구동 장치 및 그 구동 방법 |
| EP1763001A2 (en) * | 2005-09-08 | 2007-03-14 | Pioneer Corporation | Plasma display device |
| US7259759B2 (en) | 2003-05-19 | 2007-08-21 | Pioneer Corporation | Display panel drive device |
| US7330167B2 (en) | 2003-07-22 | 2008-02-12 | Pioneer Corporation | Method for driving a display panel |
| US7605781B2 (en) | 2003-04-17 | 2009-10-20 | Pioneer Corporation | Display panel driving method |
| CN101471025B (zh) * | 2005-03-25 | 2010-12-15 | 日立等离子显示器股份有限公司 | 等离子体显示装置 |
-
1998
- 1998-11-20 JP JP33063898A patent/JP3591766B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020062142A (ko) * | 2001-01-19 | 2002-07-25 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 평면 표시 장치의 구동 회로 |
| KR100416092B1 (ko) * | 2001-02-01 | 2004-01-24 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동장치 |
| KR100458567B1 (ko) * | 2001-11-15 | 2004-12-03 | 삼성에스디아이 주식회사 | 멀티 레벨의 구동 전압을 발생하는 플라즈마 디스플레이패널의 구동 장치 및 그 구동 방법 |
| EP1414006A2 (en) * | 2002-10-24 | 2004-04-28 | Pioneer Corporation | Driving apparatus for a scan electrode of an AC plasma display panel |
| US6876341B2 (en) | 2002-10-24 | 2005-04-05 | Pioneer Corporation | Driving apparatus of display panel |
| EP1414006A3 (en) * | 2002-10-24 | 2007-08-01 | Pioneer Corporation | Driving apparatus for a scan electrode of an AC plasma display panel |
| US7605781B2 (en) | 2003-04-17 | 2009-10-20 | Pioneer Corporation | Display panel driving method |
| US7259759B2 (en) | 2003-05-19 | 2007-08-21 | Pioneer Corporation | Display panel drive device |
| US7330167B2 (en) | 2003-07-22 | 2008-02-12 | Pioneer Corporation | Method for driving a display panel |
| CN101471025B (zh) * | 2005-03-25 | 2010-12-15 | 日立等离子显示器股份有限公司 | 等离子体显示装置 |
| JP2007072266A (ja) * | 2005-09-08 | 2007-03-22 | Pioneer Electronic Corp | プラズマディスプレイ装置 |
| EP1763001A3 (en) * | 2005-09-08 | 2008-07-23 | Pioneer Corporation | Plasma display device |
| EP1763001A2 (en) * | 2005-09-08 | 2007-03-14 | Pioneer Corporation | Plasma display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3591766B2 (ja) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6680581B2 (en) | Apparatus and method for driving plasma display panel | |
| US20120001836A1 (en) | Plasma display device | |
| JP3568098B2 (ja) | 表示パネルの駆動装置 | |
| JP4689078B2 (ja) | プラズマディスプレイ装置 | |
| JP4660020B2 (ja) | ディスプレイパネルの駆動装置 | |
| JP3556108B2 (ja) | Ｐｄｐの駆動方法 | |
| JP3591766B2 (ja) | Ｐｄｐ駆動装置 | |
| JP4434642B2 (ja) | 表示パネルの駆動装置 | |
| WO2007032403A1 (ja) | プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置 | |
| US6567059B1 (en) | Plasma display panel driving apparatus | |
| JP2003015595A (ja) | Ｐｄｐ表示装置の駆動回路 | |
| JP2000293135A (ja) | プラズマディスプレイパネルの駆動装置 | |
| US7605781B2 (en) | Display panel driving method | |
| US6480189B1 (en) | Display panel driving apparatus | |
| US6975311B2 (en) | Apparatus for driving display panel | |
| JP4399190B2 (ja) | 表示パネル駆動装置 | |
| US20090033592A1 (en) | Plasma display device and driving method thereof | |
| US20050219155A1 (en) | Driving method of display panel | |
| US20050200565A1 (en) | Method for driving display panel | |
| US20050219154A1 (en) | Method of driving display panel | |
| JP4416418B2 (ja) | プラズマディスプレイパネル駆動装置 | |
| US20080158219A1 (en) | Plasma display device, driving device, and method of driving the same | |
| US20090237331A1 (en) | Plasma display device | |
| EP1783730A1 (en) | Apparatus for and method of driving a sustain-discharge circuit of a plasma display panel | |
| US20090140952A1 (en) | Plasma display device, power supply thereof and associated methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040819 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040820 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140903 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |