JP2000150717A - 表面実装用の半導体パッケ―ジ - Google Patents
表面実装用の半導体パッケ―ジInfo
- Publication number
- JP2000150717A JP2000150717A JP11334626A JP33462699A JP2000150717A JP 2000150717 A JP2000150717 A JP 2000150717A JP 11334626 A JP11334626 A JP 11334626A JP 33462699 A JP33462699 A JP 33462699A JP 2000150717 A JP2000150717 A JP 2000150717A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- insulating layer
- surface mounting
- semiconductor chip
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体チップ及び回路部を充分封止した状態
で外部回路板に表面実装できる半導体装置が形成できる
とともに、接続信頼性の向上した端子が容易に形成でき
る半導体パッケージを提供すること。 【解決手段】 半導体チップ１を搭載する凹部２と、こ
の凹部２周囲の肩部３に設けた回路部５とを備える回路
基板２１を形成し、この回路基板２１の回路部５上に透
孔７を有する絶縁層８を積層し、この透孔７を貫通して
下端部が回路部５に接続導通するとともに、上端部が絶
縁層８上面に突出するスルーホール導電路４を形成し、
このスルーホール導電路４の上端部を回路基板２１上の
凹部２および肩部３と同じ側に設けた表面実装用の端子
６に形成する。
で外部回路板に表面実装できる半導体装置が形成できる
とともに、接続信頼性の向上した端子が容易に形成でき
る半導体パッケージを提供すること。 【解決手段】 半導体チップ１を搭載する凹部２と、こ
の凹部２周囲の肩部３に設けた回路部５とを備える回路
基板２１を形成し、この回路基板２１の回路部５上に透
孔７を有する絶縁層８を積層し、この透孔７を貫通して
下端部が回路部５に接続導通するとともに、上端部が絶
縁層８上面に突出するスルーホール導電路４を形成し、
このスルーホール導電路４の上端部を回路基板２１上の
凹部２および肩部３と同じ側に設けた表面実装用の端子
６に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装用の半導
体パッケージに関し、電気機器に利用される半導体チッ
プを搭載する基板に、外部入出力の端子を形成した表面
実装用の半導体パッケージに関する。
体パッケージに関し、電気機器に利用される半導体チッ
プを搭載する基板に、外部入出力の端子を形成した表面
実装用の半導体パッケージに関する。
【０００２】
【従来の技術】従来、図７に示すような特開昭６３−１
３６６５５号公報に記載された表面実装用の半導体パッ
ケージが提案されている。
３６６５５号公報に記載された表面実装用の半導体パッ
ケージが提案されている。
【０００３】図８に示す表面実装用の半導体パッケージ
は、半導体チップ１が上面に固定される良熱伝導性の金
属基材９と、この金属基材９の下面に絶縁性薄層１６を
介して固着され、半導体チップ１の放熱を行うヒートシ
ンク１４と、上面に半導体チップ１の端子部と電気接続
するための回路部５を有し、下面に金属基材９を、半導
体チップ１を固着した側を上方に向けて固着し、この半
導体チップ１の近傍において、この半導体チップ１の上
方を開放するような貫通孔１８が設けられた配線基板１
７とから形成されている。
は、半導体チップ１が上面に固定される良熱伝導性の金
属基材９と、この金属基材９の下面に絶縁性薄層１６を
介して固着され、半導体チップ１の放熱を行うヒートシ
ンク１４と、上面に半導体チップ１の端子部と電気接続
するための回路部５を有し、下面に金属基材９を、半導
体チップ１を固着した側を上方に向けて固着し、この半
導体チップ１の近傍において、この半導体チップ１の上
方を開放するような貫通孔１８が設けられた配線基板１
７とから形成されている。
【０００４】このような表面実装用の半導体パッケージ
において、半導体チップ１を金属基材９に固着し、この
半導体チップ１と回路部５とをボンディングワイヤ１１
を介して電気接続する。そして、半導体チップ１及びボ
ンディングワイヤ１１を保護するための封止樹脂などに
よる気密封止（図示せず）を施して、最終的に半導体装
置が形成できる。また、この半導体装置を外部回路板に
接続するための端子６が配線基板１７の回路部５側に形
成され、回路部５と接続されている。
において、半導体チップ１を金属基材９に固着し、この
半導体チップ１と回路部５とをボンディングワイヤ１１
を介して電気接続する。そして、半導体チップ１及びボ
ンディングワイヤ１１を保護するための封止樹脂などに
よる気密封止（図示せず）を施して、最終的に半導体装
置が形成できる。また、この半導体装置を外部回路板に
接続するための端子６が配線基板１７の回路部５側に形
成され、回路部５と接続されている。
【０００５】このような表面実装用の半導体パッケージ
によれば、半導体チップ１を直接支持した金属基材９に
よって一定の放熱が確保され、さらに、これに絶縁性薄
層１６を介してヒートシンクを固着しているので、絶縁
性が確保されるとともに、充分高い放熱効果が得られ
る。
によれば、半導体チップ１を直接支持した金属基材９に
よって一定の放熱が確保され、さらに、これに絶縁性薄
層１６を介してヒートシンクを固着しているので、絶縁
性が確保されるとともに、充分高い放熱効果が得られ
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の表面実装用の半導体パッケージを用いた半導体装置
を外部回路板に表面実装して用いる場合、封止樹脂の上
面よりも端子６の位置が高くないと、外部回路板に封止
樹脂が当接して端子６が外部回路板に接続できないた
め、封止樹脂の上面よりも端子６の位置を高くしなけれ
ばならない。したがって、回路部５におけるボンディン
グワイヤ１１と接続されるボンディング接続部は封止樹
脂に覆われるため、このボンディング接続部と端子６の
接続部との高さを変える必要がある。この高さを変える
方法として、配線基板１７の上面に段差を設け、段差の
低い側にボンディング接続部を設け、段差の高い側に端
子６を設けている。しかし、この方法では、高さの違う
ボンディング接続部と端子６とを接続する接続手段が必
要になる。
来の表面実装用の半導体パッケージを用いた半導体装置
を外部回路板に表面実装して用いる場合、封止樹脂の上
面よりも端子６の位置が高くないと、外部回路板に封止
樹脂が当接して端子６が外部回路板に接続できないた
め、封止樹脂の上面よりも端子６の位置を高くしなけれ
ばならない。したがって、回路部５におけるボンディン
グワイヤ１１と接続されるボンディング接続部は封止樹
脂に覆われるため、このボンディング接続部と端子６の
接続部との高さを変える必要がある。この高さを変える
方法として、配線基板１７の上面に段差を設け、段差の
低い側にボンディング接続部を設け、段差の高い側に端
子６を設けている。しかし、この方法では、高さの違う
ボンディング接続部と端子６とを接続する接続手段が必
要になる。
【０００７】本発明は、上記事由に鑑みてなしたもの
で、その目的とするところは、半導体チップ及び回路部
を充分封止した状態で外部回路板に表面実装できる半導
体装置が形成できるとともに、接続信頼性の向上した端
子が容易に形成できる表面実装用の半導体パッケージを
提供することにある。
で、その目的とするところは、半導体チップ及び回路部
を充分封止した状態で外部回路板に表面実装できる半導
体装置が形成できるとともに、接続信頼性の向上した端
子が容易に形成できる表面実装用の半導体パッケージを
提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、半導体チップ１を搭載する
凹部２と、この凹部２周囲の肩部３に設けた回路部５と
を備える回路基板２１を形成し、この回路基板２１の回
路部５上に透孔７を有する絶縁層８を積層し、この透孔
７を貫通して下端部が回路部５に接続導通するととも
に、上端部が絶縁層８上面に突出するスルーホール導電
路４を形成し、このスルーホール導電路４の上端部を回
路基板２１上の凹部２および肩部３と同じ側に設けた表
面実装用の端子６に形成してなることを特徴として構成
している。
に、請求項１記載の発明は、半導体チップ１を搭載する
凹部２と、この凹部２周囲の肩部３に設けた回路部５と
を備える回路基板２１を形成し、この回路基板２１の回
路部５上に透孔７を有する絶縁層８を積層し、この透孔
７を貫通して下端部が回路部５に接続導通するととも
に、上端部が絶縁層８上面に突出するスルーホール導電
路４を形成し、このスルーホール導電路４の上端部を回
路基板２１上の凹部２および肩部３と同じ側に設けた表
面実装用の端子６に形成してなることを特徴として構成
している。
【０００９】このような表面実装用の半導体パッケージ
では、半導体チップ１に接続される回路部５を有する回
路基板２１にスルーホール導電路４を有する絶縁層８を
積層しているため、スルーホール導電路４の上端部を端
子６として使用でき、スルーホール導電路４下端に接続
される回路部５と半導体チップ１とを封止するのに充分
な封止樹脂の厚みを確保できるとともに、端子６を外部
回路板へ密着固定して表面実装できる半導体装置が形成
できる。
では、半導体チップ１に接続される回路部５を有する回
路基板２１にスルーホール導電路４を有する絶縁層８を
積層しているため、スルーホール導電路４の上端部を端
子６として使用でき、スルーホール導電路４下端に接続
される回路部５と半導体チップ１とを封止するのに充分
な封止樹脂の厚みを確保できるとともに、端子６を外部
回路板へ密着固定して表面実装できる半導体装置が形成
できる。
【００１０】
【発明の実施の形態】以下、本発明の実施形態の表面実
装用の半導体パッケージを図１乃至図６に基づいて説明
する。
装用の半導体パッケージを図１乃至図６に基づいて説明
する。
【００１１】図１は、本発明の実施形態の表面実装用の
半導体パッケージを示す斜視図である。また、図２は、
同上の表面実装用の半導体パッケージを用いた半導体装
置を示す縦断面図である。
半導体パッケージを示す斜視図である。また、図２は、
同上の表面実装用の半導体パッケージを用いた半導体装
置を示す縦断面図である。
【００１２】図１、図２に示すように、表面実装用の半
導体パッケージは、半導体チップ１を搭載する凹部２
と、この凹部２周囲の肩部３に設けた回路部５とを備え
る回路基板２１を形成し、この回路基板２１の回路部５
上に透孔７を有する絶縁層８を積層し、この透孔７を貫
通して下端部が回路部５に接続導通するとともに、上端
部が絶縁層８上面に突出するスルーホール導電路４を形
成し、このスルーホール導電路４の上端部を回路基板２
１上の凹部２および肩部３と同じ側に設けた表面実装用
の端子６に形成している。
導体パッケージは、半導体チップ１を搭載する凹部２
と、この凹部２周囲の肩部３に設けた回路部５とを備え
る回路基板２１を形成し、この回路基板２１の回路部５
上に透孔７を有する絶縁層８を積層し、この透孔７を貫
通して下端部が回路部５に接続導通するとともに、上端
部が絶縁層８上面に突出するスルーホール導電路４を形
成し、このスルーホール導電路４の上端部を回路基板２
１上の凹部２および肩部３と同じ側に設けた表面実装用
の端子６に形成している。
【００１３】金属基材９は、良熱伝導性金属、例えば
銅、アルミニウム等から形成され、上面略中央に半導体
チップ１を組み込むための凹部２を設けている。この金
属基材９上面の凹部２周囲を肩部３とし、この肩部３に
基板絶縁層１０を形成している。基板絶縁層１０の材料
はエポキシ樹脂接着剤で、スクリーン印刷法により形成
する。この基板絶縁層１０上に回路部５を形成する。こ
の回路部５の形成方法はステンレス板上に必要なパター
ン状の電気めっきを行い、その電気めっきでできた回路
部５を基板絶縁層１０上に熱転写する方法である。
銅、アルミニウム等から形成され、上面略中央に半導体
チップ１を組み込むための凹部２を設けている。この金
属基材９上面の凹部２周囲を肩部３とし、この肩部３に
基板絶縁層１０を形成している。基板絶縁層１０の材料
はエポキシ樹脂接着剤で、スクリーン印刷法により形成
する。この基板絶縁層１０上に回路部５を形成する。こ
の回路部５の形成方法はステンレス板上に必要なパター
ン状の電気めっきを行い、その電気めっきでできた回路
部５を基板絶縁層１０上に熱転写する方法である。
【００１４】そして、図２に示すように、回路部５の上
に端子６を形成して表面実装用の半導体パッケージを形
成する。
に端子６を形成して表面実装用の半導体パッケージを形
成する。
【００１５】まず、回路部５の上に絶縁層８を形成す
る。この絶縁層８の材料は金属基材９上の基板絶縁層１
０と同じくエポキシ樹脂接着剤であり、スクリーン印刷
法により形成する。この絶縁層８は後で組み込む半導体
チップ１の樹脂封止が簡単にできるように、厚肉に形成
することが必要である。このために、材料的には無機フ
ィラー分を多くした配合にするとか、下地に無機フィラ
ー分の多い層を形成し、その上に無機フィラー分の少な
い材料を重ねて形成するといった対策が必要である。次
に、この絶縁層８の上に無電解めっきを全面に施し、そ
の上にめっきレジストでパターンを形成し、上から電気
めっきを行う。その後、レジストを除去し、全面を薄く
エッチングすることにより露出した無電解めっきを取除
きスルーホール導電路４を形成する。このスルーホール
導電路４を端子６としている。
る。この絶縁層８の材料は金属基材９上の基板絶縁層１
０と同じくエポキシ樹脂接着剤であり、スクリーン印刷
法により形成する。この絶縁層８は後で組み込む半導体
チップ１の樹脂封止が簡単にできるように、厚肉に形成
することが必要である。このために、材料的には無機フ
ィラー分を多くした配合にするとか、下地に無機フィラ
ー分の多い層を形成し、その上に無機フィラー分の少な
い材料を重ねて形成するといった対策が必要である。次
に、この絶縁層８の上に無電解めっきを全面に施し、そ
の上にめっきレジストでパターンを形成し、上から電気
めっきを行う。その後、レジストを除去し、全面を薄く
エッチングすることにより露出した無電解めっきを取除
きスルーホール導電路４を形成する。このスルーホール
導電路４を端子６としている。
【００１６】さらに、図２に示すように、同上の表面実
装用の半導体パッケージを用いて、半導体装置を形成す
る方法を説明する。金属基材９上の凹部２に半導体チッ
プ１を密着載置する。次いで、ワイヤボンディングによ
り半導体チップ１と回路部５とを接続する。ボンディン
グワイヤ１１には金線、アルミ線、銅線等を使用する。
この後、シリコン樹脂により、半導体チップ１、ボンデ
ィングワイヤ１１を封止、保護する。更に上からエポキ
シ樹脂により封止する。これら封止樹脂１２は場合によ
ってはどちらか一方だけですますこともある。
装用の半導体パッケージを用いて、半導体装置を形成す
る方法を説明する。金属基材９上の凹部２に半導体チッ
プ１を密着載置する。次いで、ワイヤボンディングによ
り半導体チップ１と回路部５とを接続する。ボンディン
グワイヤ１１には金線、アルミ線、銅線等を使用する。
この後、シリコン樹脂により、半導体チップ１、ボンデ
ィングワイヤ１１を封止、保護する。更に上からエポキ
シ樹脂により封止する。これら封止樹脂１２は場合によ
ってはどちらか一方だけですますこともある。
【００１７】このようにして得られた半導体装置は、外
部回路板上にリードレスパッケージとして表面実装され
ている。封止樹脂１２は、半導体チップ１と外部回路板
及び絶縁層８で囲まれた空間に配置されており、半導体
装置の外部回路板上への表面実装が可能になっている。
また、金属基材９表面の半導体チップ１と反対側にヒー
トシンク（図示せず）が密着固定される。このヒートシ
ンクにより、半導体チップ１からの発熱が金属基材９を
通して伝熱され、外部空間へと放熱している。
部回路板上にリードレスパッケージとして表面実装され
ている。封止樹脂１２は、半導体チップ１と外部回路板
及び絶縁層８で囲まれた空間に配置されており、半導体
装置の外部回路板上への表面実装が可能になっている。
また、金属基材９表面の半導体チップ１と反対側にヒー
トシンク（図示せず）が密着固定される。このヒートシ
ンクにより、半導体チップ１からの発熱が金属基材９を
通して伝熱され、外部空間へと放熱している。
【００１８】図３は、本発明の実施形態の同上と異なる
表面実装用の半導体パッケージを用いた半導体装置を示
す縦断面図である。同上と異なる点は、絶縁層８及び端
子６の形成方法であり、金属基材９上の回路部５の形成
までは、図２に示す表面実装用の半導体パッケージと同
じ方法により行っている。
表面実装用の半導体パッケージを用いた半導体装置を示
す縦断面図である。同上と異なる点は、絶縁層８及び端
子６の形成方法であり、金属基材９上の回路部５の形成
までは、図２に示す表面実装用の半導体パッケージと同
じ方法により行っている。
【００１９】端子６を形成するためにまず、図４に示す
ように、端子６を並べて必要形状にプレス打ち抜いたス
ルーホール基板２０を形成する。図３に示すように、こ
のスルーホール基板２０を回路部上に貼り付けるととも
に、回路部５と端子６とを接続する。そのために、スル
ーホール基板２０の両面ははんだめっきを行うようにす
る。この半田めっきにおいて端子６の回路部５と接続さ
れる側には比較的高い融点を持つ組成の材料を、端子６
の外部回路板との接続側には低い融点の接合材料をめっ
きするようにする。そうすると外部回路板と端子６との
接合のとき、すでに接合されている端子６と回路部５と
の接合がはずれる等の問題を起こさない。
ように、端子６を並べて必要形状にプレス打ち抜いたス
ルーホール基板２０を形成する。図３に示すように、こ
のスルーホール基板２０を回路部上に貼り付けるととも
に、回路部５と端子６とを接続する。そのために、スル
ーホール基板２０の両面ははんだめっきを行うようにす
る。この半田めっきにおいて端子６の回路部５と接続さ
れる側には比較的高い融点を持つ組成の材料を、端子６
の外部回路板との接続側には低い融点の接合材料をめっ
きするようにする。そうすると外部回路板と端子６との
接合のとき、すでに接合されている端子６と回路部５と
の接合がはずれる等の問題を起こさない。
【００２０】図５は、本発明の実施形態の同上と異なる
表面実装用の半導体パッケージを用いた半導体装置を示
す縦断面図である。同上と異なる点は、絶縁層８及び端
子６の形成方法であり、金属基材９上の回路部５の形成
までは、図２に示す表面実装用の半導体パッケージと同
じ方法により行っている。また、図６は、図５に示す表
面実装用の半導体パッケージに用いる絶縁層８を示す斜
視図である。
表面実装用の半導体パッケージを用いた半導体装置を示
す縦断面図である。同上と異なる点は、絶縁層８及び端
子６の形成方法であり、金属基材９上の回路部５の形成
までは、図２に示す表面実装用の半導体パッケージと同
じ方法により行っている。また、図６は、図５に示す表
面実装用の半導体パッケージに用いる絶縁層８を示す斜
視図である。
【００２１】図６に示すような端子６を形成する部分に
予め透孔７を形成した板状の絶縁層８を回路部５上に貼
り付ける。その後、図５に示すように、透孔７に端子６
を取付ける。ここでは、球状端子６を示した。端子６は
例えば表面に半田等の複合材料をめっきした銅球であ
る。
予め透孔７を形成した板状の絶縁層８を回路部５上に貼
り付ける。その後、図５に示すように、透孔７に端子６
を取付ける。ここでは、球状端子６を示した。端子６は
例えば表面に半田等の複合材料をめっきした銅球であ
る。
【００２２】また、図６に示すような板状の絶縁層８を
貼って絶縁層８を形成するのではなく、図２に示すよう
な印刷によって絶縁層８を形成する方法もある。この後
の半導体チップ１の組み込み、樹脂封止は図２に示した
表面実装用の半導体パッケージと同様である。
貼って絶縁層８を形成するのではなく、図２に示すよう
な印刷によって絶縁層８を形成する方法もある。この後
の半導体チップ１の組み込み、樹脂封止は図２に示した
表面実装用の半導体パッケージと同様である。
【００２３】
【発明の効果】請求項１記載の発明では、半導体チップ
に接続される回路部を有する回路基板にスルーホール導
電路を有する絶縁層を積層しているため、スルーホール
導電路の上端部を端子として使用でき、スルーホール導
電路下端に接続される回路部と半導体チップとを封止す
るのに充分な封止樹脂の厚みを確保できるとともに、端
子を外部回路板へ密着固定して表面実装できる半導体装
置が形成できる。さらに、周囲を絶縁層で密着して覆わ
れているため、端子の接続信頼性が向上している。さら
に、基板上の半導体チップと同じ側に端子が設けられて
いるため、基板の下面に半導体チップを冷却するヒート
シンクを設けることができる。したがって、放熱性に優
れた信頼性の高い半導体装置を形成することができる。
に接続される回路部を有する回路基板にスルーホール導
電路を有する絶縁層を積層しているため、スルーホール
導電路の上端部を端子として使用でき、スルーホール導
電路下端に接続される回路部と半導体チップとを封止す
るのに充分な封止樹脂の厚みを確保できるとともに、端
子を外部回路板へ密着固定して表面実装できる半導体装
置が形成できる。さらに、周囲を絶縁層で密着して覆わ
れているため、端子の接続信頼性が向上している。さら
に、基板上の半導体チップと同じ側に端子が設けられて
いるため、基板の下面に半導体チップを冷却するヒート
シンクを設けることができる。したがって、放熱性に優
れた信頼性の高い半導体装置を形成することができる。
【図１】本発明の実施形態の表面実装用の半導体パッケ
ージを示す斜視図である。
ージを示す斜視図である。
【図２】同上の表面実装用の半導体パッケージを用いた
半導体装置を示す縦断面図である。
半導体装置を示す縦断面図である。
【図３】本発明の実施形態の同上と異なる表面実装用の
半導体パッケージを用いた半導体装置を示す縦断面図で
ある。
半導体パッケージを用いた半導体装置を示す縦断面図で
ある。
【図４】同上の表面実装用の半導体パッケージの要部を
示す斜視図である。
示す斜視図である。
【図５】本発明の実施形態の同上と異なる表面実装用の
半導体パッケージを用いた半導体装置を示す縦断面図で
ある。
半導体パッケージを用いた半導体装置を示す縦断面図で
ある。
【図６】同上の表面実装用の半導体パッケージの要部を
示す斜視図である。
示す斜視図である。
【図７】従来の表面実装用の半導体パッケージを用いた
半導体装置を示す縦断面図である。
半導体装置を示す縦断面図である。
１ 半導体チップ ２ 凹部 ３ 肩部 ４ スルーホール導電路 ５ 回路部 ６ 端子 ７ 透孔 ８ 絶縁層 ９ 金属基材 １０ 基板絶縁層 １１ ボンディングワイヤ １２ 封止樹脂 １３ 外部回路板 １４ ヒートシンク １６ 絶縁性薄層 １７ 配線基板 １８ 貫通孔 １９ 接着剤 ２０ スルーホール基板 ２１ 回路基板
Claims (1)
- 【請求項１】 半導体チップを搭載する凹部と、この凹
部周囲の肩部に設けた回路部とを備える回路基板を形成
し、この回路基板の回路部上に透孔を有する絶縁層を積
層し、この透孔を貫通して下端部が回路部に接続導通す
るとともに、上端部が絶縁層上面に突出するスルーホー
ル導電路を形成し、このスルーホール導電路の上端部を
回路基板上の凹部および肩部と同じ側に設けた表面実装
用の端子に形成してなることを特徴とする表面実装用の
半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11334626A JP3117688B2 (ja) | 1999-11-25 | 1999-11-25 | 表面実装用の半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11334626A JP3117688B2 (ja) | 1999-11-25 | 1999-11-25 | 表面実装用の半導体パッケージ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9300474A Division JP3039485B2 (ja) | 1997-10-31 | 1997-10-31 | 表面実装用の半導体パッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150717A true JP2000150717A (ja) | 2000-05-30 |
| JP3117688B2 JP3117688B2 (ja) | 2000-12-18 |
Family
ID=18279493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11334626A Expired - Lifetime JP3117688B2 (ja) | 1999-11-25 | 1999-11-25 | 表面実装用の半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3117688B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108261A (ja) * | 2004-10-01 | 2006-04-20 | Sony Corp | 機能素子パッケージ及びその製造方法 |
| KR20140076887A (ko) * | 2012-12-13 | 2014-06-23 | 주식회사 두산 | 반도체 패키지 및 이의 제조방법 |
-
1999
- 1999-11-25 JP JP11334626A patent/JP3117688B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108261A (ja) * | 2004-10-01 | 2006-04-20 | Sony Corp | 機能素子パッケージ及びその製造方法 |
| KR20140076887A (ko) * | 2012-12-13 | 2014-06-23 | 주식회사 두산 | 반도체 패키지 및 이의 제조방법 |
| KR102041625B1 (ko) * | 2012-12-13 | 2019-11-06 | 주식회사 두산 | 반도체 패키지 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3117688B2 (ja) | 2000-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI613774B (zh) | 功率覆蓋結構及其製造方法 | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| JP4159861B2 (ja) | プリント回路基板の放熱構造の製造方法 | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| JP2008091714A (ja) | 半導体装置 | |
| KR19990072580A (ko) | 반도체장치,반도체장치용기판및이들의제조방법및전자기기 | |
| JPH09321073A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP4967701B2 (ja) | 電力半導体装置 | |
| JP2006147723A (ja) | 半導体素子用の電気回路基板 | |
| JP2784522B2 (ja) | 電子部品搭載用基板及びその製造法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP3117688B2 (ja) | 表面実装用の半導体パッケージ | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JP3039485B2 (ja) | 表面実装用の半導体パッケージ及びその製造方法 | |
| JPH1098127A (ja) | 表面実装用半導体パッケージ | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2001118951A (ja) | 半導体装置 | |
| JP3065288B2 (ja) | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 | |
| JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
| JPH11251497A (ja) | 電子回路モジュール | |
| JP2001267460A (ja) | 半導体装置 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007088190A (ja) | 高放熱型電子部品収納用パッケージ | |
| JP2813436B2 (ja) | 金属ベース多層回路基板 | |
| JPH0823049A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000919 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071006 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |