JP2000113607A - 積符号誤り訂正装置および訂正方法 - Google Patents
積符号誤り訂正装置および訂正方法Info
- Publication number
- JP2000113607A JP2000113607A JP10280991A JP28099198A JP2000113607A JP 2000113607 A JP2000113607 A JP 2000113607A JP 10280991 A JP10280991 A JP 10280991A JP 28099198 A JP28099198 A JP 28099198A JP 2000113607 A JP2000113607 A JP 2000113607A
- Authority
- JP
- Japan
- Prior art keywords
- error
- error correction
- flag
- correction
- erasure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】復号対象となるデータブロックが複数のデータ
セクタから構成され、各データセクタに誤り検出符号を
付加した構成をとる積符号に関しての誤り訂正装置にお
いて、誤り検出符号を効率的に使用することで、空消失
または消失登録もれの発生を抑え、高確度な消失フラグ
を生成して、誤り訂正の精度を向上させることを目的と
する。 【解決手段】セクタ単位での誤り訂正と並行して、第1
系列の誤り検出符号を用いた誤り検出を行い、検出結果
を消失フラグに反映する。例えば、第1方向の訂正時に
生成された消失フラグに対し、誤り検出符号によるセク
タの誤り検出結果により誤りなしと判定された場合、こ
のセクタの消失フラグをリセットする。また、セクタ内
に消失フラグが発生していない場合においても、誤り検
出処理で誤りありと判定されたセクタに対しては、セク
タ内で訂正個数が最大であった第1方向の符号語を消失
登録する。これにより、誤訂正を早期に検出することが
でき、消失フラグの信頼性を向上することができる。
セクタから構成され、各データセクタに誤り検出符号を
付加した構成をとる積符号に関しての誤り訂正装置にお
いて、誤り検出符号を効率的に使用することで、空消失
または消失登録もれの発生を抑え、高確度な消失フラグ
を生成して、誤り訂正の精度を向上させることを目的と
する。 【解決手段】セクタ単位での誤り訂正と並行して、第1
系列の誤り検出符号を用いた誤り検出を行い、検出結果
を消失フラグに反映する。例えば、第1方向の訂正時に
生成された消失フラグに対し、誤り検出符号によるセク
タの誤り検出結果により誤りなしと判定された場合、こ
のセクタの消失フラグをリセットする。また、セクタ内
に消失フラグが発生していない場合においても、誤り検
出処理で誤りありと判定されたセクタに対しては、セク
タ内で訂正個数が最大であった第1方向の符号語を消失
登録する。これにより、誤訂正を早期に検出することが
でき、消失フラグの信頼性を向上することができる。
Description
【0001】
【発明の属する技術分野】本発明は、積符号データの誤
り訂正装置および訂正方法に関し、特に積符号が誤り検
出符号を付加した構成である場合の誤り訂正に関する。
り訂正装置および訂正方法に関し、特に積符号が誤り検
出符号を付加した構成である場合の誤り訂正に関する。
【0002】
【従来の技術】光ディスク装置の例としてDVD(Digi
tal Versatile Disc)を挙げ、従来の光ディスク装置の
復号方法について説明する。
tal Versatile Disc)を挙げ、従来の光ディスク装置の
復号方法について説明する。
【0003】図18に、DVDの積符号ブロック(EC
Cブロック)の構成を示す。ECCブロックの構成に関
し、以下の説明ではECCブロックの行方向全体をPI
系列と呼び、PI系列の各1行をPI行と呼ぶ。また列
方向全体をPO系列と呼び、各1列をPO列と呼ぶ。
Cブロック)の構成を示す。ECCブロックの構成に関
し、以下の説明ではECCブロックの行方向全体をPI
系列と呼び、PI系列の各1行をPI行と呼ぶ。また列
方向全体をPO系列と呼び、各1列をPO列と呼ぶ。
【0004】ECCブロックは、16のデータセクタ、
PI系列の誤り訂正のためのPIパリティ、およびPO
系列の誤り訂正のためのPOパリティから構成される。
PIパリティはPI行あたり10バイト付加され、PO
パリティはPO列あたり16バイト付加されている。
PI系列の誤り訂正のためのPIパリティ、およびPO
系列の誤り訂正のためのPOパリティから構成される。
PIパリティはPI行あたり10バイト付加され、PO
パリティはPO列あたり16バイト付加されている。
【0005】図19は、1つのデータセクタ101の構
成を示す。データセクタ101は、4バイトのセクタI
D(Identification Data)102、2バイトのIED
103(ID Error Detection Code)、6バイトの未規
定領域RSV(ReSerVed)104、2048バイトのス
クランブル処理されたユーザデータ206、および4バ
イトのEDC(Error Detection Code)105から構成
される。なお、RSV104は、データセクタの構成形
式によってはCPR_MAI(CoPyRight MAnagement I
nformation)が記述されている場合もある。なお、ED
C105はスクランブル前のユーザデータ106とID
102、IED103、RSV104に対する誤り検出
符号である。
成を示す。データセクタ101は、4バイトのセクタI
D(Identification Data)102、2バイトのIED
103(ID Error Detection Code)、6バイトの未規
定領域RSV(ReSerVed)104、2048バイトのス
クランブル処理されたユーザデータ206、および4バ
イトのEDC(Error Detection Code)105から構成
される。なお、RSV104は、データセクタの構成形
式によってはCPR_MAI(CoPyRight MAnagement I
nformation)が記述されている場合もある。なお、ED
C105はスクランブル前のユーザデータ106とID
102、IED103、RSV104に対する誤り検出
符号である。
【0006】図20は、図18の各PI行をPI行番号
i(i=0〜207)として示し、各PO列をPO列番
号k(k=0〜181)として示したものである。ま
た、各PI行には訂正結果を示す消失フラグF
ERS[i]を付加している。
i(i=0〜207)として示し、各PO列をPO列番
号k(k=0〜181)として示したものである。ま
た、各PI行には訂正結果を示す消失フラグF
ERS[i]を付加している。
【0007】次に、符号語の誤り訂正能力について説明
する。符号語の設計距離をd(dはパリティ数+1)、
tを誤り個数(すなわち、訂正するべきデータの位置と
値が未知であるもの(これを「誤り」と表記する)の個
数)、hを消失個数(すなわち、訂正するべきデータの
位置を既知とし、値が未知であるもの(これを「消失」
と表記する)の個数)とすると、以下の関係式が成り立
つ。
する。符号語の設計距離をd(dはパリティ数+1)、
tを誤り個数(すなわち、訂正するべきデータの位置と
値が未知であるもの(これを「誤り」と表記する)の個
数)、hを消失個数(すなわち、訂正するべきデータの
位置を既知とし、値が未知であるもの(これを「消失」
と表記する)の個数)とすると、以下の関係式が成り立
つ。
【0008】2t+h<d ………(数1)
【0009】特に、h=0の場合において2t<dを満
たす最大のtヵ所の訂正を行うことを、ここでは「限界
訂正」と表記する。例えば、PI系列のパリティ数は1
0であるからd=11であり、PI系列の限界訂正はt
=5ヵ所訂正になる。また、PO系列のパリティ数は1
6であるからd=17となり、PO系列の限界訂正はt
=8ヵ所訂正になる。
たす最大のtヵ所の訂正を行うことを、ここでは「限界
訂正」と表記する。例えば、PI系列のパリティ数は1
0であるからd=11であり、PI系列の限界訂正はt
=5ヵ所訂正になる。また、PO系列のパリティ数は1
6であるからd=17となり、PO系列の限界訂正はt
=8ヵ所訂正になる。
【0010】以下、PI系列の1符号語を誤り訂正する
ことを「PI誤り訂正」とし、PO系列の1符号語を誤
り訂正することを「PO誤り訂正」する。さらにPO誤
り訂正に加え、消失も求める訂正処理を「PO消失訂
正」と表記する。
ことを「PI誤り訂正」とし、PO系列の1符号語を誤
り訂正することを「PO誤り訂正」する。さらにPO誤
り訂正に加え、消失も求める訂正処理を「PO消失訂
正」と表記する。
【0011】PO消失訂正は次の様に行われる。まず、
PI誤り訂正不能の符号語がある場合、この符号語の値
を全て消失として消失フラグを立て、PO消失訂正時に
前記フラグのある位置を消失位置と見立てて訂正処理を
行う。PO消失訂正の最大訂正能力はt=0のときh=
16ヵ所である。
PI誤り訂正不能の符号語がある場合、この符号語の値
を全て消失として消失フラグを立て、PO消失訂正時に
前記フラグのある位置を消失位置と見立てて訂正処理を
行う。PO消失訂正の最大訂正能力はt=0のときh=
16ヵ所である。
【0012】次に、図21のフローチャートを参照し
て、従来訂正処理の具体例を説明する。まず、ステップ
SP61にてPI行番号i=0とし、SP62にてPI
シンドロームを演算し、ステップSP63にて前記PI
シンドロームを用いてPI誤り訂正を実行する。PI誤
り訂正実行後、訂正結果が消失フラグ生成条件を満足す
るか判定し(SP64)、フラグ生成条件を満たす場合
はSP65で消失フラグをたて(“1”をセットす
る)、条件を満たさない場合はSP66で消失フラグを
“0”として(“0”にリセットする)、フラグ記憶手
段に消失フラグを設定する(SP67)。次にSP68
に進み、1ECCブロック分のPI誤り訂正が完了した
かを判定し、完了していない場合は、i=i+1(SP
69)として、次のPI行に対してSP61〜SP69
のPI誤り訂正を実行する。1ECCブロック分のPI
誤り訂正が完了した場合は、SP70〜SP81のPO
系列の訂正処理に移行する。
て、従来訂正処理の具体例を説明する。まず、ステップ
SP61にてPI行番号i=0とし、SP62にてPI
シンドロームを演算し、ステップSP63にて前記PI
シンドロームを用いてPI誤り訂正を実行する。PI誤
り訂正実行後、訂正結果が消失フラグ生成条件を満足す
るか判定し(SP64)、フラグ生成条件を満たす場合
はSP65で消失フラグをたて(“1”をセットす
る)、条件を満たさない場合はSP66で消失フラグを
“0”として(“0”にリセットする)、フラグ記憶手
段に消失フラグを設定する(SP67)。次にSP68
に進み、1ECCブロック分のPI誤り訂正が完了した
かを判定し、完了していない場合は、i=i+1(SP
69)として、次のPI行に対してSP61〜SP69
のPI誤り訂正を実行する。1ECCブロック分のPI
誤り訂正が完了した場合は、SP70〜SP81のPO
系列の訂正処理に移行する。
【0013】まず、SP70にてPO列番号k=0と
し、SP71にてPOシンドロームを演算し、ステップ
SP72にて前記POシンドロームを用いてPO誤り訂
正を実行する。1符号語分のPO誤り訂正終了後、SP
73にてPO誤り訂正不能であったかを判定する。訂正
不能と判定された場合は、SP74にてPO誤り訂正不
能のPO列番号を登録する。さらにSP75にて1EC
Cブロック分のPO誤り訂正が完了したかを判定し、完
了していない場合は、k=k+1として(SP76)、
次のPO列に対してSP70〜SP76までの処理を繰
り返す。
し、SP71にてPOシンドロームを演算し、ステップ
SP72にて前記POシンドロームを用いてPO誤り訂
正を実行する。1符号語分のPO誤り訂正終了後、SP
73にてPO誤り訂正不能であったかを判定する。訂正
不能と判定された場合は、SP74にてPO誤り訂正不
能のPO列番号を登録する。さらにSP75にて1EC
Cブロック分のPO誤り訂正が完了したかを判定し、完
了していない場合は、k=k+1として(SP76)、
次のPO列に対してSP70〜SP76までの処理を繰
り返す。
【0014】1ECCブロック分のPO誤り訂正終了
後、SP77に進み、PO誤り訂正不能のPO列がある
場合(SP77でYesの場合)は、SP78にて消失
フラグをフラグ記憶手段から読み込む。さらにSP79
にてPO誤り訂正不能であったPO系列のPOシンドロ
ームを再読込みし、消失フラグとPO誤り訂正不能のP
O系列のPOシンドロームとを用いて、PO消失訂正
(SP80)を実行する。次にSP81に進み、1EC
Cブロック分の消失訂正が完了していない場合は、SP
79に戻り、次のPO誤り訂正不能であったPO列に対
してSP79〜SP81を実行する。1ECCブロック
分のPO消失訂正を終了後、訂正処理を完了する。
後、SP77に進み、PO誤り訂正不能のPO列がある
場合(SP77でYesの場合)は、SP78にて消失
フラグをフラグ記憶手段から読み込む。さらにSP79
にてPO誤り訂正不能であったPO系列のPOシンドロ
ームを再読込みし、消失フラグとPO誤り訂正不能のP
O系列のPOシンドロームとを用いて、PO消失訂正
(SP80)を実行する。次にSP81に進み、1EC
Cブロック分の消失訂正が完了していない場合は、SP
79に戻り、次のPO誤り訂正不能であったPO列に対
してSP79〜SP81を実行する。1ECCブロック
分のPO消失訂正を終了後、訂正処理を完了する。
【0015】
【発明が解決しようとする課題】従来の光ディスク復号
装置において、消失フラグは訂正結果がある条件を満た
す場合に常に生成される。消失フラグ発生条件(消失フ
ラグをセット(オン)にする条件)を訂正不能のみとし
た場合、以下のような課題がある。
装置において、消失フラグは訂正結果がある条件を満た
す場合に常に生成される。消失フラグ発生条件(消失フ
ラグをセット(オン)にする条件)を訂正不能のみとし
た場合、以下のような課題がある。
【0016】消失フラグはPI誤り訂正不能時にセット
される。このため、訂正不能の符号語全てのシンボルを
訂正する必要がない場合にも、その符号語を全て誤りと
みなすことになる。具体的には、PI誤り訂正では最大
5ヵ所まで訂正可能であるから、1符号語182シンボ
ル中6シンボル以上の誤りがあればPI誤り訂正不能に
なる。このとき、残り176シンボルは、例え全て正し
い値の場合でも「空消失」(実際の誤り位置ではない部
分の消失)となる。
される。このため、訂正不能の符号語全てのシンボルを
訂正する必要がない場合にも、その符号語を全て誤りと
みなすことになる。具体的には、PI誤り訂正では最大
5ヵ所まで訂正可能であるから、1符号語182シンボ
ル中6シンボル以上の誤りがあればPI誤り訂正不能に
なる。このとき、残り176シンボルは、例え全て正し
い値の場合でも「空消失」(実際の誤り位置ではない部
分の消失)となる。
【0017】また限界訂正を行った場合は、誤訂正(実
際の正しい符号語ではなく異なる符号語に訂正してしま
うこと)の発生する可能性が高いことが知られている。
例えば、PI系列で符号語に6ヵ所に誤りがあるとき、
本来ならば消失フラグがセットされるところであるが、
訂正アルゴリズムにより5ヵ所誤りとみなされ、5ヵ所
誤り訂正を実行してしまうことがある。このような現象
では消失フラグはセットされず、異なる符号語に変換さ
れるので誤りも残る。この場合は消失フラグの「消失登
録もれ」となる。
際の正しい符号語ではなく異なる符号語に訂正してしま
うこと)の発生する可能性が高いことが知られている。
例えば、PI系列で符号語に6ヵ所に誤りがあるとき、
本来ならば消失フラグがセットされるところであるが、
訂正アルゴリズムにより5ヵ所誤りとみなされ、5ヵ所
誤り訂正を実行してしまうことがある。このような現象
では消失フラグはセットされず、異なる符号語に変換さ
れるので誤りも残る。この場合は消失フラグの「消失登
録もれ」となる。
【0018】本発明は、これら余分な消失フラグの生成
(セット)や消失登録もれの発生を抑えることを目的と
し、特にECCブロックを構成する各データセクタに誤
り検出符号が付加されたものに対して、誤り検出符号を
用いたデータセクタの誤り検出結果を消失フラグに直ち
に反映させることで、従来よりも高確度な消失フラグを
生成し、誤り訂正の精度を向上させることを目的とす
る。
(セット)や消失登録もれの発生を抑えることを目的と
し、特にECCブロックを構成する各データセクタに誤
り検出符号が付加されたものに対して、誤り検出符号を
用いたデータセクタの誤り検出結果を消失フラグに直ち
に反映させることで、従来よりも高確度な消失フラグを
生成し、誤り訂正の精度を向上させることを目的とす
る。
【0019】
【課題を解決するための手段】上記目的を達成するた
め、請求項1に係る発明は、復号対象となるデータブロ
ックが複数のデータセクタから構成され、各データセク
タに誤り検出符号を付加した構成をとる積符号に関して
の誤り訂正装置であって、前記構成をとる積符号を格納
するための記憶手段と、積符号の第1方向および第2方
向の誤り訂正を行う誤り訂正手段と、誤り訂正結果を符
号語単位で消失フラグとして生成するフラグ生成手段
と、前記第1方向のデータブロック分の誤り訂正結果を
示す全消失フラグを格納するフラグ格納手段と、前記第
1方向の誤り訂正の完了したデータセクタに対し前記誤
り検出符号を用いてデータセクタの誤り検出を行う誤り
検出手段と、前記誤り検出結果を参照して前記誤り訂正
結果を示す消失フラグを修正するフラグ修正手段とを備
え、積符号の第1方向に対して誤り訂正を行い、第1方
向の訂正完了したデータセクタに対し前記誤り検出符号
を用いた誤り検出処理を行い、得られた検出結果を用い
て第1方向の符号語の誤り訂正結果を示す消失フラグを
修正し、修正された消失フラグを用いて第2方向の誤り
訂正処理を行うことを特徴とする。
め、請求項1に係る発明は、復号対象となるデータブロ
ックが複数のデータセクタから構成され、各データセク
タに誤り検出符号を付加した構成をとる積符号に関して
の誤り訂正装置であって、前記構成をとる積符号を格納
するための記憶手段と、積符号の第1方向および第2方
向の誤り訂正を行う誤り訂正手段と、誤り訂正結果を符
号語単位で消失フラグとして生成するフラグ生成手段
と、前記第1方向のデータブロック分の誤り訂正結果を
示す全消失フラグを格納するフラグ格納手段と、前記第
1方向の誤り訂正の完了したデータセクタに対し前記誤
り検出符号を用いてデータセクタの誤り検出を行う誤り
検出手段と、前記誤り検出結果を参照して前記誤り訂正
結果を示す消失フラグを修正するフラグ修正手段とを備
え、積符号の第1方向に対して誤り訂正を行い、第1方
向の訂正完了したデータセクタに対し前記誤り検出符号
を用いた誤り検出処理を行い、得られた検出結果を用い
て第1方向の符号語の誤り訂正結果を示す消失フラグを
修正し、修正された消失フラグを用いて第2方向の誤り
訂正処理を行うことを特徴とする。
【0020】請求項2に係る発明は、請求項1に記載の
誤り訂正装置において、前記フラグ修正手段はフラグ制
御手段を備え、該フラグ制御手段は、前記誤り検出手段
にて誤りなしと判定されたデータセクタに対し、訂正不
能または符号語の訂正能力の限界まで行う限界訂正の符
号語が存在する場合、該符号語の誤り訂正結果を示す消
失フラグをリセットし、該符号語を消失登録から除外す
るよう制御し、前記誤り検出手段にて誤りありと判定さ
れたデータセクタに対し、訂正不能または限界訂正の符
号語が存在する場合、該符号語の誤り訂正結果を示す消
失フラグをセットしたまま維持し、該符号語を消失登録
するよう制御するものであることを特徴とする。
誤り訂正装置において、前記フラグ修正手段はフラグ制
御手段を備え、該フラグ制御手段は、前記誤り検出手段
にて誤りなしと判定されたデータセクタに対し、訂正不
能または符号語の訂正能力の限界まで行う限界訂正の符
号語が存在する場合、該符号語の誤り訂正結果を示す消
失フラグをリセットし、該符号語を消失登録から除外す
るよう制御し、前記誤り検出手段にて誤りありと判定さ
れたデータセクタに対し、訂正不能または限界訂正の符
号語が存在する場合、該符号語の誤り訂正結果を示す消
失フラグをセットしたまま維持し、該符号語を消失登録
するよう制御するものであることを特徴とする。
【0021】請求項3に係る発明は、復号対象となるデ
ータブロックが複数のデータセクタから構成され、各デ
ータセクタに誤り検出符号を付加した構成をとる積符号
に関しての誤り訂正装置であって、前記構成をとる積符
号を格納するための記憶手段と、積符号の第1方向およ
び第2方向の誤り訂正を行う誤り訂正手段と、誤り訂正
結果を符号語単位で消失フラグとして生成するととも
に、各符号語に対する誤り個数を生成するフラグ生成手
段と、前記第1方向のデータブロック分の誤り訂正結果
を示す全消失フラグを格納するフラグ格納手段と、前記
第1方向の各符号語に対する誤り個数を格納する誤り個
数記憶手段と、前記第1方向の誤り訂正の完了したデー
タセクタに対し前記誤り検出符号を用いてデータセクタ
の誤り検出を行う誤り検出手段と、前記誤り検出結果お
よび前記誤り個数を参照して前記誤り訂正結果を示す消
失フラグを修正するフラグ修正手段とを備え、積符号の
第1方向に対して誤り訂正を行い、第1方向の訂正完了
したデータセクタに対し前記誤り検出符号を用いた誤り
検出処理を行い、該検出結果および誤り個数を用いて第
1方向の符号語の誤り訂正結果を示す消失フラグを修正
し、修正された消失フラグを用いて第2方向の誤り訂正
処理を行うことを特徴とする。
ータブロックが複数のデータセクタから構成され、各デ
ータセクタに誤り検出符号を付加した構成をとる積符号
に関しての誤り訂正装置であって、前記構成をとる積符
号を格納するための記憶手段と、積符号の第1方向およ
び第2方向の誤り訂正を行う誤り訂正手段と、誤り訂正
結果を符号語単位で消失フラグとして生成するととも
に、各符号語に対する誤り個数を生成するフラグ生成手
段と、前記第1方向のデータブロック分の誤り訂正結果
を示す全消失フラグを格納するフラグ格納手段と、前記
第1方向の各符号語に対する誤り個数を格納する誤り個
数記憶手段と、前記第1方向の誤り訂正の完了したデー
タセクタに対し前記誤り検出符号を用いてデータセクタ
の誤り検出を行う誤り検出手段と、前記誤り検出結果お
よび前記誤り個数を参照して前記誤り訂正結果を示す消
失フラグを修正するフラグ修正手段とを備え、積符号の
第1方向に対して誤り訂正を行い、第1方向の訂正完了
したデータセクタに対し前記誤り検出符号を用いた誤り
検出処理を行い、該検出結果および誤り個数を用いて第
1方向の符号語の誤り訂正結果を示す消失フラグを修正
し、修正された消失フラグを用いて第2方向の誤り訂正
処理を行うことを特徴とする。
【0022】請求項4に係る発明は、請求項3に記載の
誤り訂正装置において、前記フラグ修正手段はフラグ制
御手段を備え、該フラグ制御手段は、前記誤り検出手段
にて誤りありと判定されたデータセクタに対し、訂正不
能または限界訂正の符号語が存在する場合は該符号語の
誤り訂正結果を示す消失フラグをセットしたまま維持
し、訂正不能および限界訂正の符号語が存在しない場合
は、該データセクタ内で所定個数以上の訂正箇所のあっ
た符号語について消失フラグをセットし、該符号語を消
失登録するよう制御するものであることを特徴とする。
誤り訂正装置において、前記フラグ修正手段はフラグ制
御手段を備え、該フラグ制御手段は、前記誤り検出手段
にて誤りありと判定されたデータセクタに対し、訂正不
能または限界訂正の符号語が存在する場合は該符号語の
誤り訂正結果を示す消失フラグをセットしたまま維持
し、訂正不能および限界訂正の符号語が存在しない場合
は、該データセクタ内で所定個数以上の訂正箇所のあっ
た符号語について消失フラグをセットし、該符号語を消
失登録するよう制御するものであることを特徴とする。
【0023】「所定個数」は、最大訂正個数でもよい
し、最大訂正個数より小さい値としてもよい。
し、最大訂正個数より小さい値としてもよい。
【0024】請求項5に係る発明は、請求項3または4
に記載の誤り訂正装置において、さらに前記フラグ修正
手段による修正処理後も、なお誤りありとして消失フラ
グがセットされている第1方向の符号語の行番号を、デ
ータブロック分記憶する行位置記憶手段を備え、前記第
2方向の誤り位置特定演算の際に、該行位置記憶手段に
格納された誤り位置を優先的に使用することを特徴とす
る。
に記載の誤り訂正装置において、さらに前記フラグ修正
手段による修正処理後も、なお誤りありとして消失フラ
グがセットされている第1方向の符号語の行番号を、デ
ータブロック分記憶する行位置記憶手段を備え、前記第
2方向の誤り位置特定演算の際に、該行位置記憶手段に
格納された誤り位置を優先的に使用することを特徴とす
る。
【0025】請求項6に係る発明は、請求項1から5の
何れか1つに記載の誤り訂正装置において、前記誤り検
出手段および前記フラグ修正手段を用いた誤り検出処理
およびフラグ修正処理を、前記誤り訂正手段による第1
方向の誤り訂正処理と並行して行うことを特徴とする。
何れか1つに記載の誤り訂正装置において、前記誤り検
出手段および前記フラグ修正手段を用いた誤り検出処理
およびフラグ修正処理を、前記誤り訂正手段による第1
方向の誤り訂正処理と並行して行うことを特徴とする。
【0026】請求項7に係る発明は、請求項1から5の
何れか1つに記載の誤り訂正装置において、前記誤り訂
正手段の訂正結果に応じて、前記フラグ修正手段による
フラグ修正処理の実行および不実行を制御することを特
徴とする。
何れか1つに記載の誤り訂正装置において、前記誤り訂
正手段の訂正結果に応じて、前記フラグ修正手段による
フラグ修正処理の実行および不実行を制御することを特
徴とする。
【0027】請求項8に係る発明は、請求項1から5の
何れか1つに記載の誤り訂正装置において、前記第2方
向の誤り訂正が完了した後も、前記フラグ格納手段から
前記フラグ修正手段により修正された消失フラグを読み
込み、前記第2方向の誤り訂正完了したデータセクタに
対して、前記誤り検出符号を用いた誤り検出処理を行
い、得られた検出結果を用いて前記第1方向の符号語の
訂正結果を示す消失フラグを再修正するように制御する
手段をさらに備えたことを特徴とする。
何れか1つに記載の誤り訂正装置において、前記第2方
向の誤り訂正が完了した後も、前記フラグ格納手段から
前記フラグ修正手段により修正された消失フラグを読み
込み、前記第2方向の誤り訂正完了したデータセクタに
対して、前記誤り検出符号を用いた誤り検出処理を行
い、得られた検出結果を用いて前記第1方向の符号語の
訂正結果を示す消失フラグを再修正するように制御する
手段をさらに備えたことを特徴とする。
【0028】請求項9に係る発明は、復号対象となるデ
ータブロックが複数のデータセクタから構成され、各デ
ータセクタに誤り検出符号を付加した構成をとる積符号
に関しての誤り訂正方法であって、前記データブロック
の第1方向に対して誤り訂正を行い、該誤り訂正結果を
符号語単位で消失フラグとして生成するステップと、第
1方向の誤り訂正が完了したデータセクタに対し、前記
誤り検出符号を用いて誤り検出を実行するステップと、
前記誤り検出結果を用いて、第1方向の誤り訂正により
生成された消失フラグを修正するステップと、修正され
た消失フラグを用いて第2方向の誤り訂正処理を行うス
テップとを備えたことを特徴とする。
ータブロックが複数のデータセクタから構成され、各デ
ータセクタに誤り検出符号を付加した構成をとる積符号
に関しての誤り訂正方法であって、前記データブロック
の第1方向に対して誤り訂正を行い、該誤り訂正結果を
符号語単位で消失フラグとして生成するステップと、第
1方向の誤り訂正が完了したデータセクタに対し、前記
誤り検出符号を用いて誤り検出を実行するステップと、
前記誤り検出結果を用いて、第1方向の誤り訂正により
生成された消失フラグを修正するステップと、修正され
た消失フラグを用いて第2方向の誤り訂正処理を行うス
テップとを備えたことを特徴とする。
【0029】請求項10に係る発明は、請求項9に記載
の誤り訂正方法において、前記消失フラグを修正するス
テップは、前記誤り検出にて誤りなしと判定されたデー
タセクタに対し、訂正不能または符号語の訂正能力の限
界まで行う限界訂正の符号語が存在する場合、該符号語
の誤り訂正結果を示す消失フラグをリセットし、該符号
語を消失登録から除外するよう制御し、前記誤り検出に
て誤りありと判定されたデータセクタに対し、訂正不能
または限界訂正の符号語が存在する場合、該符号語の誤
り訂正結果を示す消失フラグをセットしたまま維持し、
該符号語を消失登録するよう制御するものであることを
特徴とする。
の誤り訂正方法において、前記消失フラグを修正するス
テップは、前記誤り検出にて誤りなしと判定されたデー
タセクタに対し、訂正不能または符号語の訂正能力の限
界まで行う限界訂正の符号語が存在する場合、該符号語
の誤り訂正結果を示す消失フラグをリセットし、該符号
語を消失登録から除外するよう制御し、前記誤り検出に
て誤りありと判定されたデータセクタに対し、訂正不能
または限界訂正の符号語が存在する場合、該符号語の誤
り訂正結果を示す消失フラグをセットしたまま維持し、
該符号語を消失登録するよう制御するものであることを
特徴とする。
【0030】請求項11に係る発明は、復号対象となる
データブロックが複数のデータセクタから構成され、各
データセクタに誤り検出符号を付加した構成をとる積符
号に関しての誤り訂正方法であって、前記データブロッ
クの第1方向に対して誤り訂正を行い、該誤り訂正結果
を符号語単位で消失フラグとして生成するとともに、各
符号語に対する誤り個数を生成するステップと、第1方
向の誤り訂正が完了したデータセクタに対し、前記誤り
検出符号を用いて誤り検出を実行するステップと、前記
誤り検出結果で誤りありと判定されたデータセクタに対
し、訂正不能または限界訂正の符号語が存在する場合は
該符号語の誤り訂正結果を示す消失フラグをセットした
まま維持し、訂正不能および限界訂正の符号語が存在し
ない場合は、該データセクタ内で所定個数以上の訂正箇
所のあった符号語について消失フラグをセットし、該符
号語を消失登録するよう制御することにより、第1方向
の誤り訂正により生成された消失フラグを修正するステ
ップと、修正された消失フラグを用いて第2方向の誤り
訂正処理を行うステップとを備えたことを特徴とする。
データブロックが複数のデータセクタから構成され、各
データセクタに誤り検出符号を付加した構成をとる積符
号に関しての誤り訂正方法であって、前記データブロッ
クの第1方向に対して誤り訂正を行い、該誤り訂正結果
を符号語単位で消失フラグとして生成するとともに、各
符号語に対する誤り個数を生成するステップと、第1方
向の誤り訂正が完了したデータセクタに対し、前記誤り
検出符号を用いて誤り検出を実行するステップと、前記
誤り検出結果で誤りありと判定されたデータセクタに対
し、訂正不能または限界訂正の符号語が存在する場合は
該符号語の誤り訂正結果を示す消失フラグをセットした
まま維持し、訂正不能および限界訂正の符号語が存在し
ない場合は、該データセクタ内で所定個数以上の訂正箇
所のあった符号語について消失フラグをセットし、該符
号語を消失登録するよう制御することにより、第1方向
の誤り訂正により生成された消失フラグを修正するステ
ップと、修正された消失フラグを用いて第2方向の誤り
訂正処理を行うステップとを備えたことを特徴とする。
【0031】請求項12に係る発明は、請求項9から1
1の何れか1つに記載の誤り訂正方法において、前記第
1方向の誤り訂正処理を、該第1方向の誤り訂正処理が
すでに完了したデータセクタに対する前記誤り検出処理
およびフラグ修正処理と並行して行うことを特徴とす
る。
1の何れか1つに記載の誤り訂正方法において、前記第
1方向の誤り訂正処理を、該第1方向の誤り訂正処理が
すでに完了したデータセクタに対する前記誤り検出処理
およびフラグ修正処理と並行して行うことを特徴とす
る。
【0032】請求項13に係る発明は、請求項9から1
1の何れか1つに記載の誤り訂正方法において、前記第
2方向の誤り訂正が完了した後、訂正不能がある場合
に、前記第2方向の誤り訂正完了したデータセクタに対
して、前記誤り検出符号を用いた誤り検出処理を行い、
得られた検出結果を用いて前記第1方向の符号語の訂正
結果を示す消失フラグを再修正することを特徴とする。
1の何れか1つに記載の誤り訂正方法において、前記第
2方向の誤り訂正が完了した後、訂正不能がある場合
に、前記第2方向の誤り訂正完了したデータセクタに対
して、前記誤り検出符号を用いた誤り検出処理を行い、
得られた検出結果を用いて前記第1方向の符号語の訂正
結果を示す消失フラグを再修正することを特徴とする。
【0033】請求項14に係る発明は、DVDシステ
ム、CD−ROMシステム、MOシステム、または磁気
ディスクシステムであって、誤り訂正装置の復号対象と
なるデータブロックが記録された光ディスク、光磁気デ
ィスク、または磁気ディスクと、該光ディスク、光磁気
ディスク、または磁気ディスクから波形を抽出する抽出
手段と、抽出された波形を均等化する波形均等化手段
と、均等化された波形をディジタルデータに変換する2
値化手段と、前記光ディスクを回転する駆動手段と、該
駆動手段を制御するサーボ制御手段と、請求項1から8
の何れか1つに記載の誤り訂正装置を含み、前記2値化
手段から出力されるディジタルデータの誤り訂正を行な
う信号処理手段と、前記サーボ制御手段および前記信号
処理手段を制御するシステム制御手段と、前記信号処理
手段により訂正処理されたデータブロックから所望のデ
ータを抽出して出力する出力手段とを備えたことを特徴
とする。
ム、CD−ROMシステム、MOシステム、または磁気
ディスクシステムであって、誤り訂正装置の復号対象と
なるデータブロックが記録された光ディスク、光磁気デ
ィスク、または磁気ディスクと、該光ディスク、光磁気
ディスク、または磁気ディスクから波形を抽出する抽出
手段と、抽出された波形を均等化する波形均等化手段
と、均等化された波形をディジタルデータに変換する2
値化手段と、前記光ディスクを回転する駆動手段と、該
駆動手段を制御するサーボ制御手段と、請求項1から8
の何れか1つに記載の誤り訂正装置を含み、前記2値化
手段から出力されるディジタルデータの誤り訂正を行な
う信号処理手段と、前記サーボ制御手段および前記信号
処理手段を制御するシステム制御手段と、前記信号処理
手段により訂正処理されたデータブロックから所望のデ
ータを抽出して出力する出力手段とを備えたことを特徴
とする。
【0034】請求項15に係る発明は、請求項14に記
載のDVDシステム、CD−ROMシステム、MOシス
テム、または磁気ディスクシステムにおいて、さらに、
前記出力手段から出力されたデータを画像または音声に
変換する変換手段に出力するためのインターフェース手
段と、前記インターフェース手段から出力されたデータ
を画像または音声に変換する変換手段とを備えたことを
特徴とする。
載のDVDシステム、CD−ROMシステム、MOシス
テム、または磁気ディスクシステムにおいて、さらに、
前記出力手段から出力されたデータを画像または音声に
変換する変換手段に出力するためのインターフェース手
段と、前記インターフェース手段から出力されたデータ
を画像または音声に変換する変換手段とを備えたことを
特徴とする。
【0035】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。
の形態を説明する。
【0036】まず本発明の第1の実施の形態について図
1〜図7を用いて説明する。図1は装置構成の全体図、
図2はECCブロックの訂正処理としてPI誤り訂正→
PO誤り訂正→PO消失訂正を行う場合のフローチャー
ト、図3は訂正演算を実行するECC回路A(83A)
の内部構成、図4はPI誤り訂正後のデータセクタのユ
ーザデータ106部分をデスクランブルし、デスクラン
ブル後のデータセクタに対してEDCによる誤り検出を
行うEDC検出回路87の内部構成を示す。また、図5
はEDC検出結果を用いて消失フラグの修正処理を行う
フラグ修正回路A(86A)の内部構成を示し、図6は
フラグ修正回路Aの消失フラグ修正処理フローチャート
であり、図7は本実施の形態におけるフラグ修正例を示
す。
1〜図7を用いて説明する。図1は装置構成の全体図、
図2はECCブロックの訂正処理としてPI誤り訂正→
PO誤り訂正→PO消失訂正を行う場合のフローチャー
ト、図3は訂正演算を実行するECC回路A(83A)
の内部構成、図4はPI誤り訂正後のデータセクタのユ
ーザデータ106部分をデスクランブルし、デスクラン
ブル後のデータセクタに対してEDCによる誤り検出を
行うEDC検出回路87の内部構成を示す。また、図5
はEDC検出結果を用いて消失フラグの修正処理を行う
フラグ修正回路A(86A)の内部構成を示し、図6は
フラグ修正回路Aの消失フラグ修正処理フローチャート
であり、図7は本実施の形態におけるフラグ修正例を示
す。
【0037】まず、本装置の全体動作について図1およ
び図2を参照して説明し、次に信号処理装置8Aの各回
路の中で本実施の形態において特に重要である、ECC
回路A(83A)、EDC検出回路87、およびフラグ
修正回路A(86A)についてそれぞれの内部動作を説
明する。
び図2を参照して説明し、次に信号処理装置8Aの各回
路の中で本実施の形態において特に重要である、ECC
回路A(83A)、EDC検出回路87、およびフラグ
修正回路A(86A)についてそれぞれの内部動作を説
明する。
【0038】まず、装置全体の動作を図1、図2を用い
て説明する。
て説明する。
【0039】図1の装置において、ECC回路A(83
A)、EDC検出回路87、およびフラグ修正回路A
(86A)以外の回路について説明する。ECC回路A
(83A)、EDC検出回路87、およびフラグ修正回
路A(86A)は、本実施の形態の特徴となる回路であ
るので、後に詳しく説明する。
A)、EDC検出回路87、およびフラグ修正回路A
(86A)以外の回路について説明する。ECC回路A
(83A)、EDC検出回路87、およびフラグ修正回
路A(86A)は、本実施の形態の特徴となる回路であ
るので、後に詳しく説明する。
【0040】1は光ディスク、2は光ディスク1から波
形を摘出するピックアップ、3は適出された波形を均等
化する波形等化回路、4は波形をディジタルデータに変
換する2値化回路、5はモータ、6はモータ制御のため
のサーボ回路、7は制御用マイコン、8Aは信号処理装
置Aである。信号処理装置8Aの構成は次のようにな
る。
形を摘出するピックアップ、3は適出された波形を均等
化する波形等化回路、4は波形をディジタルデータに変
換する2値化回路、5はモータ、6はモータ制御のため
のサーボ回路、7は制御用マイコン、8Aは信号処理装
置Aである。信号処理装置8Aの構成は次のようにな
る。
【0041】80は訂正処理アルゴリズムを制御するE
CCシステムコントローラ、81はディジタルデータを
復調する復調回路、82は消失フラグを格納するフラグ
バッファ、84はECCブロックおよびPI系列とPO
系列のシンドロームを格納するRAM85とデータ入出
力部とのアクセスを制御するEMIF(ECC MemoryInt
erFace)、88はデータ出力時のデスクランブルおよび
EDC回路である。
CCシステムコントローラ、81はディジタルデータを
復調する復調回路、82は消失フラグを格納するフラグ
バッファ、84はECCブロックおよびPI系列とPO
系列のシンドロームを格納するRAM85とデータ入出
力部とのアクセスを制御するEMIF(ECC MemoryInt
erFace)、88はデータ出力時のデスクランブルおよび
EDC回路である。
【0042】さらに、9は信号処理装置A(8A)にて
訂正処理が完了したECCブロックをデコーダに出力す
るためのホストインターフェース、10は画像処理を行
うビデオデコーダ、11は音声処理を行うオーディオデ
コーダ、12は映像の出力端子、13は音声の出力端子
である。
訂正処理が完了したECCブロックをデコーダに出力す
るためのホストインターフェース、10は画像処理を行
うビデオデコーダ、11は音声処理を行うオーディオデ
コーダ、12は映像の出力端子、13は音声の出力端子
である。
【0043】光ディスク1からピックアップ2により抽
出された波形は、波形等化回路3および2値化回路4に
てディジタルデータに変換され、復調回路81による復
調後、EMIF84の制御によりRAM85に格納され
る。また、格納と同時にEMIF84は該ディジタルデ
ータからPI誤り訂正のためのPIシンドロームを算出
し、算出したPIシンドロームについてもディジタルデ
ータと同様にRAM85に格納する。ディジタルデータ
が格納された後、EMIF85は、格納完了信号をEC
Cシステムコントローラ80に出力し、ECCシステム
コントローラ80は、ECC回路A(83A)にPI誤
り訂正開始信号を出力する。
出された波形は、波形等化回路3および2値化回路4に
てディジタルデータに変換され、復調回路81による復
調後、EMIF84の制御によりRAM85に格納され
る。また、格納と同時にEMIF84は該ディジタルデ
ータからPI誤り訂正のためのPIシンドロームを算出
し、算出したPIシンドロームについてもディジタルデ
ータと同様にRAM85に格納する。ディジタルデータ
が格納された後、EMIF85は、格納完了信号をEC
Cシステムコントローラ80に出力し、ECCシステム
コントローラ80は、ECC回路A(83A)にPI誤
り訂正開始信号を出力する。
【0044】ECC回路A(83A)は、PI誤り訂正
開始信号を受信後、図2に示す手順で訂正処理を行う。
まずi=0とした後(図2のSP1)、EMIF84経
由でRAM85からPIシンドロームを読み込み(SP
2)、PI誤り訂正を行う(SP3)。
開始信号を受信後、図2に示す手順で訂正処理を行う。
まずi=0とした後(図2のSP1)、EMIF84経
由でRAM85からPIシンドロームを読み込み(SP
2)、PI誤り訂正を行う(SP3)。
【0045】ここでECC回路A(83A)は、PI誤
り訂正時に消失フラグの生成条件を判定し(SP4)、
条件をみたすPI行の消失フラグFERS[i]を
“1”とし(SP5)、条件をみたさないPI行の消失
フラグFERS[i]を“0”とする(SP6)。本実
施の形態における消失フラグ生成条件は「PI誤り訂正
において、訂正不能または限界訂正(5ヵ所訂正)の場
合」と設定する。消失フラグの生成条件は、マイコン7
によりあらかじめ設定可能である。
り訂正時に消失フラグの生成条件を判定し(SP4)、
条件をみたすPI行の消失フラグFERS[i]を
“1”とし(SP5)、条件をみたさないPI行の消失
フラグFERS[i]を“0”とする(SP6)。本実
施の形態における消失フラグ生成条件は「PI誤り訂正
において、訂正不能または限界訂正(5ヵ所訂正)の場
合」と設定する。消失フラグの生成条件は、マイコン7
によりあらかじめ設定可能である。
【0046】ECC回路A(83A)は、生成した消失
フラグFERS[i]を、フラグ修正回路A(86A)
に出力した後、PI行番号iの値がi=192〜207
の範囲であったか否か、すなわちECCブロックのPO
パリティ部分であったか否かを判定する(SP7)。P
Oパリティ部分でなければ、1データセクタ分完了かを
判定し(SP8)、完了した場合は、データセクタ訂正
完了信号をECCシステムコントローラ80に対し出力
する。ECCシステムコントローラ80は、データセク
タ訂正完了信号を受信後、EDC検出回路87およびフ
ラグ修正回路A(86A)に対し、フラグ修正処理開始
信号を出力し、消失フラグ修正処理を開始する(SP
9)。
フラグFERS[i]を、フラグ修正回路A(86A)
に出力した後、PI行番号iの値がi=192〜207
の範囲であったか否か、すなわちECCブロックのPO
パリティ部分であったか否かを判定する(SP7)。P
Oパリティ部分でなければ、1データセクタ分完了かを
判定し(SP8)、完了した場合は、データセクタ訂正
完了信号をECCシステムコントローラ80に対し出力
する。ECCシステムコントローラ80は、データセク
タ訂正完了信号を受信後、EDC検出回路87およびフ
ラグ修正回路A(86A)に対し、フラグ修正処理開始
信号を出力し、消失フラグ修正処理を開始する(SP
9)。
【0047】EDC検出回路87は、ECCシステムコ
ントローラ80からのフラグ修正処理開始信号を受信
後、PI誤り訂正完了したデータセクタを読み出し、デ
ータセクタのユーザデータ106部分に対するデスクラ
ンブル処理とEDCによる誤り検出処理を行い、検出結
果をフラグ修正回路A(86A)に出力する。マイコン
7は、1ECCブロック分(16データセクタ)のED
C検出結果を全て把握する。
ントローラ80からのフラグ修正処理開始信号を受信
後、PI誤り訂正完了したデータセクタを読み出し、デ
ータセクタのユーザデータ106部分に対するデスクラ
ンブル処理とEDCによる誤り検出処理を行い、検出結
果をフラグ修正回路A(86A)に出力する。マイコン
7は、1ECCブロック分(16データセクタ)のED
C検出結果を全て把握する。
【0048】また、フラグ修正回路A(86A)は、フ
ラグ修正処理開始信号を受信後、EDC検出回路87の
誤り検出結果を用いて、消失フラグFERS[i]の修
正処理を行い(SP9)、修正した消失フラグFERS
[i]をフラグバッファ82に出力する(SP10)。
ラグ修正処理開始信号を受信後、EDC検出回路87の
誤り検出結果を用いて、消失フラグFERS[i]の修
正処理を行い(SP9)、修正した消失フラグFERS
[i]をフラグバッファ82に出力する(SP10)。
【0049】PI誤り訂正が完了していない場合は(S
P11のNo)、ECC回路A(83A)は、i=i+
1として(SP12)SP2に戻り次のPI行の誤り訂
正を行う。
P11のNo)、ECC回路A(83A)は、i=i+
1として(SP12)SP2に戻り次のPI行の誤り訂
正を行う。
【0050】なお、フラグ修正回路A(86A)および
EDC検出回路87による誤り検出処理および消失フラ
グ修正処理は、ECC回路A(83A)のPI誤り訂正
処理と並行して、PI誤り訂正の完了したデータセクタ
に対し逐次的に行うことができる。
EDC検出回路87による誤り検出処理および消失フラ
グ修正処理は、ECC回路A(83A)のPI誤り訂正
処理と並行して、PI誤り訂正の完了したデータセクタ
に対し逐次的に行うことができる。
【0051】PI誤り訂正が1ECCブロック分完了し
た場合(SP11のYes)、ECC回路A(83A)
は、PI誤り訂正完了信号をECCシステムコントロー
ラ80に出力する。
た場合(SP11のYes)、ECC回路A(83A)
は、PI誤り訂正完了信号をECCシステムコントロー
ラ80に出力する。
【0052】なお、図2のフローチャートではSP11
でi=207を終了条件としているが、PI系列のi=
192〜207はPOパリティ部分であるから、POパ
リティ部分の訂正を行わずにi=191を終了条件とし
てもよい。特にこの場合、PI系列の訂正処理のみ行う
訂正アルゴリズムに対し訂正処理時間を削減できる。
でi=207を終了条件としているが、PI系列のi=
192〜207はPOパリティ部分であるから、POパ
リティ部分の訂正を行わずにi=191を終了条件とし
てもよい。特にこの場合、PI系列の訂正処理のみ行う
訂正アルゴリズムに対し訂正処理時間を削減できる。
【0053】ECCシステムコントローラ80は、マイ
コン7により指定された訂正モードを実行する。訂正モ
ードは、PO誤り訂正のみ、PO消失訂正のみ、または
PO誤り訂正後にPO消失訂正実行など、ユーザによる
任意の選択が可能であり、さらにマイコン7により1E
CCブロックの全データセクタに誤りなしと判定された
場合にはPO系列の訂正処理を省略する、などの選択も
可能である。また、マイコン7は1ECCブロック分の
16データセクタすべてのEDC誤り検出結果を把握可
能な装置構成としたので、PI誤り訂正後に、16デー
タセクタすべてに誤りなしと判定した場合、このECC
ブロックのPO系列訂正を行わずに出力することも可能
であり、これにより訂正処理時間を短縮できる。
コン7により指定された訂正モードを実行する。訂正モ
ードは、PO誤り訂正のみ、PO消失訂正のみ、または
PO誤り訂正後にPO消失訂正実行など、ユーザによる
任意の選択が可能であり、さらにマイコン7により1E
CCブロックの全データセクタに誤りなしと判定された
場合にはPO系列の訂正処理を省略する、などの選択も
可能である。また、マイコン7は1ECCブロック分の
16データセクタすべてのEDC誤り検出結果を把握可
能な装置構成としたので、PI誤り訂正後に、16デー
タセクタすべてに誤りなしと判定した場合、このECC
ブロックのPO系列訂正を行わずに出力することも可能
であり、これにより訂正処理時間を短縮できる。
【0054】PO誤り訂正開始するため、ECCシステ
ムコントローラ80は、ECC回路A(83A)および
EMIF84にPO誤り訂正開始信号を出力する。EM
IF84は、POシンドロームを生成してECC回路A
(83A)に転送する一方、該POシンドロームをRA
M85に格納する。
ムコントローラ80は、ECC回路A(83A)および
EMIF84にPO誤り訂正開始信号を出力する。EM
IF84は、POシンドロームを生成してECC回路A
(83A)に転送する一方、該POシンドロームをRA
M85に格納する。
【0055】ECC回路A(83A)は、PO誤り訂正
開始信号を受信後、k=0とした後(SP13)、EM
IF84経由でRAM85からPOシンドロームを読み
込み(SP14)、PO誤り訂正を行う(SP15)。
PO誤り訂正時、消失フラグの生成はない。また、EC
C回路A(83A)は、PO誤り訂正不能の場合(SP
16のYes)、このPO列kの位置をECCシステム
コントローラ80に転送する。ECCシステムコントロ
ーラ80は、PO誤り訂正にて訂正不能となったPO列
の番号を記憶する(SP17)。
開始信号を受信後、k=0とした後(SP13)、EM
IF84経由でRAM85からPOシンドロームを読み
込み(SP14)、PO誤り訂正を行う(SP15)。
PO誤り訂正時、消失フラグの生成はない。また、EC
C回路A(83A)は、PO誤り訂正不能の場合(SP
16のYes)、このPO列kの位置をECCシステム
コントローラ80に転送する。ECCシステムコントロ
ーラ80は、PO誤り訂正にて訂正不能となったPO列
の番号を記憶する(SP17)。
【0056】1ECCブロック分のPO誤り訂正が完了
していない場合(SP18のNo)、ECC回路A(8
3A)は、k=k+1として(SP19)、SP14に
戻り次のPO列に対してPO誤り訂正を行う。
していない場合(SP18のNo)、ECC回路A(8
3A)は、k=k+1として(SP19)、SP14に
戻り次のPO列に対してPO誤り訂正を行う。
【0057】PO誤り訂正が、1ECCブロック分完了
し(SP18のYes)、かつPO誤り訂正不能のPO
列がある場合(SP20のYes)、ECCシステムコ
ントローラ80は、ECC回路A(83A)およびEM
IF84に消失訂正開始信号を出力する。
し(SP18のYes)、かつPO誤り訂正不能のPO
列がある場合(SP20のYes)、ECCシステムコ
ントローラ80は、ECC回路A(83A)およびEM
IF84に消失訂正開始信号を出力する。
【0058】なお、図2のフローチャートではSP18
でk=181を終了条件としているが、PO系列のk=
172〜181はPIパリティ部分であるから、この範
囲の訂正を行わずにk=171を終了条件とすれば、P
O系列の訂正処理時間の削減ができる。
でk=181を終了条件としているが、PO系列のk=
172〜181はPIパリティ部分であるから、この範
囲の訂正を行わずにk=171を終了条件とすれば、P
O系列の訂正処理時間の削減ができる。
【0059】EMIF84は、消失訂正開始信号を受信
後、PO誤り訂正不能であったPO列のPOシンドロー
ムを読み出してECC回路A(83A)に転送する(S
P22)。ECC回路A(83A)は、フラグバッファ
82から修正された消失フラグFERS[i]を読み込
み(SP21)PO消失訂正を実行する(SP23)。
後、PO誤り訂正不能であったPO列のPOシンドロー
ムを読み出してECC回路A(83A)に転送する(S
P22)。ECC回路A(83A)は、フラグバッファ
82から修正された消失フラグFERS[i]を読み込
み(SP21)PO消失訂正を実行する(SP23)。
【0060】PO消失訂正が1ECCブロック分終了し
た後(SP24のYes)、ECC回路A(83A)
は、ECCシステムコントローラ80に消失訂正完了信
号を出力する。ECCシステムコントローラ80は、消
失訂正完了信号を受信後、訂正完了したECCブロック
を出力可能であると認識する。さらにECCシステムコ
ントローラ80は、マイコン7からの当該ECCブロッ
クの出力要求を受信したとき、EMIF84にデータ出
力を要求する。EMIF84は、データ出力要求を受信
後、訂正処理の完了したECCブロックから、所望のデ
ィジタルデータをRAM85から抽出し、EDC&デス
クランブル回路88に出力する。
た後(SP24のYes)、ECC回路A(83A)
は、ECCシステムコントローラ80に消失訂正完了信
号を出力する。ECCシステムコントローラ80は、消
失訂正完了信号を受信後、訂正完了したECCブロック
を出力可能であると認識する。さらにECCシステムコ
ントローラ80は、マイコン7からの当該ECCブロッ
クの出力要求を受信したとき、EMIF84にデータ出
力を要求する。EMIF84は、データ出力要求を受信
後、訂正処理の完了したECCブロックから、所望のデ
ィジタルデータをRAM85から抽出し、EDC&デス
クランブル回路88に出力する。
【0061】EDC&デスクランブル回路88によりデ
スクランブルされ、EDC検出されたディジタルデータ
は、ホストインターフェース9からビデオデコーダ1
0、オーディオデコーダ11に出力され、デコード処理
の後、端子12、13から出力される。
スクランブルされ、EDC検出されたディジタルデータ
は、ホストインターフェース9からビデオデコーダ1
0、オーディオデコーダ11に出力され、デコード処理
の後、端子12、13から出力される。
【0062】以上が第1の実施の形態の全体動作であ
る。以上のように第1の実施の形態では、PI誤り訂正
が1データセクタ分完了した時点で、逐次PI誤り訂正
後のデータセクタに対しEDCを用いた誤り検出処理を
実行するという装置構成としたので、消失フラグ修正処
理時間のオーバーヘッドはなく、1ECCブロックの訂
正処理時間は従来例と同様である。
る。以上のように第1の実施の形態では、PI誤り訂正
が1データセクタ分完了した時点で、逐次PI誤り訂正
後のデータセクタに対しEDCを用いた誤り検出処理を
実行するという装置構成としたので、消失フラグ修正処
理時間のオーバーヘッドはなく、1ECCブロックの訂
正処理時間は従来例と同様である。
【0063】続いて図1の信号処理装置8Aの各回路の
中で、第1の実施の形態において特に重要であるECC
回路A(83A)、EDC検出回路87、およびフラグ
修正回路A(86A)についてそれぞれの動作を詳しく
説明する。
中で、第1の実施の形態において特に重要であるECC
回路A(83A)、EDC検出回路87、およびフラグ
修正回路A(86A)についてそれぞれの動作を詳しく
説明する。
【0064】図3は、ECC回路A(83A)の内部構
成を示す。ECC回路A(83A)は、ECC制御部8
301、シンドローム修正部8302、Key方程式算
出部8303、チェンサーチ演算部8304、訂正個数
判定部8305、バスセレクタ8306、エラー値算出
部8307、訂正データ出力部8308から構成され
る。ECC回路A(83A)の各部の実際の動作をPI
系列、PO系列の訂正処理に沿って説明する。
成を示す。ECC回路A(83A)は、ECC制御部8
301、シンドローム修正部8302、Key方程式算
出部8303、チェンサーチ演算部8304、訂正個数
判定部8305、バスセレクタ8306、エラー値算出
部8307、訂正データ出力部8308から構成され
る。ECC回路A(83A)の各部の実際の動作をPI
系列、PO系列の訂正処理に沿って説明する。
【0065】PI誤り訂正時、ECC回路A(83A)
では、図1のECCシステムコントローラ80からのP
I誤り訂正開始信号をECC制御部8301で受信し、
バスセレクタ8306により経路8323を選択する。
ECC制御部8301は、現在ECCブロック内の誤り
訂正が行われているPI行およびPO列の位置を把握す
る。
では、図1のECCシステムコントローラ80からのP
I誤り訂正開始信号をECC制御部8301で受信し、
バスセレクタ8306により経路8323を選択する。
ECC制御部8301は、現在ECCブロック内の誤り
訂正が行われているPI行およびPO列の位置を把握す
る。
【0066】EMIF84から転送されるPIシンドロ
ームS(x)は、経路8323からKey方程式演算部
8303に転送される。Key方程式算出部8303
は、シンドロームS(x)から誤り位置多項式σ(x)
(誤りの位置を求める多項式)と誤り評価多項式ω
(x)(誤りの値を求める多項式)を算出する。シンド
ロームS(x)からσ(x)およびω(x)を算出する
方法は「符号理論」(今井秀樹著、電子情報通信学会)
などに記載されている。
ームS(x)は、経路8323からKey方程式演算部
8303に転送される。Key方程式算出部8303
は、シンドロームS(x)から誤り位置多項式σ(x)
(誤りの位置を求める多項式)と誤り評価多項式ω
(x)(誤りの値を求める多項式)を算出する。シンド
ロームS(x)からσ(x)およびω(x)を算出する
方法は「符号理論」(今井秀樹著、電子情報通信学会)
などに記載されている。
【0067】Key方程式算出部8303は誤り位置多
項式σ(x)をチェンサーチ演算部8304に転送し、
チェンサーチ演算部8304は方程式σ(x)=0の解
を求める。この方程式σ(x)=0の解が誤りの位置に
なる。チェンサーチ演算部8304は、演算結果を訂正
状態信号と訂正個数により訂正個数判定部A(8305
A)に以下の条件で出力する。
項式σ(x)をチェンサーチ演算部8304に転送し、
チェンサーチ演算部8304は方程式σ(x)=0の解
を求める。この方程式σ(x)=0の解が誤りの位置に
なる。チェンサーチ演算部8304は、演算結果を訂正
状態信号と訂正個数により訂正個数判定部A(8305
A)に以下の条件で出力する。
【0068】方程式σ(x)=0の解の個数N
ER[i](i=0〜207:PI行番号)がσ(x)
の次数degσ(x)に等しくない場合(すなわちNER
[i]≠degσ(x)の場合)訂正状態信号を“1”、
すなわち訂正個数を不定として経路8326より出力
し、訂正可能であった場合(すなわちNER[i]=de
gσ(x)の場合)訂正状態信号は“0”とし訂正個数
とともに訂正個数判定部8305Aに出力する。
ER[i](i=0〜207:PI行番号)がσ(x)
の次数degσ(x)に等しくない場合(すなわちNER
[i]≠degσ(x)の場合)訂正状態信号を“1”、
すなわち訂正個数を不定として経路8326より出力
し、訂正可能であった場合(すなわちNER[i]=de
gσ(x)の場合)訂正状態信号は“0”とし訂正個数
とともに訂正個数判定部8305Aに出力する。
【0069】訂正個数判定部8305Aでは、訂正状態
信号が“1”である場合、訂正不能であったと判定し、
消失フラグをFERS[i]=“1”として経路802
からフラグ修正回路A(86A)に出力すると同時に、
エラー値算出部8307に対し、演算中止信号を出力
し、訂正不能時の誤り位置と誤り値の算出結果(この2
つの結果をまとめて訂正データとする)の出力を防ぐ。
信号が“1”である場合、訂正不能であったと判定し、
消失フラグをFERS[i]=“1”として経路802
からフラグ修正回路A(86A)に出力すると同時に、
エラー値算出部8307に対し、演算中止信号を出力
し、訂正不能時の誤り位置と誤り値の算出結果(この2
つの結果をまとめて訂正データとする)の出力を防ぐ。
【0070】一方、訂正状態信号が“0”である場合、
訂正個数判定部8305Aは、ECC制御部8301に
ECCシステムコントローラ80から指示された誤り訂
正個数に応じて消失フラグFERS[i]の値を“1”
にセットする。例えば、限界訂正の場合も消失フラグを
“1”とする場合、訂正個数判定部8305Aは、誤り
訂正個数を調べ、訂正個数“5”の場合に消失フラグF
ERS[i]に“1”を立て、図1のフラグ修正回路A
(86A)に出力する。
訂正個数判定部8305Aは、ECC制御部8301に
ECCシステムコントローラ80から指示された誤り訂
正個数に応じて消失フラグFERS[i]の値を“1”
にセットする。例えば、限界訂正の場合も消失フラグを
“1”とする場合、訂正個数判定部8305Aは、誤り
訂正個数を調べ、訂正個数“5”の場合に消失フラグF
ERS[i]に“1”を立て、図1のフラグ修正回路A
(86A)に出力する。
【0071】PI行i番目の消失フラグ生成が完了した
後、ECC制御部8301は、PI行番号iがPOパリ
ティ部分(i=192〜207)であったかを判定す
る。PI行番号iが16データセクタ以内、すなわち
(i=0〜191)の場合、PI誤り訂正が1データセ
クタ分完了した時点で(SP8のYesの場合)、EC
C制御部8301はデータセクタ訂正完了信号を図1の
ECCシステムコントローラ80に出力する。
後、ECC制御部8301は、PI行番号iがPOパリ
ティ部分(i=192〜207)であったかを判定す
る。PI行番号iが16データセクタ以内、すなわち
(i=0〜191)の場合、PI誤り訂正が1データセ
クタ分完了した時点で(SP8のYesの場合)、EC
C制御部8301はデータセクタ訂正完了信号を図1の
ECCシステムコントローラ80に出力する。
【0072】ECCシステムコントローラ80は、デー
タセクタ訂正完了信号を受信後、前述の全体動作説明で
述べた消失フラグの修正処理を開始する。
タセクタ訂正完了信号を受信後、前述の全体動作説明で
述べた消失フラグの修正処理を開始する。
【0073】また、図3のKey方程式算出部8303
は、誤り評価多項式ω(x)をエラー値算出部8307
に転送する。訂正可能の場合にはチェンサーチ演算部8
304により求められた誤り位置を用いて誤り値が求め
られる。誤り値が全て求められた後、エラー値算出部8
307は、誤り位置と誤り値を訂正データ出力部830
8に出力する。
は、誤り評価多項式ω(x)をエラー値算出部8307
に転送する。訂正可能の場合にはチェンサーチ演算部8
304により求められた誤り位置を用いて誤り値が求め
られる。誤り値が全て求められた後、エラー値算出部8
307は、誤り位置と誤り値を訂正データ出力部830
8に出力する。
【0074】訂正データ出力部8308は、エラー値算
出部8307から出力された誤り位置と誤り値を受け取
り、EMIF84に出力する。なお、訂正データ出力部
8308は、EMIF84からのメモリアクセス許可を
待つために複数符号語分の訂正データを格納できる。
出部8307から出力された誤り位置と誤り値を受け取
り、EMIF84に出力する。なお、訂正データ出力部
8308は、EMIF84からのメモリアクセス許可を
待つために複数符号語分の訂正データを格納できる。
【0075】ECC制御部8301は、PI行番号iか
ら、1ECCブロック分のPI誤り訂正が完了したかを
判定し、完了していないときはPI行番号iをi=i+
1(増加手段は図示していない)として次のPI行の誤
り訂正を行う。一方、PI誤り訂正が1ECCブロック
分完了した場合、ECC制御部8301は、PI誤り訂
正完了信号を前述の図1のECCシステムコントローラ
80に出力する。ECCシステムコントローラ80は、
PI誤り訂正完了信号を受信後、前述の全体動作説明で
述べたPO系列の訂正処理を開始する。
ら、1ECCブロック分のPI誤り訂正が完了したかを
判定し、完了していないときはPI行番号iをi=i+
1(増加手段は図示していない)として次のPI行の誤
り訂正を行う。一方、PI誤り訂正が1ECCブロック
分完了した場合、ECC制御部8301は、PI誤り訂
正完了信号を前述の図1のECCシステムコントローラ
80に出力する。ECCシステムコントローラ80は、
PI誤り訂正完了信号を受信後、前述の全体動作説明で
述べたPO系列の訂正処理を開始する。
【0076】PO誤り訂正時、ECC回路A(83A)
は、ECCシステムコントローラ80からのPO誤り訂
正開始信号をECC制御部8301で受信後、PO列番
号k=0として、EMIF84から経路8323にてP
OシンドロームをKey方程式演算部8303に読み込
み、PI誤り訂正と同様にPO誤り訂正を行う。
は、ECCシステムコントローラ80からのPO誤り訂
正開始信号をECC制御部8301で受信後、PO列番
号k=0として、EMIF84から経路8323にてP
OシンドロームをKey方程式演算部8303に読み込
み、PI誤り訂正と同様にPO誤り訂正を行う。
【0077】PO誤り訂正の場合について、訂正個数判
定部8305AおよびECC制御部8301以外の各演
算部の動作はPI誤り訂正と同様であり、以下ではPI
誤り訂正と異なる部分について説明する。PO誤り訂正
不能の場合、訂正個数判定部8305Aは、現在のPO
列が訂正不能であったことをPO誤り訂正不能信号とし
てECC制御部8301に出力する。PO誤り訂正時に
は消失フラグの生成はない。
定部8305AおよびECC制御部8301以外の各演
算部の動作はPI誤り訂正と同様であり、以下ではPI
誤り訂正と異なる部分について説明する。PO誤り訂正
不能の場合、訂正個数判定部8305Aは、現在のPO
列が訂正不能であったことをPO誤り訂正不能信号とし
てECC制御部8301に出力する。PO誤り訂正時に
は消失フラグの生成はない。
【0078】ECC制御部8301は、PO誤り訂正不
能信号を受信した場合、訂正不能であったPO列の位置
を図1のECCシステムコントローラ80に転送する。
ECCシステムコントローラ80は、PO誤り訂正にて
訂正不能となったPO列を記憶する。
能信号を受信した場合、訂正不能であったPO列の位置
を図1のECCシステムコントローラ80に転送する。
ECCシステムコントローラ80は、PO誤り訂正にて
訂正不能となったPO列を記憶する。
【0079】1ECCブロック分のPO誤り訂正が完了
していない場合、ECC制御部8301は、k=k+1
として、次のPO列のPO誤り訂正を行う。PO誤り訂
正が1ECCブロック分完了し、かつPO誤り訂正不能
のPO列がある場合、ECCシステムコントローラ80
は、ECC回路A(83A)およびEMIF84に消失
訂正開始信号を出力する。
していない場合、ECC制御部8301は、k=k+1
として、次のPO列のPO誤り訂正を行う。PO誤り訂
正が1ECCブロック分完了し、かつPO誤り訂正不能
のPO列がある場合、ECCシステムコントローラ80
は、ECC回路A(83A)およびEMIF84に消失
訂正開始信号を出力する。
【0080】EMIF84は、前述の全体動作説明と同
様に、消失訂正開始信号を受信後、PO誤り訂正不能で
あったPO列のPOシンドロームを読み出しECC回路
A(83A)に転送する。
様に、消失訂正開始信号を受信後、PO誤り訂正不能で
あったPO列のPOシンドロームを読み出しECC回路
A(83A)に転送する。
【0081】PO消失訂正時、ECC回路A(83A)
は、ECCシステムコントローラからの消失訂正開始信
号をECC制御部8301で受信し、バスセレクタ83
06により経路8322を選択する。また、フラグバッ
ファ82から消失フラグを読み込みシンドローム修正部
8302に転送する。
は、ECCシステムコントローラからの消失訂正開始信
号をECC制御部8301で受信し、バスセレクタ83
06により経路8322を選択する。また、フラグバッ
ファ82から消失フラグを読み込みシンドローム修正部
8302に転送する。
【0082】シンドローム修正部8302では、消失位
置多項式λ(x)が求められ、EMIF84から転送され
てきたシンドロームの修正処理が行われる。修正された
シンドローム(モディファイシンドローム)は、Key
方程式算出部8303に転送され、PO誤り訂正と同様
に訂正処理が行われる。PO消失訂正が1ECCブロッ
ク分終了した後、ECC回路A(83A)は、図1のE
CCシステムコントローラ80に消失訂正完了信号を出
力する。
置多項式λ(x)が求められ、EMIF84から転送され
てきたシンドロームの修正処理が行われる。修正された
シンドローム(モディファイシンドローム)は、Key
方程式算出部8303に転送され、PO誤り訂正と同様
に訂正処理が行われる。PO消失訂正が1ECCブロッ
ク分終了した後、ECC回路A(83A)は、図1のE
CCシステムコントローラ80に消失訂正完了信号を出
力する。
【0083】ECCシステムコントローラ80は、消失
訂正完了信号を受信後、訂正完了したECCブロックを
出力可能であると認識する。
訂正完了信号を受信後、訂正完了したECCブロックを
出力可能であると認識する。
【0084】以上が第1の実施の形態におけるECC回
路A(83A)の動作である。続いてEDC検出回路8
7の動作を図4を用いて説明する。
路A(83A)の動作である。続いてEDC検出回路8
7の動作を図4を用いて説明する。
【0085】図4は、EDC検出回路87の内部構成を
示す。EDC検出回路87は、EDC制御部8701、
デスクランブラ8702、およびEDC検出部8703
から構成される。
示す。EDC検出回路87は、EDC制御部8701、
デスクランブラ8702、およびEDC検出部8703
から構成される。
【0086】EDC検出回路87は、ECCシステムコ
ントローラ80からのフラグ修正処理開始信号をEDC
制御部8701で受信後、デスクランブラ8702にR
AM85からPI誤り訂正完了したデータセクタを読み
出すよう指示する。デスクランブラ8702は、RAM
85からPI誤り訂正完了したデータセクタを読み出
し、図19のユーザデータ106部分のデスクランブル
処理を行う。デスクランブラ8702は、デスクランブ
ル処理したデータセクタをEDC検出部8703に出力
する。
ントローラ80からのフラグ修正処理開始信号をEDC
制御部8701で受信後、デスクランブラ8702にR
AM85からPI誤り訂正完了したデータセクタを読み
出すよう指示する。デスクランブラ8702は、RAM
85からPI誤り訂正完了したデータセクタを読み出
し、図19のユーザデータ106部分のデスクランブル
処理を行う。デスクランブラ8702は、デスクランブ
ル処理したデータセクタをEDC検出部8703に出力
する。
【0087】EDC検出部8703は、EDCを用いて
データセクタによる誤り検出処理を行った後、検出結果
をフラグ修正回路A(86A)に出力する。このときマ
イコン7は、1ECCブロック分(16データセクタ)
のEDC検出結果を全て把握する。
データセクタによる誤り検出処理を行った後、検出結果
をフラグ修正回路A(86A)に出力する。このときマ
イコン7は、1ECCブロック分(16データセクタ)
のEDC検出結果を全て把握する。
【0088】続いてフラグ修正回路A(86A)の動作
を、図5および図6を用いて説明する。
を、図5および図6を用いて説明する。
【0089】図5は、フラグ修正回路A(86A)の内
部構成を示す。フラグ修正回路A(86A)は、制御部
A(8601A)、テンポラリフラグバッファ860
2、およびフラグ修正部A(8603A)から構成され
る。
部構成を示す。フラグ修正回路A(86A)は、制御部
A(8601A)、テンポラリフラグバッファ860
2、およびフラグ修正部A(8603A)から構成され
る。
【0090】フラグ修正回路A(86A)は、ECC回
路A(83A)の訂正個数判定部8305Aから出力さ
れた消失フラグFERS[i]をテンポラリフラグバッ
ファ8602に格納する。このテンポラリフラグバッフ
ァ8602は、現在PI誤り訂正処理が行われているデ
ータセクタの消失フラグ12本と、EDC検出結果を用
いて修正処理される1データセクタ分の消失フラグ12
本の計24本を格納することができる。また、消失フラ
グの格納にはテンポラリフラグバッファ8602を用い
ずにRAM85を用いてもよく、フラグの格納数は前述
した本数に限らなくともよい。
路A(83A)の訂正個数判定部8305Aから出力さ
れた消失フラグFERS[i]をテンポラリフラグバッ
ファ8602に格納する。このテンポラリフラグバッフ
ァ8602は、現在PI誤り訂正処理が行われているデ
ータセクタの消失フラグ12本と、EDC検出結果を用
いて修正処理される1データセクタ分の消失フラグ12
本の計24本を格納することができる。また、消失フラ
グの格納にはテンポラリフラグバッファ8602を用い
ずにRAM85を用いてもよく、フラグの格納数は前述
した本数に限らなくともよい。
【0091】フラグ修正回路A(86A)は、ECCシ
ステムコントローラ80からのフラグ修正処理開始信号
を制御部A(8601A)で受信後、フラグ修正部A
(8603A)による、消失フラグ修正処理を開始す
る。
ステムコントローラ80からのフラグ修正処理開始信号
を制御部A(8601A)で受信後、フラグ修正部A
(8603A)による、消失フラグ修正処理を開始す
る。
【0092】図6に、消失フラグ修正処理のフローチャ
ートを示す。EDC検出回路87からの誤り検出結果に
より、PI誤り訂正後のデータセクタに誤りありの場合
と誤りなしの場合に分岐する(SP31)。誤りありと
検出された場合、消失フラグFERS[i]の値は現在
の値(修正処理前の値)を維持する(SP33)。誤り
なしと判定された場合は、SP32を実行し消失フラグ
FERS[i]の値を“0”にリセットする。
ートを示す。EDC検出回路87からの誤り検出結果に
より、PI誤り訂正後のデータセクタに誤りありの場合
と誤りなしの場合に分岐する(SP31)。誤りありと
検出された場合、消失フラグFERS[i]の値は現在
の値(修正処理前の値)を維持する(SP33)。誤り
なしと判定された場合は、SP32を実行し消失フラグ
FERS[i]の値を“0”にリセットする。
【0093】次にSP34に進み、1データセクタ分の
消失フラグの修正処理が完了していない場合、フラグ修
正部A(8603A)は次のPI行に対しての消失フラ
グF ERS[i]をテンポラリフラグバッファ8602
から読み込み、SP31〜SP34までの消失フラグ修
正処理を続行する。1データセクタ分終了した時点で
(SP34のYesの場合)、消失フラグ修正処理を終
了する。修正処理後の消失フラグFERS[i]は、フ
ラグバッファ82に出力される。
消失フラグの修正処理が完了していない場合、フラグ修
正部A(8603A)は次のPI行に対しての消失フラ
グF ERS[i]をテンポラリフラグバッファ8602
から読み込み、SP31〜SP34までの消失フラグ修
正処理を続行する。1データセクタ分終了した時点で
(SP34のYesの場合)、消失フラグ修正処理を終
了する。修正処理後の消失フラグFERS[i]は、フ
ラグバッファ82に出力される。
【0094】図7に、1データセクタのフラグ修正例を
示す。図中、×印は実際の誤り訂正箇所(実際に誤りが
あるところ)を示し、○印はPI誤り訂正により訂正さ
れた訂正箇所を示している。図7(a)は、EDC誤り検
出結果で誤りなしと判定されたデータセクタを示してい
る。PI行111〜115において、消失登録条件をみ
たすのは(すなわち、消失フラグが1にされるのは)P
I行111、113、115である。PI行111は6
ヵ所の誤りがあり、従来例では訂正不能となるので消失
登録されていたのであるが、データセクタ101の誤り
は除去されているので、本実施の形態では、PI行11
1は消失登録から除外することができる。また、PI行
113、115については5ヵ所訂正であったが、これ
らの誤り訂正は正確に行われたと判断できるので、PI
行113、115も消失登録から除外することができ
る。
示す。図中、×印は実際の誤り訂正箇所(実際に誤りが
あるところ)を示し、○印はPI誤り訂正により訂正さ
れた訂正箇所を示している。図7(a)は、EDC誤り検
出結果で誤りなしと判定されたデータセクタを示してい
る。PI行111〜115において、消失登録条件をみ
たすのは(すなわち、消失フラグが1にされるのは)P
I行111、113、115である。PI行111は6
ヵ所の誤りがあり、従来例では訂正不能となるので消失
登録されていたのであるが、データセクタ101の誤り
は除去されているので、本実施の形態では、PI行11
1は消失登録から除外することができる。また、PI行
113、115については5ヵ所訂正であったが、これ
らの誤り訂正は正確に行われたと判断できるので、PI
行113、115も消失登録から除外することができ
る。
【0095】図7(b)は、EDC誤り検出結果で誤りあ
りと判定されたデータセクタを示している。PI行11
6〜120において、消失登録条件をみたすのはPI行
116、118である。PI行116は、本来6ヵ所の
誤り(×印部分)があるが、誤訂正により実際に訂正す
るべき箇所とは別の箇所(○印部分)を訂正したPI行
を示す。このときEDC誤り検出によりデータセクタ1
01に誤りの残っていることが明らかであるから、消失
フラグは現状を維持する。
りと判定されたデータセクタを示している。PI行11
6〜120において、消失登録条件をみたすのはPI行
116、118である。PI行116は、本来6ヵ所の
誤り(×印部分)があるが、誤訂正により実際に訂正す
るべき箇所とは別の箇所(○印部分)を訂正したPI行
を示す。このときEDC誤り検出によりデータセクタ1
01に誤りの残っていることが明らかであるから、消失
フラグは現状を維持する。
【0096】以上のような方法により、データセクタの
誤り検出結果を消失フラグに反映させることで、訂正不
能または限界訂正時に生成された消失フラグのうち、デ
ータセクタ部分は正しく訂正されたPI行の消失フラグ
が除去されるので「空消失」の発生を押さえることがで
き、消失フラグを高確度で生成することができる。
誤り検出結果を消失フラグに反映させることで、訂正不
能または限界訂正時に生成された消失フラグのうち、デ
ータセクタ部分は正しく訂正されたPI行の消失フラグ
が除去されるので「空消失」の発生を押さえることがで
き、消失フラグを高確度で生成することができる。
【0097】次に、本発明の第2の実施の形態につい
て、図8〜図12を用いて説明する。
て、図8〜図12を用いて説明する。
【0098】図8は装置構成の全体図、図9は訂正演算
を実行するECC回路B(83B)の内部構成、図10
はEDC検出結果を用いて消失フラグの修正処理を行う
フラグ修正回路B(86B)の内部構成、図11はフラ
グ修正回路B(86B)の消失フラグ修正処理フローチ
ャート、図12は本実施の形態におけるフラグ修正例を
示す。
を実行するECC回路B(83B)の内部構成、図10
はEDC検出結果を用いて消失フラグの修正処理を行う
フラグ修正回路B(86B)の内部構成、図11はフラ
グ修正回路B(86B)の消失フラグ修正処理フローチ
ャート、図12は本実施の形態におけるフラグ修正例を
示す。
【0099】本装置の全体動作について図8を参照して
説明し、次に、信号処理装置B(8B)の各回路の中で
本実施の形態で特に重要である、ECC回路B(83
B)およびフラグ修正回路B(86B)について、それ
ぞれの内部動作を説明する。
説明し、次に、信号処理装置B(8B)の各回路の中で
本実施の形態で特に重要である、ECC回路B(83
B)およびフラグ修正回路B(86B)について、それ
ぞれの内部動作を説明する。
【0100】まず、本実施の形態の全体構成および全体
動作について説明する。全体構成で上述の第1の実施の
形態と異なるのは、ECC回路B(83B)からフラグ
修正回路B(86B)に誤り個数を出力する経路807
を設けた部分である。ECC回路B(83B)およびフ
ラグ修正回路B(86B)内部で異なる点は、各回路の
内部動作説明で述べる。
動作について説明する。全体構成で上述の第1の実施の
形態と異なるのは、ECC回路B(83B)からフラグ
修正回路B(86B)に誤り個数を出力する経路807
を設けた部分である。ECC回路B(83B)およびフ
ラグ修正回路B(86B)内部で異なる点は、各回路の
内部動作説明で述べる。
【0101】また、全体動作で上述の第1の実施の形態
と異なるのは、PI誤り訂正時のECC回路B(83
B)からフラグ修正回路B(86B)への出力情報とし
て、消失フラグFERS[i]に加え、さらに各PI行
の誤り訂正個数NER[i]も出力する点である。消失
フラグ生成条件は、第1の実施の形態と同様に訂正不能
と限界訂正の場合に生成する。
と異なるのは、PI誤り訂正時のECC回路B(83
B)からフラグ修正回路B(86B)への出力情報とし
て、消失フラグFERS[i]に加え、さらに各PI行
の誤り訂正個数NER[i]も出力する点である。消失
フラグ生成条件は、第1の実施の形態と同様に訂正不能
と限界訂正の場合に生成する。
【0102】次に、信号処理装置B(8B)の各回路の
中で、本実施の形態で特に重要であるECC回路B(8
3B)およびフラグ修正回路B(86B)について、そ
れぞれの動作を第1の実施の形態と異なる部分を中心に
説明する。
中で、本実施の形態で特に重要であるECC回路B(8
3B)およびフラグ修正回路B(86B)について、そ
れぞれの動作を第1の実施の形態と異なる部分を中心に
説明する。
【0103】図9は、ECC回路B(83B)の内部構
成を示す。ECC回路B(83B)では、図3のECC
回路A(83A)に対し、さらにPI誤り訂正の訂正個
数N ER[i](i:PI行番号)を訂正個数判定部B
(8605B)からフラグ修正回路B(86B)に出力
する経路807を備えている。また、第1の実施の形態
と同一符号の演算部の動作は図3と同様である。
成を示す。ECC回路B(83B)では、図3のECC
回路A(83A)に対し、さらにPI誤り訂正の訂正個
数N ER[i](i:PI行番号)を訂正個数判定部B
(8605B)からフラグ修正回路B(86B)に出力
する経路807を備えている。また、第1の実施の形態
と同一符号の演算部の動作は図3と同様である。
【0104】ECC回路B(83B)の内部動作につい
て、第1の実施の形態と異なる部分について説明する。
PI誤り訂正時、ECC回路B(83B)内の訂正個数
判定部B(8305B)では訂正状態信号があらかじめ
“1”である場合、訂正不能であったと判定し、消失フ
ラグをFERS[i]=“1”とし、PI誤り訂正の訂
正個数NER[i](i:PI行番号)とともにフラグ
修正回路B(86B)に出力すると同時に、エラー値算
出部8307に対し、演算中止信号を出力し、訂正不能
時の誤り位置と誤り値の算出結果(この2つ結果をまと
めて訂正データとする)の出力を防ぐ。PO系列の誤り
訂正時については、ECC回路B(83B)は第1の実
施の形態と同様の動作をする。
て、第1の実施の形態と異なる部分について説明する。
PI誤り訂正時、ECC回路B(83B)内の訂正個数
判定部B(8305B)では訂正状態信号があらかじめ
“1”である場合、訂正不能であったと判定し、消失フ
ラグをFERS[i]=“1”とし、PI誤り訂正の訂
正個数NER[i](i:PI行番号)とともにフラグ
修正回路B(86B)に出力すると同時に、エラー値算
出部8307に対し、演算中止信号を出力し、訂正不能
時の誤り位置と誤り値の算出結果(この2つ結果をまと
めて訂正データとする)の出力を防ぐ。PO系列の誤り
訂正時については、ECC回路B(83B)は第1の実
施の形態と同様の動作をする。
【0105】続いてフラグ修正回路B(86B)の動作
を、図10および図11を用いて説明する。
を、図10および図11を用いて説明する。
【0106】図10は、フラグ修正回路B(86B)の
内部構成を示す。フラグ修正回路B(86B)は、第1
の実施の形態の図5のフラグ修正回路A(86A)に、
さらに誤り個数格納メモリ8604、NMAX選定部8
605、およびセレクタ8606を設けたものである。
また、フラグ修正部B(86B)は、図11のフローチ
ャートに従うフラグ修正処理を行う。図5と同一符号部
分は、第1の実施の形態と同様の動作を行う。
内部構成を示す。フラグ修正回路B(86B)は、第1
の実施の形態の図5のフラグ修正回路A(86A)に、
さらに誤り個数格納メモリ8604、NMAX選定部8
605、およびセレクタ8606を設けたものである。
また、フラグ修正部B(86B)は、図11のフローチ
ャートに従うフラグ修正処理を行う。図5と同一符号部
分は、第1の実施の形態と同様の動作を行う。
【0107】フラグ修正回路B(86B)は、ECC回
路B(83B)の訂正個数判定部B(8305B)で生
成されて出力された消失フラグFERS[i]を、テン
ポラリフラグバッファ8602に格納し、各PI行の誤
り個数NER[i]を、誤り個数格納メモリ8604に
格納する。なお、誤り個数格納メモリ8604について
専用記憶手段を用いているが、これに限らずRAM85
に格納するとしてもよい。
路B(83B)の訂正個数判定部B(8305B)で生
成されて出力された消失フラグFERS[i]を、テン
ポラリフラグバッファ8602に格納し、各PI行の誤
り個数NER[i]を、誤り個数格納メモリ8604に
格納する。なお、誤り個数格納メモリ8604について
専用記憶手段を用いているが、これに限らずRAM85
に格納するとしてもよい。
【0108】フラグ修正回路B(86B)は、ECCシ
ステムコントローラ80からのフラグ修正処理開始信号
を制御部B(8601B)で受信後、フラグ修正部B
(8603B)による消失フラグ修正処理を開始する。
ステムコントローラ80からのフラグ修正処理開始信号
を制御部B(8601B)で受信後、フラグ修正部B
(8603B)による消失フラグ修正処理を開始する。
【0109】まず、図10の制御部B(8603B)
は、セレクタ8606により経路8622を選択し、誤
り個数格納メモリ8604から1データセクタの誤り個
数NE R[i]をNMAX選定部8605に出力する。
NMAX選定部8605では、1データセクタの誤り個
数NER[i]のうち、訂正不能のPI行を除き、訂正
個数が最大の誤り個数NER[i]を最大訂正個数N
MAXとして記憶する。N MAX選定後、制御部B(8
601B)は、セレクタ8606により経路を8621
に切替える。
は、セレクタ8606により経路8622を選択し、誤
り個数格納メモリ8604から1データセクタの誤り個
数NE R[i]をNMAX選定部8605に出力する。
NMAX選定部8605では、1データセクタの誤り個
数NER[i]のうち、訂正不能のPI行を除き、訂正
個数が最大の誤り個数NER[i]を最大訂正個数N
MAXとして記憶する。N MAX選定後、制御部B(8
601B)は、セレクタ8606により経路を8621
に切替える。
【0110】フラグ修正部B(8603B)は、図11
に示すフローチャートに従い、消失フラグの修正処理を
行う。まず、NMAX選定部8605から最大誤り個数
NM AXを読み込む(SP41)。次に、PI誤り訂正
後のデータセクタに対して行われたEDCの誤り検出結
果を受け、SP42にて誤りなしの場合と誤りありの場
合の各処理に分岐する。
に示すフローチャートに従い、消失フラグの修正処理を
行う。まず、NMAX選定部8605から最大誤り個数
NM AXを読み込む(SP41)。次に、PI誤り訂正
後のデータセクタに対して行われたEDCの誤り検出結
果を受け、SP42にて誤りなしの場合と誤りありの場
合の各処理に分岐する。
【0111】誤りなしと判定された場合は、SP43を
実行し消失フラグFERS[i]の値を“0”にリセッ
トする。誤りありと検出された場合、SP44で訂正不
能があるかどうかを判定する。EDC検出結果誤りあり
で訂正不能のときは必ず誤りがあるということであるか
ら、SP45で消失フラグFERS[i]を現状維持と
する。訂正不能がないときは、SP46によりセクタ内
での最大訂正個数NM AXとの比較が行われる。この結
果、誤り個数NER[i]がセクタ内最大訂正個数N
MAXに等しいPI行の消失フラグFERS[i]に
“1”が残り(SP47)、そうでないPI行の消失フ
ラグFERS[i]が“0”にされる(SP48)。
実行し消失フラグFERS[i]の値を“0”にリセッ
トする。誤りありと検出された場合、SP44で訂正不
能があるかどうかを判定する。EDC検出結果誤りあり
で訂正不能のときは必ず誤りがあるということであるか
ら、SP45で消失フラグFERS[i]を現状維持と
する。訂正不能がないときは、SP46によりセクタ内
での最大訂正個数NM AXとの比較が行われる。この結
果、誤り個数NER[i]がセクタ内最大訂正個数N
MAXに等しいPI行の消失フラグFERS[i]に
“1”が残り(SP47)、そうでないPI行の消失フ
ラグFERS[i]が“0”にされる(SP48)。
【0112】次にSP49に進み、1データセクタ分の
消失フラグの修正処理が完了していない場合には、次の
PI行に対し、SP41〜SP49までの消失フラグ修
正処理を続行する。1データセクタ分終了した時点で
(SP49のYes)、消失フラグ修正処理を終了す
る。
消失フラグの修正処理が完了していない場合には、次の
PI行に対し、SP41〜SP49までの消失フラグ修
正処理を続行する。1データセクタ分終了した時点で
(SP49のYes)、消失フラグ修正処理を終了す
る。
【0113】図12に、図11のフローチャートに基づ
いた処理による1データセクタのフラグ修正例を示す。
図中、×印は実際の誤り訂正箇所(実際に誤りがあると
ころ)を示し、○はPI誤り訂正により訂正された訂正
箇所を示している。
いた処理による1データセクタのフラグ修正例を示す。
図中、×印は実際の誤り訂正箇所(実際に誤りがあると
ころ)を示し、○はPI誤り訂正により訂正された訂正
箇所を示している。
【0114】PI行121〜125において、消失登録
条件をみたすPI行はなく、修正処理前の消失フラグは
すべて“0”である。しかし、PI行123のように誤
訂正したPI行がある場合、EDC誤り検出によりデー
タセクタ101は誤りありと判定される。この場合、誤
り個数NER[i]が最も大きなPI行に誤訂正のある
可能性が高い。図12では誤り個数NER[i]の最も
大きなPI行は123であるから、PI行123の消失
フラグFERS[i]=“0”→“1”と修正する。
条件をみたすPI行はなく、修正処理前の消失フラグは
すべて“0”である。しかし、PI行123のように誤
訂正したPI行がある場合、EDC誤り検出によりデー
タセクタ101は誤りありと判定される。この場合、誤
り個数NER[i]が最も大きなPI行に誤訂正のある
可能性が高い。図12では誤り個数NER[i]の最も
大きなPI行は123であるから、PI行123の消失
フラグFERS[i]=“0”→“1”と修正する。
【0115】なお、第2の実施の形態では、訂正不能お
よび限界訂正のない場合のデータセクタの消失登録は、
誤り個数NER[i]が最大訂正個数NMAXに等しい
場合(NER[i]=NMAX)のみであるが、N
MAXに等しいものだけではなく、NMAXの値を任意
に指定し、NER[i]がNMAX以上の場合を全て消
失登録(NER[i]≧NMAX)する、あるいはN
ER[i]がNMAXより大きな場合を全て消失登録
(NER[i]>NMAX)するなど、複数の訂正個数
のPI行を消失登録してもよい。
よび限界訂正のない場合のデータセクタの消失登録は、
誤り個数NER[i]が最大訂正個数NMAXに等しい
場合(NER[i]=NMAX)のみであるが、N
MAXに等しいものだけではなく、NMAXの値を任意
に指定し、NER[i]がNMAX以上の場合を全て消
失登録(NER[i]≧NMAX)する、あるいはN
ER[i]がNMAXより大きな場合を全て消失登録
(NER[i]>NMAX)するなど、複数の訂正個数
のPI行を消失登録してもよい。
【0116】以上のように、データセクタの誤り検出結
果を、消失フラグに反映させることで、訂正不能または
限界訂正時に生成された消失フラグのうち、データセク
タ部分は正しく訂正されたPI行の消失フラグが除去
(リセット)されるので、「空消失」の発生を押さえる
ことができるだけでなく、限界訂正・訂正不能がない
が、誤訂正によりデータセクタに誤りが残っている場合
にも、誤り位置の候補を絞り込むことができ「消失登録
もれ」を新たに消失登録できる。
果を、消失フラグに反映させることで、訂正不能または
限界訂正時に生成された消失フラグのうち、データセク
タ部分は正しく訂正されたPI行の消失フラグが除去
(リセット)されるので、「空消失」の発生を押さえる
ことができるだけでなく、限界訂正・訂正不能がない
が、誤訂正によりデータセクタに誤りが残っている場合
にも、誤り位置の候補を絞り込むことができ「消失登録
もれ」を新たに消失登録できる。
【0117】次に、本発明の第3の実施の形態につい
て、図13〜図15を用いて説明する。
て、図13〜図15を用いて説明する。
【0118】図13は装置構成の全体図、図14は訂正
演算を実行するECC回路C(83C)の内部構成、図
15はEDC検出結果を用いて消失フラグの修正処理を
行うフラグ修正回路C(86C)の内部構成を示してい
る。
演算を実行するECC回路C(83C)の内部構成、図
15はEDC検出結果を用いて消失フラグの修正処理を
行うフラグ修正回路C(86C)の内部構成を示してい
る。
【0119】最初に本装置の全体動作について図13を
参照して説明し、次に信号処理装置C(8C)の各回路
の中で本実施の形態で特に重要である、ECC回路C
(83C)について内部動作を説明する。
参照して説明し、次に信号処理装置C(8C)の各回路
の中で本実施の形態で特に重要である、ECC回路C
(83C)について内部動作を説明する。
【0120】まず本実施の形態の全体動作について説明
する。図13の全体構成で、上述の第2の実施の形態と
異なるのは、フラグ修正後もなおフラグの発生している
PI行の行番号iを格納する誤り位置格納回路89を備
え、ECC回路C(83C)からフラグ修正回路C(8
6C)にPI行番号を出力する経路808を設けた部分
である。ECC回路C(83C)内部で異なる点は、内
部動作説明で述べる。なお、図8と同一符号部分は第2
の実施の形態と同様の動作を行う。
する。図13の全体構成で、上述の第2の実施の形態と
異なるのは、フラグ修正後もなおフラグの発生している
PI行の行番号iを格納する誤り位置格納回路89を備
え、ECC回路C(83C)からフラグ修正回路C(8
6C)にPI行番号を出力する経路808を設けた部分
である。ECC回路C(83C)内部で異なる点は、内
部動作説明で述べる。なお、図8と同一符号部分は第2
の実施の形態と同様の動作を行う。
【0121】図13の全体動作について、第2の実施の
形態とは異なる部分を中心に説明する。PI誤り訂正
時、ECC回路C(83C)は、第1の実施の形態と同
様の消失フラグ生成条件で消失フラグを生成する。EC
C回路C(83C)からフラグ修正回路C(86C)へ
の出力情報は、第2の実施の形態と同様の消失フラグF
ERS[i]および誤り訂正個数NER[i]に加え、
第3の実施の形態では各PI行の行番号iも出力する。
PI誤り訂正時、フラグ修正回路C(86C)は、第2
の実施の形態と同様のフラグ修正方法を行い、修正後の
消失フラグFER S[i]の値が“1”であるPI系列
のPI行番号iを経路809から誤り位置格納回路89
に出力する。
形態とは異なる部分を中心に説明する。PI誤り訂正
時、ECC回路C(83C)は、第1の実施の形態と同
様の消失フラグ生成条件で消失フラグを生成する。EC
C回路C(83C)からフラグ修正回路C(86C)へ
の出力情報は、第2の実施の形態と同様の消失フラグF
ERS[i]および誤り訂正個数NER[i]に加え、
第3の実施の形態では各PI行の行番号iも出力する。
PI誤り訂正時、フラグ修正回路C(86C)は、第2
の実施の形態と同様のフラグ修正方法を行い、修正後の
消失フラグFER S[i]の値が“1”であるPI系列
のPI行番号iを経路809から誤り位置格納回路89
に出力する。
【0122】次に、PO誤り訂正時ECC回路C(83
C)は、PO誤り訂正時の誤り位置算出演算を行う際、
まず誤り位置格納回路89からPI行番号iを読み込
み、このPI行番号の位置が方程式σ(x)=0の解、
すなわちPO列の誤り位置であるかを優先的に計算す
る。誤り位置格納回路89に格納されたすべてのPI行
番号を用いた誤り位置算出演算の結果、なお誤り位置算
出演算を行う必要がある場合、ECC回路C(83C)
は、誤り位置格納回路89に含まれないPI行番号iに
対して誤り位置算出演算を行う。PO誤り訂正が1EC
Cブロック分完了した後、ECC回路C(83C)は、
PO誤り訂正完了信号をECCシステムコントローラ8
0に出力し、以降は第2の実施の形態と同様の処理を行
う。
C)は、PO誤り訂正時の誤り位置算出演算を行う際、
まず誤り位置格納回路89からPI行番号iを読み込
み、このPI行番号の位置が方程式σ(x)=0の解、
すなわちPO列の誤り位置であるかを優先的に計算す
る。誤り位置格納回路89に格納されたすべてのPI行
番号を用いた誤り位置算出演算の結果、なお誤り位置算
出演算を行う必要がある場合、ECC回路C(83C)
は、誤り位置格納回路89に含まれないPI行番号iに
対して誤り位置算出演算を行う。PO誤り訂正が1EC
Cブロック分完了した後、ECC回路C(83C)は、
PO誤り訂正完了信号をECCシステムコントローラ8
0に出力し、以降は第2の実施の形態と同様の処理を行
う。
【0123】次に、信号処理装置C(8C)の各回路の
中で本第3の実施の形態で特に重要である、ECC回路
C(83C)およびフラグ修正回路C(86C)につい
て、それぞれの動作を第2の実施の形態と異なる部分を
中心に説明する。
中で本第3の実施の形態で特に重要である、ECC回路
C(83C)およびフラグ修正回路C(86C)につい
て、それぞれの動作を第2の実施の形態と異なる部分を
中心に説明する。
【0124】図14に、ECC回路C(83C)の内部
構成を示す。第2の実施の形態と異なる部分は、PI行
番号を読み込む経路810を設けたチェンサーチ演算部
C(8304C)と、PI行番号を出力する経路808
を設けた訂正個数判定部C(8305C)である。
構成を示す。第2の実施の形態と異なる部分は、PI行
番号を読み込む経路810を設けたチェンサーチ演算部
C(8304C)と、PI行番号を出力する経路808
を設けた訂正個数判定部C(8305C)である。
【0125】PO誤り訂正時の誤り位置算出演算を行う
際、ECC回路C(83C)内のチェンサーチ演算器C
(8304C)は、図13の誤り位置格納回路89から
PI行番号iを読み込み、このPI行番号の位置が方程
式σ(x)=0の解、すなわちPO列の誤り位置である
かを計算する。解であれば、誤り個数を1つ増やし(増
加手段は図示はしていない)、誤り位置格納回路89に
次のPI行番号が格納されていれば、これをチェンサー
チ演算部C(8304C)は読み込み、誤り位置算出演
算を実行する。
際、ECC回路C(83C)内のチェンサーチ演算器C
(8304C)は、図13の誤り位置格納回路89から
PI行番号iを読み込み、このPI行番号の位置が方程
式σ(x)=0の解、すなわちPO列の誤り位置である
かを計算する。解であれば、誤り個数を1つ増やし(増
加手段は図示はしていない)、誤り位置格納回路89に
次のPI行番号が格納されていれば、これをチェンサー
チ演算部C(8304C)は読み込み、誤り位置算出演
算を実行する。
【0126】誤り個数が誤り位置多項式σ(x)の次数
degσ(x)と等しくなったとき、すなわち、方程式σ
(x)=0を満たす、すべての異なる値が求められた時
点で誤り位置算出演算を終了する。誤り位置格納回路8
9に格納されたすべてのPI行番号を用いての誤り位置
算出演算の結果、なお誤り個数が誤り位置多項式σ
(x)の次数degσ(x)と等しくならない場合、EC
C回路C(83C)内のチェンサーチ演算器(8304
C)は、誤り位置格納回路89に含まれないPI行に対
し、誤り位置算出演算を続行する。
degσ(x)と等しくなったとき、すなわち、方程式σ
(x)=0を満たす、すべての異なる値が求められた時
点で誤り位置算出演算を終了する。誤り位置格納回路8
9に格納されたすべてのPI行番号を用いての誤り位置
算出演算の結果、なお誤り個数が誤り位置多項式σ
(x)の次数degσ(x)と等しくならない場合、EC
C回路C(83C)内のチェンサーチ演算器(8304
C)は、誤り位置格納回路89に含まれないPI行に対
し、誤り位置算出演算を続行する。
【0127】チェンサーチ演算部C(8304C)は、
求めた誤り位置を従来例と同様に、エラー値演算部83
07に出力し誤り値演算を行う。PO誤り訂正が1EC
Cブロック分完了した後、図13のECC回路C(83
C)はPO誤り訂正完了信号をECCシステムコントロ
ーラ80に出力する。
求めた誤り位置を従来例と同様に、エラー値演算部83
07に出力し誤り値演算を行う。PO誤り訂正が1EC
Cブロック分完了した後、図13のECC回路C(83
C)はPO誤り訂正完了信号をECCシステムコントロ
ーラ80に出力する。
【0128】図15に、フラグ修正回路C(86C)の
内部構成を示す。図10のフラグ修正回路B(86B)
に対し、さらにPI行番号iを格納するPI行番号格納
部8607と、修正後の消失フラグが“1”の場合にP
I行番号iを出力する出力部8608を備える。また、
図10と同一符号部分は第1の実施の形態と同様の動作
を行う部分を示している。
内部構成を示す。図10のフラグ修正回路B(86B)
に対し、さらにPI行番号iを格納するPI行番号格納
部8607と、修正後の消失フラグが“1”の場合にP
I行番号iを出力する出力部8608を備える。また、
図10と同一符号部分は第1の実施の形態と同様の動作
を行う部分を示している。
【0129】フラグ修正回路C(86C)は、誤り個
数、PI行番号、および消失フラグが1データセクタ分
格納された時点で、EDC検出結果を用いて前述図11
のフローチャートに従う消失フラグ修正処理を行い、修
正処理された消失フラグを出力部8608に出力する。
出力部8608では、消失フラグFERS[i]に対応
するPI行番号iを読み込み、修正後の消失フラグF
ERS[i]の値が“1”であった場合、PI行番号i
を経路809から図13の誤り位置格納回路89に出力
する。
数、PI行番号、および消失フラグが1データセクタ分
格納された時点で、EDC検出結果を用いて前述図11
のフローチャートに従う消失フラグ修正処理を行い、修
正処理された消失フラグを出力部8608に出力する。
出力部8608では、消失フラグFERS[i]に対応
するPI行番号iを読み込み、修正後の消失フラグF
ERS[i]の値が“1”であった場合、PI行番号i
を経路809から図13の誤り位置格納回路89に出力
する。
【0130】なお、制御部C(8601C)は、フラグ
修正部に対してEDC検出回路87からの検出結果を使
用しないモード、または、データセクタ内の全PI行に
消失フラグを立てるモードなど、さまざまに修正モード
を指定できる。このモード指定により、例えば特定のデ
ータセクタの誤りをPO系列の誤り訂正時に優先的に求
めたい場合、データセクタ内の全PI行に消失フラグを
立て、PI行番号iを誤り位置格納回路89に出力する
とすればよい。なお、制御部C(8601C)へのモー
ド指定は、図13のECCシステムコントローラ80が
指定する。
修正部に対してEDC検出回路87からの検出結果を使
用しないモード、または、データセクタ内の全PI行に
消失フラグを立てるモードなど、さまざまに修正モード
を指定できる。このモード指定により、例えば特定のデ
ータセクタの誤りをPO系列の誤り訂正時に優先的に求
めたい場合、データセクタ内の全PI行に消失フラグを
立て、PI行番号iを誤り位置格納回路89に出力する
とすればよい。なお、制御部C(8601C)へのモー
ド指定は、図13のECCシステムコントローラ80が
指定する。
【0131】誤り位置格納回路89に格納されているP
I行番号iは、EDCを用いた誤り検出処理後も、なお
誤りありと判定されたPI行であるから、このPI行に
はPI訂正処理後も誤りが残っている可能性が高い。本
実施の形態では、このPI行の位置をPO系列の誤り位
置候補として優先的に使用することで、誤り位置を従来
よりも高速に求めることができる。
I行番号iは、EDCを用いた誤り検出処理後も、なお
誤りありと判定されたPI行であるから、このPI行に
はPI訂正処理後も誤りが残っている可能性が高い。本
実施の形態では、このPI行の位置をPO系列の誤り位
置候補として優先的に使用することで、誤り位置を従来
よりも高速に求めることができる。
【0132】次に、本発明の第4の実施の形態を説明す
る。図16は、本実施の形態における誤り訂正処理の全
体を示し、特にPO誤り訂正を1ECCブロック分完了
後、PO誤り訂正不能のPO列がある場合に、前記EC
Cブロックに対しEDC検出処理を行い、検出結果を用
いて消失フラグFERS[i]の修正処理を行うことを
示している。
る。図16は、本実施の形態における誤り訂正処理の全
体を示し、特にPO誤り訂正を1ECCブロック分完了
後、PO誤り訂正不能のPO列がある場合に、前記EC
Cブロックに対しEDC検出処理を行い、検出結果を用
いて消失フラグFERS[i]の修正処理を行うことを
示している。
【0133】まず、第1〜第3の実施の形態と同様に、
PI誤り訂正と並行して消失フラグFERS[i]の修
正処理を行い(SP50)、次に、1ECCブロック分
のPI誤り訂正完了後、PO誤り訂正を1ECCブロッ
ク分実行する(SP51)。PO誤り訂正完了後、PO
誤り訂正不能のPO列がある場合(SP52のYe
s)、さらにPO誤り訂正の完了したECCブロックに
対し、ユーザデータのデスクランブルおよびEDCによ
る誤り検出結果を用いて、消失フラグFERS[i]の
修正処理を行う(SP53)。次にSP54に進み、消
失フラグFERS[i]を読み込んだ後、SP55のP
O消失訂正を実行する。
PI誤り訂正と並行して消失フラグFERS[i]の修
正処理を行い(SP50)、次に、1ECCブロック分
のPI誤り訂正完了後、PO誤り訂正を1ECCブロッ
ク分実行する(SP51)。PO誤り訂正完了後、PO
誤り訂正不能のPO列がある場合(SP52のYe
s)、さらにPO誤り訂正の完了したECCブロックに
対し、ユーザデータのデスクランブルおよびEDCによ
る誤り検出結果を用いて、消失フラグFERS[i]の
修正処理を行う(SP53)。次にSP54に進み、消
失フラグFERS[i]を読み込んだ後、SP55のP
O消失訂正を実行する。
【0134】PI誤り訂正を行った後にPO誤り訂正を
行ったECCブロック(PI→PO誤り訂正ECCブロ
ック)は、PI誤り訂正のみ行ったECCブロック(P
I誤り訂正ECCブロック)に比べて、誤りの残ってい
る確率は低くなっている。このため、(PI→PO誤り
訂正ECCブロック)の各データセクタに対してEDC
による誤り検出処理を行い、この検出結果を消失フラグ
FERS[i]に反映させることで、(PI誤り訂正E
CCブロック)時に生成された消失フラグF
E RS[i]から、さらにPO誤り訂正により誤りの除
去された各データセクタに生成された消失フラグF
ERS[i]を除去できる。
行ったECCブロック(PI→PO誤り訂正ECCブロ
ック)は、PI誤り訂正のみ行ったECCブロック(P
I誤り訂正ECCブロック)に比べて、誤りの残ってい
る確率は低くなっている。このため、(PI→PO誤り
訂正ECCブロック)の各データセクタに対してEDC
による誤り検出処理を行い、この検出結果を消失フラグ
FERS[i]に反映させることで、(PI誤り訂正E
CCブロック)時に生成された消失フラグF
E RS[i]から、さらにPO誤り訂正により誤りの除
去された各データセクタに生成された消失フラグF
ERS[i]を除去できる。
【0135】また、PO誤り訂正後もさらに誤りありと
判定されたデータセクタには、PO系列の誤り訂正能力
(最大8箇所誤り訂正)をもってしても除去不能な誤り
があるとみなすことができるため、このPI行に生成さ
れている消失フラグFERS[i]の確度は(PI誤り
訂正ECCブロック)時に比べさらに高くなる。
判定されたデータセクタには、PO系列の誤り訂正能力
(最大8箇所誤り訂正)をもってしても除去不能な誤り
があるとみなすことができるため、このPI行に生成さ
れている消失フラグFERS[i]の確度は(PI誤り
訂正ECCブロック)時に比べさらに高くなる。
【0136】次に、本発明の第5の実施の形態を説明す
る。第5の実施の形態では、消失フラグ修正処理および
データセクタのデスクランブル処理をソフトウェアにて
行う場合について説明する。
る。第5の実施の形態では、消失フラグ修正処理および
データセクタのデスクランブル処理をソフトウェアにて
行う場合について説明する。
【0137】図17のマイコンD(7D)は、RAM
(85D)から経路811にてPI誤り訂正の完了した
データセクタを読み込み、マイコンD(7D)がデータ
セクタのデスクランブルおよびEDCによる誤り検出処
理を行う。また、マイコンD(7D)は、修正前の消失
フラグをフラグバッファD(82D)から経路812に
て読み込み、前記EDC検出結果を用いて消失フラグの
修正処理を行いフラグバッファD(82D)に書き戻
す。
(85D)から経路811にてPI誤り訂正の完了した
データセクタを読み込み、マイコンD(7D)がデータ
セクタのデスクランブルおよびEDCによる誤り検出処
理を行う。また、マイコンD(7D)は、修正前の消失
フラグをフラグバッファD(82D)から経路812に
て読み込み、前記EDC検出結果を用いて消失フラグの
修正処理を行いフラグバッファD(82D)に書き戻
す。
【0138】また、上述の第4の実施の形態のようにP
O誤り訂正の完了したECCブロックの各データセクタ
に対して消失フラグの再修正を行う場合も、前述と同様
にマイコンD(7D)は、経路811からPO誤り訂正
の完了したデータセクタを読み込み、経路812からP
I訂正時に修正された消失フラグを再読み込みし、デー
タセクタのデスクランブルおよびEDCによる誤り検出
処理を行い、EDCによる誤り検出結果を用いて消失フ
ラグの修正処理を実行し、フラグバッファD(82D)
に書き戻す。
O誤り訂正の完了したECCブロックの各データセクタ
に対して消失フラグの再修正を行う場合も、前述と同様
にマイコンD(7D)は、経路811からPO誤り訂正
の完了したデータセクタを読み込み、経路812からP
I訂正時に修正された消失フラグを再読み込みし、デー
タセクタのデスクランブルおよびEDCによる誤り検出
処理を行い、EDCによる誤り検出結果を用いて消失フ
ラグの修正処理を実行し、フラグバッファD(82D)
に書き戻す。
【0139】なお、消失フラグの格納先に専用の記憶手
段としてフラグバッファD(82D)を用いているが、
記憶手段としては、これに限らずRAM(85D)を用
いてもよい。この場合、経路812は経路811と共用
となり、マイコンD(7D)は経路811から訂正後の
データセクタと消失フラグを読み込む。
段としてフラグバッファD(82D)を用いているが、
記憶手段としては、これに限らずRAM(85D)を用
いてもよい。この場合、経路812は経路811と共用
となり、マイコンD(7D)は経路811から訂正後の
データセクタと消失フラグを読み込む。
【0140】また、経路811はRAM(85D)から
の直結としているが、これをマイコンD(7D)とEM
IF84とを結ぶとしてもよい。この場合、データセク
タのマイコンD(7D)への出力および消失フラグの入
出力はEMIF84が一括管理する。
の直結としているが、これをマイコンD(7D)とEM
IF84とを結ぶとしてもよい。この場合、データセク
タのマイコンD(7D)への出力および消失フラグの入
出力はEMIF84が一括管理する。
【0141】消失フラグ修正処理およびデータセクタの
デスクランブル処理をソフトウェアで処理する場合、ハ
ードウェアに対して処理時間はかかるが、回路規模の点
では、経路811、812の追加のみで済むためコスト
の面で有効である。
デスクランブル処理をソフトウェアで処理する場合、ハ
ードウェアに対して処理時間はかかるが、回路規模の点
では、経路811、812の追加のみで済むためコスト
の面で有効である。
【0142】なお第5の実施の形態では(消失フラグの
修正処理)と(データセクタのデスクランブルおよびE
DCによる誤り検出処理)の両方をソフトウェア処理し
た場合について説明したが、(消失フラグ修正処理)ま
たは(データセクタのデスクランブルおよびEDCによ
る誤り検出処理)のどちらか一方のみをソフトウェア処
理としてもよい。
修正処理)と(データセクタのデスクランブルおよびE
DCによる誤り検出処理)の両方をソフトウェア処理し
た場合について説明したが、(消失フラグ修正処理)ま
たは(データセクタのデスクランブルおよびEDCによ
る誤り検出処理)のどちらか一方のみをソフトウェア処
理としてもよい。
【0143】以上、本発明の実施の形態について説明し
た。なお、図1、図8、および図13ではオンザフライ
処理(特定時間内に規定の処理を必ず完了すること)を
想定し、EDC検出回路87とEDC&デスクランブル
回路88の2つの独立した回路を用いているが、両者は
データセクタのユーザデータ部分のデスクランブル処理
とEDCによる誤り検出処理を行うという点は共通して
いるので、図1、図8、および図13のEDC検出回路
87をEDC&デスクランブル回路88と共通化しても
よい。この場合、オンザフライ処理ではなくなるが、回
路の共通化が可能であり回路規模およびコストの面で有
利である。
た。なお、図1、図8、および図13ではオンザフライ
処理(特定時間内に規定の処理を必ず完了すること)を
想定し、EDC検出回路87とEDC&デスクランブル
回路88の2つの独立した回路を用いているが、両者は
データセクタのユーザデータ部分のデスクランブル処理
とEDCによる誤り検出処理を行うという点は共通して
いるので、図1、図8、および図13のEDC検出回路
87をEDC&デスクランブル回路88と共通化しても
よい。この場合、オンザフライ処理ではなくなるが、回
路の共通化が可能であり回路規模およびコストの面で有
利である。
【0144】また、本発明の第1〜第5の実施の形態に
述べたフラグ修正処理(図2のSP9、図16のSP5
3)は、1ECCブロックの全データセクタに対して実
行するとしたが、フラグ修正処理は、特定の条件を満た
すデータセクタに対してのみ、EDCによる誤り検出処
理を反映した消失フラグ修正処理を行うとすることもで
きる。特定の条件とは、例えば、訂正不能または限界訂
正のPI行があるデータセクタに対してのみフラグ修正
処理を行う、または、誤りを所定個数以上訂正したPI
行があるデータセクタに対してのみフラグ修正処理を行
う、または、誤りの検出されなかったデータセクタに対
してのみフラグ修正処理を行うなどである。この場合、
データセクタに対して選択的にフラグ修正処理を行うの
で、フラグ修正処理時間を削減できる。
述べたフラグ修正処理(図2のSP9、図16のSP5
3)は、1ECCブロックの全データセクタに対して実
行するとしたが、フラグ修正処理は、特定の条件を満た
すデータセクタに対してのみ、EDCによる誤り検出処
理を反映した消失フラグ修正処理を行うとすることもで
きる。特定の条件とは、例えば、訂正不能または限界訂
正のPI行があるデータセクタに対してのみフラグ修正
処理を行う、または、誤りを所定個数以上訂正したPI
行があるデータセクタに対してのみフラグ修正処理を行
う、または、誤りの検出されなかったデータセクタに対
してのみフラグ修正処理を行うなどである。この場合、
データセクタに対して選択的にフラグ修正処理を行うの
で、フラグ修正処理時間を削減できる。
【0145】なお、本発明の実施の形態としてDVD装
置を用いて説明したが、適用の範囲はこれに限らず、光
ディスクであるMOやCD−ROM、磁気記録媒体であ
るハードディスク、さらにモデムなどの通信分野にも適
用することも可能である。
置を用いて説明したが、適用の範囲はこれに限らず、光
ディスクであるMOやCD−ROM、磁気記録媒体であ
るハードディスク、さらにモデムなどの通信分野にも適
用することも可能である。
【0146】
【発明の効果】本発明によれば、従来のDVD積符号フ
ォーマットに代表される、誤り検出符号が付加されたE
CCブロックに対し、その構成を変更することなくPO
系列の訂正に用いる消失フラグを従来よりも高性能に生
成することができる。
ォーマットに代表される、誤り検出符号が付加されたE
CCブロックに対し、その構成を変更することなくPO
系列の訂正に用いる消失フラグを従来よりも高性能に生
成することができる。
【0147】また本発明の誤り訂正装置によれば、積符
号の第1方向に対して誤り訂正を行い、第1方向の訂正
完了したデータセクタに対し誤り検出符号を用いた誤り
検出処理を行い、得られた検出結果により、誤りなしと
判定されたデータセクタに対し、訂正不能または限界訂
正の符号語が存在する場合、この消失フラグを消失登録
から除外するよう制御し、誤りありと判定されたデータ
セクタに対しては、訂正不能または限界訂正の符号語が
存在する場合、これを消失フラグとして登録するよう制
御するので、訂正不能または限界訂正時に生成された消
失フラグのうち、データセクタ部分は正しく訂正された
PI行の消失フラグが除去される。このため「空消失」
の発生を押さえることができる。
号の第1方向に対して誤り訂正を行い、第1方向の訂正
完了したデータセクタに対し誤り検出符号を用いた誤り
検出処理を行い、得られた検出結果により、誤りなしと
判定されたデータセクタに対し、訂正不能または限界訂
正の符号語が存在する場合、この消失フラグを消失登録
から除外するよう制御し、誤りありと判定されたデータ
セクタに対しては、訂正不能または限界訂正の符号語が
存在する場合、これを消失フラグとして登録するよう制
御するので、訂正不能または限界訂正時に生成された消
失フラグのうち、データセクタ部分は正しく訂正された
PI行の消失フラグが除去される。このため「空消失」
の発生を押さえることができる。
【0148】さらに、誤り検出符号を用いた誤り検出処
理で誤りありと判定されたデータセクタに対し、訂正不
能または限界訂正の符号語が存在する場合、これを消失
フラグとして登録し、訂正不能および限界訂正のない場
合は、データセクタ内で所定個数以上の訂正箇所のあっ
た符号語についてフラグをたて、これを登録するように
したので、「空消失」の発生を押さえることができるだ
けでなく、限界訂正・訂正不能がないが、誤訂正により
データセクタに誤りが残っている場合にも、その誤り位
置の候補を絞り込むことができ「消失登録もれ」を新た
に消失登録できる。
理で誤りありと判定されたデータセクタに対し、訂正不
能または限界訂正の符号語が存在する場合、これを消失
フラグとして登録し、訂正不能および限界訂正のない場
合は、データセクタ内で所定個数以上の訂正箇所のあっ
た符号語についてフラグをたて、これを登録するように
したので、「空消失」の発生を押さえることができるだ
けでなく、限界訂正・訂正不能がないが、誤訂正により
データセクタに誤りが残っている場合にも、その誤り位
置の候補を絞り込むことができ「消失登録もれ」を新た
に消失登録できる。
【図1】第1の実施の形態の装置の構成の全体図
【図2】第1、第2、および第3の実施の形態の訂正処
理全体を示すフローチャート図
理全体を示すフローチャート図
【図3】第1の実施の形態のECC回路Aのブロック図
【図4】EDC検出回路の構成図
【図5】第1の実施の形態のフラグ修正回路Aの構成図
【図6】第1の実施の形態のフラグ修正処理を示すフロ
ーチャート図
ーチャート図
【図7】第1の実施の形態のフラグ処理の具体例を示す
図
図
【図8】第2の実施の形態の装置の構成の全体図
【図9】第2の実施の形態のECC回路Bのブロック図
【図10】第2の実施の形態のフラグ修正回路Bの構成
図
図
【図11】第2の実施の形態のフラグ修正処理を示すフ
ローチャート図
ローチャート図
【図12】第2の実施の形態のフラグ処理の具体例を示
す図
す図
【図13】第3の実施の形態の装置の構成の全体図
【図14】第3の実施の形態のECC回路Cのブロック
図
図
【図15】第3の実施の形態のフラグ修正回路Cの構成
図
図
【図16】第4の実施の形態の訂正処理全体を示すフロ
ーチャート図
ーチャート図
【図17】第5の実施の形態の装置の構成の全体図
【図18】DVDの1ECCブロックの構成図
【図19】DVDの1データセクタフォーマット図
【図20】1ECCブロックの構成図
【図21】従来の訂正処理のフローチャート図
7…信号処理装置およびECCシステムコントローラ制
御用マイコン、8A,8B,8C…信号処理装置、80
…ECCシステムコントローラ、82…消失フラグ格納
用フラグバッファ、83A,83B,83C…ECC回
路、84…EMIF(ECC Memory InterFace)、86
A,86B,86C…消失フラグ修正処理を行うフラグ
修正回路、87…EDC検出回路、101…1データセ
クタ、105…EDC(Error Detection Code)、SP
1〜SP12…PI系列の誤り訂正処理フローチャー
ト、SP13〜SP24…PO系列の誤り訂正処理フロ
ーチャート、SP31〜SP34…消失フラグ修正処理
フローチャート、SP41〜SP49…消失フラグ修正
処理フローチャート、SP61〜SP69…PI系列の
誤り訂正処理フローチャート、SP70〜SP81…P
O系列の誤り訂正処理フローチャート、801…信号処
理装置内、各回路ブロックを制御する制御バス、830
5A,8305B,8305C…訂正個数判定部、86
01A,8601B,8601C…フラグ修正回路を制
御する制御部、8602…テンポラリフラグバッファ、
8604…誤り個数格納メモリ、8607…PI行番号
格納部、8701…EDC制御部、8702…デスクラ
ンブラ、8703…EDC検出部。
御用マイコン、8A,8B,8C…信号処理装置、80
…ECCシステムコントローラ、82…消失フラグ格納
用フラグバッファ、83A,83B,83C…ECC回
路、84…EMIF(ECC Memory InterFace)、86
A,86B,86C…消失フラグ修正処理を行うフラグ
修正回路、87…EDC検出回路、101…1データセ
クタ、105…EDC(Error Detection Code)、SP
1〜SP12…PI系列の誤り訂正処理フローチャー
ト、SP13〜SP24…PO系列の誤り訂正処理フロ
ーチャート、SP31〜SP34…消失フラグ修正処理
フローチャート、SP41〜SP49…消失フラグ修正
処理フローチャート、SP61〜SP69…PI系列の
誤り訂正処理フローチャート、SP70〜SP81…P
O系列の誤り訂正処理フローチャート、801…信号処
理装置内、各回路ブロックを制御する制御バス、830
5A,8305B,8305C…訂正個数判定部、86
01A,8601B,8601C…フラグ修正回路を制
御する制御部、8602…テンポラリフラグバッファ、
8604…誤り個数格納メモリ、8607…PI行番号
格納部、8701…EDC制御部、8702…デスクラ
ンブラ、8703…EDC検出部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 磯野 聡一 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 中井 康介 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 笹野 隆昭 東京都小平市上水本町五丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 河合 和彦 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内 Fターム(参考) 5J065 AA03 AB01 AC03 AD02 AD03 AE06 AG02 AH06
Claims (15)
- 【請求項1】復号対象となるデータブロックが複数のデ
ータセクタから構成され、各データセクタに誤り検出符
号を付加した構成をとる積符号に関しての誤り訂正装置
であって、 前記構成をとる積符号を格納するための記憶手段と、 積符号の第1方向および第2方向の誤り訂正を行う誤り
訂正手段と、 誤り訂正結果を符号語単位で消失フラグとして生成する
フラグ生成手段と、 前記第1方向のデータブロック分の誤り訂正結果を示す
全消失フラグを格納するフラグ格納手段と、 前記第1方向の誤り訂正の完了したデータセクタに対し
前記誤り検出符号を用いてデータセクタの誤り検出を行
う誤り検出手段と、 前記誤り検出結果を参照して前記誤り訂正結果を示す消
失フラグを修正するフラグ修正手段とを備え、 積符号の第1方向に対して誤り訂正を行い、第1方向の
訂正完了したデータセクタに対し前記誤り検出符号を用
いた誤り検出処理を行い、得られた検出結果を用いて第
1方向の符号語の誤り訂正結果を示す消失フラグを修正
し、修正された消失フラグを用いて第2方向の誤り訂正
処理を行うことを特徴とする誤り訂正装置。 - 【請求項2】請求項1に記載の誤り訂正装置において、 前記フラグ修正手段はフラグ制御手段を備え、 該フラグ制御手段は、 前記誤り検出手段にて誤りなしと判定されたデータセク
タに対し、訂正不能または符号語の訂正能力の限界まで
行う限界訂正の符号語が存在する場合、該符号語の誤り
訂正結果を示す消失フラグをリセットし、該符号語を消
失登録から除外するよう制御し、 前記誤り検出手段にて誤りありと判定されたデータセク
タに対し、訂正不能または限界訂正の符号語が存在する
場合、該符号語の誤り訂正結果を示す消失フラグをセッ
トしたまま維持し、該符号語を消失登録するよう制御す
るものであることを特徴とする誤り訂正装置。 - 【請求項3】復号対象となるデータブロックが複数のデ
ータセクタから構成され、各データセクタに誤り検出符
号を付加した構成をとる積符号に関しての誤り訂正装置
であって、 前記構成をとる積符号を格納するための記憶手段と、 積符号の第1方向および第2方向の誤り訂正を行う誤り
訂正手段と、 誤り訂正結果を符号語単位で消失フラグとして生成する
とともに、各符号語に対する誤り個数を生成するフラグ
生成手段と、 前記第1方向のデータブロック分の誤り訂正結果を示す
全消失フラグを格納するフラグ格納手段と、 前記第1方向の各符号語に対する誤り個数を格納する誤
り個数記憶手段と、 前記第1方向の誤り訂正の完了したデータセクタに対し
前記誤り検出符号を用いてデータセクタの誤り検出を行
う誤り検出手段と、 前記誤り検出結果および前記誤り個数を参照して前記誤
り訂正結果を示す消失フラグを修正するフラグ修正手段
とを備え、 積符号の第1方向に対して誤り訂正を行い、第1方向の
訂正完了したデータセクタに対し前記誤り検出符号を用
いた誤り検出処理を行い、該検出結果および誤り個数を
用いて第1方向の符号語の誤り訂正結果を示す消失フラ
グを修正し、修正された消失フラグを用いて第2方向の
誤り訂正処理を行うことを特徴とする誤り訂正装置。 - 【請求項4】請求項3に記載の誤り訂正装置において、 前記フラグ修正手段はフラグ制御手段を備え、 該フラグ制御手段は、 前記誤り検出手段にて誤りありと判定されたデータセク
タに対し、訂正不能または限界訂正の符号語が存在する
場合は該符号語の誤り訂正結果を示す消失フラグをセッ
トしたまま維持し、訂正不能および限界訂正の符号語が
存在しない場合は、該データセクタ内で所定個数以上の
訂正箇所のあった符号語について消失フラグをセット
し、該符号語を消失登録するよう制御するものであるこ
とを特徴とする誤り訂正装置。 - 【請求項5】請求項3または4に記載の誤り訂正装置に
おいて、 さらに前記フラグ修正手段による修正処理後も、なお誤
りありとして消失フラグがセットされている第1方向の
符号語の行番号を、データブロック分記憶する行位置記
憶手段を備え、前記第2方向の誤り位置特定演算の際
に、該行位置記憶手段に格納された誤り位置を優先的に
使用することを特徴とする誤り訂正装置。 - 【請求項6】請求項1から5の何れか1つに記載の誤り
訂正装置において、 前記誤り検出手段および前記フラグ修正手段を用いた誤
り検出処理およびフラグ修正処理を、前記誤り訂正手段
による第1方向の誤り訂正処理と並行して行うことを特
徴とする誤り訂正装置。 - 【請求項7】請求項1から5の何れか1つに記載の誤り
訂正装置において、 前記誤り訂正手段の訂正結果に応じて、前記フラグ修正
手段によるフラグ修正処理の実行および不実行を制御す
ることを特徴とする誤り訂正装置。 - 【請求項8】請求項1から5の何れか1つに記載の誤り
訂正装置において、 前記第2方向の誤り訂正が完了した後も、前記フラグ格
納手段から前記フラグ修正手段により修正された消失フ
ラグを読み込み、前記第2方向の誤り訂正完了したデー
タセクタに対して、前記誤り検出符号を用いた誤り検出
処理を行い、得られた検出結果を用いて前記第1方向の
符号語の訂正結果を示す消失フラグを再修正するように
制御する手段をさらに備えたことを特徴とする誤り訂正
装置。 - 【請求項9】復号対象となるデータブロックが複数のデ
ータセクタから構成され、各データセクタに誤り検出符
号を付加した構成をとる積符号に関しての誤り訂正方法
であって、 前記データブロックの第1方向に対して誤り訂正を行
い、該誤り訂正結果を符号語単位で消失フラグとして生
成するステップと、 第1方向の誤り訂正が完了したデータセクタに対し、前
記誤り検出符号を用いて誤り検出を実行するステップ
と、 前記誤り検出結果を用いて、第1方向の誤り訂正により
生成された消失フラグを修正するステップと、 修正された消失フラグを用いて第2方向の誤り訂正処理
を行うステップとを備えたことを特徴とする誤り訂正方
法。 - 【請求項10】請求項9に記載の誤り訂正方法におい
て、 前記消失フラグを修正するステップは、 前記誤り検出にて誤りなしと判定されたデータセクタに
対し、訂正不能または符号語の訂正能力の限界まで行う
限界訂正の符号語が存在する場合、該符号語の誤り訂正
結果を示す消失フラグをリセットし、該符号語を消失登
録から除外するよう制御し、 前記誤り検出にて誤りありと判定されたデータセクタに
対し、訂正不能または限界訂正の符号語が存在する場
合、該符号語の誤り訂正結果を示す消失フラグをセット
したまま維持し、該符号語を消失登録するよう制御する
ものであることを特徴とする誤り訂正方法。 - 【請求項11】復号対象となるデータブロックが複数の
データセクタから構成され、各データセクタに誤り検出
符号を付加した構成をとる積符号に関しての誤り訂正方
法であって、 前記データブロックの第1方向に対して誤り訂正を行
い、該誤り訂正結果を符号語単位で消失フラグとして生
成するとともに、各符号語に対する誤り個数を生成する
ステップと、 第1方向の誤り訂正が完了したデータセクタに対し、前
記誤り検出符号を用いて誤り検出を実行するステップ
と、 前記誤り検出結果で誤りありと判定されたデータセクタ
に対し、訂正不能または限界訂正の符号語が存在する場
合は該符号語の誤り訂正結果を示す消失フラグをセット
したまま維持し、訂正不能および限界訂正の符号語が存
在しない場合は、該データセクタ内で所定個数以上の訂
正箇所のあった符号語について消失フラグをセットし、
該符号語を消失登録するよう制御することにより、第1
方向の誤り訂正により生成された消失フラグを修正する
ステップと、 修正された消失フラグを用いて第2方向の誤り訂正処理
を行うステップとを備えたことを特徴とする誤り訂正方
法。 - 【請求項12】請求項9から11の何れか1つに記載の
誤り訂正方法において、 前記第1方向の誤り訂正処理を、該第1方向の誤り訂正
処理がすでに完了したデータセクタに対する前記誤り検
出処理およびフラグ修正処理と並行して行うことを特徴
とする誤り訂正方法。 - 【請求項13】請求項9から11の何れか1つに記載の
誤り訂正方法において、 前記第2方向の誤り訂正が完了した後、訂正不能がある
場合に、前記第2方向の誤り訂正完了したデータセクタ
に対して、前記誤り検出符号を用いた誤り検出処理を行
い、得られた検出結果を用いて前記第1方向の符号語の
訂正結果を示す消失フラグを再修正することを特徴とす
る誤り訂正方法。 - 【請求項14】誤り訂正装置の復号対象となるデータブ
ロックが記録された光ディスク、光磁気ディスク、また
は磁気ディスクと、 該光ディスク、光磁気ディスク、または磁気ディスクか
ら波形を抽出する抽出手段と、 抽出された波形を均等化する波形均等化手段と、 均等化された波形をディジタルデータに変換する2値化
手段と、 前記光ディスクを回転する駆動手段と、 該駆動手段を制御するサーボ制御手段と、 請求項1から8の何れか1つに記載の誤り訂正装置を含
み、前記2値化手段から出力されるディジタルデータの
誤り訂正を行なう信号処理手段と、 前記サーボ制御手段および前記信号処理手段を制御する
システム制御手段と、 前記信号処理手段により訂正処理されたデータブロック
から所望のデータを抽出して出力する出力手段とを備え
たことを特徴とするDVDシステム、CD−ROMシス
テム、MOシステム、または磁気ディスクシステム。 - 【請求項15】請求項14に記載のDVDシステム、C
D−ROMシステム、MOシステム、または磁気ディス
クシステムにおいて、 さらに、前記出力手段から出力されたデータを画像また
は音声に変換する変換手段に出力するためのインターフ
ェース手段と、前記インターフェース手段から出力され
たデータを画像または音声に変換する変換手段とを備え
たことを特徴とするDVDシステム、CD−ROMシス
テム、MOシステム、または磁気ディスクシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10280991A JP2000113607A (ja) | 1998-10-02 | 1998-10-02 | 積符号誤り訂正装置および訂正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10280991A JP2000113607A (ja) | 1998-10-02 | 1998-10-02 | 積符号誤り訂正装置および訂正方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000113607A true JP2000113607A (ja) | 2000-04-21 |
Family
ID=17632745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10280991A Pending JP2000113607A (ja) | 1998-10-02 | 1998-10-02 | 積符号誤り訂正装置および訂正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000113607A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006132331A1 (ja) * | 2005-06-10 | 2006-12-14 | International Business Machines Corporation | 誤りを訂正するための装置、方法、及びプログラム |
JP2007012202A (ja) * | 2005-07-01 | 2007-01-18 | Sony Corp | エラー訂正処理装置、エラー訂正処理方法、再生装置 |
-
1998
- 1998-10-02 JP JP10280991A patent/JP2000113607A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006132331A1 (ja) * | 2005-06-10 | 2006-12-14 | International Business Machines Corporation | 誤りを訂正するための装置、方法、及びプログラム |
EP1901294A1 (en) * | 2005-06-10 | 2008-03-19 | International Business Machines Corporation | Error correcting device, method, and program |
EP1901294A4 (en) * | 2005-06-10 | 2009-05-06 | Ibm | ERROR CORRECTION DEVICE, PROCESS AND PROGRAM |
US8108752B2 (en) | 2005-06-10 | 2012-01-31 | International Business Machines Corporation | Error correcting device, method, and program |
JP4939409B2 (ja) * | 2005-06-10 | 2012-05-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 誤りを訂正するための装置、方法、及びプログラム |
JP2007012202A (ja) * | 2005-07-01 | 2007-01-18 | Sony Corp | エラー訂正処理装置、エラー訂正処理方法、再生装置 |
JP4577123B2 (ja) * | 2005-07-01 | 2010-11-10 | ソニー株式会社 | エラー訂正処理装置、エラー訂正処理方法、再生装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3239863B2 (ja) | データ復号処理装置および方法 | |
EP0998791B1 (en) | Concurrent row/column syndrome generator for a product code | |
US7644337B2 (en) | Error correction device, encoder, decoder, method, and information storage device | |
US20040257900A1 (en) | Data recording method, recording medium and reproduction apparatus | |
JPH0267825A (ja) | 誤り訂正回路 | |
US20100174954A1 (en) | Non-polynomial processing unit for soft-decision error correction coding | |
JP2000228634A (ja) | 消失訂正方法、及び消失訂正回路 | |
US20070198904A1 (en) | Error correction processing apparatus and error correction processing method | |
US7861136B2 (en) | Error correcting apparatus and error correcting method | |
JP3450756B2 (ja) | 誤り訂正方法および誤り訂正装置 | |
JP4988418B2 (ja) | 回転する記憶媒体の複数の層にデータを読み書きする方法、プログラム及びデータ記憶装置 | |
JP2001211086A (ja) | 選択的可変冗長性を具備する誤り訂正符号を与えるシステム及び方法 | |
JP2000113607A (ja) | 積符号誤り訂正装置および訂正方法 | |
JP2005512383A (ja) | 単純な復号化方法及び装置 | |
JP2005209286A (ja) | データ記録方法、記録媒体及び再生装置 | |
WO2004109694A1 (ja) | インタリーブデータに対する誤り訂正方法および装置 | |
US6694473B1 (en) | Parallel signal decoding method | |
US7185263B2 (en) | Method of joint decoding of possibly mutilated code words | |
JP3583904B2 (ja) | 誤り訂正装置および誤り訂正方法 | |
JP3740256B2 (ja) | 誤り訂正符号復号化装置及び誤り訂正符号復号化方法 | |
JP3476014B2 (ja) | データ処理方法 | |
JPH0824269B2 (ja) | 誤り訂正方法 | |
JP2005142812A (ja) | 誤り訂正方法、誤り訂正回路、および情報再生装置 | |
JP2002043952A (ja) | 誤り訂正装置および該誤り訂正装置を用いたデジタルデータ受信再生システム | |
JP2003173633A (ja) | 光ディスク装置 |