JP2000040781A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000040781A JP2000040781A JP10246023A JP24602398A JP2000040781A JP 2000040781 A JP2000040781 A JP 2000040781A JP 10246023 A JP10246023 A JP 10246023A JP 24602398 A JP24602398 A JP 24602398A JP 2000040781 A JP2000040781 A JP 2000040781A
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- semiconductor device
- lead
- external
- along
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Abstract
おける半導体装置の実装向きの選択の自由度を高める。 【解決手段】 所定厚みを有する平面視略矩形状の形態
に形成された樹脂パッケージ4に形成された第1の内部
リード10および第2の内部リード20と、第1の内部
リード10に連続するとともに樹脂パッケージ4の外部
に形成された第1の外部リード11と、第2の内部リー
ド20に連続するとともに樹脂パッケージ4の外部に形
成された第2の外部リード21と、を備えた半導体装置
Xにおいて、第1の外部リード11および第2の外部リ
ード21を、それらの基端部11a,21aが樹脂パッ
ケージ4の側面41(42)に沿うようにし、各基端部
11a,21aからさらに連続する各外部リード11,
21を樹脂パッケージ4の底面45に沿うようにした。
Description
などに面実装可能とされた樹脂パッケージ型の半導体装
置、とくに光センサの発光部または受光部として好適に
使用される半導体装置に関する。
型の半導体装置の一例を図27および図28に示す。こ
の半導体装置Yは、金属板を打ち抜き形成することによ
って得らるフレームから製造された、いわゆるフレーム
タイプの発光ダイオード(LED)として構成されたも
のである。具体的には、それぞれの一端部1a,2aど
うしが対峙するようにして一対のリード端子1,2が設
けられており、一方のリード端子1の一端部1aには半
導体チップ3(発光素子)が実装されており、この発光
素子3の上面30と他方のリード端子2の一端部2aと
がワイヤWを介して電気的に導通されている。そして、
発光素子3およびワイヤWを封入するようにして、かつ
発光素子3の直上が半球状の凸レンズ46となるように
してエポキシ樹脂などによって透明な樹脂パッケージ4
が形成されている。このような発光ダイオードYでは、
各リード端子1,2のうちの樹脂パッケージ4に封入さ
れた部位がそれぞれ内部リード10,20とされてお
り、各端子リード1,2のうちの樹脂パッケージ4から
延出する部位が外部リード11,12とされている。こ
れらの外部リード11,12は、それぞれがクランプ状
に屈曲されて、先端側が樹脂パッケージの底面45と同
等高さ位置において所定長さ水平に延びる水平部11
a,21aとされている。
は、適宜の回路基板5などに面実装されて各種の光源、
たとえば光センサの発光部などとして使用される。上記
発光ダイオードYを回路基板5に実装する場合には、い
わゆるハンダリフローの手法が一般的に採用されてい
る。このハンダリフローの手法では、各外部リード1
1,21の水平部11a,21aの裏面側または回路基
板5の端子パッド50にクリームハンダを予め塗布して
おき、各水平部11a,21aと上記端子パッド50と
を対応させて発光ダイオードYを上記回路基板5に載置
した状態でリフロー炉に搬入することによって発光ダイ
オードYが回路基板5に実装される。このリフロー炉で
は、ハンダペーストが200℃程度にまで加熱されて再
溶融させられるが、発光ダイオードYが実装された回路
基板5をリフロー炉から搬出して溶融ハンダを固化させ
れば上記発光ダイオードYが上記回路基板5に実装固定
される。
た発光ダイオードYでは、これを回路基板5に実装する
際の実装面が各外部リード11,21の水平部11a,
21bのみであるため、実装状態における発光ダイオー
ドYから発せられる光の向きが一義的に定められてしま
う。すなわち、上記発光素子3の上面30が発光面とさ
れている場合には、回路基板5の上方に向けて光を発す
るようにしか発光ダイオードYを実装することができ
ず、回路基板5と平行に光を発するように発光ダイオー
ドYを実装することはできない。したがって、回路基板
5と平行に光を発するようにするためには、発光面が外
部リード11,21の水平部11a,21a(回路基板
5)に対して垂直状とされた別の発光ダイオードが必要
となる。このように、従来の発光ダイオードYにおいて
は、光を発すべき方向に応じて発光ダイオードを使い分
ける必要があり不便である。このような不具合は、半導
体チップ3として受光素子が採用されてフォトダイオー
ドやフォトトランジスタとして構成された半導体装置に
おいても同様に生じうる。
されたものであって、回路基板などに半導体装置を実装
する場合における半導体装置の実装向きの選択の自由度
を高めることをその課題としている。
は、次の技術的手段を講じている。
供される半導体装置は、半導体チップが搭載される第1
の内部リードと、上記半導体チップとワイヤを介して導
通接続される第2の内部リードと、上記半導体チップ、
ワイヤ、第1内部リードおよび第2の内部リードを封入
するようにして所定厚みを有する平面視略矩形状の形態
に形成された樹脂パッケージと、上記第1の内部リード
に連続するとともに上記樹脂パッケージの第1の側面側
に形成された第1の外部リードと、上記第2の内部リー
ドに連続するとともに上記第1の側面側に形成された第
2の外部リードと、を備えた半導体装置であって、上記
第1の外部リードおよび第2の外部リードは、それらの
基端部が上記第1の側面に沿うようになされているとと
もに、上記第1の側面からさらに連続する各外部リード
が上記樹脂パッケージの底面に沿うようになされている
ことを特徴としている。なお、半導体チップとしては、
発光素子または受光素子などが好適に採用され、上記半
導体装置が発光ダイオード、フォトダイオードあるいは
フォトトランジスタなどとして構成される。
の側面に、第1の外部リードおよび第2の外部リードの
それぞれの基端部が沿うようになされて、これらの基端
部がそれぞれ面実装用の外部端子部とされている。第1
の外部リードは、半導体チップが実装された第1の内部
リードに連続するものであり、第2の外部リードは半導
体チップとワイヤを介して導通接続される第2の内部リ
ードに連続するものであるから、上記第1の側面にはア
ノード(陽極端子)およびカソード(陰極端子)がそれ
ぞれ形成されていることになる。しかも、樹脂パッケー
ジの底面にも第1の外部リードおよび第2の外部リード
のそれぞれが形成されていることから、上記底面にもア
ノードおよびカソードがそれぞれ形成されていることに
なる。このように、上記構成の半導体装置では、アノー
ドおよびカソードの対が上記樹脂パッケージの第1の側
面および第2の側面にそれぞれ形成されている。このた
め、上記構成の半導体装置では、上記第1の側面を回路
基板などの実装対象に対する実装面として上記半導体装
置を実装することがでるとともに、底面をも実装面とす
ることができ、半導体装置を実装する際における実装向
きの選択の自由度が高められている。したがって、半導
体装置の種類や回路基板などにおける配置に応じて実装
面を使い分けることができる。
て構成された半導体装置では、上記半導体チップ(発光
素子)の上面が発光面とされている場合を考えれば、樹
脂パッケージの第1の側面を実装面とすれば発光面が回
路基板などの実装対象に対して起立状とされ、回路基板
などの表面に対して平行に光を発するようにすることが
できる。一方、上記樹脂パッケージの底面を実装面とす
れば、発光面が回路基板などの実装対象の表面に対して
平行となり、回路基板などの表面に対して垂直に光を発
するようにすることができる。もちろん、フォトダイオ
ードとして構成された半導体装置においては、実装面を
適宜選択すれば、実装対象となる回路基板などに対して
平行に進行してくる光を受光するようにも、回路基板な
どに向けて垂直に進行してくる光を受光するようにも構
成することができる。
板などの実装対象に平行となる光を発し、あるいは平行
な光を受光できる半導体装置や、垂直光を発光でき、あ
るいは受光できる半導体装置を種類などに応じて使い分
ける必要がなく、便利である。
の内部リードに連続し、かつ上記第1の側面に対向する
第2の側面側に形成された第3の外部リードと、上記第
2の内部リードに連続し、かつ上記第2の側面側に形成
された第4の外部リードと、をさらに有し、上記第3の
外部リードおよび第4の外部リードは、それぞれの基端
部が上記第2の側面に沿うようになされているととも
に、上記第2の側面からさらに連続する各外部リードが
上記底面に沿うようになされている。
の側面に、第3および第4の外部リードがそれぞれ形成
されている。第3の外部リードは、第1の内部リードに
連続するものであり、第4の外部リードは、第2の内部
リードに連続するものであるから、上記第2の側面にも
アノードおよびカソードの対が形成されている。このた
め、上記構成では、上記第2の側面をも実装面とするこ
とができ、半導体装置を回路基板などに実装する際の実
装向きの選択の自由度がさらに高められる。
第1の内部リードと導通する第1および第3の外部リー
ド、および第2の内部リードと導通する第2および第4
の外部リードがそれぞれ形成され、計4個の外部リード
が形成されている。このため、樹脂パッケージの底面を
実装面とすれば、実装対象との接続箇所が4ヵ所とな
り、実装対象に対して良好に確実かつ良好に実装するこ
とができる。しかも、各外部リードを樹脂パッケージの
底面における四隅部またはその近傍にそれぞれ離散的に
形成すれば、上記半導体装置を実装する際に使用されハ
ンダペーストの再溶融時におけるセルフアライメント効
果を期待でき、上記半導体装置の実装精度を向上させる
ことができる。
記第1の外部リードおよび第3の外部リードの先端部
は、上記底面から上記第1の側面および第2の側面のそ
れぞれに繋がる第3の側面側にまで連続して、この第3
の側面に沿うようにしてそれぞれ形成されており、上記
第2の外部リードおよび第4の外部リードの先端部は、
上記第3の側面に対向する第4の側面側にまで連続し
て、この第4の側面に沿うようにしてそれぞれ形成され
ている。
パッケージの第1の側面、底面および第3の側面に連続
して形成されているために、樹脂パッケージの底面側の
角部が第1の外部リードによって囲まれており、同様に
して、第2の外部リードないし第3の外部リードによっ
て樹脂パッケージの底面側のその他の角部が囲まれてい
る。このように、上記構成の半導体装置では、上記半導
体装置の底面側の角部が各外部リードによって囲まれて
補強されることになる。樹脂パッケージにおける角部
は、半導体装置を取り扱う際に他の部材など干渉して欠
けやすい部位であるが、このようにして樹脂パッケージ
の角部が補強されていれば、樹脂パッケージが欠けにく
いといった利点が得られる。
第1の外部リードおよび第2の外部リードは、それぞれ
2つの先端部を有する分岐状とされており、それぞれの
外部リードの一方の先端部は上記底面に沿うようになさ
れているとともに、他方の先端部は上記第1の側面の両
側端縁からそれぞれ突出するようにして上記第1の側面
と略同一平面において広がっている。
ードの対が樹脂パッケージの第1の側面および底面にそ
れぞれ形成されているために、上記第1の側面および底
面のそれぞれを実装面とすることができるのはいうまで
もない。また、上記構成では、上記第1の側面側を実装
面とする場合には、第1の側面と略同一平面において広
がる第1および第2の外部リードのそれぞれの他方の先
端部が回路基板などの実装対象物と接続される。これら
他方の先端部は、第1の側面の側端縁から突出して形成
されているために、これによって樹脂パッケージの全長
よりも半導体装置の全長のほうが長くなされている。し
たがって、樹脂パッケージの側面や底面に沿うようにし
て外部リードが形成された半導体装置と比較すれば、樹
脂パッケージから各外部リードの他方の先端部を突出し
て形成されている場合のほうがより安定して回路基板な
どに実装されることになる。しかも、半導体装置の実装
にはハンダリフローの手法が一般的に採用されるが、外
部リードにおける接続領域の一部が樹脂パッケージから
突出状とされた構成では、突出した部分の上面にまで再
溶融したハンダペーストが乗り上げ、この状態でハンダ
が固化して半導体装置が回路基板などに実装されるた
め、より強固な接続状態を達成することができる。
外部リードを、それぞれ2つの先端部を有する分岐状と
し、それぞれの外部リードの一方の先端部を上記樹脂パ
ッケージの底面に沿うようにするとともに、他方の先端
部が上記第2の側面の両側端縁からそれぞれ突出するよ
うにして上記第2の側面と略同一平面において広がるよ
うに構成してもよい。この構成でも、上記樹脂パッケー
ジの第2の側面側を実装面とする場合に、より強固に半
導体装置を回路基板などに実装することができるといっ
た利点が得られる。
第1の外部リードないし第4の外部リードは、それぞれ
2つの先端部を有する分岐状とされているとともに、そ
れぞれの外部リードの一方の先端部が上記底面に沿うよ
うになされており、かつ、上記第1の外部リードおよび
第3の外部リードの他方の先端部が上記第1の側面およ
び第2の側面のそれぞれに繋がる第3の側面に沿うよう
になされているとともに、上記第2の外部リードおよび
第4の外部リードの他方の先端部が上記第3の側面に対
向する第4の側面に沿うようになされている。
底面における四隅部が各外部リードによって囲まれた恰
好とされており、上記四隅部が補強されることになる。
導体装置は、半導体チップが搭載される第1の内部リー
ドと、上記半導体チップとワイヤを介して導通接続され
る第2の内部リードと、上記半導体チップ、ワイヤ、第
1の内部リードおよび第2の内部リードを封入するよう
にして所定厚みを有する平面視略矩形状の形態に形成さ
れた樹脂パッケージと、上記第1の内部リードに連続す
るとともに上記樹脂パッケージの第1の側面側に形成さ
れた第1の外部リードと、上記第2の内部リードに連続
するとともに上記第1の側面に対向する第2の側面側に
形成された第2の外部リードと、を備えた半導体装置で
あって、上記第1の外部リードは、その基端部が上記第
1の側面に沿うようになされているとともに、上記第1
の側面からさらに連続して上記樹脂パッケージの底面、
および上記第1の側面および第2の側面のそれぞれに連
続する第3の側面に沿うようになされており、上記第2
の外部リードは、その基端部が上記第2の側面に沿うよ
うになされているとともに、上記第2の側面からさらに
連続して上記樹脂パッケージの底面および上記第3の側
面に沿うようになされていることを特徴としている。な
お、半導体チップとしては、発光素子または受光素子な
どが好適に採用され、上記半導体装置が発光ダイオー
ド、フォトダイオードあるいはフォトトランジスタなど
として構成される。
に、第1の外部リードの一部および第2の外部リードの
一部が沿うようになされて、それぞれの部分が面実装用
の外部端子部とされている。第1の外部リードは、半導
体チップが実装された第1の内部リードに連続するもの
であり、第2の外部リードは半導体チップとワイヤを介
して導通接続される第2の内部リードに連続するもので
あるから、上記第1の側面にはアノードおよびカソード
がそれぞれ形成されていることになる。しかも、樹脂パ
ッケージの第3の側面にも第1の外部リードおよび第2
の外部リードのそれぞれが形成されていることから、上
記第3の側面にもアノードおよびカソードがそれぞれ形
成されていることになる。このように、上記構成の半導
体装置では、アノードおよびカソードの対が上記樹脂パ
ッケージの底面および第3の側面に形成されている。こ
のため、上記半導体装置では、上記底面側を回路基板な
どの実装対象に対する実装面として上記半導体装置を実
装することがでるとともに、第3の側面側をも実装面と
することができ、半導体装置を実装する際における実装
向きの選択の自由度が高められている。したがって、半
導体装置の種類や回路基板などにおける配置に応じて実
装面を使い分けることができる。
の第1の側面、底面、および第3の側面に沿うように
し、第2の外部リードを第2の側面、底面、および第3
の側面に沿うようにする構成としては、次の構成を採用
することができる。すなわち、上記第1の外部リードお
よび第2の外部リードを、上記樹脂パッケージの底面か
らさらに連続して上記第3の側面に沿うようにしてもよ
く、また上記第1の外部リードおよび第2の外部リード
を、それぞれ2つの先端部を有する分岐状とし、それぞ
れの外部リードの一方の先端部を上記樹脂パッケージの
底面に沿うようにするとともに、他方の先端部のそれぞ
れを上記第3の側面に沿うようにしてもよい。
の内部リードに連続するとともにその基端部が上記第1
の側面に沿うようになされた第3の外部リードと、上記
第2の内部リードに連続するとともにその基端部が上記
第2の側面に沿うようになされた第4の外部リードと、
をさらに有し、かつ、上記第3の外部リードは、上記第
1の側面から連続して上記底面および上記第3の側面に
対向する第4の側面に沿うようになされており、上記第
4の外部リードは、上記第2の側面から連続して上記底
面および第4の側面に沿うようなされている。
いては、第1の内部リードと導通する第1および第3の
外部リード、および第2の内部リードと導通する第2お
よび第4の外部リードがそれぞれ形成され、計4個の外
部リードが形成されている。このため、樹脂パッケージ
の底面を実装面とすれば、実装対象との接続箇所が4ヵ
所となり、実装対象に対して良好に確実かつ良好に実装
することができる。しかも、各外部リードを樹脂パッケ
ージの底面における四隅部またはその近傍にそれぞれ離
散的に形成すれば、上記半導体装置を実装する際に使用
されハンダペーストの再溶融時におけるセルフアライメ
ント効果を期待でき、上記半導体装置の実装精度を向上
させることができる。
構成としては、次の構成を採用することができる。すな
わち、上記第3の外部リードおよび第4の外部リード
を、上記樹脂パッケージの底面からさらに連続させて上
記第4の側面に沿うようにしてもよく、また上記第3の
外部リードおよび第4の外部リードを、それぞれ2つの
先端部を有する分岐状とし、それぞれの外部リードの一
方の先端部を上記樹脂パッケージの底面に沿うようにす
るとともに、他方の先端部のそれぞれを上記第4の側面
に沿うようにしてもよい。
ッケージの底面および第3の側面に加えて、第4の側面
にもアノードおよびカソードの対が形成されている。こ
のため、第4の側面をも実装面とすることができ、実装
面の選択の自由度がさらに高められる。しかも、上記樹
脂パッケージ底面における四隅部が各外部リードによっ
て囲まれた恰好とされており、上記四隅部が補強されて
いる。
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
形態を、図面を参照して具体的に説明する。図1は、本
願発明の第1の実施形態に係る半導体装置の一例を表す
全体斜視図、図2は、図1のII−II線に沿う断面図、図
3は、図1の半導体装置の平面透視図、図4は、図1の
半導体装置の底面図である。なお、これらの図におい
て、従来例の半導体装置を説明するために参照した図面
に表された部材および要素などと同等なものには同一の
符号を付してある。
装置Xは、金属板を打ち抜き形成するなどして得らるリ
ードフレームから製造された、いわゆるフレームタイプ
の半導体装置Xとして構成されたものであり、本実施形
態では発光ダイオードとして構成された半導体装置Xに
ついて説明する。具体的には、上記半導体装置Xは、半
導体チップとしての発光素子3が実装される第1リード
端子1と、上記発光素子3の上面30とワイヤWを介し
て電気的に導通される第2のリード端子2と、上記発光
素子3およびワイヤWを封入するようにして直方体状に
形成された樹脂パッケージ4と、を備えて大略構成され
ている。
上記第1のリード端子1は、上記樹脂パッケージ4内に
封入された第1の内部リード10と、上記樹脂パッケー
ジ4の外部において屈曲形成された第1および第3の外
部リード11,12とを有している。
ッケージ4の第1の側面41と第2の側面42の間にお
いて上記樹脂パッケージ4の底面45に対して平行に延
びる内部リード本体部10aを有しており、この内部リ
ード本体部10aの中央部から上記樹脂パッケージ4の
中心側に突出するようにして上記発光素子3が実装され
るダイボンディングパッド10bが形成されている。
2は、上記第1の内部リード10の両端部からそれぞれ
連続して形成されており、第1および第3の外部リード
11,12の基端部は、上記樹脂パッケージ4の第1の
側面41および第2の側面42にそれぞれ沿うようして
下方に延びる第1外部端子部11a,12aとされてい
る。そして、さらに連続して上記樹脂パッケージ4の底
面45にまで上記第1および第3の外部リードが形成さ
れてそれぞれ第2外部端子部11b,12bとされてお
り、第1および第3の外部リード11,12の先端部
は、上記樹脂パッケージ4の第3の側面43に沿うよう
にして上方に延びる第3外部端子部11c,12cとさ
れている。すなわち、上記第1および第3の外部リード
11,12によって、上記樹脂パッケージ4の底面45
側の角部のうちの2つが囲まれた恰好とされている。
上記第2の端子リード2は、上記樹脂パッケージ4内に
封入された第2の内部リード20と、上記樹脂パッケー
ジ4の外部において屈曲形成された第2および第4の外
部リード21,22とを有している。
ッケージ4の第1の側面41および第2の側面42間に
おいて上記樹脂パッケージ4の底面45に対して平行に
延びるようにして形成されている。上記したように、上
記第2の内部リード20の中央部は、ワイヤWを介して
上記発光素子3の上面30と繋げられている。このワイ
ヤWは、たとえば金などによって構成されている。
2は、上記第2の内部リード20の両端部から連続して
形成されており、第2および第4の外部リード21,2
2の基端部は、上記樹脂パッケージ4の第1の側面41
および第2の側面42にそれぞれ沿うようして下方に延
びる第1外部端子部21a,22aとされている。そし
て、さらに連続して上記樹脂パッケージ4の底面45お
よび第3の側面43に沿うようにして第2外部端子部2
1b,22bおよび第3外部端子部21c,22cがそ
れぞれ形成されている。このように、上記第2および第
4の外部リード21,22によって、上記樹脂パッケー
ジ4の底面側の角部のうちの残りの2つが囲まれた恰好
とされており、結局、上記各外部リード11,…によっ
て上記樹脂パッケージ4における底面45側の各角部が
実質的に保護されている。
形などによって形成されており、上方に突出する半球状
の集光レンズ部46を有しているが、全体形状としては
直方体状とされている。上記集光レンズ部46は、発光
素子3から発せられた光が四方に拡散しないようにする
ために設けられたものである。
図1に良く表れているように、上記樹脂パッケージ4の
第1の側面41には、第1の内部リード10に導通する
第1の外部リード11の第1外部端子部11aが形成さ
れているとともに、第2の内部リード20に導通する第
2の外部リード21の第1外部端子部21aが形成され
ている。すなわち、上記第1の側面41には、アノード
およびカソードの対が形成されており、第1の側面を回
路基板などの実装対象に対する実装面とすることができ
る。また、図3および図4に良く表れているように、上
記樹脂パッケージ4の第2の側面42にも、第1および
第2の内部リード10,20のそれぞれと導通する第3
の外部リード12の第1外部端子部12aおよび第4の
外部リード22の第1外部端子部22aがそれぞれ形成
されているため、第2の側面を実装面とすることができ
る。さらに、図4に良く表れているように、上記樹脂パ
ッケージ4の底面45には、上記第1および第3の外部
リード11,12の第2外部端子部11b,12bがそ
れぞれ形成されているとともに、上記第2および第4の
外部リード21,22の第2外部端子部21b,22b
がそれぞれ形成されているため、底面45をも実装面と
することができる。
について図5ないし図11を参照しつつ簡単に説明する
が、便宜上、この製造方法に使用されるリードフレーム
6について図5を参照しつつ先に説明する。なお、図5
は、上記半導体装置の製造に用いられるリードフレーム
の平面図、図6は、ワイヤボンディング工程を説明する
ための図、図7は、樹脂パッケージング工程を説明する
ための断面図、図8は、上記半導体装置の外部リードを
フォーミングしていない中間品の状態を表す全体斜視
図、図9ないし図11は、外部リードのフォーミング工
程を説明するための図である。
属板を打ち抜くなどして得られるものであり、図5に示
すように平行に延びる一対のサイドフレーム60,60
を有している。これらのサイドフレーム60,60を掛
け渡すようにして2つのクロスフレーム61a,61b
からなるクロスフレーム対61が等間隔毎に形成されて
おり、各クロスフレーム対61を構成するクロスフレー
ム61a,61bは上記各サイドフレーム60,60よ
りの部位においてサポートフレーム62,62によって
連結されている。また、各クロスフレーム対61の一方
のクロスフレーム61aは、隣合うクロスフレーム対6
1の他方のクロスフレーム61bと2つのタイバー6
3,63によってそれぞれ連結されている。上記クロス
フレーム対61および上記各サポートフレーム62,6
2によって囲まれる矩形領域には、一方のクロスフレー
ム61a側から他方のクロスフレーム61b側に突出す
るようにして上記半導体装置Xの構成部分となるべきダ
イボンディングパッド10bが打ち抜き形成されてい
る。
おいては、まず、図5において上記ダイボンディングパ
ッド10bにおける2点鎖線で囲んだ領域Hに半導体チ
ップ3が実装される。上記したように上記半導体装置X
が発光ダイオードとして構成される場合には、半導体チ
ップ3としては発光ダイオードチップなどの発光素子が
使用されるが、上記半導体装置Xがフォトダイオードと
して構成される場合には上記半導体チップ3としてはフ
ォトダイオードチップなどの受光素子などが使用され
る。もちろん、用途に応じて例示した以外の半導体チッ
プを適宜実装してもよい。
他方のクロスフレーム61bとをワイヤWによって接続
する。このワイヤWによる接続は、上記半導体チップ3
の上面30について行われるファーストボンディングと
他方のクロスフレーム61bについて行われるセカンド
ボンディングとからなる。
グは、キャピラリ7の先端部からワイヤWの先端部を突
出させておき、この部位を溶融させてボール状とし、こ
れを上記半導体チップ3の上面30に圧着することによ
って行われる。セカンドボンディングは、上記キャピラ
リ7の先端部からワイヤWを引き出しつつ他方のクロス
フレーム61bの所定領域(ワイヤボンディング領域)
にまで上記キャピラリ7を移動させ、ワイヤWを圧着す
ることによって行われる。なお、ワイヤボンディングを
行うのに際して、上記リードフレーム6を支持台8など
によって加熱してもよく、また超音波を供給しつつワイ
ヤボンディングを行ってもよい。
上記リードフレーム6における仮想線で囲まれた領域P
に樹脂パッケージ4を形成する、この工程はたとえば以
下のようにして行われる。すなわち、図7に示すよう
に、まず、上下の各金型9A,9Bによって形成される
キャビティ空間90内に上記半導体チップ3を収容した
状態で上記リードフレーム6の所定領域を挟持するよう
にして金型の型締めする。そして、上記キャビティ空間
90に溶融したエポキシ樹脂などの熱硬化性樹脂を注入
し、注入樹脂が硬化した後に金型9A,9Bを型開きす
ることによって樹脂パッケージ4が形成される。このと
き、集光レンズ部46も同時に形成される。
構成される場合には、上記樹脂パッケージ4を形成する
材料としては透明性の高い樹脂、たとえばエポキシ樹脂
などが好適に採用される。もちろん、半導体チップ3と
してフォトダイオードチップやフォトトランジスタチッ
プなどの受光素子を採用する場合にも、上記樹脂パッケ
ージ4を形成する材料としては、透明性の高いエポキシ
樹脂などが好適に採用されるが、発光や受光を行う半導
体装置Xとは異なる半導体装置として構成する場合に
は、必ずしも透明性の高い樹脂によって上記樹脂パッケ
ージ4を形成する必要はなく、上記集光レンズ部46を
設ける必要もない。また、受光素子3として赤外光を選
択的に受光するように構成されたものを使用する場合に
は、上記樹脂パッケージ4としては透明のものでもよい
が、他の波長の光(ノイズ)による影響を排除して受光
感度を高めるべく赤外光を選択的を透過させる黒色の樹
脂を使用するのが好ましい。
れた後に、リードフレーム6における一点鎖線で示した
ラインに沿って切断することによって、図8に示すよう
な半導体装置の中間品X′が得られる。この中間品X′
は、上記樹脂パッケージ4の第1の側面41および第2
の側面42から外部リード11,12,21,22とな
るべき部位11A,12A,21A,22Aがそれぞれ
L字状に突出したような形状をなしており、上記各L字
状の部位11A,…が折り曲げられて図1に示したよう
な半導体装置Xとされる。
記各L字状の部位11A,12A,21A,22Aを下
方に折り曲げて、これらの各部位11A,12A,21
A,22Aの基端部が上記樹脂パッケージ4の第1およ
び第2の側面41,42に沿うようにする。これによ
り、各外部リード11,12,21,22の第1外部端
子部11a,12a,21a,22aが形成される。
1A,12A,21A,22Aを上記樹脂パッケージ4
の底面45に沿うようにしてさらに折り曲げて、各外部
リード11,12,21,22の第2外部端子部11
b,12b,21b,22bを形成する。このとき、各
部位11A,12A,21A,22Aの先端部は、平面
視において上記樹脂パッケージ4の側方にはみ出したよ
うな恰好とされている。
ッケージ4からはみ出した各部位11A,12A,21
A,22Aの先端部を上方に向けて折り曲げて上記第3
または第4の側面43,44に沿うようにする。これに
より、上記各部位11A,12A,21A,22Aの先
端部が上記各外部リード11,12,21,22の第3
外部端子部11b,12c,21c,22cとされ、図
1に示したような半導体装置Xとされる。
は、回路基板などに実装されて使用されるが、上記半導
体チップ3として発光素子が採用された半導体装置Xで
は、この半導体装置Xを各種の光源、たとえば光センサ
の発光部として使用することができる。上記半導体チッ
プでは、適宜の実装面(本実施形態では、樹脂パッケー
ジ4の第1の側面41、第2の側面42、および底面4
5のいずれか)を選択することによって、回路基板など
の実装対象に垂直に光を発するような実装状態と、実装
対象に対して平行に光を発するような実装状態とを選択
することができるようになる。たとえば、発光ダイオー
ドとして構成された半導体装置Xにおいて、発光素子3
の上面30が発光面となされている場合には、図12に
示すように、上記樹脂パッケージ4の底面45を実装面
とすれば、実装対象5に垂直に光を発するように構成す
ることができ、第1または第2の側面41,42を実装
面とすれば実装対象に対して平行に光を発するように構
成することができる。なお、上記半導体チップ3として
受光素子を用いた場合には、光センサの受光部などとし
て使用することができる。
えばハンダリフローの手法が好適に採用される。このハ
ンダリフローの手法では、予め上記半導体装置Xの各外
部リード11,…の表面に、あるいは回路基板などの実
装対象5に形成された端子パッド50,50の表面にク
リームハンダを塗布しておき、上記外部リード11,1
2,21,22と上記端子パッド50,50とを対応さ
せて半導体装置Xを上記回路基板5に載置した状態でリ
フロー炉に搬入することによって発光ダイオードXが回
路基板5に実装される。このリフロー炉では、ハンダペ
ーストが200℃程度にまで加熱されて再溶融させられ
るが、発光ダイオードXが実装された回路基板5をリフ
ロー炉から搬出して溶融ハンダを固化させれば上記発光
ダイオードXが上記回路基板5に実装固定される。
導体装置について図13ないし図15を参照しつつ説明
する。なお、図13は上記半導体装置の全体斜視図、図
14は上記半導体装置を実装対象物(回路基板など)に
実装した状態を表す側面図、図15は図14のXV−XV線
に沿う断面図である。また、これらの図において、本願
発明の第1の実施形態に係る半導体装置を説明するため
に参照した図面に表されていた部材および要素などと同
等なものには同一の符号を付してあり、第1の実施形態
と共通な構成についての詳細な説明はここでは省略する
ものとする。
成は、図13に示すように上述した第1の実施形態の半
導体装置Xと略同様である。本実施形態の半導体装置X
1が第1の実施形態の半導体装置Xと大きく異なる点
は、第1ないし第4の外部リード11,12,21,2
2の構成である。すなわち、各外部リード11,12,
21,22が、2つの先端部を有する分岐状とされてい
る。そして、各外部リード11,12,21,22の一
方の先端部の折り曲げられてそれぞれが樹脂パッケージ
4の底面45に沿うようになされて第2外部端子部11
b,12b,21b,22bとされている。一方、それ
ぞれの他方の先端部は折り曲げられていない。第1およ
び第3の外部リード11,21の他方の先端部は、第1
の側面41と略同一平面において広がるとともに、それ
ぞれ第1の側面41の両側縁から突出しており、第2お
よび第4の外部リード12,22の他方の先端部は、第
2の側面42と略同一平面において広がるとともに、そ
れぞれ第2の側面42の両側縁から突出している。
は、第1の側面41および第2の側面42のそれぞれに
陽極端子(アノード)および陰極端子(カソード)の対
が1組形成されており、底面45にはアノードおよびカ
ソードの対が2組形成されている。したがって、上記半
導体装置X1では、第1の側面41、第2の側面42お
よび底面45のそれぞれを実装面として回路基板などの
実装対象物に実装することができる。
として回路基板に実装した例を図14に示すが、この場
合には、第1および第2の外部リード11,21、また
は第3および第4の外部リード12,22のそれぞれの
第1外部端子部11a,21a(12a,22a)が回
路基板5と接続される。これらの第1外部端子部11
a,21a,12a,22aは、それぞれ第1または第
2の側面41,42の側縁から突出して設けられている
ことから、これによって樹脂パッケージ4の全長よりも
半導体装置X1の全長のほうが長くなされている。した
がって、樹脂パッケージ4の側面41,…や底面45に
沿うようにして外部リード11,…が形成された第1の
実施形態の半導体装置Xと比較すれば、樹脂パッケージ
4から各外部リード11,…の他方の先端部が突出して
形成されている場合のほうがより安定して回路基板5な
どに実装されることになる。
は、ハンダリフローの手法が一般的に採用される。この
方法では、たとえば回路基板の接続用端子部50にクリ
ームハンダを予め塗布した状態で半導体装置X1を載置
し、ハンダを再溶融・固化させることによって半導体装
置X1が実装される。このため、外部リード41,…に
おける接続領域の一部が樹脂パッケージ4から突出状と
された構成では、図15に示したように突出した部分の
上面にまで再溶融したハンダHaが乗り上げる。そし
て、この状態でハンダHaが固化して半導体装置X1が
回路基板5などに実装されるため、より強固な接続状態
を達成することができる。また、上記構成の半導体装置
X1では、各外部リード11,…の第2外部端子部11
a,…が底面の四隅部に離散的に形成されているため
に、底面45を実装面とする場合には回路基板5との接
続箇所が4ヵ所となるためにより安定した状態で半導体
装置X1を実装でき、またセルフアライメント効果を発
揮させて精度良く半導体装置X1を実装することができ
る。
1,…が2つの先端部を有する分岐状とされ、それぞれ
の外部リード11,…の他方の先端部が折り曲げられず
に第1または第2の側面41,42の側縁から突出した
形態の半導体装置X1について説明したが、各外部リー
ド11,…の他方の先端部が折り曲げられた構成のもの
も本願発明の適用範囲である。すなわち、図16に示し
たように各外部リード11,…が分岐状とされた構成に
おいて、他方の先端部が折り曲げられて第3または第4
の側面43,44に沿うようになされた構成であっても
よい。この構成では、樹脂パッケージ4の底面45にお
ける四隅部が各外部リード11,…によって囲まれて補
強されるといった効果が得られる。
導体装置について図17および図18を参照しつつ説明
する。なお、図17は、上記半導体装置の全体斜視図、
図18は、上記半導体装置の透視平面図である。また、
これらの図においては、本願発明の第1の実施形態に係
る半導体装置を説明するために参照した図面に表されて
いた部材および要素などと同等なものには同一の符号を
付してあり、第1の実施形態と共通な構成ついての詳細
な説明はここでは省略するものとする。
ド11,12が2つとされている点において上述した第
1または第2の実施形態とは異なっている。各外部リー
ド11,21は、第1および第2の内部リード10,2
0からそれぞれ連続して樹脂パッケージ4の第1の側面
41側に形成されている。そして、各外部リード11,
21のそれぞれの基端部が第1の側面41および底面4
5に沿うようになされている。すなわち、各外部リード
11,21における第1の側面41に沿う部分がそれぞ
れ第1外部端子部11a,21aとされているととも
に、底面45に沿う部分がそれぞれ第2外部端子部11
b,21bとされている。第1の外部リード11の先端
部はさらに折り曲げられて第3の側面に沿うようになさ
れて第3外部端子部11cとされ、第2の外部リード2
1の先端部もさらに折り曲げられて第4の側面44に沿
うようになされて第3外部端子部21cとされている。
び底面45のそれぞれにアノードおよびカソードの対が
形成されているために、第1の側面および底面45のそ
れぞれを実装面とすることができる。また、各外部リー
ド11,21の先端部がそれぞれ第3または第4の側面
43,44に沿うようになされており、これによって樹
脂パッケージ4の底面45における2つの角部が囲まれ
るような恰好とされて補強されている。
された半導体装置X2において、各外部リード11,2
1が2つの先端部を有する分岐状としてもよい。すなわ
ち、図19に示したように、各外部リード11,21の
一方の先端部のそれぞれが折り曲げられて底面45に沿
うようになされ、他方の先端部のそれぞれが折り曲げら
れずに第1の側面41の両側縁から突出したような構成
であってもよい。また、図20に示したように、各外部
リード11,21の他方の先端部も折り曲げられ、それ
ぞれが第3または第4の側面43,44に沿うようにな
された構成であってもよい。
導体装置について図21および図22を参照しつつ説明
する。なお、図21は、上記半導体装置の全体斜視図、
図22は、上記半導体装置の平面透視図である。また、
これらの図においては、本願発明の第1の実施形態に係
る半導体装置を説明するために参照した図面に表されて
いた部材および要素などと同等なものには同一の符号を
付してあり、第1の実施形態と共通な構成ついての詳細
な説明はここでは省略するものとする。
に形成された第1の内部リード10に連続する2つの外
部リード11,12が樹脂パッケージ4の第1の側面4
1側に形成され、同じくコの字状とされた第2の内部リ
ード20に連続する2つの外部リード21,22が第2
の側面42側に形成されている点において上述した各実
施形態とは異なっている。第1および第3の外部リード
11,12のそれぞれの基端部は、第1の側面41およ
び底面45に沿うようになされており、第1の外部リー
ド11の先端部は折り曲げられて第3の側面43に沿う
ようになされ、第3の外部リード12の先端部も折り曲
げられて第4の側面44に沿うようになされている。一
方、第2および第4の外部リード21,22は、第2の
側面42および底面45に沿うようになされており、第
2の外部リード21の先端部は折り曲げられて第3の側
面43に沿うようになされ、第4の外部リード22の先
端部も折り曲げられて第4の側面44に沿うようになさ
れている。
底面45にアノードおよびカソードの対が2組形成さ
れ、第3および第4の側面43,44にはアノードおよ
びカソードの対が1組ずつ形成されている。このため、
本実施形態の半導体装置X3では、樹脂パッケージ4の
底面45、および第3および第4の側面43,44を実
装面とすることができる。しかも、各外部リード11,
…によって樹脂パッケージ4の底面45における四隅部
がそれぞれ囲まれた恰好とされおり、これによって上記
四隅部が補強されている。
リード11および第2の外部リード21が互いに対向す
る第1の側面41および第2の側面42のそれぞれの側
に形成された構成の半導体装置X3においても、上述し
た各実施形態と同様にして種々に設計変更可能である。
すなわち、図23に示したように第1ないし第4の外部
リード11,…を、それぞれ2つの先端部を有する分岐
状に構成し、各先端部を側面41,…または底面45に
沿うようにしてもよい。また、図24および図25に示
したように、2つの外部リード11,21を有し、各外
部リード11,21が互いに対向する第1の側面41側
および第2の側面42側にそれぞれ形成された構成の半
導体装置X3において本願発明の技術思想を適用しても
よく、また図26に示したように、2つの外部リード1
1,21を有する半導体装置X3において、各外部リー
ド11,21が2つの先端部を有する分岐状としてもよ
い。
一例を表す全体斜視図である。
ームの平面図である。
ある。
図である。
ていない中間品の状態を表す全体斜視図である。
を下方に折り曲げた状態を表す全体斜視図である。
位をさらにもう一度折り曲げた状態を表す全体斜視図で
ある。
をさらにもう一度折り曲げた状態を表す全体斜視図であ
る。
を表す側面図である。
の一例を表す全体斜視図である。
など)に実装した状態を表す側面図である。
図である。
の一例を表す全体斜視図である。
図である。
斜視図である。
の一例を表す全体斜視図である。
図である。
斜視図である。
す全体斜視図である。
ある。
Claims (13)
- 【請求項1】 半導体チップが搭載される第1の内部リ
ードと、上記半導体チップとワイヤを介して導通接続さ
れる第2の内部リードと、上記半導体チップ、ワイヤ、
第1内部リードおよび第2の内部リードを封入するよう
にして所定厚みを有する平面視略矩形状の形態に形成さ
れた樹脂パッケージと、上記第1の内部リードに連続す
るとともに上記樹脂パッケージの第1の側面側に形成さ
れた第1の外部リードと、上記第2の内部リードに連続
するとともに上記第1の側面側に形成された第2の外部
リードと、を備えた半導体装置であって、 上記第1の外部リードおよび第2の外部リードは、それ
らの基端部が上記第1の側面に沿うようになされている
とともに、上記第1の側面からさらに連続する各外部リ
ードが上記樹脂パッケージの底面に沿うようになされて
いることを特徴とする、半導体装置。 - 【請求項2】 上記第1の内部リードに連続し、かつ上
記第1の側面に対向する第2の側面側に形成された第3
の外部リードと、上記第2の内部リードに連続し、かつ
上記第2の側面側に形成された第4の外部リードと、を
さらに有し、 上記第3の外部リードおよび第4の外部リードは、それ
ぞれの基端部が上記第2の側面に沿うようになされてい
るとともに、上記第2の側面からさらに連続する各外部
リードが上記底面に沿うようになされている、請求項1
に記載の半導体装置。 - 【請求項3】 上記第1の外部リードおよび第3の外部
リードの先端部は、上記底面から上記第1の側面および
第2の側面のそれぞれに繋がる第3の側面側にまで連続
して、この第3の側面に沿うようにしてそれぞれ形成さ
れており、上記第2の外部リードおよび第4の外部リー
ドの先端部は、上記底面から上記第3の側面に対向する
第4の側面側にまで連続して、この第4の側面に沿うよ
うにしてそれぞれ形成されている、請求項2に記載の半
導体装置。 - 【請求項4】 上記第1の外部リードおよび第2の外部
リードは、それぞれ2つの先端部を有する分岐状とされ
ており、それぞれの外部リードの一方の先端部は上記底
面に沿うようになされているとともに、他方の先端部は
上記第1の側面の両側端縁からそれぞれ突出するように
して上記第1の側面と略同一平面において広がってい
る、請求項1または2に記載の半導体装置。 - 【請求項5】 上記第3の外部リードおよび第4の外部
リードは、それぞれ2つの先端部を有する分岐状とされ
ており、それぞれの外部リードの一方の先端部が上記樹
脂パッケージの底面に沿うようになされているととも
に、他方の先端部が上記第2の側面の両側端縁からそれ
ぞれ突出するようにして上記第2の側面と略同一平面に
おいて広がっている、請求項2に記載の半導体装置。 - 【請求項6】 上記第1の外部リードないし第4の外部
リードは、それぞれ2つの先端部を有する分岐状とされ
ているとともに、それぞれの外部リードの一方の先端部
が上記底面に沿うようになされており、かつ、 上記第1の外部リードおよび第3の外部リードの他方の
先端部が上記第1の側面および第2の側面のそれぞれに
繋がる第3の側面に沿うようになされているとともに、
上記第2の外部リードおよび第4の外部リードの他方の
先端部が上記第3の側面に対向する第4の側面に沿うよ
うになされている、請求項2に記載の半導体装置。 - 【請求項7】 半導体チップが搭載される第1の内部リ
ードと、上記半導体チップとワイヤを介して導通接続さ
れる第2の内部リードと、上記半導体チップ、ワイヤ、
第1の内部リードおよび第2の内部リードを封入するよ
うにして所定厚みを有する平面視略矩形状の形態に形成
された樹脂パッケージと、上記第1の内部リードに連続
するとともに上記樹脂パッケージの第1の側面側に形成
された第1の外部リードと、上記第2の内部リードに連
続するとともに上記第1の側面に対向する第2の側面側
に形成された第2の外部リードと、を備えた半導体装置
であって、 上記第1の外部リードは、その基端部が上記第1の側面
に沿うようになされているとともに、上記第1の側面か
らさらに連続して上記樹脂パッケージの底面、および上
記第1の側面および第2の側面のそれぞれに連続する第
3の側面に沿うようになされており、 上記第2の外部リードは、その基端部が上記第2の側面
に沿うようになされているとともに、上記第2の側面か
らさらに連続して上記樹脂パッケージの底面および上記
第3の側面に沿うようになされていることを特徴とす
る、半導体装置。 - 【請求項8】 上記第1の外部リードおよび第2の外部
リードは、上記樹脂パッケージの底面からさらに連続し
て上記第3の側面に沿うようになされている、請求項7
に記載の半導体装置。 - 【請求項9】 上記第1の外部リードおよび第2の外部
リードは、それぞれ2つの先端部を有する分岐状とされ
ており、かつ、 それぞれの外部リードの一方の先端部が上記樹脂パッケ
ージの底面に沿うようになされているとともに、他方の
先端部のそれぞれが上記第3の側面に沿うようになされ
ている、請求項7に記載の半導体装置。 - 【請求項10】 上記第1の内部リードに連続するとと
もにその基端部が上記第1の側面に沿うようになされた
第3の外部リードと、上記第2の内部リードに連続する
とともにその基端部が上記第2の側面に沿うようになさ
れた第4の外部リードと、をさらに有し、かつ、 上記第3の外部リードは、上記第1の側面からさらに連
続して上記底面および上記第3の側面に対向する第4の
側面に沿うようになされており、 上記第4の外部リードは、上記第2の側面からさらに連
続して上記底面および第4の側面に沿うようになされて
いる、請求項7ないし9のいずれかに記載の半導体装
置。 - 【請求項11】 上記第3の外部リードおよび第4の外
部リードは、上記樹脂パッケージの底面からさらに連続
して上記第4の側面に沿うようにしてなされている、請
求項10に記載の半導体装置。 - 【請求項12】 上記第3の外部リードおよび第4の外
部リードは、それぞれ2つの先端部を有する分岐状とさ
れており、かつ、 それぞれの外部リードの一方の先端部が上記樹脂パッケ
ージの底面に沿うようになされているとともに、他方の
先端部のそれぞれが上記第4の側面に沿うようになされ
ている、請求項10に記載の半導体装置。 - 【請求項13】 上記半導体チップは、発光素子または
受光素子である、請求項1ないし12のいずれかに記載
の半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24602398A JP4028101B2 (ja) | 1998-05-20 | 1998-08-31 | 半導体装置 |
CNB998064114A CN1219320C (zh) | 1998-05-20 | 1999-04-30 | 半导体器件 |
PCT/JP1999/002357 WO1999060626A1 (en) | 1998-05-20 | 1999-04-30 | Semiconductor device |
EP99918314A EP1089335A4 (en) | 1998-05-20 | 1999-04-30 | SEMICONDUCTOR DEVICE |
US09/700,631 US6486543B1 (en) | 1998-05-20 | 1999-04-30 | Packaged semiconductor device having bent leads |
KR10-2000-7012944A KR100378917B1 (ko) | 1998-05-20 | 1999-04-30 | 반도체장치 |
TW088108022A TW413834B (en) | 1998-05-20 | 1999-05-18 | Semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13869198 | 1998-05-20 | ||
JP10-138691 | 1998-05-20 | ||
JP24602398A JP4028101B2 (ja) | 1998-05-20 | 1998-08-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000040781A true JP2000040781A (ja) | 2000-02-08 |
JP4028101B2 JP4028101B2 (ja) | 2007-12-26 |
Family
ID=26471679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24602398A Expired - Fee Related JP4028101B2 (ja) | 1998-05-20 | 1998-08-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4028101B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217349A (ja) * | 2001-01-17 | 2002-08-02 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2007096325A (ja) * | 2005-09-29 | 2007-04-12 | Osram Opto Semiconductors Gmbh | 放射線放出構成エレメント |
JP2008198807A (ja) * | 2007-02-14 | 2008-08-28 | Nichia Corp | 半導体装置 |
JP2008235826A (ja) * | 2007-03-23 | 2008-10-02 | Sharp Corp | 半導体発光装置 |
JP2008258530A (ja) * | 2007-04-09 | 2008-10-23 | Rohm Co Ltd | 半導体発光装置 |
JP2009021473A (ja) * | 2007-07-13 | 2009-01-29 | Rohm Co Ltd | 半導体発光装置 |
JP2009021472A (ja) * | 2007-07-13 | 2009-01-29 | Rohm Co Ltd | 半導体発光装置 |
JP2009141370A (ja) * | 2007-12-10 | 2009-06-25 | Yiguang Electronic Ind Co Ltd | 発光ダイオードパッケージ |
JP2010003743A (ja) * | 2008-06-18 | 2010-01-07 | Toshiba Corp | 発光装置 |
JP2013135226A (ja) * | 2011-12-24 | 2013-07-08 | Advanced Optoelectronic Technology Inc | 発光ダイオード |
GB2498347A (en) * | 2012-01-10 | 2013-07-17 | Design Led Products Ltd | A lighting panel with side mounted top emitting LEDs |
KR101380386B1 (ko) * | 2007-09-04 | 2014-04-02 | 서울반도체 주식회사 | 고신뢰성을 갖는 발광 다이오드 패키지 |
JP2014209602A (ja) * | 2013-03-29 | 2014-11-06 | 日亜化学工業株式会社 | 発光装置およびその製造方法 |
-
1998
- 1998-08-31 JP JP24602398A patent/JP4028101B2/ja not_active Expired - Fee Related
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4494654B2 (ja) * | 2001-01-17 | 2010-06-30 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
JP2002217349A (ja) * | 2001-01-17 | 2002-08-02 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2007096325A (ja) * | 2005-09-29 | 2007-04-12 | Osram Opto Semiconductors Gmbh | 放射線放出構成エレメント |
JP2008198807A (ja) * | 2007-02-14 | 2008-08-28 | Nichia Corp | 半導体装置 |
JP2008235826A (ja) * | 2007-03-23 | 2008-10-02 | Sharp Corp | 半導体発光装置 |
JP4689637B2 (ja) * | 2007-03-23 | 2011-05-25 | シャープ株式会社 | 半導体発光装置 |
US7812364B2 (en) | 2007-03-23 | 2010-10-12 | Sharp Kabushiki Kaisha | Semiconductor light emitting device |
JP2008258530A (ja) * | 2007-04-09 | 2008-10-23 | Rohm Co Ltd | 半導体発光装置 |
JP2009021473A (ja) * | 2007-07-13 | 2009-01-29 | Rohm Co Ltd | 半導体発光装置 |
JP2009021472A (ja) * | 2007-07-13 | 2009-01-29 | Rohm Co Ltd | 半導体発光装置 |
KR101380386B1 (ko) * | 2007-09-04 | 2014-04-02 | 서울반도체 주식회사 | 고신뢰성을 갖는 발광 다이오드 패키지 |
JP2009141370A (ja) * | 2007-12-10 | 2009-06-25 | Yiguang Electronic Ind Co Ltd | 発光ダイオードパッケージ |
US8138517B2 (en) | 2007-12-10 | 2012-03-20 | Everlight Electronics Co., Ltd. | Light-emitting diode package |
JP2010003743A (ja) * | 2008-06-18 | 2010-01-07 | Toshiba Corp | 発光装置 |
JP2013135226A (ja) * | 2011-12-24 | 2013-07-08 | Advanced Optoelectronic Technology Inc | 発光ダイオード |
US8633507B2 (en) | 2011-12-24 | 2014-01-21 | Advanced Optoelectronic Technology, Inc. | LED with versatile mounting ways |
TWI462345B (zh) * | 2011-12-24 | 2014-11-21 | Advanced Optoelectronic Tech | 發光二極體 |
GB2498347A (en) * | 2012-01-10 | 2013-07-17 | Design Led Products Ltd | A lighting panel with side mounted top emitting LEDs |
JP2014209602A (ja) * | 2013-03-29 | 2014-11-06 | 日亜化学工業株式会社 | 発光装置およびその製造方法 |
US10153415B2 (en) | 2013-03-29 | 2018-12-11 | Nichia Corporation | Light emitting device having dual sealing resins |
Also Published As
Publication number | Publication date |
---|---|
JP4028101B2 (ja) | 2007-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6486543B1 (en) | Packaged semiconductor device having bent leads | |
KR100214561B1 (ko) | 버틈 리드 패키지 | |
KR100214549B1 (ko) | 버텀리드 반도체 패키지 | |
JP3993302B2 (ja) | 半導体装置 | |
US7595839B2 (en) | Image sensor chip packaging method | |
WO1999063594A1 (fr) | Dispositif a semi-conducteurs | |
JP2000040781A (ja) | 半導体装置 | |
JPH1145958A (ja) | 表面実装部品及びその製造方法 | |
JP2000077724A (ja) | 光半導体素子、光半導体素子の実装構造、および光半導体素子群の包装構造 | |
JP2007012895A (ja) | 回路装置およびその製造方法 | |
JPH11345912A (ja) | 面実装型半導体装置 | |
JP2015188004A (ja) | パッケージ、半導体装置及び半導体モジュール | |
KR100575216B1 (ko) | 발광소자용 패캐지 베이스 | |
JP2007150045A (ja) | 半導体装置 | |
JP2007201324A (ja) | 電子装置の実装構造および電子部品の実装方法 | |
GB2396963A (en) | Semiconductor packaging structure | |
JP2005191147A (ja) | 混成集積回路装置の製造方法 | |
KR930017154A (ko) | 반도체 패키지 | |
JPH11186481A (ja) | リードフレーム | |
TWI531096B (zh) | 側面發光型發光二極體封裝結構及其製造方法 | |
JP3730469B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
KR20000035215A (ko) | 반도체 장치 및 그 제조 방법 | |
JP3556834B2 (ja) | 半導体装置 | |
US20240194660A1 (en) | Semiconductor apparatus and method for manufacturing semiconductor apparatus | |
JP2004063764A (ja) | 光結合半導体装置、およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |