JP2000022536A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【課題】複数のデジタル−アナログ変換回路またはアナ
ログ−デジタル変換回路を具備した半導体集積回路にお
いて、特性のばらつきを改善し、高い精度で合わせる手
段を提供することにある。 【解決手段】基準レベルを微調整する手段を具備し、微
調整データ格納領域を複数具備する。基準レベル発生回
路１０５は半導体集積回路の外にあり、基準レベル入力
端子１１１から供給される。基準レベルは微調整回路１
０３にて調整されたのち、デジタル−アナログ変換回路
１０２に印可される。デジタル−アナログ変換回路１０
２は３個使用されており、それぞれＲ（赤）、Ｇ
（緑）、Ｂ（青）の映像信号を分担し、デジタルの映像
信号をアナログに変換している。微調整回路を制御する
ための微調整制御回路が１０５で示される。これによ
り、特性のばらつきを概ね０．１％以内に改善すること
ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は複数のデジタル−ア
ナログ変換回路を具備した半導体集積回路に関するもの
で、複数のデジタル−アナログ変換回路の特性を揃えた
り、または故意に特性を変更する方法に関するものであ
る。

【０００２】また、同様に複数のアナログ−デジタル変
換回路を具備した半導体集積回路に関するもので、複数
のアナログ−デジタル変換回路の特性を揃えたり、また
は故意に特性を変更する方法にも関するものである。

【０００３】

【従来の技術】複数のデジタル−アナログ変換回路を使
用する場合の従来の回路方式を図７と図８に示す。

【０００４】一般にデジタル−アナログ変換回路（１０
２で示される）は、ある基準レベルをもとにして変換を
行う。

【０００５】基準レベルとしては、たとえば電流源、電
圧源、抵抗、または容量などが用いられる。あるいはク
ロック時間を容量と併用する場合もある。基準レベルの
選択に関してはどの方式であっても本質的に同一の作用
をもたらすので特に限定せず「基準レベル」として説明
する。

【０００６】オーディオ用・ビデオ用・計測用などのア
プリケーションにおいて、特性のそろったデジタル−ア
ナログ変換回路が多数個必要になる場合がある。このよ
うな場合、もっとも有効な方法は、図８のように同一の
半導体集積回路の中に必要数を組み込んでしまい、同一
の基準レベルを用いて動作させることである。同一の半
導体集積回路の中に同一のデジタル−アナログ変換回路
を複数組み込んだ場合、原則的にはきわめて均一の特性
が得られると期待できからである。

【０００７】セグメント方式電流加算型デジタル−アナ
ログ変換回路を使えば、基準電流レベルを調整してフル
スケールレベルを合わせればその他の特性（オフセット
や直線性誤差）は実用上十分そろうことが知られてい
る。

【０００８】また配置配線に特に留意して設計すれば、
フルスケールレベル変動を１パーセント以下に抑えられ
ることも知られている。

【０００９】しかしそれでも、実際には、特定の傾向を
もたないランダムな分布を持つ特性ばらつきが認められ
た。フルスケール差が１パーセント以下ではあるが正規
分布をしているのである。

【００１０】発明者らは、これは、製造工程中の微少な
変動が影響しているのであろうと結論づけている。この
ような変動は、ランダムであるから設計の作り込みでは
補正のしようがない。

【００１１】従来は、このようなランダムばらつきを補
正するためには、図７のように外付け回路にてフルスケ
ールをアジャストする方法が採用されていた。あるいは
完成した半導体集積回路をテストしてデータを収集し、
トリミングと呼ばれる方法で１個１個微調整をする方法
もあった。しかしいずれの場合であっても経済性・時間
・サイズの増大からデメリットであることは明白であ
る。

【００１２】また、別の用途として、故意に特性に差を
つけたい場合もあるが、複数のデジタル−アナログ変換
回路を同一チップ上に集積した半導体集積回路では、対
応が困難であったので、図７のように外付け回路にて実
現していた。例えばパーソナルコンピュータのＲＧＢデ
ィスプレイにおいて、ディスプレイ側ではなくパーソナ
ルコンピュータの側で３チャンネルの色バランスを調整
する場合がある。

【００１３】以上はデジタル−アナログ変換回路を複数
用いる場合について説明したが、アナログ−デジタル変
換回路を複数個使用する場合にも同様の問題がある。

【００１４】

【発明が解決しようとする課題】本発明は前記のような
特性ばらつきを改善するための微調整を可能にしようと
するものであり、より高い精度、おおむね０．１％以下
の精度を実現することを目的としている。

【００１５】また微調整して補正するのみでなく、調整
を積極的に利用して更なる効果を得ようとするものであ
る。

【００１６】

【課題を解決するための手段】本発明による半導体集積
回路は、 （１）複数のビットから成るデータ入力端子と基準レベ
ル入力端子と、出力端子とを有するデジタル−アナログ
変換回路を２個以上有し、該デジタル−アナログ変換回
路は与えられた基準レベル入力をもとにしてデータ入力
端子に印可されたデジタルデータに応じたアナログデー
タを出力端子に出力するよう構成されており、基準レベ
ル入力端子と、基準レベル出力端子とを有する微調整回
路を有し、該微調整回路は前記入力された基準レベルを
微調整して前記基準レベル出力端子に出力するよう構成
されており、前記微調整回路の基準レベル出力端子が前
記デジタル−アナログ変換回路の基準レベル入力端子に
接続されていることを特徴とする。

【００１７】（２）（１）において、前記微調整回路を
複数個有し、これら微調整回路の基準レベル出力端子が
それぞれのデジタル−アナログ変換回路の基準レベル入
力端子に接続されていることを特徴とする。

【００１８】（３）（１）において、少なくとも１個の
デジタル−アナログ変換回路の基準レベル入力端子は該
微調整回路の基準レベル出力端子に接続されていないこ
とを特徴とする。

【００１９】（４）（１）において、前記微調整回路の
うち少なくとも１個の微調整回路にはデータ格納領域が
２個以上あり、２個以上のデータを切り替えて参照して
微調整に使用することを特徴とする。

【００２０】（５）（１）において、前記微調整回路の
うち少なくとも１個の微調整回路にはデータ格納領域が
２個以上あり、２個以上のデータを演算し、演算結果を
参照して微調整に使用することを特徴とする。

【００２１】（６）入力端子と、複数のビットから成る
データ出力端子と、基準レベル入力端子とを有するアナ
ログ−デジタル変換回路を２個以上有し、該アナログ−
デジタル変換回路は与えられた基準レベル入力をもとに
して入力端子に印可されたアナログデータに応じたデジ
タルデータを出力端子に出力するよう構成されており、
基準レベル入力端子と、基準レベル出力端子とを有する
微調整回路を有し、該微調整回路は前記入力された基準
レベルを微調整して前記基準レベル出力端子に出力する
よう構成されており、前記微調整回路の基準レベル出力
端子が前記アナログ−デジタル変換回路の基準レベル入
力端子に接続されていることを特徴とする。

【００２２】（７）（６）において、前記微調整回路を
複数個有し、これら微調整回路の基準レベル出力端子が
それぞれのアナログ−デジタル変換回路の基準レベル入
力端子に接続されていることを特徴とする。

【００２３】（８）（６）において、少なくとも１個の
アナログ−デジタル変換回路の基準レベル入力端子は該
微調整回路の基準レベル出力端子に接続されていないこ
とを特徴とする。

【００２４】（９）（６）において、前記微調整回路の
うち少なくとも１個の微調整回路にはデータ格納領域が
２個以上あり、２個以上のデータを切り替えて参照して
微調整に使用することを特徴とする。

【００２５】（１０）（６）において、前記微調整回路
のうち少なくとも１個の微調整回路にはデータ格納領域
が２個以上あり、２個以上のデータを演算し、演算結果
を参照して微調整に使用することを特徴とする。

【００２６】

【作用】このように、２個以上のデジタル−アナログ変
換回路を有する構成の場合、それぞれのデジタル−アナ
ログ変換回路に一定の基準レベルを印可するのではな
く、微調整された基準レベルを供給することにより、そ
れぞれのチャンネルを独立に調整することが可能にな
る。

【００２７】

【発明の実施の形態】以下、実施例に基づいて本発明の
動作を詳細に説明する。

【００２８】図１は本発明の実施例である。映像信号処
理装置を半導体集積回路にて実現し、本発明を実施した
ものである。この例では、基準レベル発生回路１０５は
半導体集積回路の外にあり、基準レベル入力端子１１１
から供給される。基準レベルは微調整回路１０３にて調
整されたのち、デジタル−アナログ変換回路１０２に印
可される。本実施例ではデジタル−アナログ変換回路１
０２は３個使用されており、それぞれＲ（赤）、Ｇ
（緑）、Ｂ（青）の映像信号を分担し、デジタルの映像
信号をアナログに変換している。微調整回路を制御する
ための微調整制御回路が１０５で示される。

【００２９】図２は、図１の中で、微調整回路１０３と
デジタル−アナログ変換回路１０２とのつながりを示し
たものである。

【００３０】図３は本発明の第二の実施例である。この
例では、デジタル−アナログ変換回路１０２は３個であ
るが、微調整回路１０３は２個しかない。端子１１６に
現れるＢ映像信号出力は微調整制御ができないので、他
の２出力を微調整してあわせる用途に適している。

【００３１】図４に微調整回路の第一の例を示す。微調
整制御の実際は、基準レベルが電圧で示されたり、電流
で示されたり、あるいは抵抗値・容量値などで与えられ
たり、あるいは電圧を受けて電流を出力するなど場合に
よって異なるが、扱うものによって実現方法は各種あ
り、それぞれに適した微調整方法が選択される。

【００３２】発明者のグループでは、ＭＯＳ型半導体集
積回路にて実現したので、基準レベルとしては電流を選
択し、微調整の手段としてはカレントミラー回路を用
い、ＭＯＳトランジスタのサイズ（微小トランジスタの
接続個数）で調整する方法をとった。０．１％以下まで
合わせるため、微調整ステップ幅は０．０５％単位と
し、これを２００個用意し、つごうプラスマイナス５％
の範囲で微調整が可能となるようにした。図４では、微
調整データ格納領域が４０１と４０２の２個示されてい
る。４０１は外部から設定が可能なレジスタで、ソフト
ウェアから制御されたりユーザーが自由に設定したりす
るためである、一方４０２は工場出荷時に設定されるも
ので、半導体集積回路の固有の製造ばらつきを補正する
ために用意されている。一般にヒューズと呼ばれるプロ
グラム手法や、ＥＰＲＯＭ（電気的書き込み）による手
法が適用できる。この例では、工場出荷時の調整値とユ
ーザー設定値とを切り替えて選択するように設計されて
いる。

【００３３】図５は微調整回路の第二の例である。この
例では、微調整データ格納領域４０１と４０２はともに
プログラム可能であり、一方は補正値を保持しており、
他方は補正値に対するオフセットを保持している。演算
回路５０１は４０１の内容と４０２の内容を加算に、最
終的な補正値を求める。演算は加算だけとは限らず、減
算であったり、乗算の方が適している場合もある。

【００３４】図６は本発明の第三の実施例である。この
例ではアナログ−デジタル変換回路６０２が２個あり、
この２個の基準レベルを微調整して特性をそろえるよう
に設計されている。

【００３５】

【発明の効果】以上、本発明の半導体集積回路によれ
ば、同一半導体集積回路内におけるデジタル−アナログ
変換回路およびアナログ−デジタル変換回路の特性ばら
つきが、１％ないし２％以内であったものを、概ね０．
１％以内の誤差に改善することが可能となる。また誤差
の調整だけでなく特性の差を積極的に活用することも可
能になった。

【図面の簡単な説明】

【図１】本発明の実施例の半導体集積回路の構成図。

【図２】図１の１０２で示されるデジタル−アナログ変
換回路と図１の１０３で示される微調整回路の接続図。

【図３】本発明の第二の実施例の半導体集積回路の構成
図。

【図４】図１の１０３で示される微調整回路の第一の例
を示す図。

【図５】図１の１０３で示される微調整回路の第二の例
を示す図。

【図６】本発明の第三の実施例の半導体集積回路の構成
図。

【図７】従来の技術による半導体集積回路の第一の例を
示す図。

【図８】従来の技術による半導体集積回路の第二の例を
示す図。

【符号の説明】

１０１・・・・・・半導体集積回路 １０２・・・・・・デジタル−アナログ変換回路 １０３・・・・・・微調整回路 １０４・・・・・・微調整制御回路 １０５・・・・・・基準レベル発生回路 １０６・・・・・・記憶回路 １０７・・・・・・映像信号処理回路 １０８・・・・・・ホストインターフェイス回路 １１０・・・・・・微調整制御インターフェイス端子 １１１・・・・・・基準レベル入力端子 １１２・・・・・・映像信号入力端子 １１３・・・・・・ホストインターフェイス端子 １１４・・・・・・Ｒ映像信号出力端子 １１５・・・・・・Ｇ映像信号出力端子 １１６・・・・・・Ｂ映像信号出力端子 ２０１・・・・・・微調整制御端子 ２０２・・・・・・基準レベル入力端子 ２０３・・・・・・基準レベル出力端子 ２０４・・・・・・基準レベル入力端子 ２０５・・・・・・データ入力端子 ２０６・・・・・・デジタル−アナログ変換出力端子 ４０１・・・・・・第一の微調整データ格納領域 ４０２・・・・・・第二の微調整データ格納領域 ４０３・・・・・・微調整データ切り替え回路 ５０１・・・・・・微調整データ演算回路 ６０１・・・・・・半導体集積回路 ６０２・・・・・・アナログ−デジタル変換回路 ６０３・・・・・・微調整回路 ６０４・・・・・・微調整制御回路 ６０５・・・・・・基準レベル発生回路 ６０６・・・・・・記憶回路 ６０７・・・・・・映像信号処理回路 ６０８・・・・・・ホストインターフェイス回路 ６１０・・・・・・微調整制御インターフェイス端子 ６１１・・・・・・基準レベル入力端子 ６１２・・・・・・映像信号出力端子 ６１３・・・・・・ホストインターフェイス端子 ６１４・・・・・・Ｙ映像信号入力端子 ６１５・・・・・・Ｃ映像信号入力端子 ７０１・・・・・・従来の技術による半導体集積回路 ７０２・・・・・・基準レベル微調整回路 ８０１・・・・・・従来の技術による半導体集積回路 ８０２・・・・・・ＲＧＢ出力微調整回路

Claims (10)

【特許請求の範囲】
1. 【請求項１】半導体集積回路において、複数のビットか
   ら成るデータ入力端子と基準レベル入力端子と、出力端
   子とを有するデジタル−アナログ変換回路を２個以上有
   し、該デジタル−アナログ変換回路は与えられた基準レ
   ベル入力をもとにしてデータ入力端子に印可されたデジ
   タルデータに応じたアナログデータを出力端子に出力す
   るよう構成されており、基準レベル入力端子と、基準レ
   ベル出力端子とを有する微調整回路を有し、該微調整回
   路は前記入力された基準レベルを微調整して前記基準レ
   ベル出力端子に出力するよう構成されており、前記微調
   整回路の基準レベル出力端子が前記デジタル−アナログ
   変換回路の基準レベル入力端子に接続されていることを
   特徴とする半導体集積回路。
2. 【請求項２】請求項１記載の半導体集積回路において、
   前記微調整回路を複数個有し、これら微調整回路の基準
   レベル出力端子がそれぞれのデジタル−アナログ変換回
   路の基準レベル入力端子に接続されていることを特徴と
   する半導体集積回路。
3. 【請求項３】請求項１記載の半導体集積回路において、
   少なくとも１個のデジタル−アナログ変換回路の基準レ
   ベル入力端子は該微調整回路の基準レベル出力端子に接
   続されていないことを特徴とする半導体集積回路。
4. 【請求項４】請求項１記載の半導体集積回路において、
   前記微調整回路のうち少なくとも１個の微調整回路には
   データ格納領域が２個以上あり、２個以上のデータを切
   り替えて参照して微調整に使用することを特徴とする半
   導体集積回路。
5. 【請求項５】請求項１記載の半導体集積回路において、
   前記微調整回路のうち少なくとも１個の微調整回路には
   データ格納領域が２個以上あり、２個以上のデータを演
   算し、演算結果を参照して微調整に使用することを特徴
   とする半導体集積回路。
6. 【請求項６】半導体集積回路において、入力端子と、複
   数のビットから成るデータ出力端子と、基準レベル入力
   端子とを有するアナログ−デジタル変換回路を２個以上
   有し、該アナログ−デジタル変換回路は与えられた基準
   レベル入力をもとにして入力端子に印可されたアナログ
   データに応じたデジタルデータを出力端子に出力するよ
   う構成されており、基準レベル入力端子と、基準レベル
   出力端子とを有する微調整回路を有し、該微調整回路は
   前記入力された基準レベルを微調整して前記基準レベル
   出力端子に出力するよう構成されており、前記微調整回
   路の基準レベル出力端子が前記アナログ−デジタル変換
   回路の基準レベル入力端子に接続されていることを特徴
   とする半導体集積回路。
7. 【請求項７】請求項６記載の半導体集積回路において、
   前記微調整回路を複数個有し、これら微調整回路の基準
   レベル出力端子がそれぞれのアナログ−デジタル変換回
   路の基準レベル入力端子に接続されていることを特徴と
   する半導体集積回路。
8. 【請求項８】請求項６記載の半導体集積回路において、
   少なくとも１個のアナログ−デジタル変換回路の基準レ
   ベル入力端子は該微調整回路の基準レベル出力端子に接
   続されていないことを特徴とする半導体集積回路。
9. 【請求項９】請求項６記載の半導体集積回路において、
   前記微調整回路のうち少なくとも１個の微調整回路には
   データ格納領域が２個以上あり、２個以上のデータを切
   り替えて参照して微調整に使用することを特徴とする半
   導体集積回路。
10. 【請求項１０】請求項６記載の半導体集積回路におい
    て、前記微調整回路のうち少なくとも１個の微調整回路
    にはデータ格納領域が２個以上あり、２個以上のデータ
    を演算し、演算結果を参照して微調整に使用することを
    特徴とする半導体集積回路。