ITMI20020812A1 - Circuito e procedimento di immissione di dati per dispositivi di memoria a semiconduttore sincrona - Google Patents
Circuito e procedimento di immissione di dati per dispositivi di memoria a semiconduttore sincronaInfo
- Publication number
- ITMI20020812A1 ITMI20020812A1 IT2002MI000812A ITMI20020812A ITMI20020812A1 IT MI20020812 A1 ITMI20020812 A1 IT MI20020812A1 IT 2002MI000812 A IT2002MI000812 A IT 2002MI000812A IT MI20020812 A ITMI20020812 A IT MI20020812A IT MI20020812 A1 ITMI20020812 A1 IT MI20020812A1
- Authority
- IT
- Italy
- Prior art keywords
- circuit
- semiconductor memory
- data input
- memory devices
- synchronous semiconductor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1093—Input synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20010024044 | 2001-05-03 | ||
KR10-2001-0044065A KR100403632B1 (ko) | 2001-05-03 | 2001-07-21 | 동기형 반도체 메모리 장치의 데이터 입력회로 및 데이터입력 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
ITMI20020812A0 ITMI20020812A0 (it) | 2002-04-17 |
ITMI20020812A1 true ITMI20020812A1 (it) | 2003-10-17 |
Family
ID=26639043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
IT2002MI000812A ITMI20020812A1 (it) | 2001-05-03 | 2002-04-17 | Circuito e procedimento di immissione di dati per dispositivi di memoria a semiconduttore sincrona |
Country Status (5)
Country | Link |
---|---|
US (2) | US6728162B2 (it) |
JP (1) | JP4249941B2 (it) |
DE (1) | DE10220559A1 (it) |
IT (1) | ITMI20020812A1 (it) |
TW (1) | TW552585B (it) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6782459B1 (en) * | 2000-08-14 | 2004-08-24 | Rambus, Inc. | Method and apparatus for controlling a read valid window of a synchronous memory device |
CA2425654C (en) * | 2002-04-16 | 2006-04-11 | Research In Motion Limited | Frequency divider system |
KR100470995B1 (ko) * | 2002-04-23 | 2005-03-08 | 삼성전자주식회사 | 클럭수신 동기회로를 갖는 멀티클럭 도메인 데이터 입력처리장치 및 그에 따른 클럭신호 인가방법 |
US6819599B2 (en) * | 2002-08-01 | 2004-11-16 | Micron Technology, Inc. | Programmable DQS preamble |
US7198197B2 (en) * | 2002-11-05 | 2007-04-03 | Rambus, Inc. | Method and apparatus for data acquisition |
JP4326226B2 (ja) * | 2003-01-20 | 2009-09-02 | Okiセミコンダクタ株式会社 | 半導体集積回路 |
KR100522426B1 (ko) * | 2003-04-29 | 2005-10-20 | 주식회사 하이닉스반도체 | 반도체 기억 소자에서 쓰기 데이터 정렬을 위한 회로 |
KR100548563B1 (ko) * | 2003-06-30 | 2006-02-02 | 주식회사 하이닉스반도체 | Ddr sdram 에서의 라이트 링잉 현상을 마스크하기위한 데이타 패스 제어 장치 및 방법 |
US6922367B2 (en) * | 2003-07-09 | 2005-07-26 | Micron Technology, Inc. | Data strobe synchronization circuit and method for double data rate, multi-bit writes |
KR100564596B1 (ko) * | 2003-12-18 | 2006-03-28 | 삼성전자주식회사 | 멀티비트 데이터의 지연 시간 보상이 가능한 반도체메모리 장치 |
JP2006065922A (ja) | 2004-08-25 | 2006-03-09 | Toshiba Corp | 半導体記憶装置 |
KR100640594B1 (ko) * | 2004-10-27 | 2006-11-01 | 삼성전자주식회사 | 데이터 스트로브 신호를 모니터링하여 적응적으로 데이터입출력 신호를 래치하는 인터페이스 회로 및 이를구비하는 메모리 시스템 |
KR100574989B1 (ko) * | 2004-11-04 | 2006-05-02 | 삼성전자주식회사 | 데이터 스트로브 버스라인의 효율을 향상시키는메모리장치 및 이를 구비하는 메모리 시스템, 및 데이터스트로브 신호 제어방법 |
US7280054B2 (en) * | 2004-12-02 | 2007-10-09 | Nokia Corporation | Integrated circuit interface that encodes information using at least one input signal sampled at two consecutive edge transitions of a clock signal |
US7082073B2 (en) * | 2004-12-03 | 2006-07-25 | Micron Technology, Inc. | System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices |
US20060171233A1 (en) * | 2005-01-18 | 2006-08-03 | Khaled Fekih-Romdhane | Near pad ordering logic |
US7233543B2 (en) * | 2005-03-01 | 2007-06-19 | Hewlett-Packard Development Company, L.P. | System and method to change data window |
US7120067B2 (en) * | 2005-03-14 | 2006-10-10 | Infineon Technologies Ag | Memory with data latching circuit including a selector |
KR100630742B1 (ko) * | 2005-03-17 | 2006-10-02 | 삼성전자주식회사 | Dqs도메인에서 클록 도메인으로의 변환을 위한 데이터샘플링 방법 및 이를 이용한 동기식 반도체 메모리 장치의데이터 입력 회로 |
US20060215467A1 (en) * | 2005-03-22 | 2006-09-28 | Torsten Partsch | Method of increasing data setup and hold margin in case of non-symmetrical PVT |
DE102005019041B4 (de) * | 2005-04-23 | 2009-04-16 | Qimonda Ag | Halbleiterspeicher und Verfahren zur Anpassung der Phasenbeziehung zwischen einem Taktsignal und Strobe-Signal bei der Übernahme von zu übertragenden Schreibdaten |
KR100625297B1 (ko) * | 2005-04-30 | 2006-09-20 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
US7391671B2 (en) * | 2005-09-29 | 2008-06-24 | Hynix Semiconductor Inc. | Data input device for use in semiconductor memory device |
JP5052056B2 (ja) * | 2005-09-29 | 2012-10-17 | エスケーハイニックス株式会社 | 半導体メモリ素子のデータ入力装置 |
KR100745402B1 (ko) * | 2006-02-24 | 2007-08-02 | 삼성전자주식회사 | 반도체 메모리 장치의 입력회로 및 그 제어 방법 |
JP4400601B2 (ja) * | 2006-08-21 | 2010-01-20 | エルピーダメモリ株式会社 | レイテンシカウンタ |
KR100866130B1 (ko) * | 2006-09-29 | 2008-10-31 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 정렬 회로 및 데이터 정렬방법 |
DE102006050362A1 (de) | 2006-10-25 | 2008-05-08 | Qimonda Ag | Synchronisationsvorrichtung und Verfahren zur Datensynchronisation |
US7876630B1 (en) * | 2006-11-06 | 2011-01-25 | Altera Corporation | Postamble timing for DDR memories |
US7948812B2 (en) | 2006-11-20 | 2011-05-24 | Rambus Inc. | Memory systems and methods for dynamically phase adjusting a write strobe and data to account for receive-clock drift |
US7975162B2 (en) * | 2006-11-28 | 2011-07-05 | Samsung Electronics Co., Ltd. | Apparatus for aligning input data in semiconductor memory device |
US20080144405A1 (en) * | 2006-12-18 | 2008-06-19 | Intel Corporation | Data strobe timing compensation |
JP5045189B2 (ja) * | 2007-03-30 | 2012-10-10 | 富士通セミコンダクター株式会社 | インタフェース回路 |
KR100837825B1 (ko) * | 2007-05-14 | 2008-06-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 입력 회로 및 방법 |
KR101374336B1 (ko) * | 2007-10-11 | 2014-03-17 | 삼성전자주식회사 | 메모리 시스템 및 이 시스템을 위한 반도체 메모리 장치와제어부 |
KR101290764B1 (ko) * | 2007-10-24 | 2013-07-30 | 삼성전자주식회사 | 고속동작에 적합한 입력 회로를 갖는 반도체 메모리 장치 |
KR100956772B1 (ko) * | 2007-12-21 | 2010-05-12 | 주식회사 하이닉스반도체 | 링잉 방지 장치 |
KR101082754B1 (ko) * | 2008-07-17 | 2011-11-10 | 주식회사 하이닉스반도체 | 데이터 입력회로 및 이를 구비한 불휘발성 메모리 소자 |
US7969801B2 (en) * | 2008-07-17 | 2011-06-28 | Hynix Semiconductor Inc. | Data input circuit and nonvolatile memory device including the same |
US8151149B2 (en) * | 2009-06-29 | 2012-04-03 | Hynix Semiconductor Inc. | Semiconductor memory apparatus and method of testing the same |
KR101132800B1 (ko) * | 2010-06-09 | 2012-04-02 | 주식회사 하이닉스반도체 | 데이터입력회로 |
KR101113331B1 (ko) * | 2010-07-30 | 2012-03-15 | 주식회사 하이닉스반도체 | 데이터입력회로 |
TWI460727B (zh) * | 2011-04-22 | 2014-11-11 | Elite Semiconductor Esmt | 用於半導體記憶體元件的資料輸入電路及其方法 |
US8924764B1 (en) * | 2012-11-15 | 2014-12-30 | Qlogic, Corporation | Systems and methods for rate matching in networks utilizing a strobe counter |
KR102006243B1 (ko) * | 2012-12-24 | 2019-08-01 | 에스케이하이닉스 주식회사 | 반도체 장치의 데이터 라이트 회로 |
KR102087437B1 (ko) * | 2013-06-17 | 2020-03-10 | 에스케이하이닉스 주식회사 | 수신장치를 포함하는 반도체시스템 |
US10339997B1 (en) * | 2017-12-18 | 2019-07-02 | Micron Technology, Inc. | Multi-phase clock division |
US10176862B1 (en) * | 2018-01-26 | 2019-01-08 | Micron Technology, Inc. | Data strobe gating |
US10873324B2 (en) * | 2018-07-03 | 2020-12-22 | Arm Limited | Pulse stretcher circuitry |
US10734044B2 (en) * | 2018-08-14 | 2020-08-04 | Micron Technology, Inc. | Apparatuses and methods for latching data input bits |
US11127444B1 (en) | 2019-08-20 | 2021-09-21 | Rambus Inc. | Signal receiver with skew-tolerant strobe gating |
KR20210132933A (ko) * | 2020-04-28 | 2021-11-05 | 에스케이하이닉스 주식회사 | 어드레스 카운팅 회로 및 이를 포함하는 반도체 장치 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04141896A (ja) * | 1990-10-02 | 1992-05-15 | Nec Corp | シリアル・パラレル変換回路 |
KR100268429B1 (ko) | 1997-03-18 | 2000-11-01 | 윤종용 | 동기형반도체메모리장치의데이터의입력회로및데이터입력방법 |
US6229757B1 (en) | 1998-05-21 | 2001-05-08 | Nec Corporation | Semiconductor memory device capable of securing large latch margin |
KR100306882B1 (ko) | 1998-10-28 | 2001-12-01 | 박종섭 | 반도체메모리소자에서데이터스트로브신호를버퍼링하기위한방법및장치 |
JP3746161B2 (ja) * | 1998-11-19 | 2006-02-15 | 富士通株式会社 | 半導体装置 |
KR100304963B1 (ko) * | 1998-12-29 | 2001-09-24 | 김영환 | 반도체메모리 |
KR100322530B1 (ko) * | 1999-05-11 | 2002-03-18 | 윤종용 | 반도체 메모리 장치의 데이터 입력 회로 및 데이터 입력 방법 |
US6407963B1 (en) * | 1999-10-19 | 2002-06-18 | Hitachi, Ltd. | Semiconductor memory device of DDR configuration having improvement in glitch immunity |
KR100416617B1 (ko) * | 2002-03-25 | 2004-02-05 | 삼성전자주식회사 | tDQSS 윈도우를 개선할 수 있는 데이터 입력방법 및데이터 입력버퍼 |
-
2002
- 2002-02-21 US US10/081,546 patent/US6728162B2/en not_active Expired - Lifetime
- 2002-04-17 IT IT2002MI000812A patent/ITMI20020812A1/it unknown
- 2002-04-30 TW TW091108945A patent/TW552585B/zh not_active IP Right Cessation
- 2002-05-01 JP JP2002130140A patent/JP4249941B2/ja not_active Expired - Fee Related
- 2002-05-02 DE DE10220559A patent/DE10220559A1/de not_active Withdrawn
-
2004
- 2004-02-02 US US10/771,488 patent/US7016237B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
ITMI20020812A0 (it) | 2002-04-17 |
US20050024984A1 (en) | 2005-02-03 |
US20020122348A1 (en) | 2002-09-05 |
US6728162B2 (en) | 2004-04-27 |
JP2002352583A (ja) | 2002-12-06 |
JP4249941B2 (ja) | 2009-04-08 |
DE10220559A1 (de) | 2002-11-14 |
TW552585B (en) | 2003-09-11 |
US7016237B2 (en) | 2006-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ITMI20020812A0 (it) | Circuito e procedimento di immissione di dati per dispositivi di memoria a semiconduttore sincrona | |
ITMI20022327A1 (it) | Circuiti di immissione di dati e procedimenti di immissione di dati per un dispositivo di memoria e semiconduttore sincrono | |
DE60238891D1 (de) | Halbleiterspeicheranordnung | |
DE60222354D1 (de) | Halbleiterspeicheranordnung | |
DE60114359D1 (de) | Datenspeicheranordnung | |
DE60137403D1 (de) | Datenspeicheranordnung | |
DE60230345D1 (de) | Nichtflüchtige Halbleiterspeichervorrichtungen | |
ITMI20022567A1 (it) | Dispositivo a circuito integrato e modulo con circuiti integrati | |
DE60233971D1 (de) | Speicherbaustein | |
DE60221328D1 (de) | Speicherkarte | |
DE60223752D1 (de) | Datenübertragungssteurungsanordnung, Halbleiterspeicheranordnung und elektronisches Informationsgerät | |
GB0115822D0 (en) | Data input device | |
DE60328303D1 (de) | Chipkarte, datentransfereinrichtung, datentransfer | |
DE60227330D1 (de) | Ferroelektrischer Halbleiterspeicher | |
DE60237343D1 (de) | Elektronisches Datenbibliotheksystem | |
DE60218009D1 (de) | Halbleiterspeichervorrichtung | |
DE60223894T8 (de) | Halbleiterspeicheranordnung und Informationsgerät | |
DE60141200D1 (de) | Halbleiterspeichersystem | |
DE60229712D1 (de) | Halbleiterspeicher | |
DE60208254D1 (de) | Datentrennschaltung | |
DE60132829D1 (de) | Halbleiterspeicheranordnung und Datenverarbeitungseinheit | |
DE60141945D1 (de) | Halbleiterspeicheranordnung | |
ITMI20011928A0 (it) | Circuito pll | |
DE60215291D1 (de) | Halbleiter Speicheranordnung | |
ATA5612001A (de) | Halbleitermodul |